DE10329664A1

DE10329664A1 - Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement

Info

Publication number: DE10329664A1
Application number: DE2003129664
Authority: DE
Inventors: Wolfgang Dr. rer. nat. Klein
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-07-01
Filing date: 2003-07-01
Publication date: 2005-02-10
Anticipated expiration: 2023-07-02
Also published as: DE10329664B4

Abstract

Bei einem Verfahren zum Kontaktieren einer aktiven Region (102) eines elektronischen Bauelements wird zunächst ein Substrat (100) bereitgestellt, in dem die aktive Region (102) des elektronischen Bauelements gebildet ist, wobei die aktive Region (102) einen aktiven Bereich (110) und einen Anschlussbereich (112) aufweist, wobei der Anschlussbereich (112) mit einem Anschlussleiter (116) verbunden ist, wobei in dem Anschlussbereich (112) der aktiven Region (102) eine höhere Dotierstoffkonzentration ausgebildet ist als in dem aktiven Bereich (110) der aktiven Region (102).

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und auf ein elektronisches Bauelement, insbesondere auf ein Verfahren zum Herstellen eines Bipolar-Transistors und einen Bipolar-Transistor mit einem optimierten Basisanschlusswiderstand und verbesserten Hochfrequenzeigenschaften.
Anhand der 7A ist ein Beispiel für einen pnp Bipolar-Transistor gezeigt, der gemäß einem Verfahren nach dem Stand der Technik hergestellt wurde. Der Transistor umfasst ein Substrat 100, z.B. ein p-Substrat. In dem p-Substrat 100 ist eine aktive Region 102, hier in Form einer n-Wanne 102, derart gebildet, dass eine Oberfläche der Wanne 102 im wesentlichen bündig mit einer ersten Oberfläche 106 des p-Substrats 100 ist. Abhängig von der gewählten Prozesstechnologie können sich auch Unterschiede in der Höhe der Wannenoberfläche und der Substratoberfläche ergeben. In der n-Wanne 102 ist eine p-Wanne 108 derart gebildet, dass eine Oberfläche der p-Wanne 108 im wesentlichen bündig mit der ersten Oberfläche 106 des p-Substrats 100 ist. Der Kollektor des Bipolar-Transistors ist durch das p-Substrat oder eine entsprechende Implantation in demselben gebildet, die Basis ist in dem Abschnitt 110 der n-Wanne 102 gebildet, und der Emitter ist in der p-Wanne 108 gebildet. Ferner sind Basisanschlüssen 112 an Randbereichen der p-Wanne 108 gebildet (schraffiert dargestellt). Benachbart zu der p-Wanne 108 sind in der ersten Substratoberfläche 106 leitfähige Bereiche 114 durch eine Ausdiffusion von Dotierstoffen aus einer Basisanschlussschicht 116 gebildet, die auf der ersten Substratoberfläche 106 , z.B. aus Polysilizium (Basis-Poly), gebildet ist, mit den Basisanschlüssen 112 verbunden ist und zu einem nicht gezeigten Basiskontakt führt. Auf der Basisanschlussschicht 116 ist eine Isolationsschicht 118, z.B. eine Oxid-Schicht, gebildet. In der Basisanschlussschicht 116 und in der Isolationsschicht 118 ist eine Ausnehmung 120 derart gebildet, dass mit Ausnahme des Bereichs, in dem die Basisanschlussschicht 116 die Basisanschlüsse 112 in der n-Wanne 102 kontaktiert, die Basisanschlussschicht 116 und die Isolationsschicht 118 die Oberfläche der n-Wanne 102 nicht bedecken. Bei nicht-selbstjustierenden Techniken kann die Oberfläche der n-Wanne durch die Anschlussschicht 116 und die Isolationsschicht 118 ganz oder teilweise bedeckt sein. In der Ausnehmung 120 wird ein isolierender Spacer 122 hergestellt, z.B. aus einem Oxid. Der Spacer 122 bedeckt die Seitenwände der Ausnehmung 120 sowie die Basisanschlüsse 112 in der n-Wanne 102. Ferner erstreckt sich der Spacer 122 in einen Bereich über die p-Wanne 108. In der Ausnehmung 120 ist auf der p-Wanne 108, auf dem Spacer 122 sowie auf Abschnitten der Isolationsschicht 118 eine Emitteranschlussschicht 124 gebildet, z.B. eine Polysiliziumschicht (Emitter-Poly). Über die Emitteranschlussschicht ist der Emitter des Bipolar-Transistors mit einem nicht gezeigten Emitterkontakt verbunden.
7B und 7C zeigen die Dotierungsverläufe für verschiedene Abschnitte der Basiswanne 102 des in 7A gezeigten pnp Bipolar-Transistors. 7B zeigt den Dotierungsverlauf in einem mittleren Bereich (nicht durch den Spacer 122 bedeckt) der Ausnehmung 120. An der Oberfläche 106 des Substrats 100 (Emitter 108) ist die Dotierung hoch und fällt dann zur Basis 110 hin ab, wie dies dargestellt ist. 7C zeigt den Dotierungsverlauf in einem Bereich unterhalb des Spacer 122 in 7A. Anders als in 7B entspricht hier die Dotierung an der Oberfläche 106 des Substrats 100 der Dotierung der Basis 110 (kein Emitterbereich).
Der in 7B und 7C gezeigte Dotierungsverlauf ergibt sich aufgrund der herkömmlichen Vorgehensweise zur Herstellung des in 7A gezeigten Bipolar-Transistors. Gemäß diesem herkömmlichen Ansatz werden Bipolar-Transistoren dadurch herge stellt, dass der Basisanschlusswiderstand 112 unter dem Spacer 122 von der Basisschicht ohne Emitter gebildet wird. Aufgrund der in 7B und 7C gezeigten Dotierung ist der Widerstand der Basisschicht 110 relativ hoch, etwa 0,1 bis 10 kΩ/⎕ (kΩ/Flächeneinheit), so dass der resultierende Basisanschlusswiderstand auch sehr hoch ist.
Dieser hohe Basisanschlusswiderstand ist nachteilhaft, da dieser zu einem insgesamt hohen Basiswiderstand führt, was wiederum zu einem hohen Rauschen und einer geringeren Hochfrequenzverstärkung führt.
Zwar führt das oben beschrieben Verfahren aufgrund der der Wannenherstellung folgenden Prozessschritte dazu, dass in der Basiswanne unterschiedliche Leitfähigkeitsbereiche erzeugt werden, jedoch ist der sich einstellende Unterschied zu gering (etwa Faktor 2), um die genannten Probleme zu lösen. Der Unterschied tritt aufgrund nachfolgender Prozessschritte ein (Herstellung der p-Wanne 108 – Emitter). Der genannte Faktor kann jedoch nicht beliebig hoch eingestellt werden, da dies durch die Prozessfähigkeit der verbleibenden Basisschicht beschränkt ist.

Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren sowie ein elektronisches Bauelement zu schaffen, bei dem sich die elektrischen Eigenschaften einfach und gezielt verbessern lassen.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und ein elektronisches Bauelement gemäß Anspruch 10 gelöst.

Die vorliegende Erfindung schafft ein Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements, mit folgenden Schritten:
Bereitstellen eines Substrats, in dem die aktive Region des elektronischen Bauelements gebildet ist, wobei die aktive Re gion einen aktiven Bereich und einen Anschlussbereich aufweist, wobei der Anschlussbereich mit einem Anschlussleiter verbunden ist,
wobei in dem Anschlussbereich der aktiven Region eine höhere Dotierstoffkonzentration ausgebildet ist als in dem aktiven Bereich der aktiven Region.

Die vorliegende Erfindung schafft ferner ein elektronische Bauelement, mit
einem Substrat, in dem eine aktive Region des elektronischen Bauelements gebildet ist, wobei die aktive Region einen aktiven Bereich und einen Anschlussbereich aufweist, wobei der Anschlussbereich mit einem Anschlussleiter verbunden ist,
wobei in dem Anschlussbereich der aktiven Region eine höhere Dotierstoff konzentration ausgebildet ist als in dem aktiven Bereich der aktiven Region.

Erfindungsgemäß wird der oben beschriebene, herkömmliche Ansatz verlassen und durch eine Erhöhung der Dotierstoffkonzentration im Anschlussbereich der aktiven Region (z.B. der Wanne) wird der Anschlusswiderstand in diesem Bereich geringer, was zu einer Reduktion des gesamten Widerstands in der aktiven Region führt. Mit anderen Worten wird erfindungsgemäß bei der Herstellung der aktiven Region gezielt eine ungleiche Dotierung in unterschiedlichen Bereichen der aktiven Region erzeugt.

Vorzugsweise betrifft die vorliegende Erfindung einen Bipolar-Transistor, dessen Basisanschlusswiderstand dadurch reduziert wird, dass in dem Bereich des Basisanschlusses ein geringerer Schichtwiderstand gegenüber der eigentlichen Basis gebildet wird. Vorzugsweise erfolgt die Herstellung selbstjustierend auf der Emitteröffnung, wie es z.B. bei Double Poly Self Aligned Konzepten auch für die Herstellung des Emit ters Anwendung findet. Das Verringern des Schichtwiderstandes im Bereich des Basisanschlusses gegenüber der eigentlichen Basis kann hierbei durch zwei unterschiedliche Prozesse erreicht werden.

Bei einem ersten Verfahren wird die Dotierstoffkonzentration in demjenigen Basisabschnitt, in dem die Basisanschlüsse gebildet sind, erhöht. Ein derartiges Erhöhen der Dotierstoffkonzentration und somit eine Erhöhung der Leitfähigkeit lässt sich beispielsweise dadurch erreichen, dass während dem Prozessieren des Transistors eine hochdotierte Deckschicht auf einen freiliegenden Teilbereich der Oberfläche des Basisbereichs (aktive Region) aufgetragen wird und in denjenigen Bereichen, in denen die Basisanschlüsse ausgebildet werden sollen, ein Spacer die aufgetragene Deckschicht bedeckt. Durch ein nachfolgendes Tempern wird dann in demjenigen Bereich der Deckschicht, der nicht durch die Spacer bedeckt ist, ein Abdampfen von Dotierstoffen über die freiliegende Oberfläche der Deckschicht bewirkt (Verarmung der Dotierstoffkonzentration). Im Bereich des Spacers kann der Dotierstoff in der Deckschicht nicht abdampfen, sondern diffundiert aufgrund des hohen Dotierstoffgradienten zwischen der Deckschicht und der aktiven Region in die aktive Region.

Bei einem zweiten Verfahren zum Erzeugen einer hohen Leitfähigkeit im Bereich der Basisanschlüsse wird zunächst von einer aktive Region mit einer hohen Dotierstoffkonzentration ausgegangen. Durch das Aufbringen von Spacern in denjenigen Bereichen, in denen hochdotierte Basisanschlüsse zu erzeugen sind, gefolgt von einem Temper-Schritt lässt sich ein Abdampfen von Dotierstoffen über die nicht durch Spacer bedeckte Oberfläche der aktiven Region bewirken. Hierdurch erfolgt eine Reduktion der Dotierstoffkonzentration in demjenigen Bereich der aktiven Region, dessen Oberfläche nicht durch Spacer abgedeckt ist (Verarmung der Dotierstoffkonzentration im nicht durch Spacer abgedeckten Bereich).

Durch die beiden Verfahren lassen sich Bereiche in der aktiven Region (in denen Basisanschlüsse zu bilden sind) erzeugen, die höher dotiert sind als zumindest ein weiterer Bereich in der aktiven Region (aktiver Bereich).

Bevorzugte Weiterbildung der vorliegenden Erfindung sind in den Unteransprüchen definiert.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 bis 3 ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens anhand der Herstellung eines Bipolar-Transistors, wobei 1A, 2A und 3 den Bipolar-Transistor nach verschieden Verfahrensschritten zeigen, wobei 1B und 2B den Dotierungsverlauf in einem mittleren Bereich der Emitter-Ausnehmung zeigen, und wobei 2C den Dotierungsverlauf in einem Randbereich der Emitter-Ausnehmung (unterhalb des Spacer) zeigt;
4 einen Bipolar-Transistor, der gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde;
5 und 6 ein drittes Ausführungsbeispiel des erfindungsgemäßen Verfahrens anhand der Herstellung eines Bipolar-Transistors, wobei 5A und 6A den Bipolar-Transistor nach verschieden Verfahrensschritten zeigen, wobei 5B und 6B den Dotierungsverlauf in einem mittleren Bereich der Emitter-Ausnehmung zeigen, und wobei 5C und 6C den Dotierungsverlauf in einem Randbereich der Emitter-Ausnehmung (unterhalb des Spacer) zeigen; und
7 einen herkömmlichen Bipolar-Transistor, wobei 7A, die Bipolar-Transistorstruktur zeigt, wobei 7B den Dotierungsverlauf in einem mittleren Bereich der Emitter- Ausnehmung zeigt, und wobei 7C den Dotierungsverlauf in einem Randbereich der Emitter-Ausnehmung (unterhalb des Spacer) zeigt.
In der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Zeichnungen dargestellten und ähnlich wirkenden Elemente gleiche Bezugszeichen verwendet.
Das erfindungsgemäße Verfahren wird anhand eines Bipolar-Transistors erläutert und setzt bei einer Struktur ein, die nachfolgend kurz erläutert wird, nämlich einer Struktur ähnlich zu 7 nach dem Öffnen der Emitter-Ausnehmung, aber vor dem Erzeugen der Emitter-Wanne, des Spacers und der Emitteranschlussschicht.
Die Struktur umfasst somit, das p-Substrat 100, die darin gebildete aktive Region, hier vorzugsweise in Form einer n-Basis-Wanne 102, die leitfähigen Bereiche 114, die Basisanschlusssicht 116 und die Isolationsschicht 118, sowie die in der Basisanschlussschicht 116 und der Isolationsschicht 118 gebildete Emitter-Ausnehmung 120.
Anders als herkömmliche Verfahren wird nun erfindungsgemäß eine hochdotierte Deckschicht 130 (in 1A durch die schraffierte Fläche dargestellt) derart in die Emitter-Ausnehmung 120 eingebracht, dass der durch die Emitter-Ausnehmung 120 freigelegte Bereich 132 der n-Basis-Wanne 102 und die Seitenwände der Ausnehmung 120 im Bereich der Basisanschlussschicht 116 bedeckt sind. Die Abscheidung der hochdotierten Deckschicht 130 auf dem Bereich der Basisanschlussschicht 116 hat den Vorteil, dass eine durch vorhergehende Prozessschritte eventuell vorhandene Verarmung des Dotierstoffs in der Seitenwand der Basisanschlussschicht 116, die ebenfalls zur Erhöhung des Basisanschlusswiderstandes führen kann, kompensiert wird.
Eine sich nach diesem Prozessschritt ergebende Struktur ist in 1A dargestellt.
Die eingebrachte Deckschicht weist eine hohe Dotierung vom gleichen Dotiertyp wie die Basis auf, wobei die Dotierstoffkonzentration in der Deckschicht höher ist, als die Dotierstoffkonzentration in der n-Wanne 102. Wird diese hochdotierte Deckschicht 130 ferner durch selektive Epitaxie aufgebracht, sind für dieses Aufbringen lediglich geringe Prozesstemperaturen nötig, wodurch sich sehr hohe Dotierungen mit steilen Dotierungsgradienten realisieren lassen. 1B zeigt ein derartiges Dotierungsprofil im Bereich der durch die Deckschicht 130 abgedeckten n-Wanne 102. Der Abschnitt 130 kennzeichnet hierbei die hohe Dotierstoffkonzentration der Deckschicht 130 gegenüber der Dotierstoffkonzentration des Basisabschnitts 110 der n-Wanne 102, der in 1B durch den Abschnitt 110 dargestellt ist.
In einem nachfolgenden Verfahrensschritt (siehe 2A) wird der isolierende Spacer 122 auf dem Randbereich 140 der Deckschicht 130 und den Seitenwänden der Ausnehmung 120 in der Isolationsschicht 118 hergestellt. Hierbei umfasst der Spacer 122 ein Material das eine geringe Aufnahmekapazität von Dotierstoffen aufweist (beispielsweise ein Oxid). In einem anschließenden Temper-Schritt erfolgt in dem Bereich der Deckschicht 130, der nicht durch Spacer 122 bedeckt ist, ein Abdampfen des Dotiermaterials aus der Deckschicht 130, wodurch ein verarmter Bereich 142 der Deckschicht 130 ausgebildet wird. Diese Verarmung im Bereich 142 der Deckschicht 130 resultiert im wesentlichen aus der höheren Diffusionsgeschwindigkeit des Dotierstoffs in die umgebende Atmosphäre gegenüber der Diffusionsgeschwindigkeit des Dotierstoffs aus der Deckschicht 130 in die n-Wanne 102. Eine sich nach diesen Verfahrensschritten ergebende Struktur ist in 2A dargestellt. Im Bereich des Spacers 122 kann der Dotierstoff in der Deckschicht nicht abdampfen, sondern diffundiert aufgrund des hohen Dotierstoffgradienten zwischen der Deckschicht und der Wanne in die Wanne.
Die Anordnung der Deckschicht 130 in dem Bereich unter dem Spacer 122 und die zusätzliche Diffusion von Dotierstoffen aus dem Randbereich 140 der Deckschicht 130 in die hieran angrenzenden Bereiche der n-Wanne 102 und den Randbereich der an die Deckschicht 130 angrenzenden Basisanschlussschicht 116, führt zu hochdotierten Bereichen 112 für die Basisanschlüsse in der Wanne 102. Ferner unterstützt das Tempern das Ausdiffundieren von Dotierstoffen aus der Deckschicht 130 in die hierzu benachbarten Bereiche 141 der Basisanschlussschicht 116, so dass auch eine verbesserte Leitfähigkeit in diesem Randbereich der Basisanschlussschicht 116 bewirkt wird.
In 2B ist das Dotierungsprofil der n-Wanne 102 an einer Stelle mit einem verarmten Bereich 142 der Deckschicht 130 dargestellt. Die ursprünglichen Dotierstoffkonzentration der Deckschicht 130 (siehe 1B) vor dem Temper-Schritt ist durch die gestrichelte Linie wiedergegeben. Das Tempern bewirkt das Abdampfen von Dotierstoffen aus der Deckschicht 130, was in einer Verarmung im Bereich der Deckschicht 130 resultiert, wodurch die Dotierstoffkonzentration im verarmten Deckschichtbereich 142 abgesenkt wird.
Demgegenüber ergibt sich in dem durch den Spacer 122 abgedeckten Randbereich 140 aufgrund der Deckschicht 130 und der Ausdiffusion von Dotierstoffen in die n-Wanne 102 eine Erhöhung der Dotierstoffkonzentration in diesem Bereich der n-Wanne 102. In 2C ist eine derartige Erhöhung der Dotierstoffkonzentration durch den schraffierten Bereich 112 dargestellt, der dem Ausbilden der Basisanschlüsse 112 des Transistors dient.
In hierin anschließenden Verfahrensschritten erfolgt ein Fertigprozessieren des zu bildenden Transistors analog zu dem herkömmlichen Verfahren, das anhand der 7 beschrieben wurde. Insbesondere wird eine p-Wanne 108 in den verarmten Bereich 142 der Deckschicht 130 eingebettet, wobei die p-Wanne 108 (Emitter) über die Anschlussschicht 124 elektrisch leitfähig kontaktierbar ist. Eine sich nach diesen Verfahrensschritten ergebende Struktur ist in 3 dargestellt.
In 4 ist eine Struktur dargestellt, wie sie sich nach Ausführung des erfindungsgemäßen Verfahrens gemäß einem zweiten bevorzugten Ausführungsbeispiel ergibt. Im Unterschied zum ersten bevorzugten Ausführungsbeispiel wird im zweiten bevorzugten Ausführungsbeispiel vor dem Abscheiden der Deckschicht 130 ein isolierender Seitenwand-Spacer 150 auf den Seitenwänden der Basisanschlussschicht 116, der Isolationsschicht 118 und einem Teilbereich der Oberfläche der n-Wanne 102 hergestellt. Durch das Aufbringen des Seitenwand-Spacers 150 wird verhindert, dass die Deckschicht 130 auf die Seitenwände der Ausnehmung 120 im Bereich der Basisanschlussschicht 116 aufgetragen wird. Dies verhindert eine Ausdiffusion von Dotierstoffen aus der Deckschicht 130 in den der Deckschicht 130 benachbarten Randbereich der Basisanschlussschicht 116. Die weiteren Prozessschritte des zweiten bevorzugten Ausführungsbeispiels des erfindungsgemäßen Verfahrens entsprechen den Prozessschritten des ersten bevorzugten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
Für das erste und zweite bevorzugte Ausführungsbeispiel der vorliegenden Erfindung wurde vorausgesetzt, dass die n-Wanne 108 im Bereich des Übergangs zwischen der n-Wanne 102 und der p-Wanne 108 (Emitter-Basisdiode) eine genügend niedrige Dotierung (ca. 1 bis 6 × 10¹⁸ cm^–3 für Hochfrequenztransistoren) aufweist, damit der Leckstrom der später im Transistor gebildeten Emitter-Basisdiode im Sperrbetrieb ausreichend niedrig und die Durchbruchspannung ausreichend hoch ist.
Für ein drittes bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird diese Voraussetzung nunmehr fallen ge lassen. Das dritte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung basiert hierbei wiederum auf einer Struktur ähnlich zu 7 nach dem Öffnen der Emitterausnehmung, so dass die Struktur das p-Substrat 100, die darin eingebettete n-Basis-Wanne 102, die leitfähigen Bereiche 114, die Basisanschlussschicht 116 und die Isolationsschicht 118, sowie die in der Basisanschlussschicht 116 und der Isolationsschicht 118 gebildete Emitterausnehmung 120 umfasst. Hierbei weist jedoch die Basisschicht eine hohe Dotierung (vorzugsweise größer als 6 × 10¹⁸ cm^–3) auf. Gemäß dem dritten bevorzugten Ausführungsbeispiel wird der isolierende Spacer 122 auf einem Randbereich 170 der hochdotierten n-Wanne 102 und den Seitenwänden der Emitterausnehmung 120 hergestellt. Der Spacer 122 umfasst wiederum ein Material mit einer geringen Aufnahmekapazität von Dotierstoffen und ist als Diffusionsbarriere wirksam. In einem anschließenden Temper-Schritt wird damit ein Abdampfen von Dotierstoffen aus der hochdotierten n-Wanne 102 bewirkt. Dies resultiert in einem verarmtem Bereich 172 der n-Wanne 102, der eine niedrigere Dotierstoffkonzentration gegenüber der Dotierstoffkonzentration der n-Wanne 102 aufweist. Eine sich nach diesem Verfahrensschritt ergebende Struktur ist in 5A dargestellt.
In 5B ist wiederum das Dotierungsprofil an einer Stelle der n-Wanne 102 gezeigt, die einen verarmten Bereich 172 umfasst. 5B zeigt eine Verringerung des Dotierstoffs im Bereich 172 der freiliegenden Oberfläche der n-Wanne 102, wobei die Dotierstoffkonzentration um so schwächer ist, je geringer die Distanz zur freiliegenden Oberfläche der n-Wanne 102 ist (Verarmung durch Abdampfen des Dotierstoffs von der Oberfläche der n-Wanne 102). Weiterhin umfasst die 5B den Abschnitt 110 der n-Wanne 102, der die ursprünglich hohe Dotierstoffkonzentration aufweist.
In 5C ist das Dotierungsprofil der n-Wanne 102 an einer Stelle gezeigt, an der die Oberfläche der n-Wanne 102 durch einen Spacer 122 abgedeckt ist. Hier ist zu erkennen, dass die in der n-Wanne 102 ursprünglich vorhandene Dotierstoffkonzentration durch den Temper-Schritt nicht verarmt wurde.
Durch ein nachfolgendes Fertigprozessieren der in 5A gezeigten Struktur, insbesondere dem Einbetten einer p-Wanne 108 in den verarmten Bereich 172 der n-Wanne 102 und dem Aufbringen einer Anschlussschicht 124 zum Kontaktieren der p-Wanne 108 lässt sich eine Struktur erzeugen, wie sie in 6A dargestellt ist. Durch das Einbetten der p-Wanne 108 in den verarmten Bereich 172 der n-Wanne 102 wird ein Dotierungsprofil erzeugt, wie es in 6B dargestellt ist. Hierbei ist ersichtlich, dass durch den Temper-Schritt die Basisdotierung in dem nicht von Spacern 122 abgedeckten Bereich so weit abgesenkt wird, dass in diesem Bereich ein Übergang zwischen einem p-dotierten (p-Wanne 108) und einem n-dotierten (n-Wanne 102) Bereich herstellbar ist, der einen geringen Leckstrom der später im Transistor gebildeten Emitter-Basisdiode und eine hohe Durchbruchspannung ausweisen. Demgegenüber weisen die durch Spacer 122 abgedeckten Randbereiche 170 der n-Wanne 102 (Basis des herzustellenden Transistors), die ursprünglich hohe Dotierstoffkonzentration und somit einen geringen Widerstand auf. Das Dotierstoffprofil in dem Randbereich 170 der n-Wanne 102 ist in 6C dargestellt.
Obwohl bevorzugte Ausführungsbeispiele der vorliegenden Erfindung anhand einer pnp-Bipolar-Transistorstruktur beschrieben wurden, ist offensichtlich, dass die vorliegende Erfindung nicht auf diese Anwendungsbeispiele beschränkt ist. Insbesondere findet die vorliegende Erfindung Anwendung bei Silizium- oder Silizium-Germanium-Transistoren mit ganzflächiger und auch selektiver Epitaxie. Weiterhin lassen sich auch npn-Bipolar-Transistoren durch die Anwendung der vorliegenden Erfindung herstellen. Weiterhin ist die vorliegende Erfindung auch bei nicht-selbstjustierten Herstellverfahren und bei retrograden Basisprofilen (erhöhte Basisdotierung auf der Kollektorseite der Basis) anwendbar. Weiterhin findet die vorliegende Erfindung auch Anwendung auf eine Kombination des ersten, zweiten und dritten bevorzugten Ausführungsbeispiels insbesondere dadurch, dass durch das Aufbringen einer Deckschicht eine Verarmung in einem Bereich der Basis bewirkt wird. Weiterhin findet die vorliegende Erfindung Anwendung auf andere Bauelemente mit pn-Übergängen.
Bei den oben beschriebenen Ausführungsbeispielen, die die Deckschicht verwenden, ist die Deckschicht vorzugsweise aus einem Material gebildet, das bei der weiteren Prozessierung des Bauelements verwendet wird, z.B. aus dem Material, aus dem später der Emitter gebildet wird, z.B. Silizium. In diesem Fall verbleibt die Deckschicht auf dem Bauelement. Alternativ umfasst die Deckschicht ein beliebiges Material, das die Dotierstoffe enthält. Durch einen geeigneten Prozessschritt werden die Dotierstoffe aus dem von dem Spacer bedeckten Bereich der Deckschicht in die Wanne eingebracht. Aus dem Bereich der Deckschicht, die nicht durch den Spacer bedeckt ist, verdampfen die Dotierstoffe. Zumindest in dem Bereich, der nicht durch den Spacer bedeckt ist, wird die Deckschicht dann entfernt.
Statt die Dotierstoffe durch Abdampfen aus dem aktiven Bereich 110 zu entfernen kann die Deckschicht 130 selbst (zusammen mit den Dotierstoffen) nach der Herstellung des Spacers 122 entfernt werden.
Alternativ zu der Verwendung der Deckschicht können die Dotierstoffe vor dem Herstellen der Spacer durch andere geeignete Verfahren in die Wanne eingebracht werden, wobei diese dann beim Tempern aus den freiliegenden Bereichen abdampfen.
Die oben beschriebenen Spacer können ein- oder mehrschichtige Spacer sein, die entweder die in den Figuren gezeigten Volumenspacer sind oder L-förmige Spacer sind.
Obwohl oben anhand der bevorzugten Ausführungsbeispiele nur die Verwendung eines Substrats beschrieben wurde, ist für Fachleute offensichtlich, dass dies auch die Verwendung eines Substrats einschließt, auf dem eine oder mehrere Epitaxie-Schichten aufgewachsen sind, in denen z.B. der Kollektor und die übrigen Bereiche gebildet werden.
Alternativ zu den oben beschrieben Ausführungsbeispielen, in denen die Spacer 122 nach deren Herstellung unverändert blieben, kann der Spacer 122 nach dem Tempern auch entfernt werden und durch einen neuen Spacer ersetzt werden, der vorzugsweise eine größere Breite als der ursprüngliche Spacer hat, um sich über den Anschlussbereich hinaus zu erstrecken. Alternativ kann ein zusätzlicher Spacer auf den existierenden Spacer 122 abgeschieden werden.
Ferner sei darauf hingewiesen, dass anstelle der bei den bevorzugten Ausführungsbeispielen beschriebenen Emitterprofile (siehe z.B. 7B) grundsätzlich beliebige Emitterprofile verwendet werden können.
Ferner wird darauf hingewiesen, dass die vorliegende Erfindung nicht auf die oben beschrieben Ausbildung der aktiven Bereiche in Form einer Wanne beschränkt ist. Vielmehr findet die vorliegende Erfindung ihre Anwendung bei elektronischen Bauelementen mit aktiven Regionen, die auf andere, bekannte Art hergestellt sind.

100: Substrat
102: n-Wanne
106: erste Oberfläche des Substrats 100
108: p-Wanne
110: Basis-Abschnitt der n-Wanne 102
112: Basisanschlüsse
114: leitfähige Bereiche
116: Basisanschlussschicht
118: Isolationsschicht
120: Ausnehmung
122: Spacer
124: Emitteranschlussschicht
130: Deckschicht
132: freiliegender Bereich der n-Wanne 102
140: Randbereich der Deckschicht 130
141: Randbereich der Basisanschlussschicht 116
142: verarmter Bereich der Deckschicht 130
150: Seitenwand-Spacer
170: Randbereich der n-Wanne 102
172: verarmter Bereich der n-Wanne 102

Claims

Verfahren zum Kontaktieren einer aktiven Region (102) eines elektronischen Bauelements, mit folgenden Schritten: Bereitstellen eines Substrats (100), in dem die aktive Region (102) des elektronischen Bauelements gebildet ist, wobei die aktive Region (102) einen aktiven Bereich (110) und einen Anschlussbereich (112) aufweist, wobei der Anschlussbereich (112) mit einem Anschlussleiter (116) verbunden ist, wobei in dem Anschlussbereich (112) der aktiven Region (102) eine höhere Dotierstoffkonzentration ausgebildet ist als in dem aktiven Bereich (110) der aktiven Region (102).
Verfahren gemäß Anspruch 1, bei dem der Schritt des Bereitstellens folgenden Schritt umfasst: Erzeugen einer Anschlussschicht (116), die eine Oberfläche (106) des Substrats (100) und eine Oberfläche der aktiven Region (102) zumindest teilweise überdeckt und mit einem Abschnitt des Anschlussbereichs (112) der aktiven Region in Kontakt ist, um den Anschlussleiter zu bilden, wobei die Anschlussschicht (116) eine Öffnung aufweist, durch die ein Bereich der Oberfläche der aktiven Region (102) freiliegt.
Verfahren gemäß Anspruch 2, bei dem ein Seitenwand-Spacer (150) auf einer Seitenwand der Öffnung (120) der Anschlussschicht (116) und einem Bereich der freiliegenden Oberfläche der aktiven Region hergestellt wird.
Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Ausbilden der höheren Dotierstoffkonzentration folgende Schritte umfasst: Aufbringen einer Deckschicht (130) auf die freiliegende Oberfläche der aktiven Region (102), wobei die Deckschicht (130) eine Dotierstoffkonzentration aufweist, die höher ist als eine Dotierstoffkonzentration in der aktiven Region (102); Herstellen zumindest eines Spacers (122) auf zumindest dem Bereich (140) der Deckschicht (130), der den Anschlussbereich (112) der aktiven Region (102) bedeckt; und Tempern der sich ergebenden Struktur, um in einem freiliegenden Bereich der Deckschicht (130) die Dotierstoffkonzentration verglichen mit dem durch den Spacer (122) bedeckten Bereich der Deckschicht (130) zu reduzieren, wodurch eine höhere Leitfähigkeit in dem durch den Spacer (122) abgedeckten Bereich der aktiven Region (102) gegenüber der Leitfähigkeit in dem aktiven Bereich (110) der aktiven Region (102) ausgebildet wird.
Verfahren gemäß Anspruch 4 in Rückbezug auf Anspruch 2, bei dem die Deckschicht (130) auf die zumindest eine Seitenwand der Öffnung (120) der Anschlussschicht (116) aufgebracht wird, und bei dem eine Diffusion von Dotierstoffen in die Anschlussschicht (116) bewirkt wird, um eine höhere Leitfähigkeit in zumindest einem seitlichen Randbereich der Anschlussschicht (116) gegenüber der Leitfähigkeit in einem weiteren Bereich der Anschlussschicht (116) auszubilden.
Verfahren gemäß Anspruch 4 oder 5, das ferner folgenden Schritt umfasst: Entfernen des freiliegenden Bereichs der Deckschicht (130).
Verfahren gemäß Anspruch 1 oder 2, bei dem das Ausbilden der höheren Dotierstoffkonzentration folgende Schritte umfasst: Herstellen eines Spacers (122) auf zumindest dem Anschlussbereich (112) der aktiven Region (102); und Tempern der sich ergebenden Struktur, um in dem Bereich der aktiven Region (102), der nicht durch den Spacer (122) bedeckt ist, die Dotierstoffkonzentration verglichen mit dem durch den Spacer (122) bedeckten Bereich zu reduzieren, wodurch eine höhere Leitfähigkeit in dem durch den Spacer (122) abgedeckten Anschlussbereich (112) der aktiven Region (102) gegenüber der Leitfähigkeit in dem nicht-abgedeckten Bereich ausgebildet wird.
Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem das elektronische Bauelement ein Bipolar-Transistor ist, wobei die aktive Region (102) ein Basisbereich des Bipolar-Transistors ist und aus einem Material gebildet ist, das eine andere Leitfähigkeit aufweist als das Substrat, wobei der aktive Bereich (110) der aktiven Region (102) die Basis des Bipolar-Transistors ist, und wobei der Anschlussbereich der aktiven Region (102) der Basisanschluss des Bipolar-Transistors ist.
Verfahren gemäß Anspruch 8, mit folgendem Schritt: Herstellen eines Emitters (108) in dem verarmten Bereich der Deckschicht (130) oder in dem verarmten Bereich der Basis.
Elektronischen Bauelements, mit einem Substrat (100), in dem eine aktive Region (102) des elektronischen Bauelements gebildet ist, wobei die aktive Region (102) einen aktiven Bereich (110) und einen Anschlussbereich (112) aufweist, wobei der Anschlussbereich (112) mit einem Anschlussleiter (116) verbunden ist, wobei in dem Anschlussbereich (112) der aktiven Region (102) eine höhere Dotierstoffkonzentration ausgebildet ist als in dem aktiven Bereich (110) der aktiven Region (102).
Elektronisches Bauelement gemäß Anspruch 10, wobei das elektronische Bauelement ein Bipolar-Transistor ist, wobei die aktive Region (102) ein Basisbereich des Bipolar-Transistors ist und aus einem Material gebildet ist, das eine andere Leitfähigkeit aufweist als das Substrat, wobei der aktive Bereich (110) der aktiven Region (102) die Basis des Bipolar-Transistors ist, wobei der Anschlussbereich der aktiven Region (102) der Basisanschluss des Bipolar-Transistors ist.