DE10301933A1

DE10301933A1 - Mikrocomputersystem zum Lesen von Daten von einem sekundären Speichermedium, wenn eine obere Adresse von Extern empfangen wird, und zum Schreiben von Daten in ein primäres Speichermedium

Info

Publication number: DE10301933A1
Application number: DE10301933A
Authority: DE
Inventors: Shohei Moriwaki; Yoshifumi Azekawa; Osamu Chiba
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-01-22
Filing date: 2003-01-20
Publication date: 2003-07-31
Also published as: CN1434385A; US6813647B2; US20030140187A1; TW589540B; KR20030063226A; TW200302416A; JP2003216343A

Abstract

Wenn eine serielle externe Schnittstelle (10) eine Kanaladresse von einem Host-Gerät (2) empfängt, liest eine CPU (21) Daten bei allen Geräteadressen, die der Kanaladresse entsprechen, von einem sekundären Speichermedium (22) und schreibt die Daten in ein primäres Speichermedium (14). Wenn eine Geräteadresse von einem Host-Gerät (2) empfangen wird, sendet die serielle externe Schnittstelle (10) die Daten, die in dem primären Speichermedium (14) gespeichert sind und der Geräteadresse entsprechen, an das Host-Gerät. Folglich ist es möglich, die Daten in kurzer Zeit nach Empfang der untersten Adresse an das Host-Gerät (2) zu senden.

Description

Die Erfindung betrifft ein Mikrocomputersystem zum Lesen von Daten von einem Speichermedium, und zur Ausgeben von Daten in Antwort auf eine Anfrage von einem Host-Gerät. Insbesondere betrifft die Erfindung ein Mikrocomputersystem, das in der Lage ist, Daten mit hoher Rate an ein Host-Gerät auszugeben.
In der Vergangenheit sind verschiedene Typen von Systemen zum Lesen von Daten von einem Speichermedium und zum Ausgeben der Daten in Antwort auf eine Anfrage von einem Host-Gerät entwickelt worden. Ein Beispiel derartiger Systeme umfaßt ein System, das eine MDIO (Medium Dependent Input/Output)- Schnittstelle für ein LAN (Local Area Network) verwendet.
Fig. 1 zeigt eine Ansicht zur Erklärung der Datenübertragung zwischen einem Host-Gerät und einer MDIO-Schnittstelle. Das Host-Gerät ist mit einer Mehrzahl von Systemen, die im folgenden einfach als Systeme bezeichnet werden, verbunden, die jeweils MDIO-Schnittstellen aufweisen. Dabei sind unterschiedliche Kanaladressen jeweils der Mehrzahl der Systeme zugewiesen. Darüber hinaus ist ein in jedem System enthaltenes Speichermedium in eine Mehrzahl von Bereichen unterteilt, denen jeweils verschiedene Geräteadressen zugewiesen sind. Das Host- Gerät kann ein System und einen Bereich des in dem System enthaltenen Speichermediums auswählen, und auf den gewünschten Bereich zugreifen, indem die entsprechende Kanaladresse und die entsprechende Geräteadresse übertragen werden.
Wenn Daten von einem System gelesen werden, überträgt das Host- Gerät einen Befehlscode 101, der das Datenlesen anzeigt, eine Kanaladresse (Portadresse) 102 und eine Geräteadresse 103 an die Systeme. Jedes System bestimmt, ob Zugriff von dem Host-Gerät auf das System erfolgt, indem die Kanaladresse 102 verwendet wird. Wenn das Host-Gerät auf das System zugreift, verwendet das System die Geräteadresse 103, liest Daten 105 von dem Bereich des Speichermediums, der der Geräteadresse 103 entspricht, und überträgt die gelesenen Daten an das Host-Gerät. Nach der Übertragung der Geräteadresse 103 muß das Host-Gerät die Daten 105 empfangen, bevor eine Durchlaufzeit 104 vorbei ist. Diese Durchlaufzeit 104 ist normalerweise durch zwei Zyklen definiert. Wenn beispielsweise ein 2 MHz. Takt verwendet wird, sollte das System die Daten 105 innerhalb von 1 µs an das Host-Gerät liefern.
Wenn das Host-Gerät Daten in das Speichermedium in dem System schreibt, überträgt das Host-Gerät sequentiell den Befehlscode 101, der das Datenschreiben anzeigt, die Kanaladresse 102, die Geräteadresse 103 und Daten 105. Dasjenige System, das der Kanaladresse 102 entspricht, schreibt die Daten 105 in den Bereich des Speichermediums, der der Geräteadresse 103 entspricht.
Wie oben beschrieben, sollte das System, nach der Übertragung der Geräteadresse 103 durch das Host-Gerät, die Daten 105 innerhalb der Durchlaufzeit 104 an das Host-Gerät zurückgeben. Diese Durchlaufzeit 104 verstreicht jedoch fruchtlos, wenn ein Mikrocomputer in dem System die Daten von dem Speichermedium liest und die gelesenen Daten an das Host-Gerät nach Empfang der Geräteadresse 103 sendet. Um den Datentransfer innerhalb der Durchlaufzeit 104 zu realisieren, ist daher eine bestimmte Hardware erforderlich, was von Nachteil ist.
Aufgabe der Erfindung ist die Schaffung eines Mikrocomputersystems, das in der Lage ist, Daten mit einer hohen Rate in Antwort auf eine Datenleseanfrage von einem Host-Gerät zu übertragen (zu senden).
Eine andere Aufgabe der Erfindung ist die Schaffung eines Mikrocomputersystems, das in der Lage ist, die Flexibilität eines Systems zu verbessern.
Gemäß einem Aspekt der Erfindung enthält ein Mikrocomputersystem: ein primäres Speichermedium; ein sekundäres Speichermedium, das in Bezug auf die Kapazität größer ist als das primäre Speichermedium; eine Schnittstelle, die Daten nach außerhalb des Mikrocomputersystems senden und Daten von außerhalb des Mikrocomputersystems empfangen kann; und einen Prozessor zum Lesen der Daten entsprechend einer oberen Adresse von dem sekundären Speichermedium, und zum Schreiben der Daten in das primäre Speichermedium, wenn die Schnittstelle die obere Adresse von außerhalb des Mikrocomputersystems empfängt, wobei wenn eine untere Adresse von außerhalb des Mikrocomputersystems empfangen wird, die Schnittstelle die Daten, die in dem primären Speichermedium gespeichert sind und der unteren Adresse entsprechend, nach außerhalb des Mikrocomputersystems liefert.
Wenn die untere Adresse von außerhalb des Mikrocomputersystems empfangen wird, sendet die Schnittstelle Daten, die in dem primären Speichermedium gespeichert sind und der unteren Adresse entsprechen. Es ist folglich möglich, die Daten in kurzer Zeit nach außerhalb des Mikrocomputersystems zu senden, nachdem die unterste Adresse empfangen worden ist.
Gemäß einem anderen Aspekt der Erfindung umfaßt ein Mikrocomputersystem: ein primäres Speichermedium; eine Schnittstelle, die Daten nach außerhalb des Mikrocomputersystems sendet und Daten von außerhalb des Mikrocomputersystems empfängt; und einen Prozessor, wobei, wenn die Schnittstelle eine obere Adresse von außerhalb des Mikrocomputersystems empfängt, der Prozessor die Daten entsprechend der oberen Adresse von einem sekundären Speichermedium liest, das sich außerhalb des Mikrocomputersystems befindet, und die Daten in das primäre Speichermedium schreibt, und wobei, wenn eine untere Adresse von außerhalb des Mikrocomputersystems empfangen wird, die Schnittstelle die Daten, die in dem primären Speichermedium gespeichert sind und der unteren Adresse entsprechen, nach außerhalb des Mikrocomputersystems liefert.
Wenn die untere Adresse von außerhalb des Mikrocomputersystems empfangen wird, sendet die Schnittstelle die Daten, die in dem primären Speichermedium gespeichert sind und der unteren Adresse entsprechen. Es ist folglich möglich, die Daten in kurzer Zeit nach außerhalb des Mikrocomputersystems zu senden, nachdem die unterste Adresse empfangen worden ist. Da das sekundäre Speichermedium sich außerhalb des Mikrocomputersystems befindet, ist es darüber hinaus möglich, die Kapazität und die Zugriffsrate des sekundären Speichermediums gemäß dem System zu bestimmen, und dadurch die Flexibilität des Mikrocomputersystems zu verbessern.
Die vorangegangenen und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung werden durch die folgende detaillierte Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Es zeigen:
Fig. 1 eine Ansicht zur Erklärung der Datenübertragung zwischen einem Host-Gerät und einer MDIO-Schnittstelle;
Fig. 2 ein Blockdiagramm, das schematisch einen Aufbau eines Mikrocomputersystems 1 gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
Fig. 3 ein Blockdiagramm, das schematisch einen Aufbau einer seriellen externen Schnittstelle 10 in dem Mikrocomputersystem 1 gemäß dem ersten Ausführungsbeispiel der Erfindung zeigt;
Fig. 4 ein Flußdiagramm zur Erklärung des Verarbeitungsablaufs des Mikrocomputersystems gemäß dem ersten Ausführungsbeispiel der Erfindung;
Fig. 5 ein Blockdiagramm, das schematisch einen Aufbau eines Mikrocomputersystems gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt;
Fig. 6 ein Blockdiagramm, das schematisch einen Aufbau eines Mikrocomputersystems gemäß einem dritten Ausführungsbeispiel der Erfindung zeigt; und
Fig. 7 ein Blockdiagramm, das schematisch einen Aufbau eines Mikrocomputersystems gemäß einem vierten Ausführungsbeispiel der Erfindung zeigt.

Erstes Ausführungsbeispiel

Fig. 2 zeigt ein Blockdiagramm, das den Aufbau eines Mikrocomputersystems 1 gemäß dem ersten Ausführungsbeispiel der Erfindung schematisch zeigt. Dieses Mikrocomputersystem 1 umfaßt eine serielle externe Schnittstelle 10, die Daten seriell an eine serielle externe Schnittstelle 20 in einem Host-Gerät 2 sendet und Daten seriell von der seriellen externen Schnittstelle 20 des Host-Geräts 2 empfängt, eine CPU (zentrale Verarbeitungseinheit) 21, die das gesamte Mikrocomputersystem 1 steuert, und ein sekundäres Speichermedium 22 großer Kapazität. Darüber hinaus umfaßt die serielle externe Schnittstelle 10 ein primäres Speichermedium 14, das Daten, die von dem sekundären Speichermedium 22 gelesen werden, temporär speichert und eine hohe Zugriffsrate aufweist. In Fig. 2 gezeigte gestrichelte Linien verdeutlichen den Informationsfluß in Fig. 1, der später im Einzelnen beschrieben wird.
Das primäre Speichermedium 14 ist durch ein Register mit hoher Zugriffsrate und geringer Kapazität gebildet, beispielsweise durch ein SRAM (Static Random Access Memory) oder dergleichen.
Das sekundäre Speichermedium 22 ist durch einen flüchtigen Speicher, beispielsweise ein DRAM (Dynamic Random ACCeSS Memory) oder ein SRAM gebildet, oder durch einen nicht flüchtigen Speicher, beispielsweise ein Masken ROM (Read only Memory) oder durch einen Flash-Speicher. Wenn ein wiederbeschreibbarer nicht flüchtiger Speicher, beispielsweise ein Flash-Speicher verwendet wird, können Daten selbst dann gehalten werden, wenn die Leistungsversorgung oder dergleichen vorübergehend unterbrochen wird, und die Daten können selbst dann gespeichert bleiben, wenn die Leistungsversorgung ganz ausgeschaltet ist. Es ist somit möglich, das Mikrocomputersystem 1 in seinen letzten Zustand zu bringen, wenn das System 1 wiederhergestellt wird, indem die Daten zurückgeschrieben und auf den letzten Datenzustand aktualisiert werden.
Wenn ferner ein flüchtiger Speicher, beispielsweise ein DRAM oder ein SRAM verwendet wird, kann auf den flüchtigen Speicher mit höherer Rate zugegriffen werden, als auf einen nicht flüchtigen Speicher. Aus diesem Grund ist es möglich, die Daten von dem sekundären Speichermedium 22 an das primäre Speichermedium 14 mit einer hohen Übertragungsrate zu übertragen, was für eine Schnittstelle von Vorteil ist, die eine hohe Taktfrequenz aufweist.
Fig. 3 zeigt ein Blockdiagramm, das den Aufbau der seriellen externen Schnittstelle 10 in dem Mikrocomputersystem 1 schematischen zeigt. Die serielle externe Schnittstelle 10 enthält eine I/O-(Input/Output)-Schnittstelle 11, die die seriellen Daten, die von der seriellen externen Schnittstelle 20 des Host-Geräts 2 empfangen werden, in parallele Daten wandelt, oder die die von dem primären Speichermedium 14 gelesenen Daten in serielle Daten wandelt und die seriellen Daten an die serielle externe Schnittstelle 20 des Host-Geräts 2 sendet, einen Kanaladressendekoder 12, der eine Kanaladresse von der I/O-Schnittstelle 11 dekodiert, einen Geräteadressendekoder 13, der eine Geräteadresse, die von der I/O-Schnittstelle 11 empfangen wird, dekodiert, und ein primäres Speichermedium 14.
Wenn der von dem Host-Gerät 2 gelieferte Befehlscode 101 empfangen wird, dekodiert die I/O-Schnittstelle 11 den Befehlscode 101 und gibt das dekodierte Ergebnis des Befehlscodes 101 an die CPU 21 aus. Wenn eine von dem Host-Gerät 2 gelieferte Kanaladresse 102 empfangen wird, gibt die I/O- Schnittstelle 11 die Kanaladresse 102 an den Kanaladressendekoder 12 über einen internen Bus 16 aus. Der Kanaladressendekoder 12 dekodiert die Kanaladresse 102 und gibt das dekodierte Ergebnis der Kanaladresse 102 über einen internen Bus 17 an die CPU 21 aus. Wenn darüber hinaus die von dem Host- Gerät 2 gelieferte Geräteadresse 103 empfangen wird, gibt die I/O-Schnittstelle 11 die Geräteadresse 103 über den internen Bus 16 an den Geräteadressendekoder 13 aus. Der Geräteadressendekoder 13 dekodiert die Geräteadresse 103 und gibt das dekodierte Ergebnis der Geräteadresse 103 über den internen Bus 17 an das primäre Speichermedium 14 aus.
Fig. 4 zeigt ein Flußdiagramm zur Erklärung des Verarbeitungsablaufs des Mikrocomputersystems 1 gemäß dem ersten Ausführungsbeispiel. Dieses Flußdiagramm zeigt einen Verarbeitungsablauf, wenn das Host-Gerät 2 Daten von dem sekundären Speichermedium 12 in dem Mikrocomputersystem 1 liest. Wenn der Befehlscode 101, der das Datenlesen anzeigt, von dem Host-Gerät 2 empfangen wird, empfängt die I/O-Schnittstelle 11 die Kanaladresse 102, die dem Befehlscode 101 folgt, und gibt die empfangene Kanaladresse 102 an den Kanaladressendekoder 12 aus (in Schritt S1).
Der Kanaladressendekoder 12 dekodiert die Kanaladresse 102, die von der I/O-Schnittstelle 11 empfangen wird, und wie in Fig. 2 durch den Informationsfluß (1) angedeutet, wird das dekodierte Ergebnis der Kanaladresse 102 an die CPU 21 ausgegeben. Die CPU 21 bestimmt, ob das dekodierte Ergebnis von dem Kanaladressendekoder 12 dem sekundären Speichermedium 22 entspricht (Schritt S2). Wenn das dekodierte Ergebnis nicht dem sekundären Speichermedium 22 entspricht ("Nein" in Schritt S2), kehrt die Verarbeitung zu Schritt S1 zurück, und die I/O- Schnittstelle 11 wartet erneut auf die Bestimmung der Kanaladresse 102.
Wenn das dekodierte Ergebnis dem sekundären Speichermedium 22 entspricht ("Ja" in Schritt S2), liest die CPU 21 die Daten bei allen Geräteadressen, die der Kanaladresse 102 entsprechen von dem sekundären Speichermedium 22, und schreibt die Daten in das primäre Speichermedium 14 über den internen Bus 17, wie in Fig. 2 durch den Informationsfluß (2) gekennzeichnet (Schritt S3). Wenn die Geräteadresse 103, die der Kanaladresse 102 folgt, empfangen wird, gibt die I/O-Schnittstelle 11 die Geräteadresse 103 an den Geräteadressendekoder 13 (Schritt S4). Der Geräteadressendekoder 13 dekodiert die Geräteadresse 103, gibt das dekodierte Ergebnis der Geräteadresse 103 an das primäre Speichermedium 14, und erlaubt dem primären Speichermedium 14 die Daten, die der Geräteadresse 103 entsprechen, auszugeben (in Schritt S5), wie in Fig. 2 durch den Informationsfluß (3) angedeutet. Die I/O-Schnittstelle 11 wandelt die Daten, die von dem primären Speichermedium 14 empfangen werden, in serielle Daten, und sendet die seriellen Daten über einen seriellen Bus 15 an das Host-Gerät 2.
Der Kanaladressendekoder 12 dekodiert die Kanaladresse 102, wie oben beschrieben, und die CPU 21 liest Daten bei allen Geräteadressen, die der Kanaladresse 102 entsprechen, von dem sekundären Speichermedium 22 gemäß dem Dekodierergebnis der Kanaladresse 102 und schreibt die Daten in das primäre Speichermedium 14. Alternativ kann der Kanaladressendekoder 12 die Kanaladresse 102 dekodieren, der Geräteadressendekoder 13 kann die obere Adresse der Geräteadresse 103 dekodieren, und die CPU 21 kann alle Daten, die der Kanaladresse 102 und der oberen Adresse der Geräteadresse 103 entsprechen von dem sekundären Speichermedium 22 gemäß den Dekodierergebnissen der Kanaladresse 102 und der oberen Adresse der Geräteadresse 103 lesen und Daten in das primäre Speichermedium 14 schreiben. In diesem Fall gibt der Geräteadressendekoder 13 das dekodierte Ergebnis der unteren Adresse der Geräteadresse. 103 an das primäre Speichermedium 14 aus, und erlaubt dem primären Speichermedium 14 Daten auszugeben, die der unteren Adresse der Geräteadresse 103 entsprechen.
Gemäß diesem Ausführungsbeispiel wurde ein Fall beschrieben, bei dem zwei Adressenstrukturen der Kanaladresse 102 und der Geräteadresse 103 verwendet werden. Selbst wenn drei oder mehrere Adressenstrukturen verwendet werden, ist es möglich, ein Mikrocomputersystem in der gleichen oben beschriebenen Weise zu realisieren. Durch sorgfältigen Adressenhierachieaufbau ist es möglich, die Kapazität des primären Speichermediums 14 und den Leistungsverbrauch und das Schaltungsausmaß zu reduzieren.
Gemäß dem oben beschriebenen Mikrocomputersystem gemäß dem ersten Ausführungsbeispiel werden Daten bei allen entsprechenden Geräteadressen von dem sekundären Speichermedium 22 gelesen und in das primäre Speichermedium 14 geschrieben, wenn die obere Adresse (Kanaladresse 102) des sekundären Speichermediums 22 definiert ist. Wenn die untere Adresse (Geräteadresse 103) des sekundären Speichermediums 22 definiert ist, werden entsprechende Daten von dem primären Speichermedium 14 gelesen und an das Host-Gerät 2 gesendet. Es ist somit möglich, die entsprechenden Daten an das Host-Gerät 2 innerhalb von einem Zyklus nach Empfang der untersten Adresse zu senden. Selbst mit einer Softwareverarbeitung der CPU 21 ist es somit möglich, die bestimmten Daten innerhalb der Durchlaufzeit an das Host-Gerät 2 zurückzugeben.
Da das Mikrocomputersystem, das die CPU aufweist, durch einen Chip gebildet werden kann, ist es möglich, die Schnittstelle kostengünstig zu realisieren. Da das Mikrocomputersystem die CPU aufweist, es ist darüber hinaus auch möglich, andere Pheripherieschaltungen, die von der CPU gesteuert werden, in dem gleichen Chip auszubilden, und dadurch ein System zu bilden, das hervorragend erweiterbar und flexibel ist. Daneben kann durch Änderung eines Programms, das von der CPU ausgeführt wird, eine Schnittstelle realisiert werden, die einem jeden Standard entspricht.

Zweites Ausführungsbeispiel

Fig. 5 zeigt ein Blockdiagramm, das den schematischen Aufbau eines Mikrocomputersystems gemäß dem zweiten Ausführungsbeispiel der Erfindung zeigt. Dieses Mikrocomputersystem 30 enthält eine parallele externe Schnittstelle 23, die Daten parallel an eine parallele externe Schnittstelle 41 in einem Host-Gerät 40 senden und Daten von der parallelen externen Schnittstelle 41 in dem Host-Gerät 40 empfangen kann, eine CPU 21, die das gesamte Mikrocomputersystem 30 steuert, und ein sekundäres Speichermedium 22, das eine große Kapazität aufweist. Darüber hinaus enthält die parallele externe Schnittstelle 23 ein primäres Speichermedium 14, das vorübergehend Daten speichert, die von dem sekundären Speichermedium 22 gelesen werden, und das eine hohe Zugriffsrate aufweist.
Das Mikrocomputersystem 30 gemäß diesem Ausführungsbeispiel unterscheidet sich von dem Mikrocomputersystem 1 gemäß dem in Fig. 1 gezeigten ersten Ausführungsbeispiel nur dadurch, daß die Datenübertragung zwischen dem Mikrocomputersystem 30 und dem Host-Gerät 40 parallel erfolgt. Demnach werden gleiche Elementarbestandteile und Funktionen nicht noch einmal wiederholt beschrieben.
Wenn ein von dem Host-Gerät 40 gelieferter Befehlscode 101, der das Datenlesen anzeigt, empfangen wird, empfängt die parallele externe Schnittstelle 23 die Kanaladresse 102, die dem Befehlscode 101 folgt, und dekodiert diese. Anschließend, wie durch den Informationsfluß (1) in Fig. 5 angedeutet, gibt die parallele externe Schnittstelle 23 das dekodierte Ergebnis der Kanaladresse 102 an die CPU 21 aus. Wenn das dekodierte Ergebnis, das von der parallelen externen Schnittstelle 23 empfangen wird, dem sekundären Speichermedium 22 entspricht, liest die CPU 21 die Daten bei allen Geräteadressen, die der Kanaladresse 102 entsprechen, von dem sekundären Speichermedium 22, und schreibt die Daten in das primäre Speichermedium 14, wie in Fig. 5 durch den Informationsfluß (2) angedeutet.
Wenn die Geräteadresse 103, die der Kanaladresse 102 folgt, empfangen wird, dekodiert die parallele externe Schnittstelle 23 die Geräteadresse 103, gibt das dekodierte Ergebnis der Geräteadresse 103 an das primäre Speichermedium 14 aus, und, wie durch den Informationsfluß (3) in Fig. 5 angedeutet, erlaubt dem primären Speichermedium 14 die Ausgabe der Daten, die der Geräteadresse 103 entsprechen. Die parallele externe Schnittstelle 23 sendet die Daten, die von dem primären Speichermedium 14 empfangen worden sind, als parallele Daten an das Host-Gerät 40.
Gemäß dem oben beschriebenen Mikrocomputersystem gemäß dem zweiten Ausführungsbeispiel werden die Daten parallel zwischen dem Mikrocomputersystem 30 und dem Host-Gerät 40 übertragen. Es ist somit möglich,, nicht nur die unter Bezugnahme auf das erste Ausführungsbeispiel erhaltenen Vorteile zu erzielen, sondern ebenso eine Verkürzung der Datenübertragungszeit.

Drittes Ausführungsbeispiel

Fig. 6 zeigt ein Blockdiagramm, das den Aufbau eines Mikrocomputersystems gemäß dem dritten Ausführungsbeispiel der Erfindung schematischen zeigt. Dieses Mikrocomputersystem 50 enthält eine serielle externe Schnittstelle 10, die Daten seriell an eine serielle externe Schnittstelle 20 in einem Host- Gerät 2 sendet und Daten seriell von der seriellen externen Schnittstelle des Host-Geräts empfängt, und eine CPU 21, die das gesamte Mikrocomputersystem 50 steuert. Darüber hinaus enthält die serielle externe Schnittstelle 10 ein primäres Speichermedium 14, das temporär Daten speichert, die von einem sekundären Speichermedium 28 gelesen worden sind, das sich außerhalb des Mikrocomputersystems 50 befindet, und das eine hohe Zugriffsrate aufweist.
Das Mikrocomputersystem 50 gemäß diesem Ausführungsbeispiel unterscheidet sich vom Mikrocomputersystem 1 gemäß dem ersten Ausführungsbeispiel, wie in Fig. 2 gezeigt, nur dadurch, daß das sekundäre Speichermedium 28 außerhalb des Mikrocomputersystems 50 angeordnet ist.
Das sekundäre Speichermedium 28, das sich außerhalb des Mikrocomputersystems 50 befindet, ist durch einen flüchtigen Speicher, beispielsweise ein DRAM oder ein SRAM gebildet, oder durch einen nicht flüchtigen Speicher, beispielsweise ein Masken ROM oder ein Flash-Speicher. Wenn ein wiederbeschreibbarer nicht flüchtiger Speicher, beispielsweise ein Flash-Speicher verwendet wird, können Daten selbst dann gehalten (gespeichert) werden, wenn ein kurzer Leistungsversorgungsabfall oder dergleichen auftritt, oder wenn die Leistung ganz ausgeschaltet wird. Es ist somit möglich, das Mikrocomputersystem in dem letzten Zustand wieder zu starten, wenn das System wiederhergestellt wird, indem die Daten zurückgeschrieben und auf die letzten Daten (den letzten Datenzustand) aktualisiert werden.
Wenn ein flüchtiger Speicher, beispielsweise ein DRAM oder SRAM verwendet wird, kann auf einen flüchtigen Speicher mit höherer Rate zugegriffen werden, als auf einen nicht flüchtigen Speicher. Dadurch wird es möglich, Daten von dem sekundären Speichermedium 28 an das primäre Speichermedium 14 mit einer hohen Rate zu übertragen, was für eine Schnittstelle mit hoher Taktfrequenz vorteilhaft ist.
Wenn der vom Host-Gerät 2 gelieferte Befehlscode 101, der das Datenlesen anzeigt, empfangen wird, empfängt die serielle externe Schnittstelle 10 die Kanaladresse 102, die dem Befehlscode 101 folgt, und dekodiert diese. Wie in Fig. 6 durch den Informationsfluß (1) angedeutet, gibt die serielle externe Schnittstelle 10 das dekodierte Ergebnis der Kanaladresse 102 an die CPU 21 aus. Wenn das dekodierte Ergebnis von der seriellen externen Schnittstelle dem sekundären Speichermedium 28 entspricht, liest die CPU 21 die Daten bei allen Geräteadressen, die der Kanaladresse 102 entsprechen, von dem sekundären Speichermedium 28, das sich außerhalb des Mikrocomputersystems 50 befindet, und schreibt die Daten in das primäre Speichermedium 14, wie durch den Informationsfluß (2) in Fig. 6 angedeutet.
Wenn die Geräteadresse 103, die der Kanaladresse 102 folgt, empfangen wird, dekodiert die serielle externe Schnittstelle 10 die Geräteadresse 103, gibt das dekodierte Ergebnis der Geräteadresse 103 an das primäre Speichermedium 14, und, wie in Fig. 6 durch den Informationsfluß (3) angedeutet, erlaubt dem primären Speichermedium 14 die Ausgabe der Daten, die der Geräteadresse 103 entsprechen. Die serielle externe Schnittstelle 10 wandelt die Daten, die von dem primären Speichermedium 14 empfangen werden, in serielle Daten, und sendet die seriellen Daten an das Host-Gerät 2.
Gemäß dem oben beschriebenen Mikrocomputersystem gemäß dem dritten Ausführungsbeispiel befindet sich das sekundäre Speichermedium 28 außerhalb des Mikrocomputersystems 50. Es ist somit möglich, nicht nur die unter Bezugnahme auf das erste Ausführungsbeispiel erhaltenen Vorteile zu erhalten, sondern auch den Vorteil, ein Speichermedium beliebiger Kapazität und Zugriffsrate mit dem Mikrocomputersystem 50 verbinden zu können, und folglich die Flexibilität des Mikrocomputersystems verbessern zu können.

Viertes Ausführungsbeispiel

Fig. 7 zeigt ein Blockdiagramm, das den schematischen Aufbau eines Mikrocomputersystems gemäß dem vierten Ausführungsbeispiel der Erfindung zeigt. Dieses Mikrocomputersystem 60 enthält eine parallele externe Schnittstelle 23, die Daten parallel an eine parallele externe Schnittstelle 41 in einem Host-Gerät 40 sendet und Daten von der parallelen externen Schnittstelle des Host- Geräts empfängt, und eine CPU 21, die das gesamte Mikrocomputersystem 60 steuert. Darüber hinaus enthält die parallele externe Schnittstelle 23 ein primäres Speichermedium 14, das vorübergehend Daten von einem sekundären Speichermedium 28 speichert, das sich außerhalb des Mikrocomputersystems 60 befindet, und eine hohe Zugriffsrate aufweist.
Das Mikrocomputersystem 60 gemäß diesem Ausführungsbeispiel unterscheidet sich von dem Mikrocomputersystem 50 gemäß dem dritten Ausführungsbeispiel, wie in Fig. 6 gezeigt, nur dadurch, daß die Datenübertragung zwischen dem Mikrocomputersystem 60 und dem Host-Gerät 40 parallel erfolgt. Folglich werden gleiche Elementarbestandteile und Funktionen nicht erneut beschrieben.
Wenn der von dem Host-Gerät 40 gelieferte Befehlscode 101, der das Datenlesen anzeigt, empfangen wird, empfängt die parallele externe Schnittstelle 23 die Kanaladresse 102, die dem Befehlscode 101 folgt, und dekodiert diese. Wie in Fig. 7 durch den Informationsfluß (1) angedeutet, gibt die parallele externe Schnittstelle 23 das Dekodierergebnis der Kanaladresse 102 an die CPU 21 aus. Wenn das von der parallelen externen Schnittstelle 23 gelieferte Dekodierergebnis dem sekundären Speichermedium 28 entspricht, liest die CPU 21 die Daten bei allen Geräteadressen, die der Kanaladresse 102 entsprechen, von dem sekundären Speichermedium 28, das sich außerhalb des Mikrocomputersystems 60 befindet, und schreibt die Daten in das primäre Speichermedium, wie in Fig. 7 durch den Informationsfluß (2) angedeutet.
Wenn die Geräteadresse 103, die der Kanaladresse 102 folgt, empfangen wird, dekodiert die parallele externe Schnittstelle 23 die Geräteadresse 103, gibt das dekodierte Ergebnis der Geräteadresse 103 an das primäre Speichermedium 14 aus, und erlaubt dem primären Speichermedium 14 die Ausgabe der Daten, die der Geräteadresse 103 entsprechen, wie in Fig. 7 durch den Informationsfluß (3) angedeutet. Die parallele externe Schnittstelle 23 sendet die Daten von dem primären Speichermedium 14 an das Host-Gerät 40 in Form von parallelen Daten.
Gemäß dem oben beschriebenen Mikrocomputersystem gemäß dem vierten Ausführungsbeispiel erfolgt die Datenübertragung zwischen dem Mikrocomputersystem 60 und dem Host-Gerät 40 parallel. Es ist somit möglich, nicht nur die Vorteile zu erhalten, die gemäß dem dritten Ausführungsbeispiel beschrieben worden sind, sondern auch die Datenübertragungszeit zu verkürzen.
Obwohl die Erfindung im einzelnen beschrieben und dargestellt worden ist, ist es selbstverständlich, daß dies nur beispielhaft geschehen ist, und den Schutzbereich der Erfindung nicht einschränkt.

Claims

1. Mikrocomputersystem, mit
einem primären Speichermedium (14)
einem sekundären Speichermedium (22), das eine größere Kapazität aufweist als das primäre Speichermedium (14);
einer Schnittstelle (10, 23), die Daten nach außerhalb eines Mikrocomputersystems sendet und Daten von außerhalb des Mikrocomputersystems empfängt; und
einem Prozessor (21) zum Lesen von Daten, die einer oberen Adresse von dem sekundären Speichermedium (22) entsprechen, und zum Schreiben der Daten in das primäre Speichermedium (14), wenn die Schnittstelle (10, 23) die obere Adresse von außerhalb des Mikrocomputersystems empfängt, wobei, wenn eine untere Adresse von außerhalb des Mikrocomputersystems empfangen wird,
die Schnittstelle (10, 23) die Daten, die in dem primären Speichermedium (14) gespeichert sind und der unteren Adresse entsprechen, nach außerhalb des Mikrocomputersystems sendet.

2. Mikrocomputersystem nach Anspruch 1, wobei die Schnittstelle (10, 23) folgendes aufweist:
einen Kanaladressendekoder (12) zum Dekodieren einer Kanaladresse, die von außerhalb des Mikrocomputersystems empfangen wird, und zum Ausgeben eines dekodierten Ergebnisses an den Prozessor (21); und
einen Geräteadressendekoder (13) zum Dekodieren einer Geräteadresse, die von außerhalb des Mikrocomputersystems empfangen wird, und zum Ausgeben eines dekodierten Ergebnisses an das primäre Speichermedium (14).

3. Mikrocomputersystem nach Anspruch 1 oder 2, wobei die Schnittstelle (10) die Daten seriell nach außerhalb des Mikrocomputersystems sendet und Daten seriell von außerhalb des Mikrocomputersystems empfängt.

4. Mikrocomputersystem nach Anspruch 1 oder 2, wobei die Schnittstelle (23) die Daten parallel nach außerhalb des Mikrocomputersystems sendet und Daten parallel von außerhalb des Mikrocomputersystems empfängt.

5. Mikrocomputersystem nach einem der Ansprüche 1 bis 4,
wobei das primäre Speichermedium (14) durch ein Register gebildet ist, das eine hohe Zugriffsrate und eine kleine Kapazität aufweist; und
das sekundäre Speichermedium (22) aus einem nicht flüchtigen Speicher gebildet ist, der eine große Kapazität und eine kleinere Zugriffsrate, als das primäre Speichermedium (14) aufweist.

6. Mikrocomputersystem nach einem der Ansprüche 1 bis 4,
wobei das primäre Speichermedium (14) durch ein Register gebildet ist, das eine hohe Zugriffsrate und eine kleine Kapazität aufweist; und
das sekundäre Speichermedium (22) durch einen flüchtigen Speicher gebildet ist, der eine große Kapazität und eine kleinere Zugriffsrate als, das primäre Speichermedium (14) aufweist.

7. Mikrocomputersystem, mit
einem primären Speichermedium (14);
einer Schnittstelle (10, 23), die Daten nach außerhalb des Mikrocomputersystems sendet und von außerhalb des Mikrocomputersystems empfängt; und
einem Prozessor (21), wobei, wenn die Schnittstelle (10, 23) eine obere Adresse von außerhalb des Mikrocomputersystems empfängt,
der Prozessor (21) die Daten, die der oberen Ädresse entsprechen, von einem sekundären Speichermedium (28), das sich außerhalb des Mikrocomputersystems befindet, liest, und die Daten in das primäre Speichermedium (14) schreibt, und
wenn eine untere Adresse von außerhalb des Mikrocomputersystems empfangen wird, die Schnittstelle (10, 23) die Daten, die in dem primären Speichermedium (14) gespeichert sind und der unteren Adresse entsprechen, nach außerhalb des Mikrocomputersystems liefert.

8. Mikrocomputersystem nach Anspruch 7, wobei die Schnittstelle (10, 23) folgendes aufweist:
einen Kanaladressendekoder (12) zum Dekodieren einer Kanaladresse, die von außerhalb des Mikrocomputersystems empfangen wird, und zum Ausgeben eines dekodierten Ergebnisses an den Prozessor (21); und
einen Geräteadressendekoder (13) zum Dekodieren einer Geräteadresse, die von außerhalb des Mikrocomputersystems empfangen wird, und zum Ausgeben eines dekodierten Ergebnisses an das primäre Speichermedium (14).

9. Mikrocomputersystem nach Anspruch 7 oder 8, wobei die Schnittstelle (10) die Daten seriell nach außerhalb des Mikrocomputersystems sendet und Daten seriell von außerhalb des Mikrocomputersystems empfängt.

10. Mikrocomputersystem nach Anspruch 7 oder 8, wobei die Schnittstelle (10) die Daten parallel nach außerhalb des Mikrocomputersystems sendet und Daten parallel von außerhalb des Mikrocomputersystems empfängt.

11. Mikrocomputersystem nach einem der Ansprüche 7 bis 10,
wobei das primäre Speichermedium (14) durch ein Register gebildet ist, das eine hohe Zugriffsrate und eine kleine Kapazität aufweist; und
das zweite Speichermedium (28) durch einen nicht flüchtigen Speicher gebildet ist, der eine große Kapazität und eine kleinere Zugriffsrate aufweist, als das primäre Speichermedium (14).

12. Mikrocomputersystem nach einem der Ansprüche 7 bis 10,
wobei das primäre Speichermedium (14) durch ein Register gebildet ist, das eine hohe Zugriffsrate und eine kleine Kapazität aufweist, und
das sekundäre Speichermedium (28) durch einen flüchtigen Speicher gebildet ist, der eine große Kapazität und eine kleinere Zugriffsrate aufweist, als das primäre Speichermedium (14).