DE1027322B - Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen

Info

Publication number
DE1027322B
DE1027322B DEP16067A DEP0016067A DE1027322B DE 1027322 B DE1027322 B DE 1027322B DE P16067 A DEP16067 A DE P16067A DE P0016067 A DEP0016067 A DE P0016067A DE 1027322 B DE1027322 B DE 1027322B
Authority
DE
Germany
Prior art keywords
alloy
cutout
crystal
production
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP16067A
Other languages
English (en)
Inventor
Hans Karl Becherer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE556689D priority Critical patent/BE556689A/xx
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DEP16067A priority patent/DE1027322B/de
Priority to FR1179300D priority patent/FR1179300A/fr
Priority to GB1203357A priority patent/GB859123A/en
Publication of DE1027322B publication Critical patent/DE1027322B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Secondary Cells (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere von Transistoren und Dioden, bei denen eine oder mehrere Zonen entgegengesetzten Leitfähigkeitstyps unter Verwendung von nicht benetzenden Legierformen einlegiert werden.
Es ist bekannt, für das Einlegieren von Materialien unterschiedlicher Leitfähigkeit, beispielsweise von Donatoren und/oder Akzeptoren, Legierformen aus Graphit zu verwenden. Da es nur sehr schwer gelingt, Graphit in engen Grenzen sauber zu bearbeiten, hat man auf die wegen der leichteren Herstellung rechteckigen, insbesondere quadratischen Halbleiterkristalle Stoffe mit unterschiedlicher Leitfähigkeit in Form runder Flächen legiert, denn eine Anpassung der Fläche eines solchen Stoffes an die Form des Kristallplättchens ist mit Graphitformen kaum möglich. Die Kristallfläche konnte also bisher nicht voll ausgenutzt werden. Außerdem sind die Wiederverwendungsmöglichkeiten und die Lebensdauer von Graphitformen sehr begrenzt. Darüber hinaus ist eine Steuerung der Abkühlgeschwindigkeit und damit der Rekristallisationsgeschwindigkeit bei Graphitformen infolge der verhältnismäßig geringen Wärmeleitfähigkeit nur in engen Grenzen möglich.
Demgegenüber werden bei dem Herstellungsverfahren nach der Erfindung Legierformen, d. h. gelochte Legierplättchen oder -bleche aus Chromeisen, verwendet, die leicht in engen Toleranzen hergestellt werden können, eine hohe Lebensdauer aufweisen und infolge ihrer guten Wärmeleitfähigkeit eine bequeme Steuerung der Abkühlungs- und Rekristallisationsgeschwindigkeit gestatten. Außerdem läßt sich auf ihnen in einfacher Weise eine dünne Oxydationsschicht erzielen, die ein Anbacken des Halbleiterwerk- stoffes, zugesetzter Stoffe mit unterschiedlicher Leitfähigkeit, der Lötmittel und anderer Teile verhindert. Die Möglichkeit, durch die genauen Abmessungen der Legierformen einen nur sehr schmalen Rand zwischen dem zugesetzten Stoff, etwa einem Störstoff, und dem Halbleiterkristall zu bilden, ist vor allem für die nachfolgende Oberflächenbehandlung des Halbleiterkristalls sehr wichtig, da die Teile, die nicht geätzt werden sollen, bequem mit einer Maskierung versehen werden können, während die von dem Ätzmittel angegriffenen Flächenteile klein gehalten werden können.
Die Erfindung wird nachfolgend am Beispiel einer Germanium-Diode und eines Germanium-Transistors an Hand der Zeichnung eingehender beschrieben. Es zeigt
Fig. 1 die Schnittansicht einer Halbleiteranordnung in einem Legiergehäuse, bei dem der Germanium-Kristall und der einzulegierende Stoff in einem Legierstück eingefaßt sind,
Verfahren zur Herstellung
von Halbleiteranordnungen
mittels Legierformen
Anmelder:
Philips Patentverwaltung G.m.b.H.,
Hamburg 1, Mönckebergstr. 7
Hans Karl Becherer, Hamburg,
ist als Erfinder genannt worden
Fig. 2 eine vergrößerte Schnittansicht des Germanium-Kristalls und des aufgesetzten Legierstückes nach Fig. 1.
Die Legierform besteht aus einem Halter 1, in den die Bodenplatte 2 mit Befestigungsschraube 3 eingelegt ist. Auf diese Platte ist eine kleine Scheibe 4 aus vergoldetem Molybdän gelötet. Mittels eines aus 90% Zinn und 10% Antimon bestehenden Lotes wird ein Germaniumkristall 5 vom η-Typ auf das Molybdän aufgelötet. Der Kristall 5 wird gegen seitliche Verschiebung gesichert durch eine Chromeisenplatte 6, die in der Mitte mit einer Öffnung versehen ist, welche an die Abmessungen des Kristalls angepaßt ist. Eine zweite Chromeisenplatte 7 zeigt ebenfalls eine Öffnung, welche kleiner ist und in die ein wenig von einer Legierung 8 eingebracht ist. Die Legierung besteht aus 95 °/o Indium und 5% Gallium. Beide Platten 6 und 7 sind mit Ohren 9 versehen, welche in eine Aussparung 10 des Halters 1 eingreifen (s. Fig. 2).
Das Ganze wird in üblicher Weise in einen Ofen gebracht und aufgeheizt, wobei der Kristall 5 an der Unterseite auf dem Molybdän festgelötet wird und das Elektrodenmaterial 8 auf die Oberseite auflegiert wird.
Es ist zu empfehlen, die Platte 6 gegenüber dem Kristall dünner auszubilden, damit das auf der Molybdänscheibe angebrachte Lot auch die Seiten des Kristalls benetzen kann.

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere von Transistoren oder Dioden, bei denen eine oder mehrere Zonen ent-
709 958/338
gegengesetzten Leitfähigkeitstyps unter Verwendung von nicht benetzenden Legierformen einlegiert werden, dadurch gekennzeichnet, daß Legierformen aus Chromeisen benutzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Einlegieren der Zonen entgegengesetzter Leitfähigkeit zwei in ihrer Lage zueinander festgelegte Chromeisenbleche (6, 7) verwendet werden, deren erstes (6) einen Ausschnitt aufweist, der den Halbleiterkristall (5) an seinen Seiten umfaßt, und deren zweites (7) mit einem dem Ausschnitt des ersten Bleches (6) ähnlichen, jedoch etwas kleineren, über dem ersten Ausschnitt gelegenen Ausschnitt versehen ist, in den das Material (8) vor dem Einlegieren eingesetzt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentanmeldung R 12771 VIIIc/21g;
deutsche Auslegeschriften R 13270 VIII c/21g (bekanntgemacht am 17. 5. 56), S 34815 VIIIc/21g (bekanntgemacht am 13. 9. 56).
Hierzu 1 Blatt Zeichnungen
© 709 958/338 3.58
DEP16067A 1956-04-14 1956-04-14 Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen Pending DE1027322B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
BE556689D BE556689A (de) 1956-04-14
DEP16067A DE1027322B (de) 1956-04-14 1956-04-14 Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen
FR1179300D FR1179300A (fr) 1956-04-14 1957-04-12 Procédé de fabrication de dispositifs semi-conducteurs
GB1203357A GB859123A (en) 1956-04-14 1957-04-12 Improvements in or relating to the manufacture of semi-conductive devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEP16067A DE1027322B (de) 1956-04-14 1956-04-14 Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen

Publications (1)

Publication Number Publication Date
DE1027322B true DE1027322B (de) 1958-04-03

Family

ID=7365864

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP16067A Pending DE1027322B (de) 1956-04-14 1956-04-14 Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen

Country Status (4)

Country Link
BE (1) BE556689A (de)
DE (1) DE1027322B (de)
FR (1) FR1179300A (de)
GB (1) GB859123A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196795B (de) * 1962-03-09 1965-07-15 Telefunken Patent Legierungsform
DE1282794B (de) * 1965-04-01 1975-10-09 Siemens AG, Berlin und München, 8000 München Verfahren zum herstellen einer legierungsmaske fuer die gleichzeitige fertigung mehrerer halbleiteranordnungen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE975179C (de) * 1952-12-31 1961-09-21 Rca Corp Verfahren zur Herstellung eines Flaechengleichrichters oder Flaechentransistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE975179C (de) * 1952-12-31 1961-09-21 Rca Corp Verfahren zur Herstellung eines Flaechengleichrichters oder Flaechentransistors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE R12771 *
DE S34815 (Bekanntgemacht am 13.09.1956) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196795B (de) * 1962-03-09 1965-07-15 Telefunken Patent Legierungsform
DE1282794B (de) * 1965-04-01 1975-10-09 Siemens AG, Berlin und München, 8000 München Verfahren zum herstellen einer legierungsmaske fuer die gleichzeitige fertigung mehrerer halbleiteranordnungen

Also Published As

Publication number Publication date
FR1179300A (fr) 1959-05-22
BE556689A (de)
GB859123A (en) 1961-01-18

Similar Documents

Publication Publication Date Title
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE2202802A1 (de) Halbleiteranordnung
DE1027322B (de) Verfahren zur Herstellung von Halbleiteranordnungen mittels Legierformen
DE2953410T1 (de) Semiconductor device production
DE2359840C3 (de) Thermodruckkopf
DE1215658B (de) Verfahren zur Herstellung von dotiertem Halbleitermaterial
DE1936443B2 (de) Vorrichtung zum Aufwachsen homogen dotierter planparalleler epitaktischer Schichten aus halbleitenden Verbindungen durch Schmelzepitaxie
DE2143302C2 (de) Verwendung einer Abschmelzelektrodenanordnung bei der Herstellung von Brammenblöcken nach dem Elektro-Schlacke-Umschmelzverfahren
DE68925117T2 (de) Insbesondere für temperaturmessung gedachter thermistor und verfahren zur herstellung
DE2263091C2 (de) Feldeffekttransistor
DE3106393C2 (de) Halbleiteranordnung
DE1061907B (de) Verfahren zur Herstellung von Flaechen-Halbleiterkristalloden mit mindestens zwei verschmolzenen Halbleiterteilen vom entgegengesetzten Leitfaehigkeitstyp
DE1035780B (de) Transistor mit eigenleitender Zone
DE892945C (de) Verfahren zur Herstellung von Selenphotoelementen
DE3045674C2 (de)
DE1231354C2 (de) Verfahren zum Herstellen eines Mesatransistors
DE1062823B (de) Verfahren zur Herstellung von Kristalloden des Legierungstyps
AT265369B (de) Vorrichtung zum Ziehen von Kristallen
DE510007C (de) Dreifarbenfilm zur Aufnahme und Wiedergabe additiver Farbenkinematogramme
DE2213313A1 (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten mit glatter Oberfläche
DE1910315C3 (de)
DE1112368B (de) Verfahren zum Herstellen einer gelochten Schneideplatte fuer ein Trockenrasiergeraet durch AEtzen
DE1045549B (de) Verfahren zur Herstellung von Legierungskontakten mit p-n-UEbergaengen
AT254268B (de) Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall
DE1439618C3 (de) Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors