DE10260403A1

DE10260403A1 - RDS-Decodierer

Info

Publication number: DE10260403A1
Application number: DE10260403A
Authority: DE
Inventors: Kenichi Taura; Masahiro Tsujishita; Masayuki Tsuji; Masayuki Ishida
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-12-17
Filing date: 2002-12-16
Publication date: 2003-07-03
Anticipated expiration: 2022-12-17
Also published as: GB2383481B; JP3865628B2; JP2003188748A; GB2383481A; GB0228781D0; DE10260403B4

Abstract

Ein RDS-Decodierer umfaßt einen synchronen Demodulator und einen Datendecodierer. Der synchrone Demodulator empfängt ein Multiplexsignal, in dem ein RDS-Signal, basierend auf digitalen Daten, mit einem FM-Audiosignal überlagert wird, und erzeugt ein Basisband-RDS-Signal aus dem RDS-Signal. Der Datendecodierer decodiert das Basisband-RDS-Signal, das von dem synchronen Demodulator erzeugt wird, in die digitalen Daten. Der synchrone Demodulator umfaßt einen Quadraturdemodulator, der das Multiplexsignal in zwei Basisbandsignale umwandelt, die eine Phasenverschiebung von 90 DEG aufweisen, ein Filter, das unerwünschte Komponenten mit Frequenz höher als ein vorbestimmter Frequenzpegel aus den zwei Basisbandsignalen entfernt, um Abtastdaten zu reduzieren, und einen Phasenregelkreis, der die zwei von dem Filter ausgegebenen Basisbandsignale empfängt und das Basisband-RDS-Signal aus den zwei Basisbandsignalen erzeugt, das dem Datendecodierer einzugeben ist. Der Phasenregelkreis detektiert einen in dem Basisband-RDS-Signal verbleibenden Phasenfehler und korrigiert diesen.

Description

Die vorliegende Erfindung bezieht sich auf einen RDS- Decodierer für die Verwendung in einem Radiodatensystem (RDS), bei dem ein auf Digitaldaten basierendes RDS-Signal einem FM-Audiosignal überlagert wird.

Die RDS-Rundfunkübertragung verwendet ein Übertragungsverfahren (d. h. eine Multiplexübertragung), bei dem ein FM-Audiosignal mit einer Pilotfrequenz von 19 kHz, das von einem in ein Frequenzband von 57 kHz, das Dreifache der Pilotfrequenz, moduliertes RDS- Signal begleitet wird, übertragen wird. Das zu übertragende bzw. zu sendende RDS-Signal wird erzeugt, indem differential codierte binäre Zeitfolgedaten einer Binärphasennutastung (BPSK) unterworfen werden und indem eine Zweiseitenband-Modulation des 57 kHz Subträgers unter Verwendung BPSK-Signals durchgeführt wird. Ein RDS-Radioempfänger wird verwendet, um RDS- Rundfunkübertragungen einzufangen, der RDS- Radioempfänger umfasst einen Schaltkreis zum Empfangen des FM-Rundfunksignals (d. h. einen FM-Tuner) einen digitalen Audiosignal-Verarbeitungskreis für eine Audiowiedergabe und einen RDS-Decodierer zum Demodulieren und Decodieren des RDS-Signals. Die Fig. 7A und 7B zeigen den Aufbau und die Signalformen eines RDS-Decodierers nach dem Stand der Technik, wie er in dem Japanischen Patent Nr. 2 593 079 offenbart ist.

In dem RDS-Decodierer nach Fig. 7A läßt das Bandpaßfilter (BPF) 101 aus dem FM-zusammengesetzten Audiosignal, das durch Detektieren des FM-Rundfunksignals erhalten wird, gerade RDS-Signale in dem 57 kHz-Band durch. Der Subträgerregenerator 103 detektiert synchron ein Zweiseitenband-moduliertes RDS-Signal ohne Träger und liefert ein reproduziertes Trägersignal, das dieselbe Phase und Frequenz wie der RDS-Subträger hat, an dem Multiplizierer 102. Der Subträgerregenerator ist beispielsweise als Phasenregelkreis des Costas-Typs ausgebildet.

Das Ausgangssignal des Multiplizierers 102 enthält das Basisband-RDS-Signal und unerwünschte 114 kHz- Signalkomponenten. Das Tiefpaßfilter (LPF) 104 entfernt die unerwünschten Signalkomponenten und liefert das Basisband-RDS-Signal. Das Tiefpaßfilter 104 hat auch die Funktion, die Leistungsfähigkeit des RDS- Decodierers zu verbessern, indem Rauschen eliminiert wird und nur das zum Decodieren benötigte Spektrum hindurchgelassen wird.

Der Symboltakt-Regenerator (d. h. der Bitratensymbol- Regenerator) 106 detektiert eine Unterbrechung zwischen BPSK-Symbolen aus dem von dem Tiefpaßfilter 104 ausgegebenen Basisband-RDS-Signal. Der Symboltakt- Regenerator 106 legt den Symboltaktzyklus (Symbolrate: 1187,5 Hz) unter Verwendung der Tatsache fest, dass die Symboltaktperiode 48 mal so lang ist, wie die Periode des 57 kHz-Subträgers und legt die Phase des BPSK-Signals unter Verwendung der Tatsache fest, dass das BPSK-Signal immer einen Nulldurchgangspunkt in der Mitte der Signalform aufweist.

Der invertierende Verstärker 105 hat eine Verstärkung von "1". Der Schalter 107 wird in Übereinstimmung mit dem Symboltakt (eine Signalform SC aus Fig. 7B) gesteuert, der von dem Symboltakt-Regenerator 106 geliefert wird. Der Schalter 107 liefert dem Integrierer 109 das Basisband-RDS-Signal (Signal R₁ entsprechend Fig. 7B) während der ersten Hälfte jedes Symboltaktzyklus (d. h. jeder Symbolperiode) und das Ausgangssignal von dem invertierenden Verstärker 105 (eine Signalform R₂ entsprechend Fig. 7B) während der zweiten Hälfte jeder Symbolperiode. Wenn somit die Phase des BPSK-Signals 0 Grad ist, wird ein positives Potential an den Integrierer 109 über die gesamte Symbolperiode angelegt und wenn die Phase des BPSK- Signals 180 Grad ist, wird ein negatives Potential an den Integrierer 109 über die gesamte Symbolperiode als Beispiel angelegt.

Am Ende der Symbolperiode bestimmt der Begrenzer 110 (Slicer), ob das Ergebnis der Integration durch den Integrierer 109 (Signalform R₃ nach Fig. 7B) positiv oder negativ ist, dann wird das Ergebnis in binäre Daten decodiert. Diese Verarbeitung die in Synchronisation mit der Symbolperiode durchgeführt wird, wird als Integrier- und Abgabeverarbeitung (ingetrate-anddump-processing) bezeichnet. Der Schalter 108 schließt zeitweise am Beginn der Symbolperiode, um den Integrierer 109 zu initialisieren.

Der Flip-Flop-Schaltkreis 111 fängt das Ausgangssignal des Begrenzers 110 am Ende der Symbolperiode (oder am Beginn des nächsten Symbols) ein und gibt denselben Wert während der nächsten Symbolperiode aus. Der Flip-Flop-Schaltkreis 112 hält das Ausgangssignal des vorherigen Flip-Flop-Schaltkreises 111 mit einer Verzögerung von einer Symbolperiode. Dann führt der Exklusiv-OR-Schaltkreis (XOR) 113 eine Differentialcodierung durch, indem ein Wert der Zustimmung (d. h. ein logischer Wert "1") ausgegeben wird, wenn chronologisch benachbarte Daten, die von den BPSK- Symbolen getragen werden, unterschiedlich sind oder gibt einen Wert der Nichtzustimmung (d. h. einen logischen Wert "0") aus, wenn die chronologisch benachbarten Daten dieselben sind.

Wie oben beschrieben wurde, ist der RDS-Decodierer nach dem Stand der Technik als spezieller Decodierer ausgebildet. In einem ersten Schritt extrahiert das Bandpaßfilter 101, das Signale in dem Subträgerband hindurchläßt, RDS-Signale aus dem FM- zusammengesetzten Audiosignal. Der mit der Subträgerfrequenz oder der Symbolrate synchronisierte Haupttakt wird als Taktsignal zum Bestimmen des Verarbeitungszeitablaufes des von dem Bandpaßfilter 101 extrahierten RDS-Signals verwendet. Wenn daher der RDS- Decodierer als Teil eines digitalen Signalverarbeitungssystems eingeschlossen ist, das die Verarbeitung zum Einfangen von FM-Audio-Rundfunkübertragungen, digitale Audiosignalverarbeitungen für Audiowiedergabe und dergleichen durchführt, entstehen zwei große Probleme, wie weiter unten beschrieben.

Ein erstes Problem bezieht sich auf das Bandpaßfilter 101, das als Subträgerfilter arbeitet. Die Funktionsanforderungen für das Bandpaßfilter 101 umfaßt das Folgende.

1. <i> Das Durchgangsband muss ein relativ hohes Subträgerfrequenzband sein.
2. <ii> Obwohl die Subträgerfrequenzen relativ hoch sind, muss das Durchgangsband schmal sein.
3. <iii> Die Dämpfung jenseits des Durchgangsbandes muss ausreichend groß sein.

Daher muß das Bandpaßfilter 101 ein Filter mit einer hohen Abtastfrequenz und einer hohen Filterwertigkeit sein, was in vielen Verarbeitungsschritten resultiert.

Ein zweites Problem bezieht sich auf die Abtastfrequenz des Decodierens. Bei der RDS-Signaldecodierung ist es erwünscht, dass die Datenverarbeitung in Übereinstimmung mit dem Übertragungssymbol durchgeführt wird. Wenn jedoch der Referenztakt in Übereinstimmung mit der anderen Verarbeitung, wie der Radiosignalverarbeitung und der digitalen Audiosignalverarbeitung bestimmt wird, kann die von einem einfachen Integralverhältnis der Referenztaktfrequenz hergeleitete Abtastfrequenz nicht mit der Frequenz der Symbolübertragung übereinstimmen. In anderen Worten gesagt, ist es schwierig, die Referenztaktfrequenz an die Frequenz der RDS-Symbolübertragung aufgrund der Operation der anderen Systeme anzupassen.

Es ist Aufgabe der vorliegenden Erfindung, einen RDS- Decodierer vorzusehen, der die Anzahl an Verarbeitungsschritten, die notwendig sind, um ein RDS-Signal aus dem zusammengesetzten FM-Audiosignal zu extrahieren, verringern kann.

Es ist eine andere Aufgabe der vorliegenden Erfindung einen RDS-Decodierer vorzusehen, der eine Bedingung eliminieren kann, dass der Takt (reference timing) der RDS-Signalverarbeitung mit der RDS-Symbolfrequenz synchronisiert sein muß und der seine Integration in ein digitales Signalverarbeitungssystem vereinfachen kann, das die Hauptaudiosignal-Verarbeitung hinsichtlich FM-Rundfunkübertragungen durchführt.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 und des Anspruchs 6 gelöst.

Entsprechend einem Aspekt der vorliegenden Erfindung umfaßt ein RDS-Decodierer einen Synchrondemodulator, der ein Multiplexsignal empfängt, in dem ein auf digitalen Daten basierendes RDS-Signal einem FM- Audiosignal überlagert ist und ein Basisband-RDS- Signal aus dem RDS-Signal erzeugt, und ein Datendecodierer, der das von dem Synchrondemodulator erzeugtes Basisband-RDS-Signal in die digitalen Daten decodiert. Der Synchrondemodulator umfaßt einen Quadraturdemodulator, der das Multiplexsignal in zwei Basisbandsignale umwandelt, die eine Phasenverschiebung von 90 Grad zueinander aufweisen, ein Filter, das unerwünschten Komponenten mit Frequenzen höher als ein vorbestimmter Frequenzpegel aus den zwei Basisbandsignalen entfernt, um Abtastdaten zu reduzieren, und einen Phasenregelkreis, der die von dem Filter ausgegebenen zwei Basisbandsignale empfängt und aus den zwei Basisbandsignalen das Basisband-RDS-Signal erzeugt, das dem Datendecodierer zugeführt wird, wobei die Phasenregelschleife in dem Basisband-RDS-Signal verbleibende Phasenfehler detektiert und korrigiert.

Nach einem anderen Aspekt der vorliegenden Erfindung umfaßt ein RDS-Decodierer einen Synchrondemodulator, der ein Multiplexsignal empfängt, indem ein auf digitalen Daten basierendes RDS-Signal einem FM- Audiosignal überlagert ist, und der ein Basisband- RDS-Signal aus dem RDS-Signal erzeugt und einen Datendecodierer, der das von dem Synchrondemodulator erzeugtes Basisband-RDS-Signal in die digitalen Daten decodiert. Der Datendecodierer umfaßt einen Abtastfrequenzkonverter, der das von dem Synchrondemodulator erzeugte Basisband-RDS-Signal empfängt und eine Umwandlung einer Frequenz des Basisband-RDS- Signals durchführt, wobei der Abtastfrequenzkonverter in der Lage ist, die Umwandlungsrate einzustellen, und einen Symbol-Phasenfehlerdetektor, der einen Phasenfehler von vom Abtastfrequenzkonverter ausgegebenen Daten im Vergleich mit einem Übertragungssymbol detektiert. Der Abtastfrequenzkonverter stellt die Umwandlungsrate in Übereinstimmung mit dem von dem Symbol-Phasenfehlerdetektor detektierten Phasenfehler ein.

Ausführungsbeispiele der vorliegenden Erfindung werden in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild, das den Aufbau eines RDS-Decodierers in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 2 eine erläuternde Darstellung zum Erklären der Umwandlung der Abtastfrequenz durch einen Datendecodierer des RDS-Decodierers in Übereinstimmung mit dem Ausführungsbeispiel der Erfindung;

Fig. 3 eine erläuternde Darstellung zum Erklären der Umwandlung der Abtastfrequenz durch den Datendecodierer des RDS-Decodierers in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 4A bis 4C erläuternde Darstellungen zum Erklären der Umwandlung der Abtastfrequenz durch den Datendecodierer des RDS-Decodierers in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 5A bis 5C erläuternde Darstellungen zum Erklären der Umwandlung der Abtastfrequenz durch den Datendecodierer des RDS-Decodierers in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 6 eine erläuternde Darstellung zum Erklären der Nulldurchgangsabtastung durch den RDS- Decodierer in Übereinstimmung mit dem Ausführungsbeispiel der vorliegenden Erfindung; und

Fig. 7A und 7B ein Blockschaltbild und eine Signalformdarstellung jeweils eines RDS-Decodierers nach dem Stand der Technik.

Der Umfang der Anwendbarkeit der vorliegenden Erfindung wird offensichtlich unter Heranziehung der detaillierten folgenden Beschreibung. Es sei jedoch bemerkt, dass die detaillierte Beschreibung und die bestimmten Beispiele die bevorzugte Ausführungsbeispiele der Erfindung angeben, nur für eine Erläuterung vorgesehen sind, da unterschiedliche Änderungen und Modifikationen dem Fachmann aus der detaillierten Beschreibung offensichtlich werden.

Im RDS-Rundfunk wird ein auf digitalen Daten basierendes RDS-Signal einem FM-Audiosignal überlagert. Ein RDS-Radioempfänger wird verwendet, um RDS- Rundfunkübertragungen zu empfangen. Der RDS- Decodierer in Übereinstimmung mit der vorliegenden Erfindung ist im Allgemeinen als Teil des RDS- Radioempfängers ausgerüstet.

Aufbau des RDS-Decodierers

Fig. 1 ist ein Blockschaltbild des Aufbaus eines RDS- Decodierers in Übereinstimmung mit der vorliegenden Erfindung. Wie in Fig. 1 gezeigt wird, umfaßt der RDS-Decodierer einen synchronen Demodulator 1, der ein zusammengesetztes FM-Audiosignal empfängt, das durch Detektieren eines gesendeten FM-Rundfunksignal erhalten wird, in dem ein RDS-Signal einem FM- Audiosignal überlagert ist, und der Demodulator gibt ein Basisband-RDS-Signal aus. Der RDS-Decodierer in Übereinstimmung mit der vorliegenden Erfindung umfaßt weiterhin einen Datendecodierer, der das Basisband- RDS-Signal, das von dem synchronen Demodulator ausgegeben wird, empfängt, und liefert RDS-Daten, deren Inhalte die gleichen wie die der übertragenen digitalen Daten sind.

Der synchrone Demodulator 1 umfaßt einen Quadraturdemodulator 3, ein Filter 4 und einen Phasenregelkreis (PLL) 5. Der Quadraturdemodulator 3 umfaßt einen ersten Multiplizierer 11, einen zweiten Multiplizierer 12 und einen numerisch gesteuerten Oszillator 13. Das Filter 4 umfaßt ein I-Zweig-Filter (Tiefpaßfilter (LPF)) 14 und ein Q-Zweig-Filter (LPF) 15. Der Phasenregelkreis 5 umfaßt einen Phasendreher 16, einen dritten Multiplizierer 17 und ein Schleifenfilter 18.

Der Datendecodierer 2 umfaßt einen Abtastfrequenz- Konverter 6, einen Symbol-Phasenfehlerdetektor 7, einen Integrier-und-Ausgabe(I & D)-Filter 26, einen Binärumwandler 27, der ein Eingangssignal in ein binäres Signal umwandelt, einen Differenzdecoder 28 und einen Takt(CLK)-Generator 29, der ein Taktsignal (RDS CLK) in Übereinstimmung mit dem Symboltakt erzeugt. Der Abtastfrequenzumwandler 6 umfaßt einen Frequenzwandler 19 (fs), einen Inkrementselektor 23, einen Zeitzähler 24 und einen Filterkoeffizient-Selektor 25. Der Symbol-Phasenfehlerdetektor 7 umfaßt einen Abtastzahl-Zähler 20, einen Nulldurchgangs(ZC)- Detektor 21 und einen Zeitfehlerakkumulator 22.

Jede oben beschriebene Komponenten kann als Hardware mit den weiter unten beschriebenen Funktionen, als Software mit den weiter unten beschriebenen Funktionen oder als Kombination von beiden ausgebildet sein.

Funktion des Synchron-Demodulators 1

Das in dem synchronen Demodulator 1 eingegebene Signal ist ein zusammengesetztes Audiosignal nach einer FM-Detektion. Die Abtastfrequenz des Eingangssignals sollte auf einen Pegel gesetzt sein, mit dem der Einfluss von verfremdenden Verzerrungen und dergleichen in dem RDS-Signalband von ungefähr 57 kHz ± 2,4 kHz unterdrückt werden kann, d. h. ungefähr 120 kHz (≊ 2 × (57 kHz ± 2,4 kHz)) oder höher. Diese Frequenz kann direkt durch Digitalabtastung oder über eine Analog/Digital-Wandlung eines zusammengesetzten Audiosignals gegeben werden.

Das eingegebene zusammengesetzte Audiosignal wird zuerst in zwei Quadratur-Basisbandsignale durch den Quadraturdemodulator 3 umgewandelt. Der Quadraturdemodulator 3 umfaßt den ersten Multiplizierer 11, den zweiten Multiplizierer 12 und den numerisch gesteuerten Oszillator 13. Der numerisch gesteuerte Oszillator 13 liefert die Eingangsteile des ersten Multiplizierers 11 und des zweiten Multiplizierers 12 mit jedem der zwei Signale, die eine Frequenz ungefähr gleich der Subträgerfrequenz von 57 kHz aufweisen und eine Phasendifferenz von 90 Grad haben. Die anderen Eingangsteile des ersten Multiplizierers 11 und des zweiten Multiplizierers 12 werden durch das zusammengesetzte Audiosignal geliefert. Daher geben sowohl der Multiplizierer 11 als auch der Multiplizierer 12 ein Signal aus, dessen Subträgerfrequenz ungefähr zu 0 geändert ist. Die anderen als die RDS- Signalbandkomponenten werden in höhere Frequenzen konvertiert. Der Quadraturdemodulator 3 gibt diese zwei Quadratur-Basisbandsignale an das Filter 4.

Das Filter 4 hat sowohl eine Filterfunktion, um unerwünschte Signale zu eliminieren, als auch eine Ausdünnfunktion, um die Abtastfrequenz durch Ausdünnen der Abtastdaten zu reduzieren, während der Einfluß der verfremdenden Verzerrung unterdrückt wird. Das Filter 4 umfaßt ein I-Zweig-Filter 14 und ein Q- Zweig-Filter 15, die Eigenschaften entsprechend den zwei Quadratur-Basisbandsignalen haben, die von dem Quadratur-Demodulator 3 ausgegeben werden. Das I- Zweig-Filter 14 und das Q-Zweig-Filter 15 liefern zwei Signale, wobei die Frequenzen in das Band konvertiert werden, das ungefähr von 0 kHz bis 2,4 kHz reicht. Daher kann die Abtastfrequenz auf ungefähr 5 kHz oder höher (mehr als das Doppelte von 2,4 kHz) bei dieser Stufe reduziert werden. Somit können das I-Zweig-Filter 14 und das Q-Zweig-Filter 15 stark Daten ausdünnen und wenn Finite-Impuls-Antwort(FIR)- Filter, d. h. Filter mit begrenztem Ansprechen auf einen Impuls verwendet werden, kann die Anzahl der benötigten Prozesse wesentlich verringert werden.

Für den Zweck des Vergleichs sollte angenommen werden, was auftreten könnte, wenn ein Filter, das gerade in dem Band von 47 kHz ± 1,2 kHz dämpft und eine Dämpfung von 40 dB außerhalb des Bandes von 57 kHz ± 3 kHz vorsehen würde. Wenn in diesem Fall die Abtastfrequenz 128 kHz ist, muß die Verarbeitung unter Verwendung eines Filterkoeffizienten von "143" oder darum herum durchgeführt werden. Die entsprechende Anzahl von Produkt-Summenoperationen, die pro Sekunde verlangt wird, ist ungefähr 18,3 × 10⁶. Wenn die gleiche Verarbeitung durch ein Filter ausgeführt wird, das dieselben Eigenschaften in Bezug auf das Basisbandsignal (57 kHz) hat, wird der Filterkoeffizient von "143" in gleicher Weise benötigt. Wenn andererseits das Ausgangssignal des Filters 4 in das Band von 0 kHz bis 2,4 kHz umgewandelt wird, wie in den RDS-Decodierer in Übereinstimmung mit dem Ausführungsbeispiel, kann die Abtastfrequenz auf 8 kHz abgesenkt (als ein Beispiel der Abtastfrequenz über dem Pegel von ungefähr 5 kHz) und die Anzahl der Daten kann verringert (oder verdünnt) werden, beispielsweise auf 1/16 (= 8 kHz/128 kHz). Daher muß in dem RDS- Decodierer in Übereinstimmung mit dem Ausführungsbeispiel die aktuelle Filterverarbeitung gerade für das Ausgangssignal durchgeführt werden, dessen Frequenz ein Sechzehntel der Frequenz des Eingangssignals ist. Somit ist die Anzahl der benötigten Prozesse (Anzahl der Produkt-Summenoperationen) nur ein Sechzehntel der Anzahl von Prozessen, die benötigt würden, wenn das I-Zweig-Filter 14 und das Q-Zweig-Filter 15 getrennt das Filtern in dem 57 kHz-Band durchführen würden. Selbst wenn die Anzahl an Prozessen durch das I-Zweig-Filter 14 und das Q-Zweig-Filter 15 addiert werden, ist das Reduktionsverhältnis in der Gesamtzahl von Prozessen ein Achtel (= 2 × 1/16).

Die Decodierleistungsfähigkeit kann verbessert werden, indem dem I-Zweig-Filter 14 und dem Q-Zweig- Filter 15 eine Tiefpaßeigenschaft mitgegeben wird, um unerwünschte Komponenten zu dämpfen oder zu eliminieren und eine Eigenschaft ähnlich den erhöhten Kosinuseigenschaften mit einem Dämpfungsverhältnis von 0,5, um Signalformen zu formen. Das bedeutet, dass die Verarbeitung für die synchron detektierten Signale, die durch Filter (d. h. die Filter 101 und 104 in Fig. 7A) in dem RDS-Decodierer nach dem Stand der Technik durchgeführt wurde, simultan in dieser Stufe ausgeführt wird, so dass die Anzahl von Komponenten und die Gesamtanzahl der Verarbeitungsschritte verringert werden kann.

In einem RDS-Rundfunkbereich, kann eine unterschiedliche als ARI (Autofahrer Rundfunk Information) bezeichnete Rundfunkübertragung auch durchgeführt werden. Der ARI-Rundfunk nimmt ein unterschiedliches System von dem RDS-Rundfunk an und sieht eine Verkehrsinformations-Dienstleistung vor. Die ARI-Signale werden mit der Subträgerfrequenz gesendet und über das Spektrum, das sehr nahe an der Subträgerfrequenz liegt. Da der RDS-Rundfunk und der ARI-Rundfunk gleichzeitig in demselben Bereich durchgeführt werden kann, muß die Decodieroperation des RDS-Decodierers vor der Wirkung des ARI-Rundfunks geschützt werden. Dieser Schutz kann leicht durch den RDS-Decodierer in Übereinstimmung mit dem Ausführungsbeispiel implementiert werden, wenn dem I-Zweig-Filter 14 und dem Q- Zweig-Filter 15 eine Hochpaßeigenschaft mitgeteilt wird, um das Spektrum des ARI-Sendesignals zurückzuwerfen. Das Spektrum des ARI-Sendesignals erstreckt sich im Allgemeinen in dem Frequenzband nicht größer als 250 Hz während die Mitte des Spektrums des RDS- Signals ungefähr 1,2 kHz ist. Daher kann der RDS- Decodierer wirksam vor dem Einfluss des ARI-Rundfunks geschützt werden, wenn nötig, lediglich durch Addieren eines Filters zum Dämpfen der Komponenten bis ungefähr 250 Hz.

Das Filter 4 liefert das RDS-Signal mit ungefähr null Frequenz. Der RDS-Decodierer in Übereinstimmung mit dem Ausführungsbeispiel kann jedoch nicht ein korrektes Basisband-RDS-Signal am Ausgang des Filters 4 erhalten, da der angegebene RDS-Signalträger und das Ausgangssignal des numerisch gesteuerten Oszillators 13 sich außer Phase befinden. Der Phasenregelkreis 5 stimmt die Phase ab und liefert das Basisband-RDS- Signal. Dieses Verhalten wird im weiteren mathematisch erläutert.

Es wird angenommen, dass die folgenden zwei Signale R_c und R_s dem Phasenregelkreis 5 geliefert werden:

R_c = R(t).cos(φ)
R_s = R(t).sin(φ)

wobei R(t) das Basisband-RDS-Signal und φ die aktuelle Phasendifferenz ist. Der Phasendreher 16 steuert die zwei Signale R_c und R_s, wie durch die folgenden Gleichungen ausgedrückt wird und erzeugt Signale R_co und R_SO.

R_co = R_c.cos(φ) - R_S.sin(φ) = R(t).cos(φ + φ)
R_so = R_c.sin(φ) + R_s.cos(φ) = R(t).sin (φ + φ)

Da die Rückkopplungssteuerung über das Schleifenfilter 18 φ sehr nahe zu -φ bringt, wird das Ausgangssignal R_co ungefähr gleich dem Basisband-RDS-Signal R(t) und R_so nähert sich Null.

Der dritte Multiplizierer 17 multipliziert das Signal R_co mit dem Signal R_so und liefert {R(t)}.sin (2φ + 2φ)/2. Wenn (φ + φ) ausreichend kleiner als ± 45° ist, ist das Ausgangssignal (φ + φ) grob proportional zu der Größe von (φ + φ), unabhängig davon, ob R(t) positiv oder negativ ist. Wenn somit der Wert von 9 festgelegt wird und die Rückkopplungssteuerung in der Weise durchgeführt wird, dass das Ausgangssignal (R(t)}.sin (2φ + 2φ)/2 des dritten Multiplizierers 17 zu null konvergiert, dann kann das Ausgangssignal R_co des Phasendrehers 16 dem Datendecodierer 2 als Basisband-RDS-Signal R(t) geliefert werden, wie oben beschrieben wurde.

Man könnte überlegen, die Rückkopplungssteuerung zu dem numerisch gesteuerten Oszillator 13 durchzuführen, um den Phasendreher aus dem Aufbau zu entfernen. Mit dieser vereinfachten Konfiguration ist es jedoch wahrscheinlich, dass die Verzögerung und dergleichen von Fig. 4 in einer instabilen Operation der Rückkopplungsschleife resultiert. Einer der großen Vorteile des Aufbaus entsprechend der Erfindung ist der stabile Betrieb.

Funktion des Datendecodierers 2

Der analoge Schaltkreis nach dem Stand der Technik führt die Integrier-und-Ausgabe-Verarbeitung (integrate-anddump processing) (d. h. die von den Komponenten 105 bis 109 nach Fig. 7A durchgeführte Verarbeitung), um das Basisband RDS-Signal wie folgt zu decodieren:

a) Setzen der Abtastfrequenz der Verarbeitungsdaten auf ein gerades Vielfaches der Symbolfrequenz des RDS-Signals und Erhalten einer direkten kumulativen Summe der Abtastdaten der ersten Hälfte der Symbolperiode.
b) Invertieren des Vorzeichens der Abtastdaten der zweiten Hälfte der Symbolperiode und Erhalten einer direkten kumulativen Summe der Abtastdaten der ersten und zweiten Hälfte der Symbolperiode.
Beispielsweise ist in den Fig. 4B und 5B die Abtastfrequenz sechsmal höher als die Symbolfrequenz. Durch Setzen der Abtastfrequenz in der Weise, dass sie in Synchronisierung mit der Symbolfrequenz, wie oben beschrieben ist, kann die Datendecodierung vereinfacht werden.

In dem RDS-Decodierer in Übereinstimmung mit dem Ausführungsbeispiel sind jedoch die von dem Phasenregelkreis 5 ausgegebenen Daten nicht mit der Symbolfrequenz synchronisiert. Der fs-Konverter 19 erzeugt Daten mit einer Abtastfrequenz in Synchronisierung mit der Symbolfrequenz aus den Daten, die eine Abtastfrequenz außer Synchronisierung mit der Symbolfrequenz aufweisen. Um genauer zu sein, ist der fs-Konverter 19 so konfiguriert, dass er N Datenelemente (virtuel- le Ausgangsdaten, die in Fig. 2 durch Kreuze dargestellt sind) erzeugt, wie in Fig. 2 gezeigt wird, und um selektiv die virtuellen Ausgangsdaten auszugeben, die am nächsten zu einem gewünschten Timing liegen.

Bei der Verarbeitung durch den fs-Konverter 19 wird beispielsweise ein K-Überabtastfilter (K-mal). Das K- Überabtastfilter umfaßt ein Filter mit K × L Koeffizienten bei einer Abtastfrequenz K-mal größer als die Eingangsabtastfrequenz. In anderen Worten gesagt, werden neue Daten an den Zwischenpunkten zwischen den Originaldaten erzeugt und ausgegeben, indem einer der K-Sätze von Koeffizienten für L-Datenelemente gewählt werden.

Der Filterkoeffizient-Selektor 25 gibt an den fs- Konverter 19 einen Befehl, den Satz von Filterkoeffizienten auszuwählen, der das Timing (die Zeitsteuerung) der Datenerzeugung bestimmt.

Der Zeitsteuerungs-Zähler 24 gibt an den fs-Konverter 19 einen Befehl, Daten zu erzeugen und steuert das Timing der Datenerzeugung über den Filter- Koeffizienten-Selektor 25.

Fig. 3 ist eine erläuternde Darstellung zum Erklären der Umwandlung der Abtastfrequenz durch den Datendecodierer des RDS-Decodierers in Übereinstimmung mit dem Ausführungsbeispiel. Die "ZÄHLUNG" in Fig. 3 ist ein Zählwert, der von dem Zeitablaufzähler 24 erhalten wird. Das "DATENEINGABE-TIMING" in Fig. 3 ist das Timing (Zeitpunkte), bei dem Daten dem fs-Konverter 19 eingegeben werden und das "DATENAUSGABE-TIMING" ist das Timing (die Zeitpunkte) bei dem Daten von dem fs-Konverter 19 ausgegeben werden.

Wie in Fig. 3 gezeigt wird, addiert der Zeitsteuer- Zähler 24 einen numerischen M zu dem Zählwert, der durch den eingebauten Zähler jedesmal erhalten wird wenn Daten dem fs-Konverter 19 zugeführt werden. Wenn der Zählwert oder die Zählung einen numerischen Wert M übersteigt, gibt der Zeitsteuer-Zähler 24 dem fs- Konverter 19 einen Befehl, Daten zu erzeugen. Zum selben Zeitpunkt setzt der Zeitsteuer-Zähler 24 die Zählung auf einen Wert, der durch Subtrahieren des numerischen Wertes M von dem durch den eingebauten Zähler erhaltenen Zählwert (M1 oder M2 in Fig. 3) erhalten wird und gibt diesen Wert an den Filterkoeffizient-Selektor 25. Das Timing der Datenerzeugung durch den fs-Konverter 19 wird entsprechend gesteuert.

Die in der Fig. 3 angegebenen Werte M1 und M2 können von 1 bis N gehen. Der Filterkoeffizient-Selektor 25 setzt einen Filterkoeffizienten, derart, dass das Timing der Datenerzeugung umgekehrt mit diesen Werten fortschreitet. Daher wird das Timing der Datenausgabe von dem fs-Konverter 19 gleichmäßig beabstandet in Übereinstimmung mit dem numerischen Wert M, wie in Fig. 3 gezeigt wird.

Zwischenzeitlich gibt der Abtastzahl-Zähler 20 eine zyklische Abtastzahl, die in einer Symbolperiode wiederholt wird an die Daten, die von dem fs-Konverter 19 ausgegeben werden. Um genauer zu sein, ist der Abtastzahl-Zähler 20 ein Modulo P-Zähler (P = 6 in diesem Ausführungsbeispiel) und zählt Datenerzeugungsbefehle, die von dem Zeitsteuer-Zähler 24 gemacht werden und ordnet einen um eins inkrementierten numerischen Wert zu (der numerische Wert ist 0, 1, 2, 3, 4 oder 5 in diesem Ausführungsbeispiel). Wenn das Symboltiming durch den Nulldurchgangs-Detektor 21 detektiert wird, wird eine Initialisierung durchgeführt, so dass die Abtastzahl P/2 unmittelbar nach dem Auftreten eines Nulldurchgangspunktes in der Mitte des Symbols wird.

Der Zeitfehler-Akkumulator 22 erhält die kumulative Summe der Datenwerte in der Mitte der Symbolperiode, wie in den Fig. 4A bis 4C und den Fig. 5A bis 5C gezeigt wird. In den Beispielen der Fig. 4A bis 4C und Fig. 5A bis 5C sind Abtastzahlen 0 bis 5 den Daten jedes Symbols zugeordnet, die kumulative Summe der Werte der Daten mit den Abtastzahlen 1 bis 4 wird erhalten und die resultierende Summe, die mit dem Zeichen des Ausgangssignals hinsichtlich desselben Symbols (= D_t) von dem Integrier- und Ausgabefilter 26 multipliziert wird, wird als Endausgangssignal T_e erhalten. Diese Verarbeitung wird mathematisch wie folgt ausgedrückt:

T_e = (S₁ + S₂ + S₃ + S₄).sign(D_t)
D_t = S₀ + S₁ + S₂ - (S₃ + S₄ + S₅)

wobei S₀ bis S₅ Datenwerte entsprechend den Abtastzahlen 0 bis 5 sind und sign(D_t) eine Funktion ist, die abhängig von den Vorzeichen des Ausgangssignals D_t ein "1" oder "-1" liefert.

Wenn das Ausgangsabtasttiming hinter dem Symboltiming zeitlich versetzt ist, wie in den Fig. 4A und 5A gezeigt wird, wird T_e negativ. Wenn das Ausgangsabtasttiming zeitlich vor dem Symboltiming liegt, wie in den Fig. 4C und 5C gezeigt wird, wird T_e positiv. Wenn das Ausgangsabtasttiming mit dem Symboltiming übereinstimmt, wie in den Fig. 4B und 5B gezeigt wird, wird T_e fast null. Dies gibt an, dass der Ausgang T_e des Timingfehler-Akkumulators 22 als ein Signal gültig ist, das den Zeitfehler darstellt.

Der Inkrementselektor 23 steuert das Verhalten des Taktzählers 24 in Übereinstimmung mit dem von dem Zeitfehler-Akkumulator 22 erhaltenen Ausgangssignal. Der Inkrementselektor 23 setzt üblicherweise das Inkrement bzw. die Schrittweise des eingebauten Zählers auf einen Wert kleiner als der numerische Wert N. Die Schrittweite des eingebauten Zählers wird wie oben beschrieben variiert, so dass die Differenz zwischen dem Ausgangsabtasttiming und dem Symboltiming (zwischen dem ausgegebenen Abtasttakt und dem Symboltakt) reduziert wird. Sobald die Initialisierung korrekt durchgeführt wird, reduziert der fs-Konverter 19 das Ausgangssignal des Filter-Koeffizient-Selektors 25 in Übereinstimmung mit der Rückkopplungssteuerung, so dass die Synchronisierung zwischen dem folgenden Symboltiming und den Abtastzahlen aufrecht erhalten wird.

Der Nulldurchgangs-Detektor 21 bringt die Abtastzahlen, die von dem Abtastzahl-Zähler 20 ausgegeben werden, in Synchronisation mit dem RDS-Symbol, wobei die Eigenschaft verwendet wird, dass das RDS-Symbol immer einen Nulldurchgang bei seiner Mitte hat. Genauer gesagt, überwacht zuerst der Nulldurchgangs-Detektor 21 das Ausgangssignal des fs-Konverters 19 um jede Differenz hinsichtlich des Zeichens zwischen den vorherigen Abtastdaten und den aktuellen Abtastdaten zu detektieren und zu halten. Der Nulldurchgangs- Detektor 21 überprüft alle Abtastdaten desselben Systems auf eine Differenz im Vorzeichen und bestimmt, dass die Synchronisierung mit dem Symbol korrekt aufrechterhalten ist, wenn die Abtastzahl unmittelbar nach dem Vorzeichenwechselpunkt oder dem Nulldurchgangspunkt P/2 ist. Ansonsten bestimmt der Nulldurchgangs-Detektor 21, dass die Synchronisierung nicht aufrechterhalten ist. Der Nulldurchgangs-Detektor 21 bestimmt weiterhin die Frequenz des Auftretens des Synchronisierungsverlustes. Wenn die Frequenz größer als ein vorbestimmter Wert ist, erneuert der Nulldurchgangs-Detektor 21 die Abtastzahlen, so dass P₂ die Abtastzahl unmittelbar nach dem gerade zuletzt detektierten Nulldurchgangspunkt wird.

Wenn der gerade zuletzt detektierte Nulldurchgangspunkt in der Mitte der Symbolperiode ist, stellt die Update-Verarbeitung die Synchronisierung zwischen dem Symboltiming und den Abtastzahlen her. Wenn der gerade zuletzt detektierte Nulldurchgangspunkt an einer Symbolgrenze ist, wird ein Update der Abtastzahlen viele P/2-Zahlen erzeugen, die nicht einem Vorzeichenwechselpunkt folgen, wie in der "FALSCHE ZAHLSE- QUENZ" in Fig. 6 angegeben ist. Diese Abtastzahlen müssen erneut einem Update unterworfen werden, dann wird die Synchronisierung zwischen dem Symboltiming und den Abtastzahlen in angemessener Zeit wieder hergestellt.

Das Integrier-und-Ausgabefilter 26 erhält die kumulative Summe der Abtastdaten, die in Synchronisierung mit dem Symboltiming gebracht wurden, normalerweise in der ersten Hälfte der Symbolperiode und setzt den Erhalt der kumulativen Summe in der zweiten Hälfte der Symbolperiode mit dem umgekehrten Vorzeichen fort. Das Integrier-und-Ausgabefilter 26 gibt das Ergebnis der Vollendung der kumulativen Summierung für ein einziges Symbol aus.

Der Binarisierer 27 liefert binäre Daten "1" oder "0", abhängig von dem Vorzeichen des Ausgangssignals von dem Integrier-und-Ausgabefilter 26.

Der Differenzdecodierer 28 führt ein Exklusiv-OR- Verarbeitung des Eingangssignals entsprechend dem vorherigen Symbol und dem aktuellen Eingangssignal durch und liefert reproduzierte RDS-Daten.

Der RDS-Decodierer in Übereinstimmung mit dem Ausführungsbeispiel kann die Anzahl der von dem RDS- Decodierer durchgeführten Prozesse reduzieren und erleichtert die Anforderungen hinsichtlich des Referenztaktes der Verarbeitung, so dass das Signalverarbeitungssystem, das den Decodierer beinhaltet und die Verarbeitung einschließlich der FM- Radioempfangsverarbeitung durchführt, leicht implementiert werden kann und die Geräteherstellungskosten reduziert werden können.

Wie oben beschrieben, kann der RDS-Decodierer in Übereinstimmung mit der vorliegenden Erfindung die Anzahl der durchzuführenden Filterprozesse, um ein RDS-Signal aus dem FM-zusammengesetzten Audiosignal herauszuziehen, reduzieren und kann das Verhalten des Phasenregelkreises zum Erhalt des Basisband-RDS- Signals stabilisieren.

Zusätzlich eliminiert der RDS-Decodierer in Übereinstimmung mit der vorliegenden Erfindung eine Bedingung nach dem Stand der Technik, dass der Takt (Referenztiming) der Signalverarbeitung mit der RDS- Symbolfrequenz synchronisiert sein muß, so dass seine Integrierung in Geräte, wie einen Digital- Signalprozessor, der die Hauptaudiosignal- Verarbeitung hinsichtlich FM-Rundfunkübertragungen durchführt, vereinfacht wird.

Claims

1. RDS-Decodierer mit
einem Synchron-Demodulator (1), der ein Multiplexsignal empfängt, in dem ein auf digitalen Daten basierendes RDS-Signal einem FM- Audiosignal überlagert ist, und der ein Basisband-RDS-Signal aus dem RDS-Signal erzeugt, und
einem Datendecodierer (2), der das von dem Synchron-Demodulator (1) erzeugt Basisband-RDS- Signal in die digitalen Daten decodiert, wobei der Synchrondemodulator umfasst:
einen Quadratur-Demodulator (3), der das Multiplexsignal in zwei Basisbandsignale umwandelt, die eine 90-Grad-Phasenverschiebung zueinander aufweisen,
ein Filter (4) das unerwünschte Komponenten mit Frequenzen höher als ein vorbestimmter Frequenzpegel aus den zwei Basisbandsignalen entfernt, um Abtastdaten zu reduzieren, und
einen Phasenregelkreis (S), der die von dem Filter ausgegebenen zwei Basisbandsignale empfängt und aus den zwei Basisbandsignalen das Basisband-RDS-Signal erzeugt, das dem Datendecodierer (2) zuzuführen ist, wobei die Phasenregelschleife (5) in dem Basisband-RDS-Signal verbleibende Phasenfehler detektiert und korrigiert.

2. RDS-Decodierer nach Anspruch 1, dadurch gekennzeichnet, dass der Datendecodierer (2) enthält:
einen Abtastfrequenzkonverter (6), der das von dem Synchrondemodulator (1) erzeugte Basisband- RDS-Signal empfängt und eine Umwandlung einer Frequenz des Basisband-RDS-Signals durchführt,
wobei der Abtastfrequenzkonverter (6) in der Lage ist, die Umwandlungsrate einzustellen und
einen Symbol-Phasenfehlerdetektor (7), der einen Phasenfehler von vom Abtastfrequenzkonverter (6) ausgegebenen Daten im Vergleich mit einem Übertragungssymbol detektiert,
wobei der Abtastfrequenzkonverter (6) die Umwandlungsrate in Übereinstimmung mit dem von dem Symbol-Phasenfehlerdetektor (7) detektierten Fehler einstellt.

3. RDS-Decodierer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Quadraturdemodulator (3) umfasst:
einen ersten Multiplizierer (11), der einen ersten Eingangsteil und einen zweiten Eingangsteil umfasst und ein Ausgangssignal ausgibt, das aus einem Produkt eines dem ersten Eingangssignal eingegebenen Signals und eines dem zweiten Eingangsteil eingegebenen Signals erzeugt wird,
einen zweiten Multiplizierer (12), der einen dritten Eingangsteil und einen vierten Eingangsteil umfasst und ein Ausgangssignal ausgibt, das aus einem Produkt eines dem dritten Eingangsteil eingegebenen Signals und eines dem vierten Eingangsteil eingegebenen Signals erzeugt wird, und
einen numerisch gesteuerten Oszillator (13), der zwei Quadratursignale ausgibt, die eine Phasendifferenz von 90 Grad haben,
wobei das Multiplexsignal sowohl dem ersten Eingangsteil des ersten Multiplizierers (11) als auch dem dritten Eingangsteil des zweiten Multiplizierers (12) eingegeben wird,
wobei die zwei von dem numerisch gesteuerten Oszillator (13) ausgegebenen Quadratursignale jeweils dem zweiten Eingangsteil des ersten Multiplizierers (11) und dem vierten Eingangsteil des zweiten Multiplizierers (12) eingegeben werden, und
wobei das Ausgangssignal von dem ersten Multiplizierer (11) und das Ausgangssignal von dem zweiten Multiplizierer (12) dem Filter (4) zugeführt werden.

4. RDS-Decodierer nach Anspruch 3, dadurch gekennzeichnet, dass das Filter (4) umfasst:
ein erstes Tiefpaßfilter (14), das das Ausgangssignal von dem ersten Multiplizierer (11) empfängt, und
ein zweites Tiefpaßfilter (15), das das Ausgangssignal von dem zweiten Multiplizierer (12) erhält.

5. RDS-Decodierer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Phasenregelkreis (5) umfasst:
einen Phasendreher (16), der ein Ausgangssignal von dem ersten Tiefpaßfilter (14) und ein Ausgangssignal von dem zweiten Tiefpaßfilter (15) erhält und ein erstes in der Phase gedrehtes Signal und ein zweites in der Phase gedrehtes Signal ausgibt,
einen dritten Multiplizierer (17), der das erste Signal und das zweite Signal empfängt und ein Signal ausgibt, das durch ein Produkt des ersten Signals und des zweiten Signals erzeugt wird, und
ein Schleifenfilter (18), das einen Phasendrehwinkel in dem Phasendreher (16) in der Weise steuert, dass das von dem dritten Multiplizierer (17) ausgegebene Signal zu null konvergiert, wobei das von dem Phasendreher (16) ausgegebene erste Signal dem Datendecodierer (2) als Basis- RDS-Signal geliefert wird.

6. RDS-Decodierer mit einem Synchrondemodulator (1), der ein Multiplexsignal empfängt, in dem ein auf digitalen Daten basierendes RDS-Signal einem FM-Audiosignal überlagert ist und der ein Basisband-RDS-Signal aus dem RDS-Signal erzeugt, und
einem Datendecodierer (2), der das von dem Synchrondemodulator (1) erzeugte Basisband-RDS- Signal in Digitaldaten decodiert, wobei der Datendecodierer (2) umfasst:
einen Abtastfrequenzkonverter (6), der das von dem Synchrondemodulator (1) erzeugte Basisband- RDS-Signal empfängt und eine Frequenzumwandlung des Basisband-RDS-Signal durchführt, wobei der Abtastfrequenzkonverter (6) in der Lage ist, die Umwandlungsgeschwindigkeit einzustellen, und
einen Symbol-Phasenfehlerdetektor (7), der einen Phasenfehler der Daten, die von dem Abtastfrequenzkonverter (6) ausgegeben werden, im Vergleich zu einem Übertragungssymbol detektiert,
wobei der Abtastfrequenzkonverter die Umwandlungsrate in Übereinstimmung mit dem von dem Symbol-Phasenfehlerdetektor (7) detektierten Phasenfehler einstellt.

7. RDS-Decodierer nach einem der Ansprüche 2 oder 6, dadurch gekennzeichnet, dass der Datendecodierer (2) ein Übertragungssymbol in einer solchen Weise einstellt, dass ein Nulldurchgangspunkt des Übertragungssymbols, das von dem Abtastfrequenzkonverter (6) ausgegeben wird, in der Mitte einer Symbolperiode angeordnet wird.