DE112019007591T5

DE112019007591T5 - Empfänger mit eingebetteter tageszeit zur taktübertragung

Info

Publication number: DE112019007591T5
Application number: DE112019007591.8T
Authority: DE
Inventors: Qu Gary Jin
Original assignee: Microsemi Semiconductor ULC
Current assignee: Microsemi Semiconductor ULC
Priority date: 2019-08-01
Filing date: 2019-12-12
Publication date: 2022-04-14
Also published as: CN114175567A; WO2021016696A1; US10715307B1; CN114175567B

Abstract

In einem Empfänger schließt ein Verfahren zum Extrahieren von ersten und zweiten Signalen aus einem einzigen Signal das Empfangen des einzigen Signals das Erzeugen eines wiederhergestellten ersten Signals durch Extrahieren und Phasenverriegeln des ersten Signals in Bezug auf die Phase eines lokalen Takts, Decodieren über eine Decodierrahmenzeit, wobei die Daten eine codierte Phasendifferenz zu Beginn der Decodierrahmenzeit darstellen, Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von Daten, die eine Phasendifferenz von einer aktuellen Decodierrahmenzeit darstellen, und Daten, die eine codierte Phasendifferenz von einer unmittelbar vorherigen Decodierrahmenzeit darstellen, Subtrahieren der erzeugten Phasendifferenz von der Phase des wiederhergestellten ersten Signals und das Erzeugen eines wiederhergestellten zweiten Signals durch Phasenverriegeln eines Signals mit der zweiten Frequenz an der wiederhergestellten zweiten Phase ein.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Systeme mit eingebetteter Tageszeit (embedded time of day: eTod) -Systeme. Insbesondere bezieht sich die vorliegende Erfindung auf eine Empfängerarchitektur zur eTod-Taktwiederherstellung, die einen stabilen Takt unter Verwendung codierter Taktinformationen ohne Einführen von zusätzlichem Rauschen und Auswandern ausgibt.
HINTERGRUND
Ein typisches System mit eingebetteter Tageszeit (eTod) ist in 1 gezeigt. Ein Sender 10 weist zwei Taktreferenzeingaben (Signal refl bei Bezugsziffer 12 und Signal ref2 bei Bezugsziffer 14) auf.
In der folgenden Beschreibung wird das Taktreferenzsignal refl als normaler lokaler Referenztakt angegeben und das Taktreferenzsignal ref2 stellt aktualisierte Tageszeitinformationen in Form eines Taktsignals, beispielsweise eines 1-Hz-Taktsignals bereit, das mit einem Zeitstandard wie koordinierte Universalzeit (Coordinated Universal Time) synchronisiert ist. Die Taktausgabe bei out1 bei Bezugsziffer 40 ist mit dem Taktreferenzsignal refl verriegelt. Die Taktausgabe bei out2 bei Bezugsziffer 52 in 1 ist der Takt, der mit der Tageszeit verriegelt ist.
Das mit der Bezugsziffer 12 dargestellte Taktreferenzsignal refl und das mit Bezugsziffer 14 dargestellte Taktreferenzsignal ref2 sind beide Rechteckwellen mit einem Tastverhältnis von 50 %. Die Frequenzen der Taktreferenzsignale refl und ref2 müssen nicht miteinander verbunden sein. Die bei der Taktreferenzeingabe refl 12 dargestellte Taktreferenzsignal refl wird der Phasenerfassungseinheit (PA) 16 bereitgestellt, wo ihre Taktphase in Bezug auf die Phase eines lokalen Takts innerhalb des Senders 10 extrahiert wird. Das bei der Taktreferenzeingabe ref2 14 dargestellte Taktreferenzsignal ref2 wird der Phasenerfassungseinheit (PA) 18 bereitgestellt, wobei ihre Taktphase in Bezug auf die Phase des lokalen Taktes innerhalb des Senders 10 extrahiert wird.
Eine digitale Phasenverriegelungsschleife (DPPLO) 20 ist mit dem refl-Taktreferenzsignal refl phasenverriegelt. Seine Ausgabe wird dem Takt-Synthesizer 22 präsentiert, dessen Ausgabe daher mit dem Taktreferenzsignal refl phasenverriegelt ist. Die Phasendifferenz zwischen der Ausgabe der DPLL0 20 und dem Taktreferenzsignal ref2 bei der Ausgabe der Phasenerfassungseinheit 18 wird in einer Subtrahiererschaltung 24 bestimmt und im Codierer 26 codiert. Die codierte Phasendifferenz bei der Ausgabe des Codierers 26 wird vom Modulator 28 verwendet, um die Ausgabe des Takt-Synthesizers 22 zu modulieren, indem das Tastverhältnis der Ausgabe des Takt-Synthesizers 22 von der DPLL0 20 geändert wird, um ein ref(codiertes) Signal bei seiner Ausgabe zu erzeugen. Als ein Beispiel kann ein Tastverhältnis von 25 % verwendet werden, um ein „Null“-Bit darzustellen, und ein Tastverhältnis von 75 % kann verwendet werden, um ein digitales „Eins“ Bit darzustellen. Das ref(codierte) Signal bei der Ausgabe des Modulators 28 ist ebenfalls mit dem Taktreferenzsignal refl phasenverriegelt.
Ein Empfänger 30 kann in einem zufälligen Abstand vom Sender 10 angeordnet sein. Am Empfängerende empfängt der Empfänger 30 das ref(codierte) Referenzsignal von der Ausgabe des Modulators 28 in dem Sender 10 bei der Eingabe 32. Das ref(codierte) Referenzsignal wird der Phasenerfassungseinheit (PA) 34 präsentiert, wobei seine Taktphase in Bezug auf die Phase eines lokalen Taktes 36 innerhalb des Empfängers 30 extrahiert wird. Eine erste digitale Phasenverriegelungsschleife (DPPL1) 38 ist mit der Phasenerfassungseinheit 34 gekoppelt. Ihre Ausgabe wird dem Takt-Synthesizer 40 präsentiert, der das Ausgabesignal out1 mit Bezugsziffer 42 erzeugt, das mit dem empfangenen ref(codierten) Referenzeingabesignal phasenverriegelt ist.
Die Phasendifferenzinformationen zwischen den Taktreferenzsignalen refl und ref2, die in dem ref(codierten) Signal codiert wurden, werden vom Demodulator 44 demoduliert und in Phasendecodierer 46 decodiert. Die Phasendifferenzinformationen werden dann von der Phase des ref(codierten) Referenzsignals (das die gleiche Phase wie das refl-Referenzsignal aufweist) in der Subtrahiererschaltung 48 subtrahiert, um eine (verzögerte) Phase des Taktreferenzsignals ref2 zu erhalten, die einer zweiten digitalen Phaseverriegelungsschleife DPLL2 50 präsentiert wird. Die Ausgabe des DPLL2 50 wird dem Takt-Synthesizers 52 präsentiert, der das Ausgabesignal out2 bei Bezugsziffer 54 erzeugt, das mit dem Taktreferenzsignal ref2 verriegelt ist. Die Kombination von DPLL2 50 und Takt-Synthesizer 52 stellt somit eine Ausführungsform einer Schaltung zum Erzeugen des wiederhergestellten zweiten Signals dar. Die Phasenverriegelungsschaltungen, d. h. die erste digitale Phasenverriegelungsschleife (DPPL1) 38 und die zweite digitale Phasenverriegelungsschleife (DPLL2) 50 sind hierin als digitale Phasenverriegelungsschleifen beschrieben, wobei es sich versteht, dass dies eine besondere nicht einschränkende Ausführungsform einer Phasenverriegelungsschleifenschaltung ist.
In tatsächlichen Anwendungen, wie in der Anwendung mit eingebetteter Tageszeit (eTod), bei der das Taktreferenzsignal refl der Takt ist, der für die Synchronisationsausgabe (out1) 42 verwendet werden soll und Taktreferenzsignal ref2 die Informationen für die Tageszeit enthält, die bei Leitung out2 54 ausgegeben werden, ist einige Zeit erforderlich, um die codierten Daten von dem Sender 10 an den Empfänger 30 zu übertragen. In der vorliegenden Erfindung wird die Zeit T, die es dauert, alle Bits zu übertragen, die in einer digitalen Zahl enthalten sind, die die Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 definiert, hierin als ein Decodierrahmen bezeichnet. In dem Sender 10 wird die Phasendifferenz zu der Zeit berechnet, wenn ein Decodierrahmen bei der Ausgabe des Takt-Synthesizers 22 beginnt. Abhängig von der Anzahl der Bits, die zum Spezifizieren der Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 erforderlich sind, kann die digitale Zahl, die die Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 repräsentiert, viele Taktzyklen erfordern, um vollständig übertragen zu werden. In dem Empfänger 30 beginnt der Phasendecodierer 46 bei der Decodierrahmenstartzeit und die Phasendifferenz kann bei einer Verzögerungszeit, die T_d Sekunden später als die Decodierzeit ist, vollständig demoduliert werden, wobei T_d die Zeitverzögerung ist, die zum vollständigen demodulieren und decodieren der Phasendifferenzinformationen gebraucht wird. Diese Zeitverzögerung T_d ist länger, wenn die Trägertaktfrequenz niedrig ist und die erforderliche Anzahl von Bits zum Codieren der Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 größer ist, um eine bessere Auflösung der Phasendifferenz bereitzustellen. Diese Zeitverzögerung T_d erhöht die Verriegelungszeit für die zweite digitale Phasenverriegelungsschleife DPLL2 50, und wenn diese zu lang ist, kann die zweite DPLL2 50 instabil werden.
Der Empfänger 30 von 1 wird verwendet, wenn ein direktes Codierverfahren für den Codierer/Decodierer der Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 vorausgesetzt wird. Wenn ein direktes Codierverfahren verwendet wird, wird die Ausgabe von dem Phasendecodierer 46 von 1 verwendet, um die Signalphase des Taktreferenzsignals ref2 durch Subtrahieren der Ausgabe des Phasendecodierers 46 von der Ausgabe der Phasenerfassungseinheit 34 in der Subtrahiererschaltung 48 zu erhalten.
In den meisten Fällen ist der Phasendecodierer 46 erforderlich, da ein indirektes Codierverfahren, wie Delta-Modulationscodierung, wahrscheinlich für eine effizientere Datenübertragung verwendet wird, da es weniger Bits benötigt als die Anzahl von Bits, die unter Verwendung von direkter Codierung erforderlich sind. Die Funktion des Demodulators 44 besteht darin, die Bits, die die codierte Phasendifferenz darstellen, zu extrahieren und die demodulierten Phasendifferenzdaten dem Phasendecodierer 46 zu präsentieren. Der Phasendecodierer 46 nimmt die demodulierten Bits vom Demodulator 44 auf und erzeugt aus ihnen eine Zahl, die die Phasendifferenz zwischen den Signalen refl und ref2 ist. Die detaillierte Funktionsweise des Phasendecodierers 46 hängt von dem Modulationsverfahren ab, das von dem Codierer 26 von 1 verwendet wird, und der Durchschnittsfachmann kann ohne Weiteres in der Lage sein, den Phasendecodierer 46 für ein beliebiges gegebenes Modulationsverfahren zu konfigurieren.
Wie zuvor erwähnt, stellt die decodierte Phasenanpassung die Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 bei der Decodierrahmenstartzeit im Sender dar, wobei eine Verzögerung von T_d Sekunden erforderlich ist, um die Phasendifferenzinformationen am Empfänger nach Ankunft des Beginns des Decodierrahmens vollständig zu decodieren. Außerdem stellt die Ausgabe der PA 34 einen Referenzphasenwert zur Abtastzeit in Bezug auf einen lokalen Takt im Empfänger 30 dar, der nicht mit dem Eingabetaktzyklus ausgerichtet ist (somit die Decodierrahmengrenze). Alle diese Faktoren verursachen Rauschen bei der Phaseneingabe in die zweite DPLL2 50, was bewirkt, dass die zweite DPLL2 50 eine lange Zeit braucht, um phasenverriegelt zu werden. In einigen Fällen kann die zweite DPLL2 50 instabil werden, wenn die Taktrate langsam ist und eine lange Decodierrahmenperiode resultiert. Die Worst-Case-Zeitverzögerung T_d könnte ein Decodierrahmenzyklus sein. Dies liegt daran, dass alle Daten, die die Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2 darstellen, einen gesamten Decodierrahmenzyklus erfordern können, der übertragen werden soll.
KURZDARSTELLUNG
Gemäß einem Gesichtspunkt der Erfindung schließt in einem Empfänger, der ein einziges Eingabesignal empfängt, das ein erstes Signal mit einer ersten Frequenz, die durch Daten, die eine codierte Phasendifferenz zwischen einer ersten Phase des ersten Signals bei der ersten Frequenz darstellen, und einer zweiten Phase eines zweiten Signals bei einer zweiten Frequenz moduliert ist, ein Verfahren zum Extrahieren des ersten Signals und des zweiten Signals aus dem einzigen Eingabesignal Folgendes ein: Empfangen des einzigen Eingabesignals, Erzeugen eines wiederhergestellten ersten Eingabesignals aus dem empfangenen Eingabesignal durch Extrahieren und Phasenverriegeln des ersten Signals in Bezug auf die Phase eines lokalen Takts innerhalb des Empfängers, Decodieren, über eine Decodierrahmenzeit, der Daten, die eine codierte Phasendifferenz darstellen, zu Beginn einer aktuellen Decodierrahmenzeit zwischen dem ersten Signal und dem zweiten Signal sowohl für eine aktuelle Decodierrahmenzeit als auch für die unmittelbar vorherige Decodierrahmenzeit, Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von Daten, die eine Phasendifferenz von einer aktuellen Decodierrahmenzeit darstellen, und Daten, die eine codierte Phasendifferenz von einer unmittelbar vorherigen Decodierrahmenzeit darstellen, Subtrahieren der erzeugten Phasendifferenz von der Phase des wiederhergestellten ersten Signals und Erzeugen eines wiederhergestellten zweiten Signals durch Phasenverriegeln eines Signals mit der zweiten Frequenz bei der wiederhergestellten zweiten Phase.
Gemäß einem Gesichtspunkt der Erfindung schließt das Phasenverriegeln des ersten Signals in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers das Phasenverriegeln des ersten Signals in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers in einer ersten digitalen Phasenverriegelungsschleife ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Erzeugen des wiederhergestellten zweiten Signals durch Phasenverriegeln das Signal bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase ein, das die Phasenverriegelung des wiederhergestellten zweiten Signals in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers in einer zweiten digitalen Phasenverriegelungsschleife einschließt.
Gemäß einem Gesichtspunkt der Erfindung schließt das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, das Extrapolieren der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Decodieren, über die Decodierrahmenzeit, der Daten, die die codierte Phasendifferenz zu Beginn der Decodierrahmenzeit zwischen dem ersten Signal und dem zweiten Signal darstellen, sowohl für eine aktuelle Decodierrahmenzeit als auch für die unmittelbar vorherige Decodierrahmenzeit ein Verzögern der decodierten Daten für eine Verzögerungszeit einer Decodierrahmenzeit ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, Verzögern des ersten Signals durch eine Decodierrahmenzeit, Subtrahieren der erzeugten Phasendifferenz von der Phase des verzögerten ersten Signals und das Interpolieren der decodierten Daten, die eine codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals, um die Phase des zweiten Signals zu erhalten, und das lineare Extrapolieren der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals zum Erhalten der Phase des zweiten Signals das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals unter Verwendung eines multipliziererbasierten Tiefpassfilters ein.
Gemäß einem Gesichtspunkt der Erfindung schließt das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals zum Erhalten der Phase des zweiten Signals das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals unter Verwendung eines addierer- und verschieberbasierten Tiefpassfilters ein.
Gemäß einem Gesichtspunkt der Erfindung schließt ein Empfänger zum Extrahieren eines ersten Signals und eines zweiten Signals von einem einzigen Eingabesignal eine Phasenerfassungseinheit und eine erste Phasenverriegelungsschleifenschaltung, die mit einer Eingabe des Empfängers zum Extrahieren und Phasenverriegeln von dem einzigen Signal in Bezug auf die Phase eines lokalen Takts innerhalb des Empfängers gekoppelt ist, einen Phasendecodierer zum Decodieren, über eine Decodierrahmenzeit, der Daten, die eine codierte Phasendifferenz zu Beginn der Decodierrahmenzeit zwischen dem ersten Signal und dem zweiten Signal sowohl für eine aktuelle Decodierrahmenzeit als auch eine unmittelbar vorherige Decodierrahmenzeit für sowohl eine aktuelle Decodierrahmenzeit als auch eine unmittelbar vorherige Decodierrahmenzeit darstellen, eine Schaltung, die mit der Phasenerfassungseinheit und dem Phasendecodierer gekoppelt ist, um eine Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer sofortigen vorherigen Decodierrahmenzeit darstellen, zu erzeugen, eine Subtrahiererschaltung, die mit der Phasenerfassungseinheit und der Schaltung zum Erzeugen der Phasendifferenz zum Subtrahieren der erzeugten Phasendifferenz von der Phase des wiederhergestellten ersten Signals gekoppelt ist, um eine wiederhergestellte zweite Phase des zweiten Signals zu erhalten, und eine zweite Phasenverriegelungsschleifenschaltung zum Erzeugen eines wiederhergestellten zweiten Signals durch Phasenverriegeln eines Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase ein.
Gemäß einem Gesichtspunkt der Erfindung schließt die erste Phasenverriegelungsschleifenschaltung eine digitale Phasenverriegelungsschleifenschaltung ein, die mit dem ersten Signal verriegelt ist.
Gemäß einem Gesichtspunkt der Erfindung ist die zweite Phasenverriegelungsschleifenschaltung zum Erzeugen des wiederhergestellten zweiten Signals durch Phasenverriegeln des Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase eine digitale Phasenverriegelungsschleife, die mit dem zweiten Signal verriegelt ist.
Gemäß einem Gesichtspunkt der Erfindung schließt der Decodierer eine Verzögerungsschaltung mit einer Verzögerungszeit einer Decodierrahmenzeit ein.
Gemäß einem Gesichtspunkt der Erfindung schließt die mit der Phasenerfassungseinheit und dem Decodierer gekoppelte Schaltung zum Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als Funktion von decodierten Daten, die die codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, eine Extrapolatorschaltung ein.
Gemäß einem Gesichtspunkt der Erfindung schließt die erste Phasenverriegelungsschleifenschaltung eine digitale Phasenverriegelungsschleife, die mit dem ersten Signal über eine erste Signalverzögerungsschaltung verriegelt ist, wobei die Schaltung mit der Phasenerfassungseinheit und dem Decodierer gekoppelt ist, um die Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal zu erzeugen, als die Funktion decodierter Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, eine Interpolatorschaltung ein, wobei die Subtrahiererschaltung durch die erste Signalverzögerungsschaltung mit der Phasenerfassungseinheit gekoppelt ist.
Gemäß einem Gesichtspunkt der Erfindung schließt die mit der Phasenerfassungseinheit und dem Decodierer gekoppelte Schaltung zum Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als Funktion von decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, eine lineare Extrapolatorschaltung ein.
Gemäß einem Gesichtspunkt der Erfindung ist die lineare Extrapolatorschaltung direkt mit dem Decodierer gekoppelt, und die lineare Extrapolatorschaltung ist ferner mit dem Decodierer durch Folgende gekoppelt: eine Verzögerungsschaltung mit einer Ausgabe, wobei eine Subtrahiererschaltung die Ausgabe der Verzögerungsschaltung von der Ausgabe der Decodiererschaltung subtrahiert, und einen Tiefpassfilter, der zwischen der Subtrahiererschaltung und dem linearen Extrapolator gekoppelt ist.
Figurenliste
Die Erfindung wird im Folgenden unter Bezugnahme auf Ausführungsformen und die Zeichnung ausführlicher erläutert, in der gezeigt sind:

1 ist ein Blockdiagramm eines Senders und Empfängers mit eingebetteter Tageszeit (eTod);
2 ist ein Blockdiagramm, das einen Abschnitt eines eTod-Empfängers gemäß einem Gesichtspunkt der vorliegenden Erfindung unter Verwendung einer Extrapolation zur Phasenanpassung zeigt;
3 ist ein Blockdiagramm, das einen Abschnitt eines eTod-Empfängers gemäß einem Gesichtspunkt der vorliegenden Erfindung unter Verwendung von Interpolation zur Phasenanpassung zeigt;
4 ist ein Blockdiagramm, das einen Abschnitt eines eTod-Empfängers gemäß einem Gesichtspunkt der vorliegenden Erfindung unter Verwendung einer Extrapolation mit Filterung zur Phasenanpassung zeigt;
5 ist ein Blockdiagramm, das eine einfache Filterimplementierung zeigt, die in einem eTod-Empfänger gemäß der vorliegenden Erfindung eingesetzt werden kann;
6 ist ein Blockdiagramm, das eine multipliziererfreie Filterimplementierung zeigt, die in einem eTod-Empfänger gemäß der vorliegenden Erfindung eingesetzt werden kann; und
7 ist ein Flussdiagramm, das ein Verfahren zum Extrahieren des ersten Signals und des zweiten Signals aus dem einzigen Eingabesignal gemäß einem Gesichtspunkt der Erfindung veranschaulicht.

AUSFÜHRLICHE BESCHREIBUNG
Der Durchschnittsfachmann erkennt, dass die folgende Beschreibung nur veranschaulichend und in keiner Weise einschränkend ist. Diesem Fachmann werden ohne Weiteres auch andere Ausführungsformen einfallen.
Ein solcher Fachmann wird auch erkennen, dass die vorliegende Erfindung für ein beliebiges eTod-ähnliches Codier-, Decodier- und Modulierschema unter Verwendung beispielsweise direkter Modulation oder delta-Modulation implementiert werden kann.
Gemäß Gesichtspunkten der vorliegenden Erfindung wird die relative Phase zwischen einem ersten Taktreferenzsignal refl und einem zweiten Taktreferenzsignal ref2, das der Eingabe eines Senders präsentiert wird, bei der Ausgabe eines Empfängers repliziert, der mit dem Sender gekoppelt ist. Es werden mehrere Techniken vorgestellt, um das im Stand der Technik dargestellte Verzögerungsproblem in Angriff zu nehmen, ohne dass zusätzliches Auswandern und Rauschen für die zweite DPLL2-Ausgabe verursacht werden.
Nun Bezug nehmend auf 2 wird ein Blockdiagramm eines Empfängers 70 zum Durchführen eines Extrapolationsverfahren zur Phasenanpassung im Empfänger gezeigt. Die Komponenten des Empfängers 70 von 2, die die gleichen sind wie die Komponenten des Empfängers 30 von 1, werden unter Verwendung der gleichen Bezugsziffern identifiziert, die zum Identifizieren dieser Komponenten in 1 verwendet werden. Der Empfänger 70 empfängt das ref(codiertes) Signal auf der Leitung 32 und präsentiert es sowohl der PA 34 als auch dem Demodulator 44. Der demodulierte Wert bei der Ausgabe des Demodulators 42 steuert den Phasendecodierer 46 an. Die Ausgabe des Phasendecodierers 46 ist der Phasenanpassungswert für die aktuelle Decodierrahmenstartzeit.
2 zeigt einen ersten Ansatz für die Ausrichtung der Phasenanpassung und der PA-Referenztaktphase. Wie in dem in 1 dargestellten Empfängerabschnitt decodiert der Phasendecodierer 46 den Phasenanpassungswert für die aktuelle Decodierrahmenstartzeit. Zum Zeitpunkt to stellt der Phasendecodierer 46 den decodierten Phasenanpassungswert (Po) für den aktuellen Decodierrahmen bereit, der vom Sender 10 gesendet wurde. Die Verzögerung 72 führt eine Decodierrahmenverzögerungsperiode ein und stellt den decodierten Phasenanpassungswert (P_-1) für den vorherigen Decodierrahmen bereit. PA 34 stellt die Referenzphaseninformationen für das Signal refl zum Abtastzeitpunkt des lokalen Takts des Empfängers bereit, der die Zeit to ist. Die Decodierrahmenstartzeit t₀-T_d sowie der Zeitkennung to ist bekannt und wird vom Empfänger 70 bereitgestellt.
Zum Zeitpunkt to stellt der Phasendecodierer 46 einen decodierten Phasenanpassungswert (Po) zur Decodierrahmenstartzeit t₀-T_d bereit. Die Verzögerung 72 stellt den Phasenanpassungswert (P_-1) bereit, der der Phasenanpassungswert ist, der bei der vorherigen Decodierrahmenstartzeit t₀-T_d-T decodiert wurde, wobei T die Decodierrahmenperiode ist.
Die Extrapolation wird im Extrapolator 74 durchgeführt. Der Extrapolator 74 hat eine Eingabe, die von PA 34 genommen wird, die die Zeitinformationen to und t₀-T_d bereitstellt, aus denen T_d extrahiert wird. Der Extrapolator 74 weist auch Eingaben auf, die vom Phasendecodierer 46 (Po) und der Verzögerung 72 (P_-1) genommen werden. Der Extrapolator 74 stellt die Anpassungsphase P_α zum Zeitpunkt to wie folgt bereit: $P_{α} = P_{0} + \frac{P_{0} - P_{- 1}}{T} T_{d}$
Somit ist der Extrapolator 74 eine Ausführungsform einer Schaltung zum Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen. Die angepasste Phase P_α wird von der Referenzphase subtrahiert, die von PA 34 in der Subtrahiererschaltung 48 bereitgestellt wird, um eine äquivalente Phase für das Taktreferenzsignal ref2 bereitzustellen, mit der die zweite DPLL2 50 verriegelt ist.
Wenn die Taktreferenzsignale ref2 und refl einen konstanten Phasenversatz aufweisen, ist P₀-P_-1 konstant und dieses Verfahren bietet eine einfache Möglichkeit für die korrekte Phasenanpassung zur Zeit to. Wenn jedoch entweder das Taktreferenzsignal refl oder das Taktreferenzsignal ref2 Rauschen oder Auswandern aufweist, wird das Rauschen oder Auswandern aufgrund der Extrapolation erhöht.
Aus dem Abtasttheorem ist bekannt, dass bei jeder Phasenanpassung alle T (Sekunden) und die maximale DPLL-Abtastrate 1/T, die maximale Rauschbandbreite oder die höchste Auswandern-Frequenz kleiner als die Nyquist-Rate 1/(2T) sein muss, um sicherzustellen, dass der Ausgabetakt mit dem Referenztakt verriegelt ist.
Für den schlimmsten Fall, wenn T_d nahe T ist und die Frequenz des Rauschens oder Auswanderns nahe 1/(2T) ist, ist die Größe des Rauschens oder Auswanderns für den Ausgabetakt doppelt so groß wie das Rauschen oder Auswandern für den Referenztakt ist.
Unter Bezugnahme auf 3 ist ein Empfänger 90 gezeigt, der ein Interpolationsverfahren zur Phasenanpassung durchführt.
Die Schaltung von 3 weist einige Funktionsblöcke auf, die dieselben sind wie die der Schaltung von 2, die unter Verwendung der gleichen Bezugsziffern identifiziert werden, die in 2 verwendet werden. In der Schaltung 90 von 3 wird die Referenztaktphase, die von dem ref(codierten) Signal bei der Empfängereingabe 32 abgeleitet wird, in der Verzögerung 92 durch einen Decodierrahmenzyklus verzögert, bevor er an die erste DPLL1 38 gesendet wird, sodass das Interpolationsverfahren verwendet werden kann.
Zum Zeitpunkt to ist die Eingabe in die zweite DPLL2 50 die Differenz zwischen der Referenzphasenausgabe von PA 34 zum Zeitpunkt to-T und dem modifizierten Phasenanpassungswert, der von dem Interpolator 94 bereitgestellt wird. Der Phasendecodierer 46 stellt den decodierten Phasenanpassungswert (Po) zum Decodieren der Rahmenstartzeit t₀-T_d bereit. Die Verzögerung 72 stellt den Phasenanpassungswert (P_-1) zur vorherigen Decodierrahmenstartzeit t₀-T_d-T bereit. Da T>T_d ist, muss die Anpassungsphase P_α zum Zeitpunkt to-T erhalten werden, die zwischen P₀ und P_-1 liegt. Verwenden linearer Interpolation im Interpolator 94: $P_{α} = P_{- 1} + \frac{P_{0} - P_{- 1}}{T} T_{d}$
Somit ist Interpolator 94 eine Ausführungsform einer Schaltung zum Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen. Die Subtrahiererschaltung 48 stellt Phase des Taktreferenzsignals ref2 bereit, indem die interpolierte Phasendifferenz vom Interpolator 94 von der Signalausgabe von PA 34 subtrahiert wird, die durch die Verzögerungsschaltung 92 verzögert wird.
Der in 3 gezeigte Ansatz stellt einen genauen Phasenanpassungswert zur richtigen Zeit bereit, ohne dass sich Auswandern und Rauschen in den Referenztakten erhöhen. Ein Nachteil des Ansatzes von 3 besteht darin, dass die zusätzliche Verzögerung von Verzögerungsschaltung 92 im Referenzpfad eine Fehlausrichtung verursachen kann. In vielen Anwendungen ist es erforderlich, dass die Verzögerung im Sender- und Empfängerpfad minimiert wird. Außerdem kann die Verzögerung das DPLL-Schleifen-Verhalten im System beeinflussen.
Bezug nehmend auf 4 ist der Empfänger 100 gezeigt, der eine Schaltung zum Durchführen eines Extrapolationsverfahren mit Filtern zur Phasenanpassung einschließt. Der Ansatz von 4 ist eine lineare Extrapolation kombiniert mit Tiefpassfilterung.
In der Schaltung 100 von 4 nimmt der lineare Extrapolator 102 den aktuellen decodierten Phasenanpassungswert vom Phasendecodierer 46 als den Anfangswert (Po) und eine gefilterte Phasenanpassungsdifferenz (α), die als die Differenz zwischen der Ausgabe des Phasendecodierers 46 und der Verzögerung 72 von Subtrahierer 104 zwischen zwei benachbarten Decodierrahmen erhalten wird, als Steigungswert, nachdem sie durch Tiefpassfilter 106 gefiltert wurde. Der von dem Phasendecodierer 46 ausgegebene decodierte Phasenanpassungswert ist die Phasendifferenz zwischen den Taktreferenzsignalen refl und ref2, die den Versatz zwischen den zwei Taktreferenzsignalen refl und ref2 und Rauschen (oder Auswandern) einschließt, da die Taktreferenzsignale refl und ref2 einen konstanten Frequenzversatz aufweisen. Die Differenz zwischen zwei benachbarten Phasenanpassungswerten entspricht der Phasendifferenz zwischen den zwei Taktreferenzsignalen refl und ref2 in einem Decodierrahmenzyklus, der aufgrund des konstanten Frequenzversatzes ein konstanter Wert bei Abwesenheit von Rauschen ist. Der Tiefpassfilter 104 reinigt das Rauschen und gibt die gefilterte Phasenanpassungsdifferenz (α) in einem Decodierrahmenzyklus aus.
Zum Zeitpunkt to wird, wobei der aktuelle decodierte Phasenanpassungswert (Po) die Phasenanpassung zum Zeitpunkt (t₀-T_d) darstellt und der verzögerte Phasenanpassungswert (P_-1) die Phasenanpassung zum Zeitpunkt (t₀-T_d-T) darstellt, die linear extrapolierte Phasenanpassung zum Zeitpunkt to vom linearen Extrapolator 102 wie folgt berechnet: $P_{α} + P_{0} + α \times T_{d}$
wobei α der gefilterte Versatz P₀-P_-1 ist. Somit ist der lineare Extrapolator 102 eine Ausführungsform einer Schaltung zum Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion decodierter Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und decodierter Daten, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen. Mit dem in 5 gezeigten Ansatz wird nur der durch den Tiefpassfilter 106 bereitgestellte stabile Frequenzversatz zwischen den Taktreferenzsignalen refl und ref2 zur Extrapolation verwendet, um die korrekte Phasenanpassung to zu erhalten. Aus der obigen Gleichung kann beobachtet werden, dass das Rauschen (oder Auswandern) bei P gleich wie das Rauschen (oder Auswandern) bei Po ist, das zur Zeit t₀-T_d (der Decodierrahmenstartzeit) empfangen (decodiert) wird, da das Rauschen bei α gefiltert wurde.
Bezug nehmend auf 5 zeigt ein Diagramm einen Tiefpassfilter 110, der mit Filterkoeffizienten β implementiert ist, der zur Verwendung als Tiefpassfilter 104 geeignet ist. Die Eingabe IN(x) 112 wird im Addierer 114 mit der Konstante β addiert, die bei Eingabe 116 bereitgestellt wird, und in Multiplizierer 118 durch die Ausgabe der digitalen Z-¹-Filterverzögerungsschaltung 120 multipliziert, wobei Z^-1 die Einheitsverzögerung für den digitalen Filter mit einer Verzögerungszeit gleich der Abtastperiode ist. Die Ausgabe der Z^-1-Schaltung 120 wird mit der Konstante 1-β in Multiplizierer 122 multipliziert, um die tiefpassgefilterte Ausgabe an der Bezugsziffer 124 zu erzeugen, die an eine lineare Extrapolationsschaltung 106 bereitgestellt werden soll.
Die Filterantwort zwischen der Filtereingabe (x) und -ausgabe (y): $\frac{1 - β}{1 - β Z^{- 1}}$
Die Tiefpassfilterschaltung 110 filtert das Hochfrequenz-Auswandern und Rauschen aus. Die Extrapolation würde für das Niederfrequenz-Auswandern und -Rauschen nicht zu viel Fehler erzeugen. Eine geeignete Wahl für den Filterkoeffizienten ist β = 1/64.
Unter Bezugnahme auf 6 ist eine multipliziererfreie Filterschaltung 130 gezeigt, die zur Verwendung als Tiefpassfilter 104 geeignet ist. Die Filterschaltung 130 von 6 wird unter Verwendung von Additions- und Verschiebungsoperationen anstelle der Multiplikation implementiert. Somit wird in dem Filter 130 von 6 anstelle des Multiplizierers 118 in dem Filter 110 von 6 der Verschieber 138 zum Rechtsverschieben von 6 Bits verschoben. In dem Filter 130 von 6 wird anstelle des Multiplizierers 122 in dem Filter 110 von 5 ein Verschieber 140 zum Rechtsverschieben von 6 Bits in Kombination mit dem Addierer 142 verwendet.
Unter Bezugnahme auf 7 zeigt ein Flussdiagramm ein veranschaulichendes Verfahren 150 zum Extrahieren des ersten Signals und des zweiten Signals aus dem einzigen Eingabesignal gemäß einem Gesichtspunkt der Erfindung. Das Verfahren beginnt bei Bezugsziffer 152.
Bei Bezugsziffer 154 wird das Eingabesignal empfangen. Bei Bezugsziffer 156 wird das wiederhergestellte erste Eingabesignal durch Extrahieren und Phasenverriegeln des ersten Signals mit dem lokalen Takt erzeugt.
Bei Bezugsziffer 158 werden die Daten, die eine codierte Phasendifferenz zu Beginn der Decodierrahmenzeit zwischen dem ersten Signal und dem zweiten Signal darstellen, sowohl für eine aktuelle Decodierrahmenzeit als auch für eine unmittelbar vorherige Decodierrahmenzeit decodiert.
Bei Bezugsziffer 160 wird eine Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und decodierten Daten erzeugt, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen.
Bei Bezugsziffer 162 wird die erzeugte Phasendifferenz von der Phase des erzeugten wiederhergestellten ersten Signals subtrahiert, um eine wiederhergestellte zweite Phase des zweiten Signals zu erhalten.
Bei Bezugsziffer 164 wird ein wiederhergestelltes zweites Signal erzeugt, indem ein Signal bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase phasenverriegelt wird. Das Verfahren endet bei Bezugsziffer 166.
Die vorliegende Erfindung stellt ein System bereit, das einen Empfänger zum Übertragen von zwei Taktsignalen unter Verwendung einer einzigen Übertragungsleitung aufweist. Die vorliegende Erfindung eignet sich gut für ein Empfängerdesign mit eingebetteter Tageszeit (eTod). Extrapolation oder Interpolation wird verwendet, um eine decodierte Phasenanpassung bereitzustellen, um die Stabilität der DPLL-Schleife zu verbessern. Die Verwendung von Extrapolation in Kombination mit einem Tiefpassfilter kann die Stabilität der DPLL-Schleife verbessern, ohne dass Auswandern und Rauschen des Ausgabetaktes erhöht werden.
Wenngleich Ausführungsformen und Anwendungen dieser Erfindung gezeigt und beschrieben wurden, ist es für den Fachmann ersichtlich, dass viel mehr Modifikationen als die vorstehend erwähnten möglich sind, ohne von den hierin enthaltenen erfindungsgemäßen Konzepten abzuweichen. Die Erfindung darf daher außer im Sinne der beiliegenden Ansprüche nicht eingeschränkt werden.

Claims

In einem Empfänger, der ein einziges Eingabesignal empfängt, das ein erstes Signal mit einer ersten Frequenz einschließt, die durch Daten moduliert wird, die eine codierte Phasendifferenz zwischen einer ersten Phase des ersten Signals bei der ersten Frequenz und einer zweiten Phase eines zweiten Signals bei einer zweiten Frequenz darstellen, Verfahren zum Extrahieren des ersten Signals und des zweiten Signals aus dem einzigen Eingabesignal, wobei das Verfahren umfasst: Empfangen des einzigen Eingabesignals; Erzeugen eines wiederhergestellten ersten Eingabesignals aus dem empfangenen einzigen Eingabesignal durch Extrahieren und Phasenverriegeln des ersten Signals in Bezug auf die Phase eines lokalen Takts innerhalb des Empfängers; Decodieren, über eine Decodierrahmenzeit, der Daten, die eine codierte Phasendifferenz zu Beginn der Decodierrahmenzeit darstellen, zwischen dem ersten Signal und dem zweiten Signal für sowohl eine aktuelle Decodierrahmenzeit als auch eine unmittelbar vorherigen Decodierrahmenzeit; Erzeugen einer Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen; Subtrahieren der erzeugten Phasendifferenz von der Phase des erzeugten wiederhergestellten ersten Signals, um eine wiederhergestellte zweite Phase des zweiten Signals zu erhalten; und Erzeugen eines wiederhergestellten zweiten Signals durch Phasenverriegeln eines Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase.
Verfahren nach Anspruch 1, wobei das Phasenverriegeln des ersten Signals in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers das Phasenverriegeln des ersten Signals in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers in einer ersten digitalen phasenverriegelten Schleife umfasst.
Verfahren nach Anspruch 1, wobei das Erzeugen des wiederhergestellten zweiten Signals durch Phasenverriegeln des Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase umfasst: Phasenverriegeln das wiederhergestellten zweiten Signal in Bezug auf die Phase des lokalen Takts innerhalb des Empfängers in einer zweiten digitalen phasenverriegelten Schleife.
Verfahren nach Anspruch 1, wobei das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, umfasst: Extrapolieren der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen.
Verfahren nach Anspruch 1, wobei das Decodieren, über die Decodierrahmenzeit, der Daten, die die codierte Phasendifferenz zu Beginn der Decodierrahmenzeit darstellen, zwischen dem ersten Signal und dem zweiten Signal sowohl für eine aktuelle Decodierrahmenzeit als auch für die unmittelbar vorherige Decodierrahmenzeit umfasst: Verzögern der decodierten Daten für eine Verzögerungszeit einer Decodierrahmenzeit.
Verfahren nach Anspruch 1, wobei das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, umfasst: Verzögern des ersten Signals um eine Decodierrahmenzeit; Subtrahieren der erzeugten Phasendifferenz von der Phase des verzögerten ersten Signals; und Interpolieren der decodierten Daten, die eine codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen.
Verfahren nach Anspruch 1, wobei das Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, umfasst: Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals, um die Phase des zweiten Signals zu erhalten; und lineares Extrapolieren der decodierten Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen.
Verfahren nach Anspruch 7, wobei das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals zum Erhalten der Phase des zweiten Signals umfasst: Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals unter Verwendung eines multipliziererbasierten Tiefpassfilters.
Verfahren nach Anspruch 7, wobei das Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals zum Erhalten der Phase des zweiten Signals umfasst: Tiefpassfiltern der subtrahierten erzeugten Phasendifferenz von der Phase des ersten Signals unter Verwendung eines addier- und verschieberbasierten Tiefpassfilters.
Empfänger zum Extrahieren eines ersten Signals und eines zweiten Signals aus einem einzigen Eingabesignal, umfassend: eine Phasenerfassungseinheit und eine erste Schaltung für eine phasenverriegelte Schleife, die mit einer Eingabe des Empfängers zum Extrahieren und Phasenverriegeln aus dem einzigen Signal des ersten Signals in Bezug auf die Phase eines lokalen Takts innerhalb des Empfängers gekoppelt ist; einen Phasendecodierer zum Decodieren über eine Decodierrahmenzeit, wobei die Daten eine codierte Phasendifferenz zu Beginn der Decodierrahmenzeit zwischen dem ersten Signal und dem zweiten Signal für sowohl eine aktuelle Decodierrahmenzeit als auch eine unmittelbar vorherige Decodierrahmenzeit für sowohl eine aktuelle Decodierrahmenzeit als auch eine unmittelbar vorherige Decodierrahmenzeit darstellen; eine Schaltung, die mit der Phasenerfassungseinheit und dem Phasendecodierer gekoppelt ist, um eine Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als eine Funktion von decodierten Daten, die eine codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und von decodierten Daten zu erzeugen, die eine codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen; eine Subtrahiererschaltung, die mit der Phasenerfassungseinheit und der Schaltung zum Erzeugen der Phasendifferenz zum Subtrahieren der erzeugten Phasendifferenz von der Phase des wiederhergestellten ersten Signals gekoppelt ist, um eine wiederhergestellte zweite Phase des zweiten Signals zu erhalten; und eine zweite Phasenverriegelungsschleifenschaltung zum Erzeugen eines wiederhergestellten zweiten Signals durch Phasenverriegeln eines Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase.
Empfänger nach Anspruch 10, wobei die erste Phasenverriegelungsschleifenschaltung eine digitale Phasenverriegelungsschleife umfasst, die mit dem ersten Signal verriegelt ist.
Empfänger nach Anspruch 10, wobei die zweite Phasenverriegelungsschleifenschaltung zum Erzeugen des wiederhergestellten zweiten Signals durch Phasenverriegeln des Signals bei der zweiten Frequenz bei der wiederhergestellten zweiten Phase eine digitale Phasenverriegelungsschleife ist, die mit dem zweiten Signal verriegelt ist.
Empfänger nach Anspruch 10, wobei der Decodierer eine Verzögerungsschaltung mit einer Verzögerungszeit einer Decodierrahmenzeit umfasst.
Empfänger nach Anspruch 10, wobei die mit der Phasenerfassungseinheit und dem Decodierer gekoppelte Schaltung zum Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion decodierter Daten, die die codierte Phasendifferenz zu Beginn einer aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, eine Extrapolatorschaltung umfassen.
Empfänger nach Anspruch 10, wobei; die erste Phasenverriegelungsschleifenschaltung eine digitale Phasenverriegelungsschleife umfasst, die mit dem ersten Signal über eine erste Signalverzögerungsschaltung verriegelt ist; die mit der Phasenerfassungseinheit und dem Decodierer gekoppelte Schaltung zum Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion decodierter Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und decodierter Daten, die die codierte Phasendifferenz zu Beginn der unmittelbar vorherigen Decodierrahmenzeit darstellen, eine Interpolatorschaltung umfassen; und die Subtrahiererschaltung über die erste Signalverzögerungsschaltung mit der Phasenerfassungseinheit gekoppelt ist.
Empfänger nach Anspruch 10, wobei die mit der Phasenerfassungseinheit und dem Decodierer gekoppelte Schaltung zum Erzeugen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal als die Funktion decodierter Daten, die die codierte Phasendifferenz zu Beginn der aktuellen Decodierrahmenzeit darstellen, und der decodierten Daten, die die codierte Phasendifferenz zu Beginn einer unmittelbar vorherigen Decodierrahmenzeit darstellen, eine lineare Extrapolatorschaltung umfassen.
Empfänger nach Anspruch 16, wobei: die lineare Extrapolatorschaltung direkt mit dem Decodierer gekoppelt ist; und die lineare Extrapolatorschaltung ferner mit dem Decodierer gekoppelt ist durch: eine Verzögerungsschaltung, die eine Ausgabe aufweist; eine Subtrahiererschaltung, die die Ausgabe der Verzögerungsschaltung von der Ausgabe der Decodiererschaltung subtrahiert, und ein Tiefpassfilter, der zwischen der Subtrahiererschaltung und dem linearen Extrapolator gekoppelt ist.