DE10255425A1 - Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse - Google Patents

Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse Download PDF

Info

Publication number
DE10255425A1
DE10255425A1 DE10255425A DE10255425A DE10255425A1 DE 10255425 A1 DE10255425 A1 DE 10255425A1 DE 10255425 A DE10255425 A DE 10255425A DE 10255425 A DE10255425 A DE 10255425A DE 10255425 A1 DE10255425 A1 DE 10255425A1
Authority
DE
Germany
Prior art keywords
area
dielectric layer
edge
conductive
conducting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10255425A
Other languages
English (en)
Inventor
Jürgen Dr. Lindolf
Florian Schamberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255425A priority Critical patent/DE10255425A1/de
Priority to US10/724,009 priority patent/US20050023637A1/en
Publication of DE10255425A1 publication Critical patent/DE10255425A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Antifuse-Struktur in einem Substrat, wobei in dem Substrat ein leitender Bereich und ein dazu angrenzender nichtleitender Bereich gebildet werden, so dass eine Kante des leitenden Bereichs entsteht, wobei eine dielektrische Schicht so abgeschieden wird, dass sie zumindest einen Teil der Kante überdeckt.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Antifuse-Struktur in einem Substrat sowie eine Antifuse für die Integration in ein Substrat.
  • Antifuse-Strukturen werden in integrierten Schaltungen dazu verwendet, dauerhafte Einstellungswerte wie z. B. zur Justierung von aktiven und passiven elektronischen Bauelementen, zum Ersetzen von fehlerhaften Speicherbereichen durch redundante Speicherbereiche u. a. festzulegen. Das Festlegen der Einstellungswerte erfolgt durch sogenanntes „Schießen" der Antifuse-Strukturen, wobei dazu eine Programmierspannung an die Antifuse-Struktur angelegt wird, die zu einem Durchbruch in einem Dielektrikum führt, wobei der Durchbruchskanal in dem Dielektrikum dauerhaft niederohmig wird.
  • Bisher werden Antifuse-Strukturen hergestellt, in denen im wesentlichen Elektroden und Dielektrikum als drei im wesentlichen zueinander parallele vertikal übereinander angeordnete Schichten gebildet werden. Da üblicherweise die Dicke des Dielektrikums im aktiven Bereich der Antifuse-Struktur gleich ist, erfolgt ein Durchbruch rein stochastisch an der schwächsten Stelle des Dielektrikums.
  • Die Programmierspannung, mit der eine Antifuse-Struktur in einen niederohmigen Zustand überführt werden kann, ist verglichen mit der für die integrierte Schaltung vorgesehene Betriebsspannung relativ hoch. Daher müssen besondere Vorkehrungen getroffen werden, damit es beim Programmieren der Antifuses nicht dazu kommt, dass bei schlechter Isolation der die Programmierspannung führenden Leiterbahnen zu benachbarten Strukturen ein Durchbruch der integrierten Schaltung an Stellen erfolgt, die nicht dafür vorgesehen sind. Daher ist es notwendig, die Programmierspannung für eine Antifuse-Struktur so gering wie möglich zu halten, um eine spätere Fehlfunktion in der integrierten Schaltung aufgrund von Durchbrüchen an unerwünschten Stellen zu vermeiden.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, eine Antifuse-Struktur und ein Verfahren zum Herstellen einer Antifuse-Struktur zur Verfügung zu stellen, wobei die Programmierspannung der Antifuse-Struktur reduziert werden kann, so dass die Antifuse-Struktur mit geringeren Programmierspannungen programmiert werden kann.
  • Diese Aufgabe wird durch das Verfahren zum Herstellen einer Antifuse-Struktur nach Anspruch 1 sowie die Antifuse nach Anspruch 6 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Antifuse-Struktur in einem Substrat, vorzugsweise in einem Halbleiter-Substrat, vorgesehen. In dem Substrat werden ein leitender Bereich und ein dazu angrenzender nicht-leitender Bereich gebildet, die eine gemeinsame Oberfläche, vorzugsweise eine gemeinsame Oberfläche mit der Substratoberfläche bilden, so dass eine Kante des leitenden Bereichs entsteht. Eine dielektrische Schicht wird so abgeschieden, dass sie zumindest zu einem Teil die Kante überdeckt.
  • Auf diese Weise kann eine Antifuse-Struktur geschaffen werden, bei der die Position des gewünschten Durchbruchskanals in dem Bereich der Kante festgelegt wird. Dadurch, dass bei Anlegen der Programmierspannung die größte Feldstärke im Bereich der Kante entsteht, ist es wahrscheinlich, dass der Durchbruch durch die dielektrische Schicht nahe der Kante erfolgt. Durch die Erhöhung der Feldstärke in dem Bereich der Kante bei angelegter Programmierspannung ist es weiterhin möglich, eine geringere Programmierspannung zum Programmieren der Antifuse-Struktur zu verwenden, da der Durchbruch von der Feldstärke abhängig ist.
  • Der leitende Bereich kann so ausgebildet sein, dass er in lateraler Ausdehnung eine Ecke aufweist, wobei die dielektrische Schicht über die Ecke reichend aufgebracht wird. Auf diese Weise kann eine weitere Feldstärkenerhöhung bei angelegter Programmierspannung erreicht werden. Weiterhin wird der Bereich des späteren Durchbruchkanals in den Bereich der Ecke festgelegt.
  • Vorzugsweise ist der leitende Bereich als ein hoch-dotierter Halbleiterbereich ausgebildet. Der nicht-leitende Bereich kann SiO2, SiN oder andere Materialien umfassen, die nichtleitend sind und ein Dielektrikum mit einer möglichst hohen Dielektrizitätskonstanten aufweisen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Antifuse mit einem ersten leitenden Bereich, einer dielektrischen Schicht und einem zweiten leitenden Bereich vorgesehen. Der erste leitende Bereich ist angrenzend zu einem nicht-leitendem Bereich gebildet, so dass eine zur Oberfläche des Substrats parallel verlaufende Kante gebildet wird. Der erste leitende Bereich und der nicht-leitende Bereich bilden vorzugsweise eine gemeinsame Oberfläche, über der die dielektrische Schicht aufgebracht ist, die zumindest teilweise über der Kante angeordnet ist.
  • Eine solche Antifuse hat den Vorteil, dass die Feldstärke im Bereich der Kante bei konstanter Programmierspannung im Vergleich zu herkömmlichen Antifuse erhöht ist, so dass niedrigere Programmierspannungen ausreichen, um einen Durchbruch herbeizuführen und so die Antifuse niederohmig werden zu lassen. Dies reduziert die Gefahr, dass die erhöhte Programmierspannung an anderen Stellen innerhalb der integrierten Schal tung Durchbrüche bewirkt, die zur Schädigung oder Zerstörung der integrierten Schaltung führen können.
  • Es kann vorgesehen sein, dass die Form des ersten leitenden Bereichs in Oberflächenrichtung eine Ecke aufweist, wobei die dielektrische Schicht über der Ecke angeordnet ist. Im Bereich der Ecke ist die Feldstärke so erhöht, dass ein Durchbruch bei geringeren Programmierspannung erreicht werden kann.
    •
  • Bevorzugte Ausführungsformen der Erfindung werden im folgenden anhand der beigefügten Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 einen Querschnitt durch ein Substrat mit einer Antifuse-Struktur gemäß einer ersten Ausführungsform der Erfindung;
  • 2 einen Querschnitt durch das Substrat mit einer Antifuse-Struktur nach 1 mit eingezeichneten Feldlinien;
  • 3 eine Draufsicht auf eine Antifuse-Struktur gemäß der Ausführungsform nach 1; und
  • 4 eine Draufsicht auf eine Antifuse-Struktur gemäß einer zweiten Ausführungsform der Erfindung.
  • In 1 ist ein Querschnitt durch eine Antifuse-Struktur gemäß einer ersten Ausführungsform der Erfindung dargestellt. Die Antifuse-Struktur weist einen ersten leitenden Bereich 1 auf, der in ein Halbleiter-Substrat eingebettet ist. Der erste leitende Bereich 1 kann ein Metallmaterial oder ein dotiertes, vorzugsweise hochdotiertes Halbleitermaterial aufweisen.
  • Angrenzend an den ersten leitenden Bereich 1 ist ein nicht-leitender Bereich 2 angeordnet, der Siliziumdioxid SiO2 umfasst. Der nicht-leitende Bereich 2 ist ebenfalls in das Sub strat eingebettet, so dass der erste leitende Bereich 1 und der nicht-leitende Bereich 2 vorzugsweise eine gemeinsame Substratoberfläche aufweisen. An der Grenze zwischen dem ersten leitenden Bereich 1 und dem nicht-leitenden Bereich 2 wird so eine Kante gebildet. Über die Kante wird eine dielektrische Schicht 4, die vorzugsweise das Material Siliziumnitrit SiN aufweist, aufgebracht. Über die dielektrische Schicht 4 wird ein zweiter leitender Bereich 5 aufgebracht.
  • Auf diese Weise wird eine Antifuse-Struktur aus dem ersten leitenden Bereich 1, der dielektrischen Schicht 4 und dem zweiten leitenden Bereich 5 gebildet.
  • Zum Programmieren einer solchen Struktur, wird durch Anlegen einer Programmierspannung zwischen dem ersten und dem zweiten leitenden Bereich 1, 5 ein Durchbruchskanal in dem Dielektrikum 4 erzeugt, der dauerhaft niederohmig bleibt. Der Durchbruchskanal bildet sich vorzugsweise an der Stelle in dem Dielektrikum, an dem die größte Feldstärke auftritt.
  • In 2 ist dargestellt, dass die größte Feldstärke in dem Dielektrikum im Bereich der Kante 3 auftritt. Die Feldlinieren, die von dem in die Tiefe gehenden Teil der Kante ausgehen, erhöht die Feldstärke des Feldes im Bereich der Kante.
  • Die Antifuse-Struktur gemäß 1 wird mit Hilfe von lithographischen Verfahren hergestellt. Dazu wird in einer Substratscheibe, vorzugsweise in einem Halbleitersubstrat, der erste leitende Bereich 1 erzeugt, indem z. B. eine Dotierung eingebracht wird. Angrenzend an den ersten leitenden Bereich 1 wird ein nicht-leitender Bereich 2 erzeugt, in dem das Halbleitermaterial in diesem Bereich oxidiert wird. Das Oxid wächst sowohl in die Tiefe des Halbleitersubstrates als auch in die Höhe, so dass zunächst eine unebene Oberfläche der Substratscheibe entsteht. Durch ein CMP-Verfahren (Chemical Mechanical Polishing) wird die Oberfläche der Substratscheibe geebnet, so dass eine scharfe Grenze zwischen der ersten lei tenden Bereich und der angrenzenden nicht-leitenden Bereich entsteht.
  • Selbstverständlich kann eine solche Struktur auch dadurch erzeugt werden, dass auf eine Substratscheibe zunächst eine erste leitende Schicht, z.B. durch ein Epitaxie-Verfahren aufgebracht wird und man anschließend im Bereich der nichtleitenden Schicht 2 eine Siliziumdioxid-Schicht bzw. ein anderes nicht-leitendes Material aufbringt. Anschließend ist es zweckmäßig, die Oberfläche der Substratscheibe zu ebnen, um eine scharfe Kante zu erreichen.
  • Über die so gebildete Kante 3 wird eine dielektrische Schicht 4 abgeschieden und anschließend so strukturiert, dass sie über der Kante liegt und die Ränder der dielektrischen Schicht 4 einen ausreichenden Abstand von der Kante haben.
  • In der 3 ist eine Draufsicht auf die Antifuse gemäß der ersten Ausführungsform der Erfindung dargestellt. Man erkennt den ersten leitenden Bereich 1, der durch eine Kante zu dem nicht-leitenden Bereich 2 hin abschließt. Über den ersten leitenden Bereich und nicht-leitenden Bereich 2 ist die dielektrische Schicht 4 so aufgebracht, dass sie über der Kante 3 liegt. Auf der dielektrischen Schicht befindet sich der zweite leitende Bereich 5.
  • In 4 ist eine zweite Ausführungsform einer erfindungsgemäßen Antifuse dargestellt. Anstelle des ersten leitenden Bereichs 1 ist ein dritter leitender Bereich 6 vorgesehen, der eine Ecke 7 aufweist. Angrenzend an den dritten leitenden Bereich 6 ist der nicht-leitende Bereich 2, so dass zwei aufeinander zulaufende Kanten gebildet werden, die sich an der Ecke 7 treffen. Die dielektrische Schicht 4 ist so über den dritten leitenden Bereich 6 und den nicht-leitenden Bereich 2 gelegt, dass die Ecke und vorzugsweise ein Teil der daran anschließenden Kanten von der dielektrischen 4 überdeckt ist.
  • Der zweite leitende Bereich 5 ist so auf der dielektrischen Schicht 4 angeordnet, dass der zweite leitende Bereich 5 über der Ecke angeordnet ist. Auf diese Weise kann sich im Bereich der Ecke 7 bei angelegter Programmierspannung eine hohe Feldstärke ausbilden, so dass der Durchbruchskanal vorzugsweise im Bereich der Ecke ausgebildet wird. Im übrigen gilt für die Herstellung der Antifuse gemäß der zweiten Ausführungsform der Erfindung die gleiche Vorgehensweise wie für die Herstellung der ersten Antifuse.
  • Selbstverständlich können auch komplexere Formen der ersten leitenden Schicht 1 vorgesehen sein, um mehrere bevorzugte Durchbruchstellen zu bilden, wie z. B. eine Zinnenform, eine Sägeblattform o. a.
  • Es kann auch vorgesehen sein, dass der erste leitende Bereich Teil eines weiteren Bauelementes der integrierten Schaltung ist, z. B. ein Source- oder Drainbereich eines Transistors.
    • 1
    erster leitender Bereich
    2
    nicht leitender Bereich
    3
    Kante
    4
    dielektrische Schicht
    5
    zweiter leitender Bereich
    6
    dritter leitender Bereich
    7
    Ecke

Claims (8)

  1. Verfahren zum Herstellen einer Antifuse-Struktur in einem Substrat, wobei in dem Substrat ein leitender Bereich (1) und ein dazu angrenzender nicht-leitender Bereich (2) gebildet werden, die eine gemeinsame Oberfläche bilden, wobei eine Kante (3) des leitenden Bereichs (1) entsteht, wobei eine dielektrische Schicht (4) so abgeschieden wird, dass sie zumindest einen Teil der Kante (3) überdeckt.
  2. Vrfahren nach Anspruch 1, wobei der leitende Bereich so ausgebildet wird, dass der leitende Bereich (1) in lateraler Ausdehnung eine Ecke (7) aufweist, wobei die dielektrische Schicht (4) über die Ecke (7) aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der leitende Bereich (1) als ein dotierter Halbleiterbereich ausgebildet ist.
  4. Verfahren nach Anspruch 1 bis 3, wobei der nichtleitende Bereich (2) mindestens eines der Materialien SiO2, SiN umfasst.
  5. Verfahren nach Anspruch 1 bis 4, wobei die dielektrische Schicht (4) das Material SiN umfasst.
  6. Antifuse mit einem ersten leitenden Bereich (1), einer dielektrischen Schicht (4) und einem zweiten leitenden Bereich (5), wobei der erste leitende Bereich (1) angrenzend zu einem nichtleitenden Bereich (2) gebildet ist, wobei der erste leitende Bereich (1) und der nicht-leitende Bereich (2) eine gemeinsame Oberfläche aufweisen, so dass eine zur Oberfläche des Substrats parallel verlaufende Kante (3) gebildet wird, wobei zu mindest teilweise über der Kante (3) die dielektrische Schicht (4) angeordnet ist.
  7. Antifuse nach Anspruch 6, wobei die Form des ersten leitenden Bereichs (1) in Oberflächerichtung eine Ecke (7) aufweist, wobei über der Ecke (7) die dielektrische Schicht (4) angeordnet ist.
  8. Antifuse nach Anspruch 6 oder 7, wobei der erste leitende Bereich (1) und der nicht-leitende Bereich (2) eine im wesentlichen ebene Angrenzfläche zur dielektrischen Schicht (4) aufweisen.
DE10255425A 2002-11-28 2002-11-28 Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse Withdrawn DE10255425A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10255425A DE10255425A1 (de) 2002-11-28 2002-11-28 Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse
US10/724,009 US20050023637A1 (en) 2002-11-28 2003-11-26 Method for producing an antifuse structure and antifuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255425A DE10255425A1 (de) 2002-11-28 2002-11-28 Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse

Publications (1)

Publication Number Publication Date
DE10255425A1 true DE10255425A1 (de) 2004-06-17

Family

ID=32318738

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255425A Withdrawn DE10255425A1 (de) 2002-11-28 2002-11-28 Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse

Country Status (2)

Country Link
US (1) US20050023637A1 (de)
DE (1) DE10255425A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130469A (en) * 1998-04-24 2000-10-10 International Business Machines Corporation Electrically alterable antifuse using FET
WO2002027784A2 (en) * 2000-09-29 2002-04-04 Infineon Technologies North America Corp. Making of fuses and antifuses with a vertical dram process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
CA2196557A1 (en) * 1995-06-02 1996-12-05 Frank W. Hawley Raised tungsten plug antifuse and fabrication process
US6388305B1 (en) * 1999-12-17 2002-05-14 International Business Machines Corporation Electrically programmable antifuses and methods for forming the same
US6960819B2 (en) * 2000-12-20 2005-11-01 Broadcom Corporation System and method for one-time programmed memory through direct-tunneling oxide breakdown
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130469A (en) * 1998-04-24 2000-10-10 International Business Machines Corporation Electrically alterable antifuse using FET
WO2002027784A2 (en) * 2000-09-29 2002-04-04 Infineon Technologies North America Corp. Making of fuses and antifuses with a vertical dram process

Also Published As

Publication number Publication date
US20050023637A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
EP1958262A1 (de) Isolationsgrabenstruktur für eine hohe spannungsfestigkeit
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE10147365A1 (de) Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE10249192A1 (de) Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
WO2007065953A1 (de) Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite
DE10255425A1 (de) Verfahren zum Herstellen einer Antifuse-Struktur und Antifuse
DE102007007096B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102011053536B4 (de) Halbleiterbauelement mit einem Metallisierungssystem
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10249216B3 (de) Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur
EP0764983B1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10338481A1 (de) Halbleitereinrichtung
EP0794564A2 (de) Verfahren zum Herstellen von diskreten elektronischen Elementen
DE2213657A1 (de) Planar integrierte Halbleiterschaltung
DE102005063258B4 (de) Verfahren zum Herstellen eines elektrischen Kontakts für ein elektrisches Bauelement und elektrisches Bauelement
DE10255427B4 (de) Verfahren zur Herstellung einer Antifuse in einem Substrat und Antifuse-Struktur zur Integration in einem Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal