DE10245546B3 - Pseudostatische Speicherschaltung - Google Patents

Pseudostatische Speicherschaltung Download PDF

Info

Publication number
DE10245546B3
DE10245546B3 DE10245546A DE10245546A DE10245546B3 DE 10245546 B3 DE10245546 B3 DE 10245546B3 DE 10245546 A DE10245546 A DE 10245546A DE 10245546 A DE10245546 A DE 10245546A DE 10245546 B3 DE10245546 B3 DE 10245546B3
Authority
DE
Germany
Prior art keywords
refresh
memory
signal
circuit
memory circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10245546A
Other languages
English (en)
Inventor
Andreas Jakobs
Thomas Janik
Manfred Menke
Eckehard Plaettner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10245546A priority Critical patent/DE10245546B3/de
Priority to US10/675,433 priority patent/US6909657B2/en
Application granted granted Critical
Publication of DE10245546B3 publication Critical patent/DE10245546B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh

Abstract

Speicherschaltung (1), insbesondere eine pseudostatische Speicherschaltung (1), die über ein Speicherauswahlsignal (DS) selektierbar ist, wobei die Speicherschaltung (1) Speicherbereiche (3) und eine Steuerschaltung aufweist, um einen Speicherbereich (3) der Speicherschaltung gemäß einem Auffrischanforderungssignal aufzufrischen,
wobei die Steuerschaltung ein Auffrischen des Speicherbereiches (3) an einer Auffrischadresse nach Empfangen des Auffrischanforderungssignals (AAS) durch Generieren eines Auffrischsignals durchführt, wenn die Speicherschaltung (1) deselektiert ist oder wenn bei Selektierung der Speicherschaltung (1) durch das Speicherauswahlsignal (DS) der Zugriff auf den Speicherbereich (3) vor dem Generieren eines weiteren Auffrischanforderungssignals beendet wird,
wobei die Steuerschaltung ein Zugreifen auf den Speicherbereich (3) zum Schreiben und Auslesen von Daten unterbricht und ein Auffrischen des Speicherbereiches durch Generieren eines Auffrischsignals durchführt, wenn die Speicherschaltung (1) selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich (3) nach dem Auffrischanforderungssignal (3) ein weiteres Auffrischanforderungssignal (AAS) empfangen wird.

Description

  • Die Erfindung betrifft eine Speicherschaltung, insbesondere eine pseudostatische Speicherschaltung. Die Erfindung betrifft weiterhin ein Verfahren zum Betreiben einer Speicherschaltung.
  • Pseudostatische Speicherschaltungen werden beispielsweise in Low-Power-Applikationen für zukünftige Mobiltelefone genutzt. In diesen Mobiltelefonen ist eine große Anzahl von Funktionalitäten realisiert, die einen hohen Speicherbedarf haben.
  • Dieser hohe Speicherbedarf entsteht beispielsweise durch Video- oder Bilderdarstellungen sowie durch die Internetfähigkeit.
  • Bisher werden, um den Speicherbedarf zu decken, in diesen Geräten SRAMs (statische Speicher) eingesetzt.
  • SRAMs haben einen vergleichsweise hohen Stromverbrauch und werden zukünftig durch so genannte pseudostatische Speicher (PSRAM) ersetzt. Ein PSRAM ist ein DRAM-Speicher, der wie ein statischer Speicher betrieben wird. PSRAMs weisen bei gleicher Speicherdichte eine viel kleinere Chipfläche auf und benötigen darüber hinaus zum Speichern von Daten weniger elektrische Energie.
  • Daher war es Ziel, PSRAMs so zu entwickeln, dass diese die SRAMs, wie sie in heutigen Systemen eingesetzt werden, ersetzen können. Vorzugsweise soll dabei die Systemumgebung (Interfaces, Signalkonfigurationen) unverändert bleiben, so dass aufwendige Anpassungen vermieden werden können.
  • Da pseudostatische Speicher auf DRAM-Architekturen basieren, d.h. sie weisen dynamische Speicherzellen auf, müssen die Speicherzellen zum Erhalt der Speicherinformation wie bei ei nem normalen DRAM-Speicher aufgefrischt werden. Bei herkömmlichen DRAM-Speichern wird dieser Auffrischvorgang von der Systemumgebung und nicht von dem DRAM-Speicher gesteuert. Bei herkömmlichen SRAMs ist dies nicht der Fall. Aus diesem Grunde müssen PSRAMs eine eigene Auffrischeinheit besitzen, mit der die Speicherzellen des PSRAMs selbstständig aufgefrischt werden können, um die Speicherinformationen zu erhalten.
  • Darüber hinaus muss eine Auffrischsteuerung vorgesehen sein, die gewährleistet, dass keine Kollision zwischen einem intern generierten Auffrischzugriff und einem externen Schreib-/ Lesezugriff auftritt. Die Auffrischsteuerung muss außerdem sicherstellen, dass ein interner Auffrischvorgang keine Einschränkung der Funktionalität bewirkt. Das Auffrischen sollte für den Anwender bzw. für die Systemumgebung unsichtbar sein, d.h. nicht durch eine Einschränkung der Funktionalität bewirkt werden.
  • Eine solche Auffrischsteuerung ist jedoch nur mit Einschränkungen möglich, weil üblicherweise bestimmte SRAM-Zugriffe möglich sind, die zwangsläufig eine Verletzung der Auffrischperiode nach sich ziehen. Die Auffrischperiode bestimmt sich aus der Anzahl der Zellen und der Architektur des Speichers und bestimmt, in welcher Zeit eine Speicherzelle wieder aufgefrischt werden muss, damit die darin gespeicherte Information nicht verloren geht.
  • Damit sich also ein PSRAM wie ein SRAM verhält, kann eine Auffrischanforderung nur dann bedient werden, wenn es eine Einschränkung bezüglich der vom Anwender bzw. von der Systemumgebung initiierten Lese-/Schreibzugriffe gibt. Im Normalbetrieb kann ein Auffrischen nur dann ausgeführt werden, wenn die Speicherschaltung deselektiert ist. Eine Speicherschaltung ist gewöhnlich deselektiert, wenn keine Lese- und Schreibzugriffe auf die Speicherschaltung vorgenommen werden. Das Auswählen der Speicherschaltung erfolgt üblicherweise über ein Speicherauswahlsignal.
  • Wird die Speicherschaltung länger aktiv gehalten, d.h. selektiert, ergibt sich folgendes Problem: Nach Ablauf der Auffrischperiode wird eine Auffrischanforderung an die Steuerung des PSRAM ausgegeben. Diese kann jedoch nicht bearbeitet werden, weil die Speicherschaltung noch aktiv ist, d.h. es läuft ein Zugriff, oder es kann jederzeit ein Zugriff gestartet werden, der nicht durch einen Auffrischzugriff unterbrochen werden darf. Nach Ablauf einer weiteren Auffrischperiode erfolgt eine weitere Auffrischanforderung, die ebenfalls nicht abgearbeitet werden kann, solange die Speicherschaltung selektiert ist. Das bedeutet, es kann zur Aufsummierung von Auffrischanforderungen kommen. In der Zwischenzeit droht ein Informationsverlust, da einige oder alle Speicherzellen ihre Informationen verlieren können.
  • Wird dann die Speicherschaltung deselektiert, können möglicherweise nicht alle Auffrischanforderungen bearbeitet werden, bevor ein erneuter Schreib-/Lesezugriff gestartet wird. Die Folge ist wieder, dass die Auffrischvorgänge nicht mit der erforderlichen Auffrischperiode ausgeführt werden, und es somit zum Datenverlust kommt.
  • PSRAMs sind also nur unter bestimmten Einschränkungen zu SRAMs kompatibel. D.h., es ergibt sich ein Nachteil für PSRAMs, weil diese nicht in allen Systemen ohne zusätzlichen technischen Aufwand einsetzbar sind.
  • Bisher wurde dieses Problem umgangen, indem bestimmte zusätzliche Restriktionen in den Spezifikationen für PSRAMs definiert werden. Wenn diese Restriktionen von der Systemumgebung eingehalten werden, ist garantiert, dass der in dem PSRAM befindliche DRAM-Speicher in regelmäßigen Abständen aufgefrischt wird, so dass keine Informationen verloren gehen. Solche Restriktionen können beispielsweise die maximale Zeit, in der die Speicherschaltung selektiert ist, die Zeit, innerhalb der ein Adresswechsel mit neuer Zeilenadresse stattge funden haben muss und die Mindestzeit für ein aktives Schreibsignal sein.
  • Die Druckschrift US 2002/0027821 A1 offenbart einen pseudostatischen Speicherbaustein, der gemäß einem Betriebsmodussignal in einem ersten oder zweiten Betriebsmodus betrieben werden kann. In dem ersten Betriebsmodus wird ein interner Auffrischvorgang gemäß einem ersten Auffrischmodus durchgeführt, wobei ein Auffrischvorgang synchron mit einem Adresswechselsignal durchgeführt wird, nachdem das Auffrischanforderungssignal generiert worden ist. In dem zweiten Betriebsmodus wird ein interner Auffrischvorgang gemäß einem zweiten Auffrischmodus durchgeführt, wobei ein Auffrischen der Speicherzellen unabhängig von dem Adresswechselsignal bei dem Auffrischanforderungssignal durchgeführt wird. Somit wird gemäß dem ersten Betriebsmodus das Auffrischen erst nach Beenden des Speicherzugriffs durchgeführt oder gemäß dem zweiten Betriebsmodus unabhängig von einem evtl. durchgeführten Speicherzugriff vorgenommen. Die Betriebsmodi werden gemäß einem von außen vorgegebenen Betriebsmodussignal eingenommen.
  • In der Druckschrift „30μA Data-Retention Pseudostatic RAM with Virtually Static RAM Mode" IEEE Journal of Solid-State Circuits, Vol. 23 No. 1 (Feb 1988), S. 12-19 ist ein pseudostatisches RAM offenbart, das eine interne Auffrischschaltung aufweist. Wenn durch einen Speicherzugriff die Wortleitung für eine lange Zeit geöffnet ist und ein Auffrischen der Speicherzellen somit nicht möglich ist, wird die Wortleitung automatisch nach einer festgelegten Zeitperiode abgeschaltet.
  • Die Druckschrift US 6,392,958 B1 offenbart ein pseudostatisches RAM, das ein DRAM-Speicherzellenfeld umfasst. Um ausreichende Zeit zum Auffrischen der DRAM-Speicherzellen zur Verfügung zustellen, ist vorgesehen, dass die Zugriffszeit des pseudostatischen RAM gleich oder größer ist als das Doppelte der Zugriffszeit auf die DRAM-Speicherzellen.
  • Es ist Aufgabe der vorliegenden Erfindung, eine verbesserte Speiqcherschaltung zur Verfügung zu stellen, bei der von dem Anwender bzw. der Systemumgebung lediglich Restriktionen bezüglich der Schreib-/Lesegeschwindigkeit eingehalten werden müssen.
  • Diese Aufgabe wird durch die Speicherschaltung nach Anspruch 1 sowie durch das Verfahren zum Betreiben einer solchen Speicherschaltung nach Anspruch 9 gelöst.
  • Erfindungsgemäß ist eine Speicherschaltung, insbesondere eine pseudostatische Speicherschaltung, die über ein Speicherauswahlsignal selektierbar ist, vorgesehen. Die Speicherschaltung weist Speicherbereiche und eine Steuerschaltung auf, um einen Speicherbereich der Speicherschaltung gemäß einem Auffrischanforderungssignal aufzufrischen. Die Steuerschaltung führt ein Auffrischen des Speicherbereiches an einer Auffrischadresse nach Empfangen des Auffrischanforderungssignals durch Generieren eines Auffrischsignals durch, wenn die Speicherschaltung deselektiert wird oder wenn bei Selektierung der Speicherschaltung durch das Speicherauswahlsignal der Zugriff auf den Speicherbereich vor dem Generieren eines weiteren Auffrischanforderungssignals beendet ist (erster Betriebsmodus). Die Steuerschaltung unterbricht ein Zugreifen auf den Speicherbereich zum Schreiben und Auslesen von Daten und führt ein Auffrischen des Speicherbereiches durch Generieren eines Auffrischsignals durch, wenn die Speicherschaltung selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich ein weiteres Auffrischanforderungssignal empfangen wird (zweiter Betriebsmodus).
  • Die Steuerschaltung für die Speicherschaltung sieht also vor, dass zwei Betriebsarten unterschieden werden können. In der ersten Betriebsart wird eine Auffrischanforderung erst dann bedient, wenn die Speicherschaltung deselektiert ist oder ein Zugriff gestartet wird, der ein Abarbeiten eines Auffrisch zugriffs ohne Einschränkung auf den normalen Schreib-/Lesebetrieb erlaubt.
  • Wird die Speicherschaltung innerhalb einer Auffrischperiode nicht deselektiert und ist der Zugriff auf den Speicherbereich noch im Gange, kann auch kein Auffrischen ausgeführt werden. Sobald ein zweites Auffrischanforderungssignal aufläuft, schaltet die Steuerschaltung in den zweiten Betriebsmodus um. Nun wird unabhängig vom aktuellen Zugriff ein Auffrischvorgang eingefügt. D.h., ein aktueller Zugriff wird unterbrochen und ein Auffrischen des jeweiligen Speicherbereiches durchgeführt. In den ersten Betriebsmodus wird zurückgekehrt, wenn die aufgelaufenen Auffrischanforderungen gemäß dem Auffrischanforderungssignal und dem weiteren Auffrischanforderungssignal abgearbeitet wurden.
  • Auf diese Weise ist es möglich, eine Speicherschaltung zur Verfügung zu stellen, die lediglich mit Restriktionen bezüglich der Schreib-/Lesegeschwindigkeit betrieben werden kann. Wird die Speicherschaltung nämlich so betrieben, dass Auffrischanforderungen im Wesentlichen zeitnah zu einem eingehenden Auffrischanforderungssignal abgearbeitet werden können, so arbeitet die Speicherschaltung im Normalbetrieb. In einen langsamen Modus, das ist der zweite Betriebsmodus, wird die Speicherschaltung überführt, wenn die Zugriffe auf die Speicherschaltung derart sind, dass zwischen den einzelnen Zugriffen auf die Speicherschaltung kein Auffrischvorgang vorgenommen werden kann.
  • Auffrischvorgänge können in der Regel zwischen Schreib- bzw. Lesezugriffe eingeschoben werden, wenn ein Wechsel der Zeilenadresse vorgenommen wird. Nicht möglich ist ein Einschieben von Auffrischvorgängen, wenn die Zugriffe, auf Speicherzellen innerhalb einer Zeile, d.h. innerhalb einer Wortleitung, erfolgt.
  • Es kann vorgesehen sein, dass die Steuerschaltung eine Auffrischschaltung umfasst, um Speicherbereiche an vorgegebenen Auffrischadressen abhängig von dem Auffrischsignal zum Erhalt der gespeicherten Informationen aufzufrischen.
  • Vorzugsweise ist vorgesehen, dass die Steuerschaltung einen Auffrischanforderungszähler, der durch das Auffrischanforderungssignal inkrementierbar ist und eine Auffrischsteuerschaltung aufweist, um abhängig von dem Zählerstand des Auffrischanforderungszählers das Auffrischsignal zu generieren.
  • Das Auffrischanforderungssignal wird vorzugsweise von einer Auffrischanforderungsschaltung, die mit dem Auffrischanforderungszähler verbunden ist, zu vorgegebenen Zeiten generiert. auf diese Weise können die Auffrischvorgänge in regelmäßigen zeitlichen Abständen angefordert werden.
  • Die Auffrischsteuerschaltung generiert ein Auffrischsignal, wenn ein Auffrischanforderungssignal empfangen wurde und die Speicherschaltung deselektiert ist oder bei Selektierung der Speicherschaltung durch das Speicherauswahlsignal während eines Zugreifens auf die Speicherschaltung ein Auffrischen des Speicherbereiches an einer Auffrischadresse möglich ist. Ein Auffrischsignal wird ebenfalls generiert, wenn die Speicherschaltung selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich ein weiteres Auffrischanforderungssignal empfangen wird.
  • Vorzugsweise ist der Auffrischanforderungszähler geeignet, um ein erstes Auffrischzählersignal und ein zweites Auffrischzählersignal an die Auffrischsteuerschaltung zu senden. Das erste Auffrischzählersignal gibt an, wenn ein Auffrischanforderungssignal vom Auffrischanforderungszähler empfangen wurde. Das zweite Auffrischzählersignal wird generiert, wenn ein weiteres Auffrischanforderungssignal im Auffrischanforderungszähler empfangen wurde. Der Auffrischanforderungszähler generiert also ein erstes und ein zweites Auffrischzählersig nal, die der Anzahl von noch nicht abgearbeiteten Auffrischanforderungssignalen entsprechen.
  • Vorzugsweise entspricht der Speicherbereich einer oder mehrerer Wortleitungen der Speicherschaltung. Während zwischen Zugriffen auf Speicherzellen, die innerhalb einer Wortleitung liegen, kein Auffrischvorgang möglich ist, so ist bei Zugriffen auf Speicherzellen, bei der die Wortleitung gewechselt wird, ein Auffrischen an einer anderen Wortleitungsadresse möglich.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Betreiben einer Speicherschaltung vorgesehen. In einem ersten Betriebsmodus wird dabei ein Auffrischen eines Speicherbereiches an einer Auffrischadresse nach Empfangen eines Auffrischanforderungssignals durchgeführt. Der erste Betriebsmodus wird unter der Bedingung eingenommen, wenn die Speicherschaltung deselektiert ist oder wenn bei einem Auswählen der Speicherschaltung das Zugreifen auf den Speicherbereich vor dem Empfangen eines weiteren Auffrischanforderungssignals beendet wird. In einem zweiten Betriebsmodus wird ein Zugreifen auf den Speicherbereich zum Schreiben und Auslesen von Daten unterbrochen und ein Auffrischen des Speicherbereiches durchgeführt, wenn die Speicherschaltung selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich nach einem Auffrischanforderungssignal ein weiteres Auffrischanforderungssignal empfangen wird.
  • Eine bevorzugte Ausführungsform der Erfindung wird im Folgenden anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
  • 1 schematisch eine bevorzugte Ausführungsform einer erfindungsgemäßen Speicherschaltung;
  • 2 ein Signal-Zeit-Diagramm, das die Bedingung beim Übergang auf den Langsambetrieb darstellt;
  • 3 ein Signal-Zeit-Diagramm, das die Bedingung beim Übergang von dem Langsambetrieb auf den Normalbetrieb ohne Wortleitungsadresswechsel darstellt;
  • 4 ein Signal-Zeit-Diagramm, das die Bedingung beim Übergang von dem Langsambetrieb auf den Normalbetrieb darstellt mit Wortleitungsadresswechsel; und
  • 5 ein Flussdiagramm zur Veranschaulichung des erfindungsgemäßen Verfahrens.
  • Die Speicherschaltung weist eine Steuerschaltung 1 und ein Speicherzellenfeld 2 auf, das in Speicherbereiche 3 unterteilt ist. Das Speicherzellenfeld 2 weist dynamische Speicherzellen (nicht gezeigt) auf, die in regelmäßigen Zeitabständen aufgefrischt werden müssen, damit durch Leckströme die Ladung der in den Speicherzellen enthaltenen Speicherkapazitäten nicht abfließen und somit ein Informationsverlust auftritt.
  • Das Auffrischen der Speicherzellen wird mit Hilfe einer Auffrischschaltung 4 vorgenommen, die mit dem Speicherzellenfeld 2 verbunden ist. Die Auffrischschaltung 4 ist mit einem Auffrischadressgenerator 5 verbunden, der die Auffrischadressen, die den Speicherbereich angeben, der aufgefrischt werden soll, generieren. Erhält die Auffrischschaltung 4 über eine Auffrischsignalleitung 6 das Auffrischsignal, so wird in dem Speicherzellenfeld 2 ein Auffrischvorgang gestartet. Der Auffrischvorgang wird in dem Speicherbereich 3 durchgeführt, der durch die vom Auffrischadressgenerator 5 vorgegebene Auffrischadresse angegeben ist.
  • Der Auffrischadressgenerator 5 ist vorzugsweise so gestaltet, dass die Auffrischadresse inkrementiert wird, sobald ein Auffrischsignal von der Auffrischschaltung 4 an den Auffrischadressgenerator 5 weitergeleitet wird. Anstelle der Inkrementierung können auch beliebige andere Adressgenerierungsverfahren vorgesehen sein, wobei gewährleistet sein muss, dass alle möglichen Auffrischadressen zyklisch durchlaufen werden, so dass jede der Speicherzellen aufgefrischt wird, bevor sie ihre Information verliert.
  • Das Auffrischsignal wird von einer Auffrischsteuerschaltung 7 generiert. Die Auffrischsteuerschaltung 7 ist mit einem Auffrischanforderungszähler 8 verbunden, der ein Auffrischanforderungssignal von einem Auffrischanforderungssignalgenerator 9 erhält. Der Auffrischanforderungssignalgenerator 9 erzeugt in vorbestimmten regelmäßigen Abständen ein Auffrischanforderungssignal, um anzuzeigen, dass ein Speicherbereich 3 des Speicherzellenfeldes 2 aufgefrischt werden soll. Die regelmäßigen Abstände sind so bemessen, dass die Zeit, die zum Auffrischen aller Speicherbereiche, die gemäß einem Auffrischanforderungssignal aufgefrischt werden sollen, innerhalb einer Zeit aufgefrischt werden, in der die in den Speicherzellen enthaltene Information in keinem Fall verloren geht. Das Auffrischanforderungssignal inkrementiert den Zählerstand des Auffrischzählers 8. Der Auffrischzähler 8 ist mit einer ersten Auffrischzählersignalleitung 10 und einer zweiten Auffrischzählersignalleitung 11 mit der Auffrischsteuerschaltung 7 verbunden. Wird der Auffrischzähler 8 inkrementiert, so wird dies durch das erste Auffrischzählersignal auf der ersten Auffrischzählersignalleitung 10 angezeigt. Wurde der Auffrischzähler 8 bereits um 1 inkrementiert und erfolgt eine erneute Inkrementierung aufgrund eines weiteren Auffrischanforderungssignals von dem Auffrischanforderungssignalgenerator 9, so wird ein zweites Auffrischzählersignal generiert, das über die zweite Auffrischzählersignalleitung 11 an die Auffrischsteuerschaltung 7 übermittelt wird.
  • Die Auffrischsteuerschaltung 7 generiert ein Auffrischsignal, um mit Hilfe der Auffrischschaltung 4 einen Auffrischvorgang abhängig von der Anzahl der aufgelaufenen Auffrischanforderungssignale im Auffrischzähler 8, unmittelbar durchzuführen. Das Auffrischsignal wird generiert, wenn von der Auffrischsteuerschaltung 7 ein erstes Auffrischzählersignal empfangen wurde und wenn die Speicherschaltung gemäß einem Speicheraus wahlsignal deselektiert ist oder wenn das erste Auffrischzählersignal empfangen wurde und bei Selektierung der Speicherschaltung durch das Speicherauswahlsignal DS während eines Zugreifens auf das Speicherzellenfeld ein Auffrischen des Speicherbereiches 3 an einer Auffrischadresse möglich ist.
  • Wurde ein Auffrischsignal generiert, so wird dieses über die Auffrischsignalleitung 6 an den Auffrischanforderungszähler 8 geleitet, um diesen zu dekrementieren. Dadurch wird im Auffrischanforderungszähler 8 angezeigt, dass das Auffrischanforderungssignal zu einem Auffrischsignal geführt hat und somit ein Auffrischen eines der Speicherbereiche vorgenommen worden ist.
  • Das Speicherzellenfeld weist Speicherzellen (nicht gezeigt) auf, die über Wortleitungen und Bitleitungen adressierbar sind. Bei Adressieren einer Speicherzelle wird die Wortleitung aktiviert, wonach die Ladung der Speicherzellen auf die jeweiligen Bitleitungen fließen und diese nach ihrem Verstärken in den Ausleseverstärkern als Daten über die Bitleitungen ausgelesen werden können. Das Schreiben und Lesen von Daten auf Speicherzellen, die innerhalb einer Wortleitung liegen, erfordert keine erneute Aktivierung der Wortleitung und ist daher erheblich schneller als das Schreiben und Lesen von Daten, die auf verschiedenen Wortleitungen liegen. Denn bevor auf eine Speicherzelle an einer Wortleitung zugegriffen werden kann, wird die jeweilige Wortleitung aktiviert. Dieses Aktivieren erfolgt bei Zugriffen auf Speicherzellen einer Wortleitung nur einmal, bevor das Zugreifen auf die Speicherzellen der Wortleitung beginnt. Wird auf eine Speicherzelle an einer anderen Wortleitung zugegriffen, wird die vorherige Wortleitung deaktiviert und die neue Wortleitung aktiviert. Zwischen dem Deaktivieren der vorherigen Wortleitung und dem Aktivieren der neuen Wortleitung ist es möglich, einen Auffrischvorgang durchzuführen.
  • Aus diesem Grunde ist die Auffrischsteuerschaltung 7 ebenso wie ein Adressdecodierer 12, über den Wortleitungen und Bitleitungen adressiert werden können, auch mit den Adressleitungen zur Adressierung des Speicherzellenfeldes 2 verbunden. Die Auffrischsteuerschaltung 7 ist somit in der Lage, festzustellen, ob ein Auffrischsignal über die Auffrischsignalleitung 6 an die Auffrischschaltung 4 gesendet werden darf, ohne ein Zugreifen auf die Speicherzellen einer Wortleitung zu unterbrechen. Das Auffrischsignal wird also dann gesendet, wenn nach einem Empfangen des ersten Auffrischzählersignals die Speicherschaltung über das Auswahlsignal DS ausgewählt bleibt und nach dem Empfangen des ersten Auffrischzählersignals ein Adresswechsel erfolgt, der das Aktivieren einer neuen Wortleitung erfordert.
  • Die Auffrischsteuerschaltung 7 sendet in jedem Fall ein Auffrischsignal über die Auffrischsignalleitung 6 an die Auffrischschaltung 4, wenn ein zweites Auffrischzählersignal über die zweite Auffrischzählersignalleitung 11 empfangen wurde, das angibt, dass in dem Auffrischzähler 8 ein weiteres Auffrischanforderungssignal eingegangen ist, ohne dass das vorherige Auffrischanforderungssignal abgearbeitet werden konnte. In diesem Fall wird das Auffrischsignal auch dann gesendet, wenn auf Speicherzellen zugegriffen wird, die sich entlang einer Wortleitung befinden. Das Senden des Auffrischsignals an die Auffrischschaltung 4 unterbricht sofort den Schreib-/Lesevorgang auf das Speicherzellenfeld 2 und führt das Auffrischen durch. Dies erfolgt, indem der gerade durchgeführte Lese- oder Schreibzugriff auf eine Speicherzelle beendet wird, d.h. die betreffende Wortleitung deaktiviert wird und anschließend eine Wortleitung zum Auffrischen aktiviert und anschließend deaktiviert wird. Erst dann kann der Schreib-/Lesezugriff auf das Speicherzellenfeld 2 durch Aktivieren der ursprünglichen oder einer neuen Wortleitung fortgesetzt werden.
  • Es wird dann in den Normalbetrieb zurückgekehrt, wenn in der Zwischenzeit kein weiteres Auffrischanforderungssignal in dem Auffrischzähler 8 eingeht. Es wird in den Langsambetrieb jedoch verblieben, wenn in der Zwischenzeit ein weiteres Auffrischanforderungssignal eingeht.
  • Auf diese Weise wird die Steuerung des PSRAMs so erweitert, dass zwei Betriebsarten unterschieden werden können. Die Betriebsarten sind der Normalbetrieb und der Langsambetrieb. Im Normalbetrieb wird eine Refresh-Anforderung erst dann bedient, wenn der Chip deselektiert ist oder ein Zugriff gestartet wird, der ein Abarbeiten eines Auffrischzugriffs ohne Einschränkung auf den normalen Schreib-/Lesebetrieb erlaubt. Wird die Speicherschaltung innerhalb der Auffrischperiode nicht deselektiert und auch beim Zugreifen auf das Speicherzellenfeld kein Wechsel der Wortleitung vorgenommen, wird auch kein Auffrischvorgang ausgeführt. Sobald jedoch ein zweites Auffrischanforderungssignal aufläuft, schaltet die Auffrischsteuerschaltung 7 in den Langsambetrieb um. Nun wird unabhängig vom aktuellen Zugriff ein Auffrischvorgang eingefügt. Anschließend wird wieder in den Normalbetrieb zurückgekehrt, wenn zwischenzeitlich kein weiteres Auffrischanforderungssignal eingegangen ist.
  • Unter bestimmten in Applikationen sinnvollen Annahmen führt eine Unterbrechung eines Schreib-/Lesezugriffs, ausgelöst durch das Umschalten in den Langsambetrieb zu keinen Einschränkungen für den Anwender bzw. für die Systemumgebung, in der die Speicherschaltung betrieben wird. D.h., bei einem Lesezugriff werden gültigen Daten ausgelesen, bei einem Schreibzugriff werden Daten richtig geschrieben. Es kommt dabei zu keinerlei Datenverlusten oder dem Lesen oder Schreiben von falschen Daten.
  • In 2 sind die Signalverläufe bei einem Umschalten von dem Normalbetrieb B1 in den Langsambetrieb B2 dargestellt. Das obere Signal entspricht dem Auffrischanforderungssignal AAS, das in Form eines kurzen Pulses zu Beginn jeder durch den Auffrischanforderungssignalgenerator 9 generiert wird. Der Auffrischzugriff beträgt beispielsweise 30 ns, in denen jeweils ein kurzer Puls generiert wird. Das Auffrischanforderungssignal inkrementiert den Auffrischzähler 8, dessen Zählerstand als zweites Signal Z dargestellt ist. Als drittes ist das Speicherauswahlsignal DS dargestellt, wobei die Speicherschaltung ausgewählt ist, wenn sich das Speicherauswahlsignal im Low-Zustand befindet.
  • Ursprünglich befindet sich die Auffrischsteuerschaltung 7 im Normalbetrieb B1 und bleibt im Normalbetrieb, wenn durch das erste Auffrischanforderungssignal AAS der Zählerstand des Auffrischzählers 8 auf "1" gesetzt wurde. Erst wenn der Zählerstand nicht druch das Auffrischsignal der Auffrischsteuerschaltung 7 dekrementiert wird und ein weiteres Auffrischanforderungssignal eingeht, so dass sich der Zählerstand auf "2" erhöht, wird in den Langsambetrieb B2 umgeschaltet.
  • In 3 ist dargestellt, wie in den Langsambetrieb B2 umgeschaltet wird und in den Normalbetrieb B1 zurückgekehrt wird, wenn während des Langsambetriebs B2 kein Wechsel der Wortleitungsadresse erfolgt. Das obere Signal ist das Speicherauswahlsignal DS, das zu Beginn in den Low-Zustand wechselt, wodurch die Speicherschaltung ausgewählt wird. Das nachfolgende Signal ist ein Schreibzugriffsaktivierungssignal WE, das vor einem Schreibzugriff auf Speicherzellen einer Wortleitung gesendet wird. Das Schreibzugriffsaktivierungssignal WE aktiviert eine Wortleitung, wenn es sich im Low-Zustand befindet.
  • Das folgende Signal gibt die anliegende Adresse A an, die sich je nach zugegriffener Speicherzelle während einer aktivierten Wortleitung ändern kann. Das vierte Signal zeigt den Zählerstand des Auffrischzählers 8.
  • Nachfolgend werden die zeitlichen Abschnitte angegeben, in der die Speichertätigkeit bezeichnet wird. Mit der fallenden Flanke des Schreibzugriffsaktivierungssignals WE wird die durch die Adresse angegebene Wortleitung aktiviert. Nun auflaufende Auffrischanforderungssignale inkrementieren nun den Auffrischzähler 8. Gestrichelt dargestellt ist eine normale Operation der Speicherschaltung, bei der in kürzeren Abständen als einer Auffrischperiode die Wortleitungen durch das Schreibzugriffsaktivierungssignal deaktiviert und wieder aktiviert werden. Die Speicherschaltung befindet sich in dem Normalbetrieb B1. Ist der Zählerstand Z des Auffrischzählers 8 aquf "1" und eine der Wortleitungen aufgrund eines Schreibzugriffsaktivierungssignals aktiviert und ergeht ein weiteres Auffrischanforderungssignal AAS, so ändert sich der Zählerstand des Auffrischzählers 8 auf "2". Dies bedeutet, dass zwei Auffrischanforderungssignale aufgelaufen sind, ohne dass diese abgearbeitet werden konnten. In diesem Fall wird innerhalb der Zeit TC die Wortleitung geschlossen, obwohl evtl. weitere Speicherzellen auf der Wortleitung beschrieben werden sollen. Nach dem Schließen der Wortleitung wird der Auffrischvorgang innerhalb der Zeit TR durchgeführt, wozu die Auffrischsteuerschaltung 7 ein Auffrischsignal generiert. Dieses Auffrischsignal dekrementiert den Auffrischzähler 8. Wenn nach Beenden des Auffrischvorgangs im Speicherzellenfeld 2 der Auffrischzähler den Wert "1" hat, d.h., kein weiteres Auffrischanforderungssignal AAS ist während des Auffrischvorgangs, d.h. während der Zeiten TR und TC, generiert worden, so wird die Speicherschaltung im Normalbetrieb B1 Weiterbetrieben. D.h., es wird erneut die zuvor adressierte Wortleitung aktiviert, um den Schreibvorgang an den übrigen Speicherzellen fortzusetzen.
  • In 4 ist ein der 3 ähnliches Zeitdiagramm dargestellt. Es unterscheidet sich dadurch, dass während des Auffrischvorgangs eine neue Adresse A angelegt wird. In diesem Fall wird nach Beendigung des Auffrischvorgangs gemäß der neuen Adresse die neue Wortleitung aktiviert, um den Schreibvorgang auf der neuen Wortleitung fortzusetzen. Die Angaben der 2 bis 4 gelten im Wesentlichen auch für Lesezugriffe.
  • Für die Anwendungsumgebung ist die Verwendung einer solchen Speicherschaltung vorteilhaft, und unter bestimmten sinnvollen Annahmen führt eine Unterbrechung eines Schreib-/Lesezugriffs, ausgelöst durch das Umschalten in den Langsambetrieb B2, zu keinen Einschränkungen für den Anwender.
  • Im Normalbetrieb generiert ein Prozessor Kommandos, Adressen und Daten mit einer bestimmten Frequenz, die viel größer ist als die Auffrischrate, d.h. 1/Auffrischperiode, des PSRAMs. Bestimmte Kommandos erlauben das Einfügen eines Auffrischzugriffs. Z.B. erlaubt das Deselektieren der Speicherschaltung mit Hilfe des Signals DS = 1 das Starten eines internen Auffrischzugriffs. Weitere Kommandos sind z.B. das Lesen/Schreiben auf eine neue PSRAM Wortleitungsadresse, wobei beim Wechsel der Wortleitungsadresse ebenfalls für den Anwender unsichtbar ein Auffrischvorgang ausgeführt werden kann. Die dafür benötigte Zeit wird von der Systemumgebung üblicherweise zugestanden. Der Normalbetrieb erlaubt somit die Abarbeitung eines Auffrischzugriffs innerhalb der erforderlichen Auffrischperiode.
  • Im Langsambetrieb generiert der Prozessor Kommandos, Daten und Adressen mit einer Frequenz, die kleiner ist als die notwendige Auffrischrate. Die Schreib-/Lesedaten werden ebenfalls mit dieser Frequenz gesendet bzw. erwartet. Da ein Auffrischzugriff ca. 30 ns dauert, d.h. im Verhältnis viel kürzer dauert als ein Schreib-/Lesezugriff, der ca. 10 μs dauert, kann ein Schreib-/Lesezugriff immer richtig begonnen bzw. abgeschlossen werden.
  • Ziel der Schaffung eines solchen PSRAMs ist es, eine Speicherschaltung zur Verfügung zu stellen, die im Wesentlichen kompatibel zu einem herkömmlichen statischen Speicher ist. Ein solches PSRAM kann eingesetzt werden, ohne ein zusätzli che Hardware- und/oder Software-Anpassung für die Substitution von statischen Speichern in existierenden Systemen notwendig zu machen. Darüber hinaus ist es nicht notwendig, zusätzliche Timing-Restriktionen in der Spezifikation der Speicherschaltung zur Gewährleistung der Auffrischperiode vorzusehen.
  • In 5 ist ein Flussdiagramm des erfindungsgemäßen Verfahrens dargestellt. In einem Abfrageschritt S1 wird abgefragt, ob eine Auffrischanforderung erfolgt ist. Diese Anfrage wird so lange durchgeführt, bis das Auffrischanforderungssignal generiert wurde. In einem zweiten Abfrageschritt S2 wird festgestellt, ob die Speicherschaltung durch das Speicherauswahlsignal DS aktiviert ist oder nicht. Ist die Speicherschaltung nicht aktiviert, so wird das Auffrischen gemäß einem Auffrischsignal in einem Schritt S3 durchgeführt. Erfolgt das Auffrischanforderungssignal während die Speicherschaltung ausgewählt ist, so wird in einem Abfrageschritt S4 festgestellt, ob bei Lese- oder Schreibzugriffen ein Wechsel der Wortleitung erfolgt. Erfolgt ein Wechsel der Wortleitung, so wird nach dem Deaktivieren der Wortleitung das Auffrischen gemäß der Auffrischadresse in Schritt S3 durchgeführt. Erfolgt kein Wechsel der Wortleitung während des Zugreifens auf die Speicherschaltung, so wird in Abfrageschritt S5 festgestellt, ob ein weiteres Auffrischanforderungssignal ergangen ist. Die Abfrage nach dem Wechsel der Wortleitungsadresse wird entweder so lange ausgeführt, bis ein Wechsel der Wortleitungsadresse erfolgt ist oder bis ein weiteres Auffrischanforderungssignal ergangen ist. Ist ein weiteres Auffrischanforderungssignal ergangen, so wird der aktuelle Speicherzugriff durch Schließen der Wortleitung in einem Schritt S6 beendet. Anschließend wird der Auffrischvorgang gemäß dem Schritt S3 durchgeführt.
  • Ist während des Auffrischvorgangs in Schritt S3 ein weiteres Auffrischanforderungssignal aufgelaufen, so wird auch gemäß dem neuen Auffrischanforderungssignal ein Auffrischen durchgeführt, ohne einen weiteren Speicherzugriff zuzulassen. Ist kein weiteres Auffrischanforderungssignal in dem Abfrageschritt S7 aufgelaufen, so wird, da der Auffrischzählerstand nur noch ein aufgelaufenes Auffrischanforderungssignal anzeigt, zu dem Abfrageschritt S2 zurückgesprungen.
  • 1
    Speicherschaltung
    2
    Speicherzellenfeld
    3
    Speicherbereiche
    4
    Auffrischschaltung
    5
    Auffrischadressgenerator
    6
    Auffrischsignalleitung
    7
    Auffrischsteuerschaltung
    8
    Auffrischzähler
    9
    Auffrischanforderungssignalgenerator
    10
    erste Auffrischzählerleitung
    11
    zweite Auffrischzählerleitung
    12
    Adressdecoder
    DS
    Speicherauswahlsignal
    A
    Adresssignal
    AAS
    Auffrischanforderungssignal
    Z
    Zählerstand

Claims (9)

  1. Speicherschaltung (1), insbesondere eine pseudostatische Speicherschaltung (1), die über ein Speicherauswahlsignal (DS) selektierbar ist, wobei die Speicherschaltung (1) Speicherbereiche (3) und eine Steuerschaltung aufweist, um einen Speicherbereich (3) der Speicherschaltung gemäß einem Auffrischanforderungssignal aufzufrischen, wobei die Steuerschaltung ein Auffrischen des Speicherbereiches (3) an einer Auffrischadresse nach Empfangen des Auffrischanforderungssignals (AAS) durch Generieren eines Auffrischsignals durchführt, wenn die Speicherschaltung (1) deselektiert ist oder wenn bei Selektierung der Speicherschaltung (1) durch das Speicherauswahlsignal (DS) der Zugriff auf den Speicherbereich (3) vor dem Generieren eines weiteren Auffrischanforderungssignals beendet wird, wobei die Steuerschaltung ein Zugreifen auf den Speicherbereich (3) zum Schreiben und Auslesen von Daten unterbricht und ein Auffrischen des Speicherbereichs durch Generieren eines Auffrischsignals durchführt, wenn die Speicherschaltung (1) selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich (3) nach dem Auffrischanforderungssignal (3) ein weiteres Auffrischanforderungssignal (AAS) empfangen wird.
  2. Speicherschaltung (1) nach Anspruch 1, wobei die Steuerschaltung eine Auffrischschaltung (4) umfasst, um Speicherbereiche (3) an vorgegebenen Auffrischadressen abhängig von dem Auffrischsignal zum Erhalt der gespeicherten Information aufzufrischen.
  3. Speicherschaltung (1) nach Anspruch 1 oder 2, wobei die Steuerschaltung einen Auffrischanforderungszähler (8), der durch das Auffrischanforderungssignal (AAS) inkrementierbar ist, und eine Auffrischsteuerschaltung (7), um abhängig von dem Zählerstand des Auffrischanforderungszählers (8) das Auffrischsignal zu generieren.
  4. Speicherschaltung (1) nach einem der Ansprüche 1 bis 3, wobei die Steuerschaltung eine Auffrischanforderungsschaltung (91 umfasst, die mit dem Auffrischanforderungszähler (8) verbunden ist, um ein Auffrischanforderungssignal (AAS) zu vorgegebenen Zeiten zu generieren.
  5. Speicherschaltung (1) nach Anspruch 3 bis 4, wobei die Auffrischsteuerschaltung (7) ein Auffrischsignal generiert, wenn ein Auffrischanforderungssignal (AAS) empfangen wurde und die Speicherschaltung (1) deselektiert ist oder bei Selektierung der Speicherschaltung (1) durch das Speicherauswahlsignal (DS) während eines Zugreifens auf die Speicherschaltung (1) ein Auffrischen des Speicherbereichs (3) an einer Auffrischadresse möglich ist, oder wenn die Speicherschaltung (1) selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich (3) ein weiteres Auffrischanforderungssignal (AAS) empfangen wird.
  6. Speicherschaltung (1) nach einem der Ansprüche 3 bis 5, wobei der Auffrischanforderungszähler (AAS) geeignet ist, um ein erstes Auffrischzählersignal und ein zweites Auffrischzählersignal an die Auffrischsteuerschaltung (7) zu senden.
  7. Speicherschaltung (1) nach einem der Ansprüche 3 bis 6, wobei die Auffrischsteuerschaltung (7) mit dem Auffrischanforderungszähler (8) verbunden ist, um beim Generieren des Auffrischsignals den Auffrischanforderungszähler (8) zu dekrementieren.
  8. Speicherschaltung nach einem der Ansprüche 1 bis 7, wobei der Speicherbereich (3) eine Wortleitung der Speicherschaltung (1) aufweist.
  9. Verfahren zum Betreiben einer Speicherschaltung (1), insbesondere zum Betreiben einer pseudostatischen Speicherschaltung, wobei ein Auffrischen eines Speicherbereiches (3) an einer Auffrischadresse nach Empfangen eines Auffrischanforderungssignals (AAS) durchgeführt wird, wenn die Speicherschaltung deselektiert ist oder wenn bei einem Auswählen der Speicherschaltung (1) das Zugreifen auf den Speicherbereich vor dem Empfangen eines weiteren Auffrischanforderungssignals (AAS) beendet wird, wobei ein Zugreifen auf den Speicherbereich (3) zum Schreiben und Auslesen von Daten unterbrochen wird und ein Auffrischen des Speicherbereichs (3) durchgeführt wird, wenn die Speicherschaltung (1) selektiert ist und vor Beenden des Zugreifens auf den Speicherbereich (3) ein weiteres Auffrischanforderungssignal (AAS) empfangen wird.
DE10245546A 2002-09-30 2002-09-30 Pseudostatische Speicherschaltung Expired - Fee Related DE10245546B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10245546A DE10245546B3 (de) 2002-09-30 2002-09-30 Pseudostatische Speicherschaltung
US10/675,433 US6909657B2 (en) 2002-09-30 2003-09-30 Pseudostatic memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245546A DE10245546B3 (de) 2002-09-30 2002-09-30 Pseudostatische Speicherschaltung

Publications (1)

Publication Number Publication Date
DE10245546B3 true DE10245546B3 (de) 2004-05-13

Family

ID=32038194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10245546A Expired - Fee Related DE10245546B3 (de) 2002-09-30 2002-09-30 Pseudostatische Speicherschaltung

Country Status (2)

Country Link
US (1) US6909657B2 (de)
DE (1) DE10245546B3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875893B2 (en) * 2002-05-23 2005-04-05 Cephalon, Inc. Preparations of a sulfinyl acetamide
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
TWI676180B (zh) * 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027821A1 (en) * 2000-09-01 2002-03-07 Seiko Epson Corporation Refresh control for semiconductor memory device
US6392958B1 (en) * 2000-12-04 2002-05-21 Silicon7 Inc. Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331547B1 (ko) * 1999-06-01 2002-04-06 윤종용 레지스터의 저장값에 따라 리프레쉬 사이클을 조정하는 리프레쉬 제어 회로 및 이를 구비하는 동적 메모리 장치의 리프레쉬 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027821A1 (en) * 2000-09-01 2002-03-07 Seiko Epson Corporation Refresh control for semiconductor memory device
US6392958B1 (en) * 2000-12-04 2002-05-21 Silicon7 Inc. Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KAZUHIRO, S., et.al.: A 30 µA Data-Retention Pseudostatic RAM with Virtually Static RAM Mode. IEEE Journal of Solid-State Circuits, Vol. 23, No. 1, Feb. 1988, S. 12-19
KAZUHIRO, S., et.al.: A 30 muA Data-Retention Pseudostatic RAM with Virtually Static RAM Mode. IEEE Journal of Solid-State Circuits, Vol. 23, No. 1, Feb. 1988, S. 12-19 *

Also Published As

Publication number Publication date
US20040066686A1 (en) 2004-04-08
US6909657B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
DE69723105T2 (de) Speicher und verfahren zum lesen von speicherelementenuntergruppen
DE10337855B4 (de) Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
DE69725632T2 (de) Halbleiterspeicheranordnung mit "Pipeline" Betrieb
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE10214707B4 (de) Auffrisch-Mechanismus in dynamischen Speichern
EP0974977A2 (de) Integrierter Speicher
DE102006014048A1 (de) Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur
DE102004053497A1 (de) Halbleiterspeicherbauelement und Wiederauffrischverfahren
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE19613667A1 (de) Halbleiterspeichereinrichtung mit steuerbarer Fähigkeit zum Liefern einer internen Spannung
DE102005003903B4 (de) System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung
DE102008026762A1 (de) Vorrichtung und Verfahren zum Betreiben einer integrierten Schaltung
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE2326516A1 (de) Anordnung und verfahren zum automatisieren des betriebs eines dynamischen halbleiterspeichers
DE102004060579B4 (de) Verfahren und Vorrichtung zum Steuern von Auffrischzyklen eines Mehrzyklusauffrischschemas bei einem dynamischen Speicher
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE102008011091A1 (de) Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs sowie entsprechend ausgestalteter Halbleiterspeicher
DE10261459A1 (de) Halbleiterspeichervorrichtung, die auf eine Zwillingsspeicherzellen-Konfiguration umschaltbar ist
DE10245546B3 (de) Pseudostatische Speicherschaltung
DE10317364B4 (de) Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
DE10329370B3 (de) Schaltung und Verfahren zum Auffrischen von Speicherzellen eines dynamischen Speichers
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung
DE69907800T2 (de) Schnelle DRAM-Anordnung
DE102007036088A1 (de) Verfahren und Vorrichtung zum Auffrischen von Speicherzellen eines Speichers
DE102005035079B4 (de) Speichersystem, synchrones Speicherbauelement und Betriebsverfahren

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee