DE10244516A1 - Integrierte Schaltung mit einer Eingangsschaltung - Google Patents

Integrierte Schaltung mit einer Eingangsschaltung Download PDF

Info

Publication number
DE10244516A1
DE10244516A1 DE10244516A DE10244516A DE10244516A1 DE 10244516 A1 DE10244516 A1 DE 10244516A1 DE 10244516 A DE10244516 A DE 10244516A DE 10244516 A DE10244516 A DE 10244516A DE 10244516 A1 DE10244516 A1 DE 10244516A1
Authority
DE
Germany
Prior art keywords
circuit
input
signal
activation signal
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10244516A
Other languages
English (en)
Other versions
DE10244516B4 (de
Inventor
Andre SCHÄFER
Kazimierz Szczypinski
Jens Polney
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10244516A priority Critical patent/DE10244516B4/de
Priority to US10/670,662 priority patent/US7123523B2/en
Publication of DE10244516A1 publication Critical patent/DE10244516A1/de
Application granted granted Critical
Publication of DE10244516B4 publication Critical patent/DE10244516B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

Integrierte Schaltung, insbesondere um integrierte Speicherschaltung mit einer Eingangsschaltung (5), um ein Signal zu empfangen, wobei die Eingangsschaltung (5) einen Aktivierungseingang für ein Aktivierungssignal (S) aufweist, um die Eingangsschaltung (5) abhängig von dem Aktivierungssignal (S) zum Empfangen von Signalen zu aktivieren.

Description

  • Die Erfindung betrifft eine integrierte Schaltung mit einer Eingangsschaltung zum Empfangen von Signalen.
  • Integrierte Schaltungen weisen üblicherweise Signaleingänge und Signalausgänge auf. Zum Empfangen von externen Signalen sind die Signaleingänge mit Eingangsschaltungen versehen, mit denen ein von aussen anliegendes Signal empfangen und das Signal den chipinternen Schaltungen zur Verfügung gestellt wird.
  • Im einfachsten Fall bestehen solche Eingangsschaltungen aus einem Inverter, der zwei in Reihe geschaltete, komplementäre Transistoren umfaßt, an deren Steuereingängen jeweils das Eingangssignal angelegt ist. An dem Mittenanschluß der Transistoren, d.h. zwischen den beiden Transistoren, ist das invertierte Eingangssignal abgreifbar.
  • Insbesondere beim Zustandswechsel eines an einer Eingangsschaltung anliegenden Eingangssignales fließt durch die Eingangsschaltung ein Schaltstrom, der den Stromverbrauch der integrierten Schaltung erhöht. Auch können Eingangsschaltungen vorgesehen sein, die einen Ruhestromverbrauch aufweisen, so dass der Gesamtstromverbrauch der integrierten Schaltung durch den Stromverbrauch der Eingangsschaltung nicht unwesentlich mitbestimmt ist.
  • An den Eingängen der integrierten Schaltung können jedoch auch dann Eingangssignale anliegen, wenn diese Eingangssignale für eine andere integrierte Schaltung verwendet werden sollen, z.B. wenn mehrere integrierte Schaltungen an einem Bussystem anliegen, wobei eine Busleitung mit jeweils einem entsprechenden Eingang mit jedem der angeschlossenen integrierten Schaltungen verbunden ist. In diesem Fall sind alle angeschlossenen Eingangsschaltungen aktiv und detektieren das anliegende Eingangssignal, ohne dass das Eingangssignal in den nicht angesprochenen integrierten Schaltungen zu einem Auslösen einer Funktion führt. Dies erhöht den Stromverbrauch merklich, insbesondere in einem Gesamtsystem, in dem eine größere Anzahl von integrierten Schaltungen mit ihren Eingängen an einem Bussystem angeschlossen sind.
  • Es ist daher Aufgabe der vorliegenden Erfindung, den Stromverbrauch einer integrierten Schaltung zu reduzieren.
  • Diese Aufgabe wird durch die integrierte Schaltung nach Anspruch 1 und das Verfahren nach Anspruch 6 gelöst.
  • Weitere Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Erfindungsgemäß ist eine integrierte Schaltung mit einer Eingangsschaltung vorgesehen. Die Eingangsschaltung dient zum Empfangen eines Signals und zum Bereitstellen des Signals für die integrierte Schaltung. Die Eingangsschaltung weist einen Aktivierungseingang für ein Aktivierungssignal auf, um die Eingangsschaltung abhängig von dem Aktivierungssignal zum Empfangen von Signalen zu aktivieren.
  • Es ist also erfindungsgemäß eine integrierte Schaltung mit einer Eingangsschaltung versehen, die deaktivierbar ist, so dass die Eingangsschaltung keinen Ruhestrom aufnimmt bzw. keinen Schaltstrom durch das Detektieren des anliegenden Signals aufnimmt, die die Energieversorgung belasten, obwohl das Eingangssignal in der betreffenden integrierten Schaltung nicht benötigt wird.
  • Vorzugsweise kann vorgesehen sein, dass die Eingangsschaltung so geschaltet ist, dass mit Hilfe des Aktivierungssignals die Eingangsschaltung ein- oder ausschaltbar ist. D.h. die Eingangsschaltung wird abhängig von dem Aktivierungssignal mit der Stromversorgung verbunden oder von der Stromversorgung getrennt. Auf diese Weise ist es sehr effektiv möglich, die Eingangsschaltung zu deaktivieren und somit sicherzustellen, dass bei Zustandswechseln des Eingangssignals kein Strom durch die Eingangsschaltung fließt.
  • Es kann vorgesehen sein, dass die Eingangsschaltung in einer bidirektionalen Ein/Ausgangsschaltung umfaßt ist. Bei bidirektionalen Ein/Ausgangsschaltungen wird häufig beim Treiben eines Ausgangssignals mit Hilfe des Ausgangstreibers die parallel zu dem Ausgangstreiber an dem jeweiligen externen Anschluß angeschlossene Eingangsschaltung mit angesteuert. Die Eingangsschaltung empfängt dann das auf die Ausgangsleitung getriebene Signal und stellt es an dem Ausgangsknoten der Eingangsschaltung zur Verfügung, der in diesem Fall von den Schaltungen in der integrierten Schaltung abgekoppelt ist, so dass es keine Funktion auslöst. Auch bei einer bidirektionalen Ein-/Ausgangsschaltung wird also eine erhöhte Stromaufnahme bewirkt, wenn Signale von der integrierten Schaltung auf eine externe Leitung getrieben werden sollen.
  • Vorzugsweise ist vorgesehen, dass die Eingangsschaltung ein Dateneingang für eine Speicherschaltung ist, wobei eine Steuerschaltung zum Generieren des Aktivierungssignals vorgesehen ist. Die Steuerschaltung generiert das Aktivierungssignal, wenn Daten über die Eingangsschaltung in die Speicherschaltung zu schreiben sind. Es ist also vorgesehen, dass nur beim Empfangen von Daten über z.B. einen externen Datenbus die Eingangsschaltungen der Speicherschaltung aktiviert ist, während im sonstigen Betrieb der Speicherschaltung Dateneingänge deaktiviert bzw. ausgeschaltet sind.
  • Da das Schreiben von Daten in die Speicherschaltung mit Hilfe von Steuersignalen, wie z.B. dem Speicherauswahlsignal, dem Wortleitungsaktivierungssignal, dem Bitleitungsaktivierungssignal und/oder dem Schreibsignal erkennbar ist, kann in Abhängigkeit dieser Signale das Aktivierungssignal generiert werden, so dass die Eingangsschaltungen beim Auslesen aus der Speicherschaltung abgeschaltet werden können. Zeigen die zuvor genannten Signale an, dass nun in die Speicherschaltung geschrieben werden soll, so werden die Eingangsschaltungen der integrierten Schaltung durch das durch die Steuerschaltung generierte Aktivierungssignal eingeschaltet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Schalten einer Eingangsschaltung, insbesondere für eine integrierte Speicherschaltung vorgesehen, bei dem die Eingangsschaltung aktiviert wird, wenn ein Schreibzugriff auf die integrierte Speicherschaltung durchgeführt werden soll und bei dem die Eingangsschaltung deaktiviert wird, wenn kein Schreibzugriff auf die integrierte Speicherschaltung durchgeführt werden soll.
  • Eine bevorzugte Ausführungsform der erfindungsgemäßen Schaltung wird im folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 Schaltbild einer Eingangsschaltung für eine erfindungsgemäße integrierte Schaltung;
  • 2 ein Blockschaltbild einer Steuerschaltung zum Generieren des Aktivierungssignals;
  • 3 ein Schaltbild für eine Steuerschaltung zum Generieren des Aktivierungssignals; und
  • 4 ein Signalzeitdiagramm, dass die Generierung des Aktivierungssignals veranschaulicht.
  • In 1 ist eine mögliche Ausführungsform einer erfindungsgemäßen Eingangsschaltung dargestellt. Die Eingangsschaltung weist eine Inverterschaltung 5 auf, die einen ersten p-Kanal-Transistor 1 und einen n-Kanal-Transistor 2 aufweist. Der erste p-Kanal-Transistor 1 und der erste n-Kanal-Transistor 2 sind in Reihe geschaltet, wobei deren Steuereingänge mit dem zu empfangenden Eingangssignal E verbunden sind.
  • Ein erster Anschluss des ersten p-Kanal-Transistors 1 ist mit einer Ausgangsleitung 3 verbunden, auf die als Ausgangssignal A das invertierte verstärkte Eingangssignal E getrieben wird. Ein zweiter Anschluß des p-Kanal-Transistors 1 ist über einen Schalter mit einem Versorgungsspannungspotential VDD verbunden. Der Schalter ist steuerbar durch ein Aktivierungssignal S. Der Schalter ist vorzugsweise als zweiter p-Kanaltransistor 4 ausgebildet, an deren Steuereingang das Aktivierungssignal angelegt ist.
  • Der erste n-Kanaltransistor 2 ist mit einem ersten Anschluss und ebenfalls mit der Ausgangsleitung 3 verbunden. Ein zweiter Anschluss des ersten n-Kanal-Transistors 2 ist mit einem ersten Anschluss eines zweiten n-Kanal-Transistors 7 verbunden, dessen zweiter Anschluss mit einem Massepotential GND verbunden ist. Der zweite n-Kanal-Transistor 7 ist steuerbar durch das intervierte Aktivierungssignal S.
  • Herkömmliche Eingangschaltungen sind häufig in Form eines Inverters aufgebaut, wobei bei einem Wechsel des Zustandspegels des Eingangssignals kurzzeitig ein Strom zwischen dem Versorgungsspannungspotential VDD und dem Massepotential GND fließt. Während eine solche Inverterschaltung zwar einen geringen Ruhestrom hat, ist dieser jedoch bei einer größeren Anzahl solcher Eingangsschaltungen nicht vernachlässigbar, und insbesondere steigt bei häufig wechselnden Eingangssignalen der Stromverbrauch einer solchen Inverterschaltung stark an.
  • Da solche Eingangsschaltungen ständig mit Eingangssignalen verbunden werden, auch wenn die Eingangssignale nicht in der integrierten Schaltung verwendet werden sollen, fließt bei jedem Wechsel des Zustandspegels des Eingangssignals kurzzeitig ein Strom zwischen dem Versorgungsspannungspotential VDD und dem Massepotential GND, sowie ein Strom über die Ausgangsleitung, um die Kapazitäten der daran angeschlossenen Eingänge umzuladen. Bei anders aufgebauten Eingangsschaltungen kommt es auch vor, dass der Ruhestrom größer ist, so dass solche Eingangsschaltungen eine größere Belastung der Spannungsversorgungen darstellen können.
  • Mit Hilfe des zweiten p-Kanal-Transistors 4 und des zweiten n-Kanaltransistors 7 kann die Eingangsschaltung von der Versorgungsspannung abgekoppelt werden, so dass selbst bei einem anliegenden Eingangssignal kein Strom durch die Eingangsschaltung fließt. Dadurch kann der Energieverbrauch der integrierten Schaltung minimiert werden.
  • Das Aktivierungssignal S ist so gestaltet, dass es nur dann die Versorgungsspannung VDD an die Eingangsschaltung anlegt, wenn das von der Eingangsschaltung detektierte und auf die Ausgangsleitung 3 getriebene Signal in der integrierten Schaltung verwendet werden soll.
  • Auf diese Weise läßt sich Energie einsparen, insbesondere dann, wenn mehrere integrierte Schaltungen über ein gemeinsames Bussystem mit einem Eingangssignal verbunden sind. Wenn die integrierten Schaltungen nicht gleichzeitig sondern im Wechsel betrieben werden, ist dabei jeweils immer nur eine oder ein Teil der integrierten Schaltungen aktiviert, obwohl alle entsprechenden Eingangsschaltungen mit den Signalleitungen des Bussystems verbunden sind. Die Eingangsschaltungen aller integrierten Schaltungen, die mit den Signalleitungen des Bussystems verbunden sind, schalten bei jedem Wechsel des betreffenden Signals und verbrauchen Energie. Mit der erfindungsgemäßen Schaltung ist es vorteilhaft, die Eingangsschaltungen deaktivieren zu können, damit diese eine Signalverstärkung nicht vornehmen, wenn das Signal im Inneren der integrierten Schaltung nicht verwendet wird.
  • In 2 ist ein Blockdiagramm dargestellt, der die Ansteuerung von Eingangsschaltungen eines Speicherbausteins mit Hilfe einer Steuerschaltung dargestellt ist. Die Eingangssignale E in der Eingangsschaltung 5 werden dabei gesteuert durch die Steuerschaltung 6 als Ausgangssignal A auf die Ausgangsleitungen 3 getrieben.
  • Die Steuerschaltung 6 generiert ein Aktivierungssignal S das jeder der Eingangsschaltungen, die deaktivierbar sein sollen, zur Verfügung gestellt wird. Die Steuerschaltung 6 weist vier Eingänge auf, an die das Speicherauswahlsignal CS, das Wortleitungsaktivierungssignal RAS, das Bitleitungsaktivierungssignal CAS und das Schreibsignal WE angelegt sind. Die Eingangsschaltungen 5 sind Eingangsschaltungen für Datensignale und können in einer bidirektionalen Ein-/Ausgangsschaltung 8 umfasst sein.
  • Die Steuerschaltung 6 entscheidet abhängig von dem Speicherauswahlsignal CS, dem Wortleitungsaktivierungssignal RAS, dem Bitleitungsaktivierungssignal CHS und dem Schreibsignal WE, ob die Eingangsschaltungen 5 aktiviert oder deaktiviert, d.h. von der Versorgungsspannung VDD abgekoppelt sind.
  • In 3 ist ein Blockschaltbild einer möglichen Ausführungsform der Steuerschaltung 6 dargestellt. Die Eingangssignale sind in der dargestellten Ausführungsform Low-Activ-Signale, d.h. die Aktivierung einer Funktion erfolgt, wenn das jeweilig Signal von dem High-Zustand auf den Low-Zustand übergeht.
  • Das Schreibsignal wird an einen Inverter 10 angelegt, dessen Ausgang mit einem ersten Eingang eines ersten Nicht-UND-Gatters 11 verbunden ist. Das Bitleitungsaktivierungssignal CAS ist über einen zweiten Inverter 12 mit einem zweiten Eingang des Nicht-UND-Gatters 11 verbunden. Der Ausgang des ersten Nicht-UND-Gatters 11 ist mit einem ersten Eingang eines Nicht-ODER-Gatters 13 verbunden. Das Speicherauswahlsignal CS ist über einen dritten Inverter 14 mit einem ersten Anschluß eines zweiten Nichtundgatters 15 verbunden. Das Wortleitungsaktivierungssignal RAS ist mit einem zweiten Anschluß des zweiten Nicht-UND-Gatters 15 verbunden. Ein Ausgang des zweiten Nicht-UND-Gatters 15 ist mit einem zweiten Eingang des Nicht-ODER-Gatters 13 verbunden. Am Ausgang des Nicht-UND-Gatters 13 liegt das Aktivierungssignal S an.
  • In 4 ist ein Signalzeitablaufdiagramm zu der Steuerschaltung gemäß 3 dargestellt, das die Abhängigkeit der Generierung des Aktivierungssignals von dem Speicherauswahlsignal CS, dem Wortleitungsaktivierungssignal RAS, dem Bitleitungsaktivierungssignal CAS und dem Schreibsignal WE darstellt. Das Aktivierungssignal S wird dann generiert, wenn ein Schreibzugriff vorliegt und Daten in die Speicherschaltung geschrieben werden sollen. In diesem Fall müssen die Eingangsschaltungen zur Übernahme der Daten von einem Datenbus aktiviert sein.
  • Das Aktivierungssignal S wird generiert, wenn das Aktivieren der Wortleitungen abgeschlossen ist und die Daten über die Schreibleseverstärker in die Speicherzellen geschrieben werden sollen. Das Aktivieren der Wortleitungen wird durch das Wortleitungsaktivierungssignal RAS durchgeführt. Es ist beendet, wenn das RAS-Signal von dem Low-Zustand auf den High-Zustand wechselt. Anschließend oder gleichzeitig wird das Bitleitungsaktivierungssignal CAS von dem High-Zustand auf den Low-Zustand gelegt, wodurch die Schreibleseverstärker zum Schreiben der Daten in die Speicherzellen aktiviert werden. Die Auswahl der adressierten Schreibleseverstärker wird durch die mit Hilfe des Bitleitungsaktivierungssignal übernommene y-Adresse, die an den Adresseingängen deren Speicherschaltung anliegt, durchgeführt.
  • Sobald das Bitleitungsaktivierungssignal CAS aktiviert wird, werden die Eingangsschaltungen durch das Aktivierungssignal S eingeschaltet, so dass Daten von dem Datenbus in die Spei cherschaltung übernommen werden können. Wird das Bitleitungsaktivierungssignal CAS deaktiviert, wird nach einer kurzen Verzögerungszeit, die durch die Signallaufzeit der in 3 dargestellten Schaltung bedingt ist, das Aktivierungssignal S deaktiviert, so dass die Eingangsschaltungen keine auf dem Datenbus anliegenden Signale mehr empfangen können.
  • Die Verwendung einer solchen Schaltung ist insbesondere bei Speicherschaltungen sinnvoll, da häufig mehrere Speicherschaltungen an einem einzigen Datenbus angelegt werden, und einzeln mit Hilfe eines Speicherauswahlsignals CS ausgewählt werden. Die übrigen Speicherschaltungen liegen ebenfalls an dem Datenbus an und erhalten an Ihren Eingängen insbesondere an ihren Dateneingängen die auf eine der Speicherschaltungen zu schreibenden Daten, obwohl diese Daten nicht verwendet werden. Durch das Abschalten der Eingangsschaltungen wird erreicht, dass man das Empfangen der Eingangssignale durch die Eingangsschaltungen und das Treiben der Eingangssignale auf Signalleitungen innerhalb der integrierten Schaltungen vermeidet, indem die Eingangschaltung von der Versorgungsspannung abgekoppelt wird.
  • 1
    Erster p-Kanaltransistor
    2
    Erster n-Kanaltransistor
    3
    Ausgangsleitung
    4
    Zweiter p-Kanaltransistor
    5
    Eingangsschaltung
    6
    Steuerschaltung
    7
    Zweiter n-Kanaltransistor
    8
    Bidirektionale Ein-/Ausgangsschaltung
    10
    erster Inverter
    11
    erstes Nicht-UND-Gatter
    12
    zweiter Inverter
    13
    Nicht-Oder-Gatter
    14
    Dritter Inverter
    15
    Zweites Nicht-UND-Gatter
    A
    Ausgangssignal
    E
    Eingangssignal
    S
    Aktivierungssignal
    CS
    Speicherauswahlsignal
    RAS
    Wortleitungsaktivierungssignal
    CAS
    Bitleitungsaktivierungssignal
    WE
    Schreibsignal

Claims (6)

  1. Integrierte Schaltung, insbesondere integrierte Speicherschaltung, mit einer Eingangsschaltung (5), um ein Signal zu empfangen, wobei die Eingangsschaltung (5) einen Aktivierungseingang für ein Aktivierungssignal (S) aufweist, um die Eingangsschaltung (5) abhängig von dem Aktivierungssignal (S) zum Empfangen von Signalen zu aktivieren.
  2. Integrierte Schaltung nach Anspruch 1, wobei die Eingangsschaltung so gestaltet ist, dass mit Hilfe des Aktivierungssignals (S) die Eingangsschaltung (5) ein- oder ausschaltbar ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei die Eingangsschaltung (5) in einer bidirektionalen Ein-Ausgangsschaltung (8) umfasst ist.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei die Eingangsschaltung (5) einen Dateneingang für eine Speicherschaltung umfasst, wobei eine Steuerschaltung (6) zum Generieren des Aktivierungssignal (S) vorgesehen ist, wobei die Steuerschaltung (6) das Aktivierungssignal (S) generiert, wenn Daten über die Eingangsschaltung (5) in die Speicherschaltung zu schreiben sind.
  5. Integrierte Schaltung nach Anspruch 4, wobei die Steuerschaltung (6) so gestaltet ist, um abhängig von mindestens einem der Signale Schaltungsauswahlsignal (CS), dem Wortleitungsaktivierungssignal (RAS), dem Bitleitungsaktivierungssignal (CAS) und dem Schreibsignal (WE) das Aktivierungssignal (S) zu generieren.
  6. Verfahren zum Aktivieren einer Eingangsschaltung für eine integrierte Speicherschaltung, wobei die Eingangsschaltung aktiviert wird, wenn ein Schreibzugriff auf die integrierte Speicherschaltung durchgeführt wird, und wobei die Eingangsschaltung deaktiviert wird, wenn kein Schreibzugriff auf die Speicherschaltung durchgeführt wird.
DE10244516A 2002-09-25 2002-09-25 Integrierte Schaltung mit einer Eingangsschaltung Expired - Fee Related DE10244516B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10244516A DE10244516B4 (de) 2002-09-25 2002-09-25 Integrierte Schaltung mit einer Eingangsschaltung
US10/670,662 US7123523B2 (en) 2002-09-25 2003-09-25 Integrated circuit having an input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10244516A DE10244516B4 (de) 2002-09-25 2002-09-25 Integrierte Schaltung mit einer Eingangsschaltung

Publications (2)

Publication Number Publication Date
DE10244516A1 true DE10244516A1 (de) 2004-04-15
DE10244516B4 DE10244516B4 (de) 2006-11-16

Family

ID=31984027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10244516A Expired - Fee Related DE10244516B4 (de) 2002-09-25 2002-09-25 Integrierte Schaltung mit einer Eingangsschaltung

Country Status (2)

Country Link
US (1) US7123523B2 (de)
DE (1) DE10244516B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096584A (en) * 1977-01-31 1978-06-20 Intel Corporation Low power/high speed static ram
US5894229A (en) * 1996-05-24 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Input circuit of semiconductor memory device for generating an internal signal in accordance with an external signal and for applying it to an internal circuitry
US5903508A (en) * 1996-12-13 1999-05-11 Hyundai Electronics Industries Co., Ltd. Input buffer of memory device for reducing current consumption in standby mode
DE19956465A1 (de) * 1998-11-24 2000-05-31 Hyundai Electronics Ind Steuerschaltung für einen Daten-E/A-Puffer
US6137320A (en) * 1998-03-18 2000-10-24 Nec Corporation Input receiver circuit
DE19944248A1 (de) * 1999-09-15 2001-03-29 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
DE10220968A1 (de) * 2001-06-13 2003-01-02 Mitsubishi Electric Corp Taktsynchrone Halbleiterspeichervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620465A (ja) * 1991-09-02 1994-01-28 Mitsubishi Electric Corp 半導体記憶装置
KR0167299B1 (ko) * 1995-12-21 1999-02-01 문정환 메모리의 컬럼스위치 인에이블신호 발생회로
US6330186B2 (en) * 1996-02-19 2001-12-11 Citizen Watch Co, Ltd. Non-volatile semiconductor memory device having electrically programable memory matrix array
KR100380025B1 (ko) * 2001-04-18 2003-04-18 삼성전자주식회사 반도체 메모리 장치에 적용되는 입력 버퍼의 노이즈면역성 향상장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4096584A (en) * 1977-01-31 1978-06-20 Intel Corporation Low power/high speed static ram
US5894229A (en) * 1996-05-24 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Input circuit of semiconductor memory device for generating an internal signal in accordance with an external signal and for applying it to an internal circuitry
US5903508A (en) * 1996-12-13 1999-05-11 Hyundai Electronics Industries Co., Ltd. Input buffer of memory device for reducing current consumption in standby mode
US6137320A (en) * 1998-03-18 2000-10-24 Nec Corporation Input receiver circuit
DE19956465A1 (de) * 1998-11-24 2000-05-31 Hyundai Electronics Ind Steuerschaltung für einen Daten-E/A-Puffer
DE19944248A1 (de) * 1999-09-15 2001-03-29 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
DE10220968A1 (de) * 2001-06-13 2003-01-02 Mitsubishi Electric Corp Taktsynchrone Halbleiterspeichervorrichtung

Also Published As

Publication number Publication date
US7123523B2 (en) 2006-10-17
US20040056693A1 (en) 2004-03-25
DE10244516B4 (de) 2006-11-16

Similar Documents

Publication Publication Date Title
DE69819278T2 (de) Integrierte Halbleiterschaltung mit logischem Gatter mit drei Betriebszuständen
EP0104442B1 (de) Monolithisch integrierte digitale Halbleiterschaltung
DE2712735C2 (de)
DE10042388A1 (de) Nichtflüchtiger ferroelektrischer Speicher
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
WO2004049348A1 (de) Sram-speicherzelle und verfahren zum kompensieren eines in die sram-speicherzelle fliessenden leckstroms
DE4324649A1 (de) Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt
EP0282976A1 (de) Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher
DE10253872A1 (de) Speicherbauelement mit Abtastverstärkerschaltung
DE19963417A1 (de) Nichtflüchtiger ferroelektrischer Speicher
DE3329096C2 (de)
DE19651340C2 (de) Halbleiterspeichervorrichtung
EP0579862A1 (de) Integrierte Halbleiterspeicheranordnung
DE3923630C2 (de)
DE10244516B4 (de) Integrierte Schaltung mit einer Eingangsschaltung
EP0882294B1 (de) Festspeicher und verfahren zur ansteuerung desselben
DE3826418C2 (de)
DE4237589C2 (de) Spannungspumpschaltung
EP0986064A2 (de) Integrierter Halbleiterspeicher
DE4007615C2 (de) ROM Schaltung
EP0304591B1 (de) Halbleiterspeicher mit einer Signalwechsel-Erkennungsschaltung
DE2300187A1 (de) Integrierte mos-schreibschaltungsanordnung
DE60037415T2 (de) Schnittstellenverriegelung für Datenpegelübertragung
DE19918049A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zum Betreiben desselben
DE10316581B4 (de) Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee