-
Die vorliegende Erfindung betrifft
einen Schaltwandler mit einer geregelten Stromaufnahme und eine
Ansteuerschaltung zur Ansteuerung eines Schalters in einem solchen
Schaltwandler.
-
Aufgabe von Schaltwandlern mit geregelter Strom-
bzw. Leistungsaufnahme, die auch als Power Factor Controller (PFC)
be- zeichnet werden, ist es, einer Last eine Ausgangsspannung zur
Verfügung
zu stellen, die sowohl bei Laständerungen
als auch bei Änderungen
der Eingangsspannung weitgehend konstant gehalten wird. Die Eingangsspannung
ist dabei üblicherweise
eine Wechselspannung des Spannungsversorgungsnetzes, bzw. der Betrag
dieser Wechselspannung. Darüber
hinaus soll die Schaltungsanordnung einen Strom aufnehmen, der zumindest über wenige
Perioden der Netzspannung möglichst
proportional zu der Eingangsspannung ist. Die Proportionalität zwischen
Eingangsspannung und aufgenommenem Strom führt dazu, dass die aufgenommene
Leistung, die sich als Produkt aus der Eingangsspannung und dem
aufgenommenen Strom ergibt, der Last mit hohem Wirkungsgrad zugeführt wird
und die Schaltungsanordnung kaum Blindleistung aufnimmt.
-
Zur Umsetzung der Eingangsspannung
in die Ausgangsspannung dient bei bekannten Power Factor Controllern üblicherweise
ein sogenannter Hochsetz-Schaltregler (Boost-Converter) der eine Reihenschaltung
einer Spule und eines Schalters aufweist, wobei parallel zu dem
Schalter eine Gleichrichteranordnung, üblicherweise bestehend aus
einer Diode und einem Kondensator, geschaltet ist. Die Ausgangsspannung
ist dabei über
dem Kondensator abgreifbar. Wird bei einer derartigen Anordnung
der Schalter geschlossen, steigt der Strom durch die Spule proportional
zu der gerade anliegenden Eingangsspannung an und die Spule nimmt
Energie auf. Wird der Schal ter anschließend geöffnet gibt die Spule Energie
an die Gleichrichteranordnung ab, wobei der Strom durch die Spule
abhängig
von der anliegenden Eingangsspannung und der Ausgangsspannung absinkt.
Die Stromaufnahme und die an die Last abgegebene Leistung sind mittels
einer geeigneten Ansteuerung des Schalters regelbar, die durch eine
Ansteuerschaltung erfolgt. Die Ansteuerschaltung beinhaltet dabei
zwei Regelschleifen, eine Spannungsregelschleife, die die bereitgestellte
Ausgangsspannung auf einen gewünschten
Wert regelt, und eine Stromregelschleife, die die Stromaufnahme so
regelt, dass die gewünschte
Proportionalität
zwischen Eingangsstrom und Ausgangsstrom gegeben ist.
-
Zur Ansteuerung des Schalters sind
bereits verschiedene Verfahren und Schaltungsanordnungen bekannt.
Dabei ist es erwünscht,
die Ansteuerschaltung oder die Ansteuerschaltung und den Leistungsschalter
in ein Gehäuse
zu integrieren. Von den bekannten Ansteuerschaltungen, die in einem
Gehäuse
angeordnet sind, besitzen einige eine Vielzahl von Anschlüssen, die
extern mit passiven Bauelementen zu beschalten sind. Üblich sind
16 bis 20 externe Anschlüsse
für derartige
Ansteuerschaltungen von Power Factor Controllern, die auch als PFC-Controller bekannt
sind.
-
Eine Reduzierung der Anzahl der Anschlüsse wäre vorteilhaft,
um die Ansteuerschaltung dann kostengünstiger in Standardgehäusen mit
einer geringen Anzahl von Anschlussmöglichkeiten unterbringen zu
können,
beispielsweise in einem Standardgehäuse des Typs TO-220, das sieben
Anschlusspins aufweist.
-
In der
US
5,798,635 ist insbesondere in deren
4a und
4b eine Ansteuerschaltung für einen Schalter
in einem Power Factor Controller bekannt, bei dem eine Rückkopplung
der Ausgangsspannung an die Ansteuerschaltung und eine Kompensation der
Spannungsregelschleife über
einen gemeinsamen Anschluss der Ansteuerschaltung erfolgt. Hierzu wird
dieser Anschluss über
einen Widerstand mit dem Ausgang des Power Factor Cont rollers verbunden.
Von dem Anschluss nach Masse ist in dieser Ansteuerschaltung eine
Stromquelle vorgesehen, wobei die Spannung an diesem Anschluss mit
einem Referenzwert verglichen wird. An diesem Anschluss ist weiterhin
ein Kompensationsnetzwerk nach Masse angeschlossen, das Wechselanteile
an dem rückgekoppelten
Signal kurzschließt
und Gleichanteile ungedämpft
passieren lässt.
Die Pulsweite der Ansteuerimpulse des als Leistungstransistors ausgebildeten Schalters
wird dabei so geregelt, dass die Spannung an dem genannten Anschluss
der Ansteuerschaltung gleich dem Referenzwert ist, so dass sich
die Ausgangsspannung des Power Factor Controllers auf einen Wert
einstellt, der dem Referenzwert plus dem Produkt aus den Widerstandswert
des externen Widerstandes und dem von der Stromquelle gelieferten Strom
entspricht.
-
Aus der
US 5,742,151 ist insbesondere aus deren
13b eine Ansteuerschaltung für einen
Power Factor Controller bekannt, die aus einer rückgekoppelten Regelabweichung
der Spannungsregelschleife mit Hilfe eines Integrierers eine variable Spannungsrampe
erzeugt. Das pulsweitenmodulierte Ansteuersignal für den als
Schalter ausgebildeten Leistungstransistor wird durch einen Vergleich
der variablen Spannungsrampe mit einem dem netzseitigen Eingangsstrom
proportionalen Signal gewonnen.
-
Eine Ansteuerschaltung für einen
Power Factor Controller, die diesen genannten Funktionen erfüllt, ist
beispielsweise der Controller-Baustein FAN4803 der Fairchild Semiconductor
Corporation, der in dem Datenblatt: „FAN4803 8-Pin PFC and PWM
Controller Combo",
REV.1.2.06/21/01 beschrieben ist. Dieser Ansteuerbaustein ist in
einem Gehäuse
mit acht Anschlüssen
integriert.
-
In dem Artikel IEEE Transactions
on Industrial Electronics Vol. 45 No. 3 June 98p 519 von Ben-Yaakov
und Zeltser ist ein Steuerverfahren für einen Power Factor Controller
beschrieben, das das Ansteuersignal für den Leistungsschalter so
einstellt, dass der Netzeingangsstrom proportional ist zu 1-t/T, wobei
t die Einschaltdauer des Schalters und T die Taktperiode, bzw. der
Quotient aus t und T das Tastverhältnis darstellt.
-
Die
US
6,034,513 beschreibt einen als Power-Factor-Controller
ausgebildeten Schaltwandler mit einer Rampenschaltung, die die gesteuerte
Ausgangsspannung des Wandlers erfasst und ein rampenförmiges Zwischensignal
erzeugt, das als Funktion der Amplitude der Ausgangsspannung ansteigt. Der
Wandler umfasst weiterhin eine Treiberschaltung, die an die Rampenschaltung
gekoppelt ist und die einen Strom in dem Wandler erfasst und eine
fallende Flanke des Zwischensignals als Funktion der Amplitude des
Stroms erzeugt, wobei die Treiberschaltung ein Treibersignal für den Wandler
aus diesem Zwischensignal erzeugt.
-
Ziel der vorliegenden Erfindung ist
es, einen Schaltwandler mit geregelter Stromaufnahme zur Verfügung zu
stellen, der eine kostengünstig
zu realisierende Ansteuerschaltung aufweist, die insbesondere in
einem Gehäuse
mit wenigen Anschlüssen
integrierbar ist. Ziel der Erfindung ist es weiterhin, eine derartige
Ansteuerschaltung zur Verfügung
zu stellen.
-
Diese Ziele werden durch einen Schaltwandler
gemäß der Merkmale
des Anspruchs 1 und durch eine Ansteuerschaltung gemäß der Merkmale
des Anspruchs 17 gelöst.
-
Der erfindungsgemäße Schaltwandler weist Eingangsklemmen
zum Anlegen einer Eingangsspannung, eine an die Eingangsklemmen
gekoppelte Reihenschaltung mit einer induktiven Energiespeicheranordnung
und einem ersten Schalter, eine parallel zu dem ersten Schalter
geschaltete Gleichrichteranordnung mit Ausgangsklemmen zum Bereitstellen
einer Ausgangsspannung und eine Ansteuerschaltung, die ein Ansteuersignal
für den
ersten Schalter bereitstellt, auf.
-
Erfindungsgemäß umfasst die Ansteuerschaltung
eine kapazitive Ladungsspeicheranordnung und eine Ansteuerlogik,
wobei die Ansteuerlogik einen Oszillator umfasst und ein Ansteuersignal für den Schalter
nach Maßgabe
eines von dem Oszillator bereitgestellten Taktsignals, eines von
der kapazitiven Ladungsspeicheranordnung gelieferten Signals und
eines Referenzpotentials bereitstellt. Die kapazitive Ladungsspeicheranordnung
umfasst ein kapazitives Ladungsspeicherelement, eine erste Ladeschaltung,
die das kapazitive Ladungsspeicherelement nach Maßgabe des
Ansteuersignals lädt,
eine zweite Ladeschaltung, die einen von der Ausgangsspannung abhängigen Strom
liefert, und eine Entladeschaltung, wobei die erste Ladeschaltung,
die zweite Ladeschaltung und die Entladeschaltung jeweils an einen
ersten Anschluss des kapazitiven Ladungsspeicherelements angeschlossen
sind. Die kapazitive Ladungsspeicheranordnung umfasst weiterhin
einen Pegelschieber, der an einen dem ersten Anschluss abgewandten
zweiten Anschluss des kapazitiven Ladungsspeicherelements angeschlossen ist
und der abhängig
von der Schaltstellung des ersten Schalters das Potential an dem
zweiten Anschluss um ein von einem Eingangsstrom abhängiges Potential
anhebt.
-
Die Ansteuerlogik ist dabei vorzugsweise derart
ausgebildet, dass der erste Schalter im Takt des Taktsignals geöffnet wird
und jeweils geschlossen wird, wenn das von der kapazitiven Ladungsspeicheranordnung
gelieferte Signal unter den Wert des Referenzpotentials abgesunken
ist, wobei das von der Ladungsspeicheranordnung gelieferte Signal
das Potential an dem ersten Anschluss des kapazitiven Ladungsspeicherelements
ist.
-
Bei dem erfindungsgemäßen Schaltwandler wird
das kapazitive Ladungsspeicherelement durch die erste Ladeschaltung
auf eine vorgegebene Spannung, vorzugsweise eine Spannung, die dem
Wert des Referenzpotentials entspricht, aufgeladen. Bei geöffnetem
ersten Schalter wird der dem ersten Anschluss des kapazitiven Ladungsspeicherelements abgewandte
zweite Anschluss durch den Pegelschieber um ein Potential angehoben,
welches von dem Eingangsstrom des Schaltwandlers abhängig ist.
Der erste Anschluss des kapazitiven Ladungsspeicherelements wird
dadurch um denselben Potentialwert angehoben. Des Weiteren wird
bei geöffnetem
ersten Schalter das kapazitive Ladungsspeicherelement durch die
zweite Ladeschaltung mit einem Strom geladen, der von der Ausgangsspannung abhängig ist.
Gleichzeitig wird das kapazitive Ladungsspeicherelement durch die
zweite Entladeschaltung entladen. Der von der zweiten Ladeschaltung
bereitgestellte Strom und der von der Entladeschaltung bereitgestellte
Strom sind dabei so aufeinander abgestimmt, dass der Entladestrom
größer als der
Ladestrom ist. Die resultierende Stromdifferenz, also der Strom,
mit Die resultierende Stromdifferenz, also der Strom, mit dem das
Ladungsspeicherelement entladen wird, ist bei einem konstanten Entladestrom
der Entladeschaltung über
den Ladestrom der zweiten Ladeschaltung und damit von der Ausgangsspannung
abhängig.
-
Das Potential an dem ersten Anschluss
des kapazitiven Ladungsspeicherelements besitzt durch die kontinuierliche
Entladung bei geöffnetem
ersten Schalter einen rampenförmigen
Verlauf mit abnehmender Amplitude, wobei dieses Potential bzw. diese Spannung
die Wartezeit bestimmt, nach welcher der erste Schalter wieder eingeschaltet
wird. Der Anfangswert dieses Potentials nach dem Öffnen des ersten
Schalters ist dabei von der Spannung abhängig, auf welche das kapazitive
Ladungsspeicherelement während
des leitenden ersten Schalters aufgeladen wurde und ist über den
Pegelschieber von dem Eingangsstrom des Schaltwandlers abhängig. Die Geschwindigkeit,
mit welcher dieses rampenförmige Signal
absinkt ist von der Differenz zwischen dem Ladestrom der zweiten
Ladeschaltung und dem Entladestrom der Entladeschaltung und damit
von der Ausgangsspannung abhängig.
Davon ausgehend, dass die Ausgangsspannung über einige Taktperioden des
ersten Schalters konstant ist, nimmt der anfängliche Wert der Spannungsrampe
bei zunehmenden Eingangsstrom von Schaltperiode zu Schaltperiode
zu, wodurch sich die Wartezeit bzw. Ausschaltzeit des ersten Schalters
mit zunehmenden Eingangsstrom vergrößert. Dabei gilt, dass die
Ausschaltzeit, also die Zeitperiode, die der erste Schalter pro
Taktperiode ausgeschaltet ist, proportional zum Eingangsstrom ist.
Bei großen
Eingangsströmen
wird der erste Schalter damit nur kurz geschlossen, während bei
geringen Eingangsströmen
der Schalter für längere Zeitdauern
geschlossen wird, um so die Leistungsaufnahme abhängig vom
Eingangsstrom wenigstens annäherungsweise
konstant zu halten.
-
Die Ausgangsspannung regelt sich über die Steilheit
der Spannungsrampen wobei gilt, dass mit absinkender Ausgangsspannung,
also größer werdender
Last, das kapazitive Ladungsspei cherelement schneller entladen wird
um dadurch den ersten Schalter früher wieder einzuschalten und
so die Einschaltdauern des ersten Schalters insgesamt zu vergrößern und
dadurch die Leistungsaufnahme ebenfalls zu vergrößern.
-
Gemäß einer Ausführungsform
ist vorgesehen, dass die erste Ladeschaltung einen zweiten Schalter,
der nach Maßgabe
des Ansteuersignals angesteuert ist, und eine Referenzspannungsquelle aufweist.
Der zweite Schalter wird geschlossen, wenn auch der die Leistungsaufnahme
bestimmende erste Schalter geschlossen wird, um während der Schließdauer des
ersten Schalters das kapazitive Ladungsspeicherelement auf den Wert
der Referenzspannungsquelle aufzuladen.
-
Die erste Ladeschaltung umfasst vorzugsweise
einen Widerstand, der zwischen eine erste der Ausgangsklemmen und
die erste Anschlussklemme des kapazitiven Ladungsspeicherelements
geschaltet ist, wobei die zweite Anschlussklemme des kapazitiven
Ladungsspeicherelements an die zweite Ausgangsklemme des Schaltwandlers
angeschlossen ist. Über
der Reihenschaltung aus dem Widerstand und dem kapazitiven Ladungsspeicherelement
liegt damit die Ausgangsspannung an. Nach dem Aufladen des kapazitiven
Ladungsspeicherelements auf den Wert der Referenzspannung liegt über dem
Widerstand der Ladeschaltung eine Spannung an, die sich aus der
Ausgangsspannung abzüglich
der Referenzspannung ergibt und die bei einer konstanten Referenzspannung
ausschließlich
von der Ausgangsspannung abhängig
ist, so dass der den Widerstand durchfließende Ladungsstrom von der
Ausgangsspannung und dem konstanten Widerstandswert dieses Widerstandes
der zweiten Ladeschaltung abhängig
ist.
-
Die Entladeschaltung weist vorzugsweise eine
Stromquelle auf.
-
Bei einer Ausführungsform der Erfindung ist vorgesehen,
dass der Pegelschieber einen ohmschen widerstand umfasst, der zwischen
die an die Ausgangsklemme angeschlossene zweite An schlussklemme
des kapazitiven Ladungsspeicherelements und eine der Eingangsklemmen
des Schaltwandlers angeschlossen ist und der bei geöffnetem ersten
Schalter von dem Eingangsstrom durchflossen wird.
-
Bei einer Ausführungsform der Erfindung ist vorgesehen,
in der zweiten Ladeschaltung zwei in Reihe geschaltete Widerstände vorzusehen,
von deren Mittelabgriff gegen eine der Ausgangklemmen bzw. Bezugspotential
ein Kondensator oder ein RC-Netzwerk geschaltet ist, um die Spannungsregelschleife
zu kompensieren. Wechselanteile der Schaltwandler-Ausgangsspannung
führen
dadurch nicht zu einer Modulation der oben genannten Spannungsrampe.
-
Bei einer weiteren Ausführungsform
ist vorgesehen, einem der beiden Widerstände eine Zenerdiode parallel
zu schalten, deren Durchbruchspannung so gewählt ist, dass sie etwa das
Doppelte des üblichen
Spannungsabfalls an dem parallel geschalteten Widerstand beträgt, so dass
die Zenerdiode normalerweise gesperrt ist. Der Widerstand bildet
in Kombination mit dem oben genannten Kondensator bzw. RC-Netzwerk
ein Tiefpassfilter. Bei großen
Lastsprüngen ändert sich
die Ausgangsspannung des Schaltwandlers so schnell, dass die Spannung
des der Zenerdiode nachgeschalteten Kondensators des Tiefpassfilters
der Ausgangsspannung des Schaltwandlers nicht mehr folgen kann,
so dass die Zenerdiode nach kurzer Zeit durchbricht, falls die Ausgangsspannung
ansteigt, oder in Flussrichtung gepolt wird, falls die Ausgangsspannung
abfällt.
Dadurch ist dem Widerstand der niedrige differentielle Widerstand
der Zenerdiode im Durchbruch bzw. in Durchlassrichtung parallel
geschaltet, und die Eckfrequenz des Tiefpassfilters erhöht sich
um ein Vielfaches. Die Spannung am Kondensator des Tiefpassfilters
kann so der Ausgangsspannung des Schaltwandlers bei großen Lastsprüngen nahezu verzögerungsfrei
folgen, wodurch starke Einbrüche oder Überschwinger
der Ausgangsspannung vermieden werden.
-
Die vorliegende Erfindung wird nachfolgend in
Ausführungsbeispielen
anhand von Figuren näher erläutert. In
den Figuren zeigt
-
1 einen
Schaltwandler gemäß einem ersten
Ausführungsbeispiel
der Erfindung,
-
2 zeitliche
Verläufe
ausgewählter
in 1 eingezeichneter
Signale,
-
3 zeitliche
Verläufe
ausgewählter
in 2 eingezeichneter Signale bei unterschiedlichen abgegebenen
Leistungen,
-
4 Schaltbild
eines erfindungsgemäßen Schaltwandlers
gemäß einer
zweiten Ausführungsform,
-
5 Schaltbild
eines erfindungsgemäßen Schaltwandlers
gemäß einer
dritten Ausführungsform,
-
6 Schaltbild
eines Schaltwandlers mit einer erfindungsgemäßen Ansteuerschaltung in allgemeiner
Darstellung.
-
In den Figuren bezeichnen, sofern
nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit
gleicher Bedeutung.
-
1 zeigt
ein Ausführungsbeispiel
eines erfindungsgemäßen Schaltwandlers,
der Eingangsklemmen EK3, EK4 zum Anlegen einer Eingangsspannung
Uin und Ausgangsklemmen AK1, AK2 zum Bereitstellen einer Ausgangsspannung
Uout für eine
Last auf- weist. Die Eingangsspannung Uin ist in dem Ausführungsbei- spiel aus einer Netzeingangsspannung Uin' mittels eines Brückengleichrichters GL
gebildet. Die Netzeingangsspannung Uin' ist üblicherweise eine sinusförmige Spannung
mit einer Frequenz von 50 Hz oder 60 Hz und einem Effektivwert zwischen
90V und 265V bzw. einer Spannungsamplitude zwischen 127V und 374V,
die je nach Land variieren kann. Die Eingangsspannung Uin ist dementsprechend
eine sinusbetragförmige
Spannung.
-
Aufgabe des Schaltwandlers ist es,
diese sinusbetragförmige
Eingangsspannung Uin in eine möglichst
lastunabhängige
konstante Ausgangsspannung Uout zu wandeln und dabei einen Eingangsstrom
Iin zu realisieren, der wenigstens annäherungsweise proportional zu
der Eingangsspannung Uin ist.
-
Der Schaltwandler ist dazu als Boost-Konverter
ausgebildet, der eine Reihenschaltung mit einer Spule L und einem
ersten Schalter S1 zwischen den Eingangsklemmen EK3, EK4 aufweist,
wobei parallel zu dem ersten Schalter S1 eine Gleichrichteranordnung
mit einer Diode D1 und einem Ausgangskondensator C1 geschaltet ist.
Die Ausgangsspannung Uout ist über
dem Ausgangskondensator C1 abgreifbar. Die Spule L nimmt bei geschlossenem ersten
Schalter S1 Energie über
die Eingangsspannung Uin auf und gibt diese Energie bei anschließend geöffnetem
Schalter S1 über
die Diode an den Ausgangskondensator C1 bzw. die Ausgangsklemmen AK1,
AK2 ab.
-
Zur Ansteuerung des ersten Schalters
S1 ist erfindungsgemäß eine Ansteuerschaltung
vorgesehen, die eine Logikschaltung LS und eine kapazitive Ladungsspeicheranordnung
aufweist. Die Logikschaltung LS umfasst in dem dargestellten Ausführungsbeispiel
eine Komparator K1, einen Oszillator OSC, der ein Taktsignal CLK
bereitstellt, und eine Ansteuerlogik 10, wobei die Ansteuerlogik 10 eine
Ausgangsklemme aufweist, an der ein Ansteuersignal AI für den ersten
Schalter S1 zur Verfügung
steht. Die Logikschaltung LS ist in dem Ausführungsbeispiel derart ausgebildet,
dass der Schalter S1 durch die Ansteuerlogik 10 im Takt
des Taktsignals CLK geöffnet
wird und geschlossen wird, wenn das Ausgangssignal des Komparators
K von einem Low-Pegel auf eine High-Pegel wechselt. An dem Plus-Eingang des Komparators
K ist dabei eine Referenzspannungsquelle Uq angeschlossen, die eine
Referenzspannung Uref zur Verfügung
stellt. Dem Minus-Eingang des Komparators K ist ein Ausgangspotential
U- der kapazitiven Ladungsspeicheranordnung zugeführt, die
im Folgenden näher
erläutert
wird.
-
Die kapazitive Ladungsspeicheranordnung umfasst
in dem Ausführungsbeispiel
einen Kondensator C2, der zwischen den Minus-Eingang des Komparators
K und die zweite Ausgangsklemme AK2 geschaltet ist. Die Ladungsspeicheranordnung
umfasst weiterhin eine erste Ladeschaltung, die durch die Referenzspannungsquelle
Uq und einen zweiten Schalter S2 gebildet ist, wobei die Spannungsquelle
Uq über
den zweiten Schalter S2 mit einem ersten Anschluss des Kondensators
C2 verbunden ist. Der Schalter S2 ist abhängig von dem Ansteuersignal
AI angesteuert und leitet, wenn auch der erste Schalter S1 leitet,
um den Kondensator C2 dann auf den Wert der Referenzspannung Uref
aufzuladen. Die kapazitive Ladungsspeicheranordnung umfasst des
Weiteren eine erste Ladeschaltung 12, die in dem Ausführungsbeispiel
durch den Ausgangskondensator C1 und einen zwischen die erste Ausgangsklemme
AK1 und den ersten Anschluss des Kondensators C2 geschalteten Widerstand
R2 gebildet ist. Die kapazitive Ladungsspeicheranordnung umfasst
weiterhin eine Entladeschaltung 14, die in dem Ausführungsbeispiel als
Stromquelle Iq ausgebildet ist, die einen Ladestrom Ie bereitstellt,
wobei die Stromquelle Iq zwischen den ersten Anschluss des Kondensators
C2 und die Eingangsklemme EK4, die auch als Anschluss für das Bezugspotential
GND dient, geschaltet ist. Außerdem
ist ein Pegelschieber 16 vorhanden, der zwischen einen
dem ersten Anschluss des Kondensators C2 abgewandten zweiten Anschluss und
Bezugspotential GND geschaltet ist und der in dem Ausführungsbeispiel
1 als ohmscher Widerstand R1 ausgebildet ist.
-
Die Funktionsweise der dargestellten
Ansteuerschaltung mit der Logikschaltung LS und der kapazitiven
Ladungsspeicheranordnung wird im Folgenden erläutert.
-
Es sei angenommen, dass der erste
Schalter S1 angesteuert durch die Ansteuerlogik 10 zunächst geschlossen
ist, so dass die Spule L Energie über die Eingangsklemmen EK3,
EK4 aufnimmt. Der zweite Schalter S2 ist ebenfalls geschlossen und
lädt den Kondensator
C2 über
den Widerstand R1 auf den Wert der Referenzspannung Uref auf. Der
Spannungsabfall über
dem Widerstand R1 ist vernachlässigend
gering, da der Kondensator C2 nie weit unter den Wert der Referenzspannung
entladen wird, wie im Folgenden noch erläutert wird. Die Reihenschaltung
mit dem zweiten Schalter S2, dem Kondensator C2 und dem widerstand
R1 ist parallel zu der Spannungsquelle Uq geschaltet. Bei geschlossenem
ersten Schalter S1 wird der Widerstand R1 außer anfänglich von dem Ladestrom des
Kondensators C2 von keinem Strom durchflossen.
-
Wird der erste Schalter S1 über die
Ansteuerlogik 10 angesteuert durch das Taktsignal CLK anschließend geöffnet, so
wird auch der zweite Schalter S2 geöffnet und trennt den Kondensator
C2 von der Referenzspannungsquelle Uq, die dann nur noch mit dem
Plus-Eingang des Komparators verbunden ist. Mit dem Öffnen des
ersten Schalters S1 durchfließt der
Eingangsstrom Iin den Widerstand R1 und ruft an diesem einen Spannungsabfall
Ur1 hervor. Dieser Spannungsabfall bewirkt, dass das Potential an
dem zweiten Anschluss des Kondensators C2 gegenüber dem Zustand, bei dem der
Schalter S1 geschlossen war, um den Wert dieses Spannungsabfalls
Ur1 angehoben wird. Am ersten Anschluss des Kondensators C2 bzw.
am Minus-Eingang des Komparators K liegt dann ein Potential an,
welches sich aus der Summe dieses Spannungsabfalls Ur1 über dem
Widerstand R1 und der Kondensatorspannung Uc2 ergibt, wobei diese
Kondensatorspannung Uc2 unmittelbar nach dem Öffnen der Schalter S1, S2 der
Referenzspannung Uref entspricht. Der Kondensator C2 wird gleichzeitig über die
Stromquelle Iq nach Bezugspotential GND entladen und über den
Widerstand R2 mit einem Ladestrom Ir2 geladen. Der Ladestrom Ir2
ist dabei abhängig
von der Ausgangsspannung Uout und resultiert gemäß dem ohmschen Gesetz aus dem
Quotienten aus der Spannungsdifferenz zwischen der Ausgangsspannung
Uout und der Kondensatorspannung Uc2 und dem Widerstandswert des
ohmschen Widerstandes R2. Dieser Wi derstand R2 und die Spannungsquelle
Iq sind dabei so aufeinander abgestimmt, dass bei üblichen
Ausgangsspannungswerten Uout der Entladestrom Ie größer ist
als der Ladestrom Ir2, so dass der Kondensator C2 bei geöffnetem
ersten und zweiten Schalter S1, S2 langsam entladen wird. Diese
Entladevorgang endet, wenn das Potential U- am Minus-Eingang des
Komparators unter den Wert der Referenzspannung Uref abgesunken
ist. Zu diesem Zeitpunkt wechselt das Ausgangssignal des Komparators
auf einen High-Pegel und steuert über die Ansteuerlogik 10 den
ersten Schalter S1 leitend an.
-
Die Ansteuerlogik 10 weist
vorzugsweise ein RS-Flip-Flop auf, dessen Set-Eingang an den Ausgang
des Komparators K angeschlossen ist, um bei Vorliegen eines High-Pegels
das Flip-Flop zu
setzen und einen High-Pegel am Ausgang abzugeben, und dessen Rücksetz-Eingang
an den Oszillator OSC angeschlossen ist, um mit jeden Taktimpuls
des Oszillators das Flip-Flop zurückzusetzen und einen Low-Pegel
am Ausgang zur Verfügung
zu stellen. Der erste Schalter S1 ist üblicherweise als Leistungstransistor ausgebildet,
so dass die Ansteuerlogik 10 neben dem RS-Flip-Flop in
hinlänglich
bekannter weise eine geeignete Treiberschaltung umfasst.
-
2 zeigt
den zeitlichen Verlauf des Ansteuersignals AI (2a) der Spannung über dem als Pegelschieber dienenden
Widerstand R1 sowie der Spannung zwischen dem Minus-Eingang des Komparators
K und Bezugspotential GND (2b). Solange
das Ansteuersignal AI einen High-Pegel aufweist befindet sich das
Potential an dem Minus-Eingang des Komparators über den dann ebenfalls leitenden
zweiten Schalter S2 auf dem Wert des Referenzpotentials Uref. Der
Widerstand R1 wird außer von
einem geringfügigen
Ladestrom des Kondensators C2 nicht von Strom durchflossen, so dass
kein nennenswerter Spannungsabfall Ur1 bei geschlossenem ersten
Schalter S1 anfällt.
Nimmt das Ansteuersignal AI einen Low-Pegel an, wodurch der erste Schalter
S1 und der zweite Schalter S2 sperren, so wird der ohmsche Widerstand
R1 vom Eingangsstrom Iin durchflossen, wo durch der Spannungsabfall Ur1
proportional zu dem Eingangsstrom Iin ist. Das Potential U- steigt
zu diesem Zeitpunkt um den Wert des Spannungsabfalls Ur1 über dem
ohmschen Widerstand R1 an, wie dies beispielsweise zum Zeitpunkt
t1 in 2a dargestellt
ist. Ab diesem Zeitpunkt t1 sinkt das Potential U- bedingt durch
die Entladung des Kondensators C2 ab, bis das Potential U- zum Zeitpunkt
t2 den Wert des Referenzpotentials Uref erreicht und der erste und
zweite Schalter S1, S2 wieder eingeschaltet werden. Nach dem Sperren des
Schalters S1 entsteht also ein rampenförmiger Verlauf der Spannung
U-, wobei die anfängliche
Amplitude von dem Eingangsstrom Iin und die Steilheit von der Ausgangsspannung
Uout abhängig
ist.
-
Wie erläutert nimmt das Ansteuersignal
AI im Takt des Taktsignals CLK einen Low-Pegel an. Eine Zeitdauer
taus, für
welche der Schalter S1 dabei ausgeschaltet bleibt, ist abhängig von
der Zeitdauer, die vergeht bis die Spannung U- unter den Wert der
Referenzspannung Uref abgesunken ist. Diese Zeitdauer taus ist vom
Eingangsstrom Iin bzw. dem durch diesen Eingangsstrom Iin an dem
Widerstand R1 hervorgerufenen Spannungsabfall Ur1 abhängig, wie in 2 dargestellt ist. Ein großer Eingangsstrom
Iin ruft eine große
Spannung über
dem Widerstand R1 hervor, was dazu führt, dass das Potential U- nach dem Öffnen des
ersten Schalters S1 bei großen
Strömen
einen großen
Wert annimmt, wie aus den Zeitverläufen in 2b ersichtlich ist, die zeigen, dass die
Spitzen der rampenförmigen
Spannungsverläufe des
Potentials U- dem Amplitudenverlauf der Spannung Urlüber dem
Widerstand R1 folgen. Unter der Annahme, dass die Ausgangsspannung
Uout über wenigstens
einige Taktperioden tCLK des Taktsignals CLK konstant ist, ist die
Zeitdauer, die zwischen dem Öffnen
des ersten Schalters S1 und dem Wiedereinschalten vergeht, proportional
zu der Spannung über dem
Widerstand R1 bzw. dem Eingangsstrom Iin. Die Ausschaltdauer taus
ist damit proportional zu dem Eingangsstrom Iin, was dazu führt, dass
bei großen Eingangsströmen der
erste Schalter S1 nur für
kurze Zeit zur Energie aufnahme geschlossen wird, während bei
kleinen Eingangsströmen
der Schalter S1 für längere Zeitdauern
geschlossen wird, um die Leistungsaufnahme insgesamt konstant zu
halten.
-
Der leicht rampenförmige Verlauf
der Spannung Ur1 in 2 resultiert aus
der Abnahme des Spulenstromes bei geöffnetem Schalter S1.
-
Wie insbesondere dem zeitlichen Verlauf
in 2 zu entnehmen ist, ermöglicht die
Ansteuerschaltung mit der Logikschaltung LS und der kapazitiven
Ladungsspeicheranordnung gemäß 1 eine Ansteuerung des Schalters
S1 derart, dass dessen Ausschaltdauern proportional zu dem Eingangsstrom sind.
Die gestrichelte Linie in 2b veranschaulicht prinzipiell
denn zeitlichen Verlauf des Eingangsstrom Iin über eine halbe Periode der
Eingangsspannung Uin, wobei der Eingangsstrom Iin ersichtlich proportional
zu einer sinusbetragförmigen
Eingangsspannung Uin ist.
-
Die Amplitude der Spannung Ur1 über dem ohmschen
Widerstand R1 ist verantwortlich für die von dem Eingangsstrom
Iin abhängige
Regelung der Leistungsaufnahme derart, dass die Ausschaltdauer des
Schalters S1 proportional zu dem Eingangsstrom Iin ist.
-
Die Regelung der Ausgangsspannung
Uout erfolgt über
den Ladestrom Ir2 des Widerstandes R2. Steigt die Ausgangsspannung
Uout bei zunächst gleichbleibender
Leistungsaufnahme wegen eines verringerten Strombedarfs der Last
an, so nimmt während
der Zeitdauern, während
der der erste Schalter S1 geöffnet
ist, der Ladestrom Ir2 des Kondensators C2 zu, so dass die Steilheit
der Rampen des Spannungssignals U- zunächst abnimmt, was die Ausschaltzeit
taus zunächst
verlängert,
wie dies in 2a für eine der
Rampen strichpunktiert dargestellt ist. Der erste Schalter S1 bleibt
dadurch länger ausgeschaltet
und die Leistungsaufnahme sinkt. Dies bewirkt einen insgesamt verringerten
Eingangsstrom Iin, wodurch auch der Spannungsabfall über dem
Widerstand R1 abnimmt, was einer weiteren Verlängerung der Ausschaltzeiten
taus, entgegenwirkt. Während
der Eingangsstrom Iin wegen der periodischen Eingangsspannung Uin über den
Widerstand R1 periodisch für
eine Verlängerung
bzw. Verringerung der Ausschaltzeiten sorgt, bewirkt die Ausgangsspannung
Uout während
aller Taktperioden eine geringfügige
Verlängerung
oder Verkürzung
der Ausschaltzeiten, die im Vergleich zur Länge der Taktperioden jedoch
gering sind, so dass sich für
große Lasten
und für
kleine Lasten annäherungsweise
gleiche Signalformen ergeben, die in 3 für kleine Lasten
gestrichelt und für
große
Lasten durchgezogen dargestellt sind.
-
4 zeigt
ein Ausführungsbeispiel
eines erfindungsgemäßen Schaltwandlers,
bei dem die zweite Ladeschaltung 12 eine Reihenschaltung
eines ersten und zweiten Widerstandes R3, R2 zwischen der Ausgangsklemme
AK1 und dem ersten Anschluss des Kondensators C2 aufweist. Dabei
ist ein weiterer Kondensator C3 zwischen den Mittenabgriff der Widerstände R2,
R3 und die Ausgangsklemme AK2 geschaltet, der dafür sorgt,
dass Wechselanteile der Ausgangsspannung Uout keine Modulation des Ladestroms
Ir2 bewirken. Der Kondensator C3 kann auch durch ein RC-Netzwerk
ersetzt werden.
-
Bei einer weiteren Ausführungsform,
die ebenfalls in 4 dargestellt
ist, sind ein erster und ein zweiter Widerstand R2, R3 zwischen
die Ausgangsklemme AK1 und den Kondensator C2 geschaltet, wobei
parallel zu dem zweiten widerstand R3 eine Zenerdiode Z geschaltet
ist.
-
Der wert des Widerstandes R3 und
der Zenerdiode Z sind so aufeinander abgestimmt, dass bei üblichen
Ausgangsspannungen Uout die Durchbruchspannung der Zenerdiode Z
in etwa dem Doppelten der über
dem Widerstand R3 abfallenden Spannung entspricht, so dass die Zenerdiode
Z bei diesen Ausgangsspannungen Uout stets gesperrt ist. Der widerstand
R3 bildet in Kombination mit dem Kondensator C3 ein Tiefpassfilter.
Bei gro ßen
Lastsprüngen ändert sich
die Ausgangsspannung Uout des Schaltwandlers so schnell, dass die
Spannung des der Zenerdiode Z nachgeschalteten Kondensators C3 des
Tiefpassfilters der Ausgangsspannung Uout nicht mehr folgen kann,
so dass die Zenerdiode Z nach kurzer Zeit durchbricht, falls die
Ausgangsspannung Uout ansteigt, oder in Flussrichtung gepolt wird,
falls die Ausgangsspannung Uout abfällt. Dadurch ist dem Widerstand
R3 der niedrige differentielle Widerstand der Zenerdiode Z im Durchbruch bzw.
in Durchlassrichtung parallel geschaltet, und die Eckfrequenz des
Tiefpassfilters R3, C3 erhöht
sich um ein Vielfaches. Die Spannung am Kondensator C3 des Tiefpassfilters
kann so der Ausgangsspannung Uout des Schaltwandlers bei großen Lastsprüngen nahezu
verzögerungsfrei
folgen, wodurch starke Einbrüche
oder Überschwinger
der Ausgangsspannung Uout vermieden werden.
-
Der Wert der Ausgangsspannung Uout
wird in der erwähnten
Weise über
den Entladestrom des Kondensators C2 geregelt, wobei insgesamt betrachtet
der Entladestrom zunimmt, wenn die Ausgangsspannung Uout absinkt
und der Entladestrom insgesamt betrachtet abnimmt, wenn die Ausgangsspannung
Uout ansteigt. Der Sollwert der Ausgangsspannung Uout ist beispielsweise über die
Widerstände R2
bzw. R2 und R3 einstellbar.
-
Die Regelung der Ausgangspannung
Uout erfolgt bei dem Schaltwandler annäherungsweise unabhängig von
der Eingangsspannung Uin, wobei sich die Einschaltdauern des ersten
Schalters S1 mit zunehmender Eingangsspannung Uin verkürzen, um die
Leistungsaufnahme, die sich aus dem Produkt aus Eingangsspannung
und Eingangsstrom ergibt, konstant zu halten. Eine Verkürzung der
Einschaltdauern bringt eine Verringerung des Einschaltstromes mit
sich, woraus wiederum ein geringerer Spannungsabfall an dem Widerstand
R1 resultiert. Die Kreisverstärkung
der Spannungsregelschleife erhöht sich
wie bei allen Power Factor Controllern mit dem Quadrat der Netzspannung.
-
Um diesem Effekt entgegen zu wirken,
ist bei einer Ausführungsform
der Erfindung vorgesehen, die Taktfrequenz des von dem Oszillator
OSC gelieferten Signals mit steigender Netzspannung zu erhöhen.
-
Bei einer weiteren Ausführungsform
der Erfindung ist vorgesehen, die Kapazität des Kondensators C2 variabel
zu gestalten, wie dies bei dem in 5 dargestellten
Ausführungsbeispiel
der Fall ist. Der Kondensator C2 umfasst in dem dargestellten Ausführungsbeispiel
zwei parallel geschaltete Kondensatoren C21, C22, wobei in Reihe
zu dem Kondensator C22 ein als Schalter dienender Bipolartransistor
T2 geschaltet ist. Die Basis dieses Bipolartransistors T1 ist über eine
Zenerdiode Z2, einen Tiefpass, der einen Widerstand R3 und einen
Kondensator C3 umfasst, und einen Widerstand R4 an die Eingangsspannung
Uin angeschlossen, wobei der Transistor T1 durchschaltet, um den
Kondensator C22 parallel zu dem Kondensator C21 zu schalten und
dadurch die Gesamtkapazität
des Kondensators C2 zu erhöhen,
wenn die Eingangsspannung einen vorgegebenen Spannungswert übersteigt.
Diese Ausführungsform
besitzt die im folgenden kurz erläuterten Vorteile:
Bei
einer Eingangsspannung Uin mit einem kleinen Effektivwert dauert
das Auf magnetisieren der Spule L bei geschlossenem Schalter S1
länger
als die Energieabgabe über
die Diode D1 und den Ausgangskondensator C1 bei geöffnetem
Schalter S1. Der Schalter S1 muss deshalb die meiste Zeit geschlossen
sein, das heißt,
die Spannungsrampe an dem Kondensator C2 muss bereits kurze Zeit
nach dem Öffnen
des Schalters S1 wieder den Wert der Referenzspannung Uref erreichen.
Außerdem
muss bei einer Eingangsspannung mit einem kleinen Effektivwert ein
höherer
Strom aufgenommen werden, um die Leistungsaufnahme konstant zu halten,
das heißt,
der Spannungsabfall an R1, und damit die Amplitude der Spannungsrampe,
sind größer als
bei einer Eingangsspannung mit einem großen Effektivwert. Diese genannten
Effekte addieren sich, das heißt
bei einer kleinen Eingangsspannung muss die Differenz aus dem La destrom
Ir2 und dem Entladestrom Ie proportional zum Quadrat der Netzspannung
größer sein
als bei hoher Netzspannung. Die Ausgangsspannung des Schaltwandlers
würde unter Last
bei kleiner Netzspannung wesentlich stärker einbrechen als bei hoher
Netzspannung. Dem wirkt eine Verringerung der Kapazität des Kondensators C2
entgegen.
-
Falls ein Betrieb des Schaltwandlers
sowohl bei einer hohen Netzspannung von beispielsweise 230V (in
Europa) und einer niedrigen Netzspannung von beispielsweise 117V
(USA) gewünscht
ist, empfiehlt es sich bei niedriger Netzspannung die Kapazität des Kondensators
C2 um den Faktor (117/230)2 zu verringern,
damit sich die Differenz aus dem Ladestrom Ir2 und dem Entladestrom
Ie um den gleichen Faktor niedriger einstellt, sie liegt dann bei
230V und 117V etwa bei dem gleichen Wert. Die Verringerung dieser
Kapazität
kann mittels dem in 5 dargestellten
Aufbau des Kondensators C2 aus zwei Kondensatoren C21, C22 erreicht
werden.
-
Bei sämtlichen in den 1, 4 und 5 dargestellten
Ausführungsbeispielen
des Schaltwandlers können
die Logikschaltung LS, die Referenzspannungsquelle Uq, die beiden
Schalter S1, S2 und die Stromquelle der Entladeschaltung Iq in einem
einzigen Gehäuse
integriert werden. Ein derartiges Gehäuse umfasst lediglich vier
Anschlüsse,
nämlich
einen Anschluss P1 zur Zuführung
des Spannungssignals U- der kapazitiven Ladungsspeicheranordnung, einen
Eingang P2 zum Anschließen
des Schalters S1 an die Spule L, einen Eingang P3, der als gemeinsamer
Anschluss für
den Schalter S1 und Bezugspotential GND dient, sowie einen Versorgungspotentialanschluss
P4.
-
Diese Anschlüsse sind in der in 1 dargestellten weise extern
zu beschalten, wobei die werte des Widerstandes R2 bzw. der widerstände R3,
R4 und des Kondensators C2 sowie des Widerstandes R1 das Regelverhalten
des Schaltwandlers mitbestimmen und geeignet gewählt sind.
-
Vorzugsweise liefert die Referenzspannungsquelle
Uq eine Referenzspannung Uref, die nach jedem Taktimpuls, also dem Öffnen des
ersten und zweiten Schalters S1, S2 zunächst langsam ausgehend von
einem Anfangswert absinkt und kurz vor dem nächsten Taktimpuls steil auf
den Anfangswert ansteigt, wie dies für einige Taktperioden in 2c in einem anderen zeitlichen
Maßstab
als in 2b dargestellt
ist. Die in 2b gestrichelte
Linie verdeutlicht die Abweichung der Referenzspannung gegenüber einer
konstanten Spannung. Die Referenzspannung Uref sinkt in dem Beispiel
nach jedem Taktimpuls langsam ab und steigt jeweils vor einem Taktimpuls
steil an. Damit wird erreicht, dass die Ansteuerschaltung auch bei
geringer Last stabil arbeitet und kurze Ansteuerimpulse erzeugen
kann. Bei einer kleinen an die Ausgangklemmen AK1, AK2 angeschlossenen
Last mit geringer Leistungsaufnahme ist der Spannungsabfall am Widerstand
R1 und damit die anfängliche
Amplitude der variablen Spannungsrampe sehr gering, wodurch die
Erzeugung des Ansteuersignals leicht durch Rauschen und andere Störspannungen
negativ beeinflusst werden kann. Im Extremfall ist die Amplitude
der Spannungsrampe annäherungsweise
Null, wie das in 2c strichpunktiert
eingezeichnete Spannungssignal U- zeigt. In diesem Fall, in dem
das Spannungssignal U- langsamer abfällt als die Referenzspannung
schneidet das Spannungssignal U- die Referenzspannung erst während der
Anstiegsphase der Referenzspannung Uref kurz vor dem nächsten Taktimpuls,
woraus kurze Ansteuerimpulse resultieren, die in 2c ebenfalls dargestellt sind.
-
6 zeigt
einen Schaltwandler mit einer erfindungsgemäßen Ansteuerschaltung 1 für einen Schalter
S1 in dem Schaltwandler in allgemeiner Form. Die Ansteuerschaltung 1 umfasst
eine Logikschaltung LS mit einem Ausgang, der an den Schalter S1
angeschlossen ist und eine kapazitive Ladungsspeicheranordnung LA.
Die kapazitive Ladungsspeicheranordnung LA umfasst ein kapazitives Ladungsspeicherelement
C2, an dessen einen Anschluss eine erste Ladeschaltung 12 angeschlossen ist,
die einen von der Ausgangsspannung Uout abhängigen Ladestrom IL1 liefert.
Die kapazitive Ladungsspeicheranordnung LA umfasst weiterhin eine Entladeschaltung 14,
die einen Entladestrom Ie1 liefert. Weiterhin ist eine Ladeschaltung
Uq, S2 vorhanden, die nach Maßgabe
des Ansteuersignals AI einen Ladestrom I11 für das kapazitive Ladungsspeicherelement
C2 bereitstellt. An einen dem ersten Anschluss abgewandten Anschluss
des Kondensators C2 ist ein Pegelschieber 16 angeschlossen,
der abhängig
von der Schaltstellung des ersten Schalters S1 das Potential an
den zweiten Anschluss des Kondensators C2 um einen von dem Eingangsstrom
Iin abhängigen
Potentialwert anhebt.
-
- EK1,EK2,
EK3, EK4
- Eingangsklemmen
- AK1,AK2
- Ausgangsklemmen
- Uout
- Ausgangsspannung
- D1
- Diode
- L
- Spule
- Iin
- Eingangsstrom
- VS
- Versorgungspotential
- GND
- Bezugspotential
- OSC
- Oszillator
- CLK
- Taktsignal
- C
- Ansteuerlogik
- K
- Komparator
- Uq
- Referenzspannungsquelle
- Uref
- Referenzspannung
- S1
- erster
Schalter
- S2
- zweiter
Schalter
- P1,P2,
P3, P4
- Anschlüsse
- R2
- Widerstand
- C1
- Kondensator
- R1
- Widerstand
- Uc2,Ur1,
U-
- Spannungen
- 12
- zweite
Ladeschaltung
- 14
- Entladeschaltung
- Iq
- Stromquelle
- Ie
- Entladestrom
- Ir2
- Ladestrom
- R3
- widerstand
- Z
- Zenerdiode
- C3
- Kondensator
- R4
- Widerstand
- 12
- zweite
Ladeschaltung
- 14
- Entladeschaltung
- 16
- Pegelschieber