DE102023102551A1 - Halbleitervorrichtung und herstellungsverfahren - Google Patents

Halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102023102551A1
DE102023102551A1 DE102023102551.1A DE102023102551A DE102023102551A1 DE 102023102551 A1 DE102023102551 A1 DE 102023102551A1 DE 102023102551 A DE102023102551 A DE 102023102551A DE 102023102551 A1 DE102023102551 A1 DE 102023102551A1
Authority
DE
Germany
Prior art keywords
substrate
fingers
semiconductor material
capacitor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023102551.1A
Other languages
English (en)
Inventor
Chia-Ming Hung
I-Hsuan CHIU
Hsiang-Fu Chen
Kang-Yi Lien
Chun-Heng Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102023102551A1 publication Critical patent/DE102023102551A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung weist ein erstes Substrat, das eine entgegengesetzte erste Seite und eine entgegengesetzte zweite Seite aufweist, eine erste leitfähige Schicht auf der ersten Seite des ersten Substrats und ein zweites Substrat, das eine entgegengesetzte erste Seite und eine entgegengesetzte zweite Seite aufweist, auf. Die zweite Seite des zweiten Substrats ist an die erste Seite des ersten Substrats gebondet. Das zweite Substrat enthält ein Halbleitermaterial und mindestens ein Schaltungselement, das elektrisch mit der ersten leitfähigen Schicht gekoppelt ist. Das mindestens eine Schaltungselement weist mindestens eines einer Schottky-Diode, die durch das Halbleitermaterial und eine erste Kontaktstruktur eingerichtet ist, eines Kondensators, der eine erste Elektrode des Halbleitermaterials aufweist, oder eines Widerstands des Halbleitermaterials auf.

Description

  • PRIORITÄTSANSPRUCH
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/316,613 , eingereicht am 4. März 2022, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Halbleitervorrichtungen (auch als integrierte Schaltungsvorrichtungen oder IC-Vorrichtungen bezeichnet) werden in einer Vielfalt von elektronischen Anwendungen verwendet, wie etwa Personal Computer, Mobiltelefone, Digitalkameras und sonstige elektronische Geräte. Halbleitervorrichtungen werden durch sequentielles Abscheiden von Isolier- oder Dielektrikumsschichten, leitfähigen Schichten und Halbleiterschichten aus einem Material über einem Substrat und Strukturieren der verschiedenen Materialschichten unter Verwendung von Lithografie zum Bilden von aktiven Schaltungen und Elementen darauf hergestellt. Solche aktiven Schaltungen sind eingerichtet, um verschiedene Funktionen der Halbleitervorrichtungen zu erfüllen. Halbleitervorrichtungen weisen auch passive Schaltungen zum Unterstürzen und/oder Verbessern der Leistung und/oder Funktionalität der aktiven Schaltungen auf. Konfigurationen der passiven Schaltungen und/oder Anordnungen der passiven Schaltungen bezüglich der zugehörigen aktiven Schaltungen sind Halbleitervorrichtungsdesign- und -herstellungsgesichtspunkte.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 2 ist eine schematische Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 3A-3C sind entsprechend eine schematische Draufsicht, eine schematische Querschnittsansicht und eine schematische perspektivische Ansicht eines Kondensators in einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 3D ist eine schematische Draufsicht eines Widerstands in einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 3E-3F sind entsprechend eine schematische Draufsicht und eine schematische Querschnittsansicht einer Schottky-Diode gemäß einigen Ausführungsformen.
    • 3G ist eine schematische Querschnittsansicht eines Kondensators in einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 4A-4B sind entsprechend ein Schaltungsdiagramm und eine schematische Draufsicht einer elektrostatischen Entladungs(ESD)-schaltung gemäß einigen Ausführungsformen.
    • 4C-4D sind entsprechend ein Schaltungsdiagramm und eine schematische Draufsicht einer Ladungspumpe gemäß einigen Ausführungsformen.
    • 5A-5N enthalten schematische Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen während einem Herstellungsprozess gemäß einigen Ausführungsformen.
    • 6 ist ein Flussdiagramm eines Halbleitervorrichtungsherstellungsverfahrens gemäß einigen Ausführungsformen.
    • 7 ist eine schematische Querschnittsansicht einer 3D IC-Vorrichtung gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten, Materialien, Werten, Schritten, Operationen, Materialien, Anordnungen oder dergleichen werden nachstehend zum Vereinfachen der vorliegenden Offenbarung beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Es werden andere Komponenten, Werte, Operationen, Materialien, Anordnungen oder dergleichen in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich kein Verhältnis zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen an, die erörtert sind.
  • Ferner können räumlich bezogene Begriffe, wie etwa „darunterliegend“, „unterhalb“, „unterer“, „darüberliegend“, „oberer“ und dergleichen hierin für eine bequemere Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, verwendet werden. Die räumlich bezogenen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder mit anderen Ausrichtungen) ausgerichtet sein und die räumlich bezogenen Deskriptoren, die hierin verwendet werden, können dementsprechend gleichermaßen interpretiert werden.
  • In einigen Ausführungsformen umfasst eine Halbleitervorrichtung ein erstes Substrat und ein zweites Substrat, das an das erste Substrat gebondet ist. In mindestens einer Ausführungsform umfasst das erste Substrat aktive Schaltungen. Zum Beispiel ist das erste Substrat ein komplementärer Metall-Oxid-Halbleiter(CMOS, Complementary Metal Oxide Semiconductor)-Chip, z. B. ein CMOS-Hochleistungsrechen(HPC, High Performance Computing)-chip. Das zweite Substrat umfasst eine oder mehrere passive Schaltungen, die durch leitfähige Durchkontaktierungen elektrisch mit den aktiven Schaltungen gekoppelt sind. Die eine oder die mehreren passiven Schaltungen umfassen Schaltungselemente, wie etwa Schottky-Dioden, Kondensatoren und Widerstände, die jeweils mindestens einen Abschnitt eines Halbleitermaterials in dem zweiten Substrat umfassen. In einigen Ausführungsformen umfasst eine passive Schaltung einen Tiefgrabenkondensator (DTC, Deep Trench Capacitor) oder einen kammartigen Kondensator mit Elektroden, die aus dem Halbleitermaterial des zweiten Substrats hergestellt sind. In einigen Ausführungsformen umfasst eine passive Schaltung eine Schottky-Diode, die durch eine Schottky-Schnittstelle zwischen dem Halbleitermaterial des zweiten Substrats und einem Metall gebildet ist. In einigen Ausführungsformen umfasst eine passive Schaltung einen Widerstand, der durch einen Streifen des Halbleitermaterials in dem zweiten Substrat gebildet ist. In einigen Ausführungsformen sind Schaltungselemente in einer passiven Schaltung durch einen oder mehrere Abschnitte des Halbleitermaterials elektrisch miteinander gekoppelt. In einigen Ausführungsformen ist eine passive Schaltung durch einen oder mehrere Prozesse, die ähnlich wie die zum Herstellen von mikro-elektromechanischen Systemen (MEMS) eingesetzten sind, gebildet und/oder elektrisch mit einer aktiven Schaltung gekoppelt.
  • In mindestens einer Ausführungsform ist ein DTC oder ein kammartiger Kondensator ein integrierter Kondensator, der sich von den Metall-Isolator-Metall(MIM)- und Metall-Oxid-Metall(MOM)-Kondensatoren bei anderen Ansätzen unterscheidet. In mindestens einer Ausführungsform weist der integrierte Kondensator eine höhere Kapazität (z. B. einen Pegel von bis zu 500 pF) und eine höhere Durchschlagspannung (z. B. von mehr als 100V) als MIM- und MOM-Kondensatoren bei anderen Ansätzen auf. In mindestens einer Ausführungsform ermöglichen die höhere Durchschlagspannung und die höhere Kapazität eines solchen integrierten Kondensators, in dem zweiten Substrat eine oder mehrere passive Schaltungen zum Verbessern der Leistung und/oder Zuverlässigkeit der aktiven Schaltungen in dem ersten Substrat bereitzustellen. Beispiele für passive Schaltungen umfassen einen Gleichstrompuffer, ein Vorsignalfilter, eine Spannungsklemmschaltung, eine elektrostatische Entladungs(ESD)-schaltung, einen Gleichrichter oder eine Ladungspumpe, ohne jedoch darauf beschränkt zu sein. In mindestens einer Ausführungsform verhindert das Bilden von einer oder mehreren Schottky-Dioden in dem zweiten Substrat Probleme bezüglich einer Metallkontaminierung, die möglicherweise auftritt, wenn Schottky-Dioden in dem ersten Substrat in CMOS-Prozessen mit höheren Prozesstemperaturen gebildet werden. In mindestens einer Ausführungsform werden die Schaltungselemente der passiven Schaltungen bei einer niedrigen Prozesstemperatur (z. B. weniger als 400 °C) gebildet, wodurch negative Auswirkungen auf die aktiven Schaltungen in dem ersten Substrat verhindert werden. Weitere Merkmale und/oder Vorteile liegen im Umfang verschiedener Ausführungsformen, wie hierin beschrieben.
  • 1 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung 100 gemäß einigen Ausführungsformen.
  • Die Halbleitervorrichtung 100 umfasst ein erstes Substrat 110 und ein zweites Substrat 120. Jedes des ersten Substrats 110 und des zweiten Substrats 120 weist eine entgegengesetzte erste und eine entgegengesetzte zweite Seite auf, und die zweite Seite des zweiten Substrats 120 ist an die erste Seite des ersten Substrats 110 gebondet. Zum Beispiel sind die ersten Seiten obere Seiten und sind die zweiten Seiten untere Seiten des ersten Substrats 110 und des zweiten Substrats 120 entlang einer Dickenrichtung (Z-Achse) des ersten Substrats 110 und des zweiten Substrats 120. Die untere Seite des zweiten Substrats 120 ist an die obere Seite des ersten Substrats 110 gebondet.
  • Das erste Substrat 110 umfasst eine integrierte Schaltungs(IC)-struktur 112 und eine Passivierungsschicht 114 über der oberen Seite der IC-Struktur 112. In einigen Ausführungsformen umfasst die IC-Struktur 112 eine oder mehrere aktive Schaltungen, die eingerichtet sind, um verschiedene Funktionen der Halbleitervorrichtung 100 zu erfüllen. Die IC-Struktur 112 umfasst ferner eine Umverteilungsstruktur, die die aktiven Schaltungen elektrisch mit einer externen Schaltungsanordnung koppelt. Ein Beispiel einer IC-Struktur, die Schaltungselemente, die eine oder mehrere aktive Schaltungen bilden, und eine Umverteilungsstruktur umfasst, ist unter Bezugnahme auf 2 beschrieben. In einigen Ausführungsformen umfasst die IC-Struktur 112 aktive Schaltungen, die CMOS-Transistoren enthalten, und wird als CMOS-Substrat bezeichnet. In mindestens einer Ausführungsform umfasst die IC-Struktur 112 eine Umverteilungsstruktur ohne aktive Schaltungen. Zum Beispiel ist die IC-Struktur 112 ohne aktive Schaltungen ein Interposer, der eingerichtet ist, um passive Schaltungen in dem zweiten Substrat 120 mit aktiven Schaltungen in einem anderen Chip zu koppeln, der an den Interposer gebondet ist.
  • In 1 sind eine Metallschicht 115 und ein Dichtring 117 der Umverteilungsstruktur in der IC-Struktur 112 veranschaulicht, während ein Rest der Umverteilungsstruktur und beliebige aktive Schaltungen der Einfachheit wegen weggelassen sind. Die Metallschicht 115 umfasst eine Mehrzahl von leitfähigen Strukturen 115-1 bis 115-6 und ist eine obere oder oberste Metallschicht der Umverteilungsstruktur. Dies ist ein Beispiel, und andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen. In mindestens einer Ausführungsform gehören eine oder mehrere der leitfähigen Strukturen 115-1 bis 115-6 zu einer anderen Metallschicht als die obere Metallschicht der Umverteilungsstruktur. Die Metallschicht 115 ist elektrisch mit einem oder mehreren Schaltungselementen einer oder mehrerer passiver Schaltungen in dem zweiten Substrat 120 gekoppelt, wie hierin beschrieben ist. Die Anzahl und/oder die Anordnung der leitfähigen Strukturen 115-1 bis 115-6 in 1 sind Beispiele. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • In einer Draufsicht (nicht gezeigt) der IC-Struktur 112 ist der Dichtring 117 entlang eines Umfangs der IC-Struktur 112 angeordnet und umgibt eine mittlere oder zentrale Region der IC-Struktur 112, wo ein Rest der Umverteilungsstruktur und beliebige aktive Schaltungen angeordnet sind. Der Dichtring 117 weist eine Turmstruktur auf, bei welcher leitfähige Strukturen und Durchkontaktierungsstrukturen in mehreren Metallschichten und Durchkontaktierungsschichten der Umverteilungsstruktur gestapelt und physisch und elektrisch miteinander gekoppelt sind. In mindestens einer Ausführungsform ist der Dichtring 117 elektrisch mit einer Referenzspannung, wie etwa der Massespannung, gekoppelt. In mindestens einer Ausführungsform ist der Dichtring 117 elektrisch potentialfrei. Die beschriebene Konfiguration des Dichtrings 117 ist ein Beispiel. Andere Dichtringkonfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • Die Passivierungsschicht 114 ist über der Metallschicht 115 angeordnet. In mindestens einer Ausführungsform ist die Passivierungsschicht 114 eingerichtet, um das erste Substrat 110, z. B. durch Fusionsbonden, an das zweite Substrat 120 zu bonden. Beispielhafte Materialien der Passivierungsschicht 114 umfassen SiN, ein Oxid, wie etwa Siliziumoxid, SiON, Al2O3 oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen umfasst die Passivierungsschicht 114 mehrere Stapel von SiN/Al2O3. In mindestens einer Ausführungsform ist die Passivierungsschicht 114 weggelassen oder durch eine andere Materialschicht ersetzt, zum Beispiel, wenn das erste Substrat 110 durch eine andere Bondingtechnik als Fusionsbonden an das zweite Substrat 120 gebondet wird.
  • Das zweite Substrat 120 umfasst eine Halbleiterschicht 122, eine untere Dielektrikumsschicht 124 unter der Halbleiterschicht 122 und eine obere Dielektrikumsschicht 126 über der Halbleiterschicht 122. Die Halbleiterschicht 122 enthält ein Halbleitermaterial. Beispielhafte Halbleitermaterialien für die Halbleiterschicht 122 umfassen Silizium, N-dotiertes Silizium, P-dotiertes Silizium, GaN, Siliziumgermanium (SiGe), Galliumarsen oder sonstige geeignete Halbleitermaterialien, ohne jedoch darauf beschränkt zu sein. Das Halbleitermaterial der Halbleiterschicht 122 bildet mindestens teilweise ein oder mehrere Schaltungselemente in dem zweiten Substrat 120, wie hierin beschrieben ist.
  • Die untere Dielektrikumsschicht 124 ist zwischen der Passivierungsschicht 114 und der Halbleiterschicht 122 angeordnet. In mindestens einer Ausführungsform ist die untere Dielektrikumsschicht 124 zusammen mit der Passivierungsschicht 114 eingerichtet, um das erste Substrat 110 durch Fusionsbonden an das zweite Substrat 120 zu bonden. Beispielhafte Materialien der unteren Dielektrikumsschicht 124 umfassen SiN, ein Oxid, wie etwa Siliziumoxid, SiON, Al203 oder dergleichen, ohne jedoch darauf beschränkt zu sein. In mindestens einer Ausführungsform ist die untere Dielektrikumsschicht 124 weggelassen oder durch eine andere Materialschicht ersetzt.
  • Die obere Dielektrikumsschicht 126 befindet sich über der Halbleiterschicht 122. Ein beispielhaftes Material der oberen Dielektrikumsschicht 126 umfasst ein Oxid. Zum Beispiel umfasst die obere Dielektrikumsschicht 126 ein thermisches Oxid, das während der Herstellung eines Silizium-auf-Isolator(SOI, Silicon On Insulator)-Substrats gebildet wird. Andere Materialien der oberen Dielektrikumsschicht 126 liegen im Umfang verschiedener Ausführungsformen. In mindestens einer Ausführungsform ist die obere Dielektrikumsschicht 126 weggelassen.
  • Ein Dichtungsgraben 127 ist in dem zweiten Substrat 120 gebildet. In der beispielhaften Konfiguration in 1 ist der Dichtungsgraben 127 so in das zweite Substrat 120 geätzt, dass er sich entlang der Dickenrichtung durch die obere Dielektrikumsschicht 126 und die Halbleiterschicht 122 auf mindestens eine teilweise Dicke der unteren Dielektrikumsschicht 124 nach unten erstreckt. In einer Draufsicht (nicht gezeigt) des zweiten Substrats 120 ist der Dichtungsgraben 127 entlang eines Umfangs des zweiten Substrats 120 angeordnet und umgibt eine mittlere oder zentrale Region des zweiten Substrats 120, wo eine oder mehrere passive Schaltungen angeordnet sind. In der beispielhaften Konfiguration in 1 fluchtet der Dichtungsgraben 127 in dem zweiten Substrat 120 entlang der Dickenrichtung mit dem Dichtring 117 in der IC-Struktur 112. Andere Dichtringkonfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • Ein oder mehrere Isolationsgräben 128-1 bis 128-5 sind in dem zweiten Substrat 120 gebildet, um benachbarte Schaltungselemente des zweiten Substrats 120 voneinander zu isolieren und/oder eine Leitung und/oder Pads auf dem zweiten Substrat 120 zu definieren. Die Isolationsgräben 128-1 bis 128-5 sind so in das zweite Substrat 120 geätzt, dass sie sich entlang der Dickenrichtung durch die obere Dielektrikumsschicht 126 und die Halbleiterschicht 122 nach unten auf mindestens eine teilweise Dicke der unteren Dielektrikumsschicht 124 erstrecken. Die Isolationsgräben 128-1 sind schmäler als der Dichtungsgraben 127. Die Anzahl und/oder Anordnung der Isolationsgräben 128-1 bis 128-5 in 1 sind Beispiele. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • Eine Passivierungsschicht 129 ist über dem zweiten Substrat 120 abgeschieden und kleidet Seitenwände und Unterseiten des Dichtungsgrabens 127 und der Isolationsgräben 128-1 bis 128-5 aus. In der beispielhaften Konfiguration in 1 kleidet die Passivierungsschicht 129 die Seitenwände und die Unterseite des Dichtungsgrabens 127 aus, lässt jedoch einen Rest des Dichtungsgrabens 127 ungefüllt. In mindestens einer Ausführungsform ist der Dichtungsgraben 127 durch die Passivierungsschicht 129 und/oder durch eine weitere Dielektrikumsschicht gefüllt. In der beispielhaften Konfiguration in 1 kleidet die Passivierungsschicht 129 die Seitenwände und Unterseiten der Isolationsgräben 128-1 bis 128-5 aus und füllt auch die Isolationsgräben 128-1 bis 128-5. In mindestens einer Ausführungsform werden einer oder mehrere der Isolationsgräben 128-1 bis 128-5 ungefüllt gelassen oder durch eine weitere Dielektrikumsschicht gefüllt. Beispielhafte Materialien der Passivierungsschicht 129 umfassen SiN, ein Oxid, wie etwa Siliziumoxid, SiON oder dergleichen, ohne jedoch darauf beschränkt zu sein.
  • Leitfähige Merkmale sind in oder über dem zweiten Substrat 120 gebildet. In der beispielhaften Konfiguration in 1 umfassen die leitfähigen Merkmale Kontakt-Pads 131, 132, Kontaktstrukturen 133-137, Steckverbinder 138-139 und leitfähige Durchkontaktierungen 141-148. Die Kontakt-Pads 131, 132, die Kontaktstrukturen 133-137 und die Steckverbinder 138-139 werden manchmal gemeinsam als Metallleitung bezeichnet. Die Metallleitung ist eingerichtet, um Schaltungen in dem ersten Substrat 110 und Schaltungen in dem zweiten Substrat 120 durch die leitfähigen Durchkontaktierungen 141-148 elektrisch zu koppeln und/oder eine Leitung für verschiedene Schaltungselemente auf dem zweiten Substrat 120 bereitzustellen und/oder Eingangs/Ausgangs(E/A)-Pads auf dem zweiten Substrat 120 für externe Verbindungen und/oder eine Montage zu bilden. Beispiele für externe Verbindungen und/oder Montagetechnologie umfassen Drahtbonding, Höcker, Integrated Fan-Out (InFO), Wafer-Level Chip-Scale Packaging (WLCSP), Chip-auf-Wafer-auf-Substrat (CoWoS, Chip-On-Wafer-On-Substrate) oder dergleichen, ohne jedoch darauf beschränkt zu sein. In mindestens einer Ausführungsform bieten die Kontakt-Pads 131, 132 auf dem zweiten Substrat, z. B. einem Si-Substrat, einen Belastungspuffer für Höcker für externe Verbindungen und/oder Montage. Der Einfachheit wegen sind nicht alle leitfähigen Merkmale in 1 nummeriert. Ferner sind die Anzahl und/oder Anordnungen der leitfähigen Merkmale und/oder elektrischen Verbindungen zu/von den leitfähigen Merkmalen in 1 Beispiele. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen. Beispielhafte Materialien der leitfähigen Merkmale umfassen Ti, TiN, AlCu, Ag, Au oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen enthalten einige leitfähige Merkmale unterschiedliche leitfähige Materialien.
  • Die Kontakt-Pads 131, 132 und die Steckverbinder 138-139 befinden sich über der oberen Dielektrikumsschicht 126, und die Kontaktstrukturen 133-137 sind in der oberen Dielektrikumsschicht 126 eingebettet. Jede der Kontaktstrukturen 133-137 weist einen unteren Teil, der in physischem und elektrischem Kontakt mit einem Abschnitt der Halbleiterschicht 122 steht, und einen oberen Abschnitt, der in physischem und elektrischem Kontakt mit einem Steckverbinder oder einem Kontakt-Pad steht, auf. Die leitfähigen Durchkontaktierungen 141-148 erstrecken sich durch die obere Dielektrikumsschicht 126, die Halbleiterschicht 122 und die untere Dielektrikumsschicht 124, so dass sie in physischen und elektrischen Kontakt mit entsprechenden leitfähigen Strukturen in der Metallschicht 115 der Umverteilungsstruktur in der IC-Struktur 112 geraten. Die Steckverbinder 138-139 koppeln die Kontakt-Pads 131,132, die Kontaktstrukturen 133-137 und die leitfähigen Durchkontaktierungen 141-148 elektrisch miteinander. Folglich sind die aktiven Schaltungen in der IC-Struktur 112 oder in einem anderen Chip durch die Umverteilungsstruktur der IC-Struktur 112, die leitfähigen Durchkontaktierungen 141-148, die Steckverbinder 138-139 und die Kontaktstrukturen 133-137 elektrisch mit Schaltungselementen in einer oder mehreren passiven Schaltungen in dem zweiten Substrat 120 gekoppelt.
  • Die Passivierungsschicht 129 befindet sich über den Steckverbindern 138-139 und bedeckt diese, während die Kontakt-Pads 131, 132 zur elektrischen Verbindung mit einer anderen Schaltungsanordnung der Halbleitervorrichtung 100 und/oder mit einer externen Schaltungsanordnung freigelegt gelassen werden. In einigen Ausführungsformen umfasst die Halbleitervorrichtung 100 ferner eine oder mehrere zusätzliche Metallschichten und Dielektrikumsschichten über den Kontakt-Pads 131, 132 zum Leiten zu einer anderen Schaltungsanordnung der Halbleitervorrichtung 100 und/oder einer externen Schaltungsanordnung außerhalb der Halbleitervorrichtung 100.
  • In der beispielhaften Konfiguration in 1 sind die leitfähigen Durchkontaktierungen 141-148 durch eine Dielektrikumsschicht 149, die die Seitenwände der leitfähigen Durchkontaktierungen 141-148 auskleidet, elektrisch von der Halbleiterschicht 122 isoliert. In mindestens einer Ausführungsform sind eine oder mehrere der leitfähigen Durchkontaktierungen 141-148 nicht elektrisch von der Halbleiterschicht 122, z. B. der Dielektrikumsschicht 149, isoliert, oder ist eine andere dielektrische Auskleidung auf den Seitenwänden einer oder mehrerer der leitfähigen Durchkontaktierungen 141-148 weggelassen. In mindestens einer Ausführungsform ist die Dielektrikumsschicht 149 zwischen der oberen Dielektrikumsschicht 126 und der Passivierungsschicht 129 und/oder einem Kontakt-Pad unter den Kontakt-Pads 131, 132 und/oder einem Steckverbinder unter den Steckverbindern 138-139 vorhanden. Ein beispielhaftes Material der Dielektrikumsschicht 149 umfasst ein Oxid, wie etwa Siliziumoxid. Andere dielektrische Materialien liegen im Umfang verschiedener Ausführungsformen.
  • Das zweite Substrat 120 umfasst ein oder mehrere Schaltungselemente, welche eine oder mehrere passive Schaltungen einrichten und elektrisch mit der Metallschicht 115 der Umverteilungsstruktur in der IC-Struktur 112 gekoppelt sind. In mindestens einer Ausführungsform umfasst das zweite Substrat 120 mindestens ein Schaltungselement, das elektrisch mit der Metallschicht 115 gekoppelt ist, und umfasst das mindestens eine Schaltungselement eine Schottky-Diode, die durch das Halbleitermaterial und eine Kontaktstruktur eingerichtet ist, und/oder einen Kondensator, der mindestens eine Elektrode des Halbleitermaterials aufweist, und/oder einen Widerstand des Halbleitermaterials. In der beispielhaften Konfiguration in 1 umfassen die Schaltungselemente des zweiten Substrats 120 Kondensatoren 150, 151 und Schottky-Dioden 160, 161. Die Anzahl und/oder Arten von Schaltungselementen und/oder elektrischen Verbindungen der Schaltungselemente in 1 sind ein Beispiel. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • Der Kondensator 150 ist ein kammartiger Kondensator, d. h., ein Kondensator, der eine Kammstruktur besitzt, und umfasst eine Mehrzahl von Fingern des Halbleitermaterials der Halbleiterschicht 122. Die Mehrzahl von Fingern umfassen erste Finger 152, die eine erste Elektrode des Kondensators 150 einrichten, und zweite Finger 153, der eine zweite Elektrode des Kondensators 150 einrichten. Die ersten Finger 152 und die zweiten Finger 153 greifen ineinander ein. Dazwischenliegende Abschnitte 154 eines dielektrischen Materials sind zwischen benachbarten ersten Fingern 152 und zweiten Fingern 153 angeordnet. Die dazwischenliegenden Abschnitte 154 richten das Dielektrikum zwischen der ersten Elektrode und der zweiten Elektrode des Kondensators 150 ein. In der beispielhaften Konfiguration in 1 umfassen die dazwischenliegenden Abschnitte 154 das dielektrische Material der unteren Dielektrikumsschicht 124 und erstrecken sich von der unteren Dielektrikumsschicht 124 nach oben entlang der Dickenrichtung durch die Halbleiterschicht 122 und auf mindestens eine teilweise Dicke der oberen Dielektrikumsschicht 126. Andere Konfigurationen der dazwischenliegenden Abschnitte 154 liegen im Umfang verschiedener Ausführungsformen.
  • Eine leitfähige Struktur 115-3 der Metallschicht 115 der IC-Struktur 112 überlappt die ersten Finger 152 und die zweiten Finger 153 des Kondensators 150 entlang der Dickenrichtung. Die leitfähige Struktur 115-3 ist als eine Abschirmung für den Kondensator 150 vor Störungen, Rauschen und/oder Überlagerung von der IC-Struktur 112 eingerichtet. In mindestens einer Ausführungsform ist die leitfähige Struktur 115-3 elektrisch mit einer Referenzspannung, wie etwa einer Stromversorgungsspannung oder der Massespannung, gekoppelt. In mindestens einer Ausführungsform ist die leitfähige Struktur 115-3 elektrisch potentialfrei. In mindestens einer Ausführungsform ist die leitfähige Struktur 115-3 weggelassen.
  • Die ersten Finger 152, die die erste Elektrode des Kondensators 150 einrichten, sind mit einem Abschnitt 155 der Halbleiterschicht 122 durchgehend. Der Abschnitt 155 der Halbleiterschicht 122 umfasst eine dotierte Region 156, welche in ohmschem Kontakt mit der Kontaktstruktur 133 steht. Der Steckverbinder 138 koppelt die Kontaktstruktur 133 elektrisch mit der leitfähigen Durchkontaktierung 143, welche elektrisch mit der leitfähigen Struktur 115-2 in der Metallschicht 115 der IC-Struktur 112 gekoppelt ist. Folglich ist die erste Elektrode des Kondensators 150 elektrisch mit der IC-Struktur 112 gekoppelt. Der ohmsche Kontakt kann durch geeignetes Auswählen des leitfähigen Materials (z. B. eines Metalls) der Kontaktstruktur 133 und/oder Steuern des Dotierens der dotierten Region 156 erzielt werden. Zum Beispiel enthält die dotierte Region 156 Bor(B)- oder Phosphor(P)-Dotierstoffe mit einer Konzentration, die sich von einem Rest des Abschnitts 155 der Halbleiterschicht 122 unterscheidet. In einigen Ausführungsformen ist die dotierte Region 156 weggelassen.
  • Die zweiten Finger 153, die die zweite Elektrode des Kondensators 150 einrichten, sind mit einem Abschnitt 157 der Halbleiterschicht 122 durchgehend. Der Abschnitt 157 der Halbleiterschicht 122 umfasst eine dotierte Region 158, welche in ohmschem Kontakt mit der Kontaktstruktur 134 steht. Ein Steckverbinder (nicht nummeriert) koppelt die Kontaktstruktur 134 elektrisch mit der leitfähigen Durchkontaktierung 144, welche elektrisch mit der leitfähigen Struktur 115-4 in der Metallschicht 115 der IC-Struktur 112 gekoppelt ist. Folglich ist die zweite Elektrode des Kondensators 150 elektrisch mit der IC-Struktur 112 gekoppelt. Der ohmsche Kontakt kann durch geeignetes Auswählen des leitfähigen Materials (z. B. eines Metalls) der Kontaktstruktur 134 und/oder Steuern des Dotierens der dotierten Region 158, wie zum Beispiel unter Bezug auf die dotierte Region 156 beschrieben ist, erzielt werden. In einigen Ausführungsformen ist die dotierte Region 158 weggelassen. In mindestens einer Ausführungsform ist mindestens eine der beschriebenen Verbindungen von dem Kondensator 150 zu der IC-Struktur 112 weggelassen. In der beispielhaften Konfiguration in 1 ist der Kondensator 150 durch Isolationsgräben 128-2, 128-3 elektrisch von benachbarten Schaltungselementen in dem zweiten Substrat 120 isoliert. In mindestens einer Ausführungsform ist mindestens einer der Isolationsgräben 128-2, 128-3 weggelassen. Weitere Details eines beispielhaften kammartigen Kondensators sind unter Bezugnahme auf 3A-3C beschrieben.
  • In mindestens einer Ausführungsform weist ein Widerstand in dem zweiten Substrat 120 einen Querschnitt auf, der ähnlich wie der Querschnitt des Kondensators 150 in 1 ist. Ein Unterschied ist, dass bei solch einem Widerstand die ersten Finger (entsprechend den ersten Fingern 152 in 1) und die zweiten Finger (entsprechend den zweiten Fingern 153 in 1) in Bezug zueinander durchgehend sind, so dass sie einen durchgehenden Streifen des Halbleitermaterials der Halbleiterschicht 122 bilden. Der durchgehende Streifen des Halbleitermaterials richtet den Widerstand ein. In mindestens einer Ausführungsform ist eine abschirmende leitfähige Struktur entsprechend der leitfähigen Struktur 115-3 unter einem Widerstand in dem zweiten Substrat 120 weggelassen. Weitere Details eines beispielhaften Widerstands sind bezüglich 3D beschrieben.
  • Der Kondensator 152 ist ein Kondensator vom flachen Typ. Eine erste Elektrode des Kondensators 152 umfasst einen Abschnitt 159 der Halbleiterschicht 122. Eine zweite Elektrode des Kondensators 152 umfasst die leitfähige Struktur 115-6 der IC-Struktur 112. Ein Dielektrikum des Kondensators 152 umfasst Abschnitte der Passivierungsschicht 114 und der unteren Dielektrikumsschicht 124 zwischen dem Abschnitt 159 der Halbleiterschicht 122 und der leitfähigen Struktur 115-6. Der Abschnitt 159 der Halbleiterschicht 122, der die erste Elektrode des Kondensators 152 einrichtet, ist durch eine dotierte Region (nicht nummeriert), die ähnlich wie die dotierte Region 156 ist, elektrisch mit der Kontaktstruktur 137 gekoppelt. In mindestens einer Ausführungsform ist die dotierte Region weggelassen. Die Kontaktstruktur 137 ist durch die leitfähige Durchkontaktierung 147 elektrisch mit der leitfähigen Struktur 115-5 der IC-Struktur 112 gekoppelt. Die leitfähige Struktur 115-6, die die zweite Elektrode des Kondensators 152 einrichtet, ist durch die leitfähige Durchkontaktierung 148 elektrisch mit dem Kontakt-Pad 132 gekoppelt. In der beispielhaften Konfiguration in 1 ist der Kondensator 152 durch die Isolationsgräben 128-5 elektrisch von benachbarten Schaltungselementen in dem zweiten Substrat 120 getrennt. In mindestens einer Ausführungsform ist der Isolationsgraben 128-5 weggelassen.
  • Die Schottky-Diode 160 ist durch die Kontaktstruktur 136 und einen Abschnitt 162 der Halbleiterschicht 122, der mit der Kontaktstruktur 136 in Kontakt steht, eingerichtet. Der Abschnitt 162 der Halbleiterschicht 122 ist durch einen Isolationsgraben 164, der ein dielektrisches Material enthält, elektrisch von einem benachbarten Abschnitt 163 der Halbleiterschicht 122 isoliert. In der beispielhaften Konfiguration in 1 umfasst der Isolationsgraben 164 das dielektrische Material der unteren Dielektrikumsschicht 124 und erstreckt sich von der unteren Dielektrikumsschicht 124 nach oben entlang der Dickenrichtung durch die Halbleiterschicht 122 und auf mindestens eine Teildicke der oberen Dielektrikumsschicht 126. Andere Konfigurationen des Isolationsgrabens 164 liegen im Umfang verschiedener Ausführungsformen.
  • Der Abschnitt 162 der Halbleiterschicht 122 umfasst eine dotierte Region 166, die in einem Schottky-Kontakt mit der Kontaktstruktur 136 steht. Die Kontaktstruktur 136 ist durch den Steckverbinder 139, welcher sich über den Isolationsgraben 164 erstreckt, elektrisch mit der leitfähigen Durchkontaktierung 146 gekoppelt. Die leitfähige Durchkontaktierung 146 ist elektrisch mit der leitfähigen Struktur 115-5 der IC-Struktur 112 gekoppelt. Folglich ist ein erster Anschluss (z. B. eine Anode oder eine Kathode) der Schottky-Diode 160 elektrisch mit der IC-Struktur 112 gekoppelt. Der Schottky-Kontakt zwischen der dotierten Region 166 und der Kontaktstruktur 136 kann durch geeignetes Auswählen des leitfähigen Materials (z. B. eines Metalls) der Kontaktstruktur 136 und/oder Steuern der Dotierung der dotierten Region 166 erzielt werden. Zum Beispiel enthält die dotierte Region 166 Bor(B)- oder Phosphor(P)-Dotierstoffe in einer Konzentration, die sich von einem Rest des Abschnitts 162 der Halbleiterschicht 122 unterscheidet. In einigen Ausführungsformen ist die dotierte Region 166 weggelassen.
  • Der Abschnitt 162 der Halbleiterschicht 122 umfasst ferner eine dotierte Region 168, die ihn ohmschem Kontakt mit der Kontaktstruktur 135 steht. Ein Steckverbinder (nicht nummeriert) koppelt die Kontaktstruktur 135 elektrisch mit der leitfähigen Durchkontaktierung 145, welche elektrisch mit der leitfähigen Struktur 115-4 in der Metallschicht 115 der IC-Struktur 112 gekoppelt ist. Folglich ist ein zweiter Anschluss (z. B. eine Kathode oder eine Anode) der Schottky-Diode 160 elektrisch mit der IC-Struktur 112 gekoppelt. Der ohmsche Kontakt zwischen der dotierten Region 168 und der Kontaktstruktur 135 kann auf eine Art erzielt werden, wie bezüglich des ohmschen Kontakts zwischen der dotierten Region 156 und der Kontaktstruktur 133 beschrieben ist. In einigen Ausführungsformen ist die dotierte Region 168 weggelassen. In mindestens einer Ausführungsform unterscheiden sich die Dotierstoffe und/oder die Dotierkonzentrationen in der dotierten Region 166 und der dotierten Region 168 voneinander. In mindestens einer Ausführungsform ist mindestens eine der beschriebenen Verbindungen von der Schottky-Diode 160 zu der IC-Struktur 112 weggelassen. In der beispielhaften Konfiguration in 1 ist die Schottky-Diode 160 durch die Isolationsgräben 128-3, 128-4 elektrisch von benachbarten Schaltungselementen in dem zweiten Substrat 120 isoliert. In mindestens einer Ausführungsform ist mindestens einer der Isolationsgräben 128-3, 128-4 weggelassen.
  • Ein vergrabener Hohlraum 169 ist in der unteren Dielektrikumsschicht 124 gebildet und überlappt mindestens den Schottky-Kontakt zwischen der dotierten Region 166 und der Kontaktstruktur 136 entlang der Dickenrichtung. In der beispielhaften Konfiguration in 1 überlappt der vergrabene Hohlraum 169 sowohl die dotierte Region 166 als auch die dotierte Region 168 entlang der Dickenrichtung. In einigen Ausführungsformen enthält der vergrabene Hohlraum 169 Vakuum, Luft oder ein Gas. In einigen Ausführungsformen sind ein oder mehrere vergrabene Hohlräume 169 in einer oder mehreren der Halbleiterschicht 122, der unteren Dielektrikumsschicht 124 und der Passivierungsschicht 114 gebildet. In einigen Ausführungsformen sind die Passivierungsschicht 114 und/oder die untere Dielektrikumsschicht 124 vollständig oder teilweise geätzt, um einen oder mehrere vergrabene Hohlräume 169 zu bilden. Beispielhafte Formen jedes vergrabenen Hohlraums 169 umfassen ohne Einschränkung einen Kreis, ein Quadrat oder beliebige sonstige Formen. Der vergrabene Hohlraum 169 ist eingerichtet, um thermisch abzuschirmen oder Wärme, die durch die IC-Struktur 112 während dem Betrieb erzeugt wird, abzuleiten. Folglich werden in einer oder mehreren Ausführungsformen negative Auswirkungen, die die Wärme, die durch die IC-Struktur 112 während dem Betrieb erzeugt wird, auf die Schottky-Diode 160 haben kann, welche ein wärmeempfindliches Schaltungselement ist, beseitigt oder mindestens verringert. In einigen Ausführungsformen ist der vergrabene Hohlraum 169 weggelassen.
  • Die Schottky-Diode 161 ist ähnlich wie die Schottky-Diode 160 eingerichtet mit der Ausnahme, dass ein vergrabener Hohlraum 170 entsprechend dem vergrabenen Hohlraum 169 in der Passivierungsschicht 114 gebildet ist. In einigen Ausführungsformen sind der eine oder die mehreren vergrabenen Hohlräume 170 in einer oder mehreren der Halbleiterschicht 122, der unteren Dielektrikumsschicht 124 und der Passivierungsschicht 114 gebildet. In mindestens einer Ausführungsform ist der vergrabene Hohlraum 170 weggelassen. Weitere Details einer beispielhaften Schottky-Diode sind bezüglich 3E-3F beschrieben.
  • In 1 sind verschiedene Merkmale nicht maßstabsgetreu gezeichnet. Zum Beispiel ist in einer oder mehreren Ausführungsformen das zweite Substrat 120 dünner als das erste Substrat 110. Wenn nicht das Gegenteil angegeben wird, befinden sich die Dicken verschiedener Merkmale und/oder Schichten, die hierin beschrieben sind, entlang der Z-Achse. In einigen Ausführungsformen beträgt die Dicke des ersten Substrats 110 mindestens 400 µm. Zum Beispiel beträgt die Dicke des ersten Substrats 110 400, 500, 725, 771 oder 775 µm. Die Dicke der Passivierungsschicht 114 beträgt 1000 Å (0,1 µm) bis 300000 Å (30 µm). Die Dicke der unteren Dielektrikumsschicht 124 beträgt 0 Å (die untere Dielektrikumsschicht 124 ist weggelassen) bis 10000 Å (1 µm). Die Dicke der Halbleiterschicht 122 beträgt 1000 Å (0,1 µm) bis 500000 Å (50 µm). Die Dicke der oberen Dielektrikumsschicht 126 beträgt 100 Å (0,01 µm) bis 100000 Å (10 µm). Die Dicke der Metallschicht, wie etwa der Kontakt-Pads und der Steckverbinder über der oberen Dielektrikumsschicht 126 beträgt 500 Å (0,05 µm) bis 30000 Å (3 µm). Zusätzliche Metallschichten haben ähnliche Dicken. Die Dicke der Passivierungsschicht 129 beträgt 500 Å (0,05 µm) bis 20000 Å (2 µm). Zusätzliche Passivierungsschichten haben ähnliche Dicken. Die Dicke des vergrabenen Hohlraums 169 beträgt 500 Å (0,05 µm) bis 500000 Å (50 µm). Die Dicke einer dotierten Schicht einschließlich verschiedener dotierter Regionen 156, 158, 166, 168 beträgt 0 Å (die dotierten Regionen sind weggelassen) bis 500000 Å (50 µm). In einem Beispiel, das in 3F gezeigt ist, ist diese Dicke der dotierten Schicht als d3 bezeichnet. Die beschriebenen Konfigurationen der Halbleitervorrichtung 100 sind Beispiele. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen.
  • 2 ist schematische Querschnittansicht eines Abschnitts einer Halbleitervorrichtung 200 gemäß einigen Ausführungsformen. In einigen Ausführungsformen entspricht die Halbleitervorrichtung 200 der IC-Struktur 112 in 1.
  • In einigen Ausführungsformen umfasst die Halbleitervorrichtung 200 eine oder mehrere aktive Schaltungen. Beispielhafte aktive Schaltungen umfassen Wechselrichter, Addierer, Multiplizierer, Logik-Gates, Phasenregelschleifen (PLLs, Phase Lock Loops), Flip-Flops, Multiplexer, Speicherzellen oder dergleichen, ohne jedoch darauf beschränkt zu sein. Beispielhafte Logik-Gates umfassen AND, OR, NAND, NOR, XOR, INV, AND-OR-Invert (AOI), OR-AND-Invert (OAI), MUX, Flip-Flop, BUFF, Latch, Delay, Taktzellen oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen umfassen Schaltungselemente, die aktive Schaltungen bilden, Transistoren und Dioden, ohne jedoch darauf beschränkt zu sein. Beispiele für Transistoren umfassen Metalloxidhalbleiterfeldeffekttransistoren (MOSFET, Metal Oxide Semiconductor Field Effect Transistors), komplementäre Metalloxidhalbleiter(CMOS)-transistoren, Bipolartransistoren (BJT, Bipolar Junction Transistors), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs), FinFETs, planare MOS-Transistoren mit erhöhtem Source/Drain oder dergleichen, ohne jedoch darauf beschränkt zu sein. In mindestens einer Ausführungsform umfassen eine oder mehrere aktive Schaltungen weitere Schaltungselemente einschließlich Kondensatoren, Spulen, Sicherungen, Widerständen oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen sind die aktiven Schaltungen elektrisch gekoppelt, um verschiedene Funktionen der Halbleitervorrichtung 200 zu erfüllen. Folglich ist die Halbleitervorrichtung 200 als Speicher und/oder Speichersteuerlogiken und/oder Kommunikationsschnittstellen und/oder Anwendungsprogrammierschnittstellen (APIs, Application Programming Interfaces) und/oder Analog-Digital(A/D)-Wandler und/oder Hochfrequenzeinstellvorrichtungen und/oder Digitalsignalprozessoren (DSPs) und/oder Grafikverarbeitungseinheiten (GPUs, Graphics Processing Units) und/oder arithmetische logische Einheiten (ALUs, Arithmetic Logic Units) und/oder Gleitkommaeinheiten (FPUs, Floating-Point Units) und/oder zentrale Verarbeitungseinheiten (CPUs, Central Processing Units) oder dergleichen eingerichtet, ohne jedoch darauf beschränkt zu sein.
  • Wie in 2 gezeigt ist, umfasst die Halbleitervorrichtung 200 ein Substrat 252, über welchem Schaltungselemente und Verschaltungsstrukturen gebildet sind. Das Substrat 252 umfasst in mindestens einer Ausführungsform Silizium, Siliziumgermanium (SiGe), Galliumarsen oder sonstige geeignete Halbleiter- oder dielektrische Materialien. In einigen Ausführungsformen ist das Substrat 252 ein P-dotiertes Substrat. In einigen Ausführungsformen ist das Substrat 252 ein N-dotiertes Substrat. In einigen Ausführungsformen ist das Substrat 252 ein starres kristallines Material, das sich von einem Halbleitermaterial unterscheidet (z. B. Diamant, Saphir, Aluminiumoxid (Al2O3) oder dergleichen), auf welchem eine IC hergestellt wird.
  • Die Halbleitervorrichtung 200 umfasst ferner N- und/oder P-Dotierstoffe, die dem Substrat 252 hinzugefügt werden, um entsprechend aktive n-Kanal-Metalloxidhalbleiter(NMOS)-regionen und/oder aktive p-Kanal-Metalloxidhalbleiter(PMOS)-Regionen zu bilden. Die aktiven NMOS-Regionen und die aktiven PMOS-Regionen bilden aktive Regionen, in welchen Sources/Drains 254 verschiedener Transistoren in den aktiven Schaltungen der Halbleitervorrichtung 200 gebildet sind. Source/Drain(s) können sich je nach Kontext einzeln oder gemeinsam auf eine Source oder ein Drain beziehen. In einigen Ausführungsformen sind Isolationsstrukturen zwischen benachbarten aktiven Regionen gebildet. Der Einfachheit wegen sind Isolationsstrukturen in 2 weggelassen.
  • Die Halbleitervorrichtung 200 umfasst ferner verschiedene Gate-Strukturen über den aktiven Regionen. Zum Beispiel umfasst eine Gate-Struktur eine Gate-Elektrode 255 eines Transistors und ein entsprechendes Gate-Dielektrikum 256 über einer aktiven Region des Substrats 252. Beispielhafte Materialien des Gate-Dielektrikums 256, welches eine oder mehrere Schichten aufweist, umfassen HfO2, ZrO2 oder dergleichen. Beispielhafte Materialien der Gate-Elektrode 255 umfassen Polysilizium, Metall oder dergleichen. In mindestens einer Ausführungsform sind eine oder mehrere Gate-Strukturen Dummy-Gates und enthalten dielektrische Materialien.
  • Die Halbleitervorrichtung 200 umfasst ferner Kontaktstrukturen 257 über Sources/Drains verschiedener Transistoren zum elektrischen Koppeln der darunterliegenden Sources/Drains der Transistoren mit anderen Schaltungselementen. Beispielhafte Materialien der Kontaktstrukturen 257 umfassen ein oder mehrere Metalle.
  • Die Halbleitervorrichtung 200 umfasst ferner Durchkontaktierung-zu-Vorrichtung(VD, Via-to-Device)-Durchkontaktierungen und Durchkontaktierung-zu-Gate(VG, Via-to-Gate)-Durchkontaktierungen entsprechend über und in elektrischem Kontakt mit Kontaktstrukturen und Gate-Strukturen. Wie zum Beispiel in 2 gezeigt, befindet sich eine VG-Durchkontaktierung 258 über und in elektrischem Kontakt mit der Gate-Elektrode 255 einer der Gate-Strukturen und befindet sich eine VD-Durchkontaktierung 259 über und in elektrischem Kontakt mit einer der Kontaktstrukturen 257. Beispielhafte Materialien der VD- und der VG-Durchkontaktierungen umfassen ein oder mehrere Metalle.
  • Die Halbleitervorrichtung 200 umfasst ferner eine Umverteilungsstruktur 260, welche sich über den VD- und den VG-Durchkontaktierungen befindet, und umfasst eine Mehrzahl von Metallschichten und Durchkontaktierungsschichten, die sequentiell und abwechselnd über den VD- und den VG-Durchkontaktierungen angeordnet sind. Die unterste Metallschicht unmittelbar über und in elektrischem Kontakt mit den VD- und den VG-Durchkontaktierungen ist eine Metall-Null(Mo)-Schicht. Eine nächste Metallschicht unmittelbar über der Mo-Schicht ist eine Metall-Eins(M1)-Schicht oder dergleichen. Eine Durchkontaktierungsschicht Vn ist zwischen der Mn-Schicht und der Mn+i-Schicht angeordnet und koppelt diese elektrisch, wobei n eine ganze Zahl von Null und mehr ist. Zum Beispiel ist eine Durchkontaktierungs-Null(Vo)-Schicht die unterste Durchkontaktierungsschicht, welche zwischen der Mo-Schicht und der M1-Schicht angeordnet ist und diese elektrisch koppelt. Andere Durchkontaktierungsschichten sind V1, V2 oder dergleichen. Die Umverteilungsstruktur 260 umfasst ferner verschiedene Zwischenschichtdielektrikums(ILD, Interlayer Dielectric)-schichten (nicht gezeigt oder nummeriert), in welchen die Metallschichten und die Durchkontaktierungsschichten eingebettet sind. Die Metallschichten und die Durchkontaktierungsschichten der Umverteilungsstruktur 260 sind eingerichtet, um verschiedene Elemente oder Schaltungen der Halbleitervorrichtung 200 elektrisch miteinander und/oder mit einer externen Schaltungsanordnung zu koppeln. In der beispielhaften Konfiguration in 2 umfasst die Mo-Schicht leitfähige Mo-Strukturen 261, 262 entsprechend über und in elektrischem Kontakt mit der VG-Durchkontaktierung 258 und der VD-Durchkontaktierung 259, umfasst die Vo-Schicht Vo-Durchkontaktierungen 263, 264 entsprechend über und in elektrischem Kontakt mit den leitfähigen Mo-Strukturen 261, 262, umfasst die M1-Schicht leitfähige M1-Strukturen 265, 266 entsprechend über und in elektrischem Kontakt mit den Vo-Durchkontaktierungen 263, 264. Der Einfachheit wegen sind die Metallschichten und die Durchkontaktierungsschichten oberhalb der M1-Schicht in 2 weggelassen. In einigen Ausführungsformen entspricht die Umverteilungsstruktur 260 der Umverteilungsstruktur in der IC-Struktur 112, die unter Bezugnahme auf 1 beschrieben ist. Zum Beispiel entspricht eine obere Metallschicht (nicht gezeigt) der Umverteilungsstruktur 260 der Metallschicht 115.
  • 3A-3C sind entsprechend eine schematische Draufsicht, eine schematische Querschnittsansicht und eine schematische perspektivische Ansicht eines Kondensators 300 in einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Die Regionen I und II in 3B sind entsprechend Querschnitte entlang der Linien I-I und II-II in 3A. In einigen Ausführungsformen entspricht der Kondensator 300 dem Kondensator 150 in einem zweiten Substrat, das passive Schaltungen enthält. Komponenten in 3A-3C, die entsprechende Komponenten in 1 aufweisen, sind durch die Bezugszeichen von 1 um Zweihundert erhöht gekennzeichnet.
  • In 3A umfasst der Kondensator 300 eine Mehrzahl von Fingern eines Halbleitermaterials einer Halbleiterschicht 322 (3B). Die Mehrzahl von Fingern umfassen erste Finger 352, die eine erste Elektrode des Kondensators 300 einrichten, und zweite Finger 353, die eine zweite Elektrode des Kondensators 300 einrichten. Die ersten Finger 352 und die zweiten Finger 353 greifen ineinander ein. Die veranschaulichte Anzahl von Fingern 352, 353 in dem Kondensator 300 ist ein Beispiel. Andere Fingeranzahlen liegen im Umfang verschiedener Ausführungsformen. In mindestens einer Ausführungsform umfasst der Kondensator 300 mindestens einen ersten Finger 352 und mindestens einen zweiten Finger 353. Die Abschnitte 354 eines dielektrischen Materials sind zwischen benachbarten ersten Fingern 352 und zweiten Fingern 353 angeordnet und umgeben auch die Finger 352, 353. Mit anderen Worten sind die Finger 352, 353 in dem dielektrischen Material vergraben. In einigen Ausführungsformen enthalten die Abschnitte 354 das dielektrische Material einer unteren Dielektrikumsschicht 324 (3B).
  • Die ersten Finger 352, die die erste Elektrode des Kondensators 300 einrichten, sind mit einem Abschnitt 355 des Halbleitermaterials der Halbleiterschicht 322 durchgehend. Der Abschnitt .355 der Halbleiterschicht 322 umfasst eine dotierte Region 356 (3B), welche in ohmschem Kontakt mit einer Kontaktstruktur 333 steht, welche elektrisch mit einer leitfähigen Durchkontaktierung 343 gekoppelt ist. Wie in 3B veranschaulicht, erstreckt sich die leitfähige Durchkontaktierung 343 durch eine obere Dielektrikumsschicht 326, die Halbleiterschicht 322, die untere Dielektrikumsschicht 324, eine Passivierungsschicht 314, die elektrisch mit einer leitfähigen Struktur 315-2 einer IC-Struktur 312 zu koppeln ist. Ein Kontakt-Pad 304 befindet sich über dem Abschnitt 355 des Halbleitermaterials und berührt diesen. Eine Passivierungsschicht 329 befindet sich über dem Kontakt-Pad 304 und der Kontaktstruktur 333. In der beispielhaften Konfiguration in 3A ist das Kontakt-Pad 304 physisch von der Kontaktstruktur 333 und der leitfähigen Durchkontaktierung 343 getrennt. In der beispielhaften Konfiguration in 3B schließt das Kontakt-Pad 304 an die Kontaktstruktur 333 an. Das Kontakt-Pad 304 stellt eine elektrische Verbindung zu der ersten Elektrode des Kondensators 300 von anderen Schaltungselementen in demselben zweiten Substrat, das passive Schaltungen aufweist, oder von einer externen Schaltungsanordnung bereit. Die leitfähige Durchkontaktierung 343 stellt eine elektrische Verbindung von der ersten Elektrode des Kondensators 300 zu der IC-Struktur 312 bereit. In mindestens einer Ausführungsform sind das Kontakt-Pad 304 und/oder die leitfähige Durchkontaktierung 343 weggelassen.
  • Die zweiten Finger 353, die die zweite Elektrode des Kondensators 300 einrichten, sind mit einem Abschnitt 357 des Halbleitermaterials der Halbleiterschicht 322 durchgehend. Eine Kontaktstruktur 334, eine leitfähige Durchkontaktierung 344 und ein Kontakt-Pad 305 sind über dem oder durch den Abschnitt 357 des Halbleitermaterials gebildet. In einigen Ausführungsformen sind die Kontaktstruktur 334, die leitfähige Durchkontaktierung 344 und das Kontakt-Pad 305 ähnlich wie die Kontaktstruktur 333, die leitfähige Durchkontaktierung 343 und das Kontakt-Pad 304 eingerichtet. In 3B überlappt eine leitfähige Struktur 315-3 der IC-Struktur 312 die ersten Finger 352 und die zweiten Finger 353 des Kondensators 300 entlang der Dickenrichtung und ist als eine Abschirmung für den Kondensator 300 gegenüber Störungen, Rauschen und/oder Überlagerungen von der IC-Struktur 312 eingerichtet.
  • Die Kapazität und die Durchschlagspannung sind Parameter des Kondensators 300, die von Halbleitervorrichtungsdesignern berücksichtigt werden. Die Kapazität und/oder die Durchschlagspannung des Kondensators 300 können basierend auf verschiedenen sonstigen Parametern einschließlich elektrischer Eigenschaften des Halbleitermaterials und des dielektrischen Materials, die den Kondensator 300 bilden, einer Dicke d1 (3B) der Halbleiterschicht 322, eines Abstands s (3A) zwischen benachbarten ersten und zweiten Fingern 352, 353, der Anzahl von Fingern 352, 353 in dem Kondensator 300, einer Breite w1 und einer Länge l1 (3A) jedes Fingers oder dergleichen, ohne jedoch darauf beschränkt zu sein, individuell angepasst werden. In mindestens einer Ausführungsform ist es möglich, einen kammartigen Kondensator, wie unter Bezugnahme auf 1, 3A-3C beschrieben, mit einer höheren Kapazität (z. B. einem Pegel von bis zu 500 pF) und einer höheren Durchschlagspannung (z. B. von mehr als 100V) als MIM-und/oder MOM-Kondensatoren bei anderen Ansätzen bereitzustellen. Dies ist ein Vorteil gegenüber den anderen Ansätzen, bei welchen es schwierig ist, sowohl eine hohe Kapazität als auch gleichzeitig eine hohe Durchschlagspannung zu erzielen. Ferner benötigen MIM- und/oder MOM-Kondensatoren bei anderen Ansätzen eine große Chipfläche, wenn eine hohe Kapazität benötigt wird. Es besteht auch eine Möglichkeit, dass ein Rauschen mit der Stromversorgung an Bord gekoppelt wird und sich auf den analogen Ausgang einer oder mehrerer passiver Schaltungen, die MIM- und/oder MOM-Kondensatoren bei den anderen Ansätzen verwenden, auswirkt. Dagegen ist es in mindestens einer Ausführungsform möglich, eine hohe Kapazität bereitzustellen, ohne eine große Chipfläche zu benötigen, indem ein oder mehr Parameter verändert werden, wie hierin beschrieben. In einigen Ausführungsformen wird ein Rauschen, das mit einem Kondensator und/oder einer passiven Schaltung, die einen solchen Kondensator enthält, gekoppelt wird, effektiv durch eine abschirmende leitfähige Struktur verhindert oder zumindest verringert, wie hierin beschrieben ist. In einigen Ausführungsformen umfasst ein Material der abschirmenden leitfähigen Struktur mindestens eines von Ti, Al, TiN oder dergleichen.
  • 3D ist eine schematische Draufsicht eines Widerstands 370 in einer Halbleitervorrichtung gemäß einigen Ausführungsformen. In einigen Ausführungsformen ist der Widerstand 370 in demselben zweiten Substrat, das passive Schaltungen aufweist, wie der Kondensator 300 aufgenommen. In einem Beispiel ist der Widerstand 370 in dem zweiten Substrat 120 enthalten, das unter Bezugnahme auf 1 beschrieben ist. Eine Querschnittsansicht entlang der Linie III-III in 3D ist ähnlich wie die Querschnittsansicht in 3B.
  • Der Widerstand 370 weist einen durchgehenden Streifen 371 des Halbleitermaterials der Halbleiterschicht 322 auf. Der Streifen 371 in 3D hat eine Mäander- oder Zickzackform. Dies ist ein Beispiel, und andere Formen liegen im Umfang verschiedener Ausführungsformen. Die entgegengesetzten Enden des Streifens 371 sind durchgehend entsprechend einem ersten Abschnitt 372 und einem zweiten Abschnitt 373 des Halbleitermaterials. Eine Widerstandsfähigkeit des Widerstands 370 kann basierend auf verschiedenen Parametern einschließlich elektrischer Eigenschaften des Halbleitermaterials, einer Dicke d1 (3B) der Halbleiterschicht 322, einer Breite w2 des Streifens 371 und einer Länge des Streifens 371 zwischen dem ersten Abschnitt 372 und dem zweiten Abschnitt 373 oder dergleichen, ohne jedoch darauf beschränkt zu sein, individuell gestaltet werden.
  • Eine Kontaktstruktur 374, eine leitfähige Durchkontaktierung 375 und ein Kontakt-Pad 376 sind über dem oder durch den ersten Abschnitt 372 des Halbleitermaterials gebildet. Eine Kontaktstruktur 377, eine leitfähige Durchkontaktierung 378 und ein Kontakt-Pad 379 sind über dem oder durch den zweiten Abschnitt 373 des Halbleitermaterials gebildet. In einigen Ausführungsformen sind die Kontaktstrukturen 374, 377 und/oder die leitfähigen Durchkontaktierungen 375, 378 und/oder die Kontakt-Pads 376, 379 entsprechend ähnlich wie die Kontaktstruktur 333, die leitfähige Durchkontaktierung 343 und das Kontakt-Pad 304 eingerichtet. Der Streifen 371, der erste Abschnitt 372 und der zweite Abschnitt 373 des Halbleitermaterials sind von einem Abschnitt 380 eines dielektrischen Materials, z. B. des dielektrischen Materials der unteren Dielektrikumsschicht 324, umgeben oder in diesem vergraben.
  • 3E-3F sind entsprechend eine schematische Draufsicht und eine schematische Querschnittsansicht einer Schottky-Diode 360 gemäß einigen Ausführungsformen. 3F ist ein Querschnitt entlang der Linien IV-IV in 3E. In einigen Ausführungsformen entspricht die Schottky-Diode 360 einer oder mehreren der Schottky-Dioden 160,161. In mindestens einer Ausführungsform ist die Schottky-Diode 360 in demselben zweiten Substrat aufgenommen, das passive Schaltungen enthält, wie der Kondensator 300 und/oder der Widerstand 370. Komponenten in 3E-3F mit entsprechenden Komponenten in 1 sind durch die Bezugszeichen von 1 um Zweihundert erhöht gekennzeichnet.
  • Die Schottky-Diode 360 ist durch eine Kontaktstruktur 336 und einen Abschnitt 362 der Halbleiterschicht 322, der die Kontaktstruktur 336 berührt, eingerichtet. Der Abschnitt 362 der Halbleiterschicht 322 ist durch einen Isolationsgraben 364, der ein dielektrisches Material enthält, elektrisch von einem benachbarten Abschnitt 363 der Halbleiterschicht 322. isoliert. In der beispielhaften Konfiguration in 3E-3F enthält der Isolationsgraben 364 das dielektrische Material der unteren Dielektrikumsschicht 324. Ein Abschnitt 384 des dielektrischen Materials der unteren Dielektrikumsschicht 324 umgibt die Abschnitte 362, 363 des Halbleitermaterials. Mit anderen Worten sind die Abschnitte 362, 363 des Halbleitermaterials in dem dielektrischen Material vergraben. Ein Isolationsgraben 328-4 isoliert den Abschnitt 363 der Halbleiterschicht 322 elektrisch von anderen Teilen der Halbleiterschicht 322. Der Abschnitt 362 der Halbleiterschicht 322 umfasst einen dotierten Bereich 366 (3F), der in einem Schottky-Kontakt mit der Kontaktstruktur 336 steht. Die Kontaktstruktur 336 ist durch einen Steckverbinder 339, welcher sich über den Isolationsgraben 364 erstreckt, elektrisch mit einer leitfähigen Durchkontaktierung 346 gekoppelt. Die leitfähige Durchkontaktierung 346 ist elektrisch mit der leitfähigen Struktur 315-5 der IC-Struktur 312 gekoppelt. Folglich ist ein erster Anschluss (z. B. eine Anode oder eine Kathode) der Schottky-Diode 360 elektrisch mit der IC-Struktur 312 gekoppelt. Ein Kontakt-Pad 385 befindet sich über dem Abschnitt 362 des Halbleitermaterials und berührt diesen. In der beispielhaften Konfiguration in 3E ist das Kontakt-Pad 385 physisch von der Kontaktstruktur 335 und der leitfähigen Durchkontaktierung 345 getrennt. In der beispielhaften Konfiguration in 3F schließt das Kontakt-Pad 385 an die Kontaktstruktur 335 an. Das Kontakt-Pad 385 stellt eine elektrische Verbindung zu der Schottky-Diode 360 von anderen Schaltungselementen in demselben zweiten Substrat, das passive Schaltungen enthält, oder von einer externen Schaltungsanordnung bereit. Die leitfähige Durchkontaktierung 343 stellt eine elektrische Verbindung von der Schottky-Diode 360 zu der IC-Struktur 312 bereit. In mindestens einer Ausführungsform sind das Kontakt-Pad 385 und/oder die leitfähige Durchkontaktierung 343 weggelassen. Der Abschnitt 362 der Halbleiterschicht 322 umfasst ferner eine dotierte Region 368, die in ohmschem Kontakt mit einer Kontaktstruktur 335 steht. Ein Steckverbinder (nicht nummeriert) koppelt die Kontaktstruktur 335 elektrisch mit einer leitfähigen Durchkontaktierung 345, welche elektrisch mit der leitfähigen Struktur 315-4 in der IC-Struktur 312 gekoppelt ist. Folglich ist ein zweiter Anschluss (z. B. eine Kathode oder eine Anode) der Schottky-Diode 360 elektrisch mit der IC-Struktur 312 gekoppelt. In mindestens einer Ausführungsform ist mindestens eine der beschriebenen Verbindungen von der Schottky-Diode 360 zu der IC-Struktur 312 weggelassen.
  • 3G ist eine schematische Querschnittsansicht eines Kondensators 390 in einer Halbleitervorrichtung gemäß einigen Ausführungsformen. In einigen Ausführungsformen ist der Kondensator 390 in einem zweiten Substrat aufgenommen, das passive Schaltungen enthält. In mindestens einer Ausführungsform ist der Kondensator 390 in demselben zweiten Substrat aufgenommen, das passive Schaltungen enthält, wie der Kondensator 300 und/oder der Widerstand 370 und/oder die Schottky-Diode 360. In mindestens einer Ausführungsform ist der Kondensator 390 in der Halbleitervorrichtung 100 anstelle von oder zusätzlich zu mindestens einem der Kondensatoren 150, 151 aufgenommen. Komponenten in 3G mit entsprechenden Komponenten in 1 sind durch die Bezugszeichen von 1 um Zweihundert erhöht gekennzeichnet. Der Einfachheit wegen ist die Passivierungsschicht 314 in 3G weggelassen.
  • In der beispielhaften Konfiguration in 3G ist der Kondensator 390 ein dreidimensionaler (3D) Metall-Isolator-Metall(MIM)- oder ein Metall-Oxid-Metall(MOM)-Kondensator. Der Kondensator 390 umfasst eine erste Elektrode 391 (auch als eine Bottom- oder untere Elektrode bezeichnet), eine zweite Elektrode 392 (auch als eine Top- oder obere Elektrode bezeichnet) und ein Isoliermaterial oder dielektrisches Material 393, das zwischen der ersten Elektrode 391 und der zweiten Elektrode 392 eingefügt ist. Die erste Elektrode 391, das dielektrische Material 393 und die zweite Elektrode 392 sind sequentiell über Seitenwänden und Unterseiten von einem oder mehreren Gräben 394 abgeschieden. Der eine oder die mehreren Gräben 394 werden durch einen Ätzprozess gebildet und erstrecken sich entlang der Dickenrichtung durch die obere Dielektrikumsschicht 326 und in die Halbleiterschicht 322 hinein nach unten. In einigen Ausführungsformen erstrecken sich der eine oder die mehreren Gräben 394 durch die Halbleiterschicht 322 und in die untere Dielektrikumsschicht 324 hinein. Beispielhafte Materialien einer oder mehrerer der ersten Elektrode 391 und der zweiten Elektrode 392 umfassen Al, Ti, TiN, TaN, Co, Ag, Au, Cu, Ni, Cr, Hf, Ru, W, Pt oder dergleichen, ohne jedoch darauf beschränkt zu sein. Beispielhafte Materialien des dielektrischen Materials 393 umfassen HfO2, Hfi-xZrx02, ZrO2, TiO2, NiO, TaOx, Cu20, Nb2O5, Al2O3 oder dergleichen, ohne jedoch darauf beschränkt zu sein.
  • Die erste Elektrode 391, das dielektrische Material 393 und die zweite Elektrode 392 erstrecken sich jeweils durchgehend über die Seitenwände und Unterseiten des einen oder der mehreren Gräben 394. Ein Abschnitt 395 der ersten Elektrode 391 ist elektrisch mit einem Kontakt-Pad 387 gekoppelt. Das Kontakt-Pad 387 befindet sich über und in elektrischem Kontakt mit einem oberen Ende einer leitfähigen Durchkontaktierung 347. Ein unteres Ende der leitfähigen Durchkontaktierung 347 befindet sich über und in elektrischem Kontakt mit einer leitfähigen Struktur 315-7 der IC-Struktur 312. Die leitfähige Durchkontaktierung 347 ist durch eine Dielektrikumsschicht (nicht nummeriert), die eine Seitenwand der leitfähigen Durchkontaktierung 347 auskleidet, elektrisch von der Halbleiterschicht 322 isoliert, wie hierin beschrieben. Der Abschnitt 395 der ersten Elektrode 391 ist durch einen entsprechenden Abschnitt 397 des dielektrischen Materials 393 elektrisch von einem benachbarten Abschnitt 396 der zweiten Elektrode 392 isoliert. Ein entgegengesetztes Ende (nicht nummeriert) der ersten Elektrode 391 ist durch einen entsprechenden Abschnitt 399 des dielektrischen Materials 393 elektrisch von einem benachbarten Abschnitt 398 der zweiten Elektrode 392 getrennt. Der Abschnitt 398 der zweiten Elektrode 392 ist elektrisch mit einem Kontakt-Pad 388 gekoppelt. Das Kontakt-Pad 388 befindet sich über und in elektrischem Kontakt mit einem oberen Ende einer leitfähigen Durchkontaktierung 348. Ein unteres Ende der leitfähigen Durchkontaktierung 348 befindet sich über und in elektrischem Kontakt mit einer leitfähigen Struktur 315-8 der IC-Struktur 312. Die leitfähige Durchkontaktierung 348 ist durch eine Dielektrikumsschicht (nicht nummeriert), die eine Seitenwand der leitfähigen Durchkontaktierung 348 auskleidet, wie hierin beschrieben, elektrisch von der Halbleiterschicht 322 isoliert. Die leitfähigen Pads 387 und 388 stellen eine elektrische Verbindung von der IC-Struktur 312 entsprechend der ersten Elektrode 391 und der zweiten Elektrode 392 des Kondensators 390 bereit. Andere elektrische Verbindungen des Kondensators 390 mit der IC-Struktur 312 und/oder anderen Schaltungselementen in dem zweiten Substrat, das passive Schaltungen enthält, liegen im Umfang verschiedener Ausführungsformen.
  • In einigen Ausführungsformen weisen der eine oder die mehreren Gräben 394 in einer Draufsicht (nicht gezeigt) eine kammförmige Struktur auf, wie zum Beispiel unter Bezugnahme auf 3A beschrieben ist. In mindestens einer Ausführungsform umfassen der eine oder die mehreren Gräben 394 in einer Draufsicht (nicht gezeigt) konzentrische Kreise. Andere Formen des einen oder der mehreren Gräben 394 in einer Draufsicht liegen im Umfang verschiedener Ausführungsformen. In der beispielhaften Konfiguration in 3G weisen der eine oder die mehreren Gräben 394 im wesentlichen vertikale Seitenwände entlang der Z-Achse oder der Dickenrichtung der IC-Struktur 312 auf. In mindestens einer Ausführungsform weisen der eine oder die mehreren Gräben 394 ein verjüngtes Profil (nicht gezeigt) mit Seitenwänden, die bezüglich der Z-Achse schräg sind, und einer Grabenbreite, die zu den Unterseiten des einen oder der mehreren Gräben 394 hin nach unten abnimmt. In einigen Ausführungsformen stellt solch ein verjüngtes Profil einen ausreichenden Raum zur sequentiellen Abscheidung mehrerer durchgehender Schichten entsprechend der ersten Elektrode 391, des dielektrischen Materials 393, der zweiten Elektrode 392 über den Unterseiten und den Seitenwänden des einen oder der mehreren Gräben 394 bereit. In einer beispielhaften Konfiguration beträgt die Grabenbreite eines Grabens 394 in einer horizontalen Richtung in 3G ungefähr 5 µm und beträgt ein Abstand (z. B. eine Distanz von einem Mittelpunkt zum anderen) zwischen benachbarten Gräben 394 in der horizontalen Richtung in 3G ungefähr 10 µm. Andere Konfigurationen des einen oder der mehreren Gräben 394 liegen im Umfang verschiedener Ausführungsformen.
  • Bei anderen Ansätzen umfasst ein MIM- oder MOM-Kondensator mehrere Materialschichten, die auf einer flachen Oberfläche abgeschieden sind. Folglich ist die Kapazität eines MIM- oder MOM-Kondensators gemäß den anderen Ansätzen durch einen Bereich der flachen Oberfläche beschränkt. Dagegen ist gemäß einer oder mehrerer Ausführungsformen ein MIM- oder MOM-Kondensator, wie etwa der Kondensator 390, eine 3D-Struktur, die mehrere Schichten entsprechend der ersten Elektrode 391, dem dielektrischen Material 393, der zweiten Elektrode 392, die sequentiell über Seitenwänden und Unterseiten des einen oder der mehreren Gräben 394 abgeschieden ist, aufweist. Die zusätzlichen Bereiche, die den Seitenwänden des einen oder der mehreren Gräben 394 entsprechen, erhöhen die Kapazität des 3D-Kondensators 390, was einen oder mehrere Vorteile liefert, wie hierin beschrieben ist, z. B. eine hohe Kapazität, ohne einen großen Chipbereich zu benötigen.
  • In einigen Ausführungsformen ermöglicht das Bereitstellen von einem oder mehreren Kondensatoren, Widerständen oder Schottky-Dioden in einem zweiten Substrat auf einem ersten Substrat mit aktiven Schaltungen, eine oder mehrere passive Schaltungen bereitzustellen, die die Leistung und/oder Zuverlässigkeit der aktiven Schaltungen in dem ersten Substrat unterstützen und/oder verbessern. Beispiele für passive Schaltungen umfassen einen Gleichstrompuffer, ein Vorsignalfilter, eine Spannungsklemmschaltung, eine elektrostatische Entladungs(ESD)-schaltung, einen Gleichrichter oder eine Ladungspumpe, ohne jedoch darauf beschränkt zu sein.
  • 4A-4B sind entsprechend ein Schaltungsdiagramm und eine schematische Draufsicht einer elektrostatischen Entladungs(ESD)-schaltung 400 gemäß einigen Ausführungsformen.
  • In 4A umfasst die ESD-Schaltung 400 einen Kondensator C1, eine Schottky-Diode D1 und einen Widerstand R1. Der Kondensator C1 ist elektrisch zwischen einem Knoten N1, der eine Massespannung GND aufweist, und einem Knoten N2, der eine Stromversorgungsspannung Vcc aufweist, gekoppelt. Die Schottky-Diode D1 und der Widerstand R1 sind in Reihe zwischen einem Knoten N3 und einem Knoten N4 gekoppelt. Die Knoten N3, N4 sind entsprechend mit den Knoten N1, N2 gekoppelt. In mindestens einer Ausführungsform werden die Spannungen Vcc und GND den Knoten N2, N1 von einer externen Stromquelle zugeführt, während eine gepufferte Spannung Vcc von der ESD-Schaltung 400 durch die Knoten N4, N3 aktiven Schaltungen einer IC-Vorrichtung zugeführt wird.
  • In 4B ist die ESD-Schaltung 400 in einer Halbleitervorrichtung entsprechend der Halbleitervorrichtung 100 implementiert. In einigen Ausführungsformen ist die ESD-Schaltung 400 in einem zweiten Substrat entsprechend dem zweiten Substrat 120 gebildet und eingerichtet, um eine gepufferte Spannung Vcc einem ersten Substrat entsprechend dem ersten Substrat 110 zuzuführen. Die ESD-Schaltung 400 enthält ein Halbleitermaterial mit einem ersten Abschnitt 401, einem zweiten Abschnitt 402 und einem dritten Abschnitt 403. Das Halbleitermaterial umfasst ferner erste Finger 404, die an den ersten Abschnitt 401 anschließen, zweite Finger 405, die an den zweiten Abschnitt 402 anschließen, und einen Streifen 406, der sich zwischen dem ersten Abschnitt 401 und dem dritten Abschnitt 403 erstreckt und an diese anschließt. Der dritte Abschnitt 403 ist durch einen Isolationsgraben 407 von dem zweiten Abschnitt 402 getrennt und beabstandet. Der erste Abschnitt 401, der zweite Abschnitt 402, der dritte Abschnitt 403, die ersten Finger 404, die zweiten Finger 405 und der Streifen 406 sind allesamt von einem dielektrischen Material 410 umgeben und/oder in diesem vergraben. Die ersten Finger 404 und die zweiten Finger 405 greifen ineinander ein und richten den Kondensator C1 ein, wie unter Bezugnahme auf 3A-3C beschrieben. Der Streifen 406 richtet den Widerstand R1 ein, wie unter Bezugnahme auf 3D beschrieben. Eine Kontaktstruktur 411 steht in einem Schottky-Kontakt mit einer dotierten Region 412 des zweiten Abschnitts 402, um die Schottky-Diode D1 einzurichten, wie unter Bezugnahme auf 3E-3F beschrieben. Die Kontaktstruktur 411 ist durch einen Steckverbinder 413 elektrisch mit einer anderen Kontaktstruktur 414 gekoppelt. Die Kontaktstruktur 414 steht in elektrischem Kontakt, z. B. ohmschem Kontakt, mit dem dritten Abschnitt 403, um die serielle Verbindung zwischen der Schottky-Diode D1 und dem Widerstand R1 zu realisieren. Der Kondensator C1 ist durch das Halbleitermaterial des zweiten Abschnitts 402 elektrisch mit der Schottky-Diode D1 gekoppelt. Der Kondensator C1 ist durch das Halbleitermaterial des ersten Abschnitts 401 elektrisch mit dem Widerstand R1 gekoppelt. In einigen Ausführungsformen ist die Kontaktstruktur 414 nicht mit einer leitfähigen Durchkontaktierung gekoppelt.
  • Kontakt-Pads 421, 422 sind entsprechend über dem ersten Abschnitt 401 und dem zweiten Abschnitt 402 gebildet. In einigen Ausführungsformen entsprechen die Kontakt-Pads 421,422 den Kontakt-Pads 304, 305. Die Kontakt-Pads 421, 422 sind eingerichtet, um mit einer externen Stromquelle gekoppelt zu werden, um entsprechend die Spannungen GND, Vcc zu empfangen. Die Kontakt-Pads 421,422 entsprechen den Knoten N1, N2. Eine Mehrzahl von leitfähigen Durchkontaktierungen 423, mit zugehörigen Kontaktstrukturen 424, sind über dem oder durch den ersten Abschnitt 401 des Halbleitermaterials gebildet, um die ESD-Schaltung 400 elektrisch mit den aktiven Schaltungen in dem ersten Substrat zu koppeln. Die leitfähigen Durchkontaktierungen 423 und die zugehörigen Kontaktstrukturen 424 entsprechen dem Knoten N3. Eine Mehrzahl von leitfähigen Durchkontaktierungen 425, mit zugehörigen Kontaktstrukturen 426, sind über dem oder durch den zweiten Abschnitt 402 des Halbleitermaterials gebildet, um die ESD-Schaltung 400 elektrisch mit den aktiven Schaltungen in dem ersten Substrat zu koppeln. Die leitfähigen Durchkontaktierungen 425 und die zugehörigen Kontaktstrukturen 426 entsprechen dem Knoten N4. In einigen Ausführungsformen entsprechen die leitfähigen Durchkontaktierungen 423 mit den zugehörigen Kontaktstrukturen 424 und die leitfähigen Durchkontaktierungen 425 mit den zugehörigen Kontaktstrukturen 426 der leitfähigen Durchkontaktierung 343 mit der zugehörigen Kontaktstruktur 333. In mindestens einer Ausführungsform ist die ESD-Schaltung 400 auf dem zweiten Substrat eingerichtet, um die Vcc mit Puffer und ESD-Schutz aktiven Schaltungen auf dem ersten Substrat durch leitfähige Durchkontaktierungen zuzuführen.
  • 4C-4D sind entsprechend ein Schaltungsdiagramm und eine schematische Draufsicht einer Ladungspumpe 450 gemäß einigen Ausführungsformen.
  • In 4C umfasst die Ladungspumpe 450 Kondensatoren C11-C17 und Schottky-Dioden D11-D17. Die Ladungspumpe 450 weist Eingangsknoten Vin-Clk und GND auf, die entsprechend eingerichtet sind, um die Eingangsspannung Vin-Clk und die Massespannung GND von einer externen Schaltung 460 zu empfangen. Die externe Schaltung 460 umfasst eine Stromquelle PS und einen Wechselrichter INV. Die Stromquelle PS ist eingerichtet, um dem Wechselrichter INV eine Spannung VIN bereitzustellen. Der Wechselrichter INV ist eingerichtet, um die Spannung Vin-Clk als Reaktion auf ein Taktsignal Clk an die Ladungspumpe 450 auszugeben. Die Ladungspumpe 450 umfasst ferner Ausgangsknoten VOUT1-VOUT4, von welchen geladene Spannungen aktiven Schaltungen in einer IC-Struktur bereitgestellt werden. Die Schottky-Dioden D11-D17 sind in Reihe zwischen den Knoten Vin-Clk und VOUT4 gekoppelt. Die Schottky-Dioden D11, D12 sind in Reihe zwischen den Knoten Vin-Clk und VOUT1 gekoppelt. Die Schottky-Dioden D13, D14 sind in Reihe zwischen den Knoten VOUT1 und VOUT2 gekoppelt. Die Schottky-Dioden D15, D16 sind in Reihe zwischen den Knoten VOUT2 und VOUT3 gekoppelt. Die Schottky-Diode D17 ist zwischen den Knoten VOUT3 und VOUT4 gekoppelt. Der Kondensator C11 ist zwischen den Knoten Vin-Clk und VOUT1 gekoppelt. Der Kondensator C12 ist zwischen den Knoten VOUT1 und VOUT2 gekoppelt. Der Kondensator C13 ist zwischen den Knoten VOUT2 und VOUT3 gekoppelt. Der Kondensator C17 ist zwischen den Knoten VOUT4 und GND gekoppelt. Der Kondensator C14 ist parallel zu den Schottky-Dioden D12, D13 gekoppelt, die in Reihe gekoppelt sind. Der Kondensator C15 ist parallel zu den Schottky-Dioden D14, D15 gekoppelt, die in Reihe gekoppelt sind. Der Kondensator C16 ist parallel zu den Schottky-Dioden D16, D17 gekoppelt, die in Reihe gekoppelt sind.
  • In 4D ist die Ladungspumpe 450 in einer Halbleitervorrichtung entsprechend der Halbleitervorrichtung 100 implementiert. In einigen Ausführungsformen ist die Ladungspumpe 450 in einem zweiten Substrat entsprechend dem zweiten Substrat 120 gebildet und eingerichtet, um einem ersten Substrat entsprechend dem ersten Substrat 110 durch leitfähige Durchkontaktierungen 451-454 entsprechend den Knoten VOUT1-VOUT4 geladene Spannungen bereitzustellen. Die Kondensatoren C11-C17 und die Schottky-Dioden D11-D17 sind wie unter Bezugnahme auf 3A-3C und 3E-3F beschrieben eingerichtet und enthalten ein Halbleitermaterial, das in einem dielektrischen Material 458 vergraben ist. Elektrische Verbindungen unter den Kondensatoren C11-C17 und den Schottky-Dioden D11-D17 werden durch verschiedene Abschnitte 459 des Halbleitermaterials implementiert.
  • In einigen Ausführungsformen sind andere passive Schaltungen einschließlich Gleichstrompuffer, Vorsignalfilter, Spannungsklemmschaltungen, Gleichrichter oder dergleichen, ohne jedoch darauf beschränkt zu sein, in verschiedenen Halbleitervorrichtungen durch Anordnen und Koppeln eines oder mehrerer Schaltungselemente auf eine ähnliche Art wie die unter Bezugnahme auf eine oder mehrere der 3A-3F und 4A-4D beschriebenen implementiert. In mindestens einer Ausführungsform ermöglichen passive Schaltungen, zweite Substrate und/oder Halbleitervorrichtungen, die passive Schaltungen enthalten, wie hierin beschrieben, einen oder mehrere Vorteile zu erzielen, die hierin beschrieben sind.
  • 5A-5N enthalten schematische Querschnittsansichten einer Halbleitervorrichtung 500 in verschiedenen Stufen während einem Herstellungsprozess gemäß einigen Ausführungsformen. In einigen Ausführungsformen entspricht die Halbleitervorrichtung 500 der Halbleitervorrichtung 100 und/oder weist ein oder mehrere Schaltungselemente auf, die unter Bezugnahme auf 3A-3F beschrieben sind, und/oder weist eine oder mehrere passive Schaltungen auf, die unter Bezugnahme auf 4A-4D beschrieben sind. Komponenten in 5A-5N mit entsprechenden Komponenten in 1-2 sind durch dieselben Bezugszeichen von 1-2 gekennzeichnet.
  • Die Operationen in 5A-5C werden durchgeführt, um ein erstes Substrat herzustellen, die Operationen in 5D-5G werden durchgeführt, um ein zweites Substrat herzustellen, und die Operationen in 5H-5N werden durchgeführt, wenn das erste Substrat und das zweite Substrat zusammengebondet werden. Die Operationen zum Bilden des zweiten Substrats in 5D-5G werden unabhängig von, vor, gleichzeitig mit oder nach den Operationen zum Bilden des ersten Substrats in 5A-5C durchgeführt.
  • In 5A ist eine IC-Struktur 112 hergestellt. In einigen Ausführungsformen umfasst die IC-Struktur 112 eine Umverteilungsstruktur über aktiven Schaltungen, die aktive Schaltungselemente, wie etwa Transistoren, enthalten. In mindestens einer Ausführungsform umfasst die IC-Struktur 112 eine Umverteilungsstruktur ohne aktive Schaltungen.
  • Für eine IC-Struktur, die aktive Schaltungen umfasst, ist ein beispielhafter Herstellungsprozess unter Bezugnahme auf 2 beschrieben. Der Herstellungsprozess startet von einem Substrat, wie etwa dem Substrat 252. Das Substrat 252 umfasst in mindestens einer Ausführungsform ein Siliziumsubstrat. Das Substrat 252 umfasst in mindestens einer Ausführungsform Siliziumgermanium (SiGe), Galliumarsen oder sonstige geeignete Halbleitermaterialien. In einigen Ausführungsformen sind mehrere aktive Regionen in dem Substrat 252 gebildet. Isolationsstrukturen (nicht gezeigt) werden in dem Substrat 252 z. B. durch Ätzen von entsprechenden Bereichen des Substrats 252 und Füllen der geätzten Bereiche mit isolierendem Material gebildet.
  • Verschiedene Transistoren sind über dem Substrat 252 in einer Front-End-Of-Line(FEOL)-Bearbeitung gebildet. Zum Beispiel ist ein Gate-Dielektrikum über dem Substrat 252 mit den aktiven Regionen abgeschieden. Beispielhafte Materialien des Gate-Dielektrikums umfassen Siliziumoxid, wie etwa thermisch gezüchtetes Siliziumoxid, ein Dielektrikum mit hohem k-Wert, wie etwa ein Metalloxid oder dergleichen, ohne jedoch darauf beschränkt zu sein. Beispielhafte Dielektrika mit hohem k-Wert umfassen HfO2, Ta2O5, Al2O3, TiO2, TiN, ZrO2, SnO, SnO2 oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen wird das Gate-Dielektrikum über dem Substrat 252 durch Atomlagenabscheidung (ALD, Atomic Layer Deposition) oder sonstige geeignete Techniken abgeschieden. Ein Gate-Material wird über dem Gate-Dielektrikum abgeschieden oder gebildet. Beispielhafte Materialien des Gate-Materials umfassen Polysilizium, Metall, Al, AlTi, Ti, TiN, TaN, Ta, TaC, TaSiN, W, WN, MoN und/oder sonstige geeignete leitfähige Materialien, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen wird das Gate-Material durch chemische Dampfabscheidung (CVD, Chemical Vapor Deposition), physische Dampfabscheidung (PVD, Physical Vapor Deposition, oder Sputtern), Plattierung, Atomlagenabscheidung (ALD) und/oder sonstige geeignete Prozesse abgeschieden. Das Gate-Dielektrikum und das Gate-Material werden zu einer Mehrzahl von Gate-Strukturen strukturiert, die jeweils eine Gate-Elektrode 255 und eine darunterliegende Gate-Dielektrikumsschicht 256 umfassen. In einigen Ausführungsformen umfasst das Strukturieren des Gate-Dielektrikums und des Gate-Materials eine Fotolithografieoperation.
  • Die Gate-Strukturen werden als Maske verwendet, um eine Ionenimplantation in verschiedenen Regionen der aktiven Regionen benachbart zu den Gate-Strukturen durchzuführen, um Source/Drain-Regionen 254 zu erhalten, welche N+-implantierte Regionen in einer P-Wanne oder einem P-Substrat zum Bilden von N-Transistoren mit entsprechenden Gate-Elektroden 255 und/oder P+-implantierte Regionen in einer N-Wanne oder einem N-Substrat zum Bilden von P-Transistoren mit entsprechenden Gate-Elektroden 255 umfassen. Andere Arten der Implantation und/oder der Wanne liegen im Umfang verschiedener Ausführungsformen. In einigen Ausführungsformen ist ein Abstandshalter (nicht gezeigt) um jede Gate-Struktur herum abgeschieden. Es werden verschiedene Kontaktstrukturen 257 und/oder VD-Durchkontaktierungen 259 entsprechend gebildet, z. B. durch Abscheiden eines leitfähigen Materials in Räumen zwischen den Abstandshaltern und/oder Gate-Strukturen über den Source/Drain-Regionen 254. VG-Durchkontaktierungen 258 werden entsprechend über den Gate-Elektroden 255 gebildet. In einigen Ausführungsformen, wo die IC-Struktur 112 keine aktiven Schaltungen enthält, ist die FEOL-Bearbeitung weggelassen.
  • Nach der FEOL-Bearbeitung wird eine Back-End-Of-Line(BEOL)-Bearbeitung durchgeführt, um eine Umverteilungsstruktur 260 über den Transistoren zu bilden, um verschiedene Elemente oder Schaltungen der IC-Struktur 112 elektrisch miteinander und mit einer externen Schaltungsanordnung zu koppeln. In mindestens einer Ausführungsform umfasst die Umverteilungsstruktur 260 das sequentielle Überlagern von Metall- und Durchkontaktierungsschichten. Die darüberliegenden Metallschichten und Durchkontaktierungsschichten umfassen entsprechend Metallschichten Mo, M1 oder dergleichen und Durchkontaktierungsschichten Vo, V1 oder dergleichen. In mindestens einer Ausführungsform wird die Umverteilungsstruktur 260 sequentiell Schicht für Schicht von dem Substrat 252 nach oben hergestellt, zum Beispiel durch wiederholtes Durchführen eines Damascene-Prozesses. Bei solch einem Damascene-Prozess wird eine Dielektrikumsschicht über dem Substrat 252 abgeschieden, wobei verschiedene Transistoren und Kontaktmerkmale darauf gebildet sind. Die Dielektrikumsschicht wird strukturiert, um eine Damascene-Struktur zu bilden, die darunterliegende Durchkontaktierungsöffnungen, die den leitfähigen Durchkontaktierungen einer später zu bildenden Durchkontaktierungsschicht Vk entsprechen, und darüberliegende ausgesparte Merkmale, die den leitfähigen Strukturen einer später zu bildenden Metallschicht Mk+1 entsprechen, aufweisen. Ein beispielhafter Strukturierungsprozess zum Bilden der Damascene-Struktur umfasst zwei oder mehr fotolithografische Strukturierungs- und anisotrope Ätzschritte, um zunächst die darunterliegenden Durchkontaktierungsöffnungen zu bilden und dann die darüberliegenden ausgesparten Merkmale zu bilden. Ein leitfähiges Material wird über dem Substrat 252 abgeschieden, um die Damascene-Struktur zu füllen, um die leitfähigen Durchkontaktierungen in der Durchkontaktierungsschicht Vk und die darüberliegenden leitfähigen Strukturen in der Metallschicht Mk+1 zu erhalten. Der beschriebene Damascene-Prozess wird einmal oder mehrere Male durchgeführt, um sequentiell Durchkontaktierungen und leitfähige Strukturen von höheren Durchkontaktierungsschichten und Metallschichten der Umverteilungsstruktur 260 zu bilden, bis eine obere Metallschicht 115 (5A) fertiggestellt ist. Einige leitfähige Strukturen und Durchkontaktierungsstrukturen in mehreren Metallschichten und Durchkontaktierungsschichten der Umverteilungsstruktur 260 werden gestapelt und miteinander physisch und elektrisch gekoppelt, um einen Dichtring 117 (5A) zu bilden. Es wird eine resultierende Struktur 500A erhalten.
  • In 5B ist ein Passivierungsmaterial 514 über der Struktur 500A abgeschieden. Beispielhafte Materialien des Passivierungsmaterials 514 umfassen ein Oxid (z. B. SiO2), ein Nitrid (z. B. SiN), ein Oxynitrid (z. B. SiOxNy), SiON, Al2O3, sonstige dielektrische Materialien oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Beispielhafte Abscheidungstechniken umfassen chemische Dampfabscheidung (CVD), physische Dampfabscheidung (PVD), Atomlagenabscheidung (ALD), sonstige Abscheidungsprozesse oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Es wird eine resultierende Struktur 500B erhalten.
  • In 5C ist das Passivierungsmaterial 514 planarisiert und in Bezug auf die Dicke verkleinert, um eine Passivierungsschicht 114 zu erhalten. Ein beispielhafter Planarisierungsprozess umfasst chemisch-mechanisches Polieren (CMP). Andere Planarisierungsprozesse liegen im Umfang verschiedener Ausführungsformen. Es wird eine resultierende Struktur 500C erhalten. In einigen Ausführungsformen entspricht die Struktur 500C dem ersten Substrat 110, das unter Bezugnahme auf 1 beschrieben ist.
  • In 5D ist eine Halbleiterschicht 122 mit verschiedenen dotierten Regionen vorübergehend über eine Dielektrikumsschicht 126 an ein Trägersubstrat 520 gebondet. In einigen Ausführungsformen umfasst die Halbleiterschicht 122 eine Si-Schicht, ein Bulk-Si-Substrat oder ein SOI-Substrat, umfasst die Dielektrikumsschicht 126 ein Oxid (z. B. SiO2) und umfasst das Trägersubstrat 520 ein Bulk-Si-Substrat. Andere Materialien liegen im Umfang verschiedener Ausführungsformen. In einigen Ausführungsformen beträgt eine Dicke der Halbleiterschicht 122 2000 Å (0,2 µm) bis 40 µm. Die dotierten Regionen sind auf einer Oberfläche 522 (z. B. die untere Oberfläche in 5D) der Halbleiterschicht 122, die zu der Dielektrikumsschicht 126 hin ausgerichtet ist oder diese berührt, gebildet. Die dotierten Regionen umfassen eine oder mehrere dotierte Regionen 156, 158, 168, die eingerichtet sind, um ohmsche Kontakte zu bilden, und mindestens eine dotierte Region 166, die eingerichtet ist, um einen Schottky-Kontakt zu bilden. Der Einfachheit wegen sind nicht alle dotierten Regionen in 5D nummeriert.
  • Bei einem beispielhaften Herstellungsprozess wird die Halbleiterschicht 122, bevor sie an das Trägersubstrat 520 gebondet wird, mit nach oben gerichteter Fläche 522 angeordnet. Es werden verschiedene Ionenimplantationsprozesse durchgeführt, um selektiv verschiedene Regionen der Fläche 522 mit verschiedenen Dotierstoffen und/oder mit verschiedenen Dotierkonzentrationen zu implantieren, um entsprechende ohmsche Kontakte und/oder Schottky-Kontakte einzurichten, wie hierin beschrieben. Eine Fläche des Trägersubstrats 520 wird oxidiert, um die Dielektrikumsschicht 126 zu bilden. Das Trägersubstrat 520 mit der Dielektrikumsschicht 126 darauf wird an die Fläche 522 mit den dotierten Regionen der Halbleiterschicht 122 gebondet. Es wird eine resultierende Struktur 500D erhalten.
  • In 5E sind ein oder mehrere Isolationsgräben für Schottky-Dioden, Elektroden für einen oder mehrere Kondensatoren und/oder ein oder mehrere Widerstände in der Halbleiterschicht 122 geätzt. Zum Beispiel wird ein Ätzprozess durchgeführt, um die Halbleiterschicht 122 aus einer Fläche 523 entgegengesetzt zu der Fläche 522 in der Dickenrichtung zu ätzen. Beispielhafte Ätzprozesse umfassen einen Trockenätzprozess, einen Nassätzprozess, einen reaktiven Ionenenätz(RIE, Reactive Ion Etching)-prozess, sonstige Ätzprozesse oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Der Ätzprozess führt zu Hohlräumen 554, 564, die sich jeweils durch eine gesamte Dicke der Halbleiterschicht 122 von der Fläche 523 zu der Fläche 522 erstrecken. In der beispielhaften Konfiguration in 5E erstrecken sich die Hohlräume 554,564 teilweise in die Dielektrikumsschicht 126 hinein. Die Hohlräume 564 dienen dem Bilden von Isolationsgräben in Schottky-Dioden. Wenn Elektroden für einen Kondensator geätzt werden, weisen Abschnitte des Halbleitermaterials der Halbleiterschicht 122, die von den Hohlräumen 554 umgeben sind und/oder zwischen diesen angeordnet sind, ineinander eingreifende Finger 553 auf, wie unter Bezugnahme auf 3A beschrieben. Wenn ein Widerstand geätzt wird, weist ein Abschnitt des Halbleitermaterials der Halbleiterschicht 122, der von den Hohlräumen 554 umgeben ist und/oder zwischen diesen angeordnet ist, einen durchgehenden Streifen des Halbleitermaterials auf, wie unter Bezugnahme auf 3D beschrieben. Im Folgenden wird das Bilden eines Kondensators beschrieben. Das Bilden eines Widerstands wird auf eine ähnliche Art durchgeführt. Es wird eine resultierende Struktur 500E erhalten.
  • In 5F ist eine Dielektrikumsschicht 124 über der Struktur 500E abgeschieden. Ein dielektrisches Material der Dielektrikumsschicht 124 füllt die Hohlräume 554, 564, um die ineinander eingreifenden Finger 553 zu umgeben und einen Raum zwischen benachbarten Fingern 553 zu füllen. Folglich werden dazwischenliegende Abschnitte 154 für einen kammartigen Kondensator und den Isolationsgraben 164 für eine Schottky-Diode erhalten, wie unter Bezugnahme auf 1 beschrieben ist. Beispielhafte Materialien der Dielektrikumsschicht 124 umfassen ein Oxid (z. B. SiO2), ein Nitrid (z. B. SiN), ein Oxynitrid (z. B. SiOxNy), SiON, Al2O3, sonstige dielektrischen Materialien oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Beispielhafte Abscheidungstechniken umfassen chemische Dampfabscheidung (CVD), physische Dampfabscheidung (PVD), Atomlagenabscheidung (ALD), Abscheidung mit Plasma mit hoher Dichte (HDP), sonstige Abscheidungsprozesse oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Eine obere Fläche 525 der Dielektrikumsschicht 124 wird planarisiert, z. B. durch einen CMP-Prozess. Es wird eine resultierende Struktur 500F erhalten. In einigen Ausführungsformen ist die Dielektrikumsschicht 124 weggelassen.
  • In 5G ist ein Hohlraum 169 in mindestens der Dielektrikumsschicht 124 gebildet, z. B. durch Ätzen von der Fläche 525 der Dielektrikumsschicht 124. Der Hohlraum 169 ist als ein Wärmeschild eines Wärmeableiters für eine später gebildete Schottky-Diode eingerichtet. Zum Beispiel ist der Hohlraum 169 so gebildet, das er entlang der Dickenrichtung die dotierten Regionen 166, 168 auf der Fläche 522 der Halbleiterschicht 122 überlappt. Es wird eine resultierende Struktur 500G erhalten. In einigen Ausführungsformen wird der Hohlraum 169 so geätzt, dass er sich in die Halbleiterschicht 122 hinein erstreckt. In einigen Ausführungsformen ist der Hohlraum 169 weggelassen.
  • In 5H fluchten die Struktur 500C entsprechend einem ersten Substrat und die Struktur 500G entsprechend einem zweiten Substrat miteinander und sind miteinander gebondet. Zum Beispiel ist die Struktur 500G auf den Kopf gestellt, um eine Struktur 500G' zu erhalten. Die Dielektrikumsschicht 124 in der Struktur 500G' liegt der Passivierungsschicht 114 der Struktur 500C gegenüber. Die Struktur 500C und die Struktur 500G' sind z. B. durch Fusionsbonden an einer Grenzfläche zwischen der Passivierungsschicht 114 und der Dielektrikumsschicht 124 zusammengebondet. Infolge des Bondens wird der Hohlraum 169 ein vergrabener Hohlraum. Es wird eine resultierende Struktur 500H erhalten, die das erste Substrat 110 und das zweite Substrat 120 umfasst, die zusammengebondet sind.
  • In 5I ist das Trägersubstrat 520 von der Struktur 500H entfernt. Beispielhafte Prozesse für das Entfernen des Trägersubstrats 520 umfassen einen Waferverdünnungsprozess, ein unmaskiertes Ätzen, einen Planarisierungsprozess (z. B. CMP), einen Schleifprozess, einen anderen geeigneten Entfernungsprozess oder eine Kombination davon. Es wird eine resultierende Struktur 5001 erhalten.
  • In 5J werden eine oder mehrere Durchkontaktierungen 540 aus einer oberen Fläche 526 (5I) der Dielektrikumsschicht 126 durch die Dielektrikumsschicht 126, die Halbleiterschicht 122, die Dielektrikumsschicht 124, die Passivierungsschicht 114 geätzt, um verschiedene leitfähige Strukturen 115-1 bis 115-6 in der oberen Metallschicht 115 der Umverteilungsstruktur in der IC-Struktur 112 freizulegen. Der Einfachheit wegen sind einige der Durchkontaktierungen 540 nummeriert, während andere Durchkontaktierungen in 5J nicht nummeriert sind. In einigen Ausführungsformen werden die Durchkontaktierungen 540 in mehr als einem Ätzschritt gebildet. Anschließend wird eine Dielektrikumsschicht 149 über der Struktur 500I abgeschieden, wobei die Durchkontaktierungen 540 darauf gebildet sind, um die obere Fläche 526 der Dielektrikumsschicht 126 abzudecken und auch die Seitenwände und Unterseiten (d. h., die freigelegten Abschnitte der leitfähigen Strukturen 115-1 bis 115-6) der Durchkontaktierungen 540 auszukleiden. Ein beispielhaftes Material der Dielektrikumsschicht 149 umfasst ein Oxid, wie etwa Siliziumoxid. Ein beispielhafter Abscheidungsprozess zum Abscheiden der Dielektrikumsschicht 149 umfasst plasmaverstärkte chemische Dampfabscheidung (PECVD, Plasma-Enhanced Chemical Vapor Deposition). Es wird eine resultierende Struktur 500J erhalten.
  • In 5K sind eine oder mehrere Kontaktöffnungen 550 durch die Dielektrikumsschicht 149 und die Dielektrikumsschicht 126 geätzt, um die dotierten Regionen 156, 158, 166, 168 in der darunterliegenden Halbleiterschicht 122 freizulegen. Es wird eine resultierende Struktur 500K erhalten.
  • In 5L ist ein leitfähiges Material über der Struktur 500K abgeschieden, um die Durchkontaktierungen 540 und die Kontaktöffnungen 550 zu füllen. Die gefüllten Durchkontaktierungen 540 werden die leitfähigen Durchkontaktierungen 141-148. Die gefüllten Kontaktöffnungen 550 werden verschiedene Kontaktstrukturen, z. B. 134, 136, wie unter Bezugnahme auf 1, 3A-3F beschrieben ist. In einigen Ausführungsformen wird die Dielektrikumsschicht 149 auf den Unterseiten der Durchkontaktierungen 540 durch einen Ätzprozess entfernt, um die darunterliegenden leitfähigen Strukturen 115-1 bis 115-6 der IC-Struktur 112 freizulegen, um dem leitfähigen Material, das die Durchkontaktierungen 540 füllt, zu ermöglichen, einen physischen und elektrischen Kontakt mit den leitfähigen Strukturen 115-1 bis 115-6 der IC-Struktur 112 herzustellen. In einer oder mehreren Ausführungsformen umfasst der Ätzprozess zum Entfernen der Dielektrikumsschicht 149 auf den Unterseiten der Durchkontaktierungen 540 einen Sputterätzprozess für eine bessere Haftung und/oder elektrischen Kontakt. In mindestens einer Ausführungsform umfasst der Sputterprozess PC-II, welcher ein Sputterätzprozess ist, der normal mit Ar+-Plasma erfolgt. Eine Schicht des leitfähigen Materials über der Dielektrikumsschicht 149 wird strukturiert, um die Leitung 570 zu bilden, welche einen oder mehrere Kontakt-Pads und/oder einen oder mehrere Steckverbinder aufweist, wie unter Bezugnahme auf 1, 3A-3F beschrieben. Beispielhafte leitfähige Materialien der Leitung 570, Kontaktstrukturen 134, 136 und leitfähigen Durchkontaktierungen 141-148 umfassen Ti, TiN, AlCu, Ag, Au oder dergleichen, ohne jedoch darauf beschränkt zu sein. In einigen Ausführungsformen werden unterschiedliche leitfähige Materialien in verschiedenen Abscheidungsprozessen abgeschieden, um verschiedene leitfähige Merkmale zu bilden. Zum Beispiel werden in einer oder mehreren Ausführungsformen unterschiedliche Metalle abgeschieden, um Kontaktstrukturen 134, 136 zu bilden, so dass die unterschiedlichen Metalle der Kontaktstrukturen 134, 136 einen entsprechenden ohmschen Kontakt und Schottky-Kontakt mit den darunterliegenden dotierten Regionen 158, 166 bilden. Es wird eine resultierende Struktur 500L erhalten.
  • In 5M sind verschiedene Gräben 527, 528 so in der Struktur 500L geätzt, dass sie sich durch die Dielektrikumsschicht 149, die Dielektrikumsschicht 126 und die Halbleiterschicht 122 erstrecken. In der beispielhaften Konfiguration in 5M erstrecken sich die Hohlräume 527, 528 teilweise in die Dielektrikumsschicht 124. Der Graben 527 dient der Bildung eines Dichtungsgrabens 127. Die Gräben 528 dienen der Bildung der Isolationsgräben 128-1 bis 128-5, wie unter Bezugnahme auf 1 beschrieben ist. Es wird eine resultierende Struktur 500M erhalten.
  • In 5N ist eine Passivierungsschicht 129 über der Struktur 500M abgeschieden. Ein dielektrisches Material der Passivierungsschicht 129 kleidet die Seitenwände und die Unterseiten der Gräben 527, 528 aus. In der beispielhaften Konfiguration in 5N füllt das dielektrische Material der Passivierungsschicht 129 die Gräben 528 und lässt den Graben 527 teilweise ungefüllt. Andere Konfigurationen liegen im Umfang verschiedener Ausführungsformen. Infolge der Abscheidung der Passivierungsschicht 129 wird der Graben 527 ein Dichtungsgraben 127, der mit einem Dichtring 117 der IC-Struktur 112 fluchtet, und werden die Gräben 528 Isolationsgräben 128-1 bis 128-5 zum Isolieren von benachbarten Schaltungselementen des zweiten Substrats 120 voneinander. Die Passivierungsschicht 129 über der Leitung 570 ist strukturiert, um die Kontakt-Pads 131, 132 freizulegen. Beispielhafte Materialien der Passivierungsschicht 129 umfassen ein Oxid (z. B. SiO2), ein Nitrid (z. B. SiN), SiON, sonstige dielektrische Materialien oder eine Kombination davon, ohne jedoch darauf beschränkt zu sein. Es wird die Halbleitervorrichtung 500 erhalten. In einigen Ausführungsformen werden die beschriebene Abscheidung und Strukturierung der Leitung 570 und der Passivierungsschicht 129 wiederholt, um weitere Leitungen und Passivierungsschichten, z. B. eine weitere Umverteilungsstruktur, über dem zweiten Substrat 120 zu bilden. In mindestens einer Ausführungsform können ein oder mehr Vorteile, die hierin beschrieben sind, durch die Halbleitervorrichtung 500 erzielt werden.
  • In mindestens einer Ausführungsform sind einer oder mehrere der Herstellungsprozesse, die unter Bezugnahme auf 5D-5N beschrieben sind, wie etwa das Fusionsbonden, das Ätzen der Durchkontaktierungen 540, das Abscheiden der Dielektrikumsschicht 149 oder dergleichen, Prozesse, die bei der MEMS-Herstellung verwendet werden können. Folglich ist es möglich, MEMS-Prozesse zu verwenden, welche im Allgemeinen für MEMS-Sensor/Aktuatortechnologie verwendet werden, um passive Schaltungen für IC-Strukturen, wie etwa CMOS-Substrate, bereitzustellen.
  • In einigen Ausführungsformen ist es möglich, kurze Leitungswege zwischen den Substraten zur Rauschkopplung ohne Packungskosten oder mit geringen Packungskosten zu bilden, da die passiven Schaltungen in dem zweiten Substrat 120 auf dem ersten Substrat 110 bereitgestellt werden, welches z. B. ein CMOS-Substrat und/oder ein HPC-Chip ist.
  • In einigen Ausführungsformen werden Schaltungselemente von passiven Schaltungen, wie etwa Schottky-Dioden, Kondensatoren und/oder Widerstände, in dem zweiten Substrat 120 bei einer niedrigen Prozesstemperatur, z. B. bei 400 °C oder niedriger, gebildet. Daher ist es in einer oder mehreren Ausführungsformen möglich, die Auswirkungen der Herstellungsprozesse von passiven Schaltungen auf CMOS-Vorrichtungen und/oder aktive Schaltungen des ersten Substrats 110 zu verringern.
  • In einer oder mehreren Ausführungsformen ist der Bondingprozess des ersten Substrats 110 und des zweiten Substrats 120 ein Fusionsbondingprozess mit niedriger Temperatur und ohne Belastung. Daher ist es in einer oder mehreren Ausführungsformen möglich, die Auswirkungen des Bondingprozesses auf CMOS-Vorrichtungen und/oder aktive Schaltungen des ersten Substrats 110 zu verringern.
  • In einigen Situationen ist Metall nicht in der FEOL-Bearbeitung enthalten, um eine Metallkontamination zu verhindern, da die Herstellungsprozesse von CMOS-Vorrichtungen auf dem ersten Substrat 110 eine hohe Prozesstemperatur erfordern. Dementsprechend ist es schwierig, Schottky-Dioden auf dem ersten Substrat 110 zu bilden, da die Grundstruktur einer Schottky-Diode die Verbindungsstelle eines Halbleiters mit einem Metall ist. In mindestens einer Ausführungsform ist es durch Bilden von Schottky-Dioden auf dem zweiten Substrat 120 möglich, ein geeignetes Metall für Schottky-Kontakte ohne die Gefahr einer Metallkontamination auszuwählen. In mindestens einer Ausführungsform ist es ferner möglich, verschiedene passive Schaltungen, die Schottky-Dioden enthalten, auf dem zweiten Substrat 120 bereitzustellen, um die Leistung und/oder Zuverlässigkeit des CMOS-Substrats zu verbessern.
  • In einigen Ausführungsformen weisen die Kondensatoren, die auf dem zweiten Substrat 120 gebildet sind, eine hohe Durchschlagspannung und/oder eine hohe Kapazität mit Pegeln auf, die bei anderen Ansätzen nicht erreicht werden können, wie etwa bei MIM- oder MOM-Kondensatoren, die auf einem CMOS-Substrat gebildet sind. Ein Grund ist, dass MIM- oder MOM-Kondensatoren, die auf einem CMOS-Substrat gebildet sind, dielektrische Materialien mit geringen dielektrischen Konstanten enthalten; daher ist die Durchschlagspannung von solchen MIM- oder MOM-Kondensatoren auch gering. Dagegen ist es möglich, Kondensatoren auf dem zweiten Substrat 120 gemäß einigen Ausführungsformen zu bilden, um dielektrische Materialien mit höheren dielektrischen Konstanten mit zugehörigen höheren Durchschlagspannungen aufzunehmen. In einigen Ausführungsformen ist es möglich, aufgrund einer größeren Härte kammartige Kondensatoren in dem zweiten Substrat zu bilden.
  • In einigen Ausführungsformen ist es möglich, in der Halbleiterschicht 122, z. B. einer Si-Schicht, des zweiten Substrats 120 verschiedene Typen von Kondensatoren, wie etwa kammartige Kondensatoren, Kondensatoren vom flachen Typ und 3D MIM- oder MOM-Kondensatoren, zu bilden. In mindestens einer Ausführungsform bietet die Möglichkeit, verschiedene Typen von Kondensatoren auf dem zweiten Substrat 120 zu bilden, eine individuelle Anpassbarkeit und/oder Flexibilität bezüglich des Halbleitervorrichtungsgestaltungs- und/oder -herstellungsprozesses.
  • In einigen Ausführungsformen sollen ein oder mehrere Kondensatoren, Schottky-Dioden und/oder Widerstände in dem zweiten Substrat eine Vielfalt von passiven Schaltungen bilden, welche durch eine oder mehrere leitfähige Durchkontaktierungen, die sich durch das zweite Substrat hindurch erstrecken, elektrisch mit dem ersten CMOS-Substrat gekoppelt sind, um die Leistung und/oder Zuverlässigkeit des CMOS-Substrats zu verbessern. Beispiele für passive Schaltungen umfassen elektrostatische Entladungs(ESD)-schaltungen, Gleichstrompuffer, Ladungspumpen, Spannungsklemmen, Vorsignalfilter, Gleichrichter oder dergleichen, ohne jedoch darauf beschränkt zu sein. In mindestens einer Ausführungsform hilft eine ESD-Vorrichtung, die in dem zweiten Substrat enthalten ist, dabei, eine ladungsinduzierte Beschädigung bei Chip-auf-Wafer-auf-Substrat(CoWoS)- oder integrierten Fan-out(INFO)-Backend-Prozessen zu verhindern. In mindestens einer Ausführungsform hilft eine Hochspannungsladungspumpe, die in dem zweiten Substrat enthalten ist, dabei, effektiv Hochspannungssteuerschaltungen zu gestalten.
  • 6 ist ein Flussdiagramm eines Verfahrens 600 zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
  • Bei Operation 602 wird mindestens ein Transistor in einem ersten Substrat gebildet, zum Beispiel um eine aktive Schaltung zu bilden, wie bezüglich 2 und 5A beschrieben. In einigen Ausführungsformen ist die Operation 602 weggelassen, z. B. wo das erste Substrat ein Interposer ist.
  • Bei Operation 604 wird eine Umverteilungsstruktur in dem ersten Substrat gebildet. Zum Beispiel werden verschiedene Ätz-, Abscheidungs- und Strukturierungsprozesse wiederholt durchgeführt, um sequentiell Metallschichten und Durchkontaktierungsschichten zu stapeln und zu einer Umverteilungsstruktur zu verbinden, wie unter Bezugnahme auf 2,5A beschrieben ist. In einigen Ausführungsformen, wenn das erste Substrat aktive Schaltungen umfasst, ist die Umverteilungsstruktur elektrisch mit den aktiven Schaltungen gekoppelt. In einigen Ausführungsformen ist mindestens eine leitfähige Struktur in einer oberen Metallschicht der Umverteilungsstruktur als eine Abschirmung für einen später gebildeten Kondensator eingerichtet, wie unter Bezugnahme auf 1 beschrieben ist.
  • Bei Operation 606 werden ein Kondensator und/oder ein Widerstand und/oder eine Schottky-Diode mindestens teilweise aus einem Halbleitermaterial eines zweiten Substrats gebildet. Die Operation 606 umfasst eine oder mehrere der hierin beschriebenen Operationen 620, 622, 624, 626, 628.
  • Bei Operation 608 werden das erste Substrat und das zweite Substrat zusammengebondet, zum Beispiel durch Fusionsbonden, wie unter Bezugnahme auf 1,5H beschrieben ist.
  • Bei Operation 610 wird mindestens eine Durchkontaktierung durch das zweite Substrat gebildet, wie zum Beispiel unter Bezugnahme auf 5J beschrieben ist.
  • Bei Operation 612 wird ein leitfähiges Material abgeschieden und strukturiert, um mindestens eine leitfähige Durchkontaktierung zu erhalten, die elektrisch mit der Umverteilungsstruktur gekoppelt ist, und um eine Leitung zu erhalten, die die mindestens eine leitfähige Durchkontaktierung mit dem mindestens einen Kondensator, dem mindestens einen Widerstand oder der mindestens einen Schottky-Diode koppelt. Zum Beispiel wird ein leitfähiges Material abgeschieden und strukturiert, um verschiedene leitfähige Durchkontaktierungen 141-148 zu erhalten und um die Leitung 570 zu erhalten, wie unter Bezugnahme auf 1, 5L beschrieben.
  • Wie hierin beschrieben ist, umfasst die Operation 606 eine oder mehrere der Operationen 620, 622, 624, 626, 628.
  • Bei Operation 620 wird eine Region des Halbleitermaterials dotiert, um eine dotierte Region zum Einrichten einer Schottky-Diode mit einer Metallkontaktstruktur zu erhalten. Zum Beispiel wird eine dotierte Region 166 in dem Halbleitermaterial des zweiten Substrats 120 gebildet, um später eine Schottky-Diode mit einer Kontaktstruktur 136 einzurichten, wie unter Bezugnahme auf 1, 3E-3F, 5D beschrieben. In einigen Ausführungsformen ist die Operation 620 weggelassen, z. B. dort, wo es möglich ist, dass die Kontaktstruktur 136 einen Schottky-Kontakt mit dem Halbleitermaterial des zweiten Substrats 120 bildet.
  • Bei Operation 622 wird das Halbleitermaterial geätzt, um mindestens einen ersten Finger zu erhalten, der dem mindestens einen zweiten Finger gegenüberliegt und von diesem beabstandet ist, um einen Kondensator einzurichten, wie zum Beispiel unter Bezugnahme auf 1, 3A-3C, 5E beschrieben.
  • Bei Operation 624 wird das Halbleitermaterial geätzt, um einen durchgehenden Streifen des Halbleitermaterials zu erhalten, der einen Widerstand einrichtet, wie zum Beispiel unter Bezugnahme auf 1, 3D, 5E beschrieben.
  • Bei Operation 626 wird das Halbleitermaterial geätzt, um einen oder mehrere Verbindungsabschnitte des Halbleitermaterials zu erhalten, die einen oder mehrere Kondensatoren, Widerstände und/oder Schottky-Dioden elektrisch zu einer passiven Schaltung verbinden. Zum Beispiel wird das Halbleitermaterial geätzt, um Abschnitte 401, 402, 403 zu bilden, die einen Kondensator, einen Widerstand und eine Schottky-Diode elektrisch zu einer ESD-Schaltung verbinden, wie bezüglich 4A-4B beschrieben. Bei einem anderen Beispiel wird das Halbleitermaterial geätzt, um Abschnitte 459 zu bilden, die verschiedene Kondensatoren und Schottky-Dioden elektrisch zu einer Ladungspumpe verbinden, wie unter Bezugnahme auf 4C-4D beschrieben.
  • Bei Operation 628 wird mindestens ein Hohlraum zum Einrichten eines Isolationsgrabens oder eines Wärmeschilds geätzt. Zum Beispiel wird ein Hohlraum 564 in dem Halbleitermaterial geätzt, um später einen Isolationsgraben 164 einzurichten, wie unter Bezugnahme auf 1, 5E beschrieben. Bei einem anderen Beispiel wird ein Hohlraum 169 in mindestens der Dielektrikumsschicht 124 geätzt, um später einen vergrabenen Hohlraum einzurichten, der zum Abschirmen oder Ableiten von Wärme für eine Schottky-Diode eingerichtet ist, wie unter Bezugnahme auf 1, 5G beschrieben. In einigen Ausführungsformen ist das Ätzen von mindestens einem des Hohlraums 564 oder des Hohlraums 169 weggelassen.
  • Die beschriebenen Verfahren umfassen beispielhafte Operationen, sie müssen jedoch nicht notwendigerweise in der gezeigten Reihenfolge durchgeführt werden. Es können gegebenenfalls gemäß dem Wesen und Umfang der Ausführungsformen der Offenbarung Operationen hinzugefügt, ersetzt, hinsichtlich der Reihenfolge geändert und/oder entfernt werden. Ausführungsformen, die unterschiedliche Merkmale und/oder unterschiedliche Ausführungsformen kombinieren, liegen im Umfang der Offenbarung und werden für einen Fachmann nach Überprüfung der Offenbarung offensichtlich sein.
  • 7 ist eine schematische Querschnittsansicht einer 3D IC-Vorrichtung 700 gemäß einigen Ausführungsformen. Die 3D IC-Vorrichtung 700 umfasst Halbleitervorrichtungen 710, 720, 730, Speicherchips 740, 742, einen Interposer 750 und ein Packagesubstrat 760.
  • In einigen Ausführungsformen entspricht mindestens eine der Halbleitervorrichtungen 710, 720, 730 der Halbleitervorrichtung 100 und/oder einer Halbleitervorrichtung, die durch einen oder mehrere der Prozesse hergestellt wird, die unter Bezugnahme auf 5A-5N, 6 beschrieben sind. Zum Beispiel umfasst die Halbleitervorrichtung 710 ein erstes CMOS-Substrat 711, das an ein zweites Substrat 712 gebondet ist, welches eine oder mehrere passive Schaltungen aufweist, die elektrisch mit dem CMOS-Substrat 711 gekoppelt sind, umfasst die Halbleitervorrichtung 720 ein erstes CMOS-Substrat 721, das an ein zweites Substrat 722 gebondet ist, welches eine oder mehrere passive Schaltungen aufweist, die elektrisch mit dem CMOS-Substrat 721 gekoppelt sind, und umfasst die Halbleitervorrichtung 730 ein erstes CMOS-Substrat 731, das an ein zweites Substrat 732 gebondet ist, welches eine oder mehrere passive Schaltungen aufweist, die elektrisch mit dem CMOS-Substrat 731 gekoppelt sind. Eines oder mehrere der zweiten Substrate 712, 722, 732 entsprechen dem zweiten Substrat 120. In einigen Ausführungsformen ermöglicht die Halbleitervorrichtung 710, 720, 730 mit passiven Schaltungen auf den zweiten Substraten 712, 722, 732 auf den entsprechenden CMOS-Substraten 711, 721, 731, das Die-Stapeln einfach zu verringern und/oder die Schaltungsfunktion zu verbessern.
  • In mindestens einer Ausführungsform umfasst das CMOS-Substrat 711 einen Eingangs/Ausgangs(E/A)-Chip und umfasst das zweite Substrat 712 eine oder mehrere passive Schaltungen, die mit dem E/A-Chip 711 gekoppelt sind und eingerichtet sind, um die Leistung und/oder Zuverlässigkeit von diesem zu verbessern. Beispiele für passive Schaltungen auf dem zweiten Substrat 712 umfassen Gleichstrompuffer, Vorsignalfilter, Spannungsklemmschaltungen, ESD-Schaltungen oder dergleichen, ohne jedoch darauf beschränkt zu sein.
  • In mindestens einer Ausführungsform umfasst das zweite Substrat 722 eine oder mehrere passive Schaltungen, die mit dem CMOS-Substrat 721 gekoppelt sind und eingerichtet sind, um die digitale Leistung und/oder Zuverlässigkeit von diesem zu verbessern. Beispiele für passive Schaltungen auf dem zweiten Substrat 722 umfassen Gleichstrompuffer, Gleichrichter, Vorsignalfilter, ESD-Schaltungen oder dergleichen, ohne jedoch darauf beschränkt zu sein.
  • In mindestens einer Ausführungsform umfasst das zweite Substrat 732 eine oder mehrere passive Schaltungen, die mit dem CMOS-Substrat 731 gekoppelt sind und eingerichtet sind, um die analoge Leistung und/oder Zuverlässigkeit von diesem zu verbessern. Beispiele für passive Schaltungen auf dem zweiten Substrat 732 umfassen Ladungspumpen mit hoher Kapazität, Gleichstrompuffer, Gleichrichter, Vorsignalfilter oder dergleichen, ohne jedoch darauf beschränkt zu sein.
  • Die Halbleitervorrichtungen 710, 720, 730 und die Speicherchips 740, 742 sind durch Löthöcker, die bei 752 schematisch gekennzeichnet sind, an den Interposer 750 gebondet. Der Interposer 750 ist durch Löthöcker, die bei 754 schematisch gekennzeichnet sind, an das Packagesubstrat 760 gebondet. Andere Bondingverfahren, wie etwa hybrides Bonding, Chipauf-Wafer(CoW)-Bonding oder dergleichen liegen im Umfang verschiedener Ausführungsformen. Der Interposer 750 umfasst eine Umverteilungsstruktur 756, die eine oder mehrere der Halbleitervorrichtungen 710, 720, 730 und der Speicherchips 740, 742 elektrisch miteinander und/oder mit den Löthöckern 754 verbindet. Das Packagesubstrat 760 umfasst Löthöcker 764 und eine Umverteilungsstruktur 766, die die Löthöcker 754 elektrisch mit den Löthöckern 764 koppelt. In mindestens einer Ausführungsform können der eine oder die mehreren Vorteile, die hierin beschrieben sind, durch die 3D IC-Vorrichtung 700 erzielt werden.
  • In einigen Ausführungsformen umfasst eine Halbleitervorrichtung ein erstes Substrat, das eine entgegengesetzte erste und eine entgegengesetzte zweite Seite aufweist, eine erste leitfähige Schicht auf der ersten Seite des ersten Substrats und ein zweites Substrat, das eine entgegengesetzte erste und eine entgegengesetzte zweite Seite aufweist. Die zweite Seite des zweiten Substrats ist an die erste Seite des ersten Substrats gebondet. Das zweite Substrat enthält ein Halbleitermaterial und mindestens ein Schaltungselement, das elektrisch mit der ersten leitfähigen Schicht gekoppelt ist. Das mindestens eine Schaltungselement umfasst eine Schottky-Diode, die durch das Halbleitermaterial und eine erste Kontaktstruktur eingerichtet ist, und/oder einen Kondensator mit einer ersten Elektrode des Halbleitermaterials und/oder einen Widerstand des Halbleitermaterials.
  • Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen wird mindestens ein Transistor über einem ersten Substrat gebildet und wird eine Umverteilungsstruktur über dem ersten Substrat gebildet. Die Umverteilungsstruktur ist elektrisch mit dem mindestens einen Transistor gekoppelt. Ein Halbleitermaterial eines zweiten Substrats wird geätzt, um eine Mehrzahl von ersten Fingern des Halbleitermaterials und eine Mehrzahl von zweiten Fingern des Halbleitermaterials zu bilden. Die Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern greifen ineinander ein, um einen Kondensator mit einer Kammstruktur einzurichten. Das erste Substrat ist an das zweite Substrat gebondet. Mindestens eine Durchkontaktierung ist so geätzt, dass sie sich durch das zweite Substrat erstreckt und teilweise die Umverteilungsstruktur freilegt. Mindestens ein leitfähiges Material wird in der Durchkontaktierung zum Bilden einer leitfähigen Durchkontaktierung, die elektrisch mit der Umverteilungsstruktur gekoppelt ist, und über dem zweiten Substrat zum Bilden einer ersten Kontaktstruktur, die die leitfähige Durchkontaktierung elektrisch mit der Mehrzahl von ersten Fingern des Kondensators koppelt, abgeschieden.
  • In einigen Ausführungsformen umfasst eine Halbleitervorrichtung ein Substrat, das ein Halbleitermaterial enthält, und eine passive Schaltung, die mindestens ein erstes Schaltungselement und ein zweites Schaltungselement umfasst, welche durch einen Abschnitt des Halbleitermaterials elektrisch miteinander gekoppelt sind. Das erste Schaltungselement ist eines einer Schottky-Diode, eines Kondensators und eines Widerstands. Das zweite Schaltungselement ist ein anderes der Schottky-Diode, des Kondensators und des Widerstands. Die Schottky-Diode umfasst eine Kontaktstruktur und eine dotierte Region des Halbleitermaterials, wobei die dotierte Region in einem Schottky-Kontakt mit der Kontaktstruktur steht und sich um diese herum erstreckt. Der Kondensator umfasst eine Mehrzahl von ineinander eingreifenden Fingern des Halbleitermaterials, wobei die Mehrzahl von ineinander eingreifenden Fingern Elektroden des Kondensators einrichten. Der Widerstand umfasst einen Streifen des Halbleitermaterials, wobei der Streifen eine Mäanderform aufweist.
  • Das Vorherige erläutert Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung leicht als Grundlage zum Gestalten oder Abändern anderer Prozesse und Strukturen zum Erreichen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen verwenden kann. Ein Fachmann sollte auch realisieren, dass sich solche äquivalenten Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung entfernen und er verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen kann, ohne sich von dem Wesen und Umfang der vorliegenden Offenbarung zu entfernen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63316613 [0001]

Claims (20)

  1. Halbleitervorrichtung, umfassend: ein erstes Substrat, das eine entgegengesetzte erste Seite und eine entgegengesetzte zweite Seite aufweist, eine erste leitfähige Schicht auf der ersten Seite des ersten Substrats; und ein zweites Substrat, das eine entgegengesetzte erste Seite und eine entgegengesetzte zweite Seite aufweist, wobei die zweite Seite des zweiten Substrats an die erste Seite des ersten Substrats gebondet ist, wobei das zweite Substrat Folgendes umfasst: ein Halbleitermaterial, und mindestens ein Schaltungselement, das elektrisch mit der ersten leitfähigen Schicht gekoppelt ist, und das mindestens eine Schaltungselement mindestens eines der folgenden Elemente umfasst: eine Schottky-Diode, die durch das Halbleitermaterial und eine erste Kontaktstruktur eingerichtet ist, einen Kondensator, der eine erste Elektrode des Halbleitermaterials aufweist, oder einen Widerstand des Halbleitermaterials.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine zweite leitfähige Schicht über der ersten Seite des zweiten Substrats, die elektrisch mit dem mindestens einen Schaltungselement gekoppelt ist; und mindestens eine leitfähige Durchkontaktierung, die sich von der ersten Seite des zweiten Substrats zu der zweiten Seite des zweiten Substrats erstreckt und die zweite leitfähige Schicht elektrisch mit der ersten leitfähigen Schicht koppelt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das mindestens eine Schaltungselement die Schottky-Diode umfasst, das Halbleitermaterial eine erste dotierte Region auf der ersten Seite des zweiten Substrats umfasst, und die erste dotierte Region einen Schottky-Kontakt mit der ersten Kontaktstruktur bildet, um die Schottky-Diode einzurichten.
  4. Halbleitervorrichtung nach Anspruch 3, ferner umfassend eine zweite Kontaktstruktur, wobei das Halbleitermaterial ferner eine zweite dotierte Region auf der ersten Seite des zweiten Substrats umfasst, und die zweite dotierte Region einen ohmschen Kontakt mit der zweiten Kontaktstruktur bildet.
  5. Halbleitervorrichtung nach Anspruch 4, wobei das Halbleitermaterial Folgendes umfasst: einen ersten Abschnitt, der sowohl die erste als auch die zweite dotierte Region aufweist, und einen zweiten Abschnitt, der elektrisch von dem ersten Abschnitt isoliert ist, und die Halbleitervorrichtung ferner einen Steckverbinder umfasst, der elektrisch mit der ersten Kontaktstruktur gekoppelt ist und sich von dem ersten Abschnitt zu dem zweiten Abschnitt erstreckt.
  6. Halbleitervorrichtung nach Anspruch 5, ferner umfassend: mindestens eine leitfähige Durchkontaktierung, die sich von der ersten Seite des zweiten Substrats zu der zweiten Seite des zweiten Substrats erstreckt und mindestens eine der ersten Kontaktstruktur oder der zweiten Kontaktstruktur elektrisch mit der ersten leitfähigen Schicht koppelt.
  7. Halbleitervorrichtung nach einem der vorherigen Ansprüche 3 bis 6, wobei das zweite Substrat ferner einen vergrabenen Hohlraum umfasst, der mindestens teilweise die erste dotierte Region entlang einer Dickenrichtung zwischen der ersten Seite des zweiten Substrats und der zweiten Seite des zweiten Substrats überlappt.
  8. Halbleitervorrichtung nach einem der vorherigen Ansprüche bis 7, wobei das mindestens eine Schaltungselement den Kondensator umfasst, der Kondensator eine Mehrzahl von Fingern des Halbleitermaterials umfasst, die Mehrzahl von Fingern erste Finger, die die erste Elektrode des Kondensators einrichten, und zweite Finger, die eine zweite Elektrode des Kondensators einrichten, umfassen, und die ersten Finger und die zweiten Finger ineinander eingreifen.
  9. Halbleitervorrichtung nach einem der vorherigen Ansprüche 1 bis 7, wobei das mindestens eine Schaltungselement den Kondensator umfasst, das zweite Substrat ferner eine Dielektrikumsschicht zwischen dem Halbleitermaterial und der ersten leitfähigen Schicht umfasst, und der Kondensator Folgendes umfasst: die erste Elektrode, die einen Abschnitt des Halbleitermaterials umfasst, eine zweite Elektrode, die eine leitfähige Struktur in der ersten leitfähigen Leitung umfasst, und einen Abschnitt der Dielektrikumsschicht zwischen der ersten Elektrode und der zweiten Elektrode.
  10. Halbleitervorrichtung nach einem der vorherigen Ansprüche 1 bis 7, wobei das mindestens eine Schaltungselement den Widerstand umfasst, und der Widerstand einen Streifen des Halbleitermaterials umfasst.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden mindestens eines Transistors über einem ersten Substrat; Bilden einer Umverteilungsstruktur über dem ersten Substrat, wobei die Umverteilungsstruktur elektrisch mit dem mindestens einen Transistor gekoppelt ist; Ätzen eines Halbleitermaterials eines zweiten Substrats, um eine Mehrzahl von ersten Fingern des Halbleitermaterials und eine Mehrzahl von zweiten Fingern des Halbleitermaterials zu bilden, wobei die Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern ineinander eingreifen, um einen Kondensator einzurichten, der eine Kammstruktur aufweist; Bonden des ersten Substrats an das zweite Substrat; Ätzen mindestens einer Durchkontaktierung, die sich durch das zweite Substrat erstreckt, um teilweise die Umverteilungsstruktur freizulegen; und Abscheiden mindestens eines leitfähigen Materials in der Durchkontaktierung, um eine leitfähige Durchkontaktierung zu bilden, die elektrisch mit der Umverteilungsstruktur gekoppelt ist, und über dem zweiten Substrat, um eine erste Kontaktstruktur zu bilden, die die leitfähige Durchkontaktierung elektrisch mit der Mehrzahl von ersten Fingern des Kondensators koppelt.
  12. Verfahren nach Anspruch 11, ferner umfassend: Implantieren eines Dotierstoffs in das Halbleitermaterial, um eine dotierte Region in einem Abschnitt des Halbleitermaterials zu bilden, wobei der Abschnitt an die Mehrzahl von ersten Fingern anschließt, wobei das Abscheiden des leitfähigen Materials die erste Kontaktstruktur bildet, die in ohmschem Kontakt mit der dotierten Region steht.
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: Ätzen eines oder mehrerer Gräben in dem Halbleitermaterial; und sequentielles Abscheiden von durchgehenden Schichten entsprechend einer ersten Elektrode, einem dielektrischen Material und einer zweiten Elektrode über Seitenwänden und Unterseiten des einen oder der mehreren Gräben, um einen weiteren Kondensator einzurichten, welcher ein dreidimensionaler (3D) Metall-Isolator-Metall(MIM)- oder ein Metall-Oxid-Metall(MOM)-Kondensator ist.
  14. Verfahren nach einem der vorherigen Ansprüche 11 bis 13, wobei nach dem Bonden des ersten Substrats an das zweite Substrat die Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern entlang einer Dickenrichtung des zweiten Substrats mindestens teilweise eine leitfähige Struktur in einer oberen Metallschicht der Umverteilungsstruktur überlappen, wobei die leitfähige Struktur eine Abschirmung für den Kondensator einrichtet.
  15. Verfahren nach einem der vorherigen Ansprüche 11 bis 14, ferner umfassend: Abscheiden eines dielektrischen Materials über dem zweiten Substrat, um die Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern zu umgeben, und um einen Raum zwischen der Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern zu füllen.
  16. Verfahren nach einem der vorherigen Ansprüche 11 bis 15, ferner umfassend: Implantieren eines ersten Dotiermittels in das Halbleitermaterial, um eine erste dotierte Region in einem ersten Abschnitt des Halbleitermaterials zu bilden; Ätzen des Halbleitermaterials, um einen Graben zu bilden, der den ersten Abschnitt des Halbleitermaterials von einem benachbarten zweiten Abschnitt des Halbleitermaterials isoliert; und teilweises Ätzen des zweiten Substrats, um die erste dotierte Region freizulegen, wobei das Abscheiden des leitfähigen Materials ferner eine zweite Kontaktstruktur bildet, die in einem Schottky-Kontakt mit der ersten dotierten Region steht, um eine Schottky-Diode einzurichten.
  17. Verfahren nach Anspruch 16, ferner umfassend: Abscheiden eines dielektrischen Materials über dem zweiten Substrat, um die Mehrzahl von ersten Fingern und die Mehrzahl von zweiten Fingern zu umgeben, und um den Graben und einen Raum zwischen der Mehrzahl von ersten Fingern und der Mehrzahl von zweiten Fingern zu füllen; Ätzen eines Hohlraums in dem dielektrischen Material, wobei der Hohlraum die erste dotierte Region entlang einer Dickenrichtung des zweiten Substrats überlappt, wobei nach dem Bonden des ersten Substrats an das zweite Substrat der Hohlraum ein vergrabener Hohlraum wird, um die Schottky-Diode thermisch abzuschirmen.
  18. Verfahren nach Anspruch 16 oder 17, ferner umfassend: Implantieren eines zweiten Dotierstoffs in den ersten Abschnitt des Halbleitermaterials, um eine zweite dotierte Region zu bilden, die von der ersten dotierten Region beabstandet ist; und teilweises Ätzen des zweiten Substrats, um die zweite dotierte Region freizulegen, wobei das Abscheiden des leitfähigen Materials ferner eine dritte Kontaktstruktur bildet, die in ohmschem Kontakt mit der zweiten dotierten Region steht.
  19. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat, das ein Halbleitermaterial umfasst; und eine passive Schaltung, die mindestens ein erstes Schaltungselement und ein zweites Schaltungselement umfasst, welche durch einen Abschnitt des Halbleitermaterials elektrisch miteinander gekoppelt sind, wobei das erste Schaltungselement eines einer Schottky-Diode, eines Kondensators und eines Widerstands ist, das zweite Schaltungselement ein anderes der Schottky-Diode, des Kondensators und des Widerstands ist, die Schottky-Diode eine Kontaktstruktur und eine dotierte Region des Halbleitermaterials umfasst, wobei die dotierte Region in einem Schottky-Kontakt mit der Kontaktstruktur steht und sich um diese herum erstreckt, der Kondensator eine Mehrzahl von ineinander eingreifenden Fingern des Halbleitermaterials umfasst, wobei die Mehrzahl von ineinander eingreifenden Fingern Elektroden des Kondensators einrichten, und der Widerstand einen Streifen des Halbleitermaterials umfasst, wobei der Streifen eine Mäanderform aufweist.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die passive Schaltung Folgendes umfasst: einen Gleichstrompuffer, und/oder ein Vorsignalfilter, und/oder eine Spannungsklemmschaltung, und/oder eine elektrostatische Entladungs(ESD)-schaltung, und/oder einen Gleichrichter, und/oder eine Ladungspumpe.
DE102023102551.1A 2022-03-04 2023-02-02 Halbleitervorrichtung und herstellungsverfahren Pending DE102023102551A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263316613P 2022-03-04 2022-03-04
US63/316,613 2022-03-04
US17/840,329 2022-06-14
US17/840,329 US20230282726A1 (en) 2022-03-04 2022-06-14 Semiconductor device and manufacturing method

Publications (1)

Publication Number Publication Date
DE102023102551A1 true DE102023102551A1 (de) 2023-09-07

Family

ID=87572083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023102551.1A Pending DE102023102551A1 (de) 2022-03-04 2023-02-02 Halbleitervorrichtung und herstellungsverfahren

Country Status (3)

Country Link
US (1) US20230282726A1 (de)
KR (1) KR20230131070A (de)
DE (1) DE102023102551A1 (de)

Also Published As

Publication number Publication date
KR20230131070A (ko) 2023-09-12
TW202336985A (zh) 2023-09-16
US20230282726A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
DE102018107927B4 (de) Verbindungsstruktur für Logikschaltkreis
DE102019116730A1 (de) Teilweise barrierefreie durchkontaktierungen für kobaltbasierte verbindungen und verfahren zu deren herstellung
KR101635828B1 (ko) 커패시터 장치 및 그 제조 방법
US10916469B2 (en) Systems and methods for a semiconductor structure having multiple semiconductor-device layers
DE102017108047A1 (de) Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
DE102020120522B4 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
CN109494219B (zh) 集成电路
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102015118176A1 (de) Interdigitalkondensator in Split-Gate-Flash-Technologie
US9111849B2 (en) High voltage resistor with biased-well
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE112007000964B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit
US20120104552A1 (en) Capacitors in Integrated Circuits and Methods of Fabrication Thereof
DE102021118126A1 (de) Gestapeltes halbleiterbauelement und verfahren
CN113297823A (zh) 集成芯片、多重晶体管装置及其制造方法
DE102021100397A1 (de) Grabenstruktur zur steigerung der grabenkondensator-ausbeute und verfahren zur herstellung einer solchen
DE102022100241A1 (de) Rückseitige source/drain-kontakte und verfahren zum bilden derselben
DE102023102551A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020122823B4 (de) Halbleitervorrichtungen mit entkopplungskondensatoren
CN116053276A (zh) 三维半导体器件
CN112689897B (zh) 三维存储器件的接触焊盘及其制造方法
DE102019219072B4 (de) Dummy-Füllschema zur Verwendung mit passiven Vorrichtungen
CN115223986A (zh) 半导体元件及其制备方法
CN113782535A (zh) 高电压应用中的浮栅器件
DE112021005857T5 (de) Umhüllende kontakte mit örtlich begrenztem metallsilicid

Legal Events

Date Code Title Description
R012 Request for examination validly filed