DE102022211502A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102022211502A1
DE102022211502A1 DE102022211502.3A DE102022211502A DE102022211502A1 DE 102022211502 A1 DE102022211502 A1 DE 102022211502A1 DE 102022211502 A DE102022211502 A DE 102022211502A DE 102022211502 A1 DE102022211502 A1 DE 102022211502A1
Authority
DE
Germany
Prior art keywords
power supply
cell
input
output
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022211502.3A
Other languages
English (en)
Inventor
Yasuyuki Morishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022126689A external-priority patent/JP2023067741A/ja
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE102022211502A1 publication Critical patent/DE102022211502A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält eine Eingangs/Ausgangs-Zelle, eine IO-Stromversorgungszelle, eine Kernstromversorgungszelle und eine Kernlogikschaltung, die auf einem Chip angeordnet sind, und die Kernstromversorgungszelle enthält eine ESD-Schutzschaltung. Die Eingangs/Ausgangs-Zelle enthält eine Pegelverschiebungsschaltung und die Pegelverschiebungsschaltung ist in der Eingangs/Ausgangs-Zelle angeordnet. Die Kernlogikschaltung ist außerhalb der Eingangs/Ausgangs-Zelle angeordnet. Die Kernstromversorgungszelle ist nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle angeordnet, sondern ist in einem dritten Bereich angeordnet, der zwischen einem ersten Bereich, in dem die Eingangs/Ausgangs-Zelle und die IO-Stromversorgungszelle angeordnet sind, und einem zweiten Bereich, in dem die Kernlogikschaltung angeordnet ist, vorgesehen ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die Offenbarung der Japanischen Patentanmeldung Nr. 2021 - 178382 , eingereicht am 29.Oktober 2021, einschließlich der Beschreibung, der Zeichnungen und der Zusammenfassung, ist hier durch Bezugnahme vollständig mit aufgenommen.
  • HINTERGRUND
  • Diese Offenbarung bezieht sich auf eine Halbleitervorrichtung und schafft eine Technologie, die auf eine Halbleitervorrichtung, die eine ESD-Schutzschaltung (Schutzschaltung gegen elektrostatische Entladung) aufweist, wirksam angewendet wird.
  • Wie in der Japanischen Patentoffenlegungsschrift Nr. 2020-161721 (Patentdokument 1) beschrieben ist, war eine Halbleitervorrichtung bekannt, bei der ein Signal, das von außerhalb der Halbleitervorrichtung in eine Eingangs/Ausgangs-Verbindungsstückelektrode eingegeben wird, über eine Eingangs/Ausgangs-Zelle, die ein ESD-Schutzelement (ebenso als ESD-Schutzschaltung bezeichnet) und eine Eingangslogikschaltung und eine Pegelverschiebungsschaltung enthält, sequentiell an eine interne Schaltung übertragen wird. Außerdem war, wie in der Internationalen Patentveröffentlichung Nr. 2016/203648 (Patentdokument 2) beschrieben ist, eine Halbleitervorrichtung bekannt, bei der eine Eingangs/Ausgangs-Zelle und eine Stromversorgungszelle in einem IO-Bereich angeordnet sind, der entlang des Außenumfangsendes eines Halbleiterchips vorgesehen ist, und eine interne Schaltung in einem Mittelbereich vorgesehen ist, der vom IO-Bereich des Halbleiterchips umgeben ist.
  • Es werden Techniken offenbart, die unten aufgelistet sind.
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2020-161721
    • [Patentdokument 2] Internationale Patentveröffentlichung Nr. 2016/203648
  • ZUSAMMENFASSUNG
  • Wenn eine Prüfung durchgeführt wird, indem ein ESD-Stoß an eine Halbleitervorrichtung angelegt wird, kann in einigen Fällen eine Pegelverschiebungsschaltung vor einer ESD-Schutzschaltung zerstört werden.
  • Eine Aufgabe dieser Offenbarung ist, eine Technologie zu schaffen, die eine gewünschte ESD-Festigkeit sicherstellen kann, ohne eine interne Schaltung wie etwa eine Pegelverschiebungsschaltung vor einer ESD-Schutzschaltung zu zerstören.
  • Andere Aufgaben und neuartige Merkmale werden aus dem Beschreibungstext dieser Beschreibung und den begleitenden Zeichnungen ersichtlich.
  • Der Entwurf der repräsentativen Ausführungsform in dieser Offenbarung wird wie folgt kurz beschrieben.
  • Gemäß einer Ausführungsform dieser Offenbarung enthält eine Halbleitervorrichtung eine Eingangs/Ausgangs-Zelle, eine IO-Stromversorgungszelle, eine Kernstromversorgungszelle und eine Kernlogikschaltung, die auf einem Chip angeordnet sind, und die Kernstromversorgungszelle enthält eine ESD-Schutzschaltung. Die Eingangs/Ausgangs-Zelle enthält eine Pegelverschiebungsschaltung und die Pegelverschiebungsschaltung ist in der Eingangs/Ausgangs-Zelle angeordnet. Die Kernlogikschaltung ist außerhalb der Eingangs/Ausgangs-Zelle angeordnet. Die Kernstromversorgungszelle ist nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle angeordnet, sondern ist in einem dritten Bereich angeordnet, der zwischen einem ersten Bereich, in dem die Eingangs/Ausgangs-Zelle und die IO-Stromversorgungszelle angeordnet sind, und einem zweiten Bereich, in dem die Kernlogikschaltung angeordnet ist, vorgesehen ist.
  • Mit der Halbleitervorrichtung gemäß der oben beschriebenen Ausführungsform ist es möglich, eine gewünschte ESD-Festigkeit sicherzustellen, ohne eine interne Schaltung wie etwa eine Pegelverschiebungsschaltung vor einer ESD-Schutzschaltung zu zerstören.
  • Figurenliste
    • 1 ist ein schematisches Blockdiagramm einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel.
    • 2 ist ein schematisches Entwurfsdiagramm der Halbleitervorrichtung, die in 1 gezeigt ist.
    • 3 ist ein schematisches Blockdiagramm einer Halbleitervorrichtung gemäß einem Beispiel.
    • 4 ist ein schematisches Entwurfsdiagramm der Halbleitervorrichtung, die in 3 gezeigt ist.
    • 5 ist eine schematische Draufsicht eines Halbleiterchips, in dem die Halbleitervorrichtung aus 3 gebildet ist.
  • GENAUE BESCHREIBUNG
  • Im Folgenden werden die Ausführungsform und das Beispiel unter Bezugnahme auf die Zeichnungen beschrieben. Jedoch sind in der folgenden Beschreibung dieselben Komponenten durch dieselben Bezugszeichen bezeichnet und ihre wiederholte Beschreibung wird in einigen Fällen weggelassen. Es sei erwähnt, dass die Zeichnungen im Vergleich zu einem tatsächlichen Aspekt auf schematische Weise gezeigt sein können, damit die Beschreibung eindeutiger ist, jedoch sind sie lediglich Beispiele und schränken die Interpretation der vorliegenden Erfindung nicht ein.
  • (Ausführungsform)
  • Vor der Beschreibung der Ausführungsform und des Beispiels gemäß dieser Offenbarung wird die Halbleitervorrichtung gemäß der Technologie, die durch die Autoren der vorliegenden Offenbarung untersucht worden ist (im Folgenden als ein Vergleichsbeispiel bezeichnet) unter Bezugnahme auf 1 und 2 beschrieben, damit diese Offenbarung leichter zu verstehen ist. 1 ist ein schematisches Blockdiagramm einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel. 2 ist ein schematisches Entwurfsdiagramm der Halbleitervorrichtung, die in 1 gezeigt ist.
  • Eine Halbleitervorrichtung 10S enthält eine Eingangs/Ausgangs-Zelle (IOC) 11, erste Stromversorgungszellen (IO-Stromversorgungszellen IOPC) 12 (IO-Stromversorgungszelle 12A, IO-Stromversorgungszelle 12B) und zweite Stromversorgungszellen (Kernstromversorgungszellen CPC) 13 (Kernstromversorgungszelle 13A, Kernstromversorgungszelle 13B) in einem Außenumfangsabschnitt eines rechtwinkligen Halbleiterchips, der aus monokristallinem Silizium oder dergleichen hergestellt ist. Der Bereich, in dem die Eingangs/Ausgangs-Zelle 11 und die Stromversorgungszellen 12 und 13 angeordnet sind, ist als ein IO-Bereich bezeichnet. Der IO-Bereich ist in der Draufsicht entlang der vier Seiten des Chipendes des Halbleiterchips vorgesehen. Die Halbleitervorrichtung 10S enthält ferner eine interne Schaltung 14 als eine Kernlogikschaltung (CORE-LOG). Der Kernlogikbereich, in dem die interne Schaltung 14 angeordnet ist, ist ein Mittelabschnitt des Halbleiterchips und ist ein Bereich, der vom IO-Bereich umgeben ist.
  • Die Eingangs/Ausgangs-Zelle 11 ist ein Bildungsbereich einer Eingangs/Ausgangs-Schaltung, die mit einem Eingangs/Ausgangs-Verbindungsstück verbunden ist. Jede der Stromversorgungszellen 12 und 13 ist ein Bildungsbereich einer ESD-Schutzschaltung (CESD, ESD), die die Halbleitervorrichtung vor ESD (elektrostatischer Entladung) und Rauschen schützt, und einer Verdrahtung zum Zuführen eines Stromversorgungspotentials (VDDIO, VDD) oder eines Massepotentials (VSSIO, VSS) in den Chip. Da es notwendig ist, die Stromversorgungsimpedanz gleichmäßig zu verringern, sind die Stromversorgungszellen 12 und 13 derart angeordnet, dass sie für jede der mehreren Eingangs/Ausgangs-Zellen 11 verteilt sind, und sind zwischen der Eingangs/Ausgangs-Zelle 11 und der Eingangs/Ausgangs-Zelle 11 benachbart angeordnet.
  • Das Stromversorgungspotential (VDDIO, VDD) enthält ein erstes Stromversorgungspotential VDDIO der Eingangs/Ausgangs-Zelle 11 und ein zweites Stromversorgungspotential VDD der internen Schaltung 14. Ebenso enthält das Massepotential (VSSIO, VSS) ein erstes Massepotential VSSIO der Eingangs/Ausgangs-Zelle 11 und ein zweites Massepotential VSS der internen Schaltung 14. Das erste Stromversorgungspotential VDDIO kann als ein Potential dargestellt sein, das größer als das zweite Stromversorgungspotential VDD ist (VDDIO > VDD). Das erste Stromversorgungspotential VDDIO, das erste Massepotential VSSIO, das zweite Stromversorgungspotential VDD und das zweite Massepotential VSS werden der Eingangs/Ausgangs-Zelle 11 über die Stromversorgungsverdrahtung zugeführt. Das zweite Stromversorgungspotential VDD und das zweite Massepotential VSS werden der internen Schaltung 14 über die Stromversorgungsverdrahtung zugeführt.
  • Die IO-Stromversorgungszelle 12A enthält die ESD-Schutzschaltung (ESD) und eine Brückenschaltung 15 und führt der Stromversorgungsverdrahtung das erste Stromversorgungspotential VDDIO zu. Die IO-Stromversorgungszelle 12B enthält die ESD-Schutzschaltung (ESD) und eine Brückenschaltung 15 und führt der Stromversorgungsverdrahtung (ebenso als Masseverdrahtung bezeichnet) das erste Massepotential VSSIO zu.
  • Die Kernstromversorgungszelle 13A enthält die ESD-Schutzschaltung (CESD) und eine Brückenschaltung 15 und führt der Stromversorgungsverdrahtung das zweite Stromversorgungspotential VDD zu. Die Kernstromversorgungszelle 13B enthält die ESD-Schutzschaltung (CESD) und eine Brückenschaltung 15 und führt der Stromversorgungsverdrahtung (ebenso als Masseverdrahtung bezeichnet) das zweite Massepotential VSS zu.
  • Die ESD-Schutzschaltung (ESD) ist zwischen der Stromversorgungsverdrahtung, der das erste Stromversorgungspotential VDDIO zugeführt wird, und der Stromversorgungsverdrahtung, der das erste Massepotential VSSIO zugeführt wird, verbunden. Die ESD-Schutzschaltung (CESD) ist zwischen der Stromversorgungsverdrahtung, der das zweite Stromversorgungspotential VDD zugeführt wird, und der Stromversorgungsverdrahtung, der das zweite Massepotential VSS zugeführt wird, verbunden.
  • Die Brückenschaltung 15 ist zwischen der Stromversorgungsverdrahtung, der das erste Massepotential VSSIO zugeführt wird, und der Stromversorgungsverdrahtung, der das zweite Massepotential VSS zugeführt wird, verbunden und enthält ein Paar bidirektionaler Dioden, die die Stromversorgungsverdrahtung, der das erste Massepotential VSSIO zugeführt wird, und die Stromversorgungsverdrahtung, der das zweite Massepotential VSS zugeführt wird, verbinden. Eine Anode einer Diode ist mit der Stromversorgungsverdrahtung, der das erste Massepotential VSSIO zugeführt wird, verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung, der das zweite Massepotential VSS zugeführt wird, verbunden. Eine Anode der anderen Diode ist mit der Stromversorgungsverdrahtung, der das zweite Massepotential VSS zugeführt wird, verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung, der das erste Massepotential VSSIO zugeführt wird, verbunden.
  • Die Eingangs/Ausgangs-Zelle 11 enthält eine Eingangs/AusgangsSchaltung, die mit dem Eingangs/Ausgangs-Anschluss (TIO) verbunden ist. Der Eingangs/Ausgangs-Anschluss TIO, die Stromversorgungsanschlüsse TVDD und TVDDIO und die Masseanschlüsse TVSS und TVSSIO sind jeweils auf der Eingangs/Ausgangs-Zelle 11. der IO-Stromversorgungszelle 12 und der Kernstromversorgungszelle 13 angeordnet, jedoch können diese jeweils getrennt von der Eingangs/Ausgangs-Zelle 11, der IO-Stromversorgungszelle 12 und der Kernstromversorgungszelle 13 angeordnet sein. Der Eingangs/Ausgangs-Anschluss TIO, die Stromversorgungsanschlüsse TVDD und TVDDIO und die Masseanschlüsse TVSS und TVSSIO sind mit einem Bonddraht oder dergleichen verbunden und sind ebenso als ein Eingangs/Ausgangs-Verbindungsstück bzw. ein Stromversorgungsverbindungsstück bzw. ein Masseverbindungsstück bezeichnet.
  • Die Eingangs/Ausgangs-Schaltung, die die Eingangs/Ausgangs-Zelle 11 bildet, enthält die Dioden D1 und D2, die die ESD-Schutzschaltung bilden, eine Ausgangsschaltung mit einem P-Kanal-Transistor Q1 und einem N-Kanal-Transistor Q2, die ein Ausgangssignal zur Signalverdrahtung übertragen, die mit dem Eingangs/Ausgangs-Anschluss TIO verbunden ist, eine Eingangs/Ausgangs-Logikschaltung IOL mit einem CMOS-Wechselrichter, der ein Eingangssignal empfängt, das vom Eingangs/Ausgangs-Anschluss TIO über eine Signalverdrahtung eingegeben wird, und eine Pegelverschiebungsschaltung LSC. Das Eingangssignal, das vom Eingangs/Ausgangs-Anschluss TIO über die Signalverdrahtung eingegeben wird, wird über die Eingangs/Ausgangs-Logikschaltung IOL in die Pegelverschiebungsschaltung LSC eingegeben und wird nach der Pegelumsetzung durch die Pegelverschiebungsschaltung LSC der internen Schaltung 14 zugeführt. Andererseits wird das Signal, das von der internen Schaltung 14 ausgegeben wird, in die Pegelverschiebungsschaltung LSC eingegeben, wird der Pegelumsetzung unterzogen, wird der Eingangs/Ausgangs-Logikschaltung IOL zugeführt und wird anschließend als ein Ausgangssignal von der Ausgangschaltung mit dem P-Kanal-Transistor Q1 und dem N-Kanal-Transistor Q2 dem Eingangs/Ausgangs-Anschluss TIO zugeführt.
  • Der P-Kanal-Transistor Q1 ist zwischen der Stromversorgungsverdrahtung des ersten Stromversorgungspotentials VDDIO und der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden und der N-Kanal-Transistor Q2 ist zwischen der Signalverdrahtung und der Masseverdrahtung des ersten Massepotentials VSSIO verbunden. Eine Anode der Diode D1 ist mit der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung des ersten Stromversorgungspotentials VDDIO verbunden. Eine Anode der Diode D2 ist mit der Masseverdrahtung des ersten Massepotentials VSSIO verbunden und eine Kathode davon ist mit der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden. Die Diode D1 ist konfiguriert zu bewirken, dass ein Stoßstrom, der vom Eingangs/Ausgangs-Anschluss TIO zum Stromversorgungsanschluss VDDIO gerichtet ist, über die Signalverdrahtung und die Stromversorgungsverdrahtung des ersten Stromversorgungspotentials VDDIO fließt, und die Diode D2 ist konfiguriert zu bewirken, dass ein Stoßstrom, der vom Masseanschluss TVDDIO zum Eingangs/Ausgangs-Anschluss TIO gerichtet ist, über die Masseverdrahtung des ersten Massepotentials VSSIO und die Signalverdrahtung fließt. Die Ausgangsschaltung kann ein sogenannter Typ mit offenem Drain sein, der den P-Kanal-Transistor Q1 nicht aufweist. Ferner ist es nicht immer notwendig, dass die Eingangs/Ausgangs-Schaltung sowohl mit der Ausgangsschaltung als auch mit der Eingangsschaltung versehen ist.
  • Die Stromversorgungszellen 12A und 13A enthalten jeweils die ESD-Schutzschaltung (CESD, ESD), die dem Stromversorgungsanschluss (TVDDIO, TVDD) entspricht, und die Stromversorgungszellen 12B und 13B enthalten jeweils die ESD-Schutzschaltung (CESD, ESD), die dem Masseanschluss (TVSSIO, TVSS) entspricht.
  • Das erste Stromversorgungspotential VDDIO ist z. B. 1,8 V (oder 3,3 V) und das zweite Stromversorgungspotential VDD ist z. B. 0,8 V.
  • Wenn das erste Stromversorgungspotential VDDIO 1,8 V ist und das zweite Stromversorgungspotential VDD 0,8 V ist, (1) sind die Transistoren Q1 und Q2 der Ausgangsschaltung und der Eingangs/Ausgangs-Logikschaltung IOL lediglich aus MOSFET mit einer Stehspannung von 1,8 V (ebenso als 1,8-V-MOS bezeichnet) zusammengesetzt, (2) ist die interne Schaltung 14 lediglich aus MOSFET mit einer Stehspannung von 0,8 V (ebenso als Kern-MOS bezeichnet) zusammengesetzt, (3) ist die Pegelverschiebungsschaltung LSC aus 1,8-V-MOS und Kern-MOS zusammengesetzt, die auf eine gemischte Weise vorgesehen sind, (4) schützen die Kernstromversorgungszellen 13A und 13B die Kern-MOS der internen Schaltung 14 und die Kern-MOS der Pegelverschiebungsschaltung LSC und (5) schützen die IO-Stromversorgungszellen 12A und 12B die Transistoren Q1 und Q2 der Ausgangsschaltung und die 1,8-V-MOS der Eingangs/Ausgangs-Logikschaltung IOL.
  • 2 zeigt die Anordnungsbeziehung zwischen den IO-Stromversorgungszellen 12A und 12B, den zwei Eingangs/Ausgangs-Zellen 11 und den Kernstromversorgungszellen 13A und 13B, die im IO-Bereich angeordnet sind, und der internen Schaltung 14, die im Kernlogikbereich angeordnet ist. In 2 geben die MOS-Transistoren T1 und T2 Transistoren an, die die ESD-Schutzschaltung (CESD) bilden, und die MOS-Transistoren T3 und T4 geben die Transistoren an, die die ESD-Schutzschaltung (ESD) bilden. Wie in 2 gezeigt ist, sind die IO-Stromversorgungszellen 12A und 12B, die zwei Eingangs/Ausgangs-Zellen 11 und die Kernstromversorgungszellen 13A und 13B in dieser Reihenfolge im IO-Bereich angeordnet und die interne Schaltung 14 ist auf der oberen Seite des IO-Bereichs angeordnet, derart, dass sie zum IO-Bereich benachbart ist.
  • Bezüglich des ESD-Stoßes zwischen dem Stromversorgungsanschluss TVDD und dem Masseanschluss TVSS aus 1 fließt der ESD-Strom, wie durch den ESD-Strom lesd gezeigt ist. Als ein Ergebnis ist es wahrscheinlich, dass die Pegelverschiebungsschaltung LSC zerstört wird, die eine relativ kleinere Baugröße als die Kernlogikschaltung aufweist, die als die interne Schaltung 14 dient. Dies ist so. weil der Verdrahtungswiderstand des Abschnitts, der durch R angegeben ist, in der Kernstromversorgungszelle (13A, 13B) verschlechtert wird.
  • Bei der 7-nm-Generation wird die Pegelverschiebungsschaltung LCS bei dem in 2 gezeigten Zellenanordnungsverfahren aufgrund des Einflusses der Verschlechterung des Widerstands der Kern-MOS und der Verschlechterung des Verdrahtungswiderstands in der Kernstromversorgungszelle (13A, 13B) vor der ESD-Schutzschaltung (CESD zerstört. Daher besteht ein Problem, derart, dass die Stufe der ESD-Festigkeit („Human-Body-Model“ (HBM): 2 kV), die für Fahrzeugborderzeugnisse erforderlich ist, nicht erreicht werden kann.
  • Eine Halbleitervorrichtung 10 dieser Offenbarung ist eine Halbleitervorrichtung, bei der eine Eingangs/Ausgangs-Zelle 11, IO-Stromversorgungszellen 12 (12A, 12B), Kernstromversorgungszellen 13 (13A, 13B) und eine Kernlogikschaltung 14 auf einem Halbleiterchip (101) angeordnet sind. Die Kernstromversorgungszelle 13 (13A, 13B) enthält eine ESD-Schutzschaltung (CESD).
  • Die Eingangs/Ausgangs-Zelle 11 enthält eine Pegelverschiebungsschaltung LSC und die Pegelverschiebungsschaltung LSC ist in der Eingangs/Ausgangs-Zelle 11 angeordnet.
  • Die Kernlogikschaltung 14 ist außerhalb der Eingangs/Ausgangs-Zelle 11 angeordnet.
  • Die Kernstromversorgungszelle 13 (13A, 13B) ist nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle 11 angeordnet, sondern ist in einem dritten Bereich (13R) zwischen einem ersten Bereich (IO-Bereich IOR) der Eingangs/Ausgangs-Zelle 11 und der IO-Stromversorgungszellen 12 (12A, 12B) und einem zweiten Bereich (Mittelbereich CER) der Kernlogikschaltung 14 angeordnet.
  • Ferner ist die Kernstromversorgungszelle 13 (13A, 13B) derart gebildet, dass eine lange Seite B2 ihrer äußeren Abmessungen kürzer als eine lange Seite B1 einer äußeren Form der IO-Stromversorgungszelle 12 (12A, 12B) ist (B2 < B1) und eine kurze Seite A2 ihrer äußeren Abmessungen größer oder gleich einer kurzen Seite A1 einer äußeren Form der IO-Stromversorgungzelle 12 (12A, 12B) ist (A2 ≥ A1).
  • Ferner ist die Kernstromversorgungszelle 13 (13A, 13B) nicht zwischen der Eingangs/Ausgangs-Zelle 11 und der Kernlogikschaltung 14 angeordnet, sondern ist in einem vierten Bereich (13RR) zwischen der IO-Stromversorgungszelle 12 (12A, 12B) und der Kernlogikschaltung 14 angeordnet.
  • Folglich kann gemäß der obengenannten Halbleitervorrichtung die gewünschte ESD-Festigkeit sichergestellt werden, ohne die interne Schaltung wie etwa die Pegelverschiebungsschaltung LSC vor der ESD-Schutzschaltung (CESD) zu zerstören.
  • Bei der fortgeschrittenen CMOS-Technologie der 7-nm-Generation kann die gewünschte ESD-Festigkeit sichergestellt werden, ohne die interne Schaltung (z. B. die Pegelverschiebungsschaltung LSC), die durch elektrostatische Belastung gefährdet ist, vor der Schutzschaltung zu zerstören. Insbesondere ist es möglich, den HBM-Wert von 2 kV, der für Fahrzeug-Bordhalbleitervorrichtungen erforderlich ist, zuverlässig zu erreichen.
  • (Beispiel)
  • Als nächstes wird die Halbleitervorrichtung 10 gemäß einem Beispiel unter Bezugnahme auf 3 bis 5 beschrieben. 3 ist ein schematisches Blockdiagramm der Halbleitervorrichtung gemäß einem Beispiel. 4 ist ein schematisches Entwurfsdiagramm der in 3 gezeigten Halbleitervorrichtung. 5 ist eine schematische Draufsicht eines Halbleiterchips, in dem die Halbleitervorrichtung aus 3 gebildet ist. 4 zeigt die Entwurfsanordnung in dem Bereich mit gepunkteter Line, der in 5 mit V bezeichnet ist.
  • Wie in 5 gezeigt ist, enthält die Halbleitervorrichtung 10 eine Eingangs/Ausgangs-Zelle (IOC) 11, erste Stromversorgungszellen (IO-Stromversorgungszellen IOPC) 12 (IO-Stromversorgungszelle 12A, IO-Stromversorgungszelle 12B) und zweite Stromversorgungszellen (Kernstromversorgungszellen CPC) 13 (Kernstromversorgungszelle 13A, Kernstromversorgungszelle 13B) in einem Außenumfangsabschnitt eines rechtwinkligen Halbleiterchips 101, der aus monokristallinem Silizium oder dergleichen hergestellt ist. Der Bereich, in dem die Eingangs/Ausgangs-Zelle 11 und die Stromversorgungszellen 12 angeordnet sind, ist als ein IO-Bereich IOR bezeichnet. Der IO-Bereich IOR ist in der Draufsicht entlang der vier Seiten 21, 22, 23 und 24 des Chipendes des Halbleiterchips 101 vorgesehen. Die vier Seiten 21, 22, 23 und 24 enthalten die erste Seite 21, die dritte Seite 23, die derart vorgesehen ist, dass sie der ersten Seite 21 zugewandt ist, die zweite Seite 22, die zwischen der ersten Seite 21 und der dritten Seite 23 vorgesehen ist, und die vierte Seite 24, die derart vorgesehen ist, dass sie der zweiten Seite 22 zugewandt ist.
  • Die Halbleitervorrichtung 10 enthält ferner eine interne Schaltung 14 als eine Kernlogikschaltung (CORE-LOG). Der Kernlogikbereich (ebenso als ein Mittelbereich oder ein zweiter Bereich bezeichnet) CER, in dem die interne Schaltung 14 angeordnet ist, ist im Mittelabschnitt des Halbleiterchips 101 vorgesehen. Die zweiten Stromversorgungszellen (Kernstromversorgungszellen CPC) 13 (Kernstromversorgungszelle 13A, Kernstromversorgungszelle 13B) sind in dem Bereich (ebenso als der dritte Bereich bezeichnet) 13R zwischen dem Kernlogikbereich CER und dem IO-Bereich IOR angeordnet.
  • 3 zeigt ein schematisches Blockdiagramm der Halbleitervorrichtung 10 gemäß dem Beispiel. Die Halbleitervorrichtung 10 aus 3 unterscheidet sich von der Halbleitervorrichtung 10S in 1, derart, dass die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B nicht in der Anordnung der Eingangs/Ausgangs-Zelle (IOC) 11 und der ersten Stromversorgungszellen (IO-Stromversorgungszellen IOPC) vorgesehen sind, sondern auf der Seite mit der internen Schaltung 14 vorgesehen sind. Ferner sind die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B in diesem Beispiel nicht mit der Brückenschaltung 15 versehen.
  • Da die anderen Konfigurationen und Vorgänge in 3 dieselben wie jene in 1 sind, wird eine doppelte Beschreibung weggelassen. Konkret kann die Beschreibung zu 1 für die Beschreibung der Schaltungskonfiguration, des Betriebs und der Verbindung der Eingangs/Ausgangs-Zelle 11, der IO-Stromversorgungszelle 12A, der IO-Stromversorgungszelle 12B, der Kernstromversorgungszelle 13A und der Kernstromversorgungszelle 13B verwendet und dafür darauf Bezug genommen werden.
  • Wie in 3 und 4 gezeigt ist, enthält die Halbleitervorrichtung 10 einen Eingangs/Ausgangs-Anschluss TIO, einen ersten Stromversorgungsanschluss TVDDIO, einen zweiten Stromversorgungsanschluss TVDD, einen ersten Masseanschluss TVSSIO und einen zweiten Masseanschluss TVSS. Ein erstes Stromversorgungspotential VDDIO wird dem ersten Stromversorgungsanschluss TVDDIO zugeführt. Ein zweites Stromversorgungspotential VDD wird dem zweiten Stromversorgungsanschluss TVDD zugeführt. Ein erstes Massepotential VSSIO wird dem ersten Masseanschluss TVSSIO zugeführt. Ein zweites Massepotential VSS wird dem zweiten Masseanschluss TVSS zugeführt.
  • Im IO-Bereich IOR sind eine erste Stromversorgungsverdrahtung 31, eine zweite Stromversorgungsverdrahtung (ebenso als eine erste Masseverdrahtung bezeichnet) 32, eine dritte Stromversorgungsverdrahtung 33 und eine vierte Stromversorgungsverdrahtung (ebenso als zweite Masseverdrahtung bezeichnet) 34 entlang der ersten Richtung X vorgesehen. Das erste Stromversorgungspotential VDDIO wird der ersten Stromversorgungsverdrahtung 31 vom ersten Stromversorgungsanschluss TVDDIO zugeführt. Das erste Massepotential VSSIO wird der zweiten Stromversorgungsverdrahtung (der ersten Masseverdrahtung) 32 vom ersten Masseanschluss TVSSIO zugeführt. Das zweite Stromversorgungspotential VDD wird der dritten Stromversorgungsverdrahtung 33 vom zweiten Stromversorgungsanschluss TVDD zugeführt. Das zweite Massepotential VSS wird der vierten Stromversorgungsverdrahtung (der zweiten Masseverdrahtung) 34 vom zweiten Masseanschluss TVSS zugeführt.
  • Im Kernlogikbereich CER sind eine fünfte Stromversorgungsverdrahtung 35 und eine sechste Stromversorgungsverdrahtung 36, die entlang der ersten Richtung X vorgesehen sind, und eine siebte Stromversorgungsverdrahtung 37 und eine achte Stromversorgungsverdrahtung 38, die entlang der zweiten Richtung Y vorgesehen sind, die die erste Richtung X kreuzt, vorgesehen. Die fünfte Stromversorgungsverdrahtung 35 ist mit dem zweiten Stromversorgungsanschluss TVDD verbunden und die sechste Stromversorgungsverdrahtung 36 ist mit dem zweiten Masseanschluss TVSS verbunden. Die fünfte Stromversorgungsverdrahtung 35 und die siebte Stromversorgungsverdrahtung 37 sind elektrisch verbunden und das zweite Stromversorgungspotential VDD wird vom zweiten Stromversorgungsanschluss TVDD zugeführt. Die sechste Stromversorgungsverdrahtung 36 und die achte Stromversorgungsverdrahtung 38 sind elektrisch verbunden und das zweite Massepotential VSS wird vom zweiten Masseanschluss TVSS zugeführt.
  • Die siebte Stromversorgungsverdrahtung 37 und die achte Stromversorgungsverdrahtung 38 sind jeweils ebenfalls im Bereich 13R angeordnet und sind mit der dritten Stromversorgungsverdrahtung 33 und der vierten Stromversorgungsverdrahtung 34 verbunden, die im IO-Bereich IOR vorgesehen sind. Die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B sind zwischen der siebten Stromversorgungsverdrahtung 37 und der achten Stromversorgungsverdrahtung 38 verbunden, die im Bereich 13R angeordnet sind.
  • Das erste Stromversorgungspotential VDDIO, das erste Massepotential VSSIO, das zweite Stromversorgungspotential VDD und das zweite Massepotential VSS werden der Eingangs/Ausgangs-Zelle 11 zugeführt. Das zweite Stromversorgungspotential VDD und das zweite Massepotential VSS werden der internen Schaltung 14 zugeführt.
  • Die IO-Stromversorgungszelle 12A enthält eine ESD-Schutzschaltung (ESD), die einen Transistor T1 und eine Brückenschaltung 15 aufweist, und führt der Stromversorgungsverdrahtung 31 das erste Stromversorgungspotential VDDIO zu. Die IO-Stromversorgungszelle 12B enthält eine ESD-Schutzschaltung (ESD), die einen Transistor T2 und eine Brückenschaltung 15 aufweist, und führt der Stromversorgungsverdrahtung 32 das erste Massepotential VSSIO zu.
  • Die ESD-Schutzschaltung (ESD) ist zwischen der Stromversorgungsverdrahtung 31, der das erste Stromversorgungspotential VDDIO zugeführt wird, und der Stromversorgungsverdrahtung 32, der das erste Massepotential VSSIO zugeführt wird, verbunden.
  • Die Brückenschaltung 15 ist zwischen der Stromversorgungsverdrahtung 32, der das erste Massepotential VSSIO zugeführt wird, und der Stromversorgungsverdrahtung 34, der das zweite Massepotential VSS zugeführt wird, verbunden und enthält ein Paar bidirektionaler Dioden, die die Stromversorgungsverdrahtung 32, der das erste Massepotential VSSIO zugeführt wird, und die Stromversorgungsverdrahtung 34. der das zweite Massepotential VSS zugeführt wird, verbinden. Eine Anode einer Diode ist mit der Stromversorgungsverdrahtung 32, der das erste Massepotential VSSIO zugeführt wird, verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung 34, der das zweite Massepotential VSS zugeführt wird, verbunden. Eine Anode der anderen Diode ist mit der Stromversorgungsverdrahtung 34, der das zweite Massepotential VSS zugeführt wird, verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung 32, der das erste Massepotential VSSIO zugeführt wird, verbunden.
  • Die Kernstromversorgungszelle 13A enthält die ESD-Schutzschaltung (CESD), die einen Transistor T3 aufweist, und die Kernstromversorgungszelle 13B enthält die ESD-Schutzschaltung (CESD), die einen Transistor T4 aufweist. Die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B schützen die interne Schaltung 14 vor der ESD und vor Rauschen. Der Source-Drain-Weg der Transistoren T3 und t4 ist zwischen der siebten Stromversorgungsverdrahtung 37 und der achten Stromversorgungsverdrahtung 38 verbunden, die im Bereich 13R angeordnet sind.
  • Die Eingangs/Ausgangs-Zelle 11 enthält eine Eingangs/AusgangsSchaltung, die mit dem Eingangs/Ausgangs-Anschluss (TIO) verbunden ist. Der Eingangs/Ausgangs-Anschluss TIO, die Stromversorgungsanschlüsse TVDD und TVDDIO und die Masseanschlüsse TVSS und TVSSIO sind jeweils auf der Eingangs/Ausgangs-Zelle 11, der IO-Stromversorgungszelle 12 und der Kernstromversorgungszelle 13 angeordnet, jedoch können diese jeweils von der Eingangs/Ausgangs-Zelle 11, der IO-Stromversorgungszelle 12 und der Kernstromversorgungszelle 13 getrennt angeordnet sein. Der Eingangs/Ausgangs-Anschluss TIO, die Stromversorgungsanschlüsse TVDD und TVDDIO und die Masseanschlüsse TVSS und TVSSIO sind mit einem Bonddraht oder dergleichen verbunden und sind ebenso als ein Eingangs/Ausgangs-Verbindungsstück bzw. ein Stromversorgungsverbindungsstück bzw. ein Masseverbindungsstück bezeichnet.
  • Die Eingangs/Ausgangs-Schaltung, die die Eingangs/Ausgangs-Zelle 11 bildet, enthält die Dioden D1 und D2, die die ESD-Schutzschaltung bilden, eine Ausgangsschaltung mit einem P-Kanal-Transistor Q1 und einem N-Kanal-Transistor Q2, die ein Ausgangssignal zur Signalverdrahtung übertragen, die mit dem Eingangs/Ausgangs-Anschluss TIO verbunden ist, eine Eingangs/Ausgangs-Logikschaltung IOL mit einem CMOS-Wechselrichter, der ein Eingangssignal empfängt, das vom Eingangs/Ausgangs-Anschluss TIO über eine Signalverdrahtung eingegeben wird, und eine Pegelverschiebungsschaltung LSC. Das Eingangssignal, das vom Eingangs/Ausgangs-Anschluss TIO über die Signalverdrahtung eingegeben wird, wird über die Eingangs/Ausgangs-Logikschaltung IOL in die Pegelverschiebungsschaltung LSC eingegeben und wird nach der Pegelumsetzung durch die Pegelverschiebungsschaltung LSC der internen Schaltung 14 zugeführt. Andererseits wird das Signal, das von der internen Schaltung 14 ausgegeben wird, in die Pegelverschiebungsschaltung LSC eingegeben, wird der Pegelumsetzung unterzogen, wird der Eingangs/Ausgangs-Logikschaltung IOL zugeführt und wird anschließend als ein Ausgangssignal von der Ausgangsschaltung mit dem P-Kanal-Transistor Q1 und dem N-Kanal-Transistor Q2 an den Eingangs/Ausgangs-Anschluss TIO ausgegeben.
  • Der P-Kanal-Transistor Q1 ist zwischen der Stromversorgungsverdrahtung 31 des ersten Stromversorgungspotentials VDDIO und der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden und der N-Kanal-Transistor Q2 ist zwischen der Signalverdrahtung und der Masseverdrahtung 32 des ersten Massepotentials VSSIO verbunden. Eine Anode der Diode D1 ist mit der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden und eine Kathode davon ist mit der Stromversorgungsverdrahtung 31 des ersten Stromversorgungspotentials VDDIO verbunden. Eine Anode der Diode D2 ist mit der Masseverdrahtung 32 des ersten Massepotentials VSSIO verbunden und eine Kathode davon ist mit der Signalverdrahtung vom Eingangs/Ausgangs-Anschluss TIO verbunden. Die Diode D1 ist konfiguriert zu bewirken, dass ein Stoßstrom, der vom Eingangs/Ausgangs-Anschluss TIO zum Stromversorgungsanschluss VDDIO gerichtet ist, über die Signalverdrahtung und die Stromversorgungsverdrahtung 31 des ersten Stromversorgungspotentials VDDIO fließt, und die Diode D2 ist konfiguriert zu bewirken, dass ein Stoßstrom, der vom Masseanschluss TVDDIO zum Eingangs/Ausgangs-Anschluss TIO gerichtet ist, über die Masseverdrahtung 32 des ersten Massepotentials VSSIO und die Signalverdrahtung fließt. Die Ausgangsschaltung kann ein sogenannter Typ mit offenem Drain sein, der den P-Kanal-Transistor Q1 nicht aufweist. Ferner ist es nicht immer notwendig, dass die Eingangs/Ausgangs-Schaltung sowohl mit der Ausgangsschaltung als auch mit der Eingangsschaltung versehen ist.
  • In 3 sind die interne Schaltung 14, die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B zwischen der Stromversorgungsverdrahtung (35, 37, siehe 4), der das zweite Stromversorgungspotential VDD vom Stromversorgungsanschluss TVDD zugeführt wird, und der Masseverdrahtung (36, 38, siehe 4), der das zweite Massepotential VSS vom Masseanschluss TVSS zugeführt wird, verbunden. Da, wie in 3 gezeigt ist, die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle 11 angeordnet sind, ist es möglich, einen Anstieg des Verdrahtungswiderstands in der Zelle zu verhindern.
  • Wie in 4 gezeigt ist, sind die Eingangs/Ausgangs-Zelle 11, die IO-Stromversorgungszelle 12A und die IO-Stromversorgungszelle 12B im IO-Bereich IOR angeordnet. In diesem Beispiel sind die IO-Stromversorgungszelle 12A und die IO-Stromversorgungszelle 12B auf beiden Seiten der Eingangs/Ausgangs-Zelle 11 angeordnet. Die interne Schaltung 14 ist im Kernlogikbereich CER angeordnet. Außerdem sind die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B im Bereich 13R zwischen dem Kernlogikbereich CER und dem IO-Bereich IOR angeordnet. Ferner sind die Kernstromversorgungszelle 13A und die Kernstromversorgungszelle 13B im Bereich (ebenso als der vierte Bereich bezeichnet) 13RR zwischen dem Kernlogikbereich CER und den IO-Stromversorgungszellen 12A und 12B angeordnet.
  • Der Stromversorgungsanschluss TVDD ist mit der Stromversorgungsverdrahtung 35 des zweiten Stromversorgungspotentials VDD verbunden, die in der internen Schaltung 14 angeordnet ist. Ferner ist der Masseanschluss TVSS konfiguriert, mit der Masseverdrahtung 36 des zweiten Massepotentials VSS verbunden zu sein, die in der internen Schaltung 14 angeordnet ist.
  • Hier werden die Merkmale des Konfigurationsbeispiels des Entwurfsdiagramms aus 4 beschrieben.
  • Hier kann die lange Seite B2 der äußeren Form der Kernstromversorgungszelle 13 (13A, 13B) als eine Seite der Kernstromversorgungszelle 13 (13A, 13B) entlang der Richtung des Source-Drain-Wegs (oder der Gate-Längenrichtung) der Transistoren T3 und T4 der Kernstromversorgungszelle 13 (13A, 13B) dargestellt sein. Die kurze Seite A2 der äußeren Form der Kernstromversorgungszelle 13 (13A, 13B) kann als eine Seite der Kernstromversorgungszelle 13 (13A, 13B) entlang der Richtung, die zur Richtung des Source-Drain-Wegs senkrecht ist, (oder der Gate-Breitenrichtung) der Transistoren T3 und T4 der Kernstromversorgungszelle 13 (13A, 13B) dargestellt sein.
  • Ferner kann die lange Seite B1 der äußeren Form der IO-Stromversorgungszelle 12 (12A, 12B) als eine Seite der IO-Stromversorgungszelle 12 (12A, 12B) entlang der Richtung des Source-Drain-Wegs (oder der Gate-Längenrichtung) der Transistoren T1 und T2 der IO-Stromversorgungszelle 12 (12A, 12B) dargestellt sein. Die kurze Seite A1 der äußeren Form der IO-Stromversorgungszelle 12 (12A, 12B) kann als eine Seite der IO-Stromversorgungszelle 12 (12A, 12B) entlang der Richtung, die zur Richtung des Source-Drain-Wegs senkrecht ist, (oder der Gate-Breitenrichtung) der Transistoren T1 und T2 der IO-Stromversorgungszelle 12 (12A, 12B) dargestellt sein.
  • (1) Um den Anstieg des Verdrahtungswiderstands in der Kernstromversorgungszelle 13 (13A, 13B) zu verhindern, ist die Kernstromversorgungszelle 13 (13A, 13B) nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle 11 angeordnet, sondern ist im Bereich (im vierten Bereich) 13RR zwischen dem Bildungsbereich der IO-Stromversorgungszelle 12 (12A, 12B) und dem Bildungsbereich der internen Schaltung 14 angeordnet.
  • (2) Die lange Seite B2 der äußeren Form der Kernstromversorgungszelle 13 (13A, 13B) ist kleiner als die lange Seite B1 der IO-Stromversorgungszelle 12 (12A, 12B) (B2 < B1).
  • (3) Die kurze Seite A2 der äußeren Form der Kernstromversorgungszelle 13 (13A, 13B) ist größer oder gleich der kurzen Seite A1 der IO-Stromversorgungszelle 12 (12A, 12B) (A2 ≥ A1).
  • (4) Die Kernstromversorgungszelle 13 (13A, 13B) ist nicht zwischen der Eingangs/Ausgangs-Zelle 11 und der internen Schaltung 14 angeordnet. Als ein Ergebnis kann der Freiheitsgrad des Entwurfs der Signalverdrahtung SL zwischen der Pegelverschiebungsschaltung LSC und der internen Schaltung 14 verbessert werden.
  • Mit der Halbleitervorrichtung gemäß dem Beispiel kann die gewünschte ESD-Festigkeit sichergestellt werden, ohne die interne Schaltung (z. B. die Pegelverschiebungsschaltung LSC), die durch elektrostatische Belastung gefährdet ist, vor der ESD-Schutzschaltung (CESD) zu zerstören. Insbesondere ist es möglich, den HBM-Wert von 2 kV, der für Fahrzeug-Bordhalbleitererzeugnisse erforderlich ist, zuverlässig zu erreichen.
  • Im Voranstehenden ist die Offenbarung, die durch die Autoren der vorliegenden Offenbarung gemacht worden ist, auf der Grundlage der Ausführungsform und des Beispiels insbesondere beschrieben worden, jedoch muss nicht erwähnt werden, dass diese Offenbarung nicht auf die Ausführungsform und das Beispiel, die oben beschrieben worden sind, eingeschränkt ist und auf diverse Weisen modifiziert werden kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021 [0001]
    • JP 178382 [0001]
    • WO 2016/203648 [0004]

Claims (3)

  1. Halbleitervorrichtung, in der eine Eingangs/Ausgangs-Zelle, eine IO-Stromversorgungszelle, eine Kernstromversorgungszelle und eine Kernlogikschaltung auf einem Chip angeordnet sind, wobei die Kernstromversorgungszelle eine ESD-Schutzschaltung enthält, wobei die Eingangs/Ausgangs-Zelle eine Pegelverschiebungsschaltung enthält und die Pegelverschiebungsschaltung in der Eingangs/Ausgangs-Zelle angeordnet ist, wobei die Kernlogikschaltung außerhalb der Eingangs/Ausgangs-Zelle angeordnet ist, und wobei die Kernstromversorgungszelle nicht in derselben Reihe wie die Eingangs/Ausgangs-Zelle angeordnet ist, sondern in einem dritten Bereich angeordnet ist, der zwischen einem ersten Bereich, in dem die Eingangs/Ausgangs-Zelle und die IO-Stromversorgungszelle angeordnet sind, und einem zweiten Bereich, in dem die Kernlogikschaltung angeordnet ist, vorgesehen ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Kernstromversorgungszelle derart gebildet ist, dass eine lange Seite ihrer äußeren Abmessungen kürzer als eine lange Seite einer äußeren Form der IO-Stromversorgungszelle ist und eine kurze Seite ihrer äußeren Abmessungen größer oder gleich einer kurzen Seite der äußeren Form der IO-Stromversorgungszelle ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Kernstromversorgungszelle nicht zwischen der Eingangs/Ausgangs-Zelle und der Kernlogikschaltung angeordnet ist, sondern in einem vierten Bereich zwischen der IO-Stromversorgungszelle und der Kernlogikschaltung angeordnet ist.
DE102022211502.3A 2021-10-29 2022-10-28 Halbleitervorrichtung Pending DE102022211502A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-178382 2021-10-29
JP2021178382 2021-10-29
JP2022126689A JP2023067741A (ja) 2021-10-29 2022-08-08 半導体装置
JP2022-126689 2022-08-08

Publications (1)

Publication Number Publication Date
DE102022211502A1 true DE102022211502A1 (de) 2023-05-04

Family

ID=85983609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022211502.3A Pending DE102022211502A1 (de) 2021-10-29 2022-10-28 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20230139094A1 (de)
CN (1) CN116072669A (de)
DE (1) DE102022211502A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203648A1 (ja) 2015-06-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2021178382A (ja) 2020-05-13 2021-11-18 株式会社ディスコ 切削装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203648A1 (ja) 2015-06-19 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2021178382A (ja) 2020-05-13 2021-11-18 株式会社ディスコ 切削装置

Also Published As

Publication number Publication date
US20230139094A1 (en) 2023-05-04
CN116072669A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE69809694T2 (de) Halbleiteranordnung
DE69424795T2 (de) Schutzschaltung gegen elektrostatische entladung
DE3784114T2 (de) Integrierte schaltung mit zwei schaltungsblocks, welche durch unterschiedliche versorgungsanschluesse unabhaengig gespeist werden.
DE69635018T2 (de) Schutz gegen elektrostatische entladung für ein makrozellenfeld
DE69232257T2 (de) Durch Verarmung kontrollierte Isolationsstufe
DE3885263T2 (de) Eingangsschutzschaltung für eine MOS-Halbleitervorrichtung.
DE102013207488B4 (de) ESD-Schutzvorrichtung für Schaltungen mit mehreren Versorgungsbereichen
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE69806115T2 (de) SOI-Bauelement mit Ein-/Ausgabeschutz
DE69407497T2 (de) Mit einem Schutzsystem ausgerüstete integrierte Halbleiterschaltungsanordnung zum direkten Entladen von an Anschlüssen auftretenden Überspannungen auf eine Entladungsleitung
DE3805811C2 (de)
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE10216015A1 (de) Überspannungsschutzschaltung
DE2604088A1 (de) Integrierte halbleiterschaltung
DE19712834B4 (de) Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung
DE69218543T2 (de) Eingangsschutzschaltung für Halbleiter gegen externe Überspannungen
DE10041139A1 (de) Anordnung zur Verbesserung des ESD-Schutzes bei einem CMOS Buffer
DE102022211502A1 (de) Halbleitervorrichtung
DE10216080B4 (de) Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz
DE102015122109A1 (de) Spannungsfester Schalter
DE19749600C2 (de) Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen wie ein Gate-Array oder ein eingebettetes Zellen-Array (embedded cell array ECA), und im einzelnen eine in der integrierten Halbleiterschaltungseinrichtung vorgesehene Takttreiberschaltung
DE102006026691A1 (de) ESD-Schutzschaltung und -verfahren
DE69422220T2 (de) Ausgangsschaltung mit drei Speisespannungen
DE102018112509B4 (de) Schutz vor elektrostatischer entladung (esd) für eine high-side-treiberschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication