DE102022203190A1 - Vorspannungstopologien für hochfrequenzschalter - Google Patents

Vorspannungstopologien für hochfrequenzschalter Download PDF

Info

Publication number
DE102022203190A1
DE102022203190A1 DE102022203190.3A DE102022203190A DE102022203190A1 DE 102022203190 A1 DE102022203190 A1 DE 102022203190A1 DE 102022203190 A DE102022203190 A DE 102022203190A DE 102022203190 A1 DE102022203190 A1 DE 102022203190A1
Authority
DE
Germany
Prior art keywords
switch
fet
series
node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022203190.3A
Other languages
English (en)
Inventor
Lui Ray Lam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of DE102022203190A1 publication Critical patent/DE102022203190A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely

Abstract

Eine Verknüpfungsschaltung umfasst einen ersten Reihenschalter, der mit einem ersten Ausgangsport gekoppelt ist, wobei der erste Reihenschalter einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET umfasst, einen zweiten Reihenschalter, der mit einem zweiten Ausgangsport gekoppelt ist, und eine Kopplungsschaltung, die so ausgeführt ist, dass sie ein Gate des fünften FET und ein Gate des sechsten FET mit einem ersten Knoten koppelt, eine Source des fünften FET und einen Drain des sechsten FET mit einem zweiten Knoten koppelt, eine Source des ersten FET und einen Drain des zweiten FET mit einem dritten Knoten koppelt, ein Gate des ersten FET und einen Drain des fünften FET mit einem vierten Knoten koppelt, ein Gate des zweiten FET und eine Source des sechsten FET mit einem fünften Knoten koppelt, den vierten Knoten und den fünften Knoten mit einer ersten Gate-Spannung koppelt und den ersten Knoten mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der am 31. März 2021 eingereichten vorläufigen US-Anmeldung Nr. 63/169,053 mit dem Titel RADIO FREQUENCY SWITCH BIASING TOPOLOGIES, deren Offenbarung hiermit ausdrücklich durch Bezugnahme in ihrer jeweiligen Gesamtheit in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Gebiet
  • Die vorliegende Offenbarung betrifft Verknüpfungsschaltungen, zugehörige Vorrichtungen und zugehörige Verfahren für Hochfrequenz (HF)-Anwendungen.
  • Beschreibung des Standes der Technik
  • Schalter, einschließlich HF-Schalter und/oder einpolige Umschalter (Single Pole Double Throw, SPDT-Schalter) können wichtige Komponenten von HF- und/oder anderen Schalteranordnungsanwendungen sein. Wenn ein Schalter eingeschaltet wird (das heißt, wenn er sich im EIN-Zustand befindet), so benötigt der Schalter eine positive Gate-zu-Source-Spannung (VGS), um den Einschaltwiderstand (RON) des Schalters zu minimieren. Wenn ein Schalter ausgeschaltet wird (das heißt, wenn er sich in einem AUS-Zustand befindet), so benötigt der Schalter eine negative VGS, um die Aus-Kapazität (COFF) und/oder die Nichtlinearität zu minimieren.
  • KURZDARSTELLUNG
  • Gemäß einigen Implementierungen betrifft die vorliegende Offenbarung eine Verknüpfungsschaltung, die einen ersten Reihenschalter umfasst, der mit einem ersten Ausgangsport gekoppelt ist. Der erste Reihenschalter umfasst einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET. Die Verknüpfungsschaltung umfasst des Weiteren einen zweiten Reihenschalter, der mit einem zweiten Ausgangsport gekoppelt ist, und eine Kopplungsschaltung, die so ausgeführt ist, dass sie ein Gate des fünften FET und ein Gate des sechsten FET mit einem ersten Knoten koppelt, eine Source des fünften FET und einen Drain des sechsten FET mit einem zweiten Knoten koppelt, eine Source des ersten FET und einen Drain des zweiten FET mit einem dritten Knoten koppelt, ein Gate des ersten FET und einen Drain des fünften FET mit einem vierten Knoten koppelt, ein Gate des zweiten FET und eine Source des sechsten FET mit einem fünften Knoten koppelt, den vierten Knoten und den fünften Knoten mit einer ersten Gate-Spannung koppelt und den ersten Knoten mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  • In einigen Ausführungsformen umfasst die Verknüpfungsschaltung des Weiteren einen ersten Nebenschlussschalter. Die Kopplungsschaltung kann des Weiteren so ausgeführt sein, dass sie den ersten Ausgangsport zwischen dem ersten Reihenschalter und dem ersten Nebenschlussschalter koppelt.
  • Die Verknüpfungsschaltung kann des Weiteren einen zweiten Nebenschlussschalter umfassen. In einigen Ausführungsformen ist die Kopplungsschaltung des Weiteren so ausgeführt, dass sie den zweiten Ausgangsport zwischen dem zweiten Reihenschalter und dem zweiten Nebenschlussschalter koppelt.
  • In einigen Ausführungsformen umfasst der erste Nebenschlussschalter vier in Reihe geschaltete FETs. Der zweite Nebenschlussschalter kann vier in Reihe geschaltete FETs umfassen.
  • Der zweite Reihenschalter kann vier in Reihe geschaltete FETs umfassen. In einigen Ausführungsformen umfasst der erste Reihenschalter des Weiteren einen siebten FET und einen achten FET.
  • In einigen Ausführungsformen ist die erste Gate-Spannung so ausgeführt, dass sie etwa 0 V beträgt, während die zweite Gate-Spannung positiv ist. Die zweite Gate-Spannung kann so ausgeführt sein, dass sie etwa 0 V beträgt, während die erste Gate-Spannung positiv ist.
  • Einige Implementierungen der vorliegenden Offenbarung betreffen eine Drahtlosvorrichtung, die einen ersten Reihenschalter umfasst, der mit einem ersten Ausgangsport verbunden ist. Der erste Reihenschalter umfasst einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET. Die Drahtlosvorrichtung umfasst des Weiteren einen zweiten Reihenschalter, der mit einem zweiten Ausgangsport gekoppelt ist, und eine Kopplungsschaltung, die so ausgeführt ist, dass sie den fünften FET mit dem ersten FET koppelt, den fünften FET mit dem sechsten FET koppelt, den ersten FET mit dem zweiten FET koppelt, den ersten FET und den zweiten FET mit einer ersten Gate-Spannung koppelt und den fünften FET und den sechsten FET mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  • Die Drahtlosvorrichtung kann des Weiteren einen ersten Nebenschlussschalter umfassen. Die Kopplungsschaltung kann des Weiteren so ausgeführt sein, dass sie den ersten Ausgangsport zwischen dem ersten Reihenschalter und dem ersten Nebenschlussschalter koppelt.
  • In einigen Ausführungsformen umfasst die Drahtlosvorrichtung des Weiteren einen zweiten Nebenschlussschalter. Die Kopplungsschaltung kann des Weiteren so ausgeführt sein, dass sie den zweiten Ausgangsport zwischen dem zweiten Reihenschalter und dem zweiten Nebenschlussschalter koppelt.
  • Der erste Nebenschlussschalter kann vier in Reihe geschaltete FETs umfassen. Der zweite Nebenschlussschalter kann vier in Reihe geschaltete FETs umfassen. In einigen Ausführungsformen umfasst der zweite Reihenschalter vier in Reihe geschaltete FETs.
  • Gemäß einigen Implementierungen der vorliegenden Offenbarung umfasst ein Halbleiter-Die bzw. Halbleiterrohchip einen ersten Reihenschalter, der mit einem ersten Ausgangsport gekoppelt ist. Der erste Reihenschalter umfasst einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET. Der Halbleiter-Die bzw. Halbleiterrohchip umfasst des Weiteren einen zweiten Reihenschalter, der mit einem zweiten Ausgangsport gekoppelt ist, und eine Kopplungsschaltung, die so ausgeführt ist, dass sie den fünften FET mit dem ersten FET koppelt, den fünften FET mit dem sechsten FET koppelt, den ersten FET mit dem zweiten FET koppelt, den ersten FET und den zweiten FET mit einer ersten Gate-Spannung koppelt und den fünften FET und den sechsten FET mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  • In einigen Ausführungsformen umfasst der Halbleiterrohchip des Weiteren einen ersten Nebenschlussschalter. Die Kopplungsschaltung kann des Weiteren so ausgeführt sein, dass sie den ersten Ausgangsport zwischen dem ersten Reihenschalter und dem ersten Nebenschlussschalter koppelt.
  • Der Halbleiterrohchip kann des Weiteren einen zweiten Nebenschlussschalter umfassen. Die Kopplungsschaltung kann des Weiteren so ausgeführt sein, dass sie den zweiten Ausgangsport zwischen dem zweiten Reihenschalter und dem zweiten Nebenschlussschalter koppelt.
  • In einigen Ausführungsformen umfasst der erste Nebenschlussschalter vier in Reihe geschaltete FETs. Der zweite Nebenschlussschalter kann vier in Reihe geschaltete FETs umfassen.
  • Für die Zwecke der Kurzdarstellung der Offenbarung wurden im vorliegenden Text bestimmte Aspekte, Vorteile und neuartige Merkmale der Erfindungen beschrieben. Es versteht sich, dass nicht unbedingt alle diese Vorteile gemäß einer bestimmten Ausführungsform der Erfindung erreicht werden müssen. So kann die Erfindung in einer Weise verkörpert sein oder ausgeführt werden, die einen einzelnen Vorteil oder eine Gruppe von Vorteilen, wie im vorliegenden Text gelehrt, erreicht oder optimiert, ohne unbedingt andere Vorteile zu erreichen, wie sie möglicherweise im vorliegenden Text gelehrt oder vorgeschlagen werden.
  • Figurenliste
    • 1 veranschaulicht eine beispielhafte Schalteranordnung, die NVGs verwendet, um eine negative Spannung für einen oder mehrere Schalter (zum Beispiel Feldeffekttransistoren (FETs)) der Schalteranordnung zu erzeugen.
    • 2 veranschaulicht eine weitere beispielhafte Schalteranordnung, die einen oder mehrere Kondensatoren verwendet, um eine Kreuzvorspannung an einem oder mehreren Schaltern der Schalteranordnung zu erzeugen.
    • 3 veranschaulicht ein Netz aus mehreren Schaltern, die in im vorliegenden Text beschriebenen Schalteranordnungen verwendet werden können.
    • 4 veranschaulicht eine beispielhafte Back-to-Back-Diode gemäß einer oder mehreren Ausführungsformen.
    • 5 veranschaulicht eine beispielhafte Schalteranordnung, die ein oder mehrere der im vorliegenden Text beschriebenen Merkmale aufweist.
    • 6 veranschaulicht ein beispielhaftes gehäustes Modul, das ein oder mehrere der im vorliegenden Text beschriebenen Merkmale aufweist.
    • 7 zeigt ein Beispiel einer Drahtlosvorrichtung, die ein oder mehrere im vorliegenden Text beschriebene Merkmale aufweist.
  • BESCHREIBUNG
  • Die im vorliegenden Text enthaltenen Überschriften dienen lediglich der besseren Übersichtlichkeit und haben nicht unbedingt Auswirkungen auf den Schutzumfang oder die Auslegung der beanspruchten Erfindung.
  • Schalter, einschließlich Hochfrequenz (HF)-Schalter und/oder einpolige Umschalter (Single Pole Double Throw, SPDT-Schalter) können wichtige Komponenten von HF- und/oder anderen Schalteranordnungsanwendungen sein. Wenn ein Schalter eingeschaltet wird (das heißt, wenn er sich im EIN-Zustand befindet), so benötigt der Schalter eine positive Gate-zu-Source-Spannung (VGS), um den Einschaltwiderstand (RON) des Schalters zu minimieren. Wenn ein Schalter ausgeschaltet wird (das heißt, wenn er sich in einem AUS-Zustand befindet), so benötigt der Schalter eine negative VGS, um die Aus-Kapazität (COFF) und/oder die Nichtlinearität zu minimieren.
  • Es können verschiedene Verfahren zum Vorspannen von Schaltern in einen EIN- und/oder AUS-Zustand verwendet werden. Einige Anwendungen können Negativspannungsgeneratoren (Negative Voltage Generators, NVGs) verwenden, um negative Spannungen für Schalter im AUS-Zustand bereitzustellen. 1 veranschaulicht eine beispielhafte Schalteranordnung oder Verknüpfungsschaltung 100, die NVGs verwendet, um eine negative Spannung für einen oder mehrere Schalter (zum Beispiel Feldeffekttransistoren (FETs)) der Schalteranordnung 100 zu erzeugen. Die Schalteranordnung 100 kann einen ersten Reihenschalter 102, einen zweiten Reihenschalter 104, einen ersten Nebenschlussschalter 103 und/oder einen zweiten Nebenschlussschalter 105 umfassen. Der erste Reihenschalter 102 und/oder der erste Nebenschlussschalter 103 können über eine Kopplungsschaltung mit einem ersten Port (das heißt, Ausgang) 106 gekoppelt sein. Der zweite Reihenschalter 104 und/oder der zweite Nebenschlussschalter 105 können über eine Kopplungsschaltung mit einem zweiten Port (das heißt Ausgang) 108 gekoppelt sein. Die Schalteranordnung 100 kann einen Eingang 101 (zum Beispiel einen einzelnen Eingang) umfassen, der über eine Kopplungsschaltung mit dem ersten Reihenschalter 102 und/oder dem zweiten Reihenschalter 104 gekoppelt ist. Die Kopplungsschaltung kann so ausgeführt sein, dass sie die verschiedenen in 1 und/oder anderen Figuren beschriebenen Komponenten miteinander und/oder mit verschiedenen im vorliegenden Text beschriebenen Knotenpunkten koppelt.
  • Signale, die an der Schalteranordnung 100 über den Eingang 101 empfangen werden, können zu dem ersten Port 106 oder dem zweiten Port 108 gelangen. Damit das Signal vom Eingang 101 zum ersten Port 106 gelangt, kann der erste Reihenschalter 102 in einem EIN-Zustand sein, der zweite Reihenschalter 104 kann in einem AUS-Zustand sein, der erste Nebenschlussschalter 103 kann in einem AUS-Zustand sein und/oder der zweite Nebenschlussschalter 105 kann in einem EIN-Zustand sein. Damit das Signal vom Eingang 101 zum zweiten Port 108 gelangen kann, kann in ähnlicher Weise der erste Reihenschalter 102 in einem AUS-Zustand sein, der zweite Reihenschalter 104 kann in einem EIN-Zustand sein, der erste Nebenschlussschalter 103 kann in einem EIN-Zustand sein und/oder der zweite Nebenschlussschalter 105 kann in einem AUS-Zustand sein. Obgleich Nebenschlussschalter für den Betrieb der Schalteranordnung 100 nicht unbedingt erforderlich sein müssen, können Nebenschlussschalter (zum Beispiel der erste Nebenschlussschalter 103 und/oder der zweite Nebenschlussschalter 105) die Impedanzanpassung und/oder Isolierung der Schalteranordnung 100 verbessern.
  • Jeder der Schalter der Schalteranordnung 100 könnte zum Vorspannen geeignet sein, um jeden jeweiligen Schalter ein- und/oder auszuschalten. Um einen Schalter einzuschalten, kann eine positive Vorspannung (zum Beispiel 2,5 V), die eine Schwellenspannung überschreitet, an den Schalter angelegt werden. In ähnlicher Weise kann eine negative VGS (zum Beispiel -2,5 V) an einen Schalter angelegt werden, um den Schalter auszuschalten. Jeder Schalter kann ein Gate, einen Drain und eine Source umfassen.
  • Wenn außerhalb der Schalteranordnung 100 keine negative Spannung zur Verfügung steht, so kann ein NVG verwendet werden, um eine negative Spannung an einem oder mehreren Schaltern der Schalteranordnung 100 zu generieren, um einen Signalpfad der Schalteranordnung 100 zu steuern. Das Anlegen negativer Spannungen kann es der Schalteranordnung 100 erlauben, einen größeren Spannungshub zu bewältigen, ohne dass sich die AUS-Schalter aufgrund der angelegten Spannung einschalten.
  • In dem in 1 gezeigten Beispiel kann eine negative Spannung (zum Beispiel 2,5 V) an den zweiten Reihenschalter 104 und/oder den ersten Nebenschlussschalter 103 angelegt werden, um einen Signalpfad in Richtung des ersten Port 106 zu ermöglichen. Alternativ kann eine negative Spannung (zum Beispiel 2,5 V) an den ersten Reihenschalter 102 und/oder an den zweiten Nebenschlussschalter 105 angelegt werden, um einen Signalpfad in Richtung des zweiten Ports 108 zu ermöglichen.
  • Die Schalteranordnung 100 kann vorteilhafterweise ein gutes HF- und/oder elektrostatisches Entladungsverhalten bieten, ohne dass Sperrkondensatoren erforderlich sind. Die Schalteranordnung 100 kann jedoch NVGs erfordern, die eine größere Controller-Die-Größe erfordern können und/oder zu einem relativ hohen Standby-Strom führen können.
  • Ein weiteres Verfahren zum Vorspannen von Schalteranordnungschaltern ist in 2 veranschaulicht. 2 veranschaulicht eine weitere beispielhafte Schalteranordnung oder Verknüpfungsschaltung 200, die ein oder mehrere Kondensatoren 210 verwendet, um eine Kreuzvorspannung an einem oder mehreren Schaltern der Schalteranordnung 200 zu erzeugen. Der eine oder die mehreren Kondensatoren 210 können anstelle von NVGs verwendet werden und/oder auf sonstige Weise negative Spannungen anlegen. Um zu veranlassen, dass ein Signal zu einem ersten Port 206 der Schalteranordnung 200 gelangt, können die Gates des zweiten Reihenschalters 204 und/oder des ersten Nebenschlussschalters 203 auf 0 V gesetzt werden. Der eine oder die mehreren Kondensatoren 210 können so ausgeführt sein, dass sie Spannung blockieren, damit die Gates der Schalter andere Spannungen aufweisen als die Drains und/oder Sources der Schalter. Somit kann das Anlegen von 0 V an die Gates des zweiten Reihenschalters 204 und/oder des ersten Nebenschlussschalters 203 dazu führen, dass die Drains und Sources des zweiten Reihenschalters 204 und/oder des ersten Nebenschlussschalters 203 eine positive Spannung (zum Beispiel 2,5 V) aufweisen. Die Spannungen an den Drains und/oder Sources des zweiten Reihenschalters 204 und/oder des ersten Nebenschlussschalters 203 können positiven Spannungen äquivalent sein, die an die Gates eines ersten Reihenschalters 202 und/oder eines zweiten Nebenschlussschalters 205 angelegt werden. Der erste Reihenschalter 202 und/oder der zweite Reihenschalter 204 können mit einem Antennen-/Eingangsport 201 gekoppelt sein. Der zweite Reihenschalter 204 kann in einem EIN-Zustand so ausgeführt sein, dass er Signale zu einem zweiten Port 208 zieht.
  • Die Schalteranordnung 200 muss vorteilhafterweise keine NVGs benötigen, was eine relativ geringe Controller-Die-Größe erlauben kann und/oder zu einem relativ geringen Standby-Strom führen kann. Die Schalteranordnung 200 kann jedoch einen zusätzlichen Schutz vor elektrostatischer Entladung erfordern und/oder kann zu einer verminderten HF-Leistung führen.
  • Im vorliegenden Text werden Schaltertopologien beschrieben, die keine NVGs und/oder Kreuzvorspannungskondensatoren erfordern. Einige im vorliegenden Text beschriebene Ausführungsformen können so ausgeführt sein, dass sie eine ähnliche HF-Leistung und/oder eine ähnliche Leistung in Bezug auf elektrostatische Entladung erzielen wie Schalteranordnungen oder Verknüpfungsschaltungen , die NVGs und/oder Kreuzvorspannungskondensatoren verwenden. Einige Ausführungsformen können die Verwendung eines oder mehrerer Kurzschlussschalter (zum Beispiel FETs) umfassen, um praktisch das Verhalten einer Back-to-Back-Diodenkonfiguration zu erzeugen, um einen AUS-Zustand an Schaltern aufrecht zu erhalten, die in einen AUS-Zustand gesetzt sind. Eine solche Ausgestaltung kann eine relativ geringe Spannungsbegrenzung und/oder eine relativ geringe Kompression bewirken.
  • Einige Ausführungsformen können in Silizium-auf-Isolator (SOI)-Prozessen verwendet werden. In einigen Fällen können im vorliegenden Text beschriebene Ausführungsformen einen erheblichen Einfluss auf verschiedene Prozesse haben. Zum Beispiel können Komplementäre-Metall-Oxid-Halbleiter (CMOS)- und/oder Bipolare-CMOS-Prozesse aufgrund geerdeter Substrate mit negativen Spannungen inkompatibel sein.
  • 3 veranschaulicht ein Netz aus mehreren Schaltern, die in im vorliegenden Text beschriebenen Schalteranordnungen verwendet werden können. Das Netz aus Schaltern umfasst einen ersten Schalter 302, einen zweiten Schalter 304, einen dritten Schalter 306 und/oder einen vierten Schalter 308. Ein Gate des ersten Schalters 302 kann (über eine Kopplungsschaltung) mit einem Drain oder einer Source des dritten Schalters 306 gekoppelt sein und das Gate des zweiten Schalters 304 kann mit einem Drain oder einer Source des vierten Schalters 308 gekoppelt sein. Des Weiteren kann ein Gate des dritten Schalters 306 mit einem Gate des vierten Schalters 308 gekoppelt sein und/oder ein Drain oder eine Source des dritten Schalters 306 kann mit einem Drain oder einer Source des vierten Schalters 308 gekoppelt sein. Zum Beispiel können ein Drain des ersten Schalters 302 und eine Source des zweiten Schalters 304 mit einem ersten Knoten 310 gekoppelt sein, ein Drain des dritten Schalters 306 und eine Source des vierten Schalters 308 können mit einem zweiten Knoten 312 gekoppelt sein, ein Gate des dritten Schalters 306 und ein Gate des vierten Schalters 308 können mit einem dritten Knoten 314 gekoppelt sein, ein Drain des vierten Schalters 308 und das Gate des zweiten Schalters 304 können mit einem vierten Knoten 316 gekoppelt sein und/oder eine Source des dritten Schalters 306 und das Gate des ersten Schalters 302 können mit einem fünften Knoten 318 gekoppelt sein. Der erste Knoten 310 und der zweite Knoten 312 können miteinander gekoppelt sein.
  • Diese Kopplung des ersten Schalters 302, des zweiten Schalters 304, des dritten Schalters 306 und/oder des vierten Schalters 308 kann ähnlich wie eine Back-to-Back-Diode funktionieren. In 4 veranschaulicht eine beispielhafte Back-to-Back-Diode 400. Auch wenn einige der im vorliegenden Text beschriebenen Schalteranordnungen keine Dioden und/oder Back-to-Back-Dioden umfassen müssen, kann eine Topologie von Schaltern in einigen im vorliegenden Text beschriebenen Schalteranordnungen so ausgeführt sein, dass sie als eine Back-to-Back-Diode 400 arbeitet. Eine beispielhafte Back-to-Back-Diode 400 kann eine erste Diode 402 umfassen, die Rücken an Rücken (Back-to-Back) mit einer zweiten Diode 404 gekoppelt ist, und/oder kann eine dritte Diode 406 umfassen, die Rücken an Rücken mit einer vierten Diode 408 gekoppelt ist. Die Back-to-Back-Diode 400 kann komplementär arbeiten, wobei die erste Diode 402 in einem EIN-Zustand gewährleisten kann, dass die zweite Diode 404 in einem AUS-Zustand ist. Die Back-to-Back-Diode 400 kann somit effektiv Signale während eines AUS-Zustands blockieren, ohne dass eine negative Spannung erforderlich ist. Der dritte Schalter 306 und der vierte Schalter 308 des Netzes in 3 können in ähnlicher Weise Signale in einem AUS-Zustand effektiv blockieren.
  • 5 veranschaulicht eine beispielhafte Schalteranordnung 500. Die Schalteranordnung 500 kann einen ersten Reihenschalter 502, einen zweiten Reihenschalter 504, einen ersten Nebenschlussschalter 503 und/oder einen zweiten Nebenschlussschalter 505 umfassen. Der erste Reihenschalter 502 und/oder der erste Nebenschlussschalter 503 können über eine Kopplungsschaltung mit einem ersten Port (das heißt Ausgang) 506 gekoppelt sein. Der zweite Reihenschalter 504 und/oder der zweite Nebenschlussschalter 505 können über eine Kopplungsschaltung mit einem zweiten Port (das heißt Ausgang) 508 gekoppelt sein. Die Schalteranordnung 500 kann einen Eingang 501 (zum Beispiel einen einzelnen Eingang) umfassen, der über eine Kopplungsschaltung mit dem ersten Reihenschalter 502 und/oder dem zweiten Reihenschalter 504 gekoppelt ist.
  • Einer oder mehrere der Schalter können mehrere Schalter umfassen. Zum Beispiel kann der erste Reihenschalter 502 vier Schalter umfassen, wobei die Gates jedes der vier Schalter mit einer ersten Gate-Spannung 511 gekoppelt sind. Die Sources und/oder Drains der vier Schalter können in ähnlicher Weise mit einer gemeinsamen Source-Spannung 513 gekoppelt sein. Der erste Reihenschalter 502 kann einen ersten Schalter 512, einen zweiten Schalter 514, einen dritten Schalter 516 und/oder einen vierten Schalter 518 umfassen. Die Gates des ersten Schalters 512, des zweiten Schalters 514, des dritten Schalters 516 und/oder des vierten Schalters 518 können mit der ersten Gate-Spannung 511 gekoppelt sein. Der zweite Reihenschalter 504, der erste Nebenschlussschalter 503 und/oder der zweite Nebenschlussschalter 505 können in ähnlicher Weise mehrere Schalter umfassen.
  • In einigen Ausführungsformen kann ein Gate des ersten Schalters 512 mit einem fünften Schalter gekoppelt sein (siehe 3 für nähere Ansichten der zusätzlichen Schalter, einschließlich des fünften Schalters, der dem vierten Schalter 308 in 3 entspricht). Ein Gate des zweiten Schalters 514 kann mit einem sechsten Schalter gekoppelt sein. Eine Source oder ein Drain des fünften Schalters und eine Source oder ein Drain des sechsten Schalters können mit einem ersten Knoten gekoppelt sein. Ein Gate des fünften Schalters und ein Gate des sechsten Schalters können mit einem zweiten Knoten gekoppelt sein. Der erste Knoten kann mit einer zweiten Gate-Spannung 515 gekoppelt sein.
  • Darüber hinaus kann ein Gate des dritten Schalters 516 mit einem siebten Schalter gekoppelt sein. Ein Gate des vierten Schalters 518 kann mit einem achten Schalter gekoppelt sein. Eine Source oder ein Drain des siebten Schalters und eine Source oder ein Drain des achten Schalters können mit einem dritten Knoten gekoppelt sein. Ein Gate des siebten Schalters und ein Gate des achten Schalters können mit einem vierten Knoten gekoppelt sein. Der dritte Knoten kann mit der zweiten Gate-Spannung 515 gekoppelt sein.
  • Der fünfte Schalter und der sechste Schalter (sowie der siebte Schalter und der achte Schalter) können so ausgeführt sein, dass sie Spannung und/oder Signale blockieren, ähnlich wie eine Back-to-Back-Diode. Auf diese Weise können die verschiedenen Schalter, die den ersten Reihenschalter 502 umfassen, so ausgeführt sein, dass sie eine positive (zum Beispiel 2,5 V) zweite Gate-Spannung 515 empfangen und gleichzeitig eine Source-Spannung 513 von 0 V beibehalten.
  • Der zweite Reihenschalter 504 kann über eine Kopplungsschaltung mit einem zweiten Port (das heißt Ausgang) 508 gekoppelt sein. In einigen Ausführungsformen kann der zweite Reihenschalter 504 vier Schalter umfassen, wobei die Gates jedes der vier Schalter mit einer ersten Gate-Spannung 517 gekoppelt sind. Die Sources und/oder Drains der vier Schalter können in ähnlicher Weise mit einer gemeinsamen Source-Spannung 519 gekoppelt sein. Der zweite Reihenschalter 504 kann einen ersten Schalter 542, einen zweiten Schalter 544, einen dritten Schalter 546 und/oder einen vierten Schalter 548 umfassen. Die Gates des ersten Schalters 542, des zweiten Schalters 544, des dritten Schalters 546 und/oder des vierten Schalters 548 können mit der ersten Gate-Spannung 517 gekoppelt sein.
  • In einigen Ausführungsformen kann ein Gate des ersten Schalters 542 mit einem fünften Schalter gekoppelt sein. Ein Gate des zweiten Schalters 544 kann mit einem sechsten Schalter gekoppelt sein. Eine Source oder ein Drain des fünften Schalters und eine Source oder ein Drain des sechsten Schalters können mit einem ersten Knoten gekoppelt sein. Ein Gate des fünften Schalters und ein Gate des sechsten Schalters können mit einem zweiten Knoten gekoppelt sein. Der erste Knoten kann mit einer zweiten Gate-Spannung 521 gekoppelt sein.
  • Darüber hinaus kann ein Gate des dritten Schalters mit einem siebten Schalter gekoppelt sein. Ein Gate des vierten Schalters kann mit einem achten Schalter gekoppelt sein. Eine Source oder ein Drain des siebten Schalters und eine Source oder ein Drain des achten Schalters können mit einem dritten Knoten gekoppelt sein. Ein Gate des siebten Schalters und ein Gate des achten Schalters können mit einem vierten Knoten gekoppelt sein. Der dritte Knoten kann mit der zweiten Gate-Spannung 521 gekoppelt sein.
  • Der fünfte Schalter und der sechste Schalter (sowie der siebte Schalter und der achte Schalter) können so ausgeführt sein, dass sie Spannung und/oder Signale blockieren, ähnlich wie eine Back-to-Back-Diode. Auf diese Weise können die verschiedenen Schalter, die den ersten Reihenschalter 502 umfassen, so ausgeführt sein, dass sie eine positive (zum Beispiel 2,5 V) zweite Gate-Spannung 521 empfangen und gleichzeitig eine Source-Spannung 519 von 0 V beibehalten.
  • In einigen Ausführungsformen kann der erste Reihenschalter 502 so ausgeführt sein, dass er sich in einem EIN-Zustand befindet, wenn der zweite Reihenschalter 504 in einem AUS-Zustand ist. In ähnlicher Weise kann der zweite Reihenschalter 504 so ausgeführt sein, dass er sich in einem EIN-Zustand befindet, wenn der erste Reihenschalter 502 in einem AUS-Zustand ist. Zum Beispiel kann die erste Gate-Spannung 511 an dem ersten Reihenschalter 502 und/oder die zweite Gate-Spannung 521 an dem zweiten Reihenschalter 504 positiv (zum Beispiel 2,5 V) sein, während die zweite Gate-Spannung 515 an dem ersten Reihenschalter 502 und/oder die erste Gate-Spannung 517 an dem zweiten Reihenschalter 504 etwa 0 V betragen kann. In ähnlicher Weise kann die erste Gate-Spannung 511 an dem ersten Reihenschalter 502 und/oder die zweite Gate-Spannung 521 an dem zweiten Reihenschalter 504 etwa 0 V betragen, während die zweite Gate-Spannung 515 an dem ersten Reihenschalter 502 und/oder die erste Gate-Spannung 517 an dem zweiten Reihenschalter 504 positiv sein kann (zum Beispiel 2,5 V). Die ersten Source-Spannungen 513, 519 an dem ersten Reihenschalter 502 und/oder dem zweiten Reihenschalter 504 können sowohl im EIN-Zustand als auch im AUS-Zustand etwa 0 V betragen.
  • Der erste Nebenschlussschalter 503 kann ein ähnliches Netz aus Schaltern und/oder Spannungsquellen umfassen wie der erste Reihenschalter 502. Darüber hinaus kann der zweite Nebenschlussschalter 505 ein ähnliches Netz aus Schaltern und/oder Spannungsquellen umfassen wie der zweite Reihenschalter 502. Dementsprechend kann der erste Nebenschlussschalter 503 so ausgeführt sein, dass er sich in einem EIN-Zustand befindet, wenn der erste Reihenschalter 502 in einem EIN-Zustand ist, und/oder der erste Nebenschlussschalter 503 kann so ausgeführt sein, dass er sich in einem AUS-Zustand befindet, wenn der erste Reihenschalter 502 in einem AUS-Zustand ist. In ähnlicher Weise kann der zweite Nebenschlussschalter 505 so ausgeführt sein, dass er sich in einem EIN-Zustand befindet, wenn der zweite Reihenschalter 504 in einem EIN-Zustand ist, und/oder der zweite Nebenschlussschalter 505 kann so ausgeführt sein, dass er sich in einem AUS-Zustand befindet, wenn der zweite Reihenschalter 504 in einem AUS-Zustand ist.
  • Im Beispiel der 6 kann die Schalteranordnung 500 der 5 in einem gehäusten Modul 600 umfasst sein. Die Schalteranordnung 500 kann einen Halbleiterrohchip 602 aufweisen, welcher die verschiedenen Schalter und/oder Koppelschaltungen wie hierin im Zusammenhang mit 5 und/oder anderen Figuren beschrieben beinhalten kann.
  • Das gehäuste Modul 600 kann weiterhin eine Steuerschaltung 610 aufweisen. Diese Steuerschaltung kann beispielsweise dazu ausgelegt sein, für die hierin beschriebene Logikfunktionalität zu sorgen, um die verschiedenen Schalter der Schalteranordnung 500 selektiv vorspannen zu können. In manchen Ausführungsformen kann eine derartige Steuerschaltung dazu ausgelegt sein, gemäß einem Steuerstandard wie beispielsweise dem Standard für mobile Industrieprozessorschnittstellen („mobile industry processor interface“, MIPI) betrieben zu werden.
  • In einigen Ausgestaltungsformen können eine Architektur, ein Gerät und/oder eine Schaltung mit einem oder mehreren hierin beschriebenen Merkmalen in einem elektronischen HF-Gerät wie etwa einem drahtlosen Gerät umfasst sein. Solch eine Architektur, ein Gerät und/oder eine Schaltung können direkt in das drahtlose Gerät eingebaut sein, entweder in einer wie hierin beschriebenen modularen Form, oder in gewissen Kombinationen solcher. In einigen Ausführungsformen kann solch ein drahtloses Gerät zum Beispiel ein Mobiltelefon, ein Smartphone, ein tragbares drahtloses Gerät mit oder ohne Funktionsumfang eines Telefons, ein drahtloses Tablet, einen drahtlosen Router, einen drahtlosen Zugriffspunkt, eine drahtlose Basisstation oder ähnliches umfassen. Auch wenn sie im Zusammenhang mit Drahtlosgeräten beschrieben werden, sollte es klar sein, dass ein oder mehr Merkmale der vorliegenden Offenbarung auch in anderen HF-Systemen wie etwa Basisstation eingesetzt werden können.
  • 7 zeigt ein beispielhaftes drahtloses Gerät 700 mit ein oder mehreren hierin beschriebenen vorteilhaften Merkmalen. Wie hierin beschrieben können ein oder mehr Schalteranordnungen mit einem oder mehreren der hierin beschriebenen Merkmale an einer Vielzahl von Orten in solch einem drahtlosen Gerät eingebaut werden. Beispielsweise kann eine Schalteranordnung 500 mit einem oder mehreren der hierin beschriebenen Merkmale in einem Modul wie etwa einem Diversitätsempfängermodul (DRx-Modul) 701 mit ein oder mehreren rauscharmen Verstärkern („low-noise amplifiers“, LNAs) eingesetzt werden.
  • In einigen Ausführungsformen kann eine Schalteranordnung 500 mit einem oder mehreren der hierin beschriebenen Merkmale in einem Sendeempfänger eingebaut werden. Solch eine Schalteranordnung kann als separates Modul innerhalb des Sendeempfängers oder als Teil des Sendeempfängers eingebaut sein.
  • In einigen Ausführungsformen kann eine Schalteranordnung 500 mit einem oder mehreren der hierin beschriebenen Merkmale zwischen einem Frontendmodul (z.B. einem DRx-Modul) und einem Sendeempfänger eingesetzt werden. Solch eine Schalteranordnung 500 kann als separates Modul, als Kombination von Schaltungselementen oder jedweder Kombination derselben aufgebaut werden.
  • Im Beispiel der 7 können Leistungsverstärker (PAs) in einem PA-Modul 712 ihre jeweiligen HF-Signale von einem Sendeempfänger 710 beziehen, welcher dazu eingerichtet sein und in bekannter Art und Weise betrieben werden kann, um HF-Signale zur Verstärkung und Übertragung zu erzeugen und empfangene Signale zu verarbeiten. Der Sendeempfänger 710 wird als mit einem Basisband-Subsystem 708 interagierend dargestellt, welches dazu ausgelegt ist, eine für einen Nutzer geeignete Wandlung von Daten- und/oder Sprachsignalen in für den Sendeempfänger 710 nutzbare HF-Signale und umgekehrt durchzuführen. Der Sendeempfänger 710 wird auch als mit einer Energieverwaltungskomponente 706 verbunden dargestellt, die dazu ausgelegt ist, die für den Betrieb des drahtlosen Geräts 700 notwendige Leistung einzuteilen. Eine derartige Energieverwaltung kann ebenso auch den Betrieb des Basisband-Subsystems 708 und anderer Komponenten des drahtlosen Geräts 700 steuern.
  • Das Basisband-Subsystem 708 wird als mit einer Nutzerschnittstelle 702 verbunden dargestellt, um verschiedentliche Eingaben und Ausgaben von Sprache und/oder Daten von dem und für den Nutzer zu ermöglichen. Das Basisband-Subsystem 708 kann auch mit einem Speicher 704 verbunden werden, der dazu ausgelegt ist, Daten und/oder Befehle zu speichern, die einen Betrieb des drahtlosen Geräts ermöglichen, und/oder einen Informationsspeicher für den Nutzer bereitzuhalten.
  • In dem Beispiel der 7 kann das DRx-Modul 701 zwischen ein oder mehreren Diversitätsantennen (z.B. Diversitätsantenne 730) und einem Antennenschaltmodul (ASM) 714 implementiert sein. In einer derartigen Konfiguration kann ein von der Diversitätsantenne 730 empfangenes HF-Signal (in manchen Ausführungsformen unter Verstärkung durch einen LNA) mit wenig oder keinen Verlusten und/oder ohne oder mit wenig Verrauschung des von der Diversitätsantenne 730 empfangenem HF-Signals verarbeitet werden Solche verarbeiteten Signale können dann von dem DRx-Modul 701 durch ein oder mehrere Signalpfade an das ASM 714 weitergeleitet werden.
  • Im Beispiel der 7 kann eine Hauptantenne 720 dazu ausgelegt werden, beispielsweise die Übertragung von HF-Signalen von dem PA-Modul 712 zu ermöglichen. In manchen Ausführungsformen können Empfangsvorgänge ebenfalls durch die Hauptantenne durchgeführt werden.
  • Eine Anzahl von anderen Konfigurationen drahtloser Geräten kann ein oder mehrere der hierin beschriebenen Merkmale aufweisen. Zum Beispiel muss ein drahtloses Gerät nicht zwingend ein Mehrbandgerät sein. In anderen Beispielen kann ein drahtloses Gerät zusätzliche Antennen wie zum Beispiel Diversitätsantennen und zusätzliche Funktionen wie etwa Wi-Fi, Bluetooth® und GPS haben.
  • Ein oder mehrere Merkmale der vorliegenden Offenbarung können in verschiedenen zellulären Frequenzbändern implementiert werden, wie hierin beschrieben. Beispiele solcher Bänder werden in Tabelle 1 aufgezählt. Es sollte klar sein, dass zumindest einige dieser Bänder in Subbänder aufgeteilt werden können. Ferner sollte es klar sein, dass ein oder mehrere Merkmale der vorliegenden Offenbarung in Frequenzbereichen implementiert werden können, die keine Bezeichnungen wie die Beispiele in Tabelle 1 tragen. Tabelle 1
    Band Modus Tx-Frequenzberelch (MHz) Rx-Frequenzberelch (MHz)
    B1 FDD 1.920 - 1.980 2.110 - 2.170
    B2 FDD 1.850 - 1.910 1.930 - 1.990
    B3 FDD 1.710 - 1.785 1.805 - 1.880
    B4 FDD 1.710 - 1.755 2.110 - 2.155
    B5 FDD 824 - 849 869 - 894
    B6 FDD 830 - 840 875 - 885
    B7 FDD 2.500 - 2.570 2.620 - 2.690
    B8 FDD 880-915 925 - 960
    B9 FDD 1.749,9 - 1.784,9 1.844,9 - 1.879,9
    B10 FDD 1.710 - 1.770 2.110 - 2.170
    B11 FDD 1.427,9 - 1.447,9 1.475,9 - 1.495,9
    B12 FDD 699 - 716 729 - 746
    B13 FDD 777 - 787 746 - 756
    B14 FDD 788 - 798 758 - 768
    B15 FDD 1.900 - 1.920 2.600 - 2.620
    B16 FDD 2.010 - 2.025 2.585 - 2.600
    B17 FDD 704-716 734 - 746
    B18 FDD 815 - 830 860 - 875
    B19 FDD 830 - 845 875 - 890
    B20 FDD 832 - 862 791 - 821
    B21 FDD 1.447,9 - 1.462,9 1.495,9 - 1.510,9
    B22 FDD 3.410 - 3.490 3.510 - 3.590
    B23 FDD 2.000 - 2.020 2.180 - 2.200
    B24 FDD 1 .626,5 - 1.660,5 1.525 - 1.559
    B25 FDD 1.850 - 1.915 1.930 - 1.995
    B26 FDD 814 - 849 859 - 894
    B27 FDD 807 - 824 852 - 869
    B28 FDD 703-748 758 - 803
    B29 FDD N/A 716 - 728
    B30 FDD 2.305 - 2.315 2.350 - 2.360
    B31 FDD 452,5 - 457,5 462,5 - 467,5
    B33 TDD 1.900 - 1.920 1.900 - 1.920
    B34 TDD 2.010 - 2.025 2.010 - 2.025
    B35 TDD 1.850 - 1.910 1.850 - 1.910
    B36 TDD 1.930 - 1.990 1.930 - 1.990
    B37 TDD 1.910 - 1.930 1.910 - 1.930
    B38 TDD 2.570 - 2.620 2.570 - 2.620
    B39 TDD 1.880 - 1.920 1.880 - 1.920
    B40 TDD 2.300 - 2.400 2.300 - 2.400
    B41 TDD 2.496 - 2.690 2.496 - 2.690
    B42 TDD 3.400 - 3.600 3.400 - 3.600
    B43 TDD 3.600 - 3.800 3.600 - 3.800
    B44 TDD 703 - 803 703 - 803
  • Die vorliegende Offenbarung beschreibt verschiedene Merkmale, von denen keines allein für die hierin beschriebenen Vorteile verantwortlich ist. Es soll davon ausgegangen werden, dass verschiedene hierin beschriebene Merkmale kombiniert, geändert oder weggelassen sein können, wie es für einen Fachmann offensichtlich wäre. Andere Kombinationen und Subkombinationen als die hierin spezifisch beschriebenen sind für einen Fachmann offensichtlich und sollen einen Teil dieser Offenbarung bilden. Im Folgenden werden verschiedene Methoden in Verbindung mit verschiedenen Flussdiagrammschritten und/oder -phasen beschrieben. Es versteht sich, dass in vielen Fällen bestimmte Schritte und/oder Phasen miteinander kombiniert sein können, so dass mehrere in den Flussdiagrammen dargestellte Schritte und/oder Phasen als ein einziger Schritt und/oder eine einzige Phase durchgeführt sein können. Außerdem können bestimmte Schritte und/oder Phasen in weitere Unterkomponenten unterteilt werden, die separat ausgeführt werden müssen. In einigen Fällen kann die Reihenfolge der Schritte und/oder Phasen neu geordnet werden und bestimmte Schritte und/oder Phasen können ganz weggelassen werden. Auch die hierin beschriebenen Verfahren sind als offen zu verstehen, so dass neben den hierin dargestellten und beschriebenen auch weitere Schritte und/oder Phasen durchgeführt sein können.
  • Einige Aspekte der hier beschriebenen Systeme und Verfahren können vorteilhaft umgesetzt werden, z.B. durch Computersoftware, Hardware, Firmware oder eine beliebige Kombination von Computersoftware, Hardware und Firmware. Computersoftware kann computerausführbaren Code umfassen, der auf einem computerlesbaren Medium (z.B. einem nicht-flüchtigen computerlesbaren Medium) gespeichert ist und der, wenn er ausgeführt wird, die hier beschriebenen Funktionen ausführt. In einigen Ausführungsformen wird computerausführbarer Code von einem oder mehreren universellen Computerprozessoren ausgeführt. Ein Durchschnittsfachmann in dem technischen Gebiet wird angesichts dieser Offenbarung verstehen, dass jedes Merkmal und jede Funktion, die mit einer Software implementiert werden kann, die auf einem Universalcomputer ausgeführt wird, auch mit einer anderen Kombination von Hardware, Software oder Firmware implementiert werden kann. So kann beispielsweise ein solches Modul durch eine Kombination von integrierten Schaltungen vollständig in Hardware implementiert werden. Alternativ oder zusätzlich kann ein solches Merkmal oder eine solche Funktion ganz oder teilweise mit speziellen Computern implementiert werden, die für die Ausführung der hier beschriebenen Funktionen ausgelegt sind, und nicht mit Universalcomputern.
  • Mehrere verteilte Computervorrichtungen können durch eine der hier beschriebenen Computervorrichtungen ersetzt werden. In solchen verteilten Ausführungsformen sind die Funktionen der einen Rechenvorrichtung so verteilt (z.B. über ein Netzwerk), dass einige Funktionen auf jeder der verteilten Rechenvorrichtungen ausgeführt werden.
  • Einige Ausführungsformen können mit Bezug auf Gleichungen, Algorithmen und/oder Flussdiagrammdarstellungen beschrieben werden. Diese Verfahren können mit Hilfe von Computerprogrammanweisungen implementiert werden, die auf einem oder mehreren Computern ausführbar sind. Diese Verfahren können auch als Computerprogrammprodukte entweder separat oder als Bestandteil einer Vorrichtung oder eines Systems implementiert werden. In diesem Zusammenhang kann jede Gleichung, jeder Algorithmus, jeder Block oder Schritt eines Flussdiagramms und jede Kombination davon durch Hardware, Firmware und/oder Software implementiert werden, einschließlich einer oder mehrerer Computerprogrammanweisungen, die in einer computerlesbaren Programmcodelogik enthalten sind. Wie erkannt werden wird, können solche Computerprogrammanweisungen auf einen oder mehrere Computer geladen werden, einschließlich, aber nicht beschränkt auf einen Universalcomputer oder einen Spezialcomputer oder eine andere programmierbare Verarbeitungsvorrichtung zur Herstellung einer Maschine, so dass die Computerprogrammanweisungen, die auf dem Computer oder einer anderen programmierbaren Verarbeitungsvorrichtung ausgeführt werden, die in den Gleichungen, Algorithmen und/oder Flussdiagrammen angegebenen Funktionen implementieren. Es sei auch darauf hingewiesen, dass jede Gleichung, jeder Algorithmus und/oder Block in Flussdiagrammdarstellungen und Kombinationen davon durch spezielle hardwarebasierte Computersysteme implementiert werden kann, die die spezifizierten Funktionen oder Schritte ausführen, oder Kombinationen von spezieller Hardware und computerlesbaren Programmcodelogikmitteln.
  • Darüber hinaus können Computerprogrammanweisungen, wie sie in einer computerlesbaren Programmcodelogik verkörpert sind, auch in einem computerlesbaren Speicher (z.B. einem nicht flüchtigen, computerlesbaren Medium) gespeichert werden, der einen oder mehrere Computer oder andere programmierbare Verarbeitungsvorrichtungen anweisen kann, in einer bestimmten Weise zu arbeiten, so dass die im computerlesbaren Speicher gespeicherten Anweisungen die im Block (in den Blöcken) des Flussdiagramms (der Flussdiagramme) angegebene(n) Funktion(en) implementieren. Die Computerprogrammanweisungen können auch auf einen oder mehrere Computer oder andere programmierbare Computervorrichtungen geladen werden, um eine Reihe von Betriebsschritten zu verursachen, die auf einem oder mehreren Computern oder anderen programmierbaren Computervorrichtungen ausgeführt werden, um einen computerimplementierten Prozess zu erzeugen, so dass die Anweisungen, die auf dem Computer oder einer anderen programmierbaren Verarbeitungsvorrichtung ausgeführt werden, Schritte zur Ausführung der in der/den Gleichung(en), dem/den Algorithmus(en) und/oder dem/den Block(Blöcken) des(der) Flussdiagramms(Flussdiagramme) angegebenen Funktionen vorsehen.
  • Einige oder alle der hier beschriebenen Verfahren und Aufgaben können von einem Computersystem ausgeführt und vollständig automatisiert werden. Das Computersystem kann in einigen Fällen mehrere verschiedene Computer oder Computergeräte (z.B. physische Server, Workstations, Speicher-Arrays usw.) beinhalten, die über ein Netzwerk kommunizieren und interagieren, um die beschriebenen Funktionen auszuführen. Jede dieser Computervorrichtungen beinhaltet typischerweise einen Prozessor (oder mehrere Prozessoren), der (die) Programmanweisungen oder Module ausführt (ausführen), die in einem Speicher oder einem anderen nicht-flüchtigen, computerlesbaren Speichermedium oder einer Vorrichtung gespeichert sind. Die verschiedenen hier offenbarten Funktionen können in solchen Programmanweisungen verkörpert sein, obwohl einige oder alle der offenbarten Funktionen alternativ in anwendungsspezifischen Schaltungen (z.B. ASICs oder FPGAs) des Computersystems implementiert sein können. Wenn das Computersystem mehrere Computergeräte beinhaltet, können diese Geräte, müssen aber nicht, gemeinsam angeordnet sein. Die Ergebnisse der offenbarten Verfahren und Aufgaben können permanent gespeichert werden, indem physikalische Speichervorrichtungen, wie beispielsweise Halbleiterspeicherchips und/oder Magnetplatten, in einen anderen Zustand versetzt werden.
  • Sofern der Kontext nicht eindeutig etwas anderes erfordert, sind die Worte „umfassen“, „umfassend“ und dergleichen in der Beschreibung und den Ansprüchen in einem integrativen Sinne auszulegen, im Gegensatz zu einem ausschließlichen oder erschöpfenden Sinne; das heißt, im Sinne von „einschließend, aber nicht beschränkt auf“. Das Wort „gekoppelt“, wie hierin allgemein verwendet, bezieht sich auf zwei oder mehrere Elemente, die entweder direkt miteinander verbunden oder über ein oder mehrere Zwischenelemente verbunden sein können. Darüber hinaus beziehen sich die Worte „hierin“, „oben“, „unten“ und Worte von ähnlicher Bedeutung, wenn sie in dieser Anmeldung verwendet werden, auf diese Anmeldung als Ganzes und nicht auf einen bestimmten Teil dieser Anmeldung. Wenn der Kontext es zulässt, können Wörter in der obigen Detailbeschreibung mit der Singular- oder Pluralzahl auch die Plural- oder Singularzahl umfassen. Das Wort „oder“ in Bezug auf eine Liste von zwei oder mehr Elementen, wobei dieses Wort alle folgenden Interpretationen des Wortes abdeckt: eines der Elemente in der Liste, alle Elemente in der Liste und jede Kombination der Elemente in der Liste. Das Wort „exemplarisch“ wird hier ausschließlich verwendet, um „als Beispiel, Instanz oder Illustration zu dienen“. Eine Implementierung, die hierin als „exemplarisch“ beschrieben wird, ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Implementierungen zu verstehen.
  • Die Offenbarung soll sich nicht auf die hierin dargestellten Implementierungen beschränken. Verschiedene Änderungen an den in dieser Offenbarung beschriebenen Implementierungen können für Fachkräfte leicht ersichtlich sein, und die hierin definierten allgemeinen Grundsätze können auf andere Implementierungen angewendet werden, ohne vom Geist oder Umfang dieser Offenbarung abzuweichen. Die Lehren der hierin enthaltenen Erfindung können auf andere Methoden und Systeme angewendet werden und sind nicht auf die vorstehend beschriebenen Verfahren und Systeme beschränkt, und Elemente und Schritte der verschiedenen vorstehend beschriebenen Ausführungsformen können zu weiteren Ausführungsformen kombiniert werden. Dementsprechend können die hierin beschriebenen neuen Verfahren und Systeme in einer Vielzahl anderer Formen verkörpert sein; ferner können verschiedene Auslassungen, Substitutionen und Änderungen in der Form der hierin beschriebenen Verfahren und Systeme vorgenommen werden, ohne vom Geist der Offenbarung abzuweichen. Die begleitenden Ansprüche und ihre Entsprechungen sollen solche Formen oder Änderungen abdecken, die in den Anwendungsbereich und den Geist der Offenbarung fallen würden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63169053 [0001]

Claims (20)

  1. Verknüpfungsschaltung (100; 200; 500), umfassend: einen ersten Reihenschalter (102; 202; 502), der mit einem ersten Ausgangsport (106; 206; 506) gekoppelt ist und der einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET aufweist; einen zweiten Reihenschalter (104; 204; 504), der mit einem zweiten Ausgangsport (108; 208; 508) gekoppelt ist; und eine Kopplungsschaltung, die so ausgeführt ist, dass sie ein Gate des fünften FET und ein Gate des sechsten FET mit einem ersten Knoten koppelt, eine Source des fünften FET und einen Drain des sechsten FET mit einem zweiten Knoten koppelt, eine Source des ersten FET und einen Drain des zweiten FET mit einem dritten Knoten koppelt, ein Gate des ersten FET und einen Drain des fünften FET mit einem vierten Knoten koppelt, ein Gate des zweiten FET und eine Source des sechsten FET mit einem fünften Knoten koppelt, den vierten Knoten und den fünften Knoten mit einer ersten Gate-Spannung koppelt und den ersten Knoten mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  2. Verknüpfungsschaltung (100; 200; 500) nach Anspruch 1, des Weiteren umfassend einen ersten Nebenschlussschalter (103; 203; 503), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den ersten Ausgangsport (106; 206; 506) zwischen dem ersten Reihenschalter (102; 202; 502) und dem ersten Nebenschlussschalter (103; 203; 503) koppelt.
  3. Verknüpfungsschaltung (100; 200; 500) nach Anspruch 2, des Weiteren umfassend einen zweiten Nebenschlussschalter (105; 205; 505), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den zweiten Ausgangsport (108; 208; 508) zwischen dem zweiten Reihenschalter (104; 204; 504) und dem zweiten Nebenschlussschalter (105; 205; 505) koppelt.
  4. Verknüpfungsschaltung (100; 200; 500) nach Anspruch 3, wobei der erste Nebenschlussschalter (103; 203; 503) vier in Reihe geschaltete FETs umfasst.
  5. Verknüpfungsschaltung (100; 200; 500) nach Anspruch 3 oder 4, wobei der zweite Nebenschlussschalter (105; 205; 505) vier in Reihe geschaltete FETs umfasst.
  6. Verknüpfungsschaltung (100; 200; 500) nach einem der Ansprüche 1 bis 5, wobei der zweite Reihenschalter (104; 204; 504) vier in Reihe geschaltete FETs umfasst.
  7. Verknüpfungsschaltung (100; 200; 500) nach einem der Ansprüche 1 bis 6, wobei der erste Reihenschalter (102; 202; 502) des Weiteren einen siebten FET und einen achten FET umfasst.
  8. Verknüpfungsschaltung (100; 200; 500) nach einem der Ansprüche 1 bis 7, wobei die erste Gate-Spannung so ausgeführt ist, dass sie etwa 0 V beträgt, während die zweite Gate-Spannung positiv ist.
  9. Verknüpfungsschaltung (100; 200; 500) nach einem der Ansprüche 1 bis 7, wobei die zweite Gate-Spannung so ausgeführt ist, dass sie etwa 0 V beträgt, während die erste Gate-Spannung positiv ist.
  10. Drahtlosvorrichtung (700), umfassend: einen ersten Reihenschalter (102; 202; 502), der mit einem ersten Ausgangsport (106; 206; 506) gekoppelt ist und der einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET umfasst; einen zweiten Reihenschalter (104; 204; 504), der mit einem zweiten Ausgangsport (108; 208; 508) gekoppelt ist; und eine Kopplungsschaltung, die so ausgeführt ist, dass sie den fünften FET mit dem ersten FET koppelt, den fünften FET mit dem sechsten FET koppelt, den ersten FET mit dem zweiten FET koppelt, den ersten FET und den zweiten FET mit einer ersten Gate-Spannung koppelt und den fünften FET und den sechsten FET mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  11. Drahtlosvorrichtung (700) nach Anspruch 10, des Weiteren umfassend einen ersten Nebenschlussschalter (103; 203; 503), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den ersten Ausgangsport (106; 206; 506) zwischen dem ersten Reihenschalter (102; 202; 502) und dem ersten Nebenschlussschalter (103; 203; 503) koppelt.
  12. Drahtlosvorrichtung (700) nach Anspruch 11, des Weiteren umfassend einen zweiten Nebenschlussschalter (105; 205; 505), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den zweiten Ausgangsport (108; 208; 508) zwischen dem zweiten Reihenschalter und dem zweiten Nebenschlussschalter (105; 205; 505) koppelt.
  13. Drahtlosvorrichtung (700) nach Anspruch 12, wobei der erste Nebenschlussschalter (103; 203; 503) vier in Reihe geschaltete FETs umfasst.
  14. Drahtlosvorrichtung (700) nach Anspruch 12 oder 13, wobei der zweite Nebenschlussschalter (105; 205; 505) vier in Reihe geschaltete FETs umfasst.
  15. Drahtlosvorrichtung (700) nach einem der Ansprüche 10 bis 14, wobei der zweite Reihenschalter (104; 204; 504) vier in Reihe geschaltete FETs umfasst.
  16. Halbleiterrohchip (602), umfassend: einen ersten Reihenschalter (102; 202; 502), der mit einem ersten Ausgangsport (106; 206; 506) gekoppelt ist und der einen ersten Feldeffekttransistor (FET), einen zweiten FET, einen dritten FET, einen vierten FET, einen fünften FET und einen sechsten FET umfasst; einen zweiten Reihenschalter (104; 204; 504), der mit einem zweiten Ausgangsport (108; 208; 508) gekoppelt ist; und eine Kopplungsschaltung, die so ausgeführt ist, dass sie den fünften FET mit dem ersten FET koppelt, den fünften FET mit dem sechsten FET koppelt, den ersten FET mit dem zweiten FET koppelt, den ersten FET und den zweiten FET mit einer ersten Gate-Spannung koppelt und den fünften FET und den sechsten FET mit einer zweiten Gate-Spannung koppelt, die sich von der ersten Gate-Spannung unterscheidet.
  17. Halbleiterrohchip (602) nach Anspruch 16, des Weiteren umfassend einen ersten Nebenschlussschalter (103; 203; 503), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den ersten Ausgangsport (106; 206; 506) zwischen dem ersten Reihenschalter (102; 202; 502) und dem ersten Nebenschlussschalter (103; 203; 503) koppelt.
  18. Halbleiterrohchip (602) nach Anspruch 17, des Weiteren umfassend einen zweiten Nebenschlussschalter (105; 205; 505), wobei die Kopplungsschaltung des Weiteren so ausgeführt ist, dass sie den zweiten Ausgangsport (108; 208; 508) zwischen dem zweiten Reihenschalter und dem zweiten Nebenschlussschalter (105; 205; 505) koppelt.
  19. Halbleiterrohchip (602) nach Anspruch 18, wobei der erste Nebenschlussschalter (103; 203; 503) vier in Reihe geschaltete FETs umfasst.
  20. Halbleiterrohchip (602) nach Anspruch 18 oder 19, wobei der zweite Nebenschlussschalter (105; 205; 505) vier in Reihe geschaltete FETs umfasst.
DE102022203190.3A 2021-03-31 2022-03-31 Vorspannungstopologien für hochfrequenzschalter Pending DE102022203190A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163169053P 2021-03-31 2021-03-31
US63/169,053 2021-03-31

Publications (1)

Publication Number Publication Date
DE102022203190A1 true DE102022203190A1 (de) 2022-10-06

Family

ID=81449570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022203190.3A Pending DE102022203190A1 (de) 2021-03-31 2022-03-31 Vorspannungstopologien für hochfrequenzschalter

Country Status (7)

Country Link
US (2) US11777499B2 (de)
JP (1) JP2022159156A (de)
KR (1) KR20220136270A (de)
CN (1) CN115149935A (de)
DE (1) DE102022203190A1 (de)
GB (1) GB2607419B (de)
TW (1) TW202241062A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
CN116707503B (zh) * 2023-08-03 2023-12-01 中科海高(成都)电子技术有限公司 一种单刀双掷开关电路及工作方法、电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011503A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
JP4902323B2 (ja) * 2006-11-20 2012-03-21 パナソニック株式会社 半導体スイッチ回路
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
US9628075B2 (en) * 2012-07-07 2017-04-18 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
KR101901693B1 (ko) * 2013-12-27 2018-09-27 삼성전기 주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
US10541682B2 (en) * 2016-11-10 2020-01-21 Skyworks Solutions, Inc. Manifolded gate resistance network

Also Published As

Publication number Publication date
GB2607419B (en) 2024-05-01
CN115149935A (zh) 2022-10-04
US11777499B2 (en) 2023-10-03
US20240048143A1 (en) 2024-02-08
KR20220136270A (ko) 2022-10-07
GB202204530D0 (en) 2022-05-11
US20220321119A1 (en) 2022-10-06
TW202241062A (zh) 2022-10-16
GB2607419A (en) 2022-12-07
JP2022159156A (ja) 2022-10-17

Similar Documents

Publication Publication Date Title
DE102015218849B4 (de) Mehrfachband-Gerät mit mehreren miniaturisierten Einfachband-Leistungsverstärkern
DE102015206370B4 (de) Schaltungen und verfahren im zusammenhang mit schalterloser trägerbündelung in hochfrequenzempfängern
DE102015218916B4 (de) Durch Hochsetzsteller getriebener Hochfrequenzleistungsverstärker
DE102022203190A1 (de) Vorspannungstopologien für hochfrequenzschalter
DE112018001855T5 (de) Vorrichtung und verfahren zur vorspannungsschaltung von leistungsverstärkern
DE102015221233B4 (de) Diversitätsempfänger in einem Frontend-System mit Verstärkern mit variabler Verstärkung
DE102015105113B4 (de) System und Verfahren zum Ansteuern eines Hochfrequenzschalters
DE102015113706B4 (de) System und Verfahren für einen Verstärker mit niedrigem Rauschen
DE112017004355T5 (de) Multi-eingangsverstärker mit programmierbaren eingebetteten dämpfungsgliedern
DE102015218758B4 (de) Kompressionssteuerung durch anpassung von leistungsverstärkerlasten
DE102016205264A1 (de) Mehrfachbandleistungsverstärker
DE102015218903A1 (de) Leistungsverstärkungssystem mit einstellbarer Basisschaltungsvorspannung
DE102010004314A1 (de) Leistungsverstärker
DE102016202241B4 (de) Stromloses schaltmodul
DE112019000639T5 (de) Split-LNA mit Drain-Sharing
DE102015218861A1 (de) Vorrichtungen und Verfahren in Bezug auf Schnittstellen für Hochfrequenzmodule
DE102015120961B4 (de) System und Verfahren für ein rauscharmes Verstärkermodul
DE102013217545A1 (de) System und verfahren für das senden eines hochfrequenzsignals mittels einer lautsprecherspule
DE112017004354T5 (de) Binär gewichtetes dämpfungsglied mit kompensationsschaltung
DE112022003116T5 (de) Gestapelte mehrstufige programmierbare lna-architektur
DE102016103063A1 (de) Vorrichtung und Verfahren zum Hochfrequenzumschalten
DE102022202132A1 (de) Bidirektionale verstärker mit variabler verstärkung für hochfrequenzkommunikationssysteme
DE102022207099A1 (de) Lastmodulierter gegentakt-leistungsverstärker
DE102020110568A1 (de) Hochleistungs-hochfrequenz-schalter mit niedrigem leckstrom und niedriger einfügungsdämpfung
DE102016118071A1 (de) Hochfrequenz-Vorrichtung mit integrierter Antennensteuerung und verbundene Verfahren