CN115149935A - 射频开关偏置拓扑 - Google Patents

射频开关偏置拓扑 Download PDF

Info

Publication number
CN115149935A
CN115149935A CN202210328906.0A CN202210328906A CN115149935A CN 115149935 A CN115149935 A CN 115149935A CN 202210328906 A CN202210328906 A CN 202210328906A CN 115149935 A CN115149935 A CN 115149935A
Authority
CN
China
Prior art keywords
fet
switch
series
couple
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210328906.0A
Other languages
English (en)
Inventor
林磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN115149935A publication Critical patent/CN115149935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

一种开关电路包括耦合到第一输出端口的第一串联开关，该第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET，耦合到第二输出端口的第二串联开关，以及耦合电路，被配置为将第五FET的栅极和第六FET的栅极耦合到第一节点，将第五FET的源极和第六FET的漏极耦合到第二节点，将第一FET的源极和第二FET的漏极耦合到第三节点，将第一FET的栅极和第五FET的漏极耦合到第四节点，将第二FET的栅极和第六FET的源极耦合到第五节点，将第四节点和第五节点耦合到第一栅极电压，并且第一节点耦合到不同于第一栅极电压的第二栅极电压。

Description

射频开关偏置拓扑
相关申请的交叉引用
本申请要求2021年3月31日提交的标题为“RADIO FREQUENCY SWITCH BIASINGTOPOLOGIES”的美国临时申请第63/169,053号的优先权，，其公开内容通过引用将其全体明确地并入本文。
技术领域
本公开涉及射频(RF)应用的开关电路、相关设备和相关方法。
背景技术
开关，包含RF和/或单刀双掷(Single Pole Double Throw，SPDT)开关，可以是RF和/或其他电路应用的重要组件。当开关接通时(即，处于导通状态)，开关需要正值的栅极-源极电压(VGS)来最小化开关的导通电阻(RON)。当开关断开时(即，处于截止状态)，开关需要负值的VGS来最小化截止电容(COFF)和/或非线性。
发明内容
根据一些实施方式，本公开涉及一种开关电路，该开关电路包括耦合到第一输出端口的第一串联开关。第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET。该开关电路还包含耦合到第二输出端口的第二串联开关和耦合电路，该耦合电路配置为将第五FET的栅极和第六FET的栅极耦合到第一节点，将第五FET的源极和第六FET的漏极耦合到第二节点，将第一FET的源极和第二FET的漏极耦合到第三节点，将第一FET的栅极和第五FET的漏极耦合到第四节点，将第二FET的栅极和第六FET的源极耦合到第五节点，将第四节点和第五节点耦合到第一栅极电压，并且将第一节点耦合到不同于第一栅极电压的第二栅极电压。
在一些实施例中，开关电路还包括第一分流开关。耦合电路还可以配置为将第一输出端口耦合在第一串联开关和第一分流开关之间。
开关电路可以进一步包括第二分流开关。在一些实施例中，耦合电路还配置为将第二输出端口耦合在第二串联开关和第二分流开关之间。
在一些实施例中，第一分流开关包括四个串联连接的FET。第二分流开关可以包括四个串联连接的FET。
第二串联开关可以包括四个串联连接的FET。在一些实施例中，第一串联开关还包括第七FET和第八FET。
在一些实施例中，第一栅极电压配置为大约0V，而第二栅极电压为正值。第二栅极电压可以配置为大约0V，而第一栅极电压为正值。
本公开的一些实施方式涉及一种无线设备，该无线设备包括耦合到第一输出端口的第一串联开关。第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET。该无线设备还包括耦合到第二输出端口的第二串联开关和耦合电路，该耦合电路配置为将第五FET耦合到第一FET，将第五FET耦合到第六FET，将第一FET耦合到第二FET，将第一FET和第二FET耦合到第一栅极电压，以及将第五FET和第六FET耦合到不同于第一栅极电压的第二栅极电压。
无线设备可以进一步包括第一分流开关。耦合电路还可以配置为将第一输出端口耦合在第一串联开关和第一分流开关之间。
在一些实施例中，无线设备还包括第二分流开关。耦合电路还可以配置为将第二输出端口耦合在第二串联开关和第二分流开关之间。
第一分流开关可以包括四个串联连接的FET。第二分流开关可以包括四个串联连接的FET。在一些实施例中，第二串联开关包括四个串联连接的FET。
根据本公开的一些实施方式，半导体管芯(Semiconductor die)包括耦合到第一输出端口的第一串联开关。第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET。半导体管芯还包括耦合到第二输出端口的第二串联开关和耦合电路，该耦合电路配置为将第五FET耦合到第一FET，将第五FET耦合到第六FET，将第一FET耦合到第二FET，将第一FET和第二FET耦合到第一栅极电压，以及将第五FET和第六FET耦合到不同于第一栅极电压的第二栅极电压。
在一些实施例中，半导体管芯还包括第一分流开关。耦合电路还可以配置为将第一输出端口耦合在第一串联开关和第一分流开关之间。
半导体管芯可以进一步包括第二分流开关。耦合电路还可以配置为将第二输出端口耦合在第二串联开关和第二分流开关之间。
在一些实施例中，第一分流开关包括四个串联连接的FET。第二分流开关可以包括四个串联连接的FET。
出于总结本公开的目的，本文描述了本发明的某些方面、优点和新颖特征。应当理解，根据本发明的任何特定实施例，不一定可以实现所有这些优点。因此，本发明可以以实现或优化本文教导的一个优点或一组优点的方式实施或执行，而不必实现本文教导或建议的其它优点。
附图说明
图1示出了利用NVG(负电压发生器)为电路的一个或多个开关(例如，场效应晶体管(FET))产生负电压的示例电路。
图2示出了使用一个或多个电容器在电路的一个或多个开关处产生交叉偏置的另一示例电路。
图3示出了本文所描述的可以在电路中被利用的多个开关的网络。
图4示出了根据一个或多个实施例的示例背对背二极管。
图5示出了具有一个或多个本文所描述的特征的示例电路。
图6示出了具有一个或多个本文所描述的特征的示例封装模块。
图7描绘了具有本文所描述的一个或多个有利特征的示例无线设备。
具体实施方式
本文提供的标题(如有)仅为方便起见，不一定影响所要求的发明的范围或含义。
开关，包含射频(RF)和/或单刀双掷(SPDT)开关，可以是RF和/或其他电路应用的重要组件。当开关接通时(即，处于导通状态)，开关需要正值的栅极-源极电压(VGS)来最小化开关的导通电阻(RON)。当开关断开时(即，处于截止状态)，开关需要负值的VGS来最小化截止电容(COFF)和/或非线性。
可以使用各种方法将开关偏置到导通和/或截止状态。一些应用可以利用负电压发生器(Negative Voltage Generator，NVG)向处于截止状态的开关提供负值的电压。图1示出了利用NVG为电路100的一个或多个开关(例如，场效应晶体管(FET))产生负值的电压的示例电路100。电路100可以包括第一串联开关102、第二串联开关104、第一分流开关103和/或第二分流开关105。第一串联开关102和/或第一分流开关103可以经由耦合电路耦合到第一端口(即，输出)106。第二串联开关104和/或第二分流开关105可以经由耦合电路耦合到第二端口(即，输出)108。电路100可以包括经由耦合电路耦合到第一串联开关102和/或第二串联开关104的输入101(例如，单个输入)。耦合电路可以配置为将图1和/或其他附图中描述的各种组件耦合在一起和/或耦合到本文描述的各种节点。
在电路100处经由输入101接收的信号可以传输到第一端口106或第二端口108。对于从输入101传输到第一端口106的信号，第一串联开关102可以处于导通状态，第二串联开关104可以处于截止状态，第一分流开关103可以处于截止状态，和/或第二分流开关105可以处于导通状态。类似地，对于从输入101传输到第二端口108的信号，第一串联开关102可以处于截止状态，第二串联开关104可以处于导通状态，第一分流开关103可以处于导通状态，和/或第二分流开关105可以处于截止状态。虽然对于电路100操作可能不需要分流开关，但是分流开关(例如，第一分流开关103和/或第二分流开关105)可以改善电路100的阻抗匹配和/或隔离。
电路100的开关中的每一个能够被偏置，以接通和/或断开每个相应的开关。为了接通开关，可以向开关施加超过阈值电压的正值的偏置电压(例如，2.5V)。类似地，负值的VGS(例如，-2.5V)可以被施加到开关以断开开关。每个开关可以包括栅极、漏极和源极。
如果没有在电路100外部提供负值的电压，可以使用NVG在电路100的一个或多个开关处产生负值的电压，以控制电路100的信号路径。施加负值的电压可以允许电路100处理更大的电压摆动，而不会由于所施加的电压而使截止的开关接通。
在图1所示的示例中，可以向第二串联开关104和/或第一分流开关103施加负值的电压(例如，2.5V)，以促进朝向第一端口106的信号路径。替代地，负值的电压(例如，2.5V)可以被施加到第一串联开关102和/或第二分流开关105，以促进朝向第二端口108的信号路径。
电路100可以在无需阻断电容器的情况下有利地提供良好的RF和/或静电放电性能。然而，电路100可能需要NVG，这可能需要更大的控制器管芯尺寸和/或导致相对高的待机电流。
另一种偏置电路开关的方法如图2所示。图2示出了使用一个或多个电容器210以在电路200的一个或多个开关处产生交叉偏置的另一示例电路200。一个或多个电容器210可以被利用来代替NVG和/或施加负值的电压。为了使信号传输到电路200的第一端口206，第二串联开关204和/或第一分流开关203的栅极可以被设置为0V。一个或多个电容器210可以配置为阻断电压，以允许开关的栅极具有与开关的漏极和/或源极不同的电压。因此，向第二串联开关204和/或第一分流开关203的栅极施加0V可以使得第二串联开关204和/或第一分流开关203的漏极和源极具有正值的电压(例如，2.5V)。第二串联开关204和/或第一分流开关203的漏极和/或源极处的电压可以等同于施加到第一串联开关202和/或第二分流开关205的栅极的正值的电压。第一串联开关202和/或第二串联开关204可以耦合到天线/输入端口201。当处于导通状态时，第二串联开关204可以配置为将信号引向第二端口208。
电路200可以有利地不需要NVG，这可以允许相对小的控制器管芯尺寸和/或可以导致相对低的待机电流。然而，电路200可能需要额外的静电放电保护和/或可能导致RF性能降级。
本文描述了不需要NVG和/或交叉偏置电容器的开关拓扑。本文描述的一些实施例可以配置为实现与利用NVG和/或交叉偏置电容器的电路相似的RF和/或静电放电性能。一些实施例可以包括使用一个或多个短路开关(例如，FET)来有效地产生背对背二极管配置性能，以在设置为截止状态的开关处保持截止状态。这种配置可以提供相对低的电压削波和/或相对低的压缩。
一些实施例可以被利用于绝缘体上硅(Silicon-on-Insulator，SOI)工艺。在一些情况下，本文描述的实施例可以对各种过程产生重大影响。例如，由于接地衬底，互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)和/或双极CMOS工艺可能与负值的电压不兼容。
图3示出了本文所描述的利用电路的多个开关的网络。开关的网络包括第一开关302、第二开关304、第三开关306和/或第四开关308。第一开关302的栅极可以耦合(经由耦合电路)到第三开关306的漏极或源极，第二开关304的栅极可以耦合到第四开关308的漏极或源极。此外，第三开关306的栅极可以耦合到第四开关308的栅极，和/或第三开关306的漏极或源极可以耦合到第四开关308的漏极或源极。例如，第一开关302的漏极和第二开关304的源极可以耦合到第一节点310，第三开关306的漏极和第四开关308的源极可以耦合到第二节点312，第三开关306的栅极和第四开关308的栅极可以耦合到第三节点314，第四开关308的漏极和第二开关304的栅极可以耦合到第四节点316，和/或第三开关306的源极和第一开关302的栅极可以耦合到第五节点318。第一节点310和第二节点312可以耦合在一起。
第一开关302、第二开关304、第三开关306和/或第四开关308的这种耦合可以类似于背对背二极管进行操作。图4示出了示例背对背二极管400。虽然本文所描述的一些电路可以不包括二极管和/或背对背二极管，但是本文描述的一些电路中的开关拓扑可以配置为作为背对背二极管400进行操作。示例背对背二极管400可以包括与第二二极管404背对背耦合的第一二极管402，和/或可以包括与第四二极管408背对背耦合的第三二极管406。背对背二极管400可以以互补方式工作，其中处于导通状态的第一二极管402可以确保第二二极管404处于截止状态。背对背二极管400因此可以在不需要负值的电压的情况下在截止状态期间有效地阻断信号。图3中网络的第三开关306和第四开关308可以类似地在截止状态下有效地阻断信号。
图5示出了示例电路500。电路500可以包括第一串联开关502、第二串联开关504、第一分流开关503和/或第二分流开关505。第一串联开关502和/或第一分流开关503可以经由耦合电路耦合到第一端口(即，输出端)506。第二串联开关504和/或第二分流开关505可以经由耦合电路耦合到第二端口(即，输出端)508。电路500可以包括经由耦合电路耦合到第一串联开关502和/或第二串联开关504的输入501(例如，单个输入)。
开关中的一个或多个可以包括多个开关。例如，第一串联开关502可以包括四个开关，四个开关中的每一个的栅极耦合到第一栅极电压511。四个开关的源极和/或漏极可以类似地耦合到公共源电压513。第一串联开关502可以包括第一开关512、第二开关514、第三开关516和/或第四开关518。第一开关512、第二开关514、第三开关516和/或第四开关518的栅极可以耦合到第一栅极电压511。第二串联开关504、第一分流开关503和/或第二分流开关505可以类似地包括多个开关。
在一些实施例中，第一开关512的栅极可以耦合到第五开关(包含第五开关在内的附加开关的近视图参见图3，该第五开关与图3的第四开关308相对应)。第二开关514的栅极可以耦合到第六开关。第五开关的源极或漏极和第六开关的源极或漏极可以耦合到第一节点。第五开关的栅极和第六开关的栅极可以耦合到第二节点。第一节点可以耦合到第二栅极电压515。
此外，第三开关516的栅极可以耦合到第七开关。第四开关518的栅极可以耦合到第八开关。第七开关的源极或漏极和第八开关的源极或漏极可以耦合到第三节点。第七开关的栅极和第八开关的栅极可以耦合到第四节点。第三节点可以耦合到第二栅极电压515。
第五开关和第六开关(以及第七开关和第八开关)可配置为阻断电压和/或信号，类似于背对背二极管。以这种方式，包括第一串联开关502的各种开关可以配置为接收正值的(例如，2.5V)第二栅极电压515，同时保持0V源极电压513。
第二串联开关504可以经由耦合电路耦合到第二端口(即，输出端)508。在一些实施例中，第二串联开关504可以包括四个开关，四个开关中的每一个的栅极耦合到第一栅极电压517。四个开关的源极和/或漏极可以类似地耦合到公共源电压519。第二串联开关504可以包括第一开关542、第二开关544、第三开关546和/或第四开关548。第一开关542、第二开关544、第三开关546和/或第四开关548的栅极可以耦合到第一栅极电压517。
在一些实施例中，第一开关542的栅极可耦合到第五开关。第二开关544的栅极可以耦合到第六开关。第五开关的源极或漏极和第六开关的源极或漏极可以耦合到第一节点。第五开关的栅极和第六开关的栅极可以耦合到第二节点。第一节点可以耦合到第二栅极电压521。
此外，第三开关的栅极可以耦合到第七开关。第四开关的栅极可以耦合到第八开关。第七开关的源极或漏极和第八开关的源极或漏极可以耦合到第三节点。第七开关的栅极和第八开关的栅极可以耦合到第四节点。第三节点可以耦合到第二栅极电压521。
第五开关和第六开关(以及第七开关和第八开关)可以配置为阻断电压和/或信号，类似于背对背二极管。以这种方式，包括第一串联开关502的各种开关可以配置为接收正值的(例如，2.5V)第二栅极电压521，同时保持0V源极电压519。
在一些实施例中，当第二串联开关504处于截止状态时，第一串联开关502可以配置为处于导通状态。类似地，当第一串联开关502处于截止状态时，第二串联开关504可以配置为处于导通状态。例如，第一串联开关502处的第一栅极电压511和/或第二串联开关504处的第二栅极电压521可以是正值的(例如，2.5V)，而第一串联开关502处的第二栅极电压515和/或第二串联开关504处的第一栅极电压517可以为大约0V。类似地，第一串联开关502处的第一栅极电压511和/或第二串联开关504处的第二栅极电压521可以为大约0V，而第一串联开关502处的第二栅极电压515和/或第二串联开关504处的第一栅极电压517可以为正值的(例如，2.5V)。第一串联开关502和/或第二串联开关504处的第一源电压513、519在导通状态和截止状态下都可以为大约0V。
第一分流开关503可以包括与第一串联开关502类似的开关和/或电压源的网络。此外，第二分流开关505可以包括与第二串联开关502类似的开关和/或电压源的网络。因此，当第一串联开关502处于导通状态时，第一分流开关503可以配置为处于导通状态，和/或当第一串联开关502处于截止状态时，第一分流开关503可以配置为处于截止状态。类似地，当第二串联开关504处于导通状态时，第二分流开关505可以配置为处于导通状态，和/或当第二串联开关504处于截止状态时，第二分流开关505可以配置为处于截止状态。
在图6的示例中，图5的开关电路500可以包含在封装模块600中。开关电路500可以包括半导体管芯602，其可以包括本文关于图5和/或其他附图描述的各种开关和/或耦合电路。
封装模块600还可以包括控制器610。这种控制器可以配置为提供例如本文描述的逻辑功能，以选择性地偏置开关电路500的各种开关。在一些实施例中，这种控制器可以配置为按照控制标准(诸如移动工业处理器接口(Mobile Industry Processor Interface，MIPI)标准)进行操作。
在一些实施方式中，具有本文所描述的一个或多个特征的架构、设备和/或电路可以包含在RF设备(诸如无线设备)中。这种架构、设备和/或电路可以直接在无线设备中实现，以本文所描述的一种或多种模块化形式实现，或者以其一些组合实现。在一些实施例中，这样的无线设备可以包含例如蜂窝电话、智能电话、具有或不具有电话功能的手持无线设备、无线平板电脑、无线路由器、无线接入点、无线基站等。尽管在无线设备的上下文中进行了描述，但是应当理解的是，本公开的一个或多个特征也可以在诸如基站的其他RF系统中实现。
图7描绘了具有本文所描述的一个或多个有利特征的示例无线设备700。如本文所描述的，具有本文所描述的一个或多个特征的一个或多个开关电路可以在这种无线设备中的许多地方实现。例如，在一些实施例中，具有本文所描述的一个或多个特征的开关电路500可以在诸如具有一个或多个低噪声放大器(Low-Noise Amplifiers，LNA)的分集接收(Diversity Receive，DRx)模块701的模块中实现。
在一些实施例中，具有本文所描述的一个或多个特征的开关电路500可以在收发器中实现。这种开关电路可以实现为收发器内的独立模块，或者实现为收发器模块的一部分。
在一些实施例中，具有本文所描述的一个或多个特征的开关电路500可以在前端模块(例如，DRx模块)和收发器之间实现。这种开关电路500可以实现为单独的模块、电路元件的装配件或者它们的任意组合。
在图7的示例中，功率放大器(Power Amplifiers，PA)模块712中的PA可以从收发器710接收其相应的RF信号并处理接收到的信号，该收发器710可以配置和操作以产生待放大和传输的RF信号。收发器710被示为与基带子系统708交互，该基带子系统708配置为提供适合用户的数据和/或语音信号与适合收发器710的RF信号之间的转换。收发机710还被示为连接到功率管理组件706，功率管理组件706配置为管理无线设备700的操作的功率。这种功率管理还可以控制基带子系统708和无线设备700的其他组件的操作。
基带子系统708被示为连接到用户接口702，以促进向用户提供和从用户接收的语音和/或数据的各种输入和输出。基带子系统708还可以连接到存储器704，该存储器704配置为存储数据和/或指令，以促进无线设备的操作，和/或为用户提供信息的存储。
在图7的示例中，DRx模块701可以在一个或多个分集天线(例如，分集天线730)和ASM 714之间实现。这种配置可以允许对通过分集天线730接收的RF信号进行处理(在一些实施例中，包含通过LNA放大)，而对来自分集天线730的RF信号几乎没有或没有损失和/或几乎没有或没有噪声的添加。来自DRx模块70100的这种经处理的信号然后可以通过一个或多个信号路径被路由到ASM。
在图7的示例中，主天线720可以配置为，例如，促进从PA模块712传输RF信号。在一些实施例中，接收操作也可以通过主天线来实现。
许多其他无线设备配置可以利用本文所描述的一个或多个特征。例如，无线设备不需要是多频带设备。在另一例子中，无线设备可以包括诸如分集天线的附加天线，以及诸如Wi-Fi、蓝牙和GPS的附加连接特征。
本公开的一个或多个特征可以利用本文所描述的各种蜂窝频带来实现。表1列出了这些频带的示例。将理解的是，频带中的至少一些可以被划分成子频带。还将理解的是，本公开的一个或多个特征可以用不具有诸如表1的示例的名称的频率范围来实现。
表1
频带 模式 Tx频率范围(MHz) Rx频率范围(MHz)
B1 FDD 1,920–1,980 2,110–2,170
B2 FDD 1,850–1,910 1,930–1,990
B3 FDD 1,710–1,785 1,805–1,880
B4 FDD 1,710–1,755 2,110–2,155
B5 FDD 824–849 869–894
B6 FDD 830–840 875–885
B7 FDD 2,500–2,570 2,620–2,690
B8 FDD 880–915 925–960
B9 FDD 1,749.9–1,784.9 1,844.9–1,879.9
B10 FDD 1,710–1,770 2,110–2,170
B11 FDD 1,427.9–1,447.9 1,475.9–1,495.9
B12 FDD 699–716 729–746
B13 FDD 777–787 746–756
B14 FDD 788–798 758–768
B15 FDD 1,900–1,920 2,600–2,620
B16 FDD 2,010–2,025 2,585–2,600
B17 FDD 704–716 734–746
B18 FDD 815–830 860–875
B19 FDD 830–845 875–890
B20 FDD 832–862 791–821
B21 FDD 1,447.9–1,462.9 1,495.9–1,510.9
B22 FDD 3,410–3,490 3,510–3,590
B23 FDD 2,000–2,020 2,180–2,200
B24 FDD 1,626.5–1,660.5 1,525–1,559
B25 FDD 1,850–1,915 1,930–1,995
B26 FDD 814–849 859–894
B27 FDD 807–824 852–869
B28 FDD 703–748 758–803
B29 FDD N/A 716–728
B30 FDD 2,305–2,315 2,350–2,360
B31 FDD 452.5–457.5 462.5–467.5
B33 TDD 1,900–1,920 1,900–1,920
B34 TDD 2,010–2,025 2,010–2,025
B35 TDD 1,850–1,910 1,850–1,910
B36 TDD 1,930–1,990 1,930–1,990
B37 TDD 1,910–1,930 1,910–1,930
B38 TDD 2,570–2,620 2,570–2,620
B39 TDD 1,880–1,920 1,880–1,920
B40 TDD 2,300–2,400 2,300–2,400
B41 TDD 2,496–2,690 2,496–2,690
B42 TDD 3,400–3,600 3,400–3,600
B43 TDD 3,600–3,800 3,600–3,800
B44 TDD 703–803 703–803
本公开描述了各种特征，其中没有一个特征单独负责本文所描述的益处。将理解的是，本文所描述的各种特征可以被组合、修改或省略，这对普通技术人员来说是显而易见的。除了本文具体描述的组合和子组合之外的其他组合和子组合对于普通技术人员来说是显而易见的，并且旨在形成本公开的一部分。本文结合各种流程图步骤和/或阶段描述了各种方法。应当理解，在许多情况下，某些步骤和/或阶段可以组合在一起，使得流程图中所示的多个步骤和/或阶段可以作为单个步骤和/或阶段来执行。此外，某些步骤和/或阶段可以被分解成单独执行的附加子组件。在一些情况下，可以重新安排步骤和/或阶段的顺序，并且可以完全省略某些步骤和/或阶段。此外，本文所描述的方法应被理解为开放式的，从而也可以执行本文所示和所述的附加步骤和/或阶段。
可以使用例如计算机软件、硬件、固件或计算机软件、硬件和固件的任何组合，有利地实现本文所描述的系统和方法的某些方面。计算机软件可以包括存储在计算机可读介质(例如，非暂时性计算机可读介质)中的计算机可执行代码，当被执行时，该代码执行本文描述的功能。在一些实施例中，计算机可执行代码由一个或多个通用计算机处理器执行。根据本公开，本领域技术人员将理解，可以使用在通用计算机上执行的软件实现的任何特征或功能也可以使用硬件、软件或固件的不同组合来实现。例如，这种模块可以完全使用集成电路的组合在硬件中实现。替代地或附加地，这样的特征或功能可以完全或部分地使用被设计成执行本文所描述的特定功能的专用计算机来实现，而不是通过通用计算机来实现。
多个分布式计算设备可以替代本文所描述的任何一个计算设备。在这样的分布式实施例中，一个计算设备的功能是分布式的(例如，通过网络)，使得一些功能在分布式计算设备的每一个上执行。
可以参考等式、算法和/或流程图说明描述一些实施例。这些方法可以使用可以在一个或多个计算机上执行的计算机程序指令来实现。这些方法也可以作为计算机程序产品单独实现，或者作为装置或系统的组件来实现。关于这点，流程图的每个等式、算法、块或步骤及其组合可以由硬件、固件和/或软件来实现，该硬件、固件和/或软件包括在计算机可读程序代码逻辑中实现的一个或多个计算机程序指令。将会理解的是，任何这样的计算机程序指令可以被加载到一个或多个计算机上，包含但不限于通用计算机或专用计算机，或其他可编程处理装置以产生机器，使得在计算机或其他可编程处理设备上执行的计算机程序指令实现在等式、算法和/或流程图中指定的功能。还将理解，流程图中的每个等式、算法和/或块及其组合可以由执行指定功能或步骤的基于专用硬件的计算机系统或者专用硬件和计算机可读程序代码逻辑部件的组合来实现。
此外，计算机程序指令，诸如在计算机可读程序代码逻辑中实现的计算机程序指令，也可以存储在计算机可读存储器(例如，非暂时性计算机可读介质)中，其可以引导一个或多个计算机或其他可编程处理设备以特定方式运行，使得存储在计算机可读存储器中的指令实现流程图的方框中指定的功能。计算机程序指令还可以被加载到一个或多个计算机或其他可编程计算设备上，以使一系列操作步骤在一个或多个计算机或其他可编程计算设备上执行，从而产生计算机实现的过程，使得在计算机或其他可编程处理装置上执行的指令提供用于实现流程图的等式、算法和/或块中指定的功能的步骤。
本文所描述的部分或全部方法和任务可由计算机系统执行并完全自动化。在某些情况下，计算机系统可以包括多个不同的计算机或计算设备(例如，物理服务器、工作站、存储阵列等。)通过网络进行通信和互操作以执行所描述的功能。每个这样的计算设备通常包括处理器(或多个处理器),该处理器执行存储在存储器或其他非暂时性计算机可读存储介质或设备中的程序指令或模块。本文公开的各种功能可以在这样的程序指令中实现，尽管一些或所有公开的功能可以替代地在计算机系统的专用电路(例如，ASIC或FPGA)中实现。在计算机系统包括多个计算设备的情况下，这些设备可以但不需要共处一地。所公开的方法和任务的结果可以通过将诸如固态存储器芯片和/或磁盘的物理存储设备转换成不同的状态来持久存储。
除非上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包括”“包含”等应理解为包含性意义，而非排他或穷尽意义；也就是说，在“包含，但不限于”的意义上。本文通常使用的词语“耦合”是指两个或更多个元件，它们可以直接连接，或者通过一个或多个中间元件连接。此外，当在本申请中使用时，词语“本文”、“以上”、“以下”和类似含义的词语应指本申请的整体，而不是指本申请的任何特定部分。在内容允许的情况下，以上详细描述中使用单数或复数的词语也可以分别包括复数或单数。单词“或”在涉及两个或多个项目的列表时，该单词涵盖该单词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。“示例性”一词在本文中专门用来表示“用作示例、实例或说明”。本文所描述为“示例性”的任何实施方式不一定被解释为优于或有益于其他实施方式。
本发明不局限于本文所示的实施方式。对本公开中所描述的实施方式的各种修改对于本领域技术人员来说是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文定义的一般原理可以应用于其他实施方式。本文提供的本发明的教导可以应用于其他方法和系统，并且不限于上面描述的方法和系统，并且上面描述的各种实施例的元素和动作可以组合以提供进一步的实施例。因此，本文所描述的新颖方法和系统可以以各种其他形式来实现；此外，在不脱离本公开的精神的情况下，可以对本文所描述的方法和系统的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims (20)

1.一种开关电路，包括：
耦合到第一输出端口的第一串联开关，所述第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET；
耦合到第二输出端口的第二串联开关；以及
耦合电路，配置为将第五FET的栅极和第六FET的栅极耦合到第一节点，将第五FET的源极和第六FET的漏极耦合到第二节点，将第一FET的源极和第二FET的漏极耦合到第三节点，将第一FET的栅极和第五FET的漏极耦合到第四节点，将第二FET的栅极和第六FET的源极耦合到第五节点，将第四节点和第五节点耦合到第一栅极电压，并且将第一节点耦合到不同于第一栅极电压的第二栅极电压。
2.根据权利要求1所述的开关电路，还包括第一分流开关，其中，所述耦合电路还配置为将所述第一输出端口耦合在所述第一串联开关和所述第一分流开关之间。
3.根据权利要求2所述的开关电路，还包括第二分流开关，其中，所述耦合电路还配置为将所述第二输出端口耦合在所述第二串联开关和所述第二分流开关之间。
4.根据权利要求3所述的开关电路，其中，所述第一分流开关包括四个串联连接的FET。
5.根据权利要求3所述的开关电路，其中，所述第二分流开关包括四个串联连接的FET。
6.根据权利要求1所述的开关电路，其中，所述第二串联开关包括四个串联连接的FET。
7.根据权利要求1所述的开关电路，其中，所述第一串联开关还包括第七FET和第八FET。
8.根据权利要求1所述的开关电路，其中，所述第一栅极电压配置为大约0V，而所述第二栅极电压为正值。
9.根据权利要求1所述的开关电路，其中，所述第二栅极电压配置为大约0V，而所述第一栅极电压为正值。
10.一种无线设备，包括：
耦合到第一输出端口的第一串联开关，所述第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET；
耦合到第二输出端口的第二串联开关；以及
耦合电路，配置为将第五FET耦合到第一FET，将第五FET耦合到第六FET，将第一FET耦合到第二FET，将第一FET和第二FET耦合到第一栅极电压，并且将第五FET和第六FET耦合到不同于第一栅极电压的第二栅极电压。
11.根据权利要求10所述的无线设备，还包括第一分流开关，其中，所述耦合电路还配置为将所述第一输出端口耦合在所述第一串联开关和所述第一分流开关之间。
12.根据权利要求11所述的无线设备，还包括第二分流开关，其中，所述耦合电路还配置为将所述第二输出端口耦合在所述第二串联开关和所述第二分流开关之间。
13.根据权利要求12所述的无线设备，其中，所述第一分流开关包括四个串联连接的FET。
14.根据权利要求12所述的无线设备，其中，所述第二分流开关包括四个串联连接的FET。
15.根据权利要求10所述的无线设备，其中，所述第二串联开关包括四个串联连接的FET。
16.一种半导体管芯，包括：
耦合到第一输出端口的第一串联开关，所述第一串联开关包含第一场效应晶体管(FET)、第二FET、第三FET、第四FET、第五FET和第六FET；
耦合到第二输出端口的第二串联开关；以及
耦合电路，配置为将第五FET耦合到第一FET，将第五FET耦合到第六FET，将第一FET耦合到第二FET，将第一FET和第二FET耦合到第一栅极电压，并且将第五FET和第六FET耦合到不同于第一栅极电压的第二栅极电压。
17.根据权利要求16所述的半导体管芯，还包括第一分流开关，其中，所述耦合电路还配置为将所述第一输出端口耦合在所述第一串联开关和所述第一分流开关之间。
18.根据权利要求17所述的半导体管芯，还包括第二分流开关，其中，所述耦合电路还配置为将所述第二输出端口耦合在所述第二串联开关和所述第二分流开关之间。
19.根据权利要求18所述的半导体管芯，其中，所述第一分流开关包括四个串联连接的FET。
20.根据权利要求18所述的半导体管芯，其中，所述第二分流开关包括四个串联连接的FET。
CN202210328906.0A 2021-03-31 2022-03-30 射频开关偏置拓扑 Pending CN115149935A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163169053P 2021-03-31 2021-03-31
US63/169,053 2021-03-31

Publications (1)

Publication Number Publication Date
CN115149935A true CN115149935A (zh) 2022-10-04

Family

ID=81449570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210328906.0A Pending CN115149935A (zh) 2021-03-31 2022-03-30 射频开关偏置拓扑

Country Status (7)

Country Link
US (2) US11777499B2 (zh)
JP (1) JP2022159156A (zh)
KR (1) KR20220136270A (zh)
CN (1) CN115149935A (zh)
DE (1) DE102022203190A1 (zh)
GB (1) GB2607419B (zh)
TW (1) TW202241062A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707503A (zh) * 2023-08-03 2023-09-05 中科海高(成都)电子技术有限公司 一种单刀双掷开关电路及工作方法、电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040238B2 (en) * 2013-11-12 2024-07-16 Skyworks Solutions, Inc. Radio-frequency switching devices having improved voltage handling capability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011503A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
JP4902323B2 (ja) * 2006-11-20 2012-03-21 パナソニック株式会社 半導体スイッチ回路
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
US9628075B2 (en) * 2012-07-07 2017-04-18 Skyworks Solutions, Inc. Radio-frequency switch having dynamic body coupling
KR101901693B1 (ko) * 2013-12-27 2018-09-27 삼성전기 주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
US10541682B2 (en) * 2016-11-10 2020-01-21 Skyworks Solutions, Inc. Manifolded gate resistance network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707503A (zh) * 2023-08-03 2023-09-05 中科海高(成都)电子技术有限公司 一种单刀双掷开关电路及工作方法、电子设备
CN116707503B (zh) * 2023-08-03 2023-12-01 中科海高(成都)电子技术有限公司 一种单刀双掷开关电路及工作方法、电子设备

Also Published As

Publication number Publication date
KR20220136270A (ko) 2022-10-07
US20220321119A1 (en) 2022-10-06
TW202241062A (zh) 2022-10-16
DE102022203190A1 (de) 2022-10-06
US20240048143A1 (en) 2024-02-08
GB202204530D0 (en) 2022-05-11
JP2022159156A (ja) 2022-10-17
GB2607419B (en) 2024-05-01
US11777499B2 (en) 2023-10-03
GB2607419A (en) 2022-12-07

Similar Documents

Publication Publication Date Title
US9407215B2 (en) Circuits and methods related to low-noise amplifiers having improved linearity
US8729952B2 (en) Switching device with non-negative biasing
US11810874B2 (en) Devices and methods related to voltage compensated switch stack
US10951173B2 (en) Circuits, devices and methods related to amplification with active gain bypass
CN115149935A (zh) 射频开关偏置拓扑
TW202203612A (zh) 關於在射頻接收器中之無切換載波聚合的電路及方法
CN109845095B (zh) 具有改善的回波损耗和增益模式失配的放大器
US8547157B1 (en) Radio frequency switching device with fast transient response time
US10461704B2 (en) Switchless multi input stacked transistor amplifier tree structure
CN109274358B (zh) 一种soi cmos射频开关以及射频收发前端、移动终端
US11831284B2 (en) Parallel cascode amplifier for enhanced low-power mode efficiency
US10084417B2 (en) High and low voltage limited power amplification system
US10009059B2 (en) High frequency module
US8923782B1 (en) Switching device with diode-biased field-effect transistor (FET)
US9413406B2 (en) Single input multiple-output power amplifier
US11942931B2 (en) Radio frequency switching time reducing circuit
US20200343889A1 (en) Field-effect transistor switch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40081658

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination