DE112019000639T5

DE112019000639T5 - Split-LNA mit Drain-Sharing

Info

Publication number: DE112019000639T5
Application number: DE112019000639.8T
Authority: DE
Inventors: Miles Sanner; Emre Ayranci
Original assignee: PSemi Corp
Current assignee: PSemi Corp
Priority date: 2018-02-02
Filing date: 2019-01-28
Publication date: 2020-10-29
Also published as: WO2019152326A1; US11705873B2; US20230107218A1; CN111727560A; US20210135636A1; US20240022220A1; US10381991B1; US11476813B2; US20190245497A1

Abstract

Ein Empfängereingangsteil, das mit rauscharme Verstärker (300) (Low Noise Amplifiers, LNAs) aufweist, wird hierin offenbart. Eine Kaskode, die einen in einer Source-Schaltung („Common Source“) konfigurierten Eingangs-FET und einen in einer Gate-Schaltung („Common Gate“) konfigurierten Ausgangs-FET aufweist, kann unter Verwendung des Gates des Ausgangs-FET ein- oder ausgeschaltet werden. Es ist ein erster Schalter bereitgestellt, der ermöglicht, dass eine Verbindung zwischen dem Source-Anschluss des Eingangs-FET jedes LNA (260) entweder hergestellt oder unterbrochen wird. Zwischen den Drain-Anschlüssen von Eingangs-FETs ist ein Drain-Schalter bereitgestellt, um die Eingangs-FETs parallelzuschalten. Das erhöht das gmder Eingangsstufe des Verstärkers und verbessert somit die Rauschzahl des Verstärkers.

Description

VERWEIS AUF VERWANDTE ANMELDUNGEN
Die vorliegende Anmeldung beansprucht Priorität gegenüber der US-Patentanmeldung Nr. 15/887,816 eingereicht am 2. Februar 2018 mit dem Titel „Drain Sharing Split LNA“, deren Offenbarung durch Literaturhinweis vollumfänglich hierin enthalten ist.
ALLGEMEINER STAND DER TECHNIK
Technisches Gebiet
Verschiedene hierin beschriebene Ausführungsformen betreffen Verstärker und insbesondere rauscharme Verstärker zur Verwendung in Kom munikationsausrüstung .
Allgemeiner Stand der Technik
Der Eingangsteil eines Kommunikationsempfängers umfasst typischerweise einen rauscharmen Verstärker (Low Noise Amplifier, „LNA“), der dafür zuständig ist, die erste Verstärkungsstufe für ein in dem Kommunikationsempfänger empfangenes Signal bereitzustellen. Die Betriebsdaten des LNA sind für die Gesamtqualität des Kommunikationsverstärkers sehr wichtig. Jegliches Rauschen oder jegliche Verzerrung, das bzw. die von dem LNA eingebracht wird, führt zu einer Verschlechterung der Gesamtleistung des Empfängers. Dementsprechend wird die Empfindlichkeit eines Empfängers zu einem großen Teil von der Qualität des Eingangsteils und insbesondere der Qualität des LNA bestimmt.
In manchen Fällen muss der LNA über ein relativ breites Frequenzband hinweg arbeiten und Signale mit mehreren verschiedenen modulierten Basisbandsignalen oder Zwischenfrequenz(ZF)-Signalen verstärken. Ein Beispiel einer Situation, in der der LNA ein empfangenes Signal mit mehreren modulierten IF- oder Basisbandsignalen verstärken muss, ist der Fall, in dem ein Intraband-Non-Contiguous-Carrier-Aggregation(CA)-Signal empfangen werden soll. Ein CA-Signal kann zwei Kanäle (oder ZF-Träger) aufweisen, die Frequenzen aufweisen, die einander nicht benachbart sind, die aber in dem Frequenzband liegen, das von einem einzigen LNA-Verstärker adressiert werden kann. Zum Beispiel kann ein CA-Signal zwei nicht benachbarte Kanäle in einem vom 3rd Generation Partnership Project (3GPP) definierten Mobilfunkfrequenzband aufweisen. 3GPP ist eine wohlbekannte Industrienormungsorganisation.
In dem Fall, in dem ein Empfänger ein CA-Signal empfangen muss, wie etwa ein Mobiltelefon, das dem Release 11 der 3GPP-Kommunikationsindustrienorm entspricht, verstärkt typischerweise der LNA das empfangene Signal und stellt das verstärkte Ausgangssignal einem passiven Splitter bereit. 1 ist eine Darstellung eines Abschnitts eines Mobiltelefoneingangsteils, in dem ein LNA 101 an einen variablen Abschwächer 103 gekoppelt ist. Ein Bypass-Schalter 105 ermöglicht die optionale Überbrückung des variablen Abschwächers. Das Signal wird dann an einen einpoligen Dreistellungs-Moduswahlschalter 107 gekoppelt, der ermöglicht, dass der Ausgang des LNA 101 selektiv an nur eine erste Abwärtswandler- und Basisbandschaltung (Downconverter and Baseband Circuitry, DBC) 109, eine zweite DBC 111 oder sowohl die erste als auch die zweite DBC 109, 111 gekoppelt wird.
Wenn der Moduswahlschalter 107 in der ersten Stellung steht (d. h. Einkanalmodus 1), ist der Ausgang des LNA 101 direkt an die erste DBC 109 gekoppelt. In der zweiten Stellung (d. h. Split-Modus) ist der Ausgang des LNA 101 über einen passiven Leistungs-Splitter 113 an sowohl die erste als auch die zweite DBC 109, 111 gekoppelt. In der dritten Stellung (d. h. Einkanalmodus 2) ist der Ausgang des LNA 101 nur an die zweite DBC 111 gekoppelt.
Die in 1 gezeigte Architektur hat einige Einschränkungen zur Folge. Die erste Einschränkung ist das Maß der Isolation, die zwischen der ersten und der zweiten DBC 109, 111 erreicht werden kann. Typischerweise kann ein hochwertiger 3-dB-Splitter bei der Mittenfrequenz, für die der Betrieb des Splitters 113 ausgelegt ist, eine Isolation von ungefähr 18-20 dB zwischen Ausgängen erreichen. Signale, die von einer DBC zur anderen kreuzgekoppelt werden, führen typischerweise zu Störungen und Verzerrungen, die zu einer Gesamtabnahme der Empfindlichkeit des Empfängers führen.
Des Weiteren sind passive Splitter typischerweise dazu ausgelegt, in einem relativ schmalen Frequenzbereich optimal zu arbeiten. Das heißt, passive Splitter sind ihrer Art nach Schmalbandgeräte. Mit zunehmender Abweichung der Frequenz des durch den Splitter 113 gekoppelten Signals von der optimalen Frequenz, für die der Splitter ausgelegt wurde, verschlechtert sich die Isolation der Ausgänge. Aufgrund der Einschränkungen der derzeit erhältlichen Splitter, und da zur Handhabung von CA-Signalen ausgelegte Empfänger in einem relativ breiten Frequenzbereich arbeiten müssen, ist die erwünschte Isolation zwischen den DBCs 109, 111 schwer zu erreichen.
Des Weiteren weisen Leistungs-Splitter, wie der in 1 gezeigte Splitter 113 einen erheblichen Verlust auf. Da 3-dB-Leistungs-Splitter die Leistung halbieren, führt selbst ein idealer Splitter verglichen mit den Einkanalmodi zu einer Verringerung der von den DBCs 109, 111 im Split-Modus angetroffenen Leistung von 3 dB. Außerdem weisen die meisten Splitter einen zusätzlichen Einfügungsverlust von 1,0 bis 1,5 dB auf. Wie die Isolation zwischen Ausgängen, verschlimmert sich der Einfügungsverlust typischerweise mit zunehmender Abweichung der Frequenz der angelegten Signale von der Mittenfrequenz, für die der Betrieb des Splitters ausgelegt wurde.
Darüber hinaus führen die in dem Moduswahlschalter 107 und dem Splitter 113 auftretenden Verluste zu einem Bedarf an mehr Verstärkung. Das führt zu Verringerungen der Linearität (wie typischerweise durch Messen des „Third Order Intercept“ (Intercept dritter Ordnung) charakterisiert) und einer Verschlechterung der Rauschzahl des Empfängers, wenn er im Split-Modus arbeitet.
Daher besteht derzeit Bedarf an einem CA-fähigen Empfängereingangsteil der ohne verschlechterten Intercept dritter Ordnung und verschlechterte Rauschzahl und mit relativ geringen Eingangsteilverlusten im Split-Modus mit hoher Isolation von Ausgang zu Ausgang arbeiten kann.
ÜBERSICHT DER ERFINDUNG
Ein Empfängereingangsteil, der in der Lage ist, Intraband-Non-Contiguous-Carrier-Aggregate(CA)-Signale unter Verwendung mehrerer rauscharmer Verstärker (Low Noise Amplifiers, LNAs) zu empfangen und zu verarbeiten wird hierin offenbart. Gemäß einiger Ausführungsformen des offenbarten Verfahrens und der offenbarten Vorrichtung handelt es sich bei jedem einer Vielzahl von Verstärkern um einen als Kaskode konfigurierten LNA (d. h. einen zweistufigen Verstärker mit zwei Transistoren, wobei der erste als Eingangstransistor in Source-Schaltung („Common Source“), z. B. Eingangs-Feldeffekttransistor (FET) konfiguriert ist und der zweite in einer Gate-Schaltungskonfiguration („Common Gate“) als Ausgangstransistor (d. h. Ausgang-FET) konfiguriert ist. Bei anderen Ausführungsformen kann der LNA zusätzliche Transistoren aufweisen (d. h. mehr als zwei Stufen und/oder gestapelte Transistoren). Der Ausgangstransistor jedes LNA kann ein- oder ausgeschaltet werden (d. h. entweder durch Verwenden des Gates des Ausgangs-FET oder Öffnen eines Schalters in der Source des Eingangs-FET 254, 252). Die Gates eines Eingangs-FET sind aneinander gekoppelt, um einen gemeinsamen Eingang zu bilden. Bei manchen Ausführungsformen können jedoch die Gates der zwei FETs getrennt sein, um zu ermöglichen, dass das Gate eines Eingangs-FET eines LNA, für den der Ausgangstransistor ausgeschaltet ist (d. h. die FETs leiten keinen Strom vom Drain-Anschluss zum Source-Anschluss), unabhängig gesteuert werden kann, um den Eingangs-FET auszuschalten. Es ist ein erster Schalter bereitgestellt, der ermöglicht, dass eine Verbindung zwischen dem Source-Anschluss des Eingangs-FET jedes LNA entweder hergestellt oder unterbrochen wird. Außerdem ermöglicht ein zweiter Schalter, dass ein schaltbarer Gate-Source- und/oder Gate-Masse-Kondensator selektiv an den Eingangs-FET mindestens eines der LNAs angelegt wird. Bei manchen Ausführungsformen ist ein zusätzlicher Schalter bereitgestellt, der ermöglicht, dass eine Source-Masse-Gegenkopplungsspule von dem Source-Anschluss eines Eingangs-FET eines LNA, für den der Ausgangs-FET ausgeschaltet ist, abgetrennt wird. Durch das selektive Ein- und Ausschalten der Ausgangs-FETs kann der Verstärker sowohl in einem Einzelmodus als auch einem Split-Modus arbeiten. Des Weiteren stellt die Verwendung der Schalter sicher, dass die Eingangsimpedanz des Verstärkers im Einzelmodus und im Split-Modus gleich ist. Darüber hinaus ist ein Drain-Schalter bereitgestellt, der die Drain-Anschlüsse jedes Eingangs-FET während des Einzelmodus aneinander koppelt. Der Schalter wird geöffnet, um die Drain-Anschlüsse während des Split-Modus zu entkoppeln.
Die Einzelheiten einer oder mehrerer Ausführungsformen der Erfindung werden in den beiliegenden Zeichnungen und in der nachfolgenden Beschreibung dargelegt. Weitere Merkmale, Aufgaben und Vorteile der Erfindung werden aus der Beschreibung und den Zeichnungen sowie aus den Patentansprüchen offensichtlich.
Figurenliste

1 ist eine Darstellung eines Abschnitts eines Mobiltelefoneingangsteils, in dem ein LNA an einen variablen Abschwächer gekoppelt ist.
2 ist eine Darstellung eines Eingangsverstärkers, der Gegenkopplungsschalter und Gate-Kondensatormodule aufweist und mehrere LNAs verwendet, die entweder im Einzelmodus oder im Split-Modus arbeiten.
3 ist ein vereinfachtes Schema einer weiteren Ausführungsform eines Verstärkers, der LNAs mit geteilter Source und einen Drain-Schalter aufweist und der einen Widerstand umfasst, der mit einer Spule und einem Kondensator in jeder Ausgangs-Lastanpassungsschaltung selektiv parallelgeschaltet werden kann.
4 ist ein Graph, der die durch Verwendung des Drain-Schalters erhaltene Verbesserung der Rauschzahl darstellt.
5 ist ein Graph und eine Tabelle, die die Beziehung zwischen dem Strom I_DD und der Rauschzahl als Funktion der Eingangsfrequenz zeigen.
6 stellt ein Verfahren gemäß einer Ausführungsform zum Verstärken eines Signals (z. B. eines CA-Signals) unter Verwendung von mehr als einem Verstärker dar.
7 ist eine Darstellung einer weiteren Ausführungsform eines Verfahrens, das das Entfernen paralleler Drain-Widerstande während des Einzelmodus umfasst.

Gleiche Bezugszeichen und Bezeichnungen in den verschiedenen Zeichnungen kennzeichnen gleiche Elemente.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
2 ist eine Darstellung eines Eingangsverstärkers 200 eines Kommunikationsempfängers, in dem mehrere rauscharme Verstärker (Low Noise Amplifiers, LNAs) 202, 204 zum Verstärken von Signalen verwendet werden. Zu verstärkende Signale werden über einen Eingangsteil-Signaleingangsanschluss 206 gekoppelt. In einem ersten Modus, der als „Einzelmodus“ bezeichnet wird, ist einer der mit den LNAs 202, 204 assoziierten Ausgangs-FETs 208, 212 eingeschaltet (d. h. verstärkt aktiv ein an den Eingang des LNA 202, 204 angelegtes Signal). Der verstärkte Ausgang des aktiven LNA 202, 204 ist an einen Ausgangsanschluss 232, 234 gekoppelt. Der Ausgangs-FET 208, 212 des anderen LNA 204, 202 ist ausgeschaltet (d. h. lässt keinen Strom vom Drain zur Source fließen). Bei einer Ausführungsform des offenbarten Verfahrens und der offenbarten Vorrichtung beinhaltet jeder LNA 202, 204 ein Paar Feldeffekttransistoren (FETs) 208, 210, und 212, 214. Jedes Paar bildet einen zweistufigen LNA in einer Kaskodenarchitektur. Der Fachmann wird jedoch einsehen, dass andere Arten von Transistoren verwendet werden können, einschließlich aber nicht beschränkt auf Bipolartransistoren. Des Weiteren kann eine beliebige Art von FET verwendet werden, um den LNA zu implementieren, einschließlich aber nicht beschränkt auf Metalloxidhalbleiter (MOSFETs), Sperrschicht-Feldeffekttransistoren (JFETs), Isolierschicht-FETs (IGFETs), Metallhalbleiter-FETs (MESFETs) usw. Obwohl manche Arten von Transistoren für bestimmte Anwendungen besser geeignet sein können, schließen die mit dem offenbarten Verfahren und der offenbarten Vorrichtung assoziierten Ideen die Verwendung keiner bestimmten Art von Transistor aus. Darüber hinaus können zusätzliche Transistoren in einem LNA (z. B. LNA 202, 204) enthalten sein, entweder als zusätzliche Verstärkerstufen oder mit den gezeigten FETs 208, 212 gestapelt. Außerdem können bei manchen Ausführungsformen die bestimmte Art von Transistor und die Anzahl derartiger Transistoren von einem LNA 202, 204 zu einem anderen oder innerhalb jedes LNA 202, 204 verschieden sein.
LNA-Steuersignale, die an Steuereingangsanschlüsse 216, 218 angelegt sind, die an die Gates der Ausgangstransistoren (z. B. FETs) des durch die FETs 208, 212 implementierten LNA gekoppelt sind, steuern, ob die Ausgangs-FETs 208, 212 jedes LNA 202, 204 eingeschaltet oder ausgeschaltet sind (d. h. wesentlichen Strom vom Drain-Anschluss zum Source-Anschluss leiten). Bei einer Ausführungsform werden die LNA-Steuersignale von einem Steuermodul, wie etwa einer LNA-Steuereinheit 217 erzeugt. Die LNA-Steuereinheit 217 kann die LNA-Steuersignale basierend auf Informationen über die Arten von Signalen, die von dem Verstärker 200 empfangen werden, dem von den Signalen übertragenen Inhalt oder basierend auf Benutzerbefehlen zum Wählen eines oder mehrerer Kanäle erzeugen. Bei der LNA-Steuereinheit 217 kann es sich um einen Allzweckprozessor handeln, der in der Lage ist, Befehle zu empfangen und die Befehle zu verarbeiten, um Steuersignale für die in dieser Offenbarung offenbarten LNAs und assoziierten Schalter zu erzeugen. Alternativ handelt es sich bei der LNA-Steuereinheit 217 um einen speziell dafür vorgesehenen Prozessor, der speziell zum Erzeugen der Steuersignale ausgelegt ist. Der Fachmann wird verstehen, wie ein derartiger Prozessor zum Empfangen eines Befehls zum Wechseln in einen ersten Modus, wie etwa einen Split-Modus hergestellt und die bestimmte Konfiguration von Schaltern und zu erzeugenden LNA-Steuersignalen bestimmt wird. In manchen Fällen kann es sich bei der LNA-Steuereinheit 217 um einen einfachen Logikblock mit Nachschlagtabelle handeln. Alternativ kann sich die LNA-Steuereinheit 217 bei manchen Ausführungsformen beim Bestimmen der Zustände von Schaltersteuer- und LNA-Steuersignalen auch auf zusätzliche Informationen stützen.
Im Einzelmodus bewirkt das LNA-Steuersignal zu einem der LNAs 202, 204, dass der Ausgangs-FET 208, 212 dieses LNA 202, 204 eingeschaltet wird. Die LNA-Steuerung zu dem anderen LNA 204, 202 bewirkt, dass der Ausgangs-FET 212, 208 dieses LNA 202, 204 ausgeschaltet wird. Im Split-Modus sind die Ausgangs-FETs 208, 212 beider LNAs 202, 204 eingeschaltet. Der Fachmann wird einsehen, dass zusätzliche, in 2 nicht gezeigte, LNAs ähnlich gekoppelt sein könnten, um den Verstärker zu erweitern, um unter Verwendung zusätzlicher Betriebsmodi zusätzliche Kanäle auszuwählen.
Die an die Ausgangsanschlussbuchsen 224, 226 jedes LNA 202, 204 gekoppelten Ausgangslastanpassungsschaltungen 220, 222 stellen ein Mittel bereit, mit dem die Ausgangsimpedanz an eine Last angepasst werden kann. In einem Fall ist eine Eingangsanpassungsschaltung 228 bereitgestellt, um die Eingangsimpedanz des Verstärkers an den Source-Anschluss anzupassen. Die Eingangsanpassungsschaltung 228 umfasst eine Eingangsanpassungsspule 229 und einen Eingangs-Gleichspannungs-Sperrkondensator 233. Bei manchen Ausführungsformen stellen Ausgangs-Parallelkondensatoren 230, 231 einen relativ geringen kapazitiven Blindwiderstand gegen Masse für Signale in dem Frequenzbereich der jeweils an den Eingang der LNAs 202, 204 angelegten Eingangssignale bereit. Bei manchen Ausführungsformen können getrennte V_DD-Versorgungsspannungsquellen für jeden LNA bereitgestellt sein, um die Isolation zwischen den LNAs 202, 204 zu erhöhen. Bei anderen Ausführungsformen kann derselbe Versorgungsanschluss verwendet werden, um V_DD zwei oder mehreren LNAs bereitzustellen.
Die von dem in 2 gezeigten Eingangsteil 200 erreichte Isolation wird durch die Tatsache erhöht, dass eine wesentliche Isolation zwischen der Ausgangsanschlussbuchse 232 des ersten LNA 202 und der Ausgangsanschlussbuchse 234 des zweiten LNA 204 vorliegt. Im Verstärker 200 wird die Isolation zwischen den Ausgängen des Eingangsteils für Signale verbessert, die um mehrere dazwischenliegende Kanäle auseinanderliegen. Das heißt, mit zunehmendem Frequenzabstand nimmt das Maß von Verstärkung zu Frequenzüberlappung von einem in einem schmalen Band abgestimmten Ausgang zum anderen ab. Diese Abnahme verbessert die Isolation zwischen den Ausgängen. Bei Betriesmodi mit geringerer Verstärkung wird die Ausgangsisolation verbessert.
Ein Problem, das bei der Verwendung von zwei LNAs auf diese Weise angegangen werden muss, besteht darin, dass sich die Eingangsimpedanz des Eingangsverstärkers 200 abhängig vom Modus, in dem der Empfänger betrieben wird, ändert. Das heißt, die im Einzelmodus angetroffene Eingangsimpedanz unterscheidet sich deutlich von der im Split-Modus angetroffenen Impedanz, vorwiegend aufgrund eines Unterschieds bei der Gate-Source-Kapazität, C_gs, des FET-Transistors, wenn der Ausgangs-FET des LNA eingeschaltet ist und wenn der Ausgangs-FET des LNA ausgeschaltet ist. Ein großer Unterschied bei den Eingangsimpedanzen bewirkt eine große Eingangsfehlanpassung, die ihrerseits große nachteilige Auswirkungen auf praktisch jeden Aspekt des Verstärkers 200 hat. Der Effekt kann zu einer Erhöhung der Rauschzahl, einer Verringerung der Verstärkung und einer Verschlechterung der Linearität, wie zum Beispiel durch den Intercept dritter Ordnung (IP3) gemessen, führen. Die relativ großen Änderungen der C_gs des Eingangs-FET 210, 214 jedes LNA 202, 204 vom leitenden Zustand zum nichtleitenden Zustand führen zu großen Änderungen sowohl des reellen als auch des imaginären Anteils der Eingangsimpedanz des Verstärkers 200 beim Betrieb im Einzelmodus gegenüber dem Split-Modus. Um diesen Effekt zu verringern, ist ein Source-Schalter 235 bereitgestellt, der im Einzelmodus geschlossen sein kann, um die Source des ersten Eingangs-FET 210 an die Source des zweiten Eingangs-FET 214 zu koppeln. Durch Schließen des Schalters 235, um die Sources der zwei Eingangs-FETs 210, 214 während des Einzelmodus zu verbinden, wird bewirkt, dass die im Split-Modus (d. h. wenn die Ausgangs-FETs 208, 212 beider LNAs 202, 204 eingeschaltet sind) angetroffene Eingangsimpedanz viel näher bei der während des Einzelmodus bei offenem Schalter 235 angetroffenen Eingangsimpedanz liegt. Das ist jedoch verglichen mit dem Split-Modus immer noch eine große Impedanzänderung. Im Split-Modus ist der Source-Schalter 235 geöffnet. Das Öffnen des Source-Schalters 235 während des Split-Modus verbessert die Rauschisolation zwischen den Ausgängen 216, 218.
Zusätzlich zu dem Source-Schalter 235 weist bei manchen Ausführungsformen der Eingangsverstärker 200 mindestens ein Gate-Kapazitätsmodul 240 auf, das einen Gate-Kondensator 242 und einen Gate-Schalter 244 beinhaltet, die zwischen einem ersten und einem zweiten Anschluss des Moduls 240 in Reihe geschaltet sind. Der Gate-Schalter 244 kann geschaltet werden, um den Gate-Kondensator 242 mit dem Gate und der Source des Eingangs-FET 210 parallelzuschalten, um zusätzliche Eingangskapazität bereitzustellen, wenn der zweite LNA 204 ausgeschaltet ist. Durch Hinzufügen der zusätzlichen Kapazität des Gate-Kondensators 242 liegt die Eingangsimpedanz während des Einzelmodus näher bei der Eingangsimpedanz während des Split-Modus. Wenn sowohl der Gate-Schalter 244 als auch der Source-Schalter 235 während des Einzelmodus geschlossen sind, entspricht daher die Eingangsimpedanz beinahe der während des Split-Modus (bei dem beide Schalter 244, 235 geschlossen sind) auftretenden Eingangsimpedanz. Im Einzelmodus sind der Gate-Schalter 244 und der Source-Schalter 235 geschlossen. Im Split-Modus sind der Gate-Schalter 244 und der Source-Schalter 235 offen.
Außerdem weist der Eingangsverstärker 200 mindestens einen Gegenkopplungsschalter 252 zum Abtrennen einer Gegenkopplungskomponente, wie etwa einer ersten Gegenkopplungsspule 238, von dem zweiten LNA 204 während des Einzelmodus auf. Bei manchen Ausführungsformen ist ein zweiter Gegenkopplungsschalter 254 zwischen die Source des ersten FET 210 und eine zweite Gegenkopplungskomponente, wie etwa eine zweite Gegenkopplungsspule 236 platziert, um das Entfernen der Gegenkopplungsspule 236 von dem LNA 400 zu ermöglichen. Dementsprechend kann eine Auswahl erfolgen, welche Spule 236, 238 während des Einzelmodus entfernt werden soll. Dem Durchschnittsfachmann wird klar sein, dass einer der zwei Gegenkopplungsschalter 252, 254 alleine bereitgestellt werden kann oder die zwei Schalter 252, 254 zusammen bereitgestellt werden können.
Eine Gegenkopplungsspule 236, 238 ist abgetrennt, wenn der Source-Schalter 235 geschlossen ist. Wenn der Source-Schalter 235 während des Split-Modus offen ist, sieht daher jeder LNA 202, 204 nur die Induktivität der einen Gegenkopplungsspule 236, 238, die an die jeweilige Quelle des mit diesem LNA 202, 204 assoziierten Eingangs-FET 210, 214 gekoppelt ist. Durch Öffnen eines der Gegenkopplungsschalter 252, 254 im Einzelmodus weist der im Einzelmodus arbeitende aktive LNA 202, 214 eine induktive Last zwischen der Source und Masse auf, die gleich der Induktivität von nur einer der Gegenkopplungsspulen 236, 238 ist und so der während des Split-Modus angetroffenen Induktivität besser entspricht. Das Bereitstellen eines zweiten Gegenkopplungsschalters 254 sorgt für Flexibilität bezüglich der an der Source des aktiven Eingangs-FET 210, 214 vorhandenen Induktivität, ungeachtet dessen, welcher Ausgangs-FET 208, 212 während des Einzelmodus eingeschaltet ist.
Zusätzlich zu den Schaltern 235, 244, 252, 254 ist ein Drain-Schalter 260 bereitgestellt, um zu ermöglichen, dass der Drain-Anschluss des Eingangs-FET 210 während des Einzelmodus an den Drain-Anschluss des Eingangs-FET 214 gekoppelt sein kann. Bei einem Verstärker, der ohne Drain-Schalter 260 im Einzelmodus arbeitet, ist der Eingang eines der Eingangs-FETs 210, 214 im Wesentlichen ungenutzt. Durch Schließen des Drain-Schalters 260 werden die zwei Eingangs-FETs 210, 214 parallelgeschaltet. Durch Parallelschalten der zwei Eingangs-FETs 210, 214 ergänzt der ungenutzte Eingangs-FET 210, 214 die g_m (d. h. Transkonduktanz) der Eingangsstufe des Eingangsverstärkers 200. Die Transkonduktanz ist die Änderung des Drain-Stroms geteilt durch die kleine Änderung der Gate-Source-Spannung bei konstanter Drain-Source-Spannung. In diesem Fall ist der Drain-Strom die Summe der Ströme durch jeden Eingangs-FET 210, 214 (d. h. der Strom durch den FET 208, 212, der leitet). Erhöhungen der g_m des Verstärkers führen zu einer Zunahme der Rauschzahl des Verstärkers. Die Übergangsfrequenz ist f_T ≈ g_m (2πC_gs). Da der Wert von C_gs weitgehend unverändert ist, nimmt daher die Übergangsfrequenz (f_T) mit einer Zunahme von g_m zu.
Wenn Signale zu dem LNA-1-Ausgang geleitet werden, stellt das an den Eingang 216 des FET 208 angelegte LNA-1-Steuersignal eine Vorspannung bereit, um den FET 208 leiten zu lassen. Das an den Eingang des FET 212 angelegte LNA-2-Steuersignal ist auf Massepotential, um den FET 212 am Leiten zu hindern. Durch Schließen des Drain-Schalters 260 leitet der Drain-Anschluss des Eingangs-FET 214 parallel zu dem Eingangs-FET 210 und bewirkt eine Parallelschaltung eines Teils des Stroms, der durch den FET 208 fließt. Es ist zu sehen, das im Wesentlichen der doppelte Strom durch den FET 208 fließt, da beide Eingangs-FETs 210, 214 leiten (angenommen, dass R_on des Drain-Schalters 260 relativ gering ist und die zwei LNAs 202, 204 im Wesentlichen gleich sind). Das Verdoppeln der Gesamtstromaufnahme, während der gleiche Strom durch beide Eingangs-FETs 210, 214 aufrechterhalten wird, verdoppelt die effektive Eingangsfrequenz f_T. Der Eingangs-FET 214 benötigt jedoch zusätzlichen Gleichspannungs-Vorstrom, um g_m zu erzeugen, und somit nimmt der Verstärker 200 mehr Leistung auf, wenn beide Eingangs-FETs 210, 214 leiten. Die Vorspannung der Eingangs-FETs 210, 214 kann eingestellt werden, um f_T gegenüber der Leistungsaufnahme zu optimieren. Dementsprechend ist der Verstärker 200 im Betrieb flexibel und lässt den Benutzer bestimmen, wie im Einzelmodus der Kompromiss zwischen Leistungsaufnahme und Rauschzahl ausgeglichen werden soll.
Der Drain-Schalter 260 hat im Split-Modus eine minimale Auswirkung auf den Betrieb des Verstärkers 200, da der Drain-Schalter 260 während des Split-Modus offen ist (d. h. nicht leitet). Der Effekt von C_off (Kapazität des Drain-Schalters 260, wenn er nicht leitet) auf das Vorwärtszeichen ist minimal, da die LNAs 202, 204 im Gleichtaktmodus arbeiten. Wenn der Drain-Schalter 260 jedoch zu groß ist, kann er sich im Split-Modus negativ auf die Isolation der Ausgänge LNA-Ausgang 1 und LNA-Ausgang 2 auswirken. Des Weiteren erhöht ein großer Drain-Schalter 260 die Parallelkapazität zu dem Substrat, auf dem die Komponenten des Verstärkers 200 hergestellt sind. Eine derartige Erhöhung der Parallelkapazität kann den Rauschbeitrag von der Kaskode erhöhen. Die Verwendung von integrierten SOI-Schaltungen mildert diesen Effekt um einen gewissen Grad, da die hinzugefügte zusätzliche Parallelkapazität für integrierte Silizium-auf-Isolator(Silicon on Insulator, SOI)-Schaltungen typischerweise relativ gering ist.
Außerdem kann die Größe des Drain-Schalters 260 eine Auswirkung auf die Rauschzahl haben. Wenn der Drain-Schalter 260 zu klein ist, führt der Gleichspannungsabfall an R_on des Drain-Schalters 260 (d. h. dem Widerstand durch den Schalter, wenn der Schalter geschlossen ist) zu einer Abnahme der Spannung V_DS an dem Eingangs-FET 214. Das führt zu einem weniger effizienten g_m, was eine negative Auswirkung auf die Rauschzahl hat. Da R_on hinter der g_m-Stufe angetroffen wird, ist der Beitrag von R_on zu der Rauschzahl dennoch nicht sehr bedeutend.
3 ist ein vereinfachtes Schema einer weiteren Ausführungsform eines Verstärkers 300 mit Source-Split-LNAs 202, 204 und einem Drain-Schalter 260. Der Verstärker 300 umfasst einen Widerstand, der selektiv mit der Spule und dem Kondensator in jeder der Ausgangslastanpassungsschaltungen 220, 222 parallelgeschaltet werden kann. In jeder Ausgangslastanpassungsschaltung 220, 222 ist ein Schalter 302, 304 mit einem Drain-Widerstand 306, 308 zwischen dem Drain-Anschluss einer der Ausgangsanschlussbuchsen 224, 226 und V_DD in Reihe geschaltet. Im Einzelmodus sinkt die Ausgangsimpedanz des Verstärkers 300, da die Eingangs-FETs 210, 214 parallelgeschaltet sind, wenn der Drain-Schalter 260 geschlossen ist. Das Öffnen der Schalter 302, 304 erhöht den Widerstand durch Entfernen des parallelen Wegs durch jeden der Drain-Widerstände 306, 308.
4 ist ein Graph, der die durch die Verwendung des Drain-Schalters 260 erhaltene Verbesserung der Rauschzahl darstellt. Eine erste Kurve 402 zeigt die Rauschzahl, die mit jedem Pegel des von der Spannungsquelle V_DD her aufgenommen Stroms I_DD assoziiert ist, während des Einzelmodus und bei offenem Drain-Schalter. Im Fall der in 3 gezeigten Ausführungsform ist der Strom I_DD entweder: (1) der Strom I_DD1, der durch den ersten LNA 202 fließt, wenn das LNA1-Steuersignal eingestellt ist, um den Ausgangs-FET 208 von LNA1 einzuschalten, und etwaiger Leckstrom I_DD2, der durch den zweiten LNA 204 fließt; oder (2) der Strom I_DD2, der durch den zweiten LNA 204 fließt, wenn das LNA2-Steuersignal eingestellt ist, um den Ausgangs-FET 212 von LNA2 einzuschalten, und etwaiger Leckstrom I_DD1, der durch den ersten LNA 202 fließt. Eine zweite Kurve 404 zeigt die Rauschzahl, die mit jedem Pegel des von der Spannungsquelle V_DD her aufgenommenen Stroms I_DD assoziiert ist, im Einzelmodus und bei geschlossenem Drain-Schalter. Es ist zu sehen, dass in einem Punkt 406 auf der Kurve 402, in dem der Strom I_DD 6 mA beträgt, die Rauschzahl bei offenem Drain-Schalter ungefähr 1,55 dB beträgt. Im Gegensatz dazu beträgt in dem Punkt 408 die Rauschzahl bei geschlossenem Drain-Schalter 260 ungefähr 1,46 dB. Die Verbesserung der Rauschzahl nimmt mit höherem I_DD zu. Wenn der Strom I_DD 16 mA beträgt, zeigt sich, dass die Rauschzahl bei offenem Drain-Schalter 260 im Punkt 410 ungefähr 1,53 dB beträgt. Im Gegensatz dazu beträgt in dem Punkt 412 die Rauschzahl bei geschlossenem Drain-Schalter 260 ungefähr 1,23 dB. Es ist zu beachten, dass diese Kurven für einen Verstärker 300 aufgezeichnet wurden, der nominelle Werte für die Komponenten aufweist und lediglich einen relativen Maßstab für den Betrag der erreichbaren Verbesserung liefern soll. Verstärker mit Komponenten, die bestimmte Werte und Eigenschaften aufweisen, können von diesen Zahlen abweichen.
5 ist ein Graph und eine Tabelle, die die Beziehung zwischen dem Strom I_DD und der Rauschzahl als Funktion der Eingangsfrequenz zeigen. Es sind vier Kurven 502, 504, 506, 508 über einem Frequenzbereich von 2 GHz bis 3 GHz hinweg aufgezeichnet gezeigt. Die erste Kurve 502 repräsentiert einen Strom I_DD von 9,1 mA bei offenem Drain-Schalter für die Frequenzen von 2 GHz bis 3 GHz. Die zweite Kurve 504 zeigt eine Rauschzahl über den Frequenzbereich hinweg für einen Strom I_DD von 3,9 mA bei geschlossenem Drain-Schalter 260. Die dritte Kurve 506 zeigt die Rauschzahl über den Frequenzbereich hinweg für einen Strom I_DD von 7,59 mA bei geschlossenem Drain-Schalter 260. Die vierte Kurve 508 zeigt eine Rauschzahl über den Frequenzbereich hinweg für einen Strom I_DD von 11,0 mA bei geschlossenem Drain-Schalter 260. Es ist zu sehen, dass bei geschlossenem Drain-Schalter 260 beinahe die gleiche Rauschzahl mit einem I_DD von nur 7,5 mA verglichen mit 9,1 mA bei offenem Drain-Schalter 260 erhalten werden kann.
Gemäß einigen Ausführungsformen des offenbarten Verfahrens und der offenbarten Vorrichtung können die Schalter 235, 244, 252, 254, 260, 302, 304 gemäß Methoden hergestellt werden, die im US-Pat. Nr. 6,804,502 (dem „Patent 502“) bereitgestellt werden, das durch Literaturhinweis hierin enthalten ist, und die in anderen verwandten Patenten offenbart sind. Weitere Verbesserungen der Leistung eines oder mehrerer der Schalter 235, 244, 252, 254, 260, 302, 304 können durch Implementieren der Methoden erhalten werden, die im US-Pat. Nr. 7,910,993 (dem „Patent 993“) bereitgestellt werden, das durch Literaturhinweis hierin enthalten ist, und die in anderen verwandten Patenten offenbart sind. Die Verwendung derartiger Hochleistungsschalter verringert die Nichtlinearität der Schalter und somit die nachteiligen Auswirkungen derartiger Schalter auf die Leistung des Empfängers. Bei vielen Implementierungen kann es jedoch möglich sein, Schalter zu verwenden, die Leistungseigenschaften (d. h. Linearität, Rückflussdämpfung, Schaltgeschwindigkeit, Integrierbarkeit usw.) aufweisen, die nicht so gut wie die Eigenschaften von Schaltern sind, die gemäß den in den Patenten '502 und '993 offenbarten Techniken hergestellt sind. Dementsprechend können alle oder einige der vorangehend offenbarten Schalter unter Verwendung einer beliebigen Kombination von einem oder mehreren Transistoren implementiert werden, einschließlich FETs, Bipolartransistoren (Bipolar Junction Transistors, BJTs) oder einem beliebigen anderen Halbleiterschalter. Alternativ können die Schalter durch elektromechanische oder MEMs(Micro-Electro-Mechanical Systems)-Techniken implementiert werden.
Außerdem wird der Fachmann einsehen, dass jeder der Schalter 235, 244, 252, 254, 260, 302, 304 mit einem von der LNA-Steuereinheit 217 oder einer anderen derartigen Steuereinheit gesteuert werden kann, um den Zustand jedes Schalters als Funktion des Betriebsmodus des Verstärkers (d. h. ob im Einzelmodus oder im Split-Modus) zu wählen. Derartige Steuersignale und Eingänge in die Schalter sind im Interesse der Einfachheit in den Figuren nicht gezeigt, liegen aber klar im Verständnisbereich des Fachmanns.
Verfahren
6 ist eine Darstellung eines Verfahrens gemäß einer Ausführungsform zum Verstärken eines Signals (z. B. eines CA-Signals) unter Verwendung von mehr als einem Verstärker. Das Signal wird an den Eingang der Verstärker angelegt [SCHRITT 601]. Bei manchen Ausführungsformen umfasst das Signal einen ersten und einen zweiten, nicht benachbarten Kanal. Der erste und der zweite Kanal werden als nicht benachbart betrachtet, wenn mindestens ein schmaler Frequenzbereich zwischen dem definierten Ende des Frequenzbereichs des ersten Kanals und dem definierten Anfang des Frequenzbereichs des zweiten Kanals liegt. Typischerweise ist mindestens ein dritter Kanal in dem Frequenzbereich zwischen dem Ende des ersten und dem Anfang des zweiten Kanals definiert. Der Frequenzbereich eines Kanals ist typischerweise durch Industrienormen definiert, kann jedoch in manchen Fällen durch den 3-dB-Frequenzbereich von Filtern definiert sein, die häufig zum Empfangen von über den Kanal übertragenen Signalen verwendet werden.
Das Verfahren umfasst ferner das Wählen zwischen einem Einzelmodus und einem Split-Modus [SCHRITT 603]. Bei einer Ausführungsform erfolgt die Wahl zwischen Einzelmodus und Split-Modus durch Einschalten eines Ausgangs-FET 208 in einem ersten LNA 202 und Ausschalten eines zweiten Ausgangs-FET 121 in einem zweiten LNA 204, um den Einzelmodus zu wählen [SCHRITT 605]. Bei einer derartigen Ausführungsform wird der erste Ausgangs-FET 208 eingeschaltet, indem ein LNA-Steuersignal an einen ersten Steuereingangsanschluss 216 angelegt wird, der an das Gate des Ausgangs-FET, wie etwa den in 2-5 gezeigten FET 208, gekoppelt ist. Der zweite Ausgangs-FET 212 wird ausgeschaltet, indem ein LNA-Steuersignal an einen zweiten Steuereingangsanschluss 218 angelegt wird. Ebenso erfolgt die Wahl des Split-Modus durch Anlegen von LNA-Steuersignalen an die Steueranschlüsse 216, 218, um beide Ausgangs-FETs 208, 212 einzuschalten [SCHRITT 607].
Das Verfahren umfasst ferner das Koppeln der Source eines Eingangs-FET des ersten LNA 202, wie etwa des FET 210, und der Source eines Eingangs-FET des zweiten LNA 204, wie etwa des FET 212, während des Einzelmodus [SCHRITT 609] und das Entkoppeln der zwei Sources während des Split-Modus [SCHRITT 611]. Bei einer derartigen Ausführungsform ist ein Source-Schalter 235 im Einzelmodus geschlossen und im Split-Modus geöffnet. Wenn er geschlossen ist, koppelt der Source-Schalter 235 die zwei Sources der Eingangs-FETs 210, 212. Des Weiteren ist der Drain-Schalter 260 im Einzelmodus geschlossen [SCHRITT 613] und während des Split-Modus geöffnet [SCHRITT 615].
7 ist eine Darstellung einer weiteren Ausführungsform eines Verfahrens, das das Entfernen paralleler Drain-Widerstände 306, 308 während des Einzelmodus [SCHRITT 713] umfasst. Bei einer Ausführungsform werden die Drain-Widerstände durch Öffnen der Schalter 302, 304 entfernt. Die Widerstände 306, 308 werden während des Split-Modus hinzugefügt [SCHRITT 715], indem die Schalter 302, 304 geschlossen werden. Eine derartige Ausführungsform umfasst ferner das Wählen des Widerstandswerts der Drain-Widerstände derart, dass die Ausgangsimpedanz während des Einzelmodus und des Split-Modus im Wesentlichen gleich ist.
Herstellungstechniken und Optionen
Wie für den Fachmann ohne Weiteres offensichtlich sein sollte, können verschiedene Ausführungsformen der beanspruchten Erfindung implementiert werden, um eine? Vielzahl verschiedener Spezifikationen zu genügen. Wenn nicht vorangehend anders angegeben, ist die Wahl geeigneter Komponentenwerte Entscheidungssache bei der Auslegung, und verschiedene Ausführungsformen der beanspruchten Erfindung können in einer beliebigen geeigneten IC-Technik (einschließlich aber nicht beschränkt auf MOSFET- und IGFET-Strukturen) oder in Form von diskreten oder Hybrid-Schaltungen implementiert werden. Ausführungsformen von integrierten Schaltungen können unter Verwendung beliebiger geeignete Substrate und Prozesse hergestellt werden, einschließlich aber nicht beschränkt auf Standard-Bulk-Silizium-, Silizium-auf-Isolator(Silicon-On-Insulator, SOI)-, Silizium-auf-Saphir(Silicon-on-Sapphire, SOS)-, GaN-HEMT-, GaAs-pHEMT- und MESFET-Techniken. In manchen Fällen können jedoch die erfinderischen Ideen mit einem SOI-basierten Herstellungsprozess (einschließlich SOS) und mit ähnlichen Eigenschaften aufweisenden Herstellungsprozessen besonders nützlich sein.
Es wurde eine Anzahl von Ausführungsformen der beanspruchten Erfindung beschrieben. Es versteht sich, dass verschiedene Abwandlungen vorgenommen werden können, ohne vom Gedanken und Umfang der Erfindung abzuweichen. Zum Beispiel können einige der vorangehend beschriebenen Schritte von der Reihenfolge unabhängig sein und können somit in einer anderen Reihenfolge als der beschriebenen ausgeführt werden. Des Weiteren können einige der vorangehend beschriebenen Schritte optional sein. Verschiedene mit Bezug auf die vorangehend aufgezeigten Verfahren beschriebene Tätigkeiten können auf wiederholte, serielle oder parallele Weise ausgeführt werden. Es versteht sich, dass die vorangehende Beschreibung den Umfang der beanspruchten Erfindung, der durch den Umfang der nachfolgenden Ansprüche definiert ist, veranschaulichen und nicht einschränken soll, und dass andere Ausführungsformen im Umfang der Ansprüche liegen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 15887816 [0001]
US 6804502 [0031]
US 7910993 [0031]

Claims

Ein Verstärker, der Folgendes umfasst: eine Vielzahl von rauscharmen Verstärkern (Low Noise Amplifiers, LNAs), die jeweils einen Eingangstransistor und einen Ausgangstransistor umfassen; mindestens zwei Steuereingangsanschlüsse, die jeweils an einen Ausgangstransistor eines entsprechenden der LNAs gekoppelt sind; und mindestens einen Drain-Schalter, der die Drain-Anschlüsse der Eingangstransistoren von mindestens zweien der LNAs während eines ersten Betriebsmodus verbindet und die Drain-Anschlüsse während mindestens eines zweiten Betriebsmodus trennt.
Verstärker gemäß Anspruch 1, ferner beinhaltend mindestens einen Source-Schalter, der die Source-Anschlüsse der Eingangstransistoren von mindestens zweien der LNAs während eines ersten Betriebsmodus verbindet und die Source-Anschlüsse während mindestens eines zweiten Betriebsmodus trennt.
Verstärker gemäß Anspruch 1, wobei an die Steuereingangsanschlüsse gekoppelte Signale den entsprechenden Ausgangstransistor ein- und ausschalten.
Verstärker gemäß Anspruch 1, ferner umfassend ein Gate-Kapazitätsmodul, wobei das Gate-Kapazitätsmodul einen ersten und einen zweiten Anschluss aufweist, wobei der erste Anschluss an das Gate eines assoziierten der Eingangstransistoren gekoppelt ist und der zweite Anschluss an die Source des assoziierten Eingangstransistors gekoppelt ist.
Verstärker gemäß Anspruch 4, ferner umfassend ein Steuermodul, das mindestens einen Schaltersteuersignalausgang aufweist, wobei jeder Drain-Schalter einen Schaltersteuersignaleingang aufweist, an den ein entsprechender Schaltersteuersignalausgang gekoppelt ist.
Verstärker gemäß Anspruch 4, wobei jedes Gate-Kapazitätsmodul einen Gate-Kondensator und einen Gate-Schalter umfasst, die zwischen den ersten Anschluss und den zweiten Anschluss des Gate-Kapazitätsmoduls in Reihe geschaltet sind.
Verstärker gemäß Anspruch 6, wobei der Gate-Schalter offen ist, wenn der assoziierte Transistor leitet, und geschlossen ist, wenn der assoziierte Transistor nicht leitet.
Verstärker gemäß Anspruch 1, ferner umfassend mindestens ein Gate-Kapazitätsmodul, wobei jedes Gate-Kapazitätsmodul einen ersten und einen zweiten Anschluss aufweist, wobei der erste Anschluss an das Gate eines assoziierten der Eingangstransistoren gekoppelt ist und der zweite Anschluss an Masse gekoppelt ist.
Verstärker gemäß Anspruch 8, ferner umfassend ein Steuermodul, das mindestens einen Schaltersteuersignalausgang aufweist, wobei jedes Gate-Kapazitätsmodul einen Schaltersteuersignaleingang aufweist, an den ein entsprechender Schaltersteuersignalausgang gekoppelt ist.
Verstärker gemäß Anspruch 8, wobei jedes Gate-Kapazitätsmodul einen Gate-Kondensator und einen Gate-Schalter umfasst, die zwischen den ersten Anschluss und den zweiten Anschluss des Gate-Kapazitätsmoduls in Reihe geschaltet sind.
Verstärker gemäß Anspruch 10, wobei der Gate-Schalter offen ist, wenn der assoziierte Eingangstransistor eingeschaltet ist, und geschlossen ist, wenn der assoziierte Eingangstransistor ausgeschaltet ist.
Verstärker gemäß Anspruch 1, der ferner Folgendes umfasst: eine Gegenkopplungskomponente; und einen Gegenkopplungsschalter, der mit der Gegenkopplungskomponente in Reihe geschaltet ist, wobei die Reihenkombination der Gegenkopplungskomponente und des Gegenkopplungsschalters zwischen die Source von einem der Eingangstransistoren und die Schaltungsmasse gekoppelt ist.
Verstärker gemäß Anspruch 12, wobei es sich bei der Gegenkopplungskomponente um eine Gegenkopplungsspule handelt.
Verstärker gemäß Anspruch 12, wobei der Gegenkopplungsschalter offen ist, wenn der Drain-Schalter geschlossen ist, und geschlossen ist, wenn der Drain-Schalter offen ist.
Verstärker gemäß Anspruch 12, ferner umfassend mindestens eine zweite Gegenkopplungskomponente und einen zweiten Gegenkopplungsschalter, wobei die zweite Gegenkopplungskomponente und der zweite Gegenkopplungsschalter zwischen die Source eines zweiten Eingangstransistors und Masse in Reihe geschaltet sind, und wobei der zweite Gegenkopplungsschalter geschlossen ist, wenn der erste Gegenkopplungsschalter offen ist.
Verstärker gemäß Anspruch 12, ferner umfassend ein Steuermodul, das einen Schaltersteuersignalausgang aufweist, wobei der Gegenkopplungsschalter einen Schaltersteuersignaleingang aufweist, an den der Schaltersteuersignalausgang gekoppelt ist.
Verstärker gemäß Anspruch 4, der ferner Folgendes umfasst: eine Gegenkopplungskomponente; und einen Gegenkopplungsschalter, der mit der Gegenkopplungskomponente in Reihe geschaltet ist, wobei die Reihenkombination der Gegenkopplungskomponente und des Gegenkopplungsschalters zwischen die Source von einem der Eingangstransistoren und Masse gekoppelt ist.
Verstärker gemäß Anspruch 17, wobei es sich bei der Gegenkopplungskomponente um eine Spule handelt.
Verstärker gemäß Anspruch 17, wobei jedes Gate-Kapazitätsmodul einen Gate-Kondensator und einen Gate-Schalter umfasst, die zwischen den ersten Anschluss und den zweiten Anschluss des Gate-Kapazitätsmoduls in Reihe geschaltet sind, wobei der Gegenkopplungsschalter offen ist, wenn der Drain-Schalter geschlossen ist, und geschlossen ist, wenn der Drain-Schalter offen ist, und wobei der Gate-Schalter geschlossen ist, wenn der Drain-Schalter geschlossen ist, und offen ist, wenn der Drain-Schalter offen ist.
Verstärker gemäß Anspruch 17, ferner umfassend mindestens eine zweite Gegenkopplungsspule und einen zweiten Gegenkopplungsschalter, wobei jedes Gate-Kapazitätsmodul einen Gate-Kondensator und einen Gate-Schalter umfasst, die zwischen den ersten Anschluss und den zweiten Anschluss des Gate-Kapazitätsmoduls in Reihe geschaltet sind, wobei der Gegenkopplungsschalter offen ist, wenn der Drain-Schalter geschlossen ist, und geschlossen ist, wenn der Drain-Schalter offen ist, wobei der Gate-Schalter geschlossen ist, wenn der Drain-Schalter geschlossen ist, und offen ist, wenn der Drain-Schalter offen ist, und wobei die zweite Gegenkopplungsspule und der zweite Gegenkopplungsschalter zwischen die Source eines zweiten Eingangstransistors und Masse in Reihe geschaltet sind und der zweite Gegenkopplungsschalter geschlossen ist, wenn der erste Gegenkopplungsschalter offen ist.
Verstärker gemäß Anspruch 17, ferner umfassend ein Steuermodul, das Schaltersteuersignalausgänge aufweist, wobei der Gegenkopplungsschalter einen Schaltersteuersignaleingang aufweist, an den einer der Schaltersteuersignalausgänge gekoppelt ist, und jedes Gate-Kapazitätsmodul einen Schaltersteuersignaleingang aufweist, an den einer der Schaltersteuersignalausgänge gekoppelt ist.
Ein Verfahren zum Verstärken eines Signals in mehr als einem Verstärker, das Folgendes umfasst: Koppeln des zu verstärkenden Signals an den Eingang von mindestens einem ersten und einem zweiten LNA, wobei jeder LNA einen Eingangstransistor und einen Ausgangstransistor aufweist, wobei jeder Transistor einen ersten Anschluss, einen zweiten Anschluss und einen dritten Anschluss aufweist; Koppeln des zweiten Anschlusses des Ausgangstransistors des ersten LNA an den dritten Anschluss des Eingangstransistors des ersten LNA; Koppeln des zweiten Anschlusses des Ausgangstransistors des zweiten LNA an den dritten Anschluss des Eingangstransistors des zweiten LNA; Einschalten der Ausgangstransistoren des ersten und des zweiten LNA während eines ersten Modus; Öffnen eines Schalters zwischen dem dritten Anschluss des Eingangstransistors des ersten LNA und des dritten Anschlusses des Eingangstransistors des zweiten LNA während des ersten Modus; Ausschalten von einem der Ausgangstransistoren während eines zweiten Modus; und Schließen des Schalters zwischen dem dritten Anschluss des ersten und des zweiten Eingangstransistors in dem zweiten Modus.
Verfahren gemäß Anspruch 22, das ferner Folgendes umfasst: Öffnen eines Schalters zwischen dem zweiten Anschluss des ersten Transistors und dem zweiten Anschluss des zweiten Transistors während des ersten Modus; und Schließen des Schalters zwischen dem zweiten Anschluss des ersten und des zweiten Transistors in dem zweiten Modus.
Verfahren gemäß Anspruch 22, ferner umfassend das Schließen eines Gate-Schalters, um während des zweiten Modus eine Kapazität zwischen den ersten Anschluss des ersten Transistors und den zweiten Anschluss des ersten Transistors zu platzieren, wenn der den ersten Transistor aufweisende LNA ausgeschaltet ist.
Verfahren gemäß Anspruch 24, ferner umfassend das Öffnen des Schalters, um während des ersten Modus den Kondensator von zwischen dem ersten Anschluss des ersten Transistors und dem zweiten Anschluss des ersten Transistors zu entfernen.
Verfahren gemäß Anspruch 25, wobei die Kapazität des Kondensators derart gewählt wird, dass die Eingangsimpedanz, die bei Betrachtung in den LNA gesehen wird, während des ersten Modus im Wesentlichen gleich derjenigen während des zweiten Modus ist.
Verfahren gemäß Anspruch 25, wobei es sich bei dem ersten und dem zweiten Transistor um Feldeffektransistoren handelt und es sich bei dem ersten Anschluss um das Gate handelt, es sich bei dem zweiten Anschluss um die Source handelt und es sich bei dem dritten Anschluss um den Drain handelt.
Verfahren gemäß Anspruch 22, ferner umfassend das Schließen eines Gate-Schalters, um während des zweiten Modus einen Kondensator zwischen den ersten Anschluss des ersten Transistors und Masse zu platzieren, falls der den ersten Transistor aufweisende LNA ausgeschaltet ist.
Verfahren gemäß Anspruch 28, ferner umfassend das Öffnen eines Schalters, um während des ersten Modus einen Kondensator von zwischen dem ersten Anschluss des ersten Transistors und Masse zu trennen.
Verfahren gemäß Anspruch 29, wobei die Kapazität des Kondensators derart gewählt wird, dass eine Eingangsimpedanz, die bei Betrachtung in den LNA gesehen wird, während des ersten Modus im Wesentlichen gleich derjenigen während des zweiten Modus ist.
Verfahren gemäß Anspruch 29, wobei es sich bei dem ersten und dem zweiten Transistor um Feldeffektransistoren handelt und es sich bei dem ersten Anschluss um das Gate handelt, es sich bei dem zweiten Anschluss um die Source handelt und es sich bei dem dritten Anschluss um den Drain handelt.
Verfahren gemäß Anspruch 22, ferner umfassend das Öffnen eines ersten Gegenkopplungsschalters, um den zweiten Anschluss eines von dem ersten und dem zweiten Transistor von Masse zu trennen, wenn vom ersten Modus in den zweiten Modus gewechselt wird.
Verfahren gemäß Anspruch 32, ferner umfassend das Schließen eines Gate-Schalters, um während des zweiten Modus einen Kondensator zwischen den ersten Anschluss des ersten Transistors und den zweiten Anschluss des ersten Transistors zu platzieren.
Verfahren gemäß Anspruch 32, ferner umfassend das Öffnen eines Schalters, um während des ersten Modus einen Kondensator von zwischen dem ersten Anschluss des ersten Transistors und dem zweiten Anschluss des ersten Transistors zu trennen.
Verfahren gemäß Anspruch 32, ferner umfassend das Schließen eines Gate-Schalters, um während des zweiten Modus einen Kondensator zwischen den ersten Anschluss und Masse zu platzieren.
Verfahren gemäß Anspruch 32, ferner umfassend das Öffnen eines Schalters, um während des ersten Modus einen Kondensator von zwischen dem ersten Anschluss des ersten Transistors und Masse zu trennen.