DE102022130685A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102022130685A1
DE102022130685A1 DE102022130685.2A DE102022130685A DE102022130685A1 DE 102022130685 A1 DE102022130685 A1 DE 102022130685A1 DE 102022130685 A DE102022130685 A DE 102022130685A DE 102022130685 A1 DE102022130685 A1 DE 102022130685A1
Authority
DE
Germany
Prior art keywords
film
etched
semiconductor device
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022130685.2A
Other languages
English (en)
Inventor
Taisei Sakaguchi
Noriyuki Yabuoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022130685A1 publication Critical patent/DE102022130685A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Bereitgestellt wird ein Verfahren zum Herstellen einer Halbleitervorrichtung, das imstande ist, einen Endpunkt einer Ätzung genau zu detektieren. Das Verfahren umfasst ein Ausbilden eines Halbleiterelements in einem Elementbereich eines Halbleitersubstrats, ein Hinzufügen zumindest einer Erhebung auf einer oberen Oberfläche, die eine Hauptoberfläche ist, in einem Zerteilungslinienbereich des Halbleitersubstrats, ein Ausbilden eines Films auf der oberen Oberfläche im Zerteilungslinienbereich, beim Ausbilden des Films ein Ausbilden des Films so, dass der Film eine erste Stufe einer seitlichen Oberfläche der zumindest einen Erhebung bedeckt und eine zweite Stufe auf einer oberen Oberfläche des Films aufweist, ein Durchführen einer Plasmaätzung des Films und, beim Plasmaätzen, ein Detektieren eines Endpunktes der Plasmaätzung basierend auf einem Grad einer Lichtemissionsintensität eines bei der Plasmaätzung des Films erzeugten Produkts.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Die offengelegte japanische Patentanmeldung Nr. 11-003882 offenbart ein Verfahren, bei dem ein Zwischenschicht-Isolierfilm unter Verwendung einer Plasmaätzeinrichtung geätzt wird, um ein Kontaktloch auszubilden. Das Verfahren umfasst einen Schritt zum Detektieren eines Endpunkts einer Ätzung eines Zwischenschicht-Isolierfilms unter Verwendung einer Vorrichtung zur Detektion eines Ätzendpunktes, die einen Ätzendpunkt anhand der Änderung in einem Grad einer Emissionsintensität von Licht einer spezifischen Wellenlänge misst, das aus einem Plasmabereich einer Plasmaätzvorrichtung emittiert wird.
  • Wenn der Endpunkt der Ätzung basierend auf dem Grad einer Intensität einer Lichtemission des bei der Ätzung erzeugten Produkts detektiert wird, wird, falls der Grad einer Intensität einer Lichtemission niedrig ist, die Genauigkeit einer Detektion des Endpunkts der Ätzung verringert.
  • ZUSAMMENFASSUNG
  • Ein Ziel der vorliegenden Offenbarung besteht darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, das in der Lage ist, einen Grad der Intensität einer Lichtemission eines bei einer Ätzung erzeugten Produkts zu intensivieren bzw. zu verstärken und dadurch den Endpunkt der Ätzung mit hoher Genauigkeit zu detektieren.
  • In dem Verfahren zum Herstellen der Halbleitervorrichtung wird ein Halbleiterelement in einem Elementbereich eines Halbleitersubstrats ausgebildet, wird zumindest eine Erhebung auf einer oberen Oberfläche, die eine Hauptoberfläche ist, in einem Zerteilungslinienbereich des Halbleitersubstrats hinzugefügt, wird ein Film auf der oberen Oberfläche im Zerteilungslinienbereich ausgebildet und wird eine Plasmaätzung des Films durchgeführt. Beim Ausbilden des Films wird der Film so ausgebildet, dass der Film eine erste Stufe einer seitlichen Oberfläche der zumindest einen Erhebung bedeckt und eine zweite Stufe auf einer oberen Oberfläche des Films aufweist. Beim Plasmaätzen wird ein Endpunkt der Plasmaätzung basierend auf einem Grad einer Lichtemissionsintensität eines beim Plasmaätzen des Films erzeugten Produkts detektiert.
  • Gemäß der vorliegenden Offenbarung wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, das imstande ist, einen Endpunkt einer Ätzung genau zu detektieren.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Darstellung, die einen Zustand während einer Herstellung in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer ersten Ausführungsform veranschaulicht;
    • 2 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 3 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 4 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 5 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 6 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 7 ist eine Darstellung, die einen Zustand während einer Herstellung in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform veranschaulicht;
    • 8 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 9 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 10 ist eine Darstellung, die einen Zustand während einer Herstellung im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform veranschaulicht;
    • 11 ist eine Darstellung, die ein Beispiel einer Anordnung von in einem Zerteilungslinienbereich angeordneten Erhebungen veranschaulicht;
    • 12 ist eine Darstellung, die die Halbleitervorrichtung der ersten Ausführungsform veranschaulicht;
    • 13 ist eine Darstellung, die einen Elementbereich und einen Zerteilungslinienbereich eines Halbleitersubstrats veranschaulicht; und
    • 14 ist ein Flussdiagramm des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <A. Erste Ausführungsform>
  • <A-1. Einführung>
  • Ätzen ist eines der Verfahren, die genutzt werden, wenn Halbleitervorrichtungen hergestellt werden. Beispielsweise wird eine Plasmaätzung genutzt, wenn ein Kontaktloch in einem Zwischenschicht-Isolierfilm ausgebildet wird.
  • Wenn die Ätzzeit kurz ist, wird die Ätzung nicht hinreichend durchgeführt, und dies verursacht beispielsweise insofern ein Problem, als das Kontaktloch den Diffusionsbereich oder die untere Schichtverdrahtung nicht erreichen kann, was zu einer Nicht-Leitung führt. Wenn auf der anderen Seite die Ätzzeit lang ist, wird die Ätzung übermäßig durchgeführt und verursacht dies beispielsweise insofern ein Problem, als der Diffusionsbereich oder die untere Schichtverdrahtung überätzt wird, was der Basisschicht eine Schädigung in einem ziemlichen Umfang zufügt. Dies sind die Probleme, die schwer zu unterdrücken bzw. unterbinden sind, falls die Ätzung nach einer vorbestimmten verstrichenen Zeit enden soll.
  • Eines der Verfahren, um die Ätzung zu einem geeigneteren Zeitpunkt zu beenden, besteht darin, einen Ätzendpunkt-Detektor (worauf hier im Folgenden einfach als EPD verwiesen wird) zu nutzen, um den Endpunkt einer Ätzung basierend auf einem Grad einer Lichtemissionsintensität eines Produkts beim Ätzen zu bestimmen. Wenn jedoch die zu ätzende Fläche (das heißt die Öffnungsfläche des Resists, das zum Ätzen genutzt wird) klein ist und der Grad einer Lichtemissionsintensität des Produkts, die aus dem Plasmabereich beim Ätzen emittiert wird, niedrig ist, ist beispielsweise in einem Fall, in dem ein Kontaktloch durch Ätzen gebildet wird, der genaue Ätzendpunkt schwer zu detektieren, selbst wenn ein EPD genutzt wird.
  • Im Folgenden wird hierin in der vorliegenden Ausführungsform ein Verfahren zum genauen Detektieren eines Endpunkts einer Ätzung beschrieben, indem als Beispiel ein Fall genommen wird, in dem ein Kontaktloch durch Ätzen in einem Elementbereich ausgebildet wird. Das im Folgenden beschriebene Verfahren ist jedoch auf andere als den Fall, in dem ein Kontaktloch durch Ätzen ausgebildet wird, anwendbar. Beispielsweise ist das Verfahren auf einen Fall anwendbar, in dem eine erste Metallschicht und eine zweite Metallschicht auf einem Halbleitersubstrat ausgebildet werden und ein Durchgangsloch zum Verbinden der ersten Metallschicht und der zweiten Metallschicht ausgebildet wird.
  • <A-2. Herstellungsverfahren>
  • 14 ist ein Flussdiagramm eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
  • In Schritt S1 wird zunächst ein Halbleitersubstrat 3 präpariert. Wie in 13 veranschaulicht ist, weist das Halbleitersubstrat 3 Elementbereiche 1 und einen Zerteilungslinienbereich 2 auf. Im Folgenden wird als Beispiel ein Fall beschrieben, in dem das Halbleitersubstrat 3 ein Halbleitersubstrat aus einem Silizium-Halbleiter ist. Das Halbleitersubstrat 3 kann jedoch ein Halbleitersubstrat aus einem anderen Halbleiter als dem Silizium-Halbleiter sein. Beispielsweise kann es sich bei dem Halbleitersubstrat 3 um ein Halbleitersubstrat aus einem SiC-Halbleiter oder einem GaN-Halbleiter handeln. Das Halbleitersubstrat 3 weist eine Hauptoberfläche und die andere Hauptoberfläche auf, die einander entgegengesetzt sind.
  • Das Halbleitersubstrat 3 ist beispielsweise ein Silizium-Halbleitersubstrat vom n-Typ. Auch wenn ein Silizium-Halbleitersubstrat vom p-Typ als das Halbleitersubstrat 3 verwendet wird, kann eine Halbleitervorrichtung mit denselben Funktionen und Effekten wie denjenigen hergestellt werden, die ein Silizium-Halbleitersubstrat vom n-Typ als das Halbleitersubstrat 3 nutzt. Wenn ein Silizium-Halbleitersubstrat vom p-Typ als das Halbleitersubstrat 3 verwendet wird, ist der Leitfähigkeitstyp jedes Bereichs in der herzustellenden Halbleitervorrichtung demjenigen, wenn das Halbleitersubstrat 3 ein Silizium-Halbleitersubstrat vom n-Typ ist, entgegengesetzt.
  • Die Konzentration von im Halbleitersubstrat 3 enthaltenen Verunreinigungen bzw. Störstellen wird entsprechend der Durchbruchspannung der herzustellenden Halbleitervorrichtung geeignet ausgewählt. Das Halbleitersubstrat 3 enthält zum Beispiel Arsen oder Phosphor als Störstellen vom n-Typ. Die Konzentration der Störstellen vom n-Typ im Halbleitersubstrat 3 beträgt zum Beispiel 1,0E+12/cm3 bis 1,0E+15/cm3.
  • Als Nächstes wird in Schritt S2 in jedem der Elementbereiche 1 des Halbleitersubstrats 3 eine Struktur des Halbleiterelements zum Teil ausgebildet. In Schritt S2 wird durch beispielsweise einen Schritt wie etwa eine lonenimplantation oder epitaktisches Wachstum die Struktur der Halbleitervorrichtung zum Teil ausgebildet. Jeder Elementbereich 1 umfasst einen aktiven Bereich, durch ein Hauptstrom fließt, und einen Abschlussbereich, um die Durchbruchspannung der Halbleitervorrichtung aufrecht zu erhalten. In Draufsicht umgibt der Abschlussbereich den aktiven Bereich. Beispielsweise kann eine bekannte Struktur zum Aufrechterhalten der Durchbruchspannung geeignet ausgewählt und im Abschlussbereich angeordnet werden. Wie in 13 veranschaulicht ist, ist im Halbleitersubstrat 3 jeder Elementbereich 1 von einem Zerteilungslinienbereich 2 umgeben. Das heißt, der aktive Bereich ist vom Zerteilungslinienbereich 2 umgeben.
  • Als Nächstes werden in Schritt S3 Erhebungen 4 auf einer oberen Oberfläche 3a ausgebildet, die eine Hauptoberfläche des Zerteilungslinienbereichs 2 ist, wie in 1, 10 und 11 veranschaulicht ist. 11 ist eine vergrößerte Ansicht, die den Bereich 20 von 13 veranschaulicht, und ist eine Darstellung, die ein Beispiel der Anordnung der Erhebungen 4 in der Ebene veranschaulicht. 1 ist eine entlang der Linie A-A von 11 genommene Querschnittsansicht. 10 ist eine vergrößerte Ansicht, die die Umgebung der Erhebungen 4 in 1 veranschaulicht, und ist eine Darstellung, die ein Beispiel einer detaillierten Konfiguration der Erhebungen 4 veranschaulicht.
  • Wie in 11 veranschaulicht ist, sind im Zerteilungslinienbereich 2 beispielsweise zumindest einige der Vielzahl von Erhebungen 4 nebeneinander in der X-Richtung, die eine bestimmte Richtung in der Ebene des Halbleitersubstrats 3 ist, ausgebildet.
  • Wie in 11 veranschaulicht ist, sind zumindest einige der Vielzahl von Erhebungen 4 beispielsweise nebeneinander in der X-Richtung und in der die X-Richtung schneidenden Y-Richtung in der Ebene des Halbleitersubstrats 3 im Zerteilungslinienbereich 2 ausgebildet, um als Ganzes eine Matrix auszubilden.
  • Zusätzlich zu denjenigen, die wie in 11 veranschaulicht angeordnet sind, können ferner die Erhebungen 4 angeordnet werden.
  • Ein zu ätzender Film 5 (siehe 2), der im später beschriebenen Schritt S4 so ausgebildet wird, dass der zu ätzende Film 5 Stufen 4a der seitlichen Oberfläche der Erhebungen 4 bedeckt, wird dreidimensional ausgebildet, indem die Formen der Erhebungen 4 nachvollzogen bzw. nachgezeichnet werden. Infolgedessen wird die Oberfläche der oberen Oberfläche des zu ätzenden Films 5, das heißt die zu ätzende Fläche, größer als die Fläche des zu ätzenden Films 5 in Draufsicht gemacht. Die Vergrößerung der Oberfläche der oberen Oberfläche des zu ätzenden Films 5 erhöht den Grad einer Lichtemissionsintensität des Produkts stärker, das durch den zu ätzenden Film 5, der beim später beschriebenen Plasmaätzen in Schritt S5 geätzt wird, erzeugt wird. Das feine Anordnen der Erhebungen 4 in der Richtung in der Ebene vergrößert die Oberfläche der oberen Oberfläche des zu ätzenden Films 5. Beispielsweise werden, wie in 11 veranschaulicht ist, vier oder mehr Erhebungen 4 in einem quadratischen Bereich 21 mit einer Seitenlänge des 10-Fachen der Größe der Stufe 4a der Erhebung 4 auf der oberen Oberfläche 3a im Zerteilungslinienbereich 2 ausgebildet.
  • Jede beliebige Anordnung der Erhebungen 4 kann übernommen werden, solange die Oberfläche der oberen Oberfläche des in Schritt S4 ausgebildeten, zu ätzenden Films 5 vergrößert wird. Die Erhebungen 4 können im Zerteilungslinienbereich 2 streifenförmig angeordnet werden. Eine Erhebung 4 kann auch beispielsweise eine Erhebung mit einer feinen Struktur innerhalb der Ebene sein.
  • Die Erhebungen 4 können, wie in 1 veranschaulicht ist, eine bündige bzw. ebene seitliche Oberfläche aufweisen und müssen nicht unbedingt eine ebene seitliche Oberfläche aufweisen. Wie in 8 veranschaulicht ist, kann es sich bei der Erhebung 4 um eine Erhebung handeln, bei der sich die in der Richtung in der Ebene eingenommenen Flächen je nach den Positionen in der Höhenrichtung unterscheiden und eine Stufe 4b der seitlichen Oberfläche eine treppenartige Stufe ist. In 8 kann, obgleich ein Fall veranschaulicht ist, in dem die Stufe 4b der seitlichen Oberfläche der Erhebung 4 eine treppenartige Stufe mit zwei Treppenstufen ist, die Stufe der seitlichen Oberfläche der Erhebung 4 eine treppenartige Stufe mit drei oder mehr Treppenstufen sein. Da die Stufe 4b eine treppenartige Stufe ist, vergrößert dies die Oberfläche der oberen Oberfläche des zu ätzenden Films 5, der durch Nachzeichnen der Form der Erhebung 4 gebildet wird.
  • Wie in 10 veranschaulicht ist, umfasst die Erhebung 4 beispielsweise eine Tetraethylorthosilikat-(TEOS-)Schicht 11, eine SiN-Schicht 10 und eine Polysiliziumschicht 12. Die TEOS-Schicht 11, die SiN-Schicht 10 und die Polysiliziumschicht 12 sind von der Seite nahe dem Halbleitersubstrat 3 in der Reihenfolge der TEOS-Schicht 11, der SiN-Schicht 10 und der Polysiliziumschicht 12 laminiert. Obgleich in 1 nicht veranschaulicht, kann ein Film, in dem eine TEOS-Schicht, eine SiN-Schicht und eine Polysiliziumschicht laminiert sind, auf dem aktiven Bereich des Elementbereichs 1 in der gleichen Art und Weise wie die Erhebungen 4 auf dem Zerteilungslinienbereich 2 ausgebildet werden, die in 10 veranschaulicht sind. Beispielsweise werden im aktiven Bereich eine TEOS-Schicht als ein Zwischenschicht-Isolierfilm, eine SiN-Schicht als ein Unterlage-Isolierfilm und eine Polysiliziumschicht als ein Widerstand ausgebildet. Die Erhebung 4 wird als eine Erhebung ausgebildet, in der die TEOS-Schicht 11, die SiN-Schicht 10 und die Polysiliziumschicht 12 beispielsweise in dem gleichen Prozess laminiert werden, in dem die TEOS-Schicht, die SiN-Schicht und die Polysiliziumschicht auf dem aktiven Bereich laminiert werden. Indem man die Erhebung 4 im gleichen Prozess wie die Ausbildung der Filme im aktiven Bereich ausbildet, kann die Erhebung 4 im Zerteilungslinienbereich 2 unter geringen Herstellungskosten angeordnet werden. Von der Vielzahl von Erhebungen 4 kann es sich bei einigen um die TEOS-Schicht 11, die SiN-Schicht 10 und die Polysiliziumschicht 12 enthaltende Erhebungen handeln.
  • Als Nächstes wird in Schritt S4 der zu ätzende Film 5 wie in 2 und 6 veranschaulicht ausgebildet. 6 ist eine vergrößerte Ansicht, die die Umgebung der Erhebungen 4 in 2 veranschaulicht. Der zu ätzende Film 5 wird so ausgebildet, dass der zu ätzende Film 5 die Stufen 4a der seitlichen Oberflächen der Erhebungen 4 bedeckt. Durch die Ausbildung in dieser Art und Weise werden auch Stufen 5a auf der oberen Oberfläche des zu ätzenden Films 5 ausgebildet. Infolgedessen nimmt im Vergleich mit dem Fall, in dem die Erhebungen 4 fehlen, die Oberfläche der oberen Oberfläche des zu ätzenden Films 5 zu.
  • Der zu ätzende Film 5 ist beispielsweise ein TEOS-Film. Der zu ätzende Film 5 kann ein eine Vielzahl von Schichten umfassender Film sein. Der zu ätzende Film 5 umfasst beispielsweise eine TEOS-Schicht 8a, eine Spin-On-Glas-(SOG-)Schicht 9 und eine TEOS-Schicht 8b, wie in 9 veranschaulicht ist.
  • Als Nächstes wird in Schritt S5 eine Plasmaätzung des zu ätzenden Films 5 durchgeführt. Wenn die Plasmaätzung des zu ätzenden Films 5 durchgeführt wird, wird auf dem zu ätzenden Film 5 vorher wie in 3 veranschaulicht ein Fotoresist 6 ausgebildet. Das Fotoresist 6 wird so ausgebildet, dass das Fotoresist 6 in den Bereichen, in denen das Kontaktloch 7 ausgebildet wird (siehe 4), und den Bereichen des Zerteilungslinienbereichs 2, in denen die Erhebungen 4 angeordnet sind, Öffnungen aufweist.
  • In Schritt S5 werden ein Teilbereich des zu ätzenden Films 5, der dem Kontaktloch 7 entspricht, und Teilbereiche des zu ätzenden Films 5 um die Erhebungen 4 herum geätzt. Der Teilbereich des zu ätzenden Films 5, der auf der oberen Oberfläche 3a des Elementbereichs 1 ausgebildet ist, wird selektiv geätzt, und das Kontaktloch 7 ist, wie in 4 veranschaulicht ist, in dem zu ätzenden Film 5 ausgebildet, nachdem Schritt S5 endet.
  • Beim Plasmaätzen von Schritt S5 enthält das aus dem Plasmabereich emittierte Licht die Lichtemission des Produkts, das durch den zu ätzenden Film 5, der gerade plasmageätzt wird, erzeugt wird. In Schritt S5 wird der Grad einer Intensität der Lichtemission des Produkts, das durch den zu ätzenden Film 5, der gerade plasmageätzt wird, erzeugt wird, detektiert, und der Ätzendpunkt wird basierend auf dem Grad der Intensität der Lichtemission detektiert. Wenn beispielsweise der TEOS-Film, der der zu ätzende Film 5 ist, unter Verwendung eines Plasmas eines CF4 enthaltenden Gases geätzt wird, wird der Ätzendpunkt basierend auf dem Grad der Intensität der Lichtemission von SiF4 detektiert, das durch die Reaktion SiO2+4F→SiF4+O2 erzeugt wird.
  • Der Grad einer Intensität der Lichtemission des Produkts, das durch den zu ätzenden Film 5, der gerade geätzt wird, erzeugt wird, wird unter Verwendung beispielsweise eines EPD detektiert. In Schritt S5 wird beispielsweise ein Referenzwert für den Grad einer Lichtemissionsintensität des Produkts, das durch den zu ätzenden Film 5, der gerade geätzt wird, erzeugt wird, vorher festgelegt, und, wenn der Grad der Lichtemissionsintensität des Produkts, das durch den zu ätzenden Film 5, der gerade geätzt wird, erzeugt wird, unter den Referenzwert fällt, wird bestimmt, dass die Ätzung des zu ätzenden Films 5 abgeschlossen wurde, und wird die Plasmaätzung beendet.
  • Der zu ätzende Film 5 wird so ausgebildet, dass der zu ätzende Film 5 die Stufe 4a bedeckt und die Oberfläche der oberen Oberfläche des zu ätzenden Films 5 zunimmt; daher nimmt der Grad einer Lichtemissionsintensität des Produkts zu, das durch den zu ätzenden Film 5, der gerade geätzt wird, erzeugt wird. Der Ätzendpunkt kann daher mit hoher Genauigkeit detektiert werden. Auch wenn beispielsweise die Fläche, wo der zu ätzende Film 5 geätzt wird, im Elementbereich 1 klein ist, kann der Ätzendpunkt mit hoher Genauigkeit detektiert werden.
  • Als Nächstes wird in Schritt S6 die restliche Struktur der Halbleitervorrichtung gebildet. Infolgedessen wird, wie in 5 veranschaulicht ist, das Halbleiterelement 101 im Elementbereich 1 ausgebildet. In Schritt S6 wird beispielsweise, wie in 5 veranschaulicht ist, eine Elektrode 13 so ausgebildet, dass die Elektrode 13 durch das Kontaktloch 7 hindurchgeht und mit dem Halbleitersubstrat 3 elektrisch verbunden ist. In 5 sind die Struktur innerhalb des Halbleitersubstrats 3 und die Struktur auf der Seite der unteren Oberfläche des Halbleitersubstrats 3 weggelassen.
  • Als Nächstes wird in Schritt S7 das Zerteilen entlang dem Zerteilungslinienbereich 2 durchgeführt. Als Ergebnis wird eine individualisierte bzw. vereinzelte Halbleitervorrichtung erhalten.
  • Wie oben beschrieben wurde, wird im Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform auf der oberen Oberfläche 3a im Zerteilungslinienbereich 2 zumindest eine Erhebung 4 hinzugefügt, wird der zu ätzende Film 5 auf der oberen Oberfläche 3a im Zerteilungslinienbereich 2 so ausgebildet, dass der zu ätzende Film 5 die Stufe 4a der seitlichen Oberfläche der zumindest einen Erhebung 4 bedeckt, und so, dass die obere Oberfläche des zu ätzenden Films 5 die Stufe 5a aufweist. Beim Plasmaätzen des zu ätzenden Films 5 wird dann der Endpunkt der Plasmaätzung basierend auf dem Grad einer Lichtemissionsintensität des Produkts detektiert, das beim Plasmaätzen des zu ätzenden Films 5 erzeugt wird. Der zu ätzende Film 5, der so ausgebildet wird, dass er die Stufe 4a bedeckt, wird so ausgebildet, dass die obere Oberfläche des zu ätzenden Films 5 die Stufe 5a aufweist. Die Oberfläche der oberen Oberfläche des zu ätzenden Films 5 nimmt um den Umfang der Stufe 5a zu, und die Oberfläche der oberen Oberfläche des zu ätzenden Films 5 wird größer als die Fläche des zu ätzenden Films 5 in Draufsicht. Dies erhöht die Menge des zu ätzenden Films 5, der beim Ätzen von Schritt S5 geätzt wird, so dass die daraus abgeleiteten Reaktionsprodukte zunehmen, was den Grad der Lichtemissionsintensität der Reaktionsprodukte verstärkt. Dies ermöglicht die genaue Detektion des Endpunkts beim Ätzen. Die genaue Detektion des Endpunktes beim Ätzen stellt beispielsweise die Unterdrückung einer unzureichenden Ätzung und die Unterdrückung einer übermäßigen Ätzung der Basisschicht sicher.
  • Das Plasmaätzen in Schritt S5 kann anisotropes Ätzen oder isotropes Ätzen sein. Im Fall einer isotropen Ätzung bleibt, wie in 12 veranschaulicht ist, der zu ätzende Film 5 nicht auf den Seitenwänden der Erhebungen 4 zurück, und die Lichtemission des durch das Plasmaätzen des zu ätzenden Films 5 erzeugten Produkts wird stark gedämpft, was die genauere Detektion des Endpunktes erlaubt.
  • Wenn das Plasmaätzen in Schritt S5 isotropes Ätzen ist, wird eine Halbleitervorrichtung 100 erhalten, bei der der Zerteilungslinienbereich 2 um den Elementbereich 1 herum angeordnet ist, auf dem das Halbleiterelement in Draufsicht ausgebildet ist, zumindest eine Erhebung 4 auf der oberen Oberfläche 3a im Zerteilungslinienbereich 2 angeordnet ist und jede der zumindest einen Erhebung 4 nicht mit einem Film versehen ist, der deren seitliche Oberflächen bedeckt. Zumindest eine der zumindest einen Erhebung 4 umfasst beispielsweise die TEOS-Schicht 11, die SiN-Schicht 10 und die Polysiliziumschicht 12. Die Halbleitervorrichtung 100 kann das gesamte Halbleitersubstrat 3 vor einem Zerteilen umfassen oder jeder, durch Zerteilen vereinzelte Elementbereich 1 sein. Beim Zerteilen wird das Halbleitersubstrat 3 nicht notwendigerweise im gesamten Zerteilungslinienbereich 2 geschnitten, sondern kann in einem Bereich geschnitten werden, der schmaler als die Breite des Zerteilungslinienbereichs 2 ist. Daher weist die Halbleitervorrichtung 100 nach dem Zerteilen und Vereinzeln beispielsweise einen Zerteilungslinienbereich 2 auf ihrem äußeren peripheren Teilbereich und zumindest eine Erhebung 4 auf der oberen Oberfläche 3a im Zerteilungslinienbereich 2 auf. Jede der zumindest einen Erhebung 4 ist nicht mit einem deren seitliche Oberflächen bedeckenden Film versehen.
  • <B. Zweite Ausführungsform>
  • In einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird wie in 7 veranschaulicht eine Vertiefung 30 im Halbleitersubstrat 3 ausgebildet. Mit Ausnahme der Ausbildung der Vertiefung 30 ist das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform das Gleiche wie das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • Beispielsweise wird nach Ausbilden der Erhebung 4 in Schritt S3 und vor Ausbilden des zu ätzenden Films in Schritt S4 die Vertiefung 30 durch Ätzen eines Bereichs gebildet, in dem die Erhebung 4 auf der oberen Oberfläche 3a des Halbleitersubstrats 3 nicht ausgebildet ist. Beispielsweise wird auch vor einem Ausbilden der Erhebung 4 in Schritt S3 die Vertiefung 30 ausgebildet, indem ein anderer Bereich als der Bereich geätzt wird, in dem die Erhebung 4 auf der oberen Oberfläche 3a des Halbleitersubstrats 3 ausgebildet werden soll, und wird dann die Erhebung 4 in Schritt S3 gebildet.
  • Das Ausbilden der Vertiefung 30 vergrößert die Stufe der seitlichen Oberfläche der Erhebung 4, und infolgedessen vergrößert sich die Oberfläche der oberen Oberfläche des zu ätzenden Films 5, der so ausgebildet wird, dass der zu ätzende Film 5 die seitliche Oberfläche der Erhebung 4 bedeckt. Dies erhöht noch die Menge des zu ätzenden Films 5, der beim Ätzen von Schritt S5 geätzt wird, so dass die daraus abgeleiteten Reaktionsprodukte stärker zunehmen, was den Grad einer Lichtemissionsintensität der Reaktionsprodukte noch verstärkt. Dies ermöglicht die genauere Detektion des Endpunktes beim Ätzen. Dies stellt beispielsweise die Unterdrückung einer unzureichenden Ätzung und die Unterdrückung einer übermäßigen Ätzung der Basisschicht sicher.
  • Die Ausführungsformen können kombiniert, geeignet modifiziert oder weggelassen werden, ohne vom Umfang der Offenbarung abzuweichen.
  • Obgleich die Offenbarung im Detail veranschaulicht und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 11003882 [0002]

Claims (9)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, aufweisend: Ausbilden eines Halbleiterelements (101) in einem Elementbereich (1) eines Halbleitersubstrats (3); Hinzufügen zumindest einer Erhebung (4) auf einer oberen Oberfläche (3a), die eine Hauptoberfläche ist, in einem Zerteilungslinienbereich (2) des Halbleitersubstrats (3); Ausbilden eines Films (5) auf der oberen Oberfläche (3a) im Zerteilungslinienbereich (2); beim Ausbilden des Films (5), Ausbilden des Films (5) so, dass der Film (5) eine erste Stufe (4a, 4b) einer seitlichen Oberfläche der zumindest einen Erhebung (4) bedeckt und eine zweite Stufe (5a) auf einer oberen Oberfläche des Films (5) aufweist; Durchführen einer Plasmaätzung des Films (5); und beim Plasmaätzen, Detektieren eines Endpunktes der Plasmaätzung basierend auf einem Grad einer Lichtemissionsintensität eines beim Plasmaätzen des Films (5) erzeugten Produkts.
  2. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei beim Ausbilden des Films (5) der Film (5) auch auf der oberen Oberfläche (3a) im Elementbereich (1) ausgebildet wird und beim Plasmaätzen des Films (5) ein Teilbereich, der auf der oberen Oberfläche (3a) im Elementbereich (1) ausgebildet ist, selektiv geätzt wird.
  3. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1 oder 2, wobei vor einem Ausbilden der zumindest einen Erhebung (4) im Zerteilungslinienbereich (2) ein anderer Bereich als ein Bereich, dem die zumindest eine Erhebung (4) auf der oberen Oberfläche (3a) hinzugefügt werden soll, geätzt wird oder nach einem Ausbilden der zumindest einen Erhebung (4) und vor einem Ausbilden des Films (5) der andere Bereich als ein Bereich, dem die zumindest eine Erhebung (4) auf der oberen Oberfläche (3a) hinzugefügt ist, geätzt wird, wodurch die erste Stufe (4a, 4b) vergrößert wird.
  4. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Stufe (4a) eine treppenartige Stufe mit zwei oder mehr Treppenstufen ist.
  5. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Film (5) eine erste TEOS-Schicht (8a), eine SOG-Schicht (9) und eine zweite TEOS-Schicht (8b) umfasst.
  6. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei es sich bei der zumindest einen Erhebung um eine Vielzahl von Erhebungen (4) handelt und einige der Vielzahl von Erhebungen (4) auf der oberen Oberfläche (3a) im Zerteilungslinienbereich (2) des Halbleitersubstrats (3) in einer ersten Richtung in einer Ebene der oberen Oberfläche (3a) angeordnet werden.
  7. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei es sich bei der zumindest einen Erhebung um eine Vielzahl von Erhebungen (4) handelt und einige der Vielzahl von Erhebungen (4) nebeneinander auf der oberen Oberfläche (3a) im Zerteilungslinienbereich (2) des Halbleitersubstrats (3) in einer ersten Richtung und in einer die erste Richtung schneidenden zweiten Richtung in einer Ebene der oberen Oberfläche (3a) angeordnet werden, um als Ganzes eine Matrix zu bilden.
  8. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei es sich bei der zumindest einen Erhebung um eine Vielzahl von Erhebungen (4) handelt und vier oder mehr der Vielzahl von Erhebungen (4) in einem quadratischen Bereich (21) der oberen Oberfläche (3a) im Zerteilungslinienbereich (2) des Halbleitersubstrats (3) angeordnet werden, wobei der quadratische Bereich (21) eine Seitenlänge des 10-Fachen einer Größe der ersten Stufe (4a, 4b) hat.
  9. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei zumindest eine der zumindest einen Erhebung (4) eine Polysiliziumschicht (12), eine SiN-Schicht (10) und eine TEOS-Schicht (11) umfasst.
DE102022130685.2A 2021-12-03 2022-11-21 Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE102022130685A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021197041A JP2023082980A (ja) 2021-12-03 2021-12-03 半導体装置の製造方法
JP2021-197041 2021-12-03

Publications (1)

Publication Number Publication Date
DE102022130685A1 true DE102022130685A1 (de) 2023-06-07

Family

ID=86382018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022130685.2A Pending DE102022130685A1 (de) 2021-12-03 2022-11-21 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
JP (1) JP2023082980A (de)
CN (1) CN116230568A (de)
DE (1) DE102022130685A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113882A (ja) 1997-06-12 1999-01-06 Sony Corp コンタクトホール形成のための層間絶縁膜のエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113882A (ja) 1997-06-12 1999-01-06 Sony Corp コンタクトホール形成のための層間絶縁膜のエッチング方法

Also Published As

Publication number Publication date
JP2023082980A (ja) 2023-06-15
CN116230568A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102012108478A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102017203982A1 (de) Halbleitervorrichtung
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102009023417B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1901665C3 (de) Verfahren zur Herstellung und Prüfung monolithisch integrierter Halbleiterschaltungen
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE102017118957A1 (de) Herstellen eines superjunction-transistorbauelements
DE102022130685A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2205991A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
EP3376547A1 (de) Leuchtdiode
DE69029068T2 (de) Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis
DE69901752T2 (de) Methode zur Herstellung eines Bipolartransistors mit Eigenschaften zur Unterdrückung der Verschlechterung von Transistor-Charakteristiken
DE102021102984A1 (de) Hall-sensorvorrichtungen und verfahren zum bilden von hall-sensorvorrichtungen
DE112015006951T5 (de) Halbleitervorrichtung
DE102022208175B3 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE2414222A1 (de) Verfahren zur herstellung eines transistors
DE2028632C3 (de) Zenerdiode
DE2527191A1 (de) Thyristor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication