DE102022118202A1 - Konforme Leistungsabgabestrukturen von 3D-gestapelten Die-Baugruppen - Google Patents

Konforme Leistungsabgabestrukturen von 3D-gestapelten Die-Baugruppen Download PDF

Info

Publication number
DE102022118202A1
DE102022118202A1 DE102022118202.9A DE102022118202A DE102022118202A1 DE 102022118202 A1 DE102022118202 A1 DE 102022118202A1 DE 102022118202 A DE102022118202 A DE 102022118202A DE 102022118202 A1 DE102022118202 A1 DE 102022118202A1
Authority
DE
Germany
Prior art keywords
power
power plane
die
plane
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022118202.9A
Other languages
English (en)
Inventor
Feras Eid
Aleksandar Aleksov
Adel Elsherbini
Henning Braunisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022118202A1 publication Critical patent/DE102022118202A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine konforme Leistungsabgabestruktur, eine dreidimensionale (3D) gestapelte Die-Baugruppe, ein System einschließlich, welche die 3D-gestapelte Die-Baugruppe beinhaltet, und ein Verfahren zum Bilden der konformen Leistungsabgabestruktur. Die Leistungsabgabestruktur beinhaltet ein Gehäusesubstrat, einen Die, der an das Gehäusesubstrat angrenzt und mit diesem elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine zweite Leistungsebene, die mindestens teilweise innerhalb von Vertiefungen liegt, die durch die erste Leistungsebene definiert sind, und die eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene.

Description

  • HINTERGRUND
  • Bei den heutigen dreidimensional (3D) gestapelten Die-Baugruppen wird eine Vergussmasse verwendet, um die Dies in den unterschiedlichen 3D-Ebenen zu verkapseln. Die Dicke der Vergussmasse ist typischerweise um Größenordnungen größer als jene der Leiterbahnen oder Leistungsebenen innerhalb der verschiedenen Schichten des 3D-Stapels. Diese Architektur leidet unter Herausforderungen für die Wärmeverwaltung, da die Vergussmasse üblicherweise eine niedrige Wärmeleitfähigkeit (üblicherweise weniger als ~1 W/m K) aufweist und eine schlechte Wärmeübertragung von den Dies verursachen kann, insbesondere von jenen in den unteren Ebenen der 3D-Struktur (die an das Gehäusesubstrat angrenzen) in einer Richtung zu der thermischen Lösung, wie zum Beispiel zu einem Wärmeleitmaterial (TIM: Thermal Interface Material), auf der Oberseite des 3D-Stapels. Zudem sind Leistungsabgabeverbindungen zu den oberen Dies üblicherweise immer in Form von Vergussdurchkontaktierungen (TMVs: Through Mold Durchkontaktierungen) in der Vergussschicht oder Silicium-Durchkontaktierungen (TSVs: Through Silicon Durchkontaktierungen) in den unteren Dies implementiert.
  • Figurenliste
    • 1 veranschaulicht ein beispielhaftes System, das eine erste Ebene eines 3D gestapelten Dies, der eine Leistungsebene und einen darin in eine Vergussmasse eingebetteten Die beinhaltet.
    • 2 veranschaulicht ein beispielhaftes System, das eine konforme Leistungsabgabestruktur gemäß einer ersten Ausführungsform der vorliegenden Offenbarung beinhaltet.
    • 3 veranschaulicht ein beispielhaftes System, das eine konforme Leistungsabgabestruktur gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung beinhaltet.
    • 4 veranschaulicht ein beispielhaftes System, das eine konforme Leistungsabgabestruktur gemäß einer dritten Ausführungsform der vorliegenden Offenbarung beinhaltet.
    • 5 veranschaulicht eine vergrößerte Ansicht einer Kaltgasspritzstruktur.
    • 6A und 6B veranschaulichen Stufen eines Prozesses gemäß einigen Ausführungsformen.
    • 7 veranschaulicht ein beispielhaftes System, das eine konforme Leistungsabgabestruktur gemäß einer modifizierten Version der ersten Ausführungsform der vorliegenden Offenbarung beinhaltet.
    • 8 ist eine Draufsicht auf einen Wafer und auf Dies, die gemäß beliebigen der hier offenbarten Ausführungsformen in einer mikroelektronischen Baugruppe enthalten sein können.
    • 9 ist eine Querschnittsseitenansicht einer integrierten Schaltkreisvorrichtung, die gemäß beliebigen der hier offenbarten Ausführungsformen in einer mikroelektronischen Baugruppe enthalten sein kann.
    • 10 ist eine Querschnittsseitenansicht einer integrierten Schaltkreisvorrichtungsbaugruppe, die gemäß beliebigen der hier offenbarten Ausführungsformen eine mikroelektronische Baugruppe beinhalten kann.
    • 11 ist ein Blockdiagramm eines beispielhaften Systems oder einer beispielhaften elektrischen Vorrichtung, das/die gemäß beliebigen der hier offenbarten Ausführungsformen eine mikroelektronische Baugruppe beinhalten kann.
    • 12 veranschaulicht einen beispielhaften Prozess gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Einige Ausführungsformen schlagen das Ersetzen eines Teils oder der gesamten Vergussmasse in einer 3D-gestapelten Die-Baugruppe (oder einem „3D-Die-Stapel“ oder einem „3D-Stapel“) durch ein thermisch und elektrisch leitfähiges Material (z.B. Kupfer) vor, das unter Verwendung einer additiven Fertigung mit hohem Durchsatz (HTAM), wie zum Beispiel einem Kaltgasspritzen gefertigt wird. Das so bereitgestellte HTAM-Material verbessert die Wärmeverwaltung von 3D-Stapeln, während eine Leistungsabgabe zwischen dem Gehäusesubstrat des 3D-Stapels und deren Dies auf den Ebenen 2 und darüber (obere Dies) ermöglicht wird.
  • Einige Ausführungsformen schlagen das Bereitstellen einer konformen Leistungsabgabestruktur vor, die zwei oder mehr Leistungsebenen beinhaltet, die aufeinander gebildet sind, wobei mindestens ein Die auf einer Ebene der konformen Leistungsabgabestruktur eingebettet ist (anstatt in eine Vergussmasse eingebettet zu sein). Die konforme Leistungsabgabestruktur kann eine obere/zweite Leistungsebenenschicht beinhalten, die (z.B. über einen Kaltgasspritzprozess) auf eine untere/erste Leistungsebenenschicht in einer Weise abgeschieden wird, dass die obere Leistungsebenenschicht an die Form der unteren Leistungsebenenschicht angepasst wird. Jede Leistungsebenenschicht kann durch ein dünnes dielektrisches Material getrennt und durch dieses isoliert sein. Die dielektrische Materialschicht kann zum Beispiel in der Größenordnung von einigen Zehn bis zu Tausenden von Nanometern (nm) liegen, im Gegensatz zu „Antipads“, die in Strukturen von parallelen Ebenen verwendet werden, die in der Größenordnung von näherungsweise 10 bis 100 Mikrometer (µm) liegen.
  • Vorteilhafterweise verbessern Ausführungsformen die Wärmeverwaltung einer 3D-gestapelten Die-Baugruppe und ermöglichen eine Leistungsabgabe zu oberen Dies (Dies auf den Ebenen 2 oder darüber des 3D-Stapels 3D) durch die HTAM-Schicht selbst, wodurch die Anzahl an benötigten Vergussdurchkontaktierungen (TMVs) oder Siliciumdurchkontaktierungen (TSVs) reduziert wird. Einige Ausführungsformen können somit signifikante Verbesserungen der Wärmeleitfähigkeit im Vergleich zu Standardvergussmassen hervorrufen, was die Wärmeleitfähigkeit verbessern kann. In einigen Fällen kann die gleiche Anzahl von Leistungsebenen auch in einem geringeren Volumen als eine herkömmliche parallele Leistungsebenenstruktur implementiert werden.
  • Eine konforme Leistungsabgabestruktur, welche die HTAM-Schicht gemäß der vorliegenden Offenbarung beinhaltet, kann ferner vorteilhafterweise ermöglichen, dass selbstausgerichtete, ultrakleine Antipads eine bessere elektrische Leistungsfähigkeit als typische Strukturen von parallelen Leistungsebenen erreichen. Zum Beispiel können Ausführungsformen der vorliegenden Offenbarung einen viel besseren lateralen elektrischen Widerstand ermöglichen. Da (wie weiter unten beschrieben wird) eine relativ dünne Schicht eines Dielektrikums zwischen den Leistungsebenen vorhanden ist, kann außerdem die laterale Induktivität auch signifikant verbessert werden, was bei transienten Antwortcharakteristiken hilfreich ist.
  • 1 zeigt ein System 100, das einen Abschnitt einer 3D-gestapelten Die-Baugruppe einschließlich eines Gehäusesubstrats 102 und einer Materialschicht auf der Ebene 1 auf dem Gehäusesubstrat 102 beinhaltet. Die Schicht des Pegels 1 beinhaltet eine Leistungsebene 101, die als derart angepasst gezeigt wird, dass sie auf drei unterschiedlichen Spannungspegeln V1, V2 und V3 vorgespannt ist, wie sie durch eine Schaltung des Gehäusesubstrats 102 bereitgestellt werden. In der Ebene 1 ist ferner ein Basis-Die 140 enthalten, der elektrisch zwischen das Substrat 102 und das Material der Ebene 2 gekoppelt ist. Die erste Leistungsebene beinhaltet eine Reihe von Zwischenverbindungen 104a und Durchkontaktierungen 104b. Die Ebene 2 beinhaltet zwei obere Dies 141 und 142. Die Ebene 1 und die Ebene 2 beinhalten die Leistungsebene 101 und Komponenten, wie zum Beispiel die Dies 140, 141 und 142, die in eine Vergussmasse 150 eingekapselt sind.
  • In einer 3D-gestapelten Die-Baugruppe, wie zum Beispiel derjenigen, die in 1 gezeigt wird, wird eine Vergussmasse verwendet, um die Dies in die unterschiedlichen 3D-Ebenen einzukapseln. Eine derartige Architektur leidet unter Herausforderungen an die Wärmeverwaltung, da die Vergussmasse üblicherweise eine niedrige Wärmeleitfähigkeit (üblicherweise weniger als ungefähr 1 W/m·K) aufweist und eine schlechte Wärmeübertragung von den Dies insbesondere jenen in den unteren Ebenen zu der thermischen Lösung auf der Oberseite der Baugruppe, wie zum Beispiel ein (nicht gezeigtes) TIM verursachen kann. Zudem sind Leistungsabgabeverbindungen zu den oberen Dies üblicherweise immer als Vergussdurchkontaktierungen (TMVs: Through Mold Durchkontaktierungen) in der Vergussschicht oder Siliciumdurchkontaktierungen (TSVs: Through Silicon Durchkontaktierungen) in den unteren Dies implementiert.
  • 2 veranschaulicht ein beispielhaftes System 200, das eine konforme Leistungsabgabestruktur 201 gemäß einer ersten Ausführungsform der vorliegenden Offenbarung beinhaltet. Insbesondere beinhaltet das beispielhafte System 200 die konforme Leistungsabgabestruktur 201, die eine erste Leistungsebene 204 und eine zweite Leistungsebene/HTAM-Schicht 206 beinhaltet, die auf der ersten Leistungsebene 204 gebildet ist, mit einer dielektrischen Schicht 208 zwischen der ersten Leistungsebene 204 und der zweiten Leistungsebene 206. Die dielektrische Schicht kann einen ersten Abschnitt 208a auf den Zwischenverbindungen 204a und einen zweiten Abschnitt 208b in der Form von dielektrischen Auskleidungen entlang der Seitenwände der Durchkontaktierungen 204B/205 und 207 beinhalten. Die konforme Leistungsabgabestruktur 201 kann, wie weiter unten unter Bezugnahme auf die 6A und 6B beschrieben wird, oder auf eine andere Weise gebildet werden.
  • Die HTAM-Schicht 206 ersetzt die in 1 gezeigte Vergussmasse in der Ebene 1, die sich auf der Basis-Die-Ebene befindet, wodurch die Wärmeverteilung und Wärmeableitung im Vergleich zu der Konfiguration der 1 verbessert wird. Das HTAM-Material (z.B. Cu mit einer Wärmeleitfähigkeit von ungefähr 400 W/m·K) ist um Größenordnungen wärmeleitfähiger als typische Vergussmassen (mit einer Wärmeleitfähigkeit von weniger als ungefähr 1 W/m·K). Das HTAM-Material, das (im Gegensatz zu Vergussmassen) elektrisch leitfähig ist, ist auch mit Leiterbahnen in dem Substrat 202 elektrisch gekoppelt, die sich auf einem Spannungspegel V3 befinden, und es gibt diese Spannung an spezifische Verbindungen in den oberen Dies 241 und 242 weiter, während die Spannungspegel V1 und V2 durch die Durchkontaktierungen 204B/205 und 207, die innerhalb dieser HTAM-Schicht gebildet (und elektrisch von dieser isoliert) sind, an die oberen Dies weitergegeben werden. Im Vergleich zur Architektur in 1 reduzieren einige Ausführungsformen vorteilhafterweise die Anzahl an TMVs zwischen dem Substrat und den oberen Dies und ermöglichen eine effizientere Leistungsabgabe.
  • Wie gezeigt wird, ist die erste Leistungsebene 204 der konformen Leistungsabgabestruktur 201 durch einen ersten elektrisch leitfähigen Abschnitt (z.B. ein Metall oder ein Material, das Metall umfasst) definiert, der leitfähige Leiterbahnen oder Zwischenverbindungen 204a und die Durchkontaktierungen 204B beinhaltet, die sich alle auf der 1. Ebene oder der Ebene-1-Schicht eines mikroelektronischen 3D-Stapels befinden. Von daher weist die Leistungsabgabestruktur 201 eine nichtflache Oberseite auf, die eine oder mehrere Vertiefungen 211 definiert, und die zweite Leistungsebene/HTAM-Schicht 206 ist durch einen zweiten elektrisch leitfähigen Abschnitt (z.B. ein Metall oder ein Material, das Metall umfasst) definiert, der sich innerhalb der Vertiefungen 211 befindet, sodass die Unterseite des zweiten elektrisch leitfähigen Abschnitts allgemein an die nichtflache Oberseite des ersten elektrisch leitfähigen Abschnitts angepasst ist, und wobei die Ebenen 204, 206 entlang einer x-y-Richtung (siehe zum Beispiel die Legende in 2) innerhalb der Bereiche der Vertiefungen 211 komplanar zueinander sind.
  • So wie eine erste Oberfläche, die allgemein an eine zweite Oberfläche angepasst ist, hier verwendet wird, kann sie sich auf die erste Oberfläche beziehen, welche die gleiche oder eine sehr ähnliche Form wie die zweite Oberfläche aufweist, wobei die erste Oberfläche der Oberfläche der zweiten Oberfläche der Länge nach folgt. Bei dem gezeigten Beispiel weist die Unterseite der zweiten Leistungsebene/HTAM-Schicht 206 (die Oberfläche, die der ersten Leistungsebene 204 zugewandt ist) zum Beispiel die gleiche Form oder Kontur wie die Oberseite der ersten Leistungsebene 204 (die Oberfläche, die der zweiten Leistungsebene/HTAM-Schicht 206 zugewandt ist) auf. Dementsprechend weist die dielektrische Schicht 208 zwischen den Ebenen 204, 206 die gleiche Form wie die Oberseite der Ebene 204 und die Unterseite der Ebene 206 auf. Jedoch müssen die entsprechenden Oberflächen bei einigen Ausführungsformen aufgrund von Fertigungsdifferenzen, Toleranzen, Abscheidungsverfahren eines Dielektrikums (oder einer anderen Schicht) nicht die exakt gleiche Form wie eine andere aufweisen, aber sie können immer noch als in dem Sinne konform betrachtet werden, dass die Unterseite der oberen Ebene 206 allgemein der Oberseite der Ebene 204 (und/oder der dielektrischen Schicht 208, in dem Maße, dass sich ihre Form nur geringfügig von jener der Oberseite der Ebene 204 unterscheidet) folgt.
  • Durch die zweite Leistungsebene/HTAM-Schicht 206 sind Öffnungen definiert, in denen die Durchkontaktierungen 204B der ersten Leistungsebene 204 angeordnet sind, die den Durchkontaktierungen 204B/205 und 207 entsprechen.
  • Obwohl die dielektrische Schicht 208 in 2 (und das gleiche gilt für die dielektrischen Schichten 308, 408 und 708 der 3, 4 und 7, die weiter unten beschrieben werden) gezeigt wird, dass sie lediglich eine Barriere zwischen der ersten Leistungsebene 204 und der zweiten Leistungsebene/HTAM-Schicht 206 bereitstellt, aber nicht auf der Oberseite des Substrats 202 innerhalb der Vertiefungen 211 bereitgestellt wird, ist es selbstverständlich, dass sich diese dielektrische Schicht 208 bei Bedarf auf diese Oberseite erstrecken kann, um die zweite Leistungsebene/HTAM-Schicht 206 von Leistungsebenen innerhalb des eigentlichen Substrats 202 zu isolieren. Bei den gezeigten Ausführungsformen der 2 bis 4 und 7 wird vorausgesetzt, dass die Oberseite des Substrats 202 in jedem Fall in dem Maße isolierend ist, dass, wie gezeigt wird, jede Leistungsabgabe durch dieselbe mithilfe der elektrischen Kontakte 230 einzurichten ist.
  • So wie die Begriffe „oberer“ / „unterer“ oder „oberhalb“ / „unterhalb“ hier verwendet werden, können sie sich auf relative Orte eines Objekts (z.B. die oben beschriebenen Oberflächen) anstelle eines absoluten Orts des Objekts beziehen, insbesondere bei der Betrachtung von Beispielen, die in den beigefügten Figuren gezeigt werden. Zum Beispiel kann sich eine Oberseite einer Einrichtung auf einer der Unterseite des Objekts gegenüberliegenden Seite der Einrichtung befinden und die Oberseite kann allgemein nur nach oben gerichtet sein, wenn sie auf eine spezielle Weise betrachtet wird. Bei einem anderen Beispiel kann sich ein erstes Objekt oberhalb eines zweiten Objekts auf oder nahe einer „Oberseite“ des zweiten Objekts anstatt in der Nähe einer „Unterseite“ des Objekts befinden, und das erste Objekt kann sich tatsächlich nur über dem zweiten Objekt befinden, wenn die beiden Objekte auf eine spezielle Weise betrachtet werden.
  • Bei dem gezeigten Beispiel ermöglicht die konforme Leistungsabgabestruktur 201 eine Leistungsabgabe zu einer Komponentenschaltung der oberen Dies 241 und 242 innerhalb der 2. Ebene oder der Ebene 2 des Systems 200. Eine elektrische Verbindung zu den Dies 241 und 242 kann ferner durch einen Basis-Die 240 stattfinden, der in die Ebene 1 des 3D-Stapel-Systems eingebettet ist. Der Basis-Die ist über die Kontakte 230 mit einer Schaltung innerhalb des Substrats 202 und durch die Kontakte 234 mit den Dies 241 und 242 verbunden. Die Dies 241 und 242 werden eingebettet in eine Vergussmasse 250 in der Ebene 2 gezeigt.
  • Jeder der gezeigten Dies kann eine oder mehrere Schaltungskomponenten, wie zum Beispiel eine Spannungsreglerschaltung, eine Speicherschaltung und/oder eine Prozessorschaltung, beinhalten. Bei einigen Beispielen kann auf den Dies bei einigen Ausführungsformen nur einen Typ von Schaltungskomponenten enthalten sein. Bei anderen Beispielen kann, wie gezeigt wird, jede der unterschiedlichen Schaltungskomponenten in einem separaten Die anstatt in nur einem Die untergebracht sein. Bei einigen Ausführungsformen kann der Die als ein Die-Stapel implementiert sein oder kann als mehrere unterschiedliche Dies auf einer organischen oder anorganischen Interposer-Einrichtung implementiert sein (wobei z.B. jeder Die eine andere Schaltung umfasst).
  • Die Leistungsabgabe an den Die 241 erfolgt von zwei Leistungsebenen aus und versorgt ihn mit drei unterschiedlichen Spannungen (z.B. V1, V2 und V3 in dem gezeigten Beispiel) durch die Kontakte oder Pads 230 auf dem Substrat 202, durch die erste und zweite Leistungsabgabeebene 204 und 206 und durch Kontakte oder Pads 231 (für V1), 232 (für V2) und 233 (für V3). In einigen Fällen können die Dies hier eine Spannungsreglerschaltung beinhalten (zum Umwandeln und/oder Regeln der Spannungen, die von der ersten und der zweiten Leistungsebene/HTAM-Schicht der konformen Leistungsabgabestruktur 201 bereitgestellt werden.
  • Das System 200 beinhaltet zusätzlich eine Pufferschicht 222 an einer Unterseite der zweiten Leistungsebene/HTAM-Schicht. Die Pufferschicht 222 kann zwischen der Oberseite des Substrats 202 und der Unterseite der zweiten Leistungsebene/HTAM-Schicht 206 angeordnet und an diese angrenzen. Die Pufferschicht kann sich optional auf Seitenwände und Abschnitte der Oberseite der Zwischenverbindungen 204a erstrecken. Alternativ dazu können dazwischenliegende Schichten zwischen der Pufferschicht 222 und einer beliebigen der zweiten Leistungsebene/HTAM-Schicht 206, des Substrats 202 oder den Oberflächen der Zwischenverbindung 204a vorhanden sein.
  • Obwohl sie hier als „Leistungsebenen“ beschrieben werden, versteht es sich, dass die Leistungsebenen der vorliegenden Offenbarung im geometrischen Sinne möglicherweise nicht eben (z.B. nicht vollständig flach in einer Ebene wie bei herkömmlichen Leistungsebenen) sind. Obwohl die konforme Leistungsabgabestruktur 201 als in einer bestimmten Weise gebildet (z.B. mit zwei Leistungsebenen) gezeigt wird, kann sie zusätzlich in einer beliebigen geeigneten Weise gemäß den hier beschriebenen Beispielen gebildet werden (z.B. mit drei oder mehr Leistungsebenen oder mit unterschiedlichen Formen von Durchkontaktierungen oder ohne Durchkontaktierungen). Obwohl sie als in einem System befindlich gezeigt werden, das Teil einer 3D-Die-Stapelarchitektur ist, kann die konforme Leistungsabgabestruktur 201 ferner an jedem geeigneten Ort innerhalb eines Gehäuses enthalten sein. Die Leistungsebenen können auch verwendet werden, um eine Leistung von einem Die zu einem anderen Die in dem gleichen Gehäuse (z.B. von einem separaten Spannungsregler-Die zu einem Prozessor-Die) oder von außerhalb des Gehäuses (einer Hauptplatine, einer Batterie usw.) zu dem Gehäuse und dann zu dem/den Die(s) zu leiten.
  • 3 veranschaulicht ein beispielhaftes System 300, das eine konforme Leistungsabgabestruktur 301 gemäß Ausführungsformen der vorliegenden Offenbarung beinhaltet. 3 ist ähnlich wie 2, mit der Ausnahme, dass in 3 die Ebene 2 des 3D-Die-Stapels ferner einen Teil der konformen Leistungsabgabestruktur, in diesem Fall die konforme Leistungsabgabestruktur 301 beinhaltet. Auf die Komponenten in 3 wird in dieser Figur mit den gleichen Bezugszeichen Bezug genommen, wie jene, die in 2 verwendet werden, um sich auf entsprechende Komponenten zu beziehen. Daher wurden bestimmte Einzelheiten und Beschreibungen bezüglich dieser Komponenten in der Erörterung der 3 weggelassen.
  • Bei dieser Ausführungsform erstreckt sich das HTAM-Material oberhalb der oberen Dies, um eine gewisse Wärmeverteilung bereitzustellen. Wenn eine Vergussmasse in der zweiten Ebene verwendet wird, kann sie sich üblicherweise nicht über die Oberseite der oberen Dies hinaus erstrecken, da ihre Wärmeleitfähigkeit (<1 W/m·K) viel geringer als die von Si (ungefähr 120 W/m - K) ist, und sie funktioniert als eine thermische Barriere für eine Wärmeübertragung von dem Die zu einer Kühlungslösung, wie zum Beispiel einem (nicht gezeigten) TIM. Falls jedoch ein HTAM-Material, wie zum Beispiel Cu, verwendet wird, ist seine Wärmeleitfähigkeit (ungefähr 400 W/m K) viel höher als jene von Si und kann dementsprechend Wärmeverteilungsvorteile bereitstellen, indem sie sich oberhalb der oberen Dies (zum Beispiel um 50 bis 300 µm) erstreckt.
  • Das beispielhafte System 300 beinhaltet die konforme Leistungsabgabestruktur 301, die eine erste Leistungsebene 304 und eine zweite Leistungsebene/HTAM-Schicht 306 beinhaltet, die auf der ersten Leistungsebene 304 gebildet sind, mit einer dielektrischen Schicht 308 zwischen der ersten Leistungsebene 304 und der zweiten Leistungsebene/HTAM-Schicht 306. Die zweite Leistungsebene 306 beinhaltet einen ersten Abschnitt 306a, der sich auf der Ebene 1 des Stapels 3D erstreckt, und einen zweiten Abschnitt 306B, der sich auf der Ebene 2 des Stapels 3D jenseits der Dies 341 und 342 erstreckt, die in die Ebene 2 eingebettet sind.
  • Wie gezeigt wird, ist die erste Leistungsebene 304 der konformen Leistungsabgabestruktur 301 durch einen ersten elektrisch leitfähigen Abschnitt (z.B. ein Metall oder ein Material, das Metall umfasst) definiert, der leitfähige Leiterbahnen oder Zwischenverbindungen 304A und Durchkontaktierungen 304b beinhaltet, die sich alle auf der 1. Ebene oder der Ebene-1-Schicht eines mikroelektronischen 3D-Stapels befinden. Somit weist die Leistungsabgabestruktur 301 eine nichtflache Oberseite auf, in der eine oder mehrere Vertiefungen 311 definiert sind, und die zweite Leistungsebene/HTAM-Schicht 306 ist durch einen zweiten elektrisch leitfähigen Abschnitt (z.B. ein Metall oder ein Material, das Metall umfasst) definiert, das heißt, innerhalb der Vertiefungen 311, sodass sich die Unterseite des ersten Abschnitts 306a des zweiten elektrisch leitfähigen Abschnitts 306 allgemein an die nichtflache Oberseite des ersten elektrisch leitfähigen Abschnitts angepasst ist, und sodass sich ferner die erste Leistungsebene 304 und der erste Abschnitt 306a der zweiten Leistungsebene/HTAM-Schicht 306 entlang den Bereichen der Vertiefungen in einer x-y-Richtung (siehe zum Beispiel die Legende in 2) komplanar zueinander sind.
  • Durch den ersten Abschnitt 306a der zweiten Leistungsebene/HTAM-Schicht 306 sind Öffnungen definiert, in denen die Durchkontaktierungen 304b der ersten Leistungsebene 304 angeordnet sind, die den Durchkontaktierungen 304b/305 und 307 entsprechen. Der zweite Abschnitt 306B der zweiten Leistungsebene/HTAM-Schicht 306 verkapselt die Dies 341 und 342 und erstreckt sich oberhalb derselben.
  • Ähnlich wie in 2 gezeigt wird, ermöglicht die konforme Leistungsabgabestruktur 301 im Beispiel der 3 eine Leistungsabgabe an eine Komponentenschaltung der oberen Dies 341 und 342 innerhalb der 2. Ebene oder der Ebene 2 des Systems 300. Eine elektrische Verbindung zu den Dies 341 und 342 kann ferner durch einen Basis-Die 340 stattfinden, der in die Ebene 1 des 3D-Stapel-Systems eingebettet ist. Der Basis-Die ist über die Kontakte 330 mit einer Schaltung innerhalb des Substrats 302 und durch die Kontakte 334 mit den Dies 341 und 342 verbunden. Die Dies 341 und 342 werden so gezeigt, dass sie in die HTAM-Schicht 306 eingebettet sind.
  • Die Leistungsabgabe an den Die 341 erfolgt von zwei Leistungsebenen aus und versorgt ihn mit drei unterschiedlichen Spannungen (z.B. V1, V2 und V3 in dem gezeigten Beispiel) durch die Kontakte oder Pads 330 auf dem Substrat 302, durch die erste und zweite Leistungsabgabeebene 304 und 306 und durch Kontakte oder Pads 331 (für V1), 332 (für V2) und 333 (für V3). Obwohl dies in 3 nicht gezeigt wird, können ein oder mehrere Kontakte oder Pads angeordnet sein, um die zweite Leistungsebene/HTAM-Schicht 306 mit dem Basis-Die 340 in einem oberen Gebiet davon mit dem zweiten Abschnitt 306B der zweiten Leistungsebene/HTAM-Schicht 306 zu verbinden.
  • Das System 300 beinhaltet zusätzlich zwei Sätze von Pufferschichten 322a und 322b. Die Pufferschicht 322a befindet sich ähnlich wie die Pufferschicht 222 der 2 an einer Unterseite der zweiten Leistungsebene/HTAM-Schicht 306. Die Pufferschicht 322a kann zwischen der Oberseite des Substrats 302 und der Unterseite der zweiten Leistungsebene/HTAM-Schicht 306 angeordnet sein und an diese angrenzen. Die Pufferschicht 322a kann sich optional auf Seitenwände und Abschnitte der Oberseite der Zwischenverbindungen 304A erstrecken. Alternativ dazu können dazwischenliegende Schichten zwischen der Pufferschicht 322a und einer beliebigen der zweiten Leistungsebene/HTAM-Schicht 306, des Substrats 302 oder den Oberflächen der Zwischenverbindung 304A vorhanden sein. Die Pufferschicht 322b wird als zwischen den Oberflächen der Dies 340, 341 und 342 und dem zweiten Abschnitt 306B der zweiten Leistungsebene/HTAM-Schicht 306 liegend gezeigt. Die Pufferschicht 322b kann sich optional über eine Oberseite des ersten Abschnitts 306a der zweiten Leistungsebene/HTAM-Schicht 306 erstrecken.
  • 4 veranschaulicht ein beispielhaftes System 400, das eine konforme Leistungsabgabestruktur 401 gemäß einer dritten Ausführungsform der vorliegenden Offenbarung beinhaltet. 4 ist ähnlich wie 2, mit der Ausnahme, dass in 4 die Ebene 2 des 3D-Die-Stapels oberhalb der konformen Leistungsabgabestruktur 401 durch einen oberen Die 441 vollständig belegt wird. Somit wird in 4 ein einziger großer oberer Die verwendet, der den gesamten x-y-Bereich des 3D-Stapels bedeckt, wodurch die Gesamtheit der Ebene 2 belegt wird und kein Platz für irgendeine Vergussmasse oder irgendein HTAM-Material in dieser zweiten Ebene gelassen wird. Die Komponenten in 4 werden mit den gleichen Bezugszeichen wie jene bezeichnet, die verwendet werden, um sich auf die entsprechenden Komponenten in 2 zu beziehen. Daher wurden bestimmte Einzelheiten und Beschreibungen bezüglich dieser Komponenten in der Erörterung der 4 weggelassen.
  • Das beispielhafte System 400 beinhaltet die konforme Leistungsabgabestruktur 401, die eine erste Leistungsebene 404 und eine zweite Leistungsebene/HTAM-Schicht 406 beinhaltet, die auf der ersten Leistungsebene 404 gebildet sind, mit einer dielektrischen Schicht 408 zwischen der ersten Leistungsebene 404 und der zweiten Leistungsebene/HTAM-Schicht 406.
  • Wie gezeigt wird, ist die erste Leistungsebene 404 der konformen Leistungsabgabestruktur 401 durch einen ersten elektrisch leitfähigen Abschnitt (der z.B. ein Metall oder ein Material, das Metall umfasst) definiert, der leitfähige Leiterbahnen oder Zwischenverbindungen 404a und Durchkontaktierungen 404B beinhaltet, die sich alle sich auf der 1. Ebene oder Ebene-1-Schicht eines mikroelektronischen 3D-Stapels befinden. Von daher weist die Leistungsabgabestruktur 401 eine nichtflache Oberseite auf, in der eine oder mehrere Vertiefungen 411 definiert sind, und die zweite Leistungsebene/HTAM-Schicht 406 ist durch einen zweiten elektrisch leitfähigen Abschnitt (z.B. ein Metall oder ein Material, das Metall umfasst), das heißt, innerhalb der Vertiefungen 411 definiert, sodass die Unterseite des zweiten elektrisch leitfähigen Abschnitts 406 allgemein an die nichtflache Oberseite des ersten elektrisch leitfähigen Abschnitts angepasst ist, und sodass ferner die erste Leistungsebene 404 und die zweite Leistungsebene/HTAM-Schicht 406 entlang den Bereichen der Vertiefungen in einer x-y-Richtung (siehe zum Beispiel die Legende in 2) komplanar zueinander sind.
  • Durch die zweite Leistungsebene/HTAM-Schicht 406 Öffnungen sind definiert, in denen Durchkontaktierungen 404B der ersten Leistungsebene 404 angeordnet sind, die den Durchkontaktierungen 404B/405 und 407 entsprechen.
  • Bei dem Beispiel der 4 ermöglicht die konforme Leistungsabgabestruktur 401 eine Leistungsabgabe an eine Komponentenschaltung des oberen Dies 441 innerhalb der 2. Ebene oder der Ebene 2 des Systems 400. Eine elektrische Verbindung mit dem Die 441 kann ferner durch einen Basis-Die 440 erfolgen, der innerhalb der Ebene 1 des 3D-Stapelsystems eingebettet ist. Der Basis-Die ist über Kontakte 430 mit einer Schaltung innerhalb des Substrats 402 und mithilfe von Kontakten 434 mit dem Die 441 verbunden.
  • Die Leistungsabgabe an den Die 441 erfolgt von zwei Leistungsebenen aus und versorgt ihn mit drei unterschiedlichen Spannungen (z.B. V1, V2 und V3 in dem gezeigten Beispiel) durch die Kontakte oder Pads 430 auf dem Substrat 402, durch die erste und zweite Leistungsabgabeebene 404 und 406 und durch Kontakte oder Pads 431 (für V1), 432 (für V2) und 433 (für V3). Obwohl dies in 4 nicht gezeigt wird, kann der Basis-Die von dem Die 441 vollständig elektrisch isoliert sein.
  • Unter Bezugnahme auf die Leistungsabgabestruktur aus 2 bis 4 kann ein Abschnitt der zweiten Leistungsebene/HTAM-Schicht 206/306/406 oder der „konformen Leistungsebene“ 206/306/406 mindestens teilweise mithilfe eines Kaltgasspritzprozesses bereitgestellt werden. Daher kann die zweite Leistungsebene/HTAM-Schicht als eine „HTAM-Schicht“ bezeichnet werden, die eine oder mehrere Schichten beinhalten kann, die durch eine HTAM-Technik, wie zum Beispiel ein Kaltgasspritzen, bereitgestellt werden.
  • Das Kaltgasspritzen (CS: Cold Spraying) ist ein Beschichtungsabscheidungsverfahren, bei dem ein Feststoffpulver (typischerweise mit einem Durchmesser von ungefähr 1 bis 100 Mikrometer) in einem Ultraschallgasstrahl auf Geschwindigkeiten von bis zu ungefähr 1200 m/s beschleunigt werden. Während eines Aufpralls auf die Zieloberfläche unterliegen die Teilchen einer plastischen Verformung und bleiben an der Zieloberfläche haften. Die Feststoffpulver des gewünschten Materials oder der gewünschten Materialmischungen, die bei einem Kaltgasspritzen abzuscheiden sind, werden in einem Trägergasstrahl (z.B. komprimierte Luft oder N2) beschleunigt, indem der Strahl durch eine Laval-Düse geleitet wird. Um eine einheitliche Dicke zu erreichen, kann die Zieloberfläche mit der Sprühdüse überstrichen werden. Nachfolgende Schichten des Materials bleiben bei einem andauernden Strahlaufprall auf ähnliche Weise an jeder darunterliegenden Schicht haften, wodurch ein schneller Aufbau erzeugt wird (z.B. können Schichten, die wenige Hunderte Mikrometer dick sind, über einer Fläche von 100 bis 1000 mm2 in Sekunden abgeschieden werden). Die kinetische Energie der Teilchen, die durch die Ausdehnung des Gases zugeführt wird, wird während des Bondens in eine plastische Verformungsenergie umgewandelt. Im Gegensatz zu thermischen Spritztechniken, wie zum Beispiel einem Plasmaspritzen, Lichtbogenspritzen, Flammspritzen oder Hochgeschwindigkeitsflammspritzen (HVOF: High Velocity Oxygen Fuel), werden die Pulver im Allgemeinen nicht während des Spritzprozesses geschmolzen, wodurch sie die nachstehend beschriebenen physikalischen Signaturmerkmale aufweisen. Metalle, Polymere, Keramiken, Verbundmaterialien, die Metalle und Nichtmetalle beinhalten, und nanokristalline Pulver können als Eingabepulver kombiniert und als eine zusammengesetzte Hybridschicht unter Verwendung eines Kaltgasspritzens in einer einzigen Operation abgeschieden werden.
  • Eine Materialstruktur, die mithilfe eines Kaltgasspritzens (einer Kaltgasspritzstruktur, die im Fall der 2 bis 4 die konforme Leistungsebene 206/306/406 beinhaltet) bereitgestellt wird, kann physische Signaturmerkmale aufweisen und/oder sie kann von physischen Signaturmerkmalen von umgebenden Strukturen begleitet werden, die zum Beispiel in einem Querschnitt erkennbar sind, der unter Verwendung einer Elektronenmikroskopie, wie zum Beispiel einer Rasterelektronenmikroskopie (SEM) oder einer Transmissionselektronenmikroskopie (TEM), betrachtet wird. Die physischen Signaturmerkmale können eine nichtamorphe, granulare Mikrostruktur beinhalten, die nichtgeordnete oder zufällig verteilte Körner oder Teilchen beinhaltet. Die Teilchen können jeweils Abmessungen in der Größenordnung von 1 Mikrometer über einige 10 Mikrometer bis zu ungefähr 100 Mikrometer aufweisen und können im Wesentlichen nichtlineare Teilchen-zu-Teilchen-Grenzflächen darstellen, wenn sie, wie oben erwähnt wird, mit einer hohen Vergrößerung zum Beispiel einer Vergrößerung auf einen Maßstab von ungefähr 500 nm betrachtet werden. Die Teilchen-zu-Teilchen-Grenzflächen sind im Vergleich zu Teilchen-Teilchen-Grenzflächen von galvanisierten Metallmaterialien „im Wesentlichen nichtlinear“, wenn sie mit einer gleichen Vergrößerung betrachtet werden. Das kaltgasgespritzte Material kann außerdem durchgehend eine maximale Porosität von 5% aufweisen. Die physischen Signaturmerkmale von umgebenden Strukturen können das Vorhandensein einer Pufferschicht, wie zum Beispiel der Pufferschicht 222/322a/322b/422, beinhalten.
  • Die Pufferschicht kann beispielsweise durch ein Galvanisieren oder eine physikalische Gasphasenabscheidung bereitgestellt werden und kann eine erste Schicht, die zum Beispiel Titan oder Tantal beinhaltet, und eine zweite Schicht über der ersten Schicht beinhalten, die angrenzend an die kaltgasgespritzte Materialstruktur angeordnet ist, wobei die zweite Schicht beispielsweise ein Weichmetall, wie zum Beispiel Indium, Silber, Gold, Zinn, Blei und verwandte Legierungen beinhaltet. Die Pufferschicht kann zum Beispiel eines von Nickel (Ni), Nickel-Vanadium (NiV) oder andere Materialien beinhalten und kann eine Gesamtdicke von weniger als ungefähr 500 nm aufweisen.
  • Eine Kaltgasspritzstruktur wird allgemein am besten nicht direkt auf bestimmte Oberflächen, wie zum Beispiel dielektrische Oberflächen des Gehäusesubstrats 202/302/402 oder wie zum Beispiel Halbleiteroberflächen eines Dies, abgeschieden, da das Kaltgasspritzen Teilchen mit einer hohen Geschwindigkeit, zum Beispiel Ultraschallgeschwindigkeiten, liefert. Diese Teilchen können wahrscheinlich ein dielektrisches Material oder ein Halbleitermaterial zum Einbruch bringen und beschädigen. Eine dünne Pufferschicht, die Titan, das mit Gold bedeckt ist, oder Titan, das mit Kupfer bedeckt ist, würde die zuletzt beschriebene Konsequenz weitestgehend vermeiden, da sich beide sowohl an das dielektrische Material als auch das Halbleitermaterial (z.B. aufgrund des Titans) anhaften, und indem eine ausreichend weiche Schicht bereitgestellt wird, die es dem Kaltgasspritzmaterial erlauben würden, obendrauf abgeschieden zu werden, ohne das darunterliegende dielektrische Material oder das Halbleitermaterial zu beschädigen.
  • Bei einer Betrachtung mit einer hohen Vergrößerung, zum Beispiel durch eine Elektronenmikroskopie, kann die Grenzfläche zwischen der Pufferschicht und der Kaltgasspritzstruktur der zweiten Leistungsebene/HTAM-Schicht/konformen Leistungsebene eine nichtflache Konfiguration, zum Beispiel im Vergleich mit einer Grenzfläche zwischen Leistungsebenen und dem darunterliegenden Dielektrikum aufweisen. In der nichtflachen Konfiguration sind einige Teilchen der Kaltgasspritzstruktur mindestens teilweise innerhalb von Einbuchtungen des oberen Materials der Pufferschicht eingebettet. Aus diesem Grund wäre ein Weichmetall, das als das obere Material der Pufferschicht verwendet wird, vorteilhaft, um ein darauf gebildetes Kaltgasspritzmaterial in einer additiven Weise aufzunehmen, da es ein sicheres Bonden der kaltgasgespritzten Struktur an die darunterliegende Schicht ermöglichen wird.
  • Unter Bezugnahme auf 5 wird bei einer Ausführungsform eine Veranschaulichung 500 einer vergrößerten Ansicht einer kalten Kaltgasspritzstruktur (wie zum Beispiel der konformen Leistungsebene 206/306/406) gezeigt. Die Veranschaulichung 500 weist unten eine Skala in der Form einer Linie auf, die eine Breite von 500 Nanometer aufweist. Die Veranschaulichung zeigt mehrere Teilchen 502, wie zum Beispiel die Teilchen 502A, die Teilchen 502B und die Teilchen 502C. Bei der veranschaulichten Ausführungsform weist jedes Teilchen 502A bis 502C eine Länge, eine Breite, eine Höhe und/oder einen Durchmesser von z.B. 10 bis 100 Mikrometer. Die Partikelgrenzen (wie beispielsweise die Partikelgrenze 504A, 504B) sind zwischen den verschiedenen Teilchen 502A bis 502C vorhanden. Die Partikelgrenzen sind z.B. in einem Rasterelektronenmikroskopbild sichtbar, das von einer Querschnittsansicht einer kalten Sprühstruktur aufgenommen ist.
  • Beispiele für HTAM-Materialien, die kaltgasgespritzt werden können, um die HTAM-Schicht bereitzustellen, wie zum Beispiel die HTAM-Schicht bei den Ausführungsformen der oben beschriebenen 2 bis 4 können Kupfer, Aluminium und Kombinationen oder Verbundstoffe beinhalten, die Metalle und Nichtmetallteilchen, z.B. Diamant, Siliciumcarbid oder Aluminiumnitrid, beinhalten.
  • Die 6A und 6B veranschaulichen gemäß einigen Ausführungsformen gemeinsam einen beispielhaften Prozess 600 zum Fertigen einer konformen Leistungsabgabestruktur, die ähnlich wie jene der 2 ist, wobei die Operationen in 6b die Fortsetzung der Operationen in 6A sind. Auf die Komponenten in 6A und 6B wird in diesen Figuren mit den gleichen Bezugszeichen Bezug genommen wie auf jene, die verwendet werden, um auf die entsprechenden Komponenten in 2 Bezug zu nehmen.
  • Der beispielhafte Prozess 600 ist ein vereinfachter Prozess und veranschaulicht nur bestimmte Schritte, die zum Fertigen einer konformen Leistungsabgabestruktur gemäß der vorliegenden Offenbarung durchgeführt werden können. In einigen Fällen kann der Prozess 600 weniger, zusätzliche oder andere Operationen/Schritte beinhalten als jene, die unten veranschaulicht und beschrieben werden.
  • Bei 610 wird eine Metallschicht auf einem Substrat 202 abgeschieden und strukturiert, um Zwischenverbindungen 204a zu erhalten. Das Substrat kann eine gedruckte Leiterplatte (PCB: Printed Circuit Board), ein Wafer, ein Gehäuse usw. sein und die Metallschicht 204 kann ein beliebiges geeignetes leitendes Metall, wie zum Beispiel Kupfer, Aluminium, Titan usw. die Metallschicht kann unter Verwendung eines Galvanisierens oder einer additiven Fertigung mit hohem Durchsatz (HTAM) abgeschieden werden. Bei 610 kann außerdem eine dielektrische Schicht über den freigelegten Abschnitten des Substrats 202 und der Zwischenverbindungen 204a abgeschieden und strukturiert werden, um die dielektrische Schicht 208 zu erhalten, was nützlich sein wird, um die Zwischenverbindungen 204a elektrisch von der zweiten Leistungsebene/HTAM-Schicht 206 zu isolieren, was weiter unten beschrieben wird. Die dielektrische Schicht 208 kann unter Verwendung eines organischen dielektrischen Materials, wie zum Beispiel einem mit Siliciumdioxid gefüllten Epoxid oder einem anorganischen Dielektrikum, wie zum Beispiel Si3N4, TiO2, HfO2, SiCN, SiO2, AlN, Al2O3 oder anderen ähnlichen Materialien oder Kombinationen unterschiedlicher Schichten gebildet werden. Die dielektrische Schicht kann zum Beispiel unter Verwendung einer Laserablation strukturiert werden, um die dielektrische Schicht 208 bereitzustellen, die so strukturiert ist, wie in der Operation 610 gezeigt wird.
  • Bei 620 kann eine Pufferschicht auf freigelegte Abschnitte des Substrats und der dielektrischen Schicht 208 abgeschieden und strukturiert werden, um eine Pufferschicht 222 zu erhalten. Die Pufferschicht kann unter Verwendung einer beliebigen geeigneten Technik, wie zum Beispiel einem Sputtern, abgeschieden werden. Eine Strukturierung der Pufferschicht nach ihrer Abscheidung kann freigelegte Abschnitte der Zwischenverbindungen 204a an ihren Oberseiten, um Platz für die Durchkontaktierungen 204B zu schaffen, und ferner freigelegte Kontakte 230 liefern, um eine elektrische Kopplung zwischen dem Substrat 202 und dem Basis-Die 240 zu ermöglichen.
  • Bei 630 kann der Basis-Die 240 elektrisch und mechanisch mit dem Substrat gekoppelt sein, was ein Koppeln mit den Kontakten 230 in jeder bekannten Weise beinhaltet. Der Basis-Die 240 kann ein dielektrisches oder anderweitig elektrisch isolierendes Gehäuse beinhalten.
  • Bei 640 wird eine Metallschicht über der im Zusammenhang mit der Operation 630 gezeigten Baugruppe abgeschieden und strukturiert, um die zweite Leistungsebene/HTAM-Schicht 206 bereitzustellen, in der Durchkontaktierungslöcher definiert werden, was zu freigelegten Oberseiten der Zwischenverbindungen 204a führt. Die Metallschicht 206 bildet die zweite Leistungsebene/HTAM-Schicht der konformen Leistungsabgabestruktur. Die Metallschicht 206 kann zum Beispiel unter Verwendung eines Kaltgasspritzens durch eine Maske oder eine Schablone abgeschieden werden, um die Durchkontaktierungslöcher zu bilden. Die abgeschiedene Metallschicht 206 kann ein reines Metall (z.B. Kupfer, Aluminium usw.) oder ein Verbundstoff (z.B. Kupfer mit Diamant- oder Siliciumcarbid-Füllstoffen) sein, z.B. für eine verbesserte mechanische und/oder thermische Leistungsfähigkeit. Nach dem Abscheiden der Metallschicht 206 kann eine Oberseite der Baugruppe, falls notwendig, zum Beispiel durch ein Rückseitenschleifen planarisiert werden.
  • Bei 650 kann eine innere dielektrische Auskleidung 208b auf Seitenwänden der Durchkontaktierungslöcher bereitgestellt werden. Verschiedene Abscheidungsverfahren, wie zum Beispiel eine chemische Gasphasenabscheidung (CVD), eine Atomlagen-CVD (ALCVD), eine physikalische Gasphasenabscheidung (PVD) oder ein Aufschleudern, können verwendet werden, um die dielektrische Auskleidung 208b abzuscheiden.
  • Bei 660 können die Durchkontaktierungslöcher mit einem leitfähigen Material gefüllt werden, zum Beispiel mit einem elektrolytischen Galvanisierungsprozess, wie zum Beispiel einem elektrolytischen Kupfergalvanisierungsprozess, um die Durchkontaktierungen 204B/205 und 207 zu erzeugen.
  • Bei 670 können die oberen Dies 241 und 242 an Sätzen von Kontakten 231, 232, 233 und 234 angebracht werden. Die Dies können auf jede beliebige Weise angebracht werden, wie sie dem Fachmann bekannt ist.
  • Bei 680 kann eine geformte Schicht über den oberen Dies 241 und 242 auf eine bekannte Weise abgeschieden und bei Bedarf zum Beispiel unter Verwendung eines Rückseitenschleifens planarisiert werden, um die oberen Dies freizulegen.
  • 7 zeigt eine Modifikation der Ausführungsform der 2 (und kann ferner für eine Modifikation aller Ausführungsformen der 3 oder 4angewendet werden, obwohl dies nicht gezeigt wird). Auf die Komponenten in 7 wird mit den gleichen Bezugszeichen Bezug genommen, wie auf jene die verwendet werden, um in 2 auf entsprechende Komponenten Bezug zu nehmen. In 7 kann der Basis-Die 240 von einer optionalen thermomechanischen Pufferschicht 752 umgeben sein, um eine Diskrepanz der Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) zwischen dem Basis-Die 240 und der HTAM-Schicht 206 abzumildern. Diese thermomechanische Pufferschicht 752 kann bei der Operation 630 in 6A bereitgestellt werden und kann zusätzlich zu dem zuvor abgeschiedenen Dielektrikum 754 an den Rändern des Basis-Dies vorhanden sein (wobei darauf hingewiesen wird, dass vorausgesetzt wird, dass das gleiche vorabgeschiedene Dielektrikum für die Dies in den 2, 3 und 4 auch vorhanden war, obwohl dies in jenen Figuren nicht explizit beschrieben wird). Die thermomechanische Pufferschicht 752 kann einen zerbrechlichen Basis-Die 240 während thermischer Wechselbeanspruchungen möglicherweise auf Kosten eines gewissen Verlusts einer thermischen Leistungsfähigkeit schützen. Die thermomechanische Pufferschicht wird in 7 mit einem rechteckigen Querschnitt gezeigt, obwohl die Ausführungsformen nicht darauf beschränkt sind. Zum Beispiel kann diese thermomechanische Pufferschicht mit einem Unterfüllungsübergang identisch sein, der nach dem Anbringen des Basis-Dies in der Operation 630 der 6 an dem Substrat angebracht wird. Die thermomechanische Pufferschicht kann aus einem Material mit einem Elastizitätsmodul von weniger als ungefähr 10 Gigapascal, wie zum Beispiel einem Epoxid, gefertigt sein.
  • Bei bestimmten Ausführungsformen können die oben mit Bezug auf die 6A und 6B beschriebenen Techniken verwendet werden, um zusätzliche Metallschichten abzuscheiden, um eine vierte, eine fünfte, eine sechste oder mehr Leistungsebenen in einer konformen Leistungsabgabestruktur zu bilden. Zum Beispiel können einige Aspekte des Prozesses 1200 der 12 kombiniert werden, um eine konforme Leistungsabgabestruktur zu erzeugen, die einen Zugang zu drei (oder mehr) Leistungsebenen auf sowohl der Ober- als auch der Unterseite der konformen Leistungsabgabestruktur bereitstellt.
  • 8 ist eine Draufsicht auf einen Wafer 800 und auf Dies 802 in einem Gehäuse, das eine beliebige der hier offenbarten konformen Leistungsabgabestrukturen beinhalten kann. Der Wafer 800 kann aus einem Halbleitermaterial bestehen und kann einen oder mehrere Dies 802 mit integrierten Schaltkreisstrukturen beinhalten, die auf einer Oberfläche des Wafers 800 gebildet sind. Die einzelnen Dies 802 können eine Wiederholungseinheit eines integrierte Schaltkreisprodukts sein, das einen beliebige geeignete integrierten Schaltkreis beinhaltet. Nachdem die Herstellung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 800 einen Vereinzelungsprozess durchlaufen, in dem die Dies 802 voneinander getrennt werden, um diskrete „Chips“ des integrierten Schaltkreisprodukts bereitzustellen. Der Die 802 kann einen oder mehrere Transistoren (z.B. einige der Transistoren 940 der 9, wie weiter unten erörtert wird), eine Unterstützungsschaltung zum Leiten elektrischer Signale zu den Transistoren, passive Komponenten (z.B. Signalbahnen, Widerstände, Kondensatoren oder Induktivitäten) und/oder beliebige andere integrierte Schaltkreiskomponenten beinhalten. Bei einigen Ausführungsformen kann der Wafer 800 oder der Die 802 eine Speichervorrichtung (z.B. eine Direktzugriffsspeichervorrichtung (RAM-Vorrichtung), wie zum Beispiel eine statische RAM-Vorrichtung (SRAM-Vorrichtung), eine magnetische RAM-Vorrichtung (MRAM-Vorrichtung), eine resistive RAM-Vorrichtung (RRAM-Vorrichtung), eine leitfähige Überbrückungs-RAM-Vorrichtung (CBRAM-Vorrichtung) usw.), eine Logikvorrichtung (z.B. ein UND-, ODER-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltkreiselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Die 802 kombiniert werden. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildetes Speicherarray auf demselben Die 802 wie eine Prozessoreinheit (z.B. die Prozessoreinheit 1102 der 11) oder in einer anderen Logik gebildet sein, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Anweisungen auszuführen. Verschiedene hier offenbarte Ausführungsformen können unter Verwendung einer Die-auf-Wafer-Montagetechnik gefertigt werden, bei der einige Dies auf einem Wafer 800 angebracht werden, der bereits andere der Dies beinhaltet, und der Wafer 800 wird anschließend vereinzelt.
  • 9 ist eine Querschnittsseitenansicht einer integrierten Schaltkreisvorrichtung 900, die ein Gehäuse beinhalten oder aus diesem gefertigt sein kann, das eine beliebige der hier offenbarten konformen Leistungsabgabestrukturen beinhaltet. Eine oder mehrere der integrierte Schaltkreisvorrichtungen 900 können in einem oder mehreren Dies 802 enthalten sein (8). Die integrierte Schaltkreisvorrichtung 900 kann auf einem Die-Substrat 902 (z.B. dem Wafer 800 der 8) gebildet sein und kann in einem Die (z.B. dem Die 802 der 8) enthalten sein. Das Die-Substrat 902 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Die-Substrat 902 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung eines Vollsiliciums oder einer Silicium-auf-Isolator-Teilstruktur (SOI: Silicon-On-Insulator) gebildet wird. Bei einigen Ausführungsformen kann das Die-Substrat 902 unter Verwendung alternativer Materialien gebildet werden, die gegebenenfalls mit Silicium kombiniert sein können und die, ohne auf diese beschränkt zu sein, Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können ebenfalls verwendet werden, um das Die-Substrat 902 zu bilden. Obwohl hier nur wenige Beispiele für Materialien beschrieben sind, aus denen das Die-Substrat 902 gebildet sein kann, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine integrierte Schaltkreisvorrichtung 900 dienen kann. Das Die-Substrat 902 kann Teil eines vereinzelten Dies (z.B. der Dies 802 der 8) oder ein Wafer (z.B. der Wafer 800 der 8) sein.
  • Die integrierte Schaltkreisvorrichtung 900 kann eine oder mehrere Vorrichtungsschichten 904 beinhalten, die auf dem Die-Substrat 902 angeordnet sind. Die Vorrichtungsschicht 904 kann Merkmale eines oder mehrerer Transistoren 940 (z.B. von Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs: Metal Oxide Semiconductor Field-Effect Transistors)) beinhalten, die auf dem Die-Substrat 902 gebildet werden. Die Transistoren 940 können zum Beispiel ein oder mehrere Source- und/oder Drain-Gebiete (S/D-Gebiete) 920, ein Gate 922 zum Steuern eines Stromflusses zwischen den S/D-Gebieten 920 und einen oder mehrere S/D-Kontakte 924 zum Leiten elektrischer Signale zu/von den S/D-Gebieten 920 beinhalten. Die Transistoren 940 können zusätzliche Merkmale aufweisen, die der Klarheit halber nicht dargestellt sind, wie zum Beispiel Vorrichtungsisolationsgebiete, Gate-Kontakte und dergleichen. Die Transistoren 940 sind nicht auf den Typ und die Konfiguration beschränkt, die in 9 dargestellt werden, und kann eine große Vielfalt von anderen Typen und Konfigurationen beinhalten, wie zum Beispiel planare Transistoren, nichtplanare Transistoren oder eine Kombination von beiden. Nichtplanare Transistoren können FinFET-Transistoren, wie zum Beispiel Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Umgriff- oder Rundum-Gate-Transistoren, wie zum Beispiel Nanoband-, Nanofolien- oder Nanodrahttransistoren, beinhalten.
  • Ein Transistor 940 kann ein Gate 922 beinhalten, das aus mindestens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode, gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder eine dielektrische Materialschicht mit hoher Dielektrizitätskonstante beinhalten.
  • Die dielektrische Materialschicht mit hoher Dielektrizitätskonstante kann Elemente, wie zum Beispiel Hafnium, Silicium, Sauerstoff, Titan, Tantal, beinhalten, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, beinhalten. Zu den Beispielen von Materialien mit hoher Dielektrizitätskonstante, die in dem Gate-Dielektrikum verwendet werden können, ohne auf diese beschränkt zu sein, Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat gehören. Bei einigen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein Material mit hoher Dielektrizitätskonstante verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann in Abhängigkeit davon, ob der Transistor 940 ein p-Typ-Metall-Oxid-Halbleiter-Transistor (PMOS-Transistor) oder ein n-Typ-Metall-Oxid-Halbleiter-Transistor (NMOS-Transistor) ist, mindestens ein p-Typ-Austrittsarbeitsmetall oder n-Typ-Austrittsarbeitsmetall beinhalten. Bei einigen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und mindestens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können zu anderen Zwecken enthalten sein, wie zum Beispiel eine Barriereschicht.
  • Bei einem PMOS-Transistor gehören zu den Metallen, die für die Gate-Elektrode verwendet werden können, ohne auf diese beschränkt zu sein, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z. B. für eine Austrittsarbeitsabstimmung). Bei einem NMOS-Transistor gehören zu den Metallen, die für die Gate-Elektrode verwendet werden können, ohne auf diese beschränkt zu sein, Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor erörterten Metalle (z. B. für eine Austrittsarbeitsabstimmung).
  • Wenn als die Gate-Elektrode im Querschnitt des Transistors 940 entlang der Source-Kanal-Drain-Richtung betrachtet wird, kann sie bei einigen Ausführungsformen aus einer U-förmigen Struktur bestehen, die einen unteren Teil im Wesentlichen parallel zur Oberfläche des Die-Substrats 902 und zwei Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der Oberseite des Die-Substrats 902 sind. Bei anderen Ausführungsformen kann mindestens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der Oberseite des Die-Substrats 902 ist und keine Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der Oberseite des Die-Substrats 902 sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und Ebenen, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren Ebenen, nicht-U-förmigen Schichten gebildet sind.
  • Bei einigen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien, wie zum Beispiel Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid, gebildet sein. Die Prozesse zum Bilden von Seitenwandabstandshaltern sind aus dem Stand der Technik bekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei einigen Ausführungsformen kann eine Vielzahl von Abstandshalterpaaren verwendet werden; beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Gebiete 920 können innerhalb des Die-Substrats 902 angrenzend an das Gate 922 einzelner Transistoren 940 gebildet sein. Die S/D-Gebiete 920 können zum Beispiel unter Verwendung eines Implantations-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses gebildet werden. Bei dem erstgenannten Prozess können Dotierungsstoffe, wie zum Beispiel Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Die-Substrat 902 ionenimplantiert werden, um die S/D-Gebiete 920 zu bilden. Ein Temperprozess, der die Dotierungsstoffe aktiviert und veranlasst, dass sie weiter in das Die-Substrat 902 hinein diffundieren, kann nach dem Ionenimplantationsprozess folgen. In dem letztgenannten Prozess kann das Die-Substrat 902 zuerst geätzt werden, um Vertiefungen an den Orten der S/D-Gebiete 920 zu bilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit einem Material zu füllen, das zum Herstellen der S/D-Gebiete 920 verwendet wird. Bei einigen Implementierungen können die S/D-Gebiete 920 unter Verwendung einer Siliciumlegierung, wie zum Beispiel Siliciumgermanium oder Siliciumcarbid, hergestellt werden. Bei einigen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen, wie zum Beispiel Bor, Arsen oder Phosphor, dotiert werden. Bei einigen Ausführungsformen können die S/D-Gebiete 920 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie zum Beispiel Germanium oder einer Gruppe-III-V-Materials oder einer Gruppe-III-V-Legierung, gebildet werden. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Gebiete 920 zu bilden.
  • Elektrische Signale, wie zum Beispiel Leistungs- und/oder Eingabe-/Ausgabesignale (E/A-Signale), können zu und/oder von den Vorrichtungen (z.B. den Transistoren 940) der Vorrichtungsschicht 904 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 904 angeordnet sind (die in 9 als Zwischenverbindungsschichten 906 bis 910 veranschaulicht werden). Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 904 (z.B. das Gate 922 und die S/D-Kontakte 924) elektrisch mit den Zwischenverbindungsstrukturen 928 der Zwischenverbindungsschichten 906 bis 910 gekoppelt sein. Die eine oder die mehreren Zwischenverbindungsschichten 906 bis 910 können einen Metallisierungsstapel (auch als ein „ILD-Stapel“ bezeichnet) 919 der integrierten Schaltkreisvorrichtung 900 bilden.
  • Die Zwischenverbindungsstrukturen 928 können innerhalb der Zwischenverbindungsschichten 906 bis 910 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Auslegungen zu leiten; insbesondere ist die Anordnung nicht auf die in 9 dargestellte spezielle Konfiguration von Zwischenverbindungsstrukturen 928 beschränkt. Obwohl eine spezielle Anzahl an Zwischenverbindungsschichten 906 bis 910 in 9 dargestellt wird, beinhalten einige Ausführungsformen der vorliegenden Offenbarung integrierte Schaltkreisvorrichtungen mit mehr oder weniger als die dargestellten Zwischenverbindungsschichten.
  • Bei einigen Ausführungsformen können die Zwischenverbindungsstrukturen 928 Leitungen 928a und/oder Durchkontaktierungen 928b beinhalten, die mit einem elektrisch leitfähigen Material, wie zum Beispiel einem Metall, gefüllt sind. Die Leitungen 928a können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene führen, die im Wesentlichen parallel zu einer Oberfläche des Die-Substrats 902 ist, auf dem die Vorrichtungsschicht 904 gebildet ist. Zum Beispiel können die Leitungen 928a elektrische Signale aus der Perspektive der 13 in eine Richtung in die Seite hinein und aus dieser heraus und/oder in eine Richtung über die Seite hinweg leiten. Die Durchkontaktierungen 928b können dazu geeignet sein, elektrische Signale in einer Richtung einer Ebene zu leiten, die im Wesentlichen senkrecht zur Oberfläche des Die-Substrats 902 stehen, auf dem die Vorrichtungsschicht 904 gebildet ist. Bei einigen Ausführungsformen können die Durchkontaktierungen 928b Leitungen 928a unterschiedlicher Zwischenverbindungsschichten 906 bis 910 elektrisch miteinander koppeln.
  • Die Zwischenverbindungsschichten 906 bis 910 können ein dielektrisches Material 926 beinhalten, das zwischen den Zwischenverbindungsstrukturen 928 angeordnet ist, wie in 9 gezeigt wird. Bei einigen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 928 in unterschiedlichen der Zwischenverbindungsschichten 906 bis 910 angeordnete dielektrische Material 926 unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 926 zwischen unterschiedlichen Zwischenverbindungsschichten 906 bis 910 gleich sein. Die Vorrichtungsschicht 904 kann auch ein dielektrisches Material 926 beinhalten, das zwischen den Transistoren 940 und einer unteren Schicht des Metallisierungsstapels angeordnet ist. Das in der Vorrichtungsschicht 904 enthaltene dielektrische Material 926 kann eine andere Zusammensetzung als das in den Zwischenverbindungsschichten 906 bis 910 enthaltene dielektrische Material 926 aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 926 in der Vorrichtungsschicht 904 die gleiche Zusammensetzung wie ein dielektrisches Material 926 sein, das in einer beliebigen der Zwischenverbindungsschichten 906 bis 910 enthalten ist.
  • Eine erste Zwischenverbindungsschicht 906 (als Metall 1 oder „M1“ bezeichnet) kann direkt auf der Vorrichtungsschicht 904 gebildet werden. Wie gezeigt wird, kann die erste Zwischenverbindungsschicht 906 bei einigen Ausführungsformen die Leitungen 928a und/oder die Durchkontaktierungen 928b beinhalten. Die Leitungen 928a der ersten Zwischenverbindungsschicht 906 können mit Kontakten (z. B. den S/D-Kontakten 924) der Vorrichtungsschicht 904 gekoppelt sein. Die Durchkontaktierungen 928b der ersten Zwischenverbindungsschicht 906 können mit den Leitungen 928a einer zweiten Zwischenverbindungsschicht 908 gekoppelt sein.
  • Die zweite Zwischenverbindungsschicht 908 (als Metall 2 oder „m2“ bezeichnet) kann direkt auf der ersten Zwischenverbindungsschicht 906 gebildet werden. Bei einigen Ausführungsformen kann die zweite Zwischenverbindungsschicht 908 die Durchkontaktierung 928b beinhalten, um die Leitungen 928 der zweiten Zwischenverbindungsschicht 908 mit den Leitungen 928a einer dritten Zwischenverbindungsschicht 910 zu koppeln. Obwohl die Leitungen 928a und die Durchkontaktierungen 928b der Klarheit halber strukturell durch eine Linie in einzelnen Zwischenverbindungsschichten voneinander abgegrenzt sind, können die Leitungen 928a und die Durchkontaktierungen 928b bei einigen Ausführungsformen strukturell und/oder materiell zusammenhängen (z.B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Die dritte Zwischenverbindungsschicht 910 (als Metall 3 oder „M3“ bezeichnet) (und bei Bedarf zusätzliche Zwischenverbindungsschichten) kann in Folge auf der zweiten Zwischenverbindungsschicht 908 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Zwischenverbindungsschicht 908 oder der ersten Zwischenverbindungsschicht 906 beschrieben sind. Bei einigen Ausführungsformen können die Zwischenverbindungsschichten, die sich „weiter oben“ in dem Metallisierungsstapel 919 in der integrierten Schaltkreisvorrichtung 900 befinden (d.h. die weiter von der Vorrichtungsschicht 904 entfernt sind), dicker als die Zwischenverbindungsschichten sein, die sich weiter unten in dem Metallisierungsstapel 919 befinden, wobei die Leitungen 928a und die Durchkontaktierungen 928b in den höheren Zwischenverbindungsschichten dicker als jene in den unteren Zwischenverbindungsschichten sind.
  • Die integrierte Schaltkreisvorrichtung 900 kann ein Lötstoppmaterial 934 (z.B. ein Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 936 beinhalten, die auf den Zwischenverbindungsschichten 906 bis 910 gebildet sind. In 9 sind die leitfähigen Kontakte 936 so veranschaulicht, dass sie die Form von Bondpads annehmen. Die leitfähigen Kontakte 936 können elektrisch mit den Zwischenverbindungsstrukturen 928 gekoppelt werden und dazu konfiguriert sein, die elektrischen Signale des (der) Transistors (Transistoren) 940 zu externen Vorrichtungen zu leiten. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 936 Lötverbindungen gebildet sein, um einen integrierten Schaltkreis-Die, der die integrierte Schaltkreisvorrichtung 900 beinhaltet, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer gedruckten Leiterplatte) zu koppeln. Die integrierte Schaltkreisvorrichtung 900 kann zusätzliche oder alternative Strukturen beinhalten, um die elektrischen Signale von den Zwischenverbindungsschichten 906 bis 910 zu leiten; wobei zum Beispiel die leitfähigen Kontakte 936 andere analoge Merkmale (z.B. Pfosten) beinhalten können, welche die elektrischen Signale zu externen Komponenten leiten.
  • Bei einigen Ausführungsformen, bei denen die integrierte Schaltkreisvorrichtung 900 ein doppelseitiger Die ist, kann die integrierte Schaltkreisvorrichtung 900 einen (nicht gezeigten) anderen Metallisierungsstapel auf der gegenüberliegenden Seite der Vorrichtungsschicht(en) 904 beinhalten. Dieser Metallisierungsstapel kann mehrere Zwischenverbindungsschichten beinhalten, wie oben unter Bezugnahme auf die Zwischenverbindungsschichten 906 bis 910 erörtert wurde, um leitfähige Pfade (die z.B. leitfähige Leitungen und Durchkontaktierungen beinhalten) zwischen der(den) Vorrichtungsschicht(en) 904 und (nicht gezeigten) zusätzlichen leitfähigen Kontakten bereitzustellen, die sich auf der von den leitfähigen Kontakten 936 gegenüberliegenden Seite der integrierten Schaltkreisvorrichtung 900 befinden.
  • Bei anderen Ausführungsformen, bei denen die integrierte Schaltkreisvorrichtung 900 ein doppelseitiger Die ist, kann die integrierte Schaltkreisvorrichtung 900 eine oder mehrere Siliciumdurchkontaktierungen (TSVs: Through Silicon Durchkontaktierungen) durch das Die-Substrat 902 beinhalten; wobei diese TSVs einen Kontakt mit der/den Vorrichtungsschicht(en) 904 herstellen und leitfähige Pfade zwischen der Vorrichtungsschicht(en) 904 und (nicht gezeigten) zusätzlichen leitfähigen Kontakten auf der von den leitfähigen Kontakten 936 gegenüberliegenden Seite der integrierten Schaltkreisvorrichtung 900 bereitstellen können. Bei einigen Ausführungsformen können die TSVs, die sich durch das Substrat erstrecken, verwendet werden, um Leistungs- und Massesignale von leitfähigen Kontakten auf der den leitfähigen Kontakten 936 gegenüberliegenden Seite der integrierten Schaltkreisvorrichtung 900 zu den Transistoren 940 und beliebigen anderen in den Die 900 integrierten Komponenten leiten, und wobei der Metallisierungsstapel 919 verwendet werden kann, um E/A-Signale von den leitfähigen Kontakten 936 zu den Transistoren 940 und beliebigen anderen Komponenten zu leiten, die in den die 900 integriert sind.
  • Mehrere integrierte Schaltkreisvorrichtungen 900 können mit einem oder mehreren TSVs in den einzelnen gestapelten Vorrichtungen gestapelt sein, die eine Verbindung zwischen einer der Vorrichtungen mit einer beliebigen der anderen Vorrichtungen in dem Stapel bereitstellen. Zum Beispiel können ein oder mehrere integrierte Schaltkreis-Dies mit hoher Bandbreite (HBM-Dies) auf einen integrierten Schaltkreis-Basis-Die gestapelt sein und die TSVs in den HBM-Dies können eine Verbindung zwischen dem einzelnen HBM-Die und dem integrierten Schaltkreis-Basis-Die bereitstellen. Leitfähige Kontakte können zusätzliche Verbindungen zwischen angrenzenden integrierten Schaltkreis-Dies in dem Stapel bereitstellen. Bei einigen Ausführungsformen können die leitfähigen Kontakte Lötkontakthügel (Mikrokontakthügel) mit feinem Rastermaß sein.
  • 10 ist eine Querschnittsseitenansicht einer integrierten Schaltkreisvorrichtungsbaugruppe 1000, die eine beliebige der hier offenbarten konformen Leistungsabgabestrukturen beinhalten kann. Bei einigen Ausführungsformen kann die integrierte Schaltkreisvorrichtungsbaugruppe 1000 eine mikroelektronische Baugruppe sein. Die integrierte Schaltkreisvorrichtungsbaugruppe 1000 beinhaltet eine Anzahl von Komponenten, die auf einer Leiterplatte 1002 (die eine Mutterplatine, eine Systemplatine, eine Hauptplatine usw. sein kann) angeordnet sind. Die integrierte Schaltkreisvorrichtungsbaugruppe 1000 beinhaltet Komponenten, die auf einer ersten Fläche 1040 der Leiterplatte 1002 und auf einer gegenüberliegenden zweiten Fläche 1042 der Leiterplatte 1002 angeordnet sind; wobei die Komponenten allgemein auf einer oder beiden Flächen 1040 und 1042 angeordnet sein können.
  • Bei einigen Ausführungsformen kann die Leiterplatte 1002 eine gedruckte Leiterplatte (PCB: Printed Circuit Board) sein, die mehrere Metallschichten (oder Zwischenverbindungsschichten) beinhaltet, die durch Schichten aus einem dielektrischen Material voneinander getrennt und durch elektrisch leitfähige Durchkontaktierungen miteinander verbunden sind. Die einzelnen Metallschichten umfassen Leiterbahnen. Eine oder mehrere beliebige der Metallschichten können in einem gewünschten Schaltkreismuster gebildet werden, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu leiten, die mit der Leiterplatte 1002 gekoppelt sind. Bei einigen Ausführungsformen kann die Leiterplatte 1002 ein Nicht-PCB-Substrat sein. Die in 10 veranschaulichte integrierte Schaltkreisvorrichtungsbaugruppe 1000 beinhaltet eine Gehäuse-auf-Interposer-Struktur 1036, die durch die Kopplungskomponenten 1016 mit der ersten Fläche 1040 der Leiterplatte 1002 gekoppelt ist. Die Kopplungskomponenten 1016 können die Gehäuse-auf-Interposer-Struktur 1036 elektrisch und mechanisch mit der Leiterplatte 1002 koppeln und können Lötkugeln (wie in 10 gezeigt wird), Stifte (z.B. als Teil einer Stiftgitteranordnung (PGA: Pin Grid Array), Kontakte (z.B. als Teil einer Kontaktflächengitteranordnung (LGA: Land Grid Array)), männliche und weibliche Abschnitte eines Sockels, einen Haftstoff, ein Unterfüllmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 1036 kann eine integrierte Schaltkreiskomponente 1020 beinhalten, die durch Kopplungskomponenten 1018 mit einem Interposer 1004 gekoppelt ist. Die Kopplungskomponenten 1018 können eine beliebige für die Anwendung geeignete Form annehmen, wie zum Beispiel die oben unter Bezugnahme auf die Kopplungskomponenten 1016 erörterten Formen. Obwohl in 10 nur eine einzige integrierte Schaltkreiskomponente 1020 gezeigt wird, können mehrere integrierte Schaltkreiskomponenten mit dem Interposer 1004 gekoppelt sein; wobei tatsächlich auch zusätzliche Interposer mit dem Interposer 1004 gekoppelt sein können. Der Interposer 1004 kann ein dazwischenliegendes Substrat bereitstellen, das eine Brücke zwischen der Leiterplatte 1002 und der integrierten Schaltkreiskomponente 1020 bildet.
  • Die integrierte Schaltkreiskomponente 1020 kann ein gehäustes oder ungehäustes integriertes Schaltkreisprodukt sein, das einen oder mehrere integrierte Schaltkreis-Dies (z.B. den Die 802 der 8 und/oder die integrierte Schaltkreisvorrichtung 900 der 9) und/oder eine oder mehrere andere geeignete Komponenten beinhaltet. Eine gehäuste integrierte Schaltkreiskomponente umfasst einen oder mehrere integrierte Schaltkreis-Dies, die auf ein Gehäusesubstrat montiert sind, wobei die integrierten Schaltkreis-Dies und das Gehäusesubstrat in ein Gehäusematerial, wie zum Beispiel Metall, Kunststoff, Glas oder Keramik, eingekapselt sind. Bei einem Beispiel für eine ungehäuste integrierte Schaltkreiskomponente 1020 umfasst ein einziger monolithischer integrierte Schaltkreis-Die Lötkontakthügel, die an Kontakten auf dem Die angebracht sind. Die Lötkontakthügel ermöglichen, dass der Die direkt an dem Interposer 1004 angebracht wird. Die integrierte Schaltkreiskomponente 1020 kann eine oder mehrere Rechensystemkomponenten, wie zum Beispiel eine oder mehrere Prozessoreinheiten (z.B. Ein-Chip-System (SoC: System-on-a-Chip), einen Prozessorkern, eine Grafikprozessoreinheit (GPU), einen Beschleuniger, einen Chipsatzprozessor), eine E/A-Steuerung, einen Speicher oder eine Netzwerkschnittstellensteuereinheit umfassen. Bei einigen Ausführungsformen kann die integrierte Schaltkreiskomponente 1020 eine oder mehrere zusätzliche aktive oder passive Vorrichtungen, wie zum Beispiel Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, elektrostatische Entladungsvorrichtungen (ESD-Vorrichtungen) und Speichervorrichtungen umfassen.
  • Bei Ausführungsformen, bei denen die integrierte Schaltkreiskomponente 1020 mehrere integrierte Schaltkreis-Dies umfasst, können diese Dies vom gleichen Typ (eine homogene integrierte Mehrfach-Die-Schaltkreiskomponente) oder von zwei oder mehr unterschiedlichen Typen (eine heterogene integrierte Mehrfach-Die-Schaltkreiskomponente) sein. Eine integrierte Mehrfach-Die-Schaltkreiskomponente kann als ein Mehrfachchipgehäuse (MCP) oder Mehrfachchipmodul (MCM) bezeichnet werden.
  • Zusätzlich dazu, dass die integrierte Schaltkreiskomponente 1020 eine oder mehreren Prozessoreinheiten umfasst, kann sie zusätzliche Komponenten, wie zum Beispiel einen eingebetteten DRAM, einen gestapelten Speicher mit hoher Bandbreite (HBM), einen gemeinsam genutzten Cache-Speicher, Eingabe-/Ausgabesteuereinheiten (E/A-Steuereinheiten) oder Speichersteuereinheiten, umfassen. Jede dieser zusätzlichen Komponenten kann sich auf demselben integrierten Schaltkreis-Die wie eine Prozessoreinheit oder auf einem oder mehreren integrierten Schaltkreis-Dies befinden, die von den integrierten Schaltkreis-Dies getrennt sind, welche die Prozessoreinheiten umfassen. Diese getrennten integrierten Schaltkreis-Dies können als „Chiplets“ bezeichnet werden. Bei Ausführungsformen, bei denen eine integrierte Schaltkreiskomponente mehrere integrierte Schaltkreis-Dies umfasst, können Zwischenverbindungen zwischen den Dies durch das Gehäusesubstrat, durch einen oder mehrere Siliciuminterposer, durch eine oder mehrere Siliciumbrücken, die in das Gehäusesubstrat eingebettet sind (wie zum Beispiel eingebettete Multi-Die-Zwischenverbindungsbrücken von Intel® (EMIBs: Intel® Embedded Multi-die Interconnect Bridges)) oder Kombinationen davon bereitgestellt werden.
  • Der Interposer 1004 kann allgemein Verbindungen auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Interposer 1004 die integrierte Schaltkreiskomponente 1020 mit einem Satz von Kontakten von leitfähigen Lotperlengitteranordnungen (BGA: Ball-Grid-Array) der Kopplungskomponenten 1016 koppeln, um sie mit der Leiterplatte 1002 zu koppeln. Bei der in 10 veranschaulichten Ausführungsform sind die integrierte Schaltkreiskomponente 1020 und die Leiterplatte 1002 an gegenüberliegenden Seiten des Interposers 1004 angebracht; bei anderen Ausführungsformen können die integrierte Schaltkreiskomponente 1020 und die Leiterplatte 1002 an einer gleichen Seite des Interposers 1004 angebracht sein. Bei einigen Ausführungsformen können drei oder mehr Komponenten mithilfe des Interposers 1004 miteinander verbunden werden.
  • Bei einigen Ausführungsformen kann der Interposer 1004 als eine PCB gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus einem dielektrischen Material voneinander getrennt und durch elektrisch leitfähige Durchkontaktierungen miteinander verbunden sind. Bei einigen Ausführungsformen kann der Interposer 1004 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie zum Beispiel Polyimid, gebildet sein. Bei einigen Ausführungsformen kann der Interposer 1004 aus alternativen starren oder flexiblen Materialien gebildet sein, welche die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie zum Beispiel Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 1004 kann die Metallzwischenverbindungen 1008 und die Durchkontaktierungen 1010 beinhalten, die, ohne auf diese beschränkt zu sein, Durchgangsloch-Durchkontaktierungen 1010-1 (die sich von einer ersten Fläche 1050 des Interposers 1004 zu einer zweiten Fläche 1054 des Interposers 1004 erstrecken), blinde Durchkontaktierungen 1010-2 (die sich von der ersten oder zweiten Fläche 1050 oder 1054 des Interposers 1004 zu einer internen Metallschicht erstrecken) und vergrabene Durchkontaktierungen 1010-3 (die interne Metallschichten verbinden) beinhalten.
  • Bei einigen Ausführungsformen kann der Interposer 1004 einen Siliciuminterposer umfassen. Die Siliciumdurchkontaktierungen (TSVs), die sich durch den Siliciuminterposer erstrecken, können Verbindungen auf einer ersten Fläche eines Siliciuminterposers mit einer gegenüberliegenden zweiten Fläche des Siliciuminterposers verbinden. Bei einigen Ausführungsformen kann ein Interposer 1004, der einen Siliciuminterposer umfasst, ferner eine oder mehrere Routing-Schichten umfassen, um Verbindungen auf einer ersten Fläche des Interposers 1004 zu einer gegenüberliegenden zweiten Fläche des Interposers 1004 zu leiten.
  • Der Interposer 1004 kann ferner eingebettete Vorrichtungen 1014 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Diese Vorrichtungen können, ohne auf diese beschränkt zu sein, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, elektrostatische Entladungsvorrichtungen (ESD-Vorrichtungen) und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie zum Beispiel Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und mikroelektromechanische Systemvorrichtungen (MEMS-Vorrichtungen), können auch auf dem Interposer 1004 gebildet werden. Die Gehäuse-auf-Interposer-Struktur 1036 kann die Form beliebiger der aus dem Stand der Technik bekannten Gehäuse-auf-Interposer-Strukturen annehmen. Bei Ausführungsformen, bei denen der Interposer eine nichtgedruckte Leiterplatte ist,
  • kann die integrierte Schaltkreisvorrichtungsbaugruppe 1000 eine integrierte Schaltkreiskomponente 1024 beinhalten, die durch die Kopplungskomponenten 1022 mit der ersten Fläche 1040 der Leiterplatte 1002 gekoppelt ist. Die Kopplungskomponenten 1022 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 1016 erörterten Ausführungsformen annehmen und die integrierte Schaltkreiskomponente 1024 kann die Form beliebiger der oben unter Bezugnahme auf die integrierte Schaltkreiskomponente 1020 erörterten Ausführungsformen annehmen.
  • Die in 10 veranschaulichte integrierte Schaltkreisvorrichtungsbaugruppe 1000 beinhaltet eine Gehäuse-auf-Gehäuse-Struktur 1034, die durch die Kopplungskomponenten 1028 mit der zweiten Fläche 1042 der Leiterplatte 1002 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1034 kann eine integrierte Schaltkreiskomponente 1026 und eine integrierte Schaltkreiskomponente 1032 beinhalten, die durch Kopplungskomponenten 1030 so miteinander gekoppelt sind, dass die integrierte Schaltkreiskomponente 1026 zwischen der Leiterplatte 1002 und der integrierten Schaltkreiskomponente 1032 angeordnet ist. Die Kopplungskomponenten 1028 und 1030 können die Form beliebiger Ausführungsformen der oben erörterten Kopplungskomponenten 1016 annehmen und die integrierten Schaltkreiskomponenten 1026 und 1032 können die Form beliebiger Ausführungsformen der oben erörterten integrierten Schaltkreiskomponente 1020 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 1034 kann gemäß beliebigen aus dem Stand der Technik bekannten Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 11 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1100, die eine oder mehrere der hier offenbarten konformen Leistungsabgabestrukturen beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1100 eine oder mehrere der hier offenbarten integrierten Schaltkreisvorrichtungsbaugruppen 1000, integrierte Schaltkreiskomponenten 1020, integrierte Schaltkreisvorrichtungen 900 oder integrierte Schaltkreis-Dies 802 beinhalten. In 11 wird eine Anzahl von Komponenten veranschaulicht, die in der elektrischen Vorrichtung 1100 enthalten ist; es können jedoch eine oder mehrere beliebige dieser Komponenten weggelassen oder dupliziert werden, wie es für die Anwendung geeignet ist. Bei einigen Ausführungsformen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1100 enthalten sind, an einer oder mehreren Hauptplatinen oder Systemplatinen angebracht sein. Bei einigen Ausführungsformen können eine oder mehrere dieser Komponenten auf einem einzigen Ein-Chip-System-Die (SoC-Die: System-on-Chip die) hergestellt werden.
  • Außerdem muss die elektrische Vorrichtung 1100 bei verschiedenen Ausführungsformen nicht die eine oder mehreren der in 11 veranschaulichten Komponenten beinhalten, sondern die elektrische Vorrichtung 1100 kann eine Schnittstellenschaltung beinhalten, um sie mit der einen oder den mehreren Komponenten zu koppeln. Zum Beispiel muss die elektrische Vorrichtung 1100 keine Anzeigevorrichtung 1106 beinhalten, sondern sie kann eine Anzeigevorrichtungsschnittstellenschaltung (z. B. einen Verbinder und eine Treiberschaltung) beinhalten, mit der eine Anzeigevorrichtung 1106 gekoppelt werden kann. In einem anderen Satz von Beispielen muss die elektrische Vorrichtung 1100 keine Audioeingabevorrichtung 1124 oder Audioausgabevorrichtung 1108 beinhalten, sondern sie kann eine Schnittstellenschaltung für Audioein- oder -ausgabevorrichtungen (z. B. einen Verbinder und eine Unterstützungsschaltung) beinhalten, mit der eine Audioeingabevorrichtung 1124 oder eine Audioausgabevorrichtung 1108 gekoppelt werden kann.
  • Die elektrische Vorrichtung 1100 kann eine oder mehrere Prozessoreinheiten 1102 (z.B. eine oder mehrere Prozessoreinheiten) beinhalten. So wie die Begriffe „Prozessoreinheit“, „Verarbeitungseinheit“ oder „Prozessor“ hier verwendet werden, können sie sich auf eine beliebige Vorrichtung oder einen beliebigen Abschnitt einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Prozessoreinheit 1102 kann einen oder mehrere digitale Signalprozessoren (DSPs), anwendungsspezifische integrierte Schaltkreise (ASICs), zentrale Verarbeitungseinheiten (CPUs), Grafikverarbeitungseinheiten (GPUs), Universal-GPUs (GPGPUs), beschleunigte Verarbeitungseinheiten (APUs), feldprogrammierbare Gate-Arrays (FPGAs), neuronale Netzwerkverarbeitungseinheiten (NPUs), Datenprozessoreinheiten (DPUs), Beschleuniger (z.B. Grafikbeschleuniger, Komprimierungsbeschleuniger, Beschleuniger für künstliche Intelligenz), Kryptoprozessoren einer Steuereinheit (spezialisierte Prozessoren, die kryptografische Algorithmen innerhalb einer Hardware ausführen), Serverprozessoren, Steuereinheiten oder eine beliebige andere geeignete Art von Prozessoreinheiten beinhalten. Von daher kann auf die Prozessoreinheit als XPU (oder xPU) Bezug genommen werden.
  • Die elektrische Vorrichtung 1100 kann einen Speicher 1104 beinhalten, der seinerseits eine oder mehrere Speichervorrichtungen beinhalten kann, wie zum Beispiel einen flüchtigen Speicher (z.B. einen dynamischen Direktzugriffsspeicher (DRAM), einen statischen Direktzugriffsspeicher (SRAM)), einen nichtflüchtigen Speicher (z.B. einen Festwertspeicher (ROM), einen Flash-Speicher, einen Chalkogenid-basierten spannungsfreien Phasenwechselspeicher), einen Festkörperspeicher und/oder ein Festplattenlaufwerk. Bei einigen Ausführungsformen kann der Speicher 1104 einen Speicher beinhalten, der sich auf demselben integrierten Schaltkreis-Die wie die Prozessoreinheit 1102 befindet. Dieser Speicher kann als Cache-Speicher (z.B. Ebene 1 (L1), Ebene 2 (L2), Ebene 3 (L3), Ebene 4 (L4), Last-Level-Cache-Speicher (LLC)) verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM) oder einen magnetischen Spintransferdrehmoment-Direktzugriffsspeicher (STT-MRAM) beinhalten.
  • Bei einigen Ausführungsformen kann die elektrische Vorrichtung 1100 eine oder mehrere Prozessoreinheiten 1102 umfassen, die heterogen oder asymmetrisch zu einer anderen Prozessoreinheit 1102 in der elektrischen Vorrichtung 1100 sind. In einem System kann eine Vielzahl von Unterschieden zwischen den Verarbeitungseinheiten 1102 hinsichtlich eines Spektrums von Gütemetriken vorhanden sein, die architektonische, mikroarchitektonische, thermische Charakteristiken, Leistungsverbrauchscharakteristiken und dergleichen beinhalten. Diese Unterschiede können sich effektiv als Asymmetrie und Heterogenität unter den Prozessoreinheiten 1102 in der elektrischen Vorrichtung 1100 manifestieren.
  • Bei einigen Ausführungsformen kann die elektrische Vorrichtung 1100 eine Kommunikationskomponente 1112 (z.B. eine oder mehrere Kommunikationskomponenten) beinhalten. Zum Beispiel kann die Kommunikationskomponente 1112 drahtlose Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1100 verwalten. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff „drahtlos“ impliziert nicht, dass die assoziierten Vorrichtungen keine Drähte enthalten, obwohl sie bei einigen Ausführungsformen keine enthalten müssen.
  • Die Kommunikationskomponente 1112 kann beliebige einer Anzahl von Drahtlosstandards oder -protokollen implementieren, die, ohne auf diese beschränkt zu sein, IEEE-Standards (IEEE: Institute for Electrical and Electronic Engineers) beinhalten, die Wi-Fi (IEEE 802,11 Familie), IEEE 802,16 Standards (z.B. eine Änderung von IEEE 802.16-2005), LTE-Projekt (LTE: Long-Term Evolution) zusammen mit beliebigen Änderungen, Aktualisierungen und/oder Revisionen (z.B. Advanced-LTE-Project, UMB-Projekt (UMB: Ultra Mobile Broadband) (auch als „3GPP2“ bezeichnet) usw.) beinhalten. Die IEEE 802,16 kompatiblen BWA-Netzwerke (BWA; Broadband Wireless Access) werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, einer Zertifikationsmarke für Produkte, die Konformitäts- und Interoperabilitätstests für die IEEE 802,16-Standards bestehen. Die Kommunikationskomponente 1112 kann gemäß einem GSM- (GSM: Global System for Mobile Communication), GPRS- (GPRS: General Packet Radio Service), UMTS- (UMTS: Universal Mobile Telecommunications System), HSPA- (HSPA; High Speed Packet Access), E-HSPA- (E-HSPA; Evolved HSPA) oder LTE-Netzwerk betrieben werden. Die Kommunikationskomponente 1112 kann gemäß EDGE (Enhanced Data for GSM Evolution), GERAN (GSM EDGE Radio Access Network), UTRAN (Universal Terrestrial Radio Access Network) oder E-UTRAN (Evolved UTRAN) betrieben werden. Die Kommunikationskomponente 1112 kann gemäß CDMA (Code Division Multiple Access), TDMA (Time Division Multiple Access), DECT (Digital Enhanced Cordless Telecommunications), EV-DO (Evolution-Data Optimized) und Ableitungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5Gund darüber hinaus bezeichnet werden, betrieben werden. Die Kommunikationskomponente 1112 kann bei anderen Ausführungsformen gemäß anderen Drahtlosprotokollen betrieben werden. Die elektrische Vorrichtung 1100 kann eine Antenne 1122 beinhalten, um drahtlose Kommunikationen zu ermöglichen und/oder andere drahtlose Kommunikationen (wie zum Beispiel AM- oder FM-Radioübertragungen) zu empfangen.
  • Bei einigen Ausführungsformen kann die Kommunikationskomponente 1112 drahtgebundene Kommunikationen verwalten, wie zum Beispiel elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z.B. IEEE-802,3-Ethernet-Standards). Wie oben erwähnt wurde, kann die Kommunikationskomponente 1112 mehrere Kommunikationskomponenten beinhalten. Zum Beispiel kann eine erste Kommunikationskomponente 1112 für drahtlose Kommunikationen mit kürzerer Reichweite, wie zum Beispiel WiFi oder Bluetooth zweckbestimmt sein und eine zweite Kommunikationskomponente 1112 kann für drahtlose Kommunikationen mit längerer Reichweite, wie zum Beispiel GPS (Global Positioning System), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere zweckbestimmt sein. Bei einigen Ausführungsformen kann eine erste Kommunikationskomponente 1112 für drahtlose Kommunikationen zweckbestimmt sein und eine zweite Kommunikationskomponente 1112 kann für drahtgebundene Kommunikationen zweckbestimmt sein.
  • Die elektrische Vorrichtung 1100 kann eine Batterie-/Leistungsschaltung 1114 beinhalten. Die Batterie-/Leistungsschaltung 1114 kann eine oder mehrere Energiespeichervorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltung zum Koppeln von Komponenten der elektrischen Vorrichtung 1100 mit einer von der elektrischen Vorrichtung 1100 getrennten Energiequelle (z. B. der AC-Netzversorgung) beinhalten.
  • Die elektrische Vorrichtung 1100 kann eine Anzeigevorrichtung 1106 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde) beinhalten. Die Anzeigevorrichtung 1106 kann einen oder mehrere eingebettete oder drahtgebundene oder drahtlos verbundene externe visuelle Indikatoren, wie zum Beispiel eine Heads-Up-Anzeige, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige beinhalten.
  • Die elektrische Vorrichtung 1100 kann eine Audioausgabevorrichtung 1108 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde) beinhalten. Die Audioausgabevorrichtung 1108 kann eine beliebige eingebettete oder drahtgebundene oder drahtlos verbundene externe Vorrichtung, die eine akustische Anzeige erzeugt, wie zum Beispiel Lautsprecher, Kopfhörer oder Ohrhörer beinhalten.
  • Die elektrische Vorrichtung 1100 kann eine Audioeingabevorrichtung 1124 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde) beinhalten. Die Audioeingabevorrichtung 1124 kann eine beliebige eingebettete oder drahtgebundene oder drahtlos verbundene Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie zum Beispiel Mikrofone, Mikrofonarrays oder digitale Instrumente (z.B. Instrumente mit einem MIDI-Ausgang (MIDI: Musical Instrument Digital Interface - digitale Schnittstelle für Musikinstrumente)). Die elektrische Vorrichtung 1100 kann eine GNSS-Vorrichtung (GNSS: Global Navigation Satellite System) 1118 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde), wie zum Beispiel eine GPS-Vorrichtung (GPS: Global Positioning System), beinhalten. Die GNSS-Vorrichtung 1118 kann in Kommunikation mit einem satellitenbasierten System stehen und eine Geolokalisierung der elektrischen Vorrichtung 1100 aufgrund von Informationen bestimmen, die von einem oder mehreren GNSS-Satelliten empfangen werden, wie aus dem Stand der Technik bekannt ist.
  • Die elektrische Vorrichtung 1100 kann eine andere Ausgabevorrichtung 1110 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde) beinhalten. Die Beispiele für die andere Ausgabevorrichtung 1110 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen für andere Vorrichtungen oder eine zusätzliche Speichervorrichtung beinhalten.
  • Die elektrische Vorrichtung 1100 kann eine andere Eingabevorrichtung 1120 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert wurde) beinhalten. Die Beispiele für die andere Eingabevorrichtung 1120 können einen Beschleunigungsmesser, einen Kreisel, einen Kompass, eine Bilderfassungsvorrichtung (z.B. eine monoskopische oder stereoskopische Kamera), einen Trackball, ein Trackpad, ein Touchpad, eine Tastatur, eine Cursor-Steuervorrichtung, wie zum Beispiel eine Maus, einen Stift, einen Berührungsbildschirm, einen Näherungssensor, ein Mikrofon, ein Strichcodelesegerät, ein QR-Codelesegerät (QR: Quick-Response), einen EKG-Sensor (EKG: Elektrokardiogramm), einen PPG-Sensor (PPG: Photoplethysmog), einen galvanischen Hautreaktionssensor, einen beliebigen anderen Sensor oder ein Hochfrequenzerkennungslesegerät (RFID-Lesegerät: Radio Frequency Identification reader) beinhalten.
  • Die elektrische Vorrichtung 1100 kann einen beliebigen gewünschten Formfaktor aufweisen, wie zum Beispiel eine tragbare oder mobile elektrische Vorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musikplayer, einen Tablet-Computer, einen Laptop-Computer, einen 2-in-1-konvertierbaren Computer, einen tragbaren All-in-One-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistenten (PDA), einen ultramobilen Personal Computer, eine tragbare Spielkonsole usw.), eine elektrische Desktop-Vorrichtung, einen Server, eine Computerlösung auf Rack-Ebene (z.B. Blade-, Tray- oder Sled-Computersysteme), eine Workstation oder eine andere vernetzte Computerkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine stationäre Spielkonsole, ein Smart-Fernseher, eine Fahrzeugsteuereinheit, eine Digitalkamera, einen digitalen Videorecorder, eine tragbare elektrische Vorrichtung oder ein eingebettetes Rechensystem (z.B. Rechensysteme, die Teil eines Fahrzeugs, eines Smart-Haushaltsgeräts, eines Unterhaltungselektronikprodukts oder - ausrüstung oder einer Fertigungsausrüstung sind). Bei einigen Ausführungsformen kann die elektrische Vorrichtung 1100 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet. Bei einigen Ausführungsformen kann die elektrische Vorrichtung 1100 mehrere diskrete physische Komponenten umfassen. In Anbetracht der Vielfalt von Vorrichtungen, in der sich die elektrische Vorrichtung 1100 bei den zahlreichen Ausführungsformen manifestieren kann, kann auf die elektrische Vorrichtung 1100 bei einigen Ausführungsformen als eine Rechenvorrichtung oder ein Rechensystem Bezug genommen werden.
  • 12 zeigt einen Prozess 1200 gemäß einigen Ausführungsformen. In der Operation 1202 beinhaltet der Prozess ein Abscheiden einer ersten Metallschicht auf einem Gehäusesubstrat; in der Operation 1204 beinhaltet der Prozess ein Strukturieren der ersten Metallschicht, um mindestens einige Abschnitte einer ersten Leistungsebene bereitzustellen, die elektrisch mit dem Gehäusesubstrat gekoppelt ist; in der Operation 1206 beinhaltet der Prozess ein Abscheiden einer dielektrischen Schicht auf den mindestens einigen Abschnitten der ersten Leistungsebene; in der Operation 1208 beinhaltet der Prozess ein elektrisches und mechanisches Koppeln eines Dies mit einer Oberseite des Gehäusesubstrats; und in der Operation 1210 beinhaltet der Prozess ein Abscheiden einer zweiten Metallschicht auf der dielektrischen Schicht und der Oberseite des Substrats, um eine zweite Leistungsebene so zu definieren, dass die zweite Leistungsebene mindestens teilweise innerhalb von Vertiefungen liegt, die durch die erste Leistungsebene definiert sind, und dass sie eine Unterseite aufweist, die an eine Oberseite der ersten Leistungsebene angepasst ist.
  • In der gesamten Beschreibung können viele Instanzen Komponenten, Operationen oder Strukturen implementieren, die als eine einzige Instanz beschrieben sind. Obwohl einzelne Operationen eines oder mehrerer Verfahren als getrennte Operationen veranschaulicht und beschrieben sind, können eine oder mehrere einzelne Operationen gleichzeitig durchgeführt werden und es ist nicht erforderlich, dass die Operationen in der veranschaulichten Reihenfolge durchgeführt werden. Die Strukturen und Funktionalitäten, die in beispielhaften Konfigurationen als getrennte Komponenten präsentiert werden, können als eine kombinierte Struktur oder Komponente implementiert werden. Auf ähnliche Weise können Strukturen und Funktionalitäten, die als eine einzige Komponente präsentiert werden, als getrennte Komponenten implementiert werden. Diese und andere Variationen, Modifikationen, Hinzufügungen und Verbesserungen fallen in den Schutzumfang des vorliegenden Gegenstands der Erfindung.
  • Obwohl ein Überblick über Ausführungsformen unter Bezugnahme auf spezifische beispielhafte Ausführungsformen beschrieben wurde, können zahlreiche Modifikationen und Änderungen an diesen Ausführungsformen vorgenommen werden, ohne von dem breiter gefassten Schutzumfang der Ausführungsformen der vorliegenden Offenbarung abzuweichen. Auf diese Ausführungsformen des erfinderischen Gegenstands kann hier, einzeln oder gemeinsam, durch den Ausdruck „Erfindung“ lediglich der Einfachheit halber und ohne die Absicht Bezug genommen werden, den Schutzumfang dieser Anmeldung willentlich auf irgendeine einzige Offenbarung oder irgendein einziges erfinderisches Konzept zu beschränken, falls tatsächlich mehr als ein Konzept offenbart ist.
  • Die hier veranschaulichten Ausführungsformen sind hinreichend ausführlich beschrieben, um einen Fachmann in die Lage zu versetzen, die hier offenbarten Lehren in die Praxis umzusetzen. Andere Ausführungsformen können verwendet und aus diesen abgeleitet werden, sodass strukturelle und logische Ersetzungen und Änderungen vorgenommen werden können, ohne von dem Schutzumfang dieser Offenbarung abzuweichen. Diese ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der zahlreichen Ausführungsformen wird nur durch die angehängten Ansprüche, zusammen mit dem vollen Umfang an Äquivalenzen definiert, zu denen diese Ansprüche berechtigen.
  • Es versteht sich auch, dass, obwohl die Begriffe „erster“, „zweiter“ und so weiter hier verwendet werden können, um zahlreiche Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe beschränkt werden. Diese Ausdrücke werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Zum Beispiel könnte ein erster Kontakt als ein zweiter Kontakt bezeichnet werden und auf ähnliche Weise könnte ein zweiter Kontakt als ein erster Kontakt bezeichnet werden, ohne von dem Schutzumfang der vorliegenden Ausführungsbeispiele abzuweichen. Der erste Kontakt und der zweite Kontakt sind beide Kontakte, aber sie sind nicht derselbe Kontakt.
  • So, wie die Singularformen „ein“, „eine“, „der“, „die“ und „das“ in der Beschreibung der Ausführungsbeispiele und in den angehängten Beispielen verwendet werden, sind sie so zu verstehen, dass sie auch die Pluralformen umfassen, es sei denn, dass der Zusammenhang eindeutig etwas anderes anzeigt. Es ist auch selbstverständlich, dass sich der Ausdruck „und/oder“, so wie er hier verwendet wird, auf sämtliche möglichen Kombinationen von einem oder mehreren der assoziierten aufgelisteten Elemente bezieht und diese einschließt. Es versteht sich ferner, dass die Begriffe „umfasst“ und/oder „umfassend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein aufgeführter Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente und/oder von Komponenten spezifizieren, aber das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder von Gruppen dergleichen nicht ausschließen.
  • Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Bei den Ausführungsformen bedeutet der Ausdruck „A befindet sich auf B“, dass sich mindestens ein Teil von A in einem direkten physischen Kontakt oder einem indirekten physischen Kontakt (mit einem oder mehreren anderen Merkmalen zwischen A und B) mit mindestens einem Teil von B befindet.
  • In der vorliegenden Beschreibung bedeutet „A angrenzend an B“, dass sich mindestens ein Teil von A in einem direkten physischen Kontakt mit mindestens einem Teil von B befindet.
  • In der vorliegenden Beschreibung bedeutet „B zwischen A und C“, dass sich mindestens ein Teil von B in oder entlang eines Raums befindet, der A und C trennt, und dass sich der mindestens eine Teil von B in einem direkten oder indirekten physischen Kontakt mit A und C befindet.
  • In der vorliegenden Beschreibung bedeutet „A ist an B angebracht“, dass mindestens ein Teil von A mechanisch an mindestens einem Teil von B angebracht ist, entweder direkt oder indirekt (mit einem oder mehreren anderen Merkmalen zwischen A und B).
  • Die Beschreibung kann perspektivenbasierte Beschreibungen, wie zum Beispiel obere/untere, hinein/hinaus, über/unter und dergleichen, verwenden. Diese Beschreibungen werden lediglich verwendet, um die Erörterung zu vereinfachen, und sind nicht so zu verstehen, dass sie die Anwendung von hier beschriebenen Ausführungsformen auf irgendeine bestimmte Orientierung einschränken.
  • Die Beschreibung verwendet möglicherweise die Ausdrücke „bei einer Ausführungsform“, „gemäß einigen Ausführungsformen“, „gemäß Ausführungsformen“ oder „bei Ausführungsformen“, die jeweils auf eine oder mehrere derselben oder unterschiedlicher Ausführungsformen verweisen können. Darüber hinaus sind die Begriffe „umfassend“, „beinhaltend“, „aufweisend“ und dergleichen, wie sie in Bezug auf die Ausführungsformen der vorliegenden Offenbarung verwendet, synonym.
  • So wie der Begriff „gekoppelt“ hier verwendet wird, bedeutet er, dass sich zwei oder mehr Elemente in einem direkten physischen Kontakt befinden oder dass zwei oder mehr Elemente in einem indirekten physischen Kontakt befinden, aber dennoch miteinander kooperieren oder interagieren (d.h. ein oder mehrere andere Elemente sind zwischen die Elemente, die als miteinander gekoppelt angegeben werden, gekoppelt oder eingebunden). Der Begriff „direkt gekoppelt“ bedeutet, dass sich zwei oder mehr Elemente in einem direkten Kontakt befinden.
  • So wie der Begriff „Modul“ hier verwendet wird, bezieht er sich darauf, dass er Teil eines ASIC, eines elektronischen Schaltkreises, eines Ein-Chip-Systems, eines Prozessors (geteilt, zweckbestimmt oder in einer Gruppe), einer Festkörpervorrichtung, eines Speichers (geteilt, zweckbestimmt oder in einer Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eines kombinatorischen Logikschaltkreises und/oder anderer geeigneter Komponenten ist, welche die beschriebenen Funktionalitäten bereitstellen.
  • So wie der Begriff „elektrisch leitfähig“ hier verwendet wird, kann er bei einigen Beispielen eine Eigenschaft eines Materials mit einer elektrischen Leitfähigkeit größer oder gleich 107 Siemens pro Meter (S/m) bei 20 Grad Celsius aufweisen. Zu den Beispielen für derartige Materialien gehören Cu, Ag, Al, Au, W, Zn und Ni.
  • So wie der Begriff „integrierte Schaltkreisstruktur“ hier verwendet wird, kann er einen oder mehrere Mikroelektronik-Dies beinhalten.
  • In den entsprechenden Zeichnungen der Ausführungsformen können Signale, Ströme, elektrische Vorspannungen oder magnetische oder elektrische Polaritäten durch Linien repräsentiert werden. Einige Linien können dicker sein, um umfangreichere Signalpfade anzuzeigen, und/oder Pfeile an einem oder mehreren Enden aufweisen, um eine primäre Informationsflussrichtung anzuzeigen. Diese Angaben sind nicht als einschränkend zu verstehen. Vielmehr werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um ein einfacheres Verständnis eines Schaltkreises oder einer Logikeinheit zu ermöglichen. Jedes repräsentierte Signal, jede Polarität, jeder Strom, jede Spannung usw., die durch die Anforderungen an die Auslegung oder Auslegungspräferenzen repräsentiert werden, kann tatsächlich ein oder mehrere Signale umfassen, die sich in beide Richtungen bewegen können, und kann mit jedem geeigneten Typ eines Signalschemas implementiert werden.
  • In der gesamten Beschreibung und in den Ansprüchen bedeutet der Ausdruck „verbunden“ eine direkte Verbindung, wie zum Beispiel eine elektrische, mechanische oder magnetische Verbindung, zwischen den Elementen, die ohne irgendwelche dazwischengeschaltete Vorrichtungen miteinander verbunden sind. Der Begriff „gekoppelt“ bedeutet eine direkte oder indirekte Verbindung, wie zum Beispiel eine direkte elektrische, mechanische oder magnetische Verbindung zwischen den Elementen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive Zwischenvorrichtungen. Der Begriff „Signal“ kann sich auf mindestens ein Stromsignal, Spannungssignal, magnetisches Signal oder ein Daten-/Taktsignal beziehen. Die Bedeutung von „ein“, „eine“, „der“, „die“ und „das“ beinhaltet auch die Pluralbezüge. Die Bedeutung von „in“ schließt „in“ und „an“ ein.
  • Die Ausdrücke „im Wesentlichen“, „nahe“, „ungefähr“ und „näherungsweise“ beziehen sich allgemein darauf, dass sie innerhalb von +/- 10% eines Zielwerts liegen (sofern es nicht anderweitig spezifiziert wird). Sofern nichts anderes angegeben ist, gibt die Verwendung der Ordnungszusätze „erste“, „zweite“ und „dritte“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass auf unterschiedliche Instanzen gleicher Objekte Bezug genommen wird, und sie sind nicht so zu verstehen, dass impliziert wird, dass die so beschriebenen Objekte in einer gegebenen Reihenfolge vorliegen müssen, weder zeitlich, räumlich, in Rangfolge noch in irgendeiner anderen Weise.
  • Für die Zwecke der Ausführungsformen sind die Transistoren in den verschiedenen hier beschriebenen Schaltkreisen und Logikblöcken Metalloxid-Halbleiter (MOS)-Transistoren oder ihre Derivate, wobei die MOS-Transistoren Drain-, Source-, Gate- und Bulk-Anschlüsse beinhalten. Die Transistoren und/oder die MOS-Transistor-Derivate beinhalten auch Tri-Gate und FinFET-Transistoren, zylinderförmige Rundum-Gate-Transistoren, Tunnel-FETs (TFETs), Quadratdraht- oder Rechteckband-Transistoren, ferroelektrische FETs (FeFETs) oder andere Vorrichtungen, die Transistorfunktionen implementieren, wie zum Beispiel Kohlenstoffnanoröhren oder Spintronik-Vorrichtungen. Symmetrische MOSFET-Source- und -Drain-Anschlüsse sind identische Anschlüsse und werden hier austauschbar verwendet. Auf der anderen Seite weist eine TFET-Vorrichtung asymmetrische Source- und Drain-Anschlüsse auf. Für den Fachmann ist es selbstverständlich, dass andere Transistoren, zum Beispiel Bipolar-Transistoren, BJT-PNP/NPN, BiCMOS, CMOS, eFET usw., verwendet werden können, ohne vom Schutzumfang der Offenbarung abzuweichen. Der Begriff „MN“ gibt einen n-Typ-Transistor (zum Beispiel NMOS, NPN BJT usw.) an, und der Begriff „MP“ gibt einen p-Typ-Transistor (zum Beispiel PMOS, PNP BJT usw.) an.
  • Beispiele
  • Einige Beispiele für Ausführungsformen werden nachfolgend bereitgestellt.
    • Beispiel 1 beinhaltet eine konforme Leistungsabgabestruktur, die umfasst: ein Gehäusesubstrat; einen Die, der Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene.
    • Beispiel 2 beinhaltet den Gegenstand von Beispiel 1, wobei die erste Leistungsebene einem oder mehreren ersten elektrischen Pfaden zu dem Gehäusesubstrat entspricht und die zweite Leistungsebene einem oder mehreren zweiten elektrischen Pfaden zu dem Gehäusesubstrat entspricht.
    • Beispiel 3 beinhaltet den Gegenstand von Beispiel 2, wobei die erste Leistungsebene eine oder mehrere Zwischenverbindungen beinhaltet, die mit der Oberseite des Gehäusesubstrats elektrisch gekoppelt sind, und eine oder mehrere Durchkontaktierungen, die sich von mindestens einigen der einen oder der mehreren Zwischenverbindungen von der Oberseite des Gehäusesubstrats weg erstrecken.
    • Beispiel 4 umfasst den Gegenstand von Beispiel 1, wobei die erste und die zweite Leistungsebene in durch die Vertiefungen definierten Bereichen komplanar zueinander sind.
    • Beispiel 5 beinhaltet den Gegenstand von Beispiel 1, wobei die zweite Leistungsebene eine granulare Mikrostruktur aufweist, die zufällig verteilte Teilchen beinhaltet, die im Wesentlichen untereinander nichtlineare Teilchen-zu-Teilchen-Grenzen aufweisen.
    • Beispiel 6 beinhaltet den Gegenstand von Beispiel 5, wobei die Teilchen Größen im Bereich von ungefähr 10 Mikrometer bis ungefähr 100 Mikrometer aufweisen.
    • Beispiel 7 beinhaltet den Gegenstand von Beispiel 5, wobei die granulare Mikrostruktur eine maximale Porosität von ungefähr 5% aufweist.
    • Beispiel 8 beinhaltet den Gegenstand von Beispiel 5, der ferner eine Pufferschicht zwischen der zweiten Leistungsebene und mindestens einem des Gehäusesubstrats und der ersten Leistungsebene beinhaltet, wobei eine Grenzfläche zwischen der Pufferschicht und der zweiten Leistungsebene eine nichtflache Konfiguration im Vergleich zu einer Grenzfläche zwischen der ersten Leistungsebene und dem Gehäusesubstrat aufweist, wobei einige Teilchen der zweiten Leistungsebene mindestens teilweise innerhalb von Einbuchtungen der Pufferschicht eingebettet sind.
    • Beispiel 9 beinhaltet den Gegenstand von Beispiel 8, wobei die Pufferschicht mindestens eines von Indium, Silber, Gold, Zinn, Blei, Titan, Nickel, Vanadium oder Legierungen davon beinhaltet.
    • Beispiel 10 beinhaltet den Gegenstand von Beispiel 1, der ferner ein thermomechanisches Puffermaterial zwischen dem Die und der zweiten Leistungsebene beinhaltet, wobei das Puffermaterial ein Elastizitätsmodul von weniger als ungefähr 10 Gigapascal aufweist.
    • Beispiel 11 beinhaltet den Gegenstand von Beispiel 10, wobei das Puffermaterial ein Epoxid beinhaltet.
    • Beispiel 12 beinhaltet eine dreidimensionale gestapelte Die-Baugruppe, die beinhaltet: ein Gehäusesubstrat; einen Stapel von Materialebenen, die übereinander auf dem Gehäusesubstrat angeordnet sind, wobei die Ebenen eine erste Ebene angrenzend an eine Oberseite des Substrats und eine zweite Ebene angrenzend an eine Oberseite der ersten Ebene beinhalten, wobei: die erste Ebene beinhaltet: einen Basis-Die, der an eine Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene; und wobei die zweite Ebene einen oder mehrere obere Dies beinhaltet, die mit dem Gehäusesubstrat elektrisch gekoppelt sind.
    • Beispiel 13 beinhaltet den Gegenstand von Beispiel 12, wobei der eine oder die mehreren oberen Dies in eine Vergussmasse eingebettet sind.
    • Beispiel 14 beinhaltet den Gegenstand von Beispiel 12, wobei sich die zweite Leistungsebene zu der zweiten Ebene erstreckt, sodass der eine oder die mehreren oberen Dies in die zweite Leistungsebene eingebettet sind.
    • Beispiel 15 beinhaltet den Gegenstand von Beispiel 14, der ferner beinhaltet: eine erste Pufferschicht zwischen der zweiten Leistungsebene und dem Gehäusesubstrat und der ersten Leistungsebene; und eine zweite Pufferschicht zwischen der zweiten Leistungsebene und den Oberseiten des einen oder der mehreren oberen Dies, wobei: sowohl eine Grenzfläche zwischen der ersten Pufferschicht und der zweiten Leistungsebene als auch eine Grenzfläche zwischen der zweiten Pufferschicht und der zweiten Leistungsebene eine nichtflache Konfiguration im Vergleich zu einer Grenzfläche zwischen der ersten Leistungsebene und dem Gehäusesubstrat aufweisen, wobei einige Teilchen der zweiten Leistungsebene mindestens teilweise innerhalb von Einbuchtungen in die erste Pufferschicht und in die zweite Pufferschicht eingebettet sind.
    • Beispiel 16 beinhaltet den Gegenstand von Beispiel 12, wobei der eine oder die mehreren oberen Dies einen einzelnen Die beinhalten, der sich durch eine Gesamtheit der zweiten Ebene erstreckt.
    • Beispiel 17 beinhaltet ein System, das beinhaltet: eine oder mehrere Verarbeitungseinheiten; einen Speicher, der mit der einen oder den mehreren Verarbeitungseinheiten gekoppelt ist; und eine dreidimensionale gestapelte Die-Baugruppe, die mit der einen oder den mehreren Verarbeitungseinheiten und dem Speicher gekoppelt ist und beinhaltet: ein Gehäusesubstrat; einen Stapel von Materialebenen, die übereinander auf dem Gehäusesubstrat angeordnet sind, wobei die Ebenen eine erste Ebene angrenzend an eine Oberseite des Substrats und eine zweite Ebene angrenzend an eine Oberseite der ersten Ebene beinhalten, wobei: die erste Ebene beinhaltet: einen Basis-Die, der an eine Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene; und wobei die zweite Ebene einen oder mehrere obere Dies beinhaltet, die elektrisch mit dem Gehäusesubstrat gekoppelt sind.
    • Beispiel 18 beinhaltet den Gegenstand von Beispiel 17, wobei der eine oder die mehreren oberen Dies in eine Vergussmasse eingebettet sind.
    • Beispiel 19 beinhaltet den Gegenstand von Beispiel 17, wobei sich die zweite Leistungsebene zu der zweiten Ebene erstreckt, sodass der eine oder die mehreren oberen Dies in die zweite Leistungsebene eingebettet sind.
    • Beispiel 20 beinhaltet den Gegenstand von Beispiel 17, wobei der eine oder die mehreren oberen Dies einen einzelnen Die beinhalten, der sich durch eine Gesamtheit der zweiten Ebene erstreckt.
    • Beispiel 21 beinhaltet ein Verfahren zum Fertigen einer konformen Leistungsabgabestruktur, wobei das Verfahren umfasst: Abscheiden einer ersten Metallschicht auf einem Gehäusesubstrat; Strukturieren der ersten Metallschicht, um mindestens einige Abschnitte einer ersten Leistungsebene bereitzustellen, die mit dem Gehäusesubstrat elektrisch gekoppelt sind; Abscheiden einer dielektrischen Schicht auf den mindestens einigen Abschnitten der ersten Leistungsebene; elektrisches und mechanisches Koppeln eines Dies mit einer Oberseite des Gehäusesubstrats; und Abscheiden einer zweiten Metallschicht auf der dielektrischen Schicht und der Oberseite des Substrats, um eine zweite Leistungsebene so zu definieren, dass die zweite Leistungsebene mindestens teilweise innerhalb von Vertiefungen liegt, die durch die erste Leistungsebene definiert sind, und eine Unterseite aufweist, die an eine Oberseite der ersten Leistungsebene angepasst ist.
    • Beispiel 22 beinhaltet den Gegenstand von Beispiel 21, wobei die zweite Metallschicht mithilfe eines Kaltgasspritzprozesses abgeschieden wird.
    • Beispiel 23 beinhaltet den Gegenstand von Beispiel 22, wobei sowohl die erste Metallschicht als auch die zweite Metallschicht mithilfe eines Kaltgasspritzprozesses abgeschieden werden.
    • Beispiel 24 beinhaltet den Gegenstand von Beispiel 21, wobei: die mindestens einigen Abschnitte einer ersten Leistungsebene Zwischenverbindungen beinhalten; wobei das Abscheiden einer dielektrischen Schicht auf den mindestens einigen Abschnitten der ersten Leistungsebene ein Abscheiden der dielektrischen Schicht auf den Zwischenverbindungen beinhaltet; und wobei das Verfahren ferner beinhaltet: Strukturieren der dielektrischen Schicht, um Öffnungen darin an den Oberseiten der Zwischenverbindungen zu definieren; Strukturieren der zweiten Metallschicht, um darin Durchkontaktierungslöcher in einer Ausrichtung auf die Öffnungen an den Oberseiten der Zwischenverbindungen zu definieren; und Füllen der Durchkontaktierungslöcher mit einem elektrisch leitfähigen Material, um die Durchkontaktierungen zu definieren, wobei die erste Leistungsebene die Zwischenverbindungen und die Durchkontaktierungen beinhaltet.
    • Beispiel 25 beinhaltet den Gegenstand von Beispiel 21, der ferner ein Bereitstellen eines Epoxids zwischen dem Basis-Die und der zweiten Leistungsebene beinhaltet.
    • Beispiel 26 beinhaltet ein Produkt, das durch den Prozess nach einem der Verfahren der Beispiele 21 bis 25 hergestellt wird.
  • In der vorangehenden Beschreibung wurde unter Bezugnahme auf spezifische beispielhafte Ausführungsformen eine ausführliche Beschreibung vorgestellt. Es ist jedoch offensichtlich, dass verschiedene Modifikationen und Änderungen daran vorgenommen werden können, ohne von dem breiter gefassten Erfindungsgedanken und Schutzumfang der Offenbarung abzuweichen, wie er in den beigefügten Ansprüchen dargelegt wird. Die Beschreibung und Zeichnungen sind dementsprechend in einem veranschaulichenden Sinne aber nicht in einem einschränkenden Sinne zu betrachten. Darüber hinaus bezieht sich die vorstehende Verwendung von Ausführungsform(en) und jede andere beispielhafte Sprache bezieht sich nicht notwendigerweise auf dieselbe Ausführungsform oder dasselbe Beispiel, sondern kann sich auf andere und unterschiedliche Ausführungsformen aber auch potenziell auf dieselbe Ausführungsform beziehen.

Claims (25)

  1. Konforme Leistungsabgabestruktur, umfassend: ein Gehäusesubstrat; einen Die, der an eine Oberseite des Gehäusesubstrats angrenzet und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene.
  2. Konforme Leistungsabgabestruktur nach Anspruch 1, wobei die erste Leistungsebene einem oder mehreren ersten elektrischen Pfaden zu dem Gehäusesubstrat entspricht und die zweite Leistungsebene einem oder mehreren zweiten elektrischen Pfaden zu dem Gehäusesubstrat entspricht.
  3. Konforme Leistungsabgabestruktur nach Anspruch 2, wobei die erste Leistungsebene eine oder mehrere Zwischenverbindungen, die mit der Oberseite des Gehäusesubstrats elektrisch gekoppelt sind, und eine oder mehrere Durchkontaktierungen beinhaltet, die sich von mindestens einigen der einen oder mehreren Zwischenverbindungen von der Oberseite des Gehäusesubstrats weg erstrecken.
  4. Konforme Leistungsabgabestruktur nach einem der Ansprüche 1 bis 3, wobei die erste und die zweite Leistungsebene in Bereichen, die durch die Vertiefungen definiert sind, komplanar miteinander sind.
  5. Konforme Leistungsabgabestruktur nach einem der Ansprüche 1 bis 4, wobei die zweite Leistungsebene eine granulare Mikrostruktur aufweist, die zufällig verteilte Teilchen beinhaltet, die im Wesentlichen untereinander nichtlineare Teilchen-zu-Teilchen-Grenzen aufweisen.
  6. Konforme Leistungsabgabestruktur nach Anspruch 5, wobei die Teilchen Größen im Bereich von ungefähr 10 Mikrometer bis ungefähr 100 Mikrometer aufweisen.
  7. Konforme Leistungsabgabestruktur nach Anspruch 5, wobei die granulare Mikrostruktur eine maximale Porosität von ungefähr 5% aufweist.
  8. Konforme Leistungsabgabestruktur nach Anspruch 5, die ferner eine Pufferschicht zwischen der zweiten Leistungsebene und mindestens einer des Gehäusesubstrats und der ersten Leistungsebene beinhaltet, wobei eine Grenzfläche zwischen der Pufferschicht und der zweiten Leistungsebene eine nichtflache Konfiguration im Vergleich zu einer Grenzfläche zwischen der ersten Leistungsebene und dem Gehäusesubstrat aufweist, wobei einige Teilchen der zweiten Leistungsebene mindestens teilweise innerhalb von Einbuchtungen der Pufferschicht eingebettet sind.
  9. Konforme Leistungsabgabestruktur nach Anspruch 8, wobei die Pufferschicht eines von Indium, Silber, Gold, Zinn, Blei, Titan, Nickel, Vanadium oder Legierungen davon beinhaltet.
  10. Konforme Leistungsabgabestruktur nach einem der Ansprüche 1 bis 9, die ferner ein thermomechanisches Puffermaterial zwischen dem Die und der zweiten Leistungsebene beinhaltet, wobei das Puffermaterial ein Elastizitätsmodul von weniger als ungefähr 10 Gigapascal aufweist.
  11. Konforme Leistungsabgabestruktur nach Anspruch 10, wobei das Puffermaterial ein Epoxid beinhaltet.
  12. Dreidimensionale gestapelte Die-Baugruppe, beinhaltend: ein Gehäusesubstrat; einen Stapel von Materialebenen, die übereinander auf dem Gehäusesubstrat angeordnet sind, wobei die Ebenen eine erste Ebene angrenzend an eine Oberseite des Substrats und eine zweite Ebene angrenzend an eine Oberseite der ersten Ebene beinhalten, wobei: die erste Ebene beinhaltet: einen Basis-Die, der an eine Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene; und wobei die zweite Ebene einen oder mehrere obere Dies beinhaltet, die elektrisch mit dem Gehäusesubstrat gekoppelt sind.
  13. Dreidimensionale gestapelte Die-Baugruppe nach Anspruch 12, wobei der eine oder die mehreren oberen Dies in eine Vergussmasse eingebettet sind.
  14. Dreidimensionale gestapelte Die-Baugruppe nach Anspruch 12, wobei sich die zweite Leistungsebene zu der zweiten Ebene erstreckt, sodass der eine oder die mehreren oberen Dies in die zweite Leistungsebene eingebettet sind.
  15. Dreidimensionale gestapelte Die-Baugruppe nach Anspruch 14, die ferner beinhaltet: eine erste Pufferschicht zwischen der zweiten Leistungsebene und mindestens einer des Gehäusesubstrats und der ersten Leistungsebene; und eine zweite Pufferschicht zwischen der zweiten Leistungsebene und den Oberseiten des einen oder der mehreren oberen Dies, wobei: sowohl eine Grenzfläche zwischen der ersten Pufferschicht und der zweiten Leistungsebene als auch eine Grenzfläche zwischen der zweiten Pufferschicht und der zweiten Leistungsebene im Vergleich zu einer Grenzfläche zwischen der ersten Leistungsebene und dem Gehäusesubstrat eine nichtflache Konfiguration aufweisen, wobei einige Teilchen der zweiten Leistungsebene mindestens teilweise innerhalb von Einbuchtungen der ersten Pufferschicht und der zweiten Pufferschicht eingebettet sind.
  16. Dreidimensionale gestapelte Die-Baugruppe nach einem der Ansprüche 1-15, wobei der eine oder die mehreren oberen Dies einen einzigen Die beinhalten, der sich durch eine Gesamtheit der zweiten Ebene erstreckt.
  17. System, beinhaltend: eine oder mehrere Verarbeitungseinheiten; einen Speicher, der mit der einen oder den mehreren Verarbeitungseinheiten gekoppelt ist; und eine dreidimensionale gestapelte Die-Baugruppe, die beinhaltet: ein Gehäusesubstrat; einen Stapel von Materialebenen, die übereinander auf dem Gehäusesubstrat angeordnet sind, wobei die Ebenen eine erste Ebene angrenzend an eine Oberseite des Substrats und eine zweite Ebene angrenzend an eine Oberseite der ersten Ebene beinhalten, wobei: die erste Ebene beinhaltet: einen Basis-Die, der an eine Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist; eine erste Leistungsebene, die an die Oberseite des Gehäusesubstrats angrenzt und mit dieser elektrisch gekoppelt ist, wobei die erste Leistungsebene ferner ein Metall umfasst und eine oder mehrere Vertiefungen darin definiert sind; eine zweite Leistungsebene, die ein Metall umfasst, wobei die zweite Leistungsebene mindestens teilweise innerhalb der Vertiefungen der ersten Leistungsebene liegt und eine Unterseite aufweist, die an die Oberseite der ersten Leistungsebene angepasst ist; und ein dielektrisches Material zwischen der ersten Leistungsebene und der zweiten Leistungsebene; und wobei die zweite Ebene einen oder mehrere obere Dies beinhaltet, die elektrisch mit dem Gehäusesubstrat gekoppelt sind.
  18. System nach Anspruch 17, wobei der eine oder die mehreren oberen Dies in eine Vergussmasse eingebettet sind.
  19. System nach Anspruch 17, wobei sich die zweite Leistungsebene zu der zweiten Ebene erstreckt, sodass der eine oder die mehreren oberen Dies in die zweite Leistungsebene eingebettet sind.
  20. System nach einem der Ansprüche 17 bis 19, wobei der eine oder die mehreren oberen Dies einen einzelnen Die beinhalten, der sich durch eine Gesamtheit der zweiten Ebene erstreckt.
  21. Verfahren zum Fertigen einer konformen Leistungsabgabestruktur, wobei das Verfahren umfasst: Abscheiden einer ersten Metallschicht auf einem Gehäusesubstrat; Strukturieren der ersten Metallschicht, um mindestens einige Abschnitte einer ersten Leistungsebene bereitzustellen, die mit dem Gehäusesubstrat elektrisch gekoppelt sind; Abscheiden einer dielektrischen Schicht auf den mindestens einigen Abschnitten der ersten Leistungsebene; elektrisches und mechanisches Koppeln eines Basis-Dies mit einer Oberseite des Gehäusesubstrats; und Abscheiden einer zweiten Metallschicht auf der dielektrischen Schicht und der Oberseite des Substrats, um eine zweite Leistungsebene so zu definieren, dass die zweite Leistungsebene mindestens teilweise innerhalb von Vertiefungen liegt, die durch die erste Leistungsebene definiert sind, und eine Unterseite aufweist, die an eine Oberseite der ersten Leistungsebene angepasst ist.
  22. Verfahren nach Anspruch 21, wobei die zweite Metallschicht mithilfe eines Kaltgasspritzprozesses abgeschieden wird.
  23. Verfahren nach Anspruch 22, wobei sowohl die erste Metallschicht als auch die zweite Metallschicht mithilfe eines Kaltgasspritzprozesses abgeschieden werden.
  24. Verfahren nach einem der Ansprüche 21 bis 23, wobei: die mindestens einigen Abschnitte einer ersten Leistungsebene Zwischenverbindungen beinhalten; das Abscheiden einer dielektrischen Schicht auf den mindestens einigen Abschnitte der ersten Leistungsebene ein Abscheiden der dielektrischen Schicht auf den Zwischenverbindungen beinhaltet; und wobei das Verfahren ferner beinhaltet: Strukturieren der dielektrischen Schicht, um Öffnungen darin an den Oberseiten der Zwischenverbindungen zu definieren; Strukturieren der zweiten Metallschicht, um darin Durchkontaktierungslöcher in einer Ausrichtung auf die Öffnungen an den Oberseiten der Zwischenverbindungen zu definieren; und Füllen der Durchkontaktierungslöcher mit einem elektrisch leitfähigen Material, um die Durchkontaktierungen zu definieren, wobei die erste Leistungsebene die Zwischenverbindungen und die Durchkontaktierungen beinhaltet.
  25. Verfahren nach einem der Ansprüche 21 bis 24, das ferner ein Bereitstellen eines Epoxids zwischen dem Basis-Die und der zweiten Leistungsebene beinhaltet.
DE102022118202.9A 2021-09-24 2022-07-21 Konforme Leistungsabgabestrukturen von 3D-gestapelten Die-Baugruppen Pending DE102022118202A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/485,235 2021-09-24
US17/485,235 US20230098957A1 (en) 2021-09-24 2021-09-24 Conformal power delivery structures of 3d stacked die assemblies

Publications (1)

Publication Number Publication Date
DE102022118202A1 true DE102022118202A1 (de) 2023-03-30

Family

ID=85477507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022118202.9A Pending DE102022118202A1 (de) 2021-09-24 2022-07-21 Konforme Leistungsabgabestrukturen von 3D-gestapelten Die-Baugruppen

Country Status (3)

Country Link
US (1) US20230098957A1 (de)
CN (1) CN115863273A (de)
DE (1) DE102022118202A1 (de)

Also Published As

Publication number Publication date
US20230098957A1 (en) 2023-03-30
CN115863273A (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112017008327T5 (de) Mikroelektronische anordnungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102021132253A9 (de) Hybride Herstellung für Vorrichtungen und Baugruppen mit einem integrierten Schaltkreis
DE112017001160T5 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102020129665A1 (de) Dreidimensionale nanobandbasierte Logik
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE102021121681A1 (de) Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen
CN114725054A (zh) 包括桥的微电子结构
CN114725053A (zh) 包括桥接器的微电子结构
DE112017008324T5 (de) Feldeffekttransistoren und verfahren zum herstellen derselben
DE102022126794A1 (de) Disaggregierte entropiedienste für mikroelektronische baugruppen