DE102020209927A1 - Einebnen von Materialerhebungen auf Halbleiterschichten - Google Patents

Einebnen von Materialerhebungen auf Halbleiterschichten Download PDF

Info

Publication number
DE102020209927A1
DE102020209927A1 DE102020209927.8A DE102020209927A DE102020209927A1 DE 102020209927 A1 DE102020209927 A1 DE 102020209927A1 DE 102020209927 A DE102020209927 A DE 102020209927A DE 102020209927 A1 DE102020209927 A1 DE 102020209927A1
Authority
DE
Germany
Prior art keywords
etching mask
elevation
semiconductor layer
etching
material elevation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020209927.8A
Other languages
English (en)
Inventor
Barbara Will
Reinhold Roedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020209927.8A priority Critical patent/DE102020209927A1/de
Publication of DE102020209927A1 publication Critical patent/DE102020209927A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Offenbart ist ein Verfahren zum Einebnen von mindestens einer Materialerhebung einer Halbleiterschicht, wobei die Materialerhebung eine spitzwinklige Form aufweist und an einer Basis der Materialerhebung in die Halbleiterschicht übergeht, wobei die Halbleiterschicht mit der Materialerhebung zumindest bereichsweise durch eine Ätzmaske bedeckt wird, eine Materialstärke der Ätzmaske zum zumindest bereichsweisen Freilegen der Materialerhebung durch einen Materialabtrag verringert wird, die Materialerhebung durch ein Ätzverfahren über den freigelegten Bereich der Materialerhebung teilweise oder bis zur Basis abgetragen wird. Des Weiteren ist eine Halbleiteranordnung offenbart.

Description

  • Die Erfindung betrifft ein Verfahren zum Einebnen von mindestens einer Materialerhebung, insbesondere mit einer spitzwinkligen Form, einer Halbleiterschicht. Des Weiteren betrifft die Erfindung eine Halbleiteranordnung.
  • Stand der Technik
  • Bei der Herstellung und Bearbeitung von Halbleiterkomponenten werden Laser eingesetzt, um Gräben, Durchgangsöffnungen oder Öffnungen zu Kavitäten zu verschließen. Je nach Prozess können auch andere Verfahren zum Erzeugen einer lokalen Schmelze eingesetzt werden. Nach einem derartigen lokalen Aufschmelzen des Materials der Halbleiterkomponenten und einem anschließenden Erstarren der Schmelze bilden sich jedoch hervorstehende Spitzen bzw. Materialerhebungen.
  • Derartige hervorstehende Materialerhebungen können abbrechen und Verunreinigungen in Form von Partikeln erzeugen. Hierdurch wird eine weitere Bearbeitung eines derartigen Halbleiterbauteils erschwert. Des Weiteren kann das Ausüben von Druck auf derartige Materialerhebungen Risse oder Brüche verursachen.
  • Es sind Verfahren bekannt, durch welche die Oberfläche an den Öffnungen abgesenkt wird, so dass die resultierenden Materialerhebungen nicht über die entsprechende Oberfläche hinausragen. Eine derartige Tieferlegung des Verschlusspunktes der Öffnungen ist jedoch technisch aufwändig und schwächt die mechanische Struktur der Halbleiterkomponente.
  • Offenbarung der Erfindung
  • Die der Erfindung zugrunde liegende Aufgabe kann darin gesehen werden, ein technisch einfaches Verfahren zum Entfernen von Materialerhebungen von einer Oberfläche eines Substrats vorzuschlagen.
  • Diese Aufgabe wird mittels des jeweiligen Gegenstands der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von jeweils abhängigen Unteransprüchen.
  • Nach einem Aspekt der Erfindung wird ein Verfahren zum Einebnen von mindestens einer Materialerhebung einer Halbleiterschicht bereitgestellt. Insbesondere kann die Materialerhebung eine spitzwinklige Form aufweisen und an einer Basis der Materialerhebung in die Halbleiterschicht übergehen. Die Halbleiterschicht kann vorzugsweise mindestens eine Schicht einer Halbleiterkomponente sein.
  • In einem Schritt wird die Halbleiterschicht mit der Materialerhebung durch eine Ätzmaske zumindest bereichsweise bedeckt. Die Materialerhebung kann hierbei als eine ausgehärtete Spitze ausgestaltet sein, welche als Folge eines Laseraufschmelzens zum Verschließen eines Kappenzugangslochs entstanden ist. Die Materialerhebung kann somit eine erstarrte Materialschmelze bzw. Siliziumschmelze sein und über die Oberfläche der Halbleiterschicht hinausragen.
  • Die Halbleiterschicht kann beispielsweise eine Kappenschicht sein. Das Verfahren ist jedoch nicht auf das Einebnen von Kappenschichten begrenzt, sondern kann auf beliebige Halbleiterschichten angewandt werden.
  • Beim Belackungsprozess werden die Oberfläche der Halbleiterschicht und auch die Materialerhebungen ganz oder teilweise beispielsweise mit einem Lack oder einem Polymer als Ätzmaske überzogen. Aufgrund der Oberflächenspannungen ist im Bereich der Materialerhebungen die Schichtdicke bzw. die Materialstärke der Ätzmaske dort geringer bzw. dünner als auf der planen Substratoberfläche der Halbleiterschicht.
  • In einem weiteren Schritt wird eine Materialstärke der Ätzmaske zum zumindest bereichsweisen Freilegen der Materialerhebung durch einen Materialabtrag verringert.
  • Hierdurch kann mit einem Lackätzverfahren ein Rückdünnen des Fotolacks bzw. Polymers realisiert werden. Dabei wird der höchstgelegendste Teil der Materialerhebung von der Ätzmaske freigestellt.
  • Die Höhe der verbleibenden Ätzmaske legt die Größe eines Ätzzugangs für den nachfolgenden Ätzschritt fest. Die Freistellung der hochstehenden Spitzen bzw. Materialerhebungen erfolgt dabei selbstjustierend auf die rückzudünnenden Materialerhebungen ohne einen Maskenprozess. Die Ätzzugänge können somit präzise auf die Position der Materialerhebungen eingestellt werden. Dieser Vorgang kann technisch einfach und ohne hohe Anforderungen an die Herstellungsmaschinen umgesetzt werden.
  • Anschließend wird die Materialerhebung durch ein Ätzverfahren über den freigelegten Bereich der Materialerhebung teilweise oder bis mindestens zur Basis abgetragen.
  • In dem weiteren Prozessschritt werden somit die freigestellten Materialerhebungen mittels eines Ätzverfahrens, beispielsweise Silizium-Ätzverfahrens, geätzt. Das Ätzverfahren kann vorteilhafterweise vorwiegend oder vollständig isotrop sein, ist aber nicht darauf beschränkt. Die freigestellten Bereiche der Materialerhebungen werden dabei entfernt. Anschließend werden die tieferliegenden Bereiche der wiedererstarrten Schmelze über den Ätzzugang auch unterhalb der Ätzmaske entfernt. Der Prozess wird so lange fortgesetzt, bis die gewünschte Rest-Höhe der Materialerhebungen über der Basis erreicht ist.
  • Durch das Rückdünnen der Ätzmaske können die Größe des Ätzzugangs und das Verhältnis von Tiefe zu Breite des Abtrags der Materialerhebung eingestellt werden. Da die erstarrte Schmelze auch in die Tiefe unterhalb der Substratoberfläche reicht, bleibt bei geeigneten Parametern eine ausreichende Verschlusshöhe der Kappenzugangslöcher trotz des Abtrags der Spitze bzw. der Materialerhebungen erhalten.
  • Das Ätzverfahren zum Abtragen der Materialerhebung über den freigelegten Bereich der Materialerhebung bzw. den Ätzzugang kann beispielsweise durch ein Plasmaätzverfahren erfolgen.
  • Gemäß einem weiteren Aspekt der Erfindung wird eine Halbleiteranordnung bereitgestellt, welche durch ein erfindungsgemäßes Verfahren hergestellt ist.
  • Durch das Verfahren ist ein Tieferlegen der Zugangsöffnungen nicht mehr notwendig. Hierdurch kann die Herstellung von Halbleiterbauteilen bzw. der Halbleiteranordnung kosteneffizienter umgesetzt werden. Das erfindungsgemäße Verfahren ist dabei selbstjustierend, sodass ein Justageversatz und Toleranzabweichungen vermieden werden. Darüber hinaus wird, im Gegensatz zum Tieferlegen der Zugangslöcher, keine zusätzliche Topographie erzeugt, wodurch die Halbleiteranordnung unkompliziert weiterverarbeitet werden kann.
  • Bei einer Ausführungsform wird die Oberfläche der Halbleiterschicht mit einem Lack oder einem Polymer als Ätzmaske bedeckt. Bei einer alternativen Ausführungsform wird mindestens ein Feststoff auf der Oberfläche der Halbleiterschicht als Ätzmaske abgeschieden. Der Feststoff kann mit Hilfe einer nicht konformen Abscheidung oder einer nur bedingt konformen Abscheidung in Form der Ätzmaske auf die Halbleiterschicht aufgebracht werden. Beispielsweise kann der Feststoff durch einen Sputterprozess als eine Ätzmaske auf der Halbleiterschicht abgeschieden werden. Dabei ist die resultierende lokale Materialdicke der abgeschiedenen Ätzmaske dünner, je steiler die Flanke der Materialerhebung ist. Bevorzugterweise ist das Material der Ätzmaske selektiv zum Material der Halbleiterschicht entfernbar. Der mindestens eine abgeschiedene Feststoff kann beispielsweise ein Metall oder eine Metalllegierung sein.
  • Insbesondere kann das Verfahren technisch besonders einfach durch eine Kombination von einem geeigneten Belackungsverfahren und einem Si-Ätzprozess realisiert werden. Hierbei kann die gesamte Substratoberfläche der Halbleiterschicht mit einem Fotolack oder einem geeigneten Polymer abgedeckt werden.
  • Das Aufbringen des Fotolacks oder des Feststoffs kann zum Beispiel durch ein sogenanntes Aufspinnen des Lacks bzw. Polymers erfolgen. Eine Fotosensitivität der Ätzmaske ist hierbei nicht erforderlich. Das aufzubringende Material ist vorzugsweise als Ätzmaske für den nachfolgenden Halbleiter-Ätzprozess, beispielsweise Silizium-Ätzprozess, geeignet und lässt sich durch einen weiteren Ätzprozess rückdünnen, der eine gleiche oder bessere Selektivität zum Halbleiter, beispielsweise Silizium, aufweist.
  • Nach einer weiteren Ausführungsform wird die Ätzmaske während des Abtragens der Materialerhebung oder nach dem Abtragen der Materialerhebung durch chemischen oder physikalischen Materialabtrag entfernt. Hierdurch kann die Ätzmaske zeitgleich zu der Materialerhebung oder in einem nachträglich durchgeführten Schritt selektiv von der Oberfläche der Halbleiterschicht entfernt werden.
  • Gemäß einer weiteren Ausführungsform wird die Ätzmaske durch ein selektives Ätzverfahren entfernt. Hierdurch kann die Ätzmaske oder Reste der Ätzmaske besonders effizient von der Oberfläche der Halbleiterschicht beseitigt werden, so dass eine resultierende Halbleiteranordnung ohne zusätzliche Bearbeitungsschritte weiter verwendet werden kann.
  • Nach einer weiteren Ausführungsform wird die Halbleiterschicht mit der Materialerhebung durch die Ätzmaske mit einer Materialstärke von kleiner oder gleich einer Höhe der Materialerhebung bedeckt. Bevorzugterweise kann die Schichtdicke der Ätzmaske derart eingestellt werden, dass diese beim Belacken aufgrund der vorhandenen Topographie der Oberfläche der Halbleiterschicht nicht abreißt. Ist die Schichtdicke bzw. Materialstärke der Ätzmaske kleiner oder gleich der Höhe der herausragenden Materialerhebung, können besonders vorteilhafte Resultate beim Einebnen der Materialerhebung erzielt werden.
  • Die Höhe der hinausragenden Materialerhebung wird als ein Abstand zwischen einer Spitze der Materialerhebung und der Basis der Materialerhebung definiert.
  • Gemäß einem weiteren Ausführungsbeispiel wird die Materialstärke der Ätzmaske zum Freilegen des Bereichs der Materialerhebung durch ein Ätzverfahren verringert, wobei das Ätzverfahren ein Material der Ätzmaske und Material der Halbleiterschicht oder das Material der Ätzmaske angreift. Durch diese Maßnahme kann die Ätzmaske und das Material der Halbleiterschicht gleichermaßen durch das Ätzverfahren abgetragen werden. Durch die verringerte Schichtdicke der Ätzmaske im Bereich der Materialerhebung bzw. Spitze wird die Ätzmaske an dieser Stelle am schnellsten entfernt, wodurch die Materialerhebung freigelegt wird. Alternativ kann ein Ätzverfahren eingesetzt werden, welches selektiv das Material der Ätzmaske abträgt.
  • Im Folgenden werden anhand von stark vereinfachten schematischen Darstellungen bevorzugte Ausführungsbeispiele der Erfindung näher erläutert. Hierbei zeigen
    • 1-5 schematische Schnittdarstellungen zum Veranschaulichen eines Verfahrens gemäß einer ersten Ausführungsform und
    • 6-10 schematische Schnittdarstellungen zum Veranschaulichen eines Verfahrens gemäß einer zweiten Ausführungsform.
  • Die 1 bis 5 zeigen schematische Darstellungen zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleiteranordnung 1 und zum Einebnen von spitzförmigen Materialerhebungen 2 gemäß einer ersten Ausführungsform.
  • Dargestellt ist insbesondere eine Halbleiterschicht 4, in welche eine Öffnung 6 eingebracht ist. Die Öffnung 6 ist durch ein Schmelzverfahren verschlossen.
  • Der Übersicht halber sind außer der Halbleiterschicht 4 keine weiteren Schichten oder Substrate dargestellt.
  • Durch das Verschließen der Öffnung 6 ist eine Spitze bzw. eine spitzwinklige Materialerhebung 2 entstanden. Die Materialerhebung 2 ragt über eine Oberfläche 10 der Halbleiterschicht 4 hinaus.
  • Die Materialerhebung 2 ist an einer Basis 12 integral mit der Halbleiterschicht 4 verbunden.
  • Zum Einebnen der mindestens einen Materialerhebung 2 der Halbleiterschicht 4 wird die Halbleiterschicht 4 zumindest bereichsweise durch eine Ätzmaske 14 bedeckt. In der 2 ist eine derartige Ätzmaske 14 dargestellt, welche auf der Oberfläche 10 der Halbleiterschicht 4 angeordnet ist.
  • Die Ätzmaske 14 ist beispielhaft als eine Lackbeschichtung ausgestaltet.
    Im dargestellten Ausführungsbeispiel überragt die Materialstärke 16 der Ätzmaske 14 eine Höhe der Materialerhebung 2. Ist die Materialstärke 16 der Ätzmaske 14 kleiner als die Höhe der Materialerhebung 2, so ist die Materialerhebung 2, bedingt durch die Oberflächenspannung, mit einer lokal sehr dünnen Schicht der Ätzmaske 14 bedeckt.
  • In einem weiteren Schritt, welcher in der 3 gezeigt ist, wird eine Materialstärke 16 der Ätzmaske 14 zum zumindest bereichsweisen Freilegen der Materialerhebung 2 durch einen Materialabtrag verringert. Dies kann beispielsweise durch ein Ätzverfahren erfolgen.
  • Bedingt durch die Oberflächenspannung ist an der Materialerhebung 2 eine Materialstärke 16 der Ätzmaske 14 geringer als an anderen Stellen der Ätzmaske 14. Hierdurch kann durch ein gleichmäßiges Ätzen der Ätzmaske 14 die Materialerhebung 2 zumindest bereichsweise freigelegt werden. Der freigelegte Bereich 18 der Materialerhebung 2 ist somit durch die Ätzmaske 14 nicht mehr geschützt.
  • Die 4 zeigt einen weiteren Schritt des Verfahrens, bei welchem die Materialerhebung 2 durch ein Ätzverfahren über den freigelegten Bereich 18 der Materialerhebung 2 teilweise oder bis zur Basis 12 der Materialerhebung 2 abgetragen wird.
  • In diesem Prozessschritt werden die freigestellten Materialerhebungen 2 mittels eines vorwiegend oder vollständig isotropen Ätzverfahrens, beispielsweise Silizium-Ätzverfahrens, geätzt. Das Ätzverfahren kann beispielsweise ein vorwiegend oder vollständig isotropes Ätzverfahren sein, ist jedoch nicht darauf beschränkt. Die freigestellten Bereiche 18 der Materialerhebungen 2 werden dabei entfernt. Anschließend werden die tieferliegenden Bereiche 20 der wiedererstarrten Schmelze über einen Ätzzugang 22 der Ätzmaske 14 auch unterhalb der Ätzmaske 14 entfernt. Der Prozess wird so lange fortgesetzt, bis die gewünschte Rest-Höhe der Materialerhebungen 2 über der Basis 12 erreicht ist. Vorzugsweise befindet sich die Oberfläche der ehemaligen Materialerhebung 2 nach dem Prozessschritt auf derselben oder unterhalb der durch die Oberfläche 10 gebildeten Ebene.
  • Im finalen Schritt, der in der 5 gezeigt ist, können die Reste der Ätzmaske 14 entfernt und eine Halbleiteranordnung 1 mit der geebneten Halbleiterschicht 4 bereitgestellt werden.
  • Die 6 bis 10 zeigen schematische Darstellungen zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleiteranordnung 1 und zum Einebnen von spitzförmigen Materialerhebungen 2 gemäß einer zweiten Ausführungsform.
  • Im Unterschied zum Verfahren gemäß der ersten Ausführungsform wird anstelle eines Belackungsprozesses eine nicht bzw. nicht ideal konforme Abscheidung eines weiteren Materials in Form einer Ätzmaske 15 umgesetzt. Dieser Schritt ist in der 7 veranschaulicht.
  • Dabei wird auf den steilen Flanken der Materialerhebung 2 weniger Material deponiert als auf der sonstigen Oberfläche 10 der Halbleiterschicht 4. Dies ist beispielsweise durch einen Sputterprozess erreichbar. Das weitere Material der Ätzmaske kann hier beispielsweise ein Metall sein.
  • Mit einem geeigneten Ätzschritt wird anschließend die abgeschiedene Schicht 15 soweit geätzt, bis auch hier ein Bereich 18 der Materialerhebung 2 freigestellt ist, während die restliche Oberfläche 10 der Halbleiterschicht 4 aufgrund der höheren Schichtdicke des Materials der Ätzmaske 15 bedeckt bleibt. Das Ergebnis dieses Ätzschritts ist in der 8 dargestellt.
  • Die 9 zeigt einen weiteren Schritt des Verfahrens gemäß dem zweiten Ausführungsbeispiel. Mit einem Halbleiter-Ätzverfahren, welches eine ausreichende Selektivität gegenüber dem Material der Ätzmaske 15 aufweist, werden die freigestellten Bereiche 18 der Materialerhebungen 2 und die tieferliegenden Bereiche 20 der Materialerhebungen 2 entfernt, bis die gewünschte Rest-Höhe der wiedererstarrten Schmelze bzw. der Materialerhebungen 2 erreicht ist.
  • Das verbleibende Material der Ätzmaske 15 kann bei Bedarf entfernt werden, so dass die Halbleiteranordnung 1 ausgebildet wird. Die 10 veranschaulicht das Resultat des Verfahrens nach einem Einebnen der Halbleiterschicht 4.

Claims (8)

  1. Verfahren zum Einebnen von mindestens einer Materialerhebung (2), insbesondere mit einer spitzwinkligen Form, einer Halbleiterschicht (4), wobei - die Halbleiterschicht (4) mit der Materialerhebung (2) zumindest bereichsweise durch eine Ätzmaske (14, 15) bedeckt wird, - eine Materialstärke (16) der Ätzmaske (14, 15) zum zumindest bereichsweisen Freilegen der Materialerhebung (2) durch einen Materialabtrag verringert wird, - die Materialerhebung (2) durch ein Ätzverfahren über den freigelegten Bereich (18) der Materialerhebung (2) teilweise oder zumindest bis zu einer Basis (12) der Materialerhebung (2) abgetragen wird.
  2. Verfahren nach Anspruch 1, wobei die Oberfläche (10) der Halbleiterschicht (4) mit einem Lack oder einem Polymer (14) als Ätzmaske bedeckt wird.
  3. Verfahren nach Anspruch 1, wobei ein Feststoff (15) auf der Oberfläche (10) der Halbleiterschicht (4) als Ätzmaske abgeschieden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Ätzmaske (14, 15) während des Abtragens der Materialerhebung (2) oder nach dem Abtragen der Materialerhebung (2) durch chemischen oder physikalischen Materialabtrag entfernt wird.
  5. Verfahren nach Anspruch 4, wobei die Ätzmaske (14, 15) durch ein gegenüber der Halbleiterschicht (4) selektives Ätzverfahren entfernt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Halbleiterschicht (4) mit der Materialerhebung (2) durch die Ätzmaske (14, 15) mit einer Materialstärke (16) von kleiner oder gleich einer Höhe der Materialerhebung (2) bedeckt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Materialstärke (16) der Ätzmaske (14, 15) zum Freilegen des Bereichs (18) der Materialerhebung (2) durch ein Ätzverfahren verringert wird, wobei das Ätzverfahren ein Material der Ätzmaske (14, 15) und ein Material der Halbleiterschicht (4) oder das Material der Ätzmaske (14, 15) angreift.
  8. Halbleiteranordnung (1), welche durch ein Verfahren nach einem der vorhergehenden Ansprüche hergestellt ist.
DE102020209927.8A 2020-08-06 2020-08-06 Einebnen von Materialerhebungen auf Halbleiterschichten Pending DE102020209927A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020209927.8A DE102020209927A1 (de) 2020-08-06 2020-08-06 Einebnen von Materialerhebungen auf Halbleiterschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020209927.8A DE102020209927A1 (de) 2020-08-06 2020-08-06 Einebnen von Materialerhebungen auf Halbleiterschichten

Publications (1)

Publication Number Publication Date
DE102020209927A1 true DE102020209927A1 (de) 2022-02-10

Family

ID=79686216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020209927.8A Pending DE102020209927A1 (de) 2020-08-06 2020-08-06 Einebnen von Materialerhebungen auf Halbleiterschichten

Country Status (1)

Country Link
DE (1) DE102020209927A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539744A (en) 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby
US4780429A (en) 1985-05-21 1988-10-25 Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux Efcis Method of fabrication of MOS transistors having electrodes of metallic silicide
DE68924564T2 (de) 1988-07-27 1996-03-21 Texas Instruments Inc Verfahren der Planarisierung von Halbleiterelementen.
US5529524A (en) 1993-03-11 1996-06-25 Fed Corporation Method of forming a spacer structure between opposedly facing plate members
US6806204B1 (en) 2003-06-30 2004-10-19 Intel Corporation Semiconductor etch speed modification
US20180114699A1 (en) 2016-10-20 2018-04-26 Tokyo Electron Limited Method for Self-Aligned Cutting of Single Fins

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539744A (en) 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby
US4780429A (en) 1985-05-21 1988-10-25 Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux Efcis Method of fabrication of MOS transistors having electrodes of metallic silicide
DE68924564T2 (de) 1988-07-27 1996-03-21 Texas Instruments Inc Verfahren der Planarisierung von Halbleiterelementen.
US5529524A (en) 1993-03-11 1996-06-25 Fed Corporation Method of forming a spacer structure between opposedly facing plate members
US6806204B1 (en) 2003-06-30 2004-10-19 Intel Corporation Semiconductor etch speed modification
US20180114699A1 (en) 2016-10-20 2018-04-26 Tokyo Electron Limited Method for Self-Aligned Cutting of Single Fins

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
EP0012859B1 (de) Verfahren zum Aufbringen eines Dünnfilmmusters auf ein Substrat
DE10000759C1 (de) Verfahren zur Erzeugung von Justiermarken
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE102006056625A1 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2432719A1 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage
DE10200869A1 (de) Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE10101825B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements mit einer T-förmigen Kontaktelektrode
DE102020209927A1 (de) Einebnen von Materialerhebungen auf Halbleiterschichten
DE10312469A1 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE4406397A1 (de) Substrat für elektrische Schaltkreise sowie Verfahren zum Herstellen des Substrates
WO2008152151A2 (de) Strukturierte schichtabscheidung auf prozessierten wafern der mikrosystemtechnik
DE102006022508A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE10130824A1 (de) Reparaturverfahren für einen gebrochenen dielektrischen Film
DE19509231A1 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem mittels derselben Maske
EP0599074A1 (de) Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterchaltungen
DE102004032677B4 (de) Verfahren zum Herstellen einer Maske auf einem Substrat
DE102006030265B4 (de) Verfahren zum Verbessern der Planarität einer Oberflächentopographie in einer Mikrostruktur
DE10143239A1 (de) Verfahren zur Herstellung einer Membranmaske
EP1380047B1 (de) Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode
DE10355572B4 (de) Verfahren zum Verringern der Seitenwandrauhigkeit von trocken geätzten Strukturen
DE102004019609B3 (de) Verfahren zur Herstellung einer strukturierten Metallisierung

Legal Events

Date Code Title Description
R163 Identified publications notified