DE102020121645A1 - Speichervorrichtung, speichersystem und apparat fürs autonome fahren - Google Patents

Speichervorrichtung, speichersystem und apparat fürs autonome fahren Download PDF

Info

Publication number
DE102020121645A1
DE102020121645A1 DE102020121645.9A DE102020121645A DE102020121645A1 DE 102020121645 A1 DE102020121645 A1 DE 102020121645A1 DE 102020121645 A DE102020121645 A DE 102020121645A DE 102020121645 A1 DE102020121645 A1 DE 102020121645A1
Authority
DE
Germany
Prior art keywords
memory
data
area
storage
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121645.9A
Other languages
English (en)
Inventor
Taehong KWON
Daeseok Byeon
Chanho Kim
Taehyo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020121645A1 publication Critical patent/DE102020121645A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W30/00—Purposes of road vehicle drive control systems not related to the control of a particular sub-unit, e.g. of systems using conjoint control of vehicle sub-units
    • B60W30/14—Adaptive cruise control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W40/00—Estimation or calculation of non-directly measurable driving parameters for road vehicle drive control systems not related to the control of a particular sub unit, e.g. by using mathematical models
    • B60W40/02—Estimation or calculation of non-directly measurable driving parameters for road vehicle drive control systems not related to the control of a particular sub unit, e.g. by using mathematical models related to ambient conditions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W40/00—Estimation or calculation of non-directly measurable driving parameters for road vehicle drive control systems not related to the control of a particular sub unit, e.g. by using mathematical models
    • B60W40/10—Estimation or calculation of non-directly measurable driving parameters for road vehicle drive control systems not related to the control of a particular sub unit, e.g. by using mathematical models related to vehicle motion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/0098—Details of control systems ensuring comfort, safety or stability not otherwise provided for
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W60/00—Drive control systems specially adapted for autonomous road vehicles
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/0088—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots characterized by the autonomous decision making process, e.g. artificial intelligence, predefined behaviours
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W2050/0001—Details of the control system
    • B60W2050/0002—Automatic control, details of type of controller or control system architecture
    • B60W2050/0004—In digital systems, e.g. discrete-time systems involving sampling
    • B60W2050/0005—Processor details or data handling, e.g. memory registers or chip architecture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W2050/0001—Details of the control system
    • B60W2050/0019—Control system elements or transfer functions
    • B60W2050/0022—Gains, weighting coefficients or weighting functions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W2050/0001—Details of the control system
    • B60W2050/0019—Control system elements or transfer functions
    • B60W2050/0022—Gains, weighting coefficients or weighting functions
    • B60W2050/0025—Transfer function weighting factor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2420/00—Indexing codes relating to the type of sensors based on the principle of their operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Business, Economics & Management (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Game Theory and Decision Science (AREA)
  • Medical Informatics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Speichervorrichtung (200) enthält einen ersten Speicherbereich (211), der ein erstes Speicherzellenarray, das eine Vielzahl von ersten Speicherzellen, jede zum Speichern von N-Bit-Daten entsprechend einem N-Bit-Datenzugriffsschema, aufweist, wobei N eine natürliche Zahl ist, und eine erste Peripherieschaltung zum Steuern der ersten Speicherzellen, die unter dem ersten Speicherzellenarray angeordnet ist, einen zweiten Speicherbereich (212), der ein zweites Speicherzellenarray enthält, das eine Vielzahl von zweiten Speicherzellen, jede zum Speichern von M-Bit-Daten entsprechend einem M-Bit-Datenzugriffsschema, aufweist, wobei M eine natürliche Zahl größer als N ist, und eine zweite Peripherieschaltung zum Steuern der zweiten Speicherzellen, die unterhalb des zweiten Speicherzellenarrays (212) angeordnet ist, wobei der erste Speicherbereich (211) und der zweite Speicherbereich (212) in einem einzigen Halbleiterchip enthalten sind und sich eine Eingabe- und Ausgabeschnittstelle (230) teilen, und einen Controller (220), der eingerichtet ist, um Berechnungsdaten zu erzeugen, indem er als Reaktion auf den Empfang der von einem externen Sensor erhaltenen Erfassungsdaten eine in dem ersten Speicherbereich gespeicherte Gewichtung auf Erfassungsdaten anwendet, und die Berechnungsdaten entsprechend der Gewichtung in einem von dem ersten Speicherbereich (211) oder dem zweiten Speicherbereich (212) zu speichern.

Description

  • HINTERGRUND
  • Beispielhafte Ausführungsformen des vorliegenden erfinderischen Konzepts beziehen sich auf eine Speichervorrichtung, ein Speichersystem und einen Apparat für autonomes Fahren.
  • Eine Speichervorrichtung kann Funktionen zum Schreiben oder Löschen von Daten und zum Lesen geschriebener Daten vorsehen. Eine Speichervorrichtung kann eine Vielzahl von Speicherzellen enthalten, und im Allgemeinen kann eine Datenmenge, die in jede Speicherzelle geschrieben werden kann, einen festen Wert aufweisen. In einem neuromorphen Computersystem, einem vor kurzem vorgeschlagenen Apparat für autonomes Fahren o.ä., wurde ein verteiltes Speicherverfahren zum Speichern von Daten unter Berücksichtigung der Wichtigkeit der Daten verwendet. Wenn Speicherzellen mit einem einzigen Verfahren ohne Berücksichtigung der Wichtigkeit der Daten programmiert werden, kann sich die Zuverlässigkeit und/oder die Betriebseffizienz einer Speichervorrichtung verschlechtern.
  • ZUSAMMENFASSUNG
  • Eine Beispielausführungsform des vorliegenden erfinderischen Konzepts ist das Vorsehen einer Speichervorrichtung, bei der ein einzelner Speicherchip, der in einer Speichervorrichtung enthalten ist, einen ersten Speicherbereich zum Speichern von N-Bit-Daten (N ist eine natürliche Zahl) und einen zweiten Speicherbereich zum Speichern von M-Bit-Daten (M ist eine natürliche Zahl größer als N) enthält und Daten, je nach Wichtigkeit der Daten, im ersten Speicherbereich oder im zweiten Speicherbereich gespeichert werden können, so dass die Betriebseffizienz verbessert werden kann, eines Computersystems, das dasselbe enthält, und eines Apparats für autonomes Fahren.
  • Nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts enthält eine Speichervorrichtung einen ersten Speicherbereich, der ein erstes Speicherzellenarray, das eine Vielzahl von ersten Speicherzellen, jede zum Speichern von N-Bit-Daten, aufweist, wobei N eine natürliche Zahl ist, und eine erste Peripherieschaltung zum Steuern der ersten Speicherzellen entsprechend einem N-Bit-Datenzugriffsschema und unterhalb des ersten Speicherzellenarrays angeordnet ist, einen zweiten Speicherbereich, der ein zweites Speicherzellenarray, das eine Vielzahl von zweiten Speicherzellen, jede zum Speichern von M-Bit-Daten, aufweist, wobei M eine natürliche Zahl größer als N ist, und eine zweite Peripherieschaltung zum Steuern der zweiten Speicherzellen entsprechend einem M-Bit-Datenzugriffsschema enthält, die unter dem zweiten Speicherzellenarray; angeordnet ist, wobei der erste Speicherbereich und der zweite Speicherbereich in einem einzigen Halbleiterchip enthalten sind und sich eine Eingabe- und Ausgabeschnittstelle teilen, und einen Controller, die eingerichtet ist, um Berechnungsdaten zu erzeugen, indem er als Reaktion auf den Empfang der von einem externen Sensor erhaltenen Erfassungsdaten eine in dem ersten Speicherbereich gespeicherte Gewichtung auf Erfassungsdaten anwendet, und die Berechnungsdaten entsprechend der Gewichtung in einem von dem ersten Speicherbereich oder dem zweiten Speicherbereich zu speichern.
  • Nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts enthält ein Speichersystem eine erste Speichervorrichtung, die als ein erster Halbleiterchip vorgesehen ist, eine zweite Speichervorrichtung, die sich einen Eingabe- und Ausgabebus teilt, zu dem Daten mit der ersten Speichervorrichtung übertragen werden, und die als ein zweiter Halbleiterchip vorgesehen ist, der sich von dem ersten Halbleiterchip unterscheidet, und eine externe Schnittstelle, die mit dem Eingabe- und Ausgabebus verbunden und eingerichtet ist, um die Daten mit einer externen Vorrichtung zu übertragen und zu empfangen, wobei jede von der ersten Speichervorrichtung und der zweiten Speichervorrichtung eine erste Speicherebene, die ein erstes Speicherzellenarray, das erste Speicherzellen, jede zum Speichern von N-Bit-Daten, aufweist, wobei N eine natürliche Zahl ist, und eine erste Seitenpufferschaltung enthält, die unter dem ersten Speicherzellenarray angeordnet und eingerichtet ist, um eine Programmoperation und eine Leseoperation entsprechend einem N-Bit-Datenzugriffsschema für zumindest eine erste ausgewählte Speicherzelle der ersten Speicherzellen durchzuführen, und eine zweite Speicherebene, die ein zweites Speicherzellenarray, das zweite Speicherzellen, jede zum Speichern von M-Bit-Daten, aufweist, wobei M eine natürliche Zahl größer als N ist, und eine zweite Seitenpufferschaltung enthält, die unter dem zweiten Speicherzellenarray angeordnet und eingerichtet ist, um eine Programmoperation und eine Leseoperation entsprechend einem M-Bit-Datenzugriffsschema für zumindest eine zweite ausgewählte Speicherzelle der zweiten Speicherzellen durchzuführen.
  • Nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts enthält ein Apparat für autonomes Fahren, der eine autonome Fahrfunktion eines Fahrzeugs implementiert, einen Sensor, der eingerichtet ist, um einen ersten Erfassungsbereich zu überwachen und als Reaktion auf ein Ereignis, das in einem ersten Raum außerhalb des Fahrzeugs erzeugt wird und dem ersten Erfassungsbereich entspricht, erste Erfassungsdaten auszugeben und der eingerichtet ist, um einen zweiten Erfassungsbereich zu überwachen und als Reaktion auf ein Ereignis, das in einem zweiten Raum erzeugt wird, der sich von dem ersten Raum unterscheidet und dem zweiten Erfassungsbereich entspricht, zweite Erfassungsdaten auszugeben, und einen Prozessor, der eingerichtet ist, um die Bewegung des Fahrzeugs entsprechend den ersten Erfassungsdaten und den zweiten Erfassungsdaten zu steuern, und eine Speichervorrichtung, die eingerichtet ist, um erste Berechnungsdaten durch Anwenden einer ersten Gewichtung auf die ersten Erfassungsdaten zu erzeugen, zweite Berechnungsdaten durch Anwenden einer zweiten Gewichtung, das niedriger als die erste Gewichtung ist, auf die zweiten Erfassungsdaten zu erzeugen, die ersten Berechnungsdaten in einer ersten Speicherebene zu speichern, die Speicherzellen, jede zum Speichern von N-Bit-Daten entsprechend einem N-Bit-Datenzugriffsschema, aufweist, wobei N eine natürliche Zahl ist, und die zweiten Berechnungsdaten in einer zweiten Speicherebene zu speichern, die Speicherzellen, jede zum Speichern von M-Bit-Daten entsprechend einem M-Bit-Datenzugriffsschema, aufweist, wobei M eine natürliche Zahl größer als N ist.
  • Figurenliste
  • Die vorstehend genannten und andere Aspekte, Merkmale und Vorteile des vorliegenden erfinderischen Konzepts werden in der folgenden detaillierten Beschreibung, die in Verbindung mit den beigefügten Zeichnungen erfolgt, besser verstanden:
    • 1 bis 3 sind Diagramme, die einen Apparat für autonomes Fahren nach einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 4 ist ein Blockdiagramm, das ein Computersystem nach einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 5 ist ein Blockdiagramm, das ein Speichersystem nach einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 6 ist ein Blockdiagramm, das eine Speichervorrichtung nach einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 7 ist ein Ablaufdiagramm, das die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 8 ist ein Diagramm, das einen mit einer Speichervorrichtung verriegelten Sensor nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 9, 10A und 10B sind Diagramme, die den Betrieb einer Speichervorrichtung in einem Apparat für autonomes Fahren nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 11 und 12 sind Diagramme, die den Aufbau einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 13A-13B sind Diagramme, die die Funktionsweise einer Speichervorrichtung nach Beispielausführungsformen des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 14 ist ein Diagramm, das die Struktur einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulicht;
    • 15 bis 17 sind Diagramme, die die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 18A und 18B sind Diagramme, die einen Seitenpuffer in einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen;
    • 19 und 20 sind Diagramme, die Spannungsgeneratoren veranschaulichen, die in einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts enthalten sind; und
    • 21 und 22 sind Diagramme, die die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform des vorliegenden erfinderischen Konzepts veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden Ausführungsformen des vorliegenden erfinderischen Konzepts unter Bezugnahme auf die beigefügten Zeichnungen wie folgt beschrieben.
  • 1 bis 3 sind Diagramme, die einen Apparat für autonomes Fahren nach einer Beispielausführungsform veranschaulichen.
  • Unter Bezugnahme auf 1 kann ein Apparat für autonomes Fahren in dieser Beispielausführungsform auf ein Fahrzeug montiert werden und zur Realisierung eines Fahrzeugs für autonomes Fahren 10 verwendet werden. Der auf dem Fahrzeug 10 für autonomes Fahren montierte Apparat für autonomes Fahren kann verschiedene Sensoren zum Sammeln von Informationen über die Umgebungsbedingungen des Fahrzeugs enthalten. Beispielsweise kann der Apparat für autonomes Fahren die Bewegung eines vorausfahrenden Fahrzeugs (20), das vor dem Fahrzeug für autonomes Fahren (10) fährt, durch einen Bildsensor und/oder einen Ereignissensor, die an der Vorderseite des Fahrzeugs für autonomes Fahren 10 angebracht sind, erfassen. Der Apparat für autonomes Fahren kann ferner Sensoren zur Erfassung eines weiteren Fahrzeugs 30, das auf einer angrenzenden Fahrspur fährt, und von Fußgängern in der Nähe des Fahrzeugs für autonomes Fahren 10 zusätzlich zum Frontbereich des Fahrzeugs für autonomes Fahren 10 enthalten.
  • Mindestens einer der Sensoren zur Erfassung der Information(en) über die Umgebungsbedingungen des autonom fahrenden Fahrzeugs kann ein vorbestimmtes Sichtfeld FoV aufweisen, wie in 1 dargestellt. Wenn z. B. ein an der Vorderseite des autonom fahrenden Fahrzeugs 10 angebrachter Sensor ein Sichtfeld FoV aufweist, wie in 1 dargestellt, kann/können die von der Mitte des Sensors erfasste(n) Information(en) eine relativ hohe Bedeutung aufweisen. Das liegt daran, dass die meisten Informationen, die der Bewegung des vorausfahrenden Fahrzeugs 20 entsprechen, in der/den Information(en) enthalten sein können, die von der Mitte des Sensors aus erfasst wird/werden.
  • Der Apparat für autonomes Fahren kann die von den Sensoren des Fahrzeugs für autonomes Fahren 10 gesammelte(n) Information(en) in Echtzeit verarbeiten und die Bewegung des Fahrzeugs für autonomes Fahren 10 steuern und kann zumindest einen Teil der von den Sensoren gesammelten Informationen in einer Speichervorrichtung speichern. So können Daten, die eine relativ hohe Bedeutung in Bezug auf das Fahren des autonom fahrenden Fahrzeugs 10 aufweisen, in einem Bereich der Speichervorrichtung mit hoher Zuverlässigkeit (z. B. einer relativ hohen Zuverlässigkeit) gespeichert werden, und Daten mit relativ geringer Bedeutung können in einem Bereich mit geringerer Zuverlässigkeit (z. B. einer relativ geringeren Zuverlässigkeit) gespeichert werden.
  • In einer Beispielausführungsform kann die Speichervorrichtung einen ersten Speicherbereich und einen zweiten Speicherbereich enthalten. Jede der Speicherzellen des ersten Speicherbereichs kann 1-Bit-Daten speichern, und jede der Speicherzellen des zweiten Speicherbereichs kann 2 oder mehr Datenbits speichern. Daten, die eine hohe Wichtigkeit aufweisen, können im ersten Speicherbereich gespeichert werden, und Daten, die eine geringere Wichtigkeit aufweisen, können im zweiten Speicherbereich gespeichert werden. Außerdem können der erste Speicherbereich und der zweite Speicherbereich in einer einzigen Speichervorrichtung, wie z. B. einem einzigen Speicherchip, implementiert werden, und falls gewünscht, können der erste Speicherbereich und der zweite Speicherbereich gleichzeitig betrieben werden, so dass die Betriebsleistung der Speichervorrichtung verbessert und ein Speicherplatz auf effiziente Weise aufgeteilt werden kann. Wie hier verwendet, kann sich eine Speichervorrichtung beispielsweise auf eine Vorrichtung wie einen Halbleiterchip (z. B. einen Speicherchip, der auf einem Plättchen aus einem Wafer gebildet ist und eine integrierte Schaltung enthält, die einen Speicherzellenarray enthält), einen Stapel von Halbleiterchips, ein Halbleiterpackung, die einen oder mehrere auf einem Packungssubstrat gestapelte Halbleiterchips enthält, oder eine Package-on-Package-Vorrichtung, die eine Vielzahl von Gehäusen enthält, beziehen. Diese Vorrichtungen können unter Verwendung von Kugelgitterarrays, Drahtbonden, Durchkontaktierungen durch das Substrat oder anderen elektrischen Verbindungselementen gebildet werden und können Speichervorrichtungen, wie etwa flüchtige oder nichtflüchtige Speichervorrichtungen, enthalten. Halbleiterpackungen können ein Packungssubstrat, einen oder mehrere Halbleiterchips und eine Verkapselung enthalten, die auf dem Packungssubstrat gebildet wird und die Halbleiterchips bedeckt.
  • Unter Bezugnahme auf 2 kann ein Apparat für autonomes Fahren 40 in der Beispielausführungsform von 1-3 eine Sensoreinheit 41, einen Prozessor 46, ein Speichersystem 47, ein Fahrzeugkörper-Steuermodul (BCM) 48 und andere Elemente enthalten. Die Sensoreinheit 41 kann eine Vielzahl von Sensoren 42 bis 45 enthalten, und die Vielzahl von Sensoren 42 bis 45 kann einen Bildsensor, einen Ereignissensor, einen Beleuchtungssensor, eine GPS-Vorrichtung, einen Beschleunigungssensor und ähnliches enthalten.
  • Die von den Sensoren 42 bis 45 gesammelten Daten können an den Prozessor 46 übertragen werden. Der Prozessor 46 kann die von den Sensoren 42 bis 45 gesammelten Daten im Speichersystem 47 speichern und das Fahrzeugkörper-Steuermodul 48 auf der Grundlage der von den Sensoren 42 bis 45 gesammelten Daten steuern, um die Bewegung des Fahrzeugs zu bestimmen. Wenn die Sensoren 42-45 zum Beispiel erfassen, dass ein Fahrzeug vor dem Apparat für autonomes Fahren 40 plötzlich anhält, kann der Prozessor 46 auf der Grundlage der erfassten Daten die mechanischen Systeme des Apparats für autonomes Fahrens 40 so steuern, dass die Bremsen betätigt werden, um den Apparat für autonomes Fahren 40 zu verlangsamen. Das Speichersystem 47 kann zwei oder mehr Speichervorrichtungen und einen System-Controller zur Steuerung der Speichervorrichtungen enthalten. Jede der Speichervorrichtungen kann als ein einziger Halbleiterchip vorgesehen sein.
  • Mit Ausnahme des System-Controllers des Speichersystems 47 kann in einigen Ausführungsformen jede der im Speichersystem 47 enthaltenen Speichervorrichtungen einen Speicher-Controller enthalten, und der Speicher-Controller kann eine Rechenschaltung für künstliche Intelligenz (KI), wie z. B. ein neuronales Netz, enthalten. Der Speicher-Controller kann Berechnungsdaten erzeugen, indem er eine vorbestimmte Gewichtung auf die von den Sensoren 42 bis 45 oder dem Prozessor 46 empfangenen Daten anwendet, und kann die Berechnungsdaten in einem Speicherchip speichern. Eine einzelne Speichervorrichtung (z. B. ein einzelner Speicherchip) kann einen ersten Speicherbereich und einen zweiten Speicherbereich aufweisen, und die Anzahl der Datenbits, die in jeder der Speicherzellen des ersten Speicherbereichs gespeichert sind, kann sich von der Anzahl der Datenbits, die in jeder der Speicherzellen des zweiten Speicherbereichs gespeichert sind, unterscheiden. Der Speicher-Controller kann Teil desselben einzelnen Halbleiterchips sein, der den ersten und den zweiten Speicherbereich enthält, oder kann ein anderer Halbleiterchip sein, um z. B. in Packungsform zusammen mit dem Speicherchip Teil einer Speichervorrichtung (z. B. des Speichersystems 47) zu sein. Die Speichervorrichtung (z. B. das Speichersystem 47) kann daher eingerichtet sein, um auf einen ersten Satz von Speicherzellen in einem ersten Bereich eines einzelnen Speicherchips auf der Grundlage eines Zugriffsschemas für Ein-Ebenen-Zellen (SLC, single-level cell) zuzugreifen, und auf einen zweiten Satz von Speicherzellen in einem zweiten Bereich des einzelnen Speicherchips auf der Grundlage eines Zugriffsschemas für Mehr-Ebenen-Zellen (MLC, multilevel cell) zuzugreifen.
  • Der Speicher-Controller kann die Berechnungsdaten, auf die eine relativ hohe Gewichtung angewandt wird, z. B. Daten, die eine relativ hohe Bedeutung aufweisen, im ersten Speicherbereich speichern, und kann Berechnungsdaten, auf die eine relativ geringe Gewichtung angewandt wird, im zweiten Speicherbereich speichern. Infolgedessen kann jede der Speicherzellen des ersten Speicherbereichs N-Bit-Daten speichern, und jede der Speicherzellen des zweiten Speicherbereichs kann M-Bit-Daten speichern, wobei M und N natürliche Zahlen des Bereichs M und N sind und M größer als N sein kann. Auf diese Weise kann der Speicher-Controller die Berechnungsdaten, die eine relativ hohe Bedeutung aufweisen, im ersten Speicherbereich mit relativ hoher Zuverlässigkeit speichern, und kann die Berechnungsdaten, die eine relativ geringe Bedeutung aufweisen, im zweiten Speicherbereich speichern, der relativ geringe Zuverlässigkeit aufweist. Dementsprechend kann sich die Betriebsleistung und Zuverlässigkeit jeder der im Speichersystem 47 enthaltenen Speichervorrichtungen verbessern, und der Speicherplatz kann auf effiziente Weise verwaltet werden. In Beispielausführungsformen kann zumindest ein Teil der vorstehend beschriebenen Operationen des Speicher-Controllers von einem System-Controller des Speichersystems 47 durchgeführt werden (z. B. einem Controller außerhalb des Speichersystems 47, wie z. B. einem separaten Controller-Chip).
  • Zum Beispiel kann jede der Speicherzellen des ersten Speicherbereichs eine einstufige Speicherzelle sein, die für die Speicherung von 1-Bit-Daten eingerichtet ist, und jede der Speicherzellen des zweiten Speicherbereichs kann eine mehrstufige Speicherzelle sein, die für die Speicherung von 2 oder mehr Datenbits eingerichtet ist. Um dies zu erreichen, kann ein Speicher-Controller eingerichtet werden, um auf Speicherzellen im ersten Speicherbereich entsprechend einem Ein-Ebenen-Speicherzellen-Zugriffsschema zuzugreifen, und er kann eingerichtet werden, um auf Speicherzellen im zweiten Speicherbereich nach einem Mehr-Ebenen-Speicherzellen-Zugriffsschema zuzugreifen. Wenn verschiedene Speicherbereiche als Bereiche beschrieben werden, in denen Daten mit unterschiedlichen Bits gespeichert sind, kann ein Speicher-Controller eingerichtet sein, um auf jeden Bereich entsprechend einem geeigneten Speicherzellen-Zugriffsschema für die Anzahl der von jeder Zelle in diesem Bereich gespeicherten Bits zuzugreifen. In Beispielausführungsformen kann zumindest eine Speichervorrichtung einen ersten bis vierten Speicherbereich enthalten. In diesem Fall kann jede der Speicherzellen des zweiten Speicherbereichs 2-Bit-Daten speichern, jede der Speicherzellen des dritten Speicherbereichs kann 3-Bit-Daten speichern, und jede der Speicherzellen des vierten Speicherbereichs kann 4-Bit-Daten speichern. Als ein Beispiel können die im ersten Speicherbereich gespeicherten Berechnungsdaten die höchste und die im vierten Speicherbereich gespeicherte Berechnung die geringste Bedeutung aufweisen.
  • 3 ist ein Diagramm, das ein Beispiel für Bilddaten veranschaulicht, die von einem Sensor eines autonom fahrenden Fahrzeugs erhalten werden, auf dem ein Apparat für autonomes Fahren montiert ist. Unter Bezugnahme auf 3 können die Bilddaten 50 durch einen Sensor erhalten werden, der an der Vorderseite des autonom fahrenden Fahrzeugs angebracht ist. Dementsprechend können die Bilddaten 50 einen Frontbereich 51 des autonom fahrenden Fahrzeugs, ein vorausfahrendes Fahrzeug 52 (d.h. ein vorausfahrendes Fahrzeug), das auf derselben Fahrspur fährt, auf der auch das autonom fahrende Fahrzeug fährt, ein fahrendes Fahrzeug 53 in der Nähe des autonom fahrenden Fahrzeugs, einen Hintergrund 54 und (eine) andere Information(en) enthalten.
  • In den Bilddaten 50 in der in 3 dargestellten Beispielausführungsform können Daten eines Bereichs, auf dem der Frontbereich 51 des autonom fahrenden Fahrzeugs und der Hintergrund 54 dargestellt sind, das Fahren des autonom fahrenden Fahrzeugs nur selten beeinflussen. Daher kann dem Frontbereich 51 des autonom fahrenden Fahrzeugs und dem Hintergrund 54 eine relativ geringe Bedeutung beigemessen werden.
  • Ein Abstand zum vorausfahrenden Fahrzeug 52, die Bewegung des fahrenden Fahrzeugs 53 beim Spurwechsel und ähnliches können als wichtige Faktoren in Bezug auf das sichere Fahren des autonom fahrenden Fahrzeugs betrachtet werden. Dementsprechend können die Daten des Bereichs der Bilddaten 50, der das vorausfahrende Fahrzeug 52 und das fahrende Fahrzeug 53 enthält, eine relativ hohe Bedeutung in Bezug auf das Fahren des autonom fahrenden Fahrzeugs aufweisen.
  • Die Speichervorrichtung des Apparats für autonomes Fahren kann unterschiedliche Gewichtungen auf verschiedene Bereiche der vom Sensor empfangenen Bilddaten 50 anwenden und die Bilddaten 50 speichern. Beispielsweise kann auf die Daten des Bereichs, das das vorausfahrende Fahrzeug 52 und das fahrende Fahrzeug 53 enthält, eine relativ hohe Gewichtung angewandt werden und auf die Daten des Bereichs, auf dem der Frontbereich 51 des autonom fahrenden Fahrzeugs und der Hintergrund 54 angezeigt werden, kann eine relativ niedrige Gewichtung angewandt werden. Die Speichervorrichtung kann die Daten, auf die eine relativ hohe Gewichtung angewandt wird, und die Daten, auf die eine relativ niedrige Gewichtung aufgewandt wird, in verschiedenen Speicherbereichen getrennt speichern.
  • 4 ist ein Blockdiagramm, das ein Computersystem nach einer Beispielausführungsform veranschaulicht.
  • Ein Computersystem 60 in der in 4 dargestellten Beispielausführungsform kann eine Anzeige 61, eine Sensoreinheit 62, einen Speicher 63, eine Kommunikatoreinheit 64, einen Prozessor 65, einen Anschluss 66 und andere Elemente enthalten. Das Computersystem 60 kann zusätzlich zu den vorstehend genannten Elementen ferner eine Leistungsversorgungsvorrichtung, eine Ein- und Ausgabevorrichtung und andere Vorrichtungen enthalten. Unter den in 4 dargestellten Elementen kann der Anschluss 66 für das Computersystem 60 zur Kommunikation mit einer Videokarte, einer Soundkarte, einer Speicherkarte, einer USB-Vorrichtung und dergleichen vorgesehen sein. Als Beispiel kann das Computersystem 60 durch ein neuromorphes Computersystem implementiert werden, das eine Schaltung enthält, die die Form von Neuronen in einem Nervensystem eines lebenden Organismus nachahmt, und der Speicher 63 und der Prozessor 65 können ein Berechnungsmodul für künstliche Intelligenz enthalten.
  • Wie es auf dem Gebiet der offenbarten Technologie üblich ist, werden Merkmale und Ausführungsformen in Form von Funktionsblöcken, -einheiten und/oder -modulen beschrieben und in den Zeichnungen veranschaulicht. Fachleute werden es zu schätzen wissen, dass diese Blöcke, Einheiten und/oder Module physisch durch elektronische (oder optische) Schaltungen, wie etwa logische Schaltungen, diskrete Komponenten, Mikroprozessoren, fest verdrahtete Schaltungen, Speicherelemente, Verdrahtungsverbindungen und dergleichen implementiert sind, die unter Verwendung von auf Halbleitern basierenden Fertigungstechniken oder anderen Herstellungstechnologien hergestellt werden können. Im Falle, dass die Blöcke, Einheiten und/oder Module durch Mikroprozessoren o.ä. implementiert werden, können sie unter Verwendung von Software (z. B. Mikrocode) programmiert werden, um verschiedene hier besprochene Funktionen durchzuführen, und können optional durch Firmware und/oder Software gesteuert werden. Alternativ kann jeder Block, jede Einheit und/oder jedes Modul durch dedizierte Hardware oder als Kombination aus dedizierter Hardware zur Durchführung einiger Funktionen und einem Prozessor (z. B. einem oder mehreren programmierten Mikroprozessoren und zugehörigen Schaltungen) zur Durchführung anderer Funktionen implementiert werden.
  • Der Prozessor 65 kann als Hardware eine neuromorphe Schaltung enthalten, die die Form von Neuronen nachahmt, und kann den gesamten Betrieb des Computersystems 60 steuern. Der Speicher 63 kann ein Speichermedium zum Speichern von Daten sein. Der Speicher 63 kann eine Vielzahl von Speichervorrichtungen enthalten, und jeder der Speichervorrichtungen kann einen oder mehrere Halbleiterchips enthalten. Eine einzelne Speichervorrichtung (z. B. in einigen Ausführungsformen ein einzelner Speicherchip) kann Speicherbereiche zum Speichern von Daten nach verschiedenen Verfahren enthalten, und ein im Speicher 63 enthaltener Speicher-Controller kann verschiedene Datenteile gewichten und die verschiedenen Datenteile in verschiedenen Speicherbereichen getrennt nach verschiedenen jeweiligen Speicherzugriffsschemata zu speichern.
  • Als Beispielausführungsform kann eine einzelne Speichervorrichtung (z. B. ein einzelner Speicherchip) einen ersten Speicherbereich, der eine Vielzahl von Ein-Ebenen-Speicherzellen zum Speichern von 1-Bit-Daten enthält, und einen zweiten Speicherbereich, der eine Vielzahl von Mehr-Ebenen-Speicherzellen zum Speichern von 2 oder mehr Datenbits enthält, enthalten. Der erste Speicherbereich und der zweite Speicherbereich können in verschiedenen Speicherebenen implementiert sein. Ein von dem Speicher-Controller auf die Daten angewandte Gewichtung kann auch im Speicher 63 gespeichert werden, und die Gewichtung kann, unter Berücksichtigung einer Eigenschaft, dass die Gewichtung häufig von dem Speicher-Controller ausgelesen wird, im ersten Speicherbereich gespeichert werden, der eine relativ hohe Lesegeschwindigkeit aufweist.
  • 5 ist ein Blockdiagramm, das ein Speichersystem nach einer Beispielausführungsform veranschaulicht.
  • Unter Bezugnahme auf 5 kann ein Speichersystem 100 in der Beispielausführungsform eine Vielzahl von Speichervorrichtungen 110 bis 140, einen System-Controller 150, eine externe Schnittstelle 160 und andere Elemente enthalten.
  • Der System-Controller 150 kann den gesamten Betrieb des Speichersystems 100 steuern und über die externe Schnittstelle 160 Daten an eine externe Vorrichtung senden und von dieser empfangen. Der System-Controller 150 kann auch Daten, die im Speichersystem 100 gespeichert werden sollen, über einen Eingabe- und Ausgabebus 170 an zumindest eine der Speichervorrichtungen 110 bis 140 übertragen und Daten kann empfangen, die durch eine Leseoperation, die von zumindest einer der Speichervorrichtungen 110 bis 140 durchgeführt wird, über den Eingabe- und Ausgabebus 170 ausgegeben werden. In der in 5 dargestellten Beispielausführungsform kann die externe Schnittstelle 160 vom System-Controller 150 getrennt werden, aber eine Beispielausführungsform davon ist nicht darauf beschränkt. Die externe Schnittstelle 160 kann eingerichtet werden, um in dem System-Controller 150 enthalten zu sein. Die externe Schnittstelle 160 kann eine einzelne Schnittstelle sein, die für den Empfang und die Übertragung von Daten mit einer externen Vorrichtung eingerichtet ist.
  • Die Speichervorrichtungen 110 bis 140, die jeweils z. B. ein einzelner Speicherchip sein können, können jeweils die ersten Speicherebenen 111, 121, 131 und 141 und die zweiten Speicherebenen 112, 122, 132 und 142 enthalten. Zum Beispiel kann jede der ersten Speicherebenen 111, 121, 131 und 141 ein erstes Speicherzellenarray, das erste Speicherzellen zum Speichern von N-Bit-Daten (N ist eine natürliche Zahl) und eine erste Peripherieschaltung enthalten, die unter dem ersten Speicherzellenarray angeordnet ist und die die ersten Speicherzellen steuert. In ähnlicher Weise kann jede der zweiten Speicherebenen 112, 122, 132 und 142 ein zweites Speicherzellenarray, das zweite Speicherzellen zum Speichern von M-Bit-Daten (M ist eine natürliche Zahl größer als N) aufweist, und eine zweite Peripherieschaltung, die unter dem zweiten Speicherzellenarray angeordnet ist und die die zweiten Speicherzellen steuert, enthalten. Auf jedem Halbleiterchip können die erste Speicherebene und die zweite Speicherebene auf der gleichen vertikalen Ebene, z. B. Seite an Seite, angeordnet sein. Die erste Peripherieschaltung und die zweite Peripherieschaltung können ähnliche Strukturen aufweisen und können z. B. eine Analogschaltung, die einen Spannungsgenerator, eine Seitenpufferschaltung und eine Dekodiererschaltung enthalten.
  • Die Funktionsweise der Speichervorrichtungen 110 bis 140 wird anhand einer ersten Speichervorrichtung 110 als ein Beispiel beschrieben. In einer Beispielausführungsform können die Operationen der zweiten bis vierten Speichervorrichtung 120 bis 140 unter Bezugnahme auf die Beschreibungen der Operationen der ersten Speichervorrichtung 110 verstanden werden.
  • In der ersten Speichervorrichtung 110 können die erste Speicherebene 111 und die zweite Speicherebene 112 die gleiche Struktur aufweisen und sich über einen in der ersten Speichervorrichtung 110 enthaltenen Speicher-Controller eine einzige Eingabe- und Ausgabeschnittstelle teilen. Wenn der System-Controller 150 die im Speichersystem 100 zu speichernden Daten an den Eingabe- und Ausgabebus 170 überträgt, kann der Speicher-Controller der ersten Speichervorrichtung 110 die Daten empfangen und eine Gewichtung auf die Daten anwenden und dadurch Berechnungsdaten erzeugen.
  • Die Gewichtung kann in der ersten Speicherebene 111 gespeichert werden, und der Speicher-Controller kann eine Höhe der Gewichtung entsprechend der/den in den Daten enthaltenen Information(en) bestimmen. Wenn beispielsweise Erfassungsdaten von einem Sensor empfangen werden, der über die externe Schnittstelle 160 verbunden ist, kann der Speicher-Controller eine Gewichtung auf der Grundlage eines Änderungsbetrags der in den Erfassungsdaten enthaltenen Ereignisinformation(en) bestimmen. Alternativ kann die Höhe der Gewichtung entsprechend einer Position eines Erfassungsbereichs und/oder eines Sichtfelds bestimmt werden, das von dem Sensor, der die Erfassungsdaten erzeugt, erfasst wird. Bei den Erfassungsdaten kann es sich um ein einzelnes erfasstes Datum (z. B. eine Geschwindigkeit) oder um Daten handeln, die vom Sensor auf der Grundlage eines oder mehrerer erfasster Daten (z. B. Geschwindigkeitsänderung) bestimmt werden.
  • In Beispielausführungsformen können einzelne Daten, die mit unterschiedlichen Gewichtungen angewandt werden, über den Ein- und Ausgabebus 170 übertragen werden. Der Speicher-Controller der ersten Speichervorrichtung 110 kann eine erste Gewichtung und eine zweite Gewichtung auf die einzelnen Daten anwenden und kann erste Berechnungsdaten und zweite Berechnungsdaten erzeugen. Der Speicher-Controller kann die ersten Berechnungsdaten in der ersten Speicherebene speichern und kann die zweiten Berechnungsdaten in der zweiten Speicherebene speichern. In einer Beispielausführungsform kann die erste Gewichtung größer als die zweite Gewichtung sein. In einem Beispiel kann der Speicher-Controller gleichzeitig eine Operation zum Speichern der ersten Berechnungsdaten in der ersten Speicherebene und eine Operation zum Speichern der zweiten Berechnungsdaten in der zweiten Speicherebene durchführen.
  • Als weiteres Beispiel können erste Berechnungsdaten, die mit unterschiedlichen Gewichtungen angewandt werden, nur in der ersten Speichervorrichtung 110 gespeichert werden, und zweite Berechnungsdaten können nur in der zweiten Speichervorrichtung 120 gespeichert werden. In einer Beispielausführungsform kann die Berechnung zur Erzeugung von Berechnungsdaten durch Anwendung einer Gewichtung und die Verteilung der Berechnungsdaten durch den System-Controller 150 erfolgen. Der System-Controller 150 kann beispielsweise Berechnungsdaten durch Multiplikation der einzelnen Daten mit der Gewichtung erzeugen.
  • Da sich die Speichervorrichtungen 110 bis 140 einen einzigen Eingabe- und Ausgabebus teilen, können in der vorstehend beschriebenen Beispielausführungsform die ersten Berechnungsdaten und die zweiten Berechnungsdaten möglicherweise nicht gleichzeitig gespeichert werden. Um in der Beispielausführungsform die ersten und zweiten Berechnungsdaten gleichzeitig zu speichern, muss die Anzahl der Eingabe- und Ausgabebusse 170 möglicherweise erhöht werden, aber eine erhöhte Anzahl der Eingabe- und Ausgabebusse 170 kann den Leistungsverbrauch und die Herstellungskosten des Speichersystems 100 erhöhen.
  • Wenn die ersten Berechnungsdaten und die zweiten Berechnungsdaten gleichzeitig gespeichert werden, indem die Anzahl der Eingabe- und Ausgabebusse 170 erhöht wird, kann sich auch die Anzahl der gleichzeitig arbeitenden Eingabe- und Ausgabebusse 170 und die Anzahl der gleichzeitig arbeitenden Speichervorrichtungen 110 bis 140 erhöhen. Dementsprechend kann sich die von einem Host, der an die externe Schnittstelle 160 oder den System-Controller 150 verbunden ist, angesteuerte Last erhöhen, was im Hinblick auf die Hochgeschwindigkeitsfahrt nachteilig sein kann.
  • In einer Beispielausführungsform kann jede der Speichervorrichtungen 110 bis 140 die ersten Speicherebenen 111, 121, 131 und 141 und die zweiten Speicherebenen 112, 122, 132 und 142 enthalten, die nach unterschiedlichen Verfahren arbeiten können. Dementsprechend können die ersten Berechnungsdaten und die zweiten Berechnungsdaten, auf die unterschiedlichen Gewichtungen angewandt werden, gleichzeitig in einer der Speichervorrichtungen 110 bis 140 gespeichert werden, was hinsichtlich der Leistungsaufnahme, der Herstellungskosten und des Hochgeschwindigkeitsbetriebs vorteilhaft sein kann.
  • In Beispielausführungsformen kann jede der Speichervorrichtungen 110 bis 140 ferner eine dritte Speicherebene und eine vierte Speicherebene enthalten. In diesem Fall kann jede der ersten Speicherzellen der ersten Speicherebenen 111, 121, 131 und 141 1-Bit-Daten speichern, und jede der zweiten Speicherzellen der zweiten Speicherebenen 112, 122, 132 und 142 kann Zwei-Bit-Daten speichern. Jede der dritten Speicherzellen der dritten Speicherebene kann 3-Bit-Daten speichern, und jede der vierten Speicherzellen der vierten Speicherebene kann 4-Bit-Daten speichern. Der Speicher-Controller kann Berechnungsdaten speichern, die eine relativ höhere Gewichtung in der ersten Speicherebene aufweisen, und kann Berechnungsdaten speichern, die eine relativ niedrigere Gewichtung in der vierten Speicherebene aufweist.
  • 6 ist ein Blockdiagramm, das eine Speichervorrichtung nach einer Beispielausführungsform veranschaulicht. Zum Beispiel kann die in 6 gezeigte Speichervorrichtung eine Beispielausführungsform einer der in 5 gezeigten Speichervorrichtungen 110, 120, 130 oder 140 darstellen.
  • Unter Bezugnahme auf 6 kann eine Speichervorrichtung 200 in dieser Beispielausführungsform einen Speicherbereich 210, einen Controller 220 und eine Ein- und Ausgabeschnittstelle 230 enthalten. Der Speicherbereich 210 kann eine Vielzahl von Speicherbereichen 211 bis 213 enthalten.
  • Jeder der Speicherbereiche 211 bis 213 kann ein Speicherzellenarray enthalten, in dem Speicherzellen angeordnet sind, sowie eine Peripherieschaltung, in der Schaltungen zur Steuerung des Speicherzellenarrays angeordnet sind. Zum Beispiel kann der erste Speicherbereich 211 ein erstes Speicherzellenarray und eine erste Peripherieschaltung enthalten. In jedem der Speicherbereiche 211 bis 213 kann die Peripherieschaltung unterhalb des Speicherzellenarrays angeordnet sein. Beispielsweise können die Speicherbereiche 211 bis 213 eine COP-Struktur (Cell-on-Peri, Zellen auf Peripherie) aufweisen, bei der das Speicherzellenarray auf der Peripherieschaltung angeordnet ist.
  • Jedes Speicherzellenarray kann Speicherzellen enthalten, und die Speicherzellen können Speicherzellenstränge vorsehen. Die Speicherzellen in jedem der Speicherzellenstränge können miteinander in Reihe verbunden werden, und mit jedem der beiden Enden jeder Speicherzelle kann eine Schaltvorrichtung verbunden werden. Die in jeder der Speicherzellenstränge enthaltenen Speicherzellen können in einer Richtung senkrecht zu einer oberen Fläche eines Substrats miteinander verbunden werden. Dementsprechend kann die Speichervorrichtung 200 als eine Speichervorrichtung vom vertikalen Typ eingerichtet werden.
  • Die Peripherieschaltung kann Schaltungen zur Steuerung des Speicherzellenarrays enthalten, wie z. B. eine Seitenpufferschaltung und eine Dekodiererschaltung. In Beispielausführungsformen kann die Peripherieschaltung eine Leistungsschaltung enthalten, die eine Spannung erzeugt, die für die Ansteuerung der Seitenpufferschaltung und der Dekodiererschaltung erforderlich ist. Die Dekodiererschaltung kann über Wortleitungen mit den Speicherzellen verbunden sein, und die Seitenpufferschaltung kann über Bitleitungen mit den Speicherzellen verbunden sein.
  • Der Controller 220 kann ein Berechnungsmodul für künstliche Intelligenz enthalten und kann über die Eingabe- und Ausgabeschnittstelle 230 Daten an eine externe Vorrichtung, z. B. einen externen Prozessor oder Sensor o.ä., senden und von diesem empfangen. Der Controller 220 kann zum Beispiel Berechnungsdaten erzeugen, indem er eine vorbestimmte Gewichtung auf von einem externen Sensor empfangene Erfassungsdaten anwendet, und kann Berechnungsdaten im Speicherbereich 210 speichern. Der Controller kann die Berechnungsdaten z. B. durch Multiplikation der Gewichtung mit den Erfassungsdaten erzeugen. Eine Gewichtung, die vom Controller auf Erfassungsdaten angewandt wird, kann ebenfalls im Speicherbereich 210 gespeichert werden. Beispielsweise kann/können (eine) Gewichtungsinformation(en) oder ein Gewichtungsindex auf von einem Sensor erfasste Daten angewandt werden, um berechnete Daten zu bestimmen, die in einem Speicherbereich gespeichert werden sollen. Die berechneten Daten können zusammen mit der/den Gewichtungsinformation(en) im Speicherbereich gespeichert werden.
  • Zumindest ein Abschnitt der Speicherbereiche 211 bis 213 kann Daten mit unterschiedlichen Verfahren speichern. Beispielsweise kann jede der Speicherzellen des ersten Speicherbereichs 211 N-Bit-Daten speichern. Jede der Speicherzellen des zweiten Speicherbereichs 212 kann M-Bit-Daten speichern, wobei M eine natürliche Zahl größer als N sein kann.
  • In einem Beispiel kann der Controller 220 die Berechnungsdaten (z. B. Daten, die u. a. auf der Grundlage von Erfassungsdaten von einem Sensor berechnet oder bestimmt wurden), auf die eine relativ hohe Gewichtung angewandt wird, im ersten Speicherbereich 211 speichern, und kann die Berechnungsdaten, auf die eine relativ niedrige Gewichtung angewandt wird, im zweiten Speicherbereich 212 speichern. Der Controller 220 kann die Berechnungsdaten im ersten Speicherbereich 211 oder im zweiten Speicherbereich 212 auf der Grundlage einer Vergleichsbeziehung zwischen dem bei Verwendung der Berechnungsdaten angewandten Gewichtung und einem Referenzwert speichern.
  • Zum Beispiel kann jede der Speicherzellen des ersten Speicherbereichs 211 1-Bit-Daten speichern, und jede der Speicherzellen des zweiten Speicherbereichs 212 kann 2 oder mehr Datenbits speichern. Der erste Speicherbereich 211 kann eine Zuverlässigkeit aufweisen, die höher als die des zweiten Speicherbereichs 212 sein kann. Der Controller 220 kann Berechnungsdaten erzeugen, indem er eine relativ höhere Gewichtung auf relativ wichtigere Erfassungsdaten anwendet, und kann die Berechnungsdaten im ersten Speicherbereich 211 speichern, wodurch die Zuverlässigkeit der Speichervorrichtung 200 verbessert wird.
  • In einer Beispielausführungsform können auch im Speicherbereich 210 die als einzelner Halbleiterchip implementierte Speichervorrichtung, der erste Speicherbereich 211, eine Speicherebene, die einstufige Speicherzellen aufweist, und der zweite Speicherbereich 212, eine Speicherebene, die mehrstufige Speicherzellen aufweist, implementiert werden. Da der erste Speicherbereich 211 und der zweite Speicherbereich 212 in einem einzigen Halbleiterchip enthalten sind, können sich der erste Speicherbereich 211 und der zweite Speicherbereich 212 die Eingabe- und Ausgabeschnittstelle 230 teilen.
  • Im Unterschied zu den vorstehend genannten Beispielausführungsformen können zwei Speichervorrichtungen, die als unterschiedliche Halbleiterchips implementiert sind, von Ein-Ebenen-Speicherzellen bzw. Mehr-Ebenen-Speicherzellen angesteuert werden. In diesem Fall können zwei oder mehr Busse, die mit einem Host verbunden sind, erforderlich sein, um die beiden Speichervorrichtungen gleichzeitig anzusteuern, was zu Verlusten bei den Entwurfs- und Produktionskosten führen kann. Auch wenn zwei oder mehr Busse für die gleichzeitige Ansteuerung der beiden Speichervorrichtungen vorbereitet sind, kann es erforderlich sein, Signale gleichzeitig in die Eingabe- und Ausgabeschnittstellen der beiden Speichervorrichtungen einzugeben und von diesen auszugeben, was zu einer relativ hohen Leistungsaufnahme führen kann.
  • Im Gegensatz dazu können in bestimmten Beispielausführungsformen der erste Speicherbereich 211 und der zweite Speicherbereich 212, die in einem einzigen Halbleiterchip enthalten sind und sich die Eingabe- und Ausgabeschnittstelle teilen, von Ein-Ebenen-Speicherzellen bzw. Mehr-Ebenen-Speicherzellen angesteuert werden. Dementsprechend können die Berechnungsdaten, auf die eine relativ hohe Gewichtung angewandt wird, und die Berechnungsdaten, auf die eine relativ niedrige Gewichtung angewandt wird, unter Verwendung nur einer Signalein- und -ausgabe über die einzige Eingabe- und Ausgabeschnittstelle zu einem Host übertragen und von diesem empfangen werden. Folglich können die Berechnungsdaten, auf die verschiedene Gewichtungen angewandt werden, parallel verarbeitet werden, ohne die Anzahl der Busse zu erhöhen, und die Ein-Ebenen-Speicherzellen und die Mehr-Ebenen-Speicherzellen können gleichzeitig über die einzige Eingabe- und Ausgabeschnittstelle angesteuert werden, so dass eine Erhöhung der Leistungsaufnahme verringert und eine Hochgeschwindigkeitsansteuerung implementiert werden kann.
  • In einer Beispielausführungsform können der erste Speicherbereich 211 und der zweite Speicherbereich 212 gleichzeitig arbeiten. Während beispielsweise im ersten Speicherbereich 211 eine Programmoperation oder eine Leseoperation ausgeführt wird, kann im zweiten Speicherbereich 212 ebenfalls eine Programmoperation oder eine Leseoperation durchgeführt werden. Die Arten der im ersten Speicherbereich 211 und im zweiten Speicherbereich 212 durchgeführten Operationen können gleich oder unterschiedlich sein. Darüber hinaus können die Adressen, an denen die Operationen im ersten Speicherbereich 211 und im zweiten Speicherbereich 212 durchgeführt werden, gleich oder verschieden sein.
  • Die in den Speicherbereichen 211 bis 213 enthaltenen Speicherzellenarrays können die gleiche Struktur aufweisen. Die physikalischen Strukturen der in den Speicherbereichen 211 bis 213 enthaltenen Speicherzellenmatrizen können beispielsweise gleich sein, und dementsprechend kann die Anzahl der Ein-Ebenen-Speicherzellen im ersten Speicherbereich 211 gleich der Anzahl der Mehr-Ebenen-Speicherzellen im zweiten Speicherbereich 212 sein.
  • Eine in den Speicherbereichen 211 bis 213 enthaltene Peripherieschaltung kann unterschiedliche Strukturen aufweisen. Zum Beispiel kann eine erste Seitenpufferschaltung, die in der Peripherieschaltung des ersten Speicherbereichs 211 enthalten ist, eine andere Struktur als eine Struktur einer zweiten Seitenpufferschaltung aufweisen, die in der Peripherieschaltung des zweiten Speicherbereichs 212 enthalten ist. Die erste Seitenpufferschaltung kann eine geringere Anzahl von Latches enthalten als eine Anzahl von Latches, die in der zweiten Seitenpufferschaltung enthalten sind, und dementsprechend kann ein Bereich, in dem die erste Seitenpufferschaltung angeordnet ist, kleiner als ein Bereich sein, in dem die zweite Seitenpufferschaltung angeordnet ist. Abgesehen von der Seitenpufferschaltung können Schaltungen zur Erzeugung einer Spannung, die zur Ansteuerung der Speicherzellen erforderlich ist, im ersten Speicherbereich 211 und im zweiten Speicherbereich 212 unterschiedlich eingerichtet sein.
  • 7 ist ein Ablaufdiagramm, das die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform veranschaulicht. Die Speichervorrichtung kann beispielhaft als eine der hier angegebenen Speichervorrichtungen eingerichtet werden.
  • Unter Bezugnahme auf 7 kann der Betrieb einer Speichervorrichtung in der Beispielausführungsform mit dem Empfang von Erfassungsdaten von einem Sensor durch eine Speichervorrichtung beginnen (S10). Die Speichervorrichtung kann die Erfassungsdaten über einen separaten Prozessor oder direkt von einem Sensor erhalten. In einer Beispielausführungsform kann der Sensor an einem autonom fahrenden Fahrzeug angebracht sein und Umgebungsinformationen sammeln, und die Speichervorrichtung kann an dem autonom fahrenden Fahrzeug angebracht sein.
  • Wenn die Erfassungsdaten empfangen werden, kann ein Speicher-Controller der Speichervorrichtung die im Speicherbereich gespeicherten Gewichtungsdaten erhalten (S20). Unterschiedliche Gewichtungsdaten können verschiedenen Arten von Erfassungsdaten zugeordnet und in Verbindung mit diesen Arten von Erfassungsdaten gespeichert werden. Zum Beispiel kann der Speicher-Controller, wenn immer die Speichervorrichtung die Erfassungsdaten empfängt, die Gewichtungsdaten auslesen, so dass die Gewichtungsdaten in einem Speicherbereich mit relativ hoher Zuverlässigkeit gespeichert werden können. Der Speicherbereich, in dem die Gewichtungsdaten gespeichert werden, kann z. B. eine Speicherebene sein, in der jede der Speicherzellen 1 -Bit- oder 2-Bit-Daten speichert. Der Speicher-Controller, der die Gewichtungsdaten ausliest, kann eine Gewichtung auf die Erfassungsdaten anwenden und Berechnungsdaten erzeugen (S30). Der Speicher-Controller kann die Berechnungsdaten im Speicherbereich speichern (S40). In der Operation S40 kann der Speicher-Controller einen Speicherbereich zum Speichern der Berechnungsdaten entsprechend einer Gewichtung bestimmen, das als Grundlage der Berechnungsdaten verwendet wird, anstatt einen Speicherbereich zum Speichern auf der Grundlage der Erfassungsdaten selbst zu bestimmen. Bei den Berechnungsdaten kann es sich z.B. um die Erfassungsdaten mit einer daran befestigten Gewichtung handeln. Die Berechnungsdaten können beispielsweise die ursprünglichen Erfassungsdaten widerspiegeln, wie sie durch eine Gewichtung gekennzeichnet sind.
  • Der Speicher-Controller kann die als Grundlage der Berechnungsdaten verwendete Gewichtung mit Referenzwerten vergleichen und einen Speicherbereich zum Speichern der Berechnungsdaten entsprechend dem Ergebnis des Vergleichs bestimmen. Wenn z. B. die Gewichtung gleich oder höher als ein erster Referenzwert ist, kann ein Speicherbereich zum Speichern der Berechnungsdaten eine erste Speicherebene sein, in der jede der Speicherzellen 1-Bit-Daten speichert. Wenn die Gewichtung kleiner als der erste Referenzwert und gleich oder höher als ein zweiter Referenzwert ist, kann ein Speicherbereich zum Speichern der Berechnungsdaten eine zweite Speicherebene sein, in der jede der Speicherzellen 2-Bit-Daten speichert. Wenn die Gewichtung kleiner als der zweite Referenzwert und gleich oder höher als ein dritter Referenzwert ist, können die Berechnungsdaten in einer dritten Speicherebene gespeichert werden, in der jede der Speicherzellen 3-Bit-Daten speichert. Wenn die Gewichtung kleiner als der dritte Referenzwert und gleich oder höher als ein vierter Referenzwert ist, können die Berechnungsdaten in einer vierten Speicherebene gespeichert werden, in der jede der Speicherzellen 4-Bit-Daten speichert.
  • Die erste bis vierte Speicherebene kann in einer Speichervorrichtung enthalten sein, der als ein einziger Halbleiterchip vorgesehen ist, und kann eine einzige Eingabe- und Ausgabeschnittstelle gemeinsam nutzen. Außerdem kann der Speicher-Controller die Speicherbereiche so steuern, dass zumindest zwei oder mehr von der ersten bis vierten Speicherebene gleichzeitig zumindest eine Programmoperation oder eine Leseoperation durchführen können.
  • 8 ist ein Diagramm, das einen mit einer Speichervorrichtung verriegelten Sensor nach einer Beispielausführungsform zeigt.
  • Unter Bezugnahme auf 8 kann ein Sensor in der Beispielausführungsform als eines der Elemente eines Apparats für autonomes Fahren eingerichtet und an einem autonom fahrenden Fahrzeug 300 angebracht werden und kann Informationen über die Umgebungsbedingungen des autonom fahrenden Fahrzeugs 300 sammeln. Der Sensor kann Informationen in einem Sensorbereich SA sammeln, und der Sensorbereich SA kann die ersten bis fünften Sensorbereiche SA1 bis SA5 enthalten. Auf diese Weise kann der Sensor die verschiedenen Erfassungsbereiche SA1 bis SA5 überwachen. Eine Beispielausführungsform davon ist jedoch nicht darauf beschränkt, und der Sensorbereich SA kann in eine größere oder geringere Anzahl von Erfassungsbereichen unterteilt werden. Auch die Positionen der Erfassungsbereiche können, anders als in der Beispielvariante in 8 dargestellt, variiert werden.
  • Ein Sensor kann einen Bildsensor und/oder einen Ereignissensor enthalten, und die von dem Sensor gesammelten Informationen können als Erfassungsdaten eingerichtet und an eine Speichervorrichtung übertragen werden, die auf dem autonom fahrenden Fahrzeug 300 montiert ist. Die Speichervorrichtung kann die Erfassungsdaten entsprechend den Positionen der Erfassungsbereiche SA1 bis SA5, in denen die den Erfassungsdaten entsprechenden Informationen gesammelt werden, Arten der in den Erfassungsdaten enthaltenen Informationen usw. gewichten und die Erfassungsdaten in einem der Speicherbereiche speichern. In der folgenden Beschreibung wird die Beispielausführungsform unter Bezugnahme auf die 8 bis 10B ausführlicher beschrieben.
  • 9, 10A und 10B sind Diagramme, die den Betrieb einer Speichervorrichtung in einem Apparat für autonomes Fahren nach einer Beispielausführungsform veranschaulichen.
  • Unter Bezugnahme auf 9 können in den Erfassungsbereichen SA1 bis SA5 entsprechend den Positionen der Erfassungsbereiche SA1 bis SA5 eines Sensors verschiedene Arten von Informationen gesammelt werden. Beispielsweise können die ersten vom Sensor aus dem ersten Erfassungsbereich SA1 gewonnenen Erfassungsdaten (eine) Information(en) über ein vorausfahrendes Fahrzeug 301 enthalten, das vor einem autonom fahrenden Fahrzeug 300 fährt, auf dem ein Apparat für autonomes Fahren montiert ist. Die ersten Erfassungsdaten können (eine) Information(en) über den Abstand zum vorausfahrenden Fahrzeug 301 enthalten. Alternativ können die ersten Erfassungsdaten (eine) Information(en) enthalten, die zur Bestimmung eines Abstands zum vorausfahrenden Fahrzeug 301 erforderlich sind, wie z. B. (eine) Information(en) über Typ und Größe des vorausfahrenden Fahrzeugs 301.
  • Zweite Erfassungsdaten, dritte Erfassungsdaten und vierte Erfassungsdaten, die durch den Sensor aus dem zweiten Erfassungsbereich SA2, dem dritten Erfassungsbereich SA3 und dem vierten Erfassungsbereich SA4 gewonnen werden, können (eine) Informationen) über ein zusätzliches Fahrzeug 302 enthalten, das in der Nähe eines autonom fahrenden Fahrzeugs fährt. Auch der fünfte Erfassungsbereich SA5 kann hauptsächlich (eine) Information(en) über einen Hintergrund enthalten.
  • Dementsprechend können die ersten Erfassungsdaten als Daten, die eine relativ hohe Bedeutung aufweisen, klassifiziert werden und die fünften Erfassungsdaten können als Daten mit einer relativ geringen Bedeutung klassifiziert werden. Wenn eine Speichervorrichtung, die auf dem autonom fahrenden Fahrzeug 300 montiert ist, Erfassungsdaten vom Sensor empfängt, kann ein Speicher-Controller bestimmen, welcher von dem ersten bis fünften Erfassungsbereich ein Erfassungsbereich sein, aus dem Erfassungsdaten gewonnen werden, und der Speicher-Controller kann auf die Erfassungsdaten entsprechend einem Ergebnis der Bestimmung eine Gewichtung anwenden.
  • Beispielsweise kann eine erste Gewichtung auf die ersten Erfassungsdaten angewandt werden, die der Sensor, der das vorausfahrende Fahrzeug 301 erfasst, gewonnen hat, und eine zweite Gewichtung kann auf die zweiten Erfassungsdaten angewandt werden, die der Sensor, der das zusätzliche Fahrzeug 302 erfasst, gewonnen hat. In einer Beispielausführungsform kann die erste Gewichtung und die zweite Gewichtung auf die ersten Erfassungsdaten bzw. auf die zweiten Erfassungsdaten durch Ausführen einer vorbestimmten Berechnung angewandt werden. Die Berechnung kann zum Beispiel zumindest eine von einer Multiplikation und einer Addition enthalten. Die erste Gewichtung kann größer als die zweite Gewichtung sein. Der Speicher-Controller kann erste Berechnungsdaten, die durch Anwendung der ersten Gewichtung auf die ersten Erfassungsdaten erzeugt werden, im ersten Speicherbereich speichern, und kann zweite Berechnungsdaten, die durch Anwendung einer zweiten Gewichtung auf die zweiten Erfassungsdaten erzeugt werden, im zweiten Speicherbereich speichern. Jede der Speicherzellen des ersten Speicherbereichs kann N-Bit-Daten speichern, und jede der Speicherzellen des zweiten Speicherbereichs kann M-Bit-Daten speichern. In dem vorstehend beschriebenen Beispiel sind M und N natürliche Zahlen und M ist größer als N.
  • Die fünften Erfassungsdaten, die aus dem fünften Erfassungsbereich SA5 gewonnen werden, der hauptsächlich den Hintergrund 303 durch den Sensor enthält, können in dem Speicherbereich gespeichert werden, in dem jede der Speicherzellen die höchste Anzahl von Datenbits speichert. Wenn z. B. eine der Speicherzellen der Speicherebenen der Speichervorrichtung 4-Bit-Daten speichert, kann eine fünfte Gewichtung auf die fünften Erfassungsdaten angewandt werden, und die fünften Erfassungsdaten können in einer entsprechenden Speicherebene gespeichert werden. So kann z. B. die fünfte Gewichtung den geringsten Wert unter den Gewichtungen aufweisen, die der Speicher-Controller auf die Erfassungsdaten anwendet.
  • In einer Beispielausführungsform, die in 10A und 10B dargestellt ist, kann ein Sensor als Ereignissensor eingerichtet werden. In einem Beispiel kann der Sensor asynchron arbeiten und ein Ereignis erfassen, das um ein autonom fahrendes Fahrzeug 300 herum erzeugt wird. Wenn Erfassungsdaten von dem Sensor empfangen werden, der das Ereignis erfasst, kann ein Speicher-Controller eine Stärke, einen Typ und Ähnliches des Ereignisses auf der Grundlage eines Änderungsbetrags zwischen den Erfassungsdaten und früheren Erfassungsdaten, die in einer Speichervorrichtung gespeichert sind, bestimmen.
  • Wie zum Beispiel in 10A und 10B dargestellt, können, wenn eine Geschwindigkeit des autonom fahrenden Fahrzeugs 300 abnimmt, sich die Erfassungsdaten, die der Sensor des autonom fahrenden Fahrzeugs 300 erfasst, im Vergleich zu den vorherigen Erfassungsdaten stark verändern. Zum Beispiel kann es einen relativ großen Unterschied zwischen den vorherigen Erfassungsdaten geben, die der Sensor, der das vorausfahrende Fahrzeug 301 in der in 10A dargestellten Beispielausführungsform gewonnen hat, und den Erfassungsdaten, die der Sensor, der das vorausfahrende Fahrzeug 301 in der in 10B dargestellten Beispielausführungsform erfasst, gewonnen hat.
  • In einer Ausführungsform gilt: Je größer der Änderungsbetrag zwischen den Erfassungsdaten und den vorherigen Erfassungsdaten ist, desto höher die Gewichtung, das der Speicher-Controller der mit dem Sensor verriegelten Speichervorrichtung auf die Erfassungsdaten anwenden kann. Außerdem kann der Speicher-Controller Erfassungsdaten in einem ersten Speicherbereich speichern, der erste Speicherzellen enthält, die jeweils N-Bit-Daten speichern. Da die ersten Speicherzellen eine Stabilität und eine Lesegeschwindigkeit aufweisen, die höher als die von zweiten Speicherzellen sind, die M-Bit-Daten speichern, die größer als N-Bit-Daten sind, können Daten, die einem wichtigen Ereignis, wie z. B. einem Abstand zum vorausfahrenden Fahrzeug 301, entsprechen, im ersten Speicherbereich gespeichert werden.
  • 11 und 12 sind Diagramme, die den Aufbau einer Speichervorrichtung nach einer Beispielausführungsform veranschaulichen. In Beispielausführungsformen können diese Strukturen verwendet werden, um die vorstehend im Zusammenhang mit 5 und 6 besprochenen Speicherchips zu implementieren.
  • 11 und 12 sind perspektivische Diagramme, die die Speichervorrichtungen 400 und 400A nach einer Beispielausführungsform veranschaulichen. Unter Bezugnahme auf 11 kann eine Speichervorrichtung 400 in der Beispielausführungsform eine Zellregion C und einen Peripherieschaltungsbereich P enthalten, der nach oben und unten angeordnet ist. Der Peripherieschaltungsbereich P kann unterhalb der Zellregion C angeordnet sein und kann Peripherieschaltungen, wie z. B. eine Seitenpufferschaltung, eine Dekodiererschaltung und dergleichen enthalten. Der Zellregion C kann ein Speicherzellenarray enthalten. Der Peripherieschaltungsbereich P kann ein erstes Substrat 401 und die Zellregion C kann ein zweites Substrat 402 enthalten, das sich vom ersten Substrat 401 unterscheidet.
  • Zum Beispiel kann der Peripherieschaltungsbereich P eine Vielzahl von Peripherieschaltungsvorrichtungen 403, die auf dem ersten Substrat 401 angeordnet sind, eine Vielzahl von Verdrahtungsleitungen 405, die mit den Peripherieschaltungsvorrichtungen 403 verbunden sind, und eine erste Zwischenschicht-Isolationsschicht 407, die die Peripherieschaltungsvorrichtungen 403 und die Verdrahtungsleitungen 405 bedeckt, enthalten. Die Peripherieschaltungsvorrichtungen 403, die in dem Peripherieschaltungsbereich P enthalten sind, können eine Schaltung zur Ansteuerung der Speichervorrichtung 400 vorsehen, wie z. B. eine Seitenpufferschaltung, eine Dekodiererschaltung, einen Leistungsgenerator und ähnliches.
  • Das zweite Substrat 402, das in der Zellregion C enthalten ist, kann auf der ersten Zwischenschicht-Isolationsschicht 407 angeordnet werden. Die Zellregion C kann eine Masseauswahlleitung GSL, Wortleitungen WL und Strangauswahlleitungen SSL1 und SSL2, die auf dem zweiten Substrat 402 gestapelt sind, und eine Vielzahl von Isolationsschichten IL enthalten. Die Isolationsschichten IL können abwechselnd mit der Masseauswahlleitung GSL, den Wortleitungen WL und den Strangauswahlleitungen SSL1 und SSL2 geschichtet sein. Die Anzahl von Masseauswahlleitung GSL und die Anzahl der Strangauswahlleitungen SSL1 und SSL2 kann möglicherweise nicht auf die in 11 dargestellten Beispiele beschränkt sein und kann variiert werden.
  • Die Zellregion C kann Kanalstrukturen CH enthalten, die sich in einer ersten Richtung (Richtung der Z-Achse) senkrecht zu einer Oberseite des zweiten Substrats 402 erstrecken, und die Kanalstrukturen CH können die Masseauswahlleitung GSL, die Wortleitungen WL und die Strangauswahlleitungen SSL1 und SSL2 durchdringen und mit dem zweiten Substrat 402 verbunden werden. Die Kanalstrukturen CH können eine Kanalregion 410, eine vergrabene Isolationsschicht 420, die einen Innenraum der Kanalregion 410 ausfüllt, und eine Bitleitungsverbindungsschicht 430 enthalten. Jede der Kanalstrukturen CH kann über die Bitleitungsverbindungsschicht 430 mit zumindest einer Bitleitung verbunden werden. Als Beispiel können die Masseauswahlleitung GSL, die Wortleitungen WL, die Strangauswahlleitungen SSL1 und SSL2, die Isolationsschicht IL und die Kanalstrukturen CH als Stapelstruktur definiert werden.
  • Mindestens eine Gate-Isolationsschicht kann in einer äußeren Region der Kanalregion 410 angeordnet werden. In einer Beispielausführungsform kann die Gate-Isolationsschicht eine Tunnelungsschicht, eine elektrische Ladungsspeicherschicht und eine Sperrschicht enthalten. In den Beispielausführungsformen kann zumindest eine von der Tunnelungsschicht, der elektrischen Ladungsspeicherschicht und der Sperrschicht so eingerichtet sein, dass sie die Masseauswahlleitung GSL, die Wortleitungen WL und die Strangauswahlleitungen SSL1 und SSL2 umgibt.
  • Die Masseauswahlleitung GSL, die Wortleitungen WL und die Strangauswahlleitungen SSL1 und SSL2 können mit einer Zwischenschicht-Isolationsschicht 450 abgedeckt werden. Auch die Masseauswahlleitung GSL, die Wortleitungen WL und die Strangauswahlleitungen SSL1 und SSL2 können durch Wortleitungsschnitte 440 in eine Vielzahl von Regionen unterteilt sein. In einer Beispielausführungsform können die Strangauswahlleitungen SSL1 und SSL2 durch eine Trennisolationsschicht 460 zwischen einem Paar benachbarter Wortleitungsschnitte 440 in einer zweiten Richtung (Y-Achsenrichtung) parallel zu einer oberen Fläche des zweiten Substrats 402 in eine Vielzahl von Bereichen unterteilt sein.
  • In einer Beispielausführungsform können in einer Region, in der die Trennisolationsschicht 460 angeordnet ist, Dummy-Kanalstrukturen DCH angeordnet werden. Die Dummy-Kanalstrukturen DCH können die gleiche Struktur wie die Kanalstrukturen CH aufweisen und dürfen nicht mit einer Bitleitung verbunden sein.
  • Unter Bezugnahme auf 12 kann die Speichervorrichtung 400A in der Beispielausführungsform eine Zellregion C und einen Peripherieschaltungsbereich P enthalten, die nach oben und unten angeordnet sind. Speichervorrichtung 400 in der in 12 dargestellten Beispielausführungsform kann eine Struktur aufweisen, die der Struktur der Speichervorrichtung 400A in der in 10 dargestellten Beispielausführungsform ähnlich ist. Daher kann es sein, dass die Beschreibungen ähnlicher Elemente, die unter Bezugnahme auf 10 beschrieben werden, nicht zur Verfügung gestellt werden.
  • In der in 12 dargestellten Beispielausführungsform kann zur Überwindung von Schwierigkeiten im Prozess, die durch eine erhöhte Anzahl der Wortleitungen WL verursacht werden, ein Teil der Wortleitungen WL gestapelt werden und eine untere Kanalstruktur kann gebildet werden, und dann kann der andere Teil der Wortleitungen WL gestapelt werden und eine obere Kanalstruktur kann gebildet werden. Dementsprechend können, wie in 12 dargestellt, sich die Strukturen einer Kanalregion 410A und einer vergrabenen Isolationsschicht 420A von den in 11 gezeigten Beispielen unterscheiden. Als Beispiel können die untere Kanalstruktur und die Wortleitungen, die von der unteren Kanalstruktur durchdrungen werden, als untere Stapelstruktur definiert werden, und die obere Kanalstruktur und die Wortleitungen, die von der oberen Kanalstruktur durchdrungen werden, können als obere Stapelstruktur definiert werden.
  • Die untere Kanalstruktur kann sich vom zweiten Substrat 402 aus erstrecken, und die obere Kanalstruktur kann sich von der unteren Kanalstruktur aus erstrecken und kann über die Bitleitungsverbindungsschicht 430 mit einer Bitleitung verbunden werden. In jeder der Kanalstrukturen DCH kann die Kanalregion 410A der oberen Kanalstruktur mit der Kanalregion 410A der unteren Kanalstruktur verbunden werden.
  • Die Eigenschaften einer Speicherzelle können sich in einer Region verschlechtern, der an eine Grenze angrenzt, an der die obere Kanalstruktur mit der unteren Kanalstruktur verbunden ist. Dementsprechend kann eine Dummy-Wortleitung DWL in der an die Grenze angrenzenden Region angeordnet werden. Die Dummy-Wortleitung DWL kann mit einer Dummy-Speicherzelle verbunden sein, und gültige Daten können möglicherweise nicht in der Dummy-Speicherzelle gespeichert werden.
  • 13A bis 13D veranschaulichen die Funktionsweise einer Speichervorrichtung anhand einer Beispielausführungsform.
  • Die in 13A bis 13D dargestellten Graphen veranschaulichen die Operationen der ersten bis vierten in einer Speichervorrichtung enthaltenen Speicherebenen anhand einer Beispielausführungsform. Die Graphen in 13A bis 13D veranschaulichen die Verteilung der Schwellenspannungen von Speicherzellen entsprechend den gespeicherten Daten. Die erste bis vierte Speicherebene kann in einer einzigen Speichervorrichtung enthalten sein, die in einem einzigen Halbleiterchip vorgesehen ist, und kann eine einzige Eingabe- und Ausgabeschnittstelle gemeinsam nutzen. Die erste bis vierte Speicherebene können auf den gleichen vertikalen Ebenen innerhalb des Speicherchips angeordnet und horizontal voneinander getrennt sein. Außerdem können zwei oder mehr von der ersten bis vierten Speicherebene gleichzeitig arbeiten.
  • Jede der Speicherzellen der ersten Speicherebene kann 1-Bit-Daten speichern. Jede der Speicherzellen kann, wie im Graphen von 13A dargestellt, entsprechend den gespeicherten Daten einen von einem Löschzustand E0 und einem Programmzustand P0 aufweisen. Der Löschzustand E0 kann die Verteilung einer Schwellenspannung von Speicherzellen anzeigen, die nicht programmiert worden sind, und der Programmzustand P0 kann eine Verteilung einer Schwellenspannung von Speicherzellen anzeigen, die programmiert worden sind. Um die Einzelbit-Speicherung für die Speicherzellen der ersten Speicherebene zu implementieren, kann ein Speicher-Controller so eingerichtet werden, dass er auf Speicherzellen der ersten Speicherebene nach einem Einzelbit-Speicherschema entsprechend dem Löschzustand E0 und dem Programmzustand P0 zugreift.
  • Jede der Speicherzellen der zweiten Speicherebene kann 2-Bit-Daten speichern. Jede der Speicherzellen kann einen Löschzustand E0 und einen von dem ersten bis dritten Programmzustand P1 bis P3 aufweisen, wie im Graphen von 13B entsprechend den gespeicherten Daten dargestellt. Der Löschzustand E0 kann die Verteilung der Schwellenspannungen von Speicherzellen veranschaulichen, die nicht programmiert worden sind, und der erste bis dritte Programmzustand P1 bis P3 kann die Verteilung der Schwellenspannungen von Speicherzellen veranschaulichen, die auf der Grundlage unterschiedlicher Daten programmiert worden sind. Um die 2-Bit-Speicherung für die Speicherzellen der zweiten Speicherebene zu implementieren, kann der Speicher-Controller eingerichtet werden, um auf Speicherzellen der zweiten Speicherebene nach einem 2-Bit-Speicherschema entsprechend dem Löschzustand E0 und den Programmzuständen P1 bis P3 zuzugreifen.
  • Jede der Speicherzellen der dritten Speicherebene kann 3-Bit-Daten speichern. Jede der Speicherzellen kann einen Löschzustand E0 und einen von dem ersten bis siebten Programmzustand P1 bis P7 aufweisen, wie im Graphen von 13C entsprechend den gespeicherten Daten dargestellt. In ähnlicher Weise kann jede der Speicherzellen der vierten Speicherebene 4-Bit-Daten speichern. Jede der Speicherzellen kann einen Löschzustand E0 und einen der ersten bis fünfzehnten Programmzustände P1 bis P15 aufweisen, wie im Graphen von 13D entsprechend den gespeicherten Daten dargestellt. Um die 3-Bit-Speicherung für die Speicherzellen der dritten Speicherebene oder die 4-Bit-Speicherung für die Speicherzellen der vierten Speicherebene zu implementieren, kann der Speicher-Controller eingerichtet werden, um auf Speicherzellen der dritten Speicherebene entsprechend einem 3-Bit-Speicherschema entsprechend dem Löschzustand E0 und den Programmzuständen P1 bis P7 und auf Speicherzellen der vierten Speicherebene entsprechend einem 4-Bit-Speicherschema entsprechend dem Löschzustand E0 und den Programmzuständen P1 bis P15 zuzugreifen.
  • Da die Anzahl der Datenbits, die in den Speicherzellen der verschiedenen Speicherebenen gespeichert sind, unterschiedlich ist, können Peripherieschaltungen, die in der ersten bis vierten Speicherebene enthalten sind, unterschiedlich eingerichtet sein. So kann z. B. eine Seitenpufferschaltung, die in einer Peripherieschaltung der ersten Speicherebene enthalten ist, die geringste Anzahl von Latches enthalten, und eine Seitenpufferschaltung, die in einer Peripherieschaltung der vierten Speicherebene enthalten ist, kann die höchste Anzahl von Latches enthalten. Dementsprechend können Bereiche, in denen Peripherieschaltungen in den jeweiligen Speicherebenen angeordnet sind, voneinander verschieden sein.
  • In Beispielausführungsformen können Speicherebenen, die Daten mit unterschiedlichen Verfahren speichern, nebeneinander angeordnet sein. Beispielsweise können die erste Speicherebene und die zweite Speicherebene nebeneinander angeordnet sein. Ebenso kann zumindest ein Teil der Peripherieschaltung der zweiten Speicherebene, die in einem relativ großen Bereich angeordnet ist, in einer Region der ersten Speicherebene angeordnet sein. Dementsprechend kann sich die Integrationsdichte der Speichervorrichtung verbessern. In der folgenden Beschreibung wird eine Beispielausführungsform unter Bezugnahme auf 14 beschrieben.
  • 14 ist ein Diagramm, das die Struktur einer Speichervorrichtung nach einer Beispielausführungsform veranschaulicht.
  • Unter Bezugnahme auf 14 kann eine Speichervorrichtung 500 einen ersten Speicherbereich 510 und einen zweiten Speicherbereich 520 enthalten. Der erste Speicherbereich 510 kann ein erstes Speicherzellenarray 511 und eine erste Peripherieschaltung 512 enthalten, die unterhalb des ersten Speicherzellenarrays 511 angeordnet ist. Der zweite Speicherbereich 520 kann ein zweites Speicherzellenarray 521 und eine zweite Peripherieschaltung 522 enthalten, die unterhalb des zweiten Speicherzellenarrays 521 angeordnet ist. Der erste Speicherbereich 510 und der zweite Speicherbereich 520 der Speichervorrichtung 500 können Teil eines einzelnen Halbleiterchips sein.
  • In jeder der Speicherzellen des ersten Speicherzellenarrays 511 können N-Bit-Daten gespeichert werden. In jeder der Speicherzellen des zweiten Speicherzellenarrays 521 können M-Bit-Daten gespeichert werden, wobei M größer als N sein kann. Das erste Speicherzellenarray 511 und das zweite Speicherzellenarray 521 können die gleiche (z. B. identische) Struktur aufweisen und die gleiche Anzahl von Speicherzellen enthalten. Dementsprechend können in der Speichervorrichtung 500 in der Beispielausführungsform nebeneinander angeordnete Speicherbereiche die gleiche Anzahl von Speicherzellen enthalten und unterschiedliche Datenspeicherkapazitäten aufweisen.
  • Die erste Peripherieschaltung 512 und die zweite Peripherieschaltung 522 zur Ansteuerung von Speicherzellen der ersten und zweiten Speicherzellenarrays 511 und 521, die die gleiche Struktur aufweisen, können unterschiedliche Strukturen aufweisen. Zum Beispiel kann die erste Seitenpufferschaltung der ersten Peripherieschaltung 512 eine geringere Anzahl von Latches enthalten als die Anzahl der Latches der zweiten Seitenpufferschaltung der zweiten Peripherieschaltung 522. Ebenso kann die Anzahl der Spannungen (z. B. Spannungspegel), die von einem Spannungsgenerator der ersten Peripherieschaltung 512 ausgegeben werden, kleiner als die Anzahl der Spannungen sein, die von einem Spannungsgenerator der zweiten Peripherieschaltung 522 ausgegeben werden. Dementsprechend kann die erste Peripherieschaltung 512 auf einer Fläche angeordnet sein, die kleiner als die Fläche der zweiten Peripherieschaltung 522 ist.
  • In einer Beispielausführungsform kann zur Verbesserung der Integrationsdichte der Speichervorrichtung 500 zumindest ein Teil 522A der zweiten Peripherieschaltung 522 in einer angrenzenden, vom ersten Speicherbereich 510 belegten Region angeordnet werden. Wie in 14 dargestellt, kann zumindest ein Teil 522A der zweiten Peripherieschaltung 522 unterhalb des ersten Speicherzellenarrays 511 angeordnet werden. Dementsprechend kann sich die Integrationsdichte der Speichervorrichtung 500 verbessern.
  • In Beispielausführungsformen können der erste Speicherbereich 510 und der zweite Speicherbereich 520 gleichzeitig betrieben werden, so dass sich die Betriebseffizienz der Speichervorrichtung 500 verbessern kann. In dieser Beispielausführungsform kann, während im ersten Speicherbereich 510 eine Programmoperation oder eine Leseoperation durchgeführt wird, gleichzeitig eine Programmoperation oder eine Leseoperation im zweiten Speicherbereich 520 durchgeführt werden. In der nachfolgenden Beschreibung wird eine Beispielausführungsform unter Bezugnahme auf die 15 bis 17 beschrieben.
  • 15 bis 17 sind Diagramme, die die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform veranschaulichen.
  • In den in 15 bis 17 dargestellten Beispielausführungsformen kann eine Speichervorrichtung 600 einen ersten Speicherbereich 610 und einen zweiten Speicherbereich 620 enthalten. Die Anzahl der Datenbits, die in jeder der Speicherzellen des ersten Speicherbereichs 610 gespeichert sind, kann sich von der Anzahl der Datenbits, die in jeder der Speicherzellen des zweiten Speicherbereichs 620 gespeichert sind, unterscheiden. Beispielsweise kann jede der Speicherzellen des ersten Speicherbereichs 610 N-Bit-Daten speichern (N ist eine natürliche Zahl), und jede der Speicherzellen des zweiten Speicherbereichs 620 kann M-Bit-Daten speichern (M ist eine natürliche Zahl größer als N).
  • Der erste Speicherbereich 610 und der zweite Speicherbereich 620 können die gleiche allgemeine Struktur aufweisen. Als Beispiel kann der erste Speicherbereich 610 ein erstes Speicherzellenarray 611, eine erste Dekodiererschaltung 612 und eine erste Seitenpufferschaltung 613 enthalten. Die erste Dekodiererschaltung 612 kann zumindest eine der Wortleitungen auswählen, die mit Speicherzellen des ersten Speicherzellenarrays 611 verbunden sind, und kann eine Spannung, die für eine Programmoperation, eine Leseoperation, eine Löschoperation und dergleichen erforderlich ist, in die Wortleitungen eingeben. Die erste Seitenpufferschaltung 613 kann Daten in die Speicherzellen des ersten Speicherzellenarrays 611 schreiben oder in den Speicherzellen gespeicherte Daten auslesen. Der zweite Speicherbereich 620 kann die gleichen Komponenten, die auf die gleiche Weise verbunden sind, aufweisen. Bestimmte Komponenten, wie z. B. die Peripherieschaltungskomponenten (z. B. Seitenpuffer- und Dekodiererschaltungen), können jedoch, wie bereits erwähnt, unterschiedliche spezifische Strukturen aufweisen.
  • Ein Controller 630 kann gleichzeitig den ersten Speicherbereich 610 und den zweiten Speicherbereich 620 ansteuern. In Beispielausführungsformen können Operationen, die gleichzeitig im ersten Speicherbereich 610 und im zweiten Speicherbereich 620 durchgeführt werden, die gleiche Operation oder verschiedene Operationen sein. Ebenso können eine Adresse, an der eine Operation im ersten Speicherbereich 610 durchgeführt wird, und eine Adresse, an der eine Operation im zweiten Speicherbereich 620 durchgeführt wird, die gleichen oder unterschiedliche Operationen sein.
  • Unter Bezugnahme auf 15 kann ein Controller 630 eine erste Operation, eine Programmoperation, z. B. in Speicherzellen des ersten Speicherzellenarrays 611, das einer ersten Adresse 615 entspricht, durchführen. Der Controller 630 kann auch eine zweite Operation, z. B. eine Leseoperation in Speicherzellen eines zweiten Speicherzellenarrays 621, das einer ersten Adresse 625 entspricht, durchführen. So können in der in 15 dargestellten Beispielausführungsform verschiedene Operationen an derselben Adresse des ersten Speicherzellenarrays 611 und des zweiten Speicherzellenarrays 621 durchgeführt werden.
  • Unter Bezugnahme auf 16 kann der Controller 630 eine erste Operation, eine Programmoperation, z. B. in Speicherzellen des ersten Speicherzellenarrays 611, das der ersten Adresse 615 entspricht, durchführen. Der Controller 630 kann auch eine erste Operation in Speicherzellen des zweiten Speicherzellenarrays 621 durchführen, die einer zweiten Adresse 627 entsprechen. Mit anderen Worten, in der in 16 dargestellten Beispielausführungsform kann dieselbe Operation an verschiedenen Adressen des ersten Speicherzellenarrays 611 und des zweiten Speicherzellenarrays 621 durch den Controller 630 durchgeführt werden. Eine Beispielausführungsform davon ist jedoch nicht darauf beschränkt. Daten, die an der ersten Adresse 615 des ersten Speicherzellenarrays 611 und an der zweiten Adresse 627 des zweiten Speicherzellenarrays 621 verarbeitet werden, können sich voneinander unterscheiden.
  • In der in 17 dargestellten Beispielausführungsform kann der Controller 630 eine erste Operation, eine Programmoperation, z. B. in Speicherzellen des ersten Speicherzellenarrays 611, das der ersten Adresse 615 entspricht, durchführen. Der Controller 630 kann auch eine zweite Operation durchführen, eine Leseoperation, zum Beispiel in Speicherzellen des zweiten Speicherzellenarrays 621, das einer zweiten Adresse 627 entspricht. In der in 17 dargestellten Beispielausführungsform können verschiedene Operationen an verschiedenen Adressen des ersten Speicherzellenarrays 611 und des zweiten Speicherzellenarrays 621 durch den Controller 630 durchgeführt werden.
  • In den in den 15 und 17 dargestellten Beispielausführungsformen können der erste Speicherbereich 610 und der zweite Speicherbereich 620 als Bereiche eingerichtet werden, die in einem einzigen Halbleiterchip enthalten sind, z. B. mehrere Speicherebenen aufweisend, und die Speichervorrichtung 600 kann als ein einziger Halbleiterchip vorgesehen werden. Dementsprechend kann der Controller 630 eine Programmoperation und/oder eine Leseoperation verarbeiten, indem zwei oder mehr Speicherebenen gleichzeitig betrieben werden, so dass die Effizienz der Datenverarbeitung erhöht werden kann.
  • In diesen Beispielausführungsformen können der erste Speicherbereich 610 und der zweite Speicherbereich 620 gleichzeitig durch einen Steuerbefehl und Daten arbeiten, die über eine einzige Ein- und Ausgabeschnittstelle und den Controller 630 übertragen werden. Anders als bei einem Verfahren, bei dem Speicherzellen von zwei oder mehr Halbleiterchips einer einstufigen Speicherzelle und einer mehrstufigen Speicherzelle zugeordnet werden und die zwei oder mehr Halbleiterchips gleichzeitig angesteuert werden, kann demnach die Anzahl der für die Kommunikation zwischen einem Host und der Speichervorrichtung 600 erforderlichen Busse abnehmen, und es kann eine Hochgeschwindigkeitsansteuerung bei relativ geringem Leistungsverbrauch implementiert werden.
  • 18A und 18B sind Diagramme, die einen in einer Speichervorrichtung enthaltenen Seitenpuffer nach einer Beispielausführungsform veranschaulichen.
  • Jede der in 18A und 18B dargestellten Seitenpufferschaltungen 700A und 700B kann eine Schaltung sein, die mit einer einzelnen Bitleitung verbunden ist. Die Seitenpufferschaltungen 700A und 700B können abhängig von dem Betriebsverfahren eines Speicherzellenarrays, das mit jeder der Seitenpufferschaltungen verbunden ist, unterschiedliche Strukturen aufweisen.
  • Die erste Seitenpufferschaltung 700A in der in 18A dargestellten Beispielausführungsform kann mit einem Speicherzellenarray verbunden werden, in dem eine einzelne Speicherzelle 1-Bit-Daten speichert. Die erste Seitenpufferschaltung 700A kann eine Vorladeschaltung 710A zum Vorladen einer mit Speicherzellen verbundenen Bitleitung und eine Latch-Schaltung 720A zum Speichern von Daten, die aus einer ausgewählten Speicherzelle ausgelesen oder in eine ausgewählte Speicherzelle geschrieben werden sollen, enthalten.
  • Unter Bezugnahme auf 18B kann eine zweite Seitenpufferschaltung 700B an ein Speicherzellenarray verbunden werden, in dem ein einzelner verkaufter Speicher 2-Bit-Daten speichert. Die zweite Seitenpufferschaltung 700B kann eine Vorladeschaltung 710B zum Vorladen einer Bitleitung und Latch-Schaltungen 720B und 730B zum Speichern von Daten enthalten, die aus einer ausgewählten Speicherzelle ausgelesen oder in eine ausgewählte Speicherzelle geschrieben werden sollen.
  • Jede der Speicherzellen eines mit der zweiten Seitenpufferschaltung 700B verbundenen Speicherzellenarrays kann eine größere Anzahl von Datenbits speichern als jede der Speicherzellen eines mit der ersten Seitenpufferschaltung 700A verbundenen Speicherzellenarrays. Dementsprechend kann die zweite Seitenpufferschaltung 700B eine größere Anzahl von Latch-Schaltungen 720B und 730B als die erste Seitenpufferschaltung 700A enthalten und einen relativ größeren Bereich einnehmen.
  • Wie vorstehend beschrieben, kann die Speichervorrichtung in der Beispielvariante eine COP-Struktur aufweisen, bei der die Speicherzellenarrays auf den Peripherieschaltungen angeordnet sind. Dementsprechend können die Seitenpufferschaltungen 700A und 700B unterhalb der Speicherzellenarrays angeordnet sein. In der Beispielausführungsform kann ein erster Speicherbereich, der eine erste Seitenpufferschaltung 700A enthält, angrenzend an einen zweiten Speicherbereich, der die zweite Seitenpufferschaltung 700B enthält, angeordnet sein. Außerdem kann zumindest ein Teil der zweiten Seitenpufferschaltung 700B, die einen relativ großen Bereich benötigt, in einer Region angeordnet sein, die in der Draufsicht vom ersten Speicherbereich eingenommen wird. Zum Beispiel können die erste Seitenpufferschaltung 700A und zumindest ein Teil der zweiten Seitenpufferschaltung 700B unter dem ersten Speicherbereich und dem ersten Speicherzellenarray angeordnet sein. Dementsprechend kann ein Bereich, in dem die Peripherieschaltungen angeordnet sind, effizient genutzt werden, so dass die Integrationsdichte der Speichervorrichtung verbessert werden kann.
  • 19 und 20 sind Diagramme, die Spannungsgeneratoren, die in einer Speichervorrichtung enthalten sind, nach einer Beispielausführungsform veranschaulichen.
  • Unter Bezugnahme auf 19 kann eine Peripherieschaltung der Speichervorrichtung in Beispielausführungsformen einen Spannungsgenerator 800 enthalten. Der Spannungsgenerator 800 kann in jedem der in der Speichervorrichtung enthaltenen Speicherbereiche enthalten sein. Als Beispiel kann ein erster Speicherbereich der Speichervorrichtung einen ersten Spannungsgenerator enthalten, und ein zweiter Speicherbereich der Speichervorrichtung kann einen zweiten Spannungsgenerator enthalten. Der erste Spannungsgenerator und der zweite Spannungsgenerator können unterschiedliche Strukturen aufweisen.
  • Der Spannungsgenerator 800 kann einen Oszillator 810, eine Ladungspumpe 820, einen Regler 830 und einen Wortleitungsspannungsgenerator 840 enthalten. In einer Beispielausführungsform kann die Ladungspumpe 820 als Reaktion auf den Empfang eines vom Oszillator 810 ausgegebenen Taktsignals und eines komplementären Taktsignals mit einer Phasendifferenz von 180 Grad zum Taktsignal arbeiten.
  • Die Ladungspumpe 820 kann mehrere in Reihe geschaltete Einheitsschaltungen enthalten. Beispielsweise können die nicht geradzahligen Einheitsschaltungen der Einheitsschaltungen mit einem Taktsignal und die geradzahligen Einheitsschaltungen mit einem komplementären Taktsignal arbeiten oder umgekehrt. Die Anzahl der in der Ladungspumpe 820 enthaltenen Einheitsschaltungen kann je nach Speicherbereichen variiert werden.
  • Der Wortleitungs-Spannungsgenerator 840 kann Spannungen erzeugen, die jeweils in einer Programmoperation und einer Leseoperation in Wortleitungen eingegeben werden. Als Beispiel kann der Wortleitungsspannungsgenerator 840 eine Durchlassspannung, eine Lesespannung, eine Programmspannung und ähnliches erzeugen. Wenn der Spannungsgenerator 800 in einer Peripherieschaltung des ersten Speicherbereichs enthalten ist, in dem jede der Speicherzellen N-Bit-Daten speichert (N ist eine natürliche Zahl), kann die Anzahl der vom Wortleitungsspannungsgenerator 840 erzeugten Spannungen (d.h. Spannungspegel), z. B. die Anzahl der Durchlassspannungen, relativ gering sein. Wenn der Spannungsgenerator 800 in einer Peripherieschaltung des zweiten Speicherbereichs enthalten ist, in dem jede der Speicherzellen M-Bit-Daten speichert (M ist eine natürliche Zahl größer als N), kann die Anzahl der vom Wortleitungsspannungsgenerator 840 erzeugten Spannungen (d.h. Spannungspegel), z. B. die Anzahl der Durchlassspannungen, relativ hoch sein.
  • Dementsprechend kann die Ladungspumpe 820 des Spannungsgenerators 800, die im zweiten Speicherbereich enthalten ist, eine größere Anzahl von Einheitsschaltungen enthalten als die Anzahl der Einheitsschaltungen, die in der Ladungspumpe 820 des Spannungsgenerators 800 enthalten ist, die im ersten Speicherbereich enthalten ist. Der Spannungsgenerator 800 des zweiten Speicherbereichs kann einen größeren Bereich einnehmen als ein Bereich des Spannungsgenerators 800 des ersten Speicherbereichs. In der Beispielausführungsform kann zumindest ein Teil des Spannungsgenerators 800 des zweiten Speicherbereichs in einer Peripherieschaltung angeordnet sein, die so angeordnet ist, dass sie bei einer Draufsicht eine vom ersten Speicherbereich belegte Region überlappt. Dementsprechend kann ein Bereich, in dem die Peripherieschaltungen angeordnet sind, effizient genutzt werden, und die Integrationsdichte der Speichervorrichtung kann sich verbessern.
  • Unter Bezugnahme auf 20 kann ein Spannungsgenerator 900 in der Beispielausführungsform einen Rechenverstärker 910, einen Transistor 920, eine Stromspiegelschaltung 930 und einen Spannungsteiler 940 enthalten. Der Rechenverstärker 910 und der Transistor 920 können eine Ladeschaltung enthalten. Der Rechenverstärker 910 kann eine Differenz zwischen einer Referenzspannung VREF und einer Rückkopplungsspannung VFB ausgeben, und der Transistor 920 kann einen Ausgang des Rechenverstärkers 910 verstärken und einen ersten Strom I1 erzeugen.
  • Die Stromspiegelschaltung 930 kann einen ersten Spiegeltransistor 931 und einen zweiten Spiegeltransistor 932 enthalten und eine Versorgungsspannung VDD erhalten. Die Stromspiegelschaltung 930 kann den ersten Strom I1 spiegeln, der von der Ladeschaltung ausgegeben wird, und kann den ersten Strom I1 an den Spannungsteiler 940 ausgeben. Der Spannungsteiler 940 kann einen ersten Widerstand R1 und einen zweiten Widerstand R2 enthalten, und eine Rückkopplungsspannung VFB kann auf der Grundlage der Größen von dem ersten Widerstand R1 und dem zweiten Widerstand R2 bestimmt werden. Eine Ausgabespannung VOUT kann von einem Knoten ausgegeben werden, der zwischen der Spiegelschaltung 930 und dem Spannungsteiler 940 angeordnet ist, und je größer der zweite Widerstand R2 ist, desto stärker kann die Ausgabespannung VOUT ansteigen.
  • Der Spannungsgenerator 900, der in einer Peripherieschaltung des ersten Speicherbereichs enthalten ist, in dem N-Bit-Daten in jeder der Speicherzellen gespeichert werden, kann als zweiter Widerstand R2, der einen relativ kleinen Bereich aufweist, implementiert werden. Der Spannungsgenerator 900, der in einer Peripherieschaltung des zweiten Speicherbereichs enthalten ist, in dem M-Bit-Daten in jeder der Speicherzellen gespeichert sind, kann als zweiter Widerstand R2, der eine relativ große Fläche aufweist, implementiert werden. M kann größer als N sein.
  • Dementsprechend kann der Spannungsgenerator 900 des zweiten Speicherbereichs einen relativ großen Bereich im Vergleich zum Spannungsgenerator 900 des ersten Speicherbereichs einnehmen. In der Beispielausführungsform kann zumindest ein Teil der Vorrichtungen, die im Spannungsgenerator 900 des zweiten Speicherbereichs enthalten sind, in einer Peripherieschaltung angeordnet sein, die den ersten Speicherbereich überlappt. Dementsprechend kann der Bereich, in dem die Peripherieschaltungen angeordnet sind, effizient genutzt werden, und die Integrationsdichte der Speichervorrichtung kann sich verbessern.
  • 21 und 22 sind Diagramme, die die Funktionsweise einer Speichervorrichtung nach einer Beispielausführungsform veranschaulichen.
  • Unter Bezugnahme auf 21 kann eine Speichervorrichtung 1000 in der Beispielausführungsform die ersten bis dritten Speicherzellenstränge 1100, 1200 und 1300 enthalten. Als Beispiel kann der erste Speicherzellenstrang 1100 eine der Speicherzellenstränge sein, die in einem ersten Speicherbereich der Speichervorrichtung 1000 enthalten sind. In ähnlicher Weise kann der zweite Speicherzellenstrang 1200 einer von Speicherzellensträngen sein, die in einem zweiten Speicherbereich der Speichervorrichtung 1000 enthalten sind, und der dritte Speicherzellenstrang 1300 kann einer von Speicherzellensträngen sein, die in einem dritten Speicherbereich der Speichervorrichtung 1000 enthalten sind. Der erste bis dritte Speicherzellenstrang 1100, 1200 und 1300 können jeweils den ersten bis dritten Speicherebenen entsprechen.
  • Der erste bis dritte Speicherbereich, die Speicherzellen enthalten, können die gleiche Struktur aufweisen, und dementsprechend können auch der erste bis dritte Speicherzellenstrang 1100, 1200 und 1300 die gleiche Struktur aufweisen. Beispielsweise kann der erste Speicherzellenstrang 1100 mit einer Vielzahl von Speicherzellen MC1 bis MC 128 in Reihe verbunden sein. Die Anzahl der Speicherzellen MC1 bis MC 128 kann in Beispielausführungsformen variiert werden. Die Speicherzellen MC1 bis MC128 können über einen Strang-Auswahltransistor SST mit einer Bitleitung BL und über einen Masse-Auswahlransistor GST mit einer Source-Leitung SL verbunden werden.
  • Der erste bis dritte Speicherstrang kann Daten nach unterschiedlichen Verfahren speichern. Beispielsweise kann jede der Speicherzellen MC1 bis MC128 des ersten Speicherstrangs 1-Bit-Daten entsprechend einem 1-Bit-Datenspeicherungsschema speichern, jede der Speicherzellen des zweiten Speicherbereichs kann 2-Bit-Daten entsprechend einem 2-Bit-Datenspeicherungsschema speichern, und jede der Speicherzellen des dritten Speicherbereichs kann 4-Bit-Daten entsprechend einem 4-Bit-Datenspeicherungsschema speichern.
  • Bei der Speichervorrichtung 1000 in der Beispielausführungsform können bei einer Leseoperation zum Auslesen von Daten unterschiedliche Durchlassspannungen in den ersten bis dritten Speicherbereich eingegeben werden. Unter Bezugnahme auf 21 kann eine Lesespannung VRD in eine ausgewählte Speicherzelle MCi im ersten Speicherzellenstrang 1100 und eine Durchlassspannung VPS in die übrigen nicht ausgewählten gemeinsamen Speicherzellen eingegeben werden. In dem zweiten Speicherzellenstrang 1200 kann eine erste Durchlassspannung VPS1 in einen Teil (MCl-MCi-1) nicht ausgewählter Speicherzellen eingegeben werden, und eine zweite Durchlassspannung VPS2, die sich von der ersten Durchlassspannung VPS1 unterscheidet, kann in die übrigen Speicherzellen (MCi+1-MC128) der nicht ausgewählten Speicherzellen eingegeben werden. Vier verschiedene Durchlassspannungen VPS 1 bis VPS4 können in die nicht ausgewählten Speicherzellen des dritten Speicherzellenstrangs 1300 eingegeben werden.
  • Abhängig von der Anzahl der für eine Leseoperation erforderlichen Durchlassspannungen kann eine Peripherieschaltung des dritten Speicherbereichs einen Spannungsgenerator enthalten, der eine größere Fläche als die Fläche der Peripherieschaltungen des zweiten Speicherbereichs und des ersten Speicherbereichs aufweist. In der Beispielausführungsform kann zumindest ein Teil der Vorrichtungen des Spannungsgenerators, die in einer Peripherieschaltung des dritten Speicherbereichs enthalten sind, so angeordnet sein, dass sie den ersten Speicherbereich oder den zweiten Speicherbereich überlappen. Dementsprechend kann die Peripherieschaltung der Speichervorrichtung auf effiziente Weise angeordnet werden, und die Integrationsdichte der Speichervorrichtung kann sich verbessern.
  • Unter Bezugnahme auf 22 kann eine Speichervorrichtung 2000 in der Beispielausführungsform die ersten und zweiten Speicherzellenstränge 2100 und 2200 enthalten. Der erste Speicherzellenstrang 2100 und der zweite Speicherzellenstrang 2200 können in verschiedenen Speicherblöcken in einer einzigen Speicherebene der Speichervorrichtung 2000 enthalten sein.
  • Als Beispiel kann der erste Speicherzellenstrang 2100 in einem Zustand sein, in dem nicht ausgewählte Speicherzellen mit Ausnahme einer ausgewählten Speicherzelle MCi nicht programmiert sind. Dementsprechend kann bei einer Leseoperation für die ausgewählte Speicherzelle MCi des ersten Speicherzellenstrangs 2100 eine Einzeldurchlaufspannung VPS gemeinsam in die nicht ausgewählten Speicherzellen eingegeben werden.
  • In dem zweiten Speicherzellenstrang 2200 kann ein Teil (MC1-MCi-1) der nicht ausgewählten Speicherzellen mit Ausnahme der ausgewählten Speicherzelle MCi programmiert werden. Bei einer Leseoperation für die ausgewählte Speicherzelle MCi des zweiten Speicherzellenstrangs 2200 kann die Speichervorrichtung 2000 eine erste Durchlassspannung VPS1 in die programmierten, nicht ausgewählten Speicherzellen (MC1-MCi-1) eingeben und kann eine zweite Durchlassspannung VPS2, die sich von der ersten Durchlassspannung VPS1 unterscheidet, in nicht ausgewählte Speicherzellen (MCi+1-MC128) eingeben, die nicht programmiert worden sind. In einer Beispielausführungsform kann die erste Durchlassspannung VPS1 kleiner als die zweite Durchlassspannung VPS2 sein.
  • Nach den vorgenannten Beispielausführungsformen kann ein erster Speicherbereich, in dem eine einzelne Speicherzelle N-Bit-Daten speichert, und ein zweiter Speicherbereich, in dem eine einzelne Speicherzelle M-Bit-Daten speichert, die größer als N-Bit-Daten sind, in einem einzigen Speicherchip enthalten sein, und eine Peripherieschaltung des zweiten Speicherbereichs, die einen relativ großen Bereich einnimmt, kann so angeordnet sein, dass sie den ersten Speicherbereich überlappt. Außerdem können Daten je nach der Bedeutung der zu speichernden Daten im ersten Speicherbereich oder im zweiten Speicherbereich gespeichert werden. Dementsprechend kann sich die Integrationsdichte der Speichervorrichtung verbessern und gleichzeitig die Betriebseffizienz erhöhen, und es kann eine Speichervorrichtung und ein Speichersystem vorgesehen werden, die für ein neuromorphes Computersystem und einen Apparat für autonomes Fahren optimiert sind.
  • Während die Beispielausführungsformen vorstehend gezeigt und beschrieben wurden, wird es für den Fachmann offensichtlich sein, dass Modifikationen und Variationen vorgenommen werden können, ohne vom Anwendungsbereich der vorliegenden Erfindung, wie er in den beigefügten Ansprüchen definiert ist, abzuweichen.

Claims (20)

  1. Speichervorrichtung, umfassend: einen ersten Speicherbereich (211; 510; 610), der ein erstes Speicherzellenarray (511; 611), das eine Vielzahl von ersten Speicherzellen, jede zum Speichern von N-Bit-Daten, aufweist, wobei N eine natürliche Zahl ist, und eine erste Peripherieschaltung (512) zum Steuern der ersten Speicherzellen entsprechend einem N-Bit-Datenzugriffsschema, die unter dem ersten Speicherzellenarray (510; 610) angeordnet ist, enthält; einen zweiten Speicherbereich (212; 520; 620), der ein zweites Speicherzellenarray (521; 621), das eine Vielzahl von zweiten Speicherzellen, jede zum Speichern von M-Bit-Daten, aufweist, wobei M eine natürliche Zahl größer als N ist, und eine zweite Peripherieschaltung (522) zum Steuern der zweiten Speicherzellen entsprechend einem M-Bit-Datenzugriffsschema enthält, die unter dem zweiten Speicherzellenarray (521; 621) angeordnet ist, wobei der erste Speicherbereich (510; 610) und der zweite Speicherbereich (520; 620) in einem einzigen Halbleiterchip enthalten sind und sich eine Eingabe- und Ausgabeschnittstelle (230) teilen; und einen Controller (220; 630), der eingerichtet ist, um Berechnungsdaten zu erzeugen, indem er als Reaktion auf den Empfang der von einem externen Sensor (42-45) erhaltenen Erfassungsdaten eine in dem ersten Speicherbereich (211; 510; 610) gespeicherte Gewichtung auf Erfassungsdaten anwendet, und die Berechnungsdaten entsprechend der Gewichtung in einem von dem ersten Speicherbereich (211; 510; 610) oder dem zweiten Speicherbereich (212; 520; 620) zu speichern.
  2. Speichervorrichtung nach Anspruch 1, wobei der Controller (220; 630) eingerichtet ist, um die Berechnungsdaten, die eine Gewichtung aufweisen, das höher als ein vorbestimmter Referenzwert ist, in dem ersten Speicherbereich (211; 510; 610) zu speichern und die Berechnungsdaten, die eine Gewichtung aufweisen, das niedriger als der Referenzwert ist, in dem zweiten Speicherbereich (212; 520; 620) zu speichern.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei die erste Peripherieschaltung (512) eine erste Seitenpufferschaltung (613; 700A) und eine erste Dekodiererschaltung (612) enthält, und die zweite Peripherieschaltung (522) eine zweite Seitenpufferschaltung (623; 700B) und eine zweite Dekodiererschaltung (622) enthält, und wobei ein Bereich, in dem die erste Seitenpufferschaltung (613; 700A) angeordnet ist, kleiner als ein Bereich ist, in dem die zweite Seitenpufferschaltung (623; 700B) angeordnet ist.
  4. Speichervorrichtung nach Anspruch 3, wobei der erste Speicherbereich (211; 510; 610) und der zweite Speicherbereich (212; 520; 620) benachbart zueinander angeordnet sind, und wobei zumindest ein Teil von Schaltungsvorrichtungen, die in der zweiten Peripherieschaltung (522) enthalten sind, unterhalb des ersten Speicherzellenarrays (511; 611) angeordnet ist, um bei einer Draufsicht das erste Speicherzellenarray (511; 611) zu überlappen.
  5. Speichervorrichtung nach einem der Ansprüche 1 bis 4, wobei der erste Speicherbereich (211; 510; 610) als eine erste Speicherebene eingerichtet ist und der zweite Speicherbereich (212; 520; 620) als eine zweite Speicherebene eingerichtet ist.
  6. Speichervorrichtung nach einem der Ansprüche 1 bis 5, wobei das erste Speicherzellenarray (511; 611) und das zweite Speicherzellenarray (521; 621) eine identische Struktur aufweisen.
  7. Speichervorrichtung nach einem der Ansprüche 1 bis 6, wobei der Controller (220; 630) eingerichtet ist, um eine Programmoperation oder eine Leseoperation für eine erste Adresse (615) des ersten Speicherbereichs (211; 510; 610) gleichzeitig mit einer Programmoperation oder einer Leseoperation für eine zweite Adresse (625; 627) des zweiten Speicherbereichs (212; 520; 620) durchzuführen.
  8. Speichersystem, umfassend: eine erste Speichervorrichtung (110), die als erster Halbleiterchip vorgesehen ist; eine zweite Speichervorrichtung (120), die sich einen Eingabe- und Ausgabebus (170) teilt, zu dem Daten mit der ersten Speichervorrichtung (110) übertragen werden, und die als ein zweiter Halbleiterchip vorgesehen ist, der sich von dem ersten Halbleiterchip unterscheidet; und eine externe Schnittstelle (160), die mit dem Eingabe- und Ausgabebus (170) verbunden und eingerichtet ist, um die Daten mit einer externen Vorrichtung zu übertragen und zu empfangen, wobei jede von der ersten Speichervorrichtung (110) und der zweiten Speichervorrichtung (120) enthält: eine erste Speicherebene (111, 121), die ein erstes Speicherzellenarray, das erste Speicherzellen, jede zum Speichern von N-Bit-Daten, aufweist, wobei N eine natürliche Zahl ist, und eine erste Seitenpufferschaltung enthält, die unter dem ersten Speicherzellenarray angeordnet und eingerichtet ist, um eine Programmoperation und eine Leseoperation entsprechend einem N-Bit-Datenzugriffsschema für zumindest eine erste ausgewählte Speicherzelle der ersten Speicherzellen durchzuführen; und eine zweite Speicherebene (112, 122), die ein zweites Speicherzellenarray, das zweite Speicherzellen aufweist, jede zum Speichern von M-Bit-Daten, wobei M eine natürliche Zahl größer als N ist, und eine zweite Seitenpufferschaltung enthält, die unter dem zweiten Speicherzellenarray angeordnet und eingerichtet ist, um eine Programmoperation und eine Leseoperation entsprechend einem M-Bit-Datenzugriffsschema für zumindest eine zweite ausgewählte Speicherzelle der zweiten Speicherzellen durchzuführen.
  9. Speichersystem nach Anspruch 8, wobei jede der ersten Speicherzellen eingerichtet ist, um 1-Bit-Daten zu speichern, und jede der zweiten Speicherzellen eingerichtet ist, um 2-Bit-Daten zu speichern, und wobei jede von der ersten Speichervorrichtung (110) und der zweiten Speichervorrichtung (120) ferner eine dritte Speicherebene, die dritte Speicherzellen aufweist, die jeweils zum Speichern von 3-Bit-Daten eingerichtet sind, und eine vierte Speicherebene enthält, die vierte Speicherzellen, jede zum Speichern von 4-Bit-Daten eingerichtet, aufweist.
  10. Speichersystem nach Anspruch 9, wobei jede von der ersten Speichervorrichtung (110) und der zweiten Speichervorrichtung (120) einen Speicher-Controller (220) enthält, der eingerichtet ist, um als Reaktion auf den Empfang der Daten über den Eingabe- und Ausgabebus (170) Berechnungsdaten durch Anwenden eine in der ersten Speicherebene (111, 121) gespeicherten Gewichtung auf Daten zu erzeugen und die Berechnungsdaten in zumindest einer von der ersten bis vierten Speicherebene zu speichern.
  11. Speichersystem nach Anspruch 10, wobei die erste Speicherebene (111, 121) die Berechnungsdaten speichert, die eine Gewichtung gleich oder höher als ein erster Referenzwert aufweisen, wobei die zweite Speicherebene (112, 122) die Berechnungsdaten speichert, die eine Gewichtung aufweisen, das kleiner als der erste Referenzwert und gleich oder höher als ein zweiter Referenzwert ist, wobei die dritte Speicherebene die Berechnungsdaten speichert, die eine Gewichtung aufweisen, das kleiner als der zweite Referenzwert und gleich oder höher als ein dritter Referenzwert ist, und wobei die vierte Speicherebene die Berechnungsdaten speichert, die eine Gewichtung aufweisen, das kleiner als der dritte Referenzwert und gleich oder höher als ein vierter Referenzwert ist.
  12. Speichersystem nach Anspruch 10 oder 11, wobei die Daten Erfassungsdaten sind, die von einem Sensor (42-45) empfangen werden, der mit der externen Schnittstelle (160) verbunden ist, und wobei der Speicher-Controller (200) eingerichtet ist, um die Gewichtung auf der Grundlage eines Änderungsbetrags der in den Erfassungsdaten enthaltenen Ereignisinformation(en) zu bestimmen.
  13. Speichersystem nach einem der Ansprüche 9 bis 12, wobei in jeder von der ersten Speichervorrichtung (110) und der zweiten Speichervorrichtung (120) sich die erste bis vierte Speicherebene eine einzige Eingabe- und Ausgabeschnittstelle (230) teilen.
  14. Speichersystem nach einem der Ansprüche 9 bis 13, wobei in jeder von der ersten Speichervorrichtung (110) und der zweiten Speichervorrichtung (120) zumindest zwei oder mehr von der ersten bis vierten Speicherebene eingerichtet sind, um gleichzeitig zumindest eine von einer Programmoperation und einer Leseoperation durchzuführen.
  15. Apparat für autonomes Fahren, der eine autonome Fahrfunktion eines Fahrzeugs implementiert, wobei der Apparat für autonomes Fahren (40) umfasst: einen Sensor, der eingerichtet ist, um einen ersten Erfassungsbereich (SA1) zu überwachen und als Reaktion auf ein Ereignis, das in einem ersten Raum außerhalb des Fahrzeugs (300) erzeugt wird und dem ersten Erfassungsbereich (SA1) entspricht, erste Erfassungsdaten auszugeben und eingerichtet ist, um einen zweiten Erfassungsbereich (SA2) zu überwachen und als Reaktion auf ein Ereignis, das in einem zweiten Raum erzeugt wird, der sich von dem ersten Raum unterscheidet und dem zweiten Erfassungsbereich (SA2) entspricht, zweite Erfassungsdaten auszugeben; einen Prozessor (46), der eingerichtet ist, um eine Bewegung des Fahrzeugs (300) entsprechend den ersten Erfassungsdaten und den zweiten Erfassungsdaten zu steuern; und eine Speichervorrichtung (47), die eingerichtet ist, um erste Berechnungsdaten durch Anwenden einer ersten Gewichtung auf die ersten Erfassungsdaten zu erzeugen, zweite Berechnungsdaten durch Anwenden einer zweiten Gewichtung, das niedriger als die erste Gewichtung ist, auf die zweiten Erfassungsdaten zu erzeugen, die ersten Berechnungsdaten in einer ersten Speicherebene (111, 121), die Speicherzellen, jede zum Speichern von N-Bit-Daten entsprechend einem N-Bit-Datenzugriffsschema, aufweist, zu speichern, wobei N eine natürliche Zahl ist, und die zweiten Berechnungsdaten in einer zweiten Speicherebene (112, 122), die Speicherzellen jeweils zum Speichern von M-Bit-Daten entsprechend einem M-Bit-Datenzugriffsschema aufweist, zu speichern, wobei M eine natürliche Zahl größer als N ist.
  16. Apparat für autonomes Fahren nach Anspruch 15, wobei jede von der ersten Speicherebene (111, 121) und der zweiten Speicherebene (112, 122) ein Speicherzellenarray und eine unterhalb des Speicherzellenarrays angeordnete Peripherieschaltung enthält.
  17. Apparat für autonomes Fahren nach Anspruch 15 oder 16, wobei der Sensor an einer Frontfläche des Fahrzeugs (300) angebracht ist und ein Sichtfeld des ersten Erfassungsbereichs (SA1) kleiner als ein Sichtfeld des zweiten Erfassungsbereichs (SA2) ist.
  18. Apparat für autonomes Fahren nach Anspruch 15, wobei die erste Speicherebene (eine) Gewichtungsinformation(en) einschließlich der ersten Gewichtung und der zweiten Gewichtung speichert.
  19. Apparat für autonomes Fahren nach einem der Ansprüche 15 bis 18, wobei ein Niveau der ersten Gewichtung proportional zu einem Änderungsbetrag zwischen den ersten Erfassungsdaten und früheren Erfassungsdaten ist, die früher aus dem ersten Erfassungsbereich ausgegeben und in der ersten Speicherebene gespeichert wurden (111, 121).
  20. Apparat für autonomes Fahren nach einem der Ansprüche 15 bis 19, wobei das Ereignis auf der Grundlage einer Differenz zwischen den zuvor vom Sensor ausgegebenen und in der Speichervorrichtung (47) gespeicherten früheren Erfassungsdaten und den ersten Erfassungsdaten oder den zweiten Erfassungsdaten erfasst wird.
DE102020121645.9A 2019-10-28 2020-08-18 Speichervorrichtung, speichersystem und apparat fürs autonome fahren Pending DE102020121645A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0134680 2019-10-28
KR1020190134680A KR20210050634A (ko) 2019-10-28 2019-10-28 메모리 장치, 메모리 시스템 및 자율 주행 장치

Publications (1)

Publication Number Publication Date
DE102020121645A1 true DE102020121645A1 (de) 2021-04-29

Family

ID=75379364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121645.9A Pending DE102020121645A1 (de) 2019-10-28 2020-08-18 Speichervorrichtung, speichersystem und apparat fürs autonome fahren

Country Status (5)

Country Link
US (1) US11513730B2 (de)
KR (1) KR20210050634A (de)
CN (1) CN112732173B (de)
DE (1) DE102020121645A1 (de)
SG (1) SG10202006419SA (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022116213A1 (de) 2022-06-29 2024-01-04 Cariad Se Verfahren und Steuergerät und Kraftfahrzeug, bei welchem jeweils ein Datenverwaltungsmodul einer Laufzeitumgebung abzuspeichernde Daten aus einer Applikationssoftware empfängt und diese Daten dauerhaft abspeichert

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230059543A1 (en) * 2021-08-17 2023-02-23 Micron Technology, Inc. Independent plane architecture in a memory device
CN118012794B (zh) * 2024-04-07 2024-07-05 摩尔线程智能科技(北京)有限责任公司 计算芯粒及电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
US8060719B2 (en) 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
US8190832B2 (en) 2009-01-29 2012-05-29 International Business Machines Corporation Data storage performance enhancement through a write activity level metric recorded in high performance block storage metadata
KR101600492B1 (ko) * 2009-09-09 2016-03-22 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
US8892598B2 (en) * 2010-06-22 2014-11-18 Cleversafe, Inc. Coordinated retrieval of data from a dispersed storage network
US8676734B2 (en) 2010-07-07 2014-03-18 Qualcomm, Incorporated Methods and systems for replaceable synaptic weight storage in neuro-processors
JP5658082B2 (ja) * 2011-05-10 2015-01-21 ルネサスエレクトロニクス株式会社 半導体装置
KR20140025164A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US9201777B2 (en) 2012-12-23 2015-12-01 Advanced Micro Devices, Inc. Quality of service support using stacked memory device with logic die
US10140067B1 (en) 2013-12-19 2018-11-27 Western Digital Technologies, Inc. Data management for data storage device with multiple types of non-volatile memory media
US9632729B2 (en) 2014-05-07 2017-04-25 Seagate Technology Llc Storage compute device with tiered memory processing
US9823969B2 (en) * 2014-09-02 2017-11-21 Netapp, Inc. Hierarchical wide spreading of distributed storage
CN106485318B (zh) * 2015-10-08 2019-08-30 上海兆芯集成电路有限公司 具有混合协处理器/执行单元神经网络单元的处理器
KR20170081118A (ko) 2015-12-30 2017-07-11 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US10229051B2 (en) 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US11055606B2 (en) 2016-03-21 2021-07-06 HangZhou HaiCun Information Technology Co., Ltd. Vertically integrated neuro-processor
WO2017162129A1 (zh) * 2016-03-21 2017-09-28 成都海存艾匹科技有限公司 含有三维存储阵列的集成神经处理器
JP6773568B2 (ja) * 2017-01-18 2020-10-21 株式会社日立製作所 演算システムおよびニューラルネットワークの演算方法
US10891052B2 (en) 2017-06-26 2021-01-12 Western Digital Technologies, Inc. Adaptive system for optimization of non-volatile storage operational parameters
US11502095B2 (en) 2017-09-24 2022-11-15 Monolithic 3D Inc. 3D semiconductor device, structure and methods
CN109740749A (zh) * 2017-10-30 2019-05-10 北京深鉴智能科技有限公司 高速全连接计算的硬件实现装置与方法
US10825512B1 (en) * 2019-08-27 2020-11-03 Nxp Usa, Inc. Memory reads of weight values
US11436076B2 (en) 2019-09-05 2022-09-06 Micron Technology, Inc. Predictive management of failing portions in a data storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022116213A1 (de) 2022-06-29 2024-01-04 Cariad Se Verfahren und Steuergerät und Kraftfahrzeug, bei welchem jeweils ein Datenverwaltungsmodul einer Laufzeitumgebung abzuspeichernde Daten aus einer Applikationssoftware empfängt und diese Daten dauerhaft abspeichert

Also Published As

Publication number Publication date
CN112732173B (zh) 2024-10-01
CN112732173A (zh) 2021-04-30
SG10202006419SA (en) 2021-05-28
KR20210050634A (ko) 2021-05-10
US11513730B2 (en) 2022-11-29
US20210124527A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
DE102020121645A1 (de) Speichervorrichtung, speichersystem und apparat fürs autonome fahren
DE112017001761B4 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE102020117890A1 (de) Speichervorrichtung, Verfahren zum Betreiben der Speichervorrichtung, und Computersystem mit Speichervorrichtung
DE112014001489B4 (de) Differenzieller Stromrichtungsverstärker und Verfahren für einen nichtflüchtigen Speicher
DE112019000164T5 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE102018105685A1 (de) Multi-Zustands-Programm, das gesteuertes schwaches Boosten für einen nichtflüchtigen Speicher verwendet
DE102013104196A1 (de) System und Verfahren mit dreidimensionaler nichtflüchtiger Speichervorrichtung und Direktzugriffsspeicher
DE112015005325T5 (de) Speicherbusverwaltung
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
DE112016003568B4 (de) Intelligente Überprüfung bzw. Verifizierung zur Programmierung nicht-flüchtiger Speicher
DE102021107269A1 (de) Dynamische ressourcenverwaltung in schaltungsgebundener array-architektur
DE102011085988A1 (de) Speicheranweisungen umfassend Parameter zum Beeinflussen eines Betriebszustands eines Speichers
DE102020105991B4 (de) SUBBLOCK-GRÖßENREDUKTION FÜR NICHTFLÜCHTIGE 3D-SPEICHER
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
DE102018116927A1 (de) Nicht-flüchtige Speichervorrichtung einschließlich Speicherebenen und Betriebsverfahren davon
DE112014004781B4 (de) Umgruppieren und Überspringen von Zyklen in einem nichtflüchtigen Speicher
DE102020105946A1 (de) Speicherzellen-fehlform-abschwächung
DE112016000654T5 (de) Mehrzustands-Programmierung für nichtflüchtigen Speicher
DE102019135863A1 (de) Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren
DE112020000174T5 (de) Adaptive vpass für 3d-flash-speicher mit paarkettenstruktur
DE102021106147A1 (de) Leseverstärkerarchitektur für vorgänge mit niedriger versorgungsspannung
DE102020107504A1 (de) Nichtflüchtiges speicher-array, das zur leistungsverbesserung von beiden seiten angesteuert wird
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem
DE102021130481A1 (de) Betriebsverfahren eines Controllers, der konfiguriert ist, eine nichtflüchtige Speichervorrichtung zu steuern, und Betriebsverfahren einer Speicherungsvorrichtung
DE102022003637A1 (de) Multigesampeltes, ladungsverteilendes thermometer in speichervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)