DE102020117731A1 - Elektronische komponentenbaugruppe - Google Patents

Elektronische komponentenbaugruppe Download PDF

Info

Publication number
DE102020117731A1
DE102020117731A1 DE102020117731.3A DE102020117731A DE102020117731A1 DE 102020117731 A1 DE102020117731 A1 DE 102020117731A1 DE 102020117731 A DE102020117731 A DE 102020117731A DE 102020117731 A1 DE102020117731 A1 DE 102020117731A1
Authority
DE
Germany
Prior art keywords
electronic component
component chip
chip
connections
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020117731.3A
Other languages
English (en)
Inventor
Yosuke KOMASAKI
Hiroshi Naganuma
Naoki Ohta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of DE102020117731A1 publication Critical patent/DE102020117731A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/142—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/16—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Eine elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) hat eine Außenumrandung mit einer ersten Seite (71) und einer zweiten Seite (72), die nebeneinander liegen. Die elektronische Komponentenbaugruppe (1) enthält einen ersten elektronischen Komponentenchip (C1), einen zweiten elektronischen Komponentenchip (C2), der in einem Abstand von dem ersten elektronischen Komponentenchip (C1) vorgesehen ist, einen oder mehrere erste Anschlüsse (31 (31A bis 31D)), die entlang der ersten Seite (71) angeordnet sind, einen oder mehrere zweite Anschlüsse (32 (32A bis 32D)), die entlang der zweiten Seite (72) angeordnet sind, und einen oder mehrere erste Leiter (41 (41A bis 41D)). Der eine oder die mehreren ersten Leiter (41 (41A bis 41D)) koppeln den einen oder die mehreren ersten Anschlüsse (31 (31A bis 31D)) mit dem ersten elektronischen Komponentenchip (C1), wobei der eine oder die mehreren ersten Anschlüsse (31 (31A bis 31D)) vom zweiten elektronischen Komponentenchip (C2) entkoppelt sind.

Description

  • HINTERGRUND
  • Die Offenlegung bezieht sich auf eine elektronische Komponentenbaugruppe mit zwei oder mehr elektronischen Komponentenchips, die auf einem einzigen Substrat bereitgestellt werden.
  • Es wurde eine Technik vorgeschlagen, um Redundanz in einem Betriebssystem einer elektronischen Komponentenbaugruppe, wie z.B. einer Sensoreinheit, die z.B. auf einem elektronischen Gerät montiert werden soll, zu implementieren. Es wird z.B. auf die Veröffentlichung der ungeprüften japanischen Patentanmeldung Nr. 2017 - 191093 verwiesen.
  • KURZBESCHREIBUNG
  • Eine elektronische Komponentenbaugruppe gemäß einer Ausführungsform der Offenlegung hat eine Außenumrandung, die eine erste und eine zweite Seite nebeneinander aufweist. Die elektronische Komponentenbaugruppe enthält einen ersten elektronischen Komponentenchip, einen zweiten elektronischen Komponentenchip, der in einem Abstand von dem ersten elektronischen Komponentenchip vorgesehen ist, einen oder mehrere erste Anschlüsse, die entlang der ersten Seite angeordnet sind, einen oder mehrere zweite Anschlüsse, die entlang der zweiten Seite angeordnet sind, und einen oder mehrere erste Leiter, die den einen oder die mehreren ersten Anschlüsse mit dem ersten elektronischen Komponentenchip koppeln, wobei der eine oder die mehreren ersten Anschlüsse von dem zweiten elektronischen Komponentenchip entkoppelt sind.
  • Eine elektronische Komponentenbaugruppe gemäß einer Ausführungsform der Offenlegung umfasst ein Substrat, einen ersten elektronischen Komponentenchip, einen zweiten elektronischen Komponentenchip, einen oder mehrere erste Anschlüsse, einen oder mehrere zweite Anschlüsse, einen oder mehrere erste Leiter und einen oder mehrere zweite Leiter. Das Substrat hat eine erste Hauptoberfläche, eine zweite Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, und eine erste Stirnfläche und eine zweite Stirnfläche, die jeweils die erste Hauptoberfläche und die zweite Hauptoberfläche miteinander verbinden. Der erste elektronische Komponentenchip ist auf der ersten Hauptoberfläche vorgesehen. Der zweite elektronische Komponentenchip ist auf der zweiten Hauptoberfläche vorgesehen. Der eine oder die mehreren erste Anschlüsse sind entlang der ersten Stirnfläche vorgesehen. Der eine oder die mehreren zweiten Anschlüsse sind entlang der zweiten Stirnfläche vorgesehen. Der eine oder die mehreren ersten Leiter verbinden den einen oder die mehreren ersten Anschlüsse mit dem ersten elektronischen Komponentenchip. Der eine oder die mehreren zweiten Leiter koppeln den einen oder die mehreren zweiten Anschlüsse mit dem zweiten elektronischen Komponentenchip.
  • Figurenliste
  • Die beiliegenden Zeichnungen dienen dem weiteren Verständnis der Technologie und sind in dieser Beschreibung enthalten bzw. stellen einen Teil davon dar. Die Zeichnungen veranschaulichen beispielhafte Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Technologie.
    • 1 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines Beispiels für die Ausführung der Offenlegung veranschaulicht.
    • 2 ist eine Querschnittsabbildung, die eine Konfiguration in einem Querschnitt der in 1 dargestellten Sensorbaugruppe veranschaulicht.
    • 3 ist ein Blockdiagramm, das ein Konfigurationsbeispiel für die in 1 dargestellte Sensorbaugruppe illustriert.
    • 4 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines Modifikationsbeispiels einer Beispielausführung der Offenlegung veranschaulicht.
    • 5 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines Modifikationsbeispiels einer Beispielausführung der Offenlegung veranschaulicht.
    • 6 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines Modifikationsbeispiels einer Beispielausführung der Offenlegung veranschaulicht.
    • 7A ist eine erste planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines Beispiels für die Ausführungsform der Offenlegung veranschaulicht.
    • 7B ist eine zweite planare Abbildung, die eine Gesamtkonfiguration der Sensorbaugruppe anhand eines Beispiels für die Ausführungsform der Offenlegung veranschaulicht.
    • 8 ist eine Querschnittsabbildung, die eine Konfiguration in einem Querschnitt der in 7A dargestellten Sensorbaugruppe veranschaulicht.
    • 9 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines ersten Referenzbeispiels veranschaulicht.
    • 10 ist eine planare Abbildung, die eine Gesamtkonfiguration einer Sensorbaugruppe anhand eines zweiten Referenzbeispiels veranschaulicht.
    • 11 ist eine Querschnittsabbildung, die eine Konfiguration in einem Querschnitt einer Sensorbaugruppe anhand eines Modifikationsbeispiels einer Beispielausführung der Offenlegung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Eine elektronische Komponentenbaugruppe, die Redundanz in ihrem Betriebssystem implementiert, wird gewünscht, um die Betriebssicherheit weiter zu verbessern und die Größe zu reduzieren.
  • Es ist wünschenswert, eine elektronische Komponentenbaugruppe bereitzustellen, die eine verbesserte Betriebssicherheit bei geringer Größe erreicht.
  • Im Folgenden werden einige Beispielausführungen und Modifikationsbeispiele der Technologie unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben. Beachten Sie, dass sich die folgende Beschreibung auf illustrative Beispiele der Technologie bezieht und nicht als Einschränkung der Technologie zu verstehen ist. Faktoren, einschließlich, aber nicht beschränkt auf numerische Werte, Formen, Materialien, Komponenten, Positionen der Komponenten und die Art und Weise, wie die Komponenten miteinander verbunden sind, dienen nur der Veranschaulichung und sind nicht als Einschränkung der Technologie auszulegen. Darüber hinaus sind Elemente in den folgenden Beispielausführungen, die nicht in einem allgemeinsten unabhängigen Anspruch der Offenlegung genannt werden, fakultativ und können nach Bedarf vorhanden sein. Die Zeichnungen sind schematisch und nicht dazu bestimmt, maßstabsgetreu gezeichnet zu werden. Gleichartige Elemente werden mit den gleichen Referenzzahlen bezeichnet, um redundante Beschreibungen zu vermeiden. Beachten Sie, dass die Beschreibung in der folgenden Reihenfolge angegeben wird.
    1. 1. Erste Beispielausführung (Ein Beispiel für ein Sensorgehäuse mit zwei elektronischen Komponentenchips, die auf einer Oberfläche eines Substrats bereitgestellt werden)
    2. 2. Erstes Modifikations-Beispiel der ersten Beispielausführung
    3. 3. Zweites Modifikations-Beispiel der ersten Beispielausführung
    4. 4. Drittes Modifikations-Beispiel der ersten Beispielausführung
    5. 5. Zweite Beispielausführung (Ein Beispiel für eine Sensorbaugruppe mit einem einzelnen elektronischen Komponentenchip, der auf jeder von zwei gegenüberliegenden Oberflächen eines Substrats bereitgestellt wird)
    6. 6. Andere Modifikationsbeispiele
  • [erste Beispielausführung]
  • [Konfiguration der Sensorbaugruppe 1]
  • Zunächst wird eine Konfiguration einer Sensorbaugruppe 1 gemäß einer ersten Beispielausführung der Offenlegung unter Bezugnahme auf 1 und 2 beschrieben. 1 und 2 sind planare bzw. im Querschnitt betrachtete schematische Darstellungen, die ein Gesamtkonfigurationsbeispiel der Sensorbaugruppe 1 veranschaulichen. 2 zeigt einen Querschnitt entlang der Linie II-II in 1 in Pfeilrichtung gesehen. Die Sensorbaugruppe 1 kann z.B. ein Magnetsensor sein, der eine Veränderung in einem Magnetfeld erkennt. Die Sensorbaugruppe 1 ist ein spezifisches, aber nicht einschränkendes Beispiel, das einer „elektronischen Komponentenbaugruppe“ in einer Ausführungsform der Offenbarung entspricht.
  • Wie in 1 dargestellt, kann die Sensorbaugruppe 1 ein Sensormodul 2, die ersten bis vierten Anschlüsse 31 bis 34 und die ersten bis vierten Leitungen 41 bis 44 enthalten. Das Sensormodul 2, die ersten bis vierten Anschlüsse 31 bis 34 und die ersten bis vierten Leitungen 41 bis 44 können in einen Formkörper 7 eingebettet werden. In einigen Ausführungsformen kann das Sensormodul 1 eine oder mehrere erste Anschlüsse 31 (31A bis 31D), eine oder mehrere zweite Anschlüsse 32 (32A bis 32D), eine oder mehrere dritte Anschlüsse 33 (33A bis 33D), eine oder mehrere vierte Anschlüsse 34 (34A bis 34D), eine oder mehrere erste Leitungen 41 (41A bis 41D), eine oder mehrere zweite Leitungen 42 (42A bis 42D), eine oder mehrere dritte Leitungen 43 (43A bis 43D) und eine oder mehrere vierte Leitungen 44 (44A bis 44D) enthalten. Der Formkörper 7 hat eine Außenumrandung, die durch eine erste Seite 71, eine zweite Seite 72, eine dritte Seite 73 und eine vierte Seite 74 definiert werden kann. Die Außenumrandung des Formkörpers 7 kann in der Draufsicht eine im Wesentlichen rechteckige Form haben. Die Sensorbaugruppe 1 hat eine Außenumrandung. Die Außenumrandung des Sensorgehäuses 1 kann durch die Außenumrandung des Formkörpers 7 gebildet werden und somit in der Draufsicht eine im Wesentlichen rechteckige Form haben. Beachten Sie, dass jeder der ersten bis vierten Anschlüsse 31 bis 34 mit einer Hauptoberfläche und einer Seitenfläche versehen sein kann, die nicht von dem Formkörper 7 bedeckt ist, d.h. von dem Formkörper 7 freiliegt. Außerdem kann auch eine Rückseite des Sensormoduls 2, die einer zweiten Hauptoberfläche 10B eines später beschriebenen Substrats 10 entspricht und weder mit einem elektronischen Komponentenchip C1 noch mit einem elektronischen Komponentenchip C2, die später beschrieben werden, versehen ist, von dem Formkörper 7 freigelegt sein. Im Sensormodul 1 können z.B. die erste Seite 71 und die dritte Seite 73 im Wesentlichen orthogonal zur zweiten Seite 72 und zur vierten Seite 74 sein. Mit anderen Worten, die erste Seite 71 und die dritte Seite 73 können im Wesentlichen parallel zueinander sein, und die zweite Seite 72 und die vierte Seite 74 können im Wesentlichen parallel zueinander sein.
  • Bei dem Formkörper 7 kann es sich um ein Schutzelement handeln, das z.B. das Sensormodul 2, die ersten bis vierten Anschlüsse 31 bis 34 und die ersten bis vierten Leitungen 41 bis 44 schützen kann. Der Formkörper 7 kann z.B. ein isolierendes Harz enthalten. Nicht einschränkende Beispiele für das isolierende Harz, das für den Formkörper 7 verwendet werden kann, können ein wärmehärtbares Harz sein, bei dem ein Epoxidharz als Matrixharz und ein Kieselerde-Füllstoff hauptsächlich als Füllstoff verwendet und in dem Matrixharz dispergiert wird. Beachten Sie, dass anstelle des Formkörpers 7 einschließlich des isolierenden Harzes auch Keramik oder Glas verwendet werden kann.
  • [Konfiguration des Sensormoduls 2]
  • Wie in 1 und 2 dargestellt, kann das Sensormodul 2 aus dem Substrat 10, einer Isolierschicht 23, dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 bestehen. 3 veranschaulicht ein Konfigurationsbeispiel des Sensormoduls 2 in einem Blockdiagramm.
  • Beachten Sie, dass das Substrat 10 ein spezifisches, aber nicht einschränkendes Beispiel ist, das einem „Substrat“ in einer Ausführungsform der Offenbarung entspricht. Der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 sind spezifische, aber nicht einschränkende Beispiele, die einem „ersten elektronischen Komponentenchip“ bzw. einem „zweiten elektronischen Komponentenchip“ in einer Ausführungsform der Offenlegung entsprechen.
  • [Substrat 10]
  • Das Substrat 10 kann ein plattenförmiges Element mit einer ersten Hauptoberfläche 10A und der zweiten Hauptoberfläche 10B gegenüber der ersten Hauptoberfläche 10A sein. Sowohl der elektronische Komponentenchip C1 als auch der elektronische Komponentenchip C2 können auf der ersten Hauptoberfläche 10A bereitgestellt werden. Der elektronische Komponentenchip C2 wird in einem Abstand von dem elektronischen Komponentenchip C1 bereitgestellt. Die zweite Hauptoberfläche 10B darf nicht mit dem Formkörper 7 bedeckt sein, d.h. sie kann von dem Formkörper 7 freiliegen. Das Substrat 10 kann eine Außenumrandung haben, die durch eine erste Seite 11, eine zweite Seite 12, eine dritte Seite 13 und eine vierte Seite 14 definiert ist. Die Außenumrandung des Substrats 10 kann in der Draufsicht eine im Wesentlichen rechteckige Form haben. Die ersten bis vierten Seiten 11 bis 14 der Außenumrandung des Substrats 10 können z.B. im Wesentlichen parallel zu den ersten bis vierten Seiten 71 bis 74 der Außenumrandung des Formkörpers 7 verlaufen. Der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 können in Richtung der X-Achse entlang der ersten Seite 11 und der ersten Seite 71 nebeneinander liegen und können sich jeweils in Richtung der Y-Achse entlang der zweiten Seite 12 und der zweiten Seite 72 erstrecken.
  • Das Substrat 10 kann eine Zweischichtstruktur mit einer Basis 21 und einer Plattierungsschicht 22 aufweisen. Die Basis 21 kann z.B. ein Plattenelement oder ein Folienelement mit einem elektrisch leitenden Material wie Kupfer sein. Die Plattierungsschicht 22 kann ein Beschichtungsfilm mit einem Metallmaterial sein, der so geformt ist, dass er z.B. eine Oberfläche der Basis 21 integral bedeckt. Beachten Sie, dass die Plattierungsschicht 22 so ausgebildet sein kann, dass sie nur einen Teil der Basis 21 bedeckt.
  • Die Plattierungsschicht 22 kann ein Metallmaterial enthalten, bei dem ein Ionenwanderungsphänomen weniger wahrscheinlich ist als z.B. bei Silber (Ag). In einem spezifischen, aber nicht einschränkenden Beispiel kann die Plattierungsschicht 22 ein Metallmaterial enthalten, das eines oder mehrere von Gold (Au), Palladium (Pd) und Nickel (Ni) enthält. Die Plattierungsschicht 22 kann entweder eine einschichtige Struktur mit dem oben beschriebenen Metallmaterial oder eine mehrschichtige Struktur mit mehreren gestapelten Schichten aufweisen. In einer Beispielausführung kann die Mehrschichtstruktur z.B. eine Ni/Au-Zweischichtstruktur, eine Ni-P (Nickel-Phosphor-Legierung)/Au-Zweischichtstruktur oder eine Ni/Pd/Au-Dreischichtstruktur sein.
  • Es ist möglich, die Plattierungsschicht 22 auf Ionenwanderung zu bewerten, indem beispielsweise ein ungesättigter Druckwasserdampftest verwendet wird, der als HAST-Test (High Accelerated Temperature Humidity Stress-Test) bezeichnet wird. Spezifische Testbedingungen sind z.B. in den Normen Nr. 60068-2-66 und 60749-4 der Internationalen Elektrotechnischen Kommission (IEC) festgelegt. Die Formulierung „Metallmaterial, bei dem ein Ionenwanderungsphänomen weniger wahrscheinlich ist als bei Silber (Au)“, wie sie in der vorliegenden Beispielausführung verwendet wird, bezieht sich auf ein Metallmaterial, das im Vergleich zu Silber (Ag) eine längere Zeit benötigt oder bei dem es zu keinem Störung kommt, in einem Fall, in dem HAST 192 Stunden lang in einem Temperaturbereich von 110±2°C und innerhalb eines Feuchtigkeitsbereichs von 85±5% RH durchgeführt wird; einem Fall, in dem HAST 96 Stunden lang in einem Temperaturbereich von 120±2°C und innerhalb eines Feuchtigkeitsbereichs von 85±5% RH durchgeführt wird; oder einem Fall, in dem HAST 48 Stunden lang in einem Temperaturbereich von 130±2°C und innerhalb eines Feuchtigkeitsbereichs von 85±5% RH durchgeführt wird.
  • [Isolierschicht 23]
  • Die Isolierschicht 23 kann auf der ersten Hauptoberfläche 10A angebracht werden. Die Isolierschicht 23 kann z.B. ein isolierender Klebefilm, d.h. ein Chip-Befestigungs-Film (Die-Attach-Film, DAF), sein. Die Isolierschicht 23 kann somit den elektronischen Komponentenchip C1 und den elektronischen Komponentenchip C2 jeweils mit der Basis 21, die mit der Plattierungsschicht 22 bedeckt ist, verbinden und fixieren. Der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 können elektrisch voneinander getrennt werden, da die Isolierschicht 23 und der Formkörper 7, der das gesamte Sensormodul 2 versiegelt, vorhanden sind. Beachten Sie, dass die Isolierschicht 23 durch jede elektrisch leitende Klebeschicht aus einem Material ersetzt werden kann, das in der Lage ist, die elektronischen Komponentenchips C1 und C2 mit dem Substrat 10 zu verbinden. Unter dem Gesichtspunkt der Verringerung des Risikos gleichzeitiger Ausfälle der elektronischen Komponentenchips C1 und C2 kann jedoch eine isolierende Klebeschicht wie die Isolierschicht 23 in einer Beispielausführung verwendet werden.
  • [Elektronischer Komponentenchip C1 und elektronischer Komponentenchip C2]
  • Der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 können z.B. Vorrichtungen desselben Typs sein, die im Wesentlichen dieselbe Funktion oder denselben Aufbau haben. Der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 können jedoch bei gleicher Funktion unterschiedliche Strukturen aufweisen. Alternativ können der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 Vorrichtungen unterschiedlicher Typen sein, die sich z.B. in Funktion und Struktur voneinander unterscheiden.
  • Wie in 2 dargestellt, kann der elektronische Komponentenchip C1 auf der Plattierungsschicht 22 mit der dazwischen liegenden Isolierschicht 23 bereitgestellt werden. Wie in 2 und 3 dargestellt, kann der elektronische Komponentenchip C1 eine anwendungsspezifische integrierte Schaltung (ASIC) 15, ein Sensorelement 17 und eine Vielzahl von Anschlussflächen P1 enthalten. In einem in 1 dargestellten Beispiel kann der elektronische Komponentenchip C1 acht Anschlussflächen P1 enthalten. Die ASIC 15 und das Sensorelement 17 sind spezifische, aber nicht einschränkende Beispiele, die einer „ersten anwendungsspezifischen integrierten Schaltung“ bzw. einem „ersten Sensor“ in einer Ausführungsform der Offenbarung entsprechen. Obwohl nicht abgebildet, können das Sensorelement 17 und der ASIC 15 elektrisch miteinander gekoppelt sein. Wie in 2 dargestellt, kann der elektronische Komponentenchip C2 auf der Plattierungsschicht 22 mit der dazwischen liegenden Isolierschicht 23 vorgesehen werden. Wie in 2 und 3 dargestellt, kann der elektronische Komponentenchip C2 einen ASIC 16, ein Sensorelement 18 und eine Vielzahl von Anschlussflächen P2 enthalten. In einem in 1 dargestellten Beispiel kann der elektronische Komponentenchip C2 acht Anschlussflächen P2 enthalten. Die ASIC 16 und das Sensorelement 18 sind spezifische, aber nicht einschränkende Beispiele, die einer „zweiten anwendungsspezifischen integrierten Schaltung“ bzw. einem „zweiten Sensor“ in einer Ausführungsform der Offenbarung entsprechen. Obwohl nicht abgebildet, können das Sensorelement 18 und der ASIC 16 elektrisch miteinander gekoppelt sein. Zum Beispiel kann ein elektrisch leitender Draht, ein elektrisch leitender Bump oder ein elektrisch leitender Dünnfilm wie ein Plattierungsfilm verwendet werden, um das Sensorelement 17 und den ASIC 15 elektrisch miteinander zu koppeln und um das Sensorelement 18 und den ASIC 16 elektrisch miteinander zu koppeln. Der elektrisch leitende Draht, der elektrisch leitende Bump und der elektrisch leitende Dünnfilm können jeweils Metall wie z.B. Gold (Au), Al (Aluminium) oder Kupfer (Cu) enthalten. Weiterhin kann in der Sensorbaugruppe 1, wie in 3 dargestellt, eine Stromversorgung Vcc1, die den elektronischen Komponentenchip C1 mit Strom versorgt, und eine Stromversorgung Vcc2, die den elektronischen Komponentenchip C2 mit Strom versorgt, mit dem elektronischen Komponentenchip C1 bzw. dem elektronischen Komponentenchip C2 gekoppelt werden. Die Stromversorgung Vcc1 kann sowohl mit dem ASIC 15 als auch mit dem Sensorelement 17 des elektronischen Komponentenchips C1 gekoppelt werden. Die Stromversorgung Vcc2 kann sowohl mit dem ASIC 16 als auch mit dem Sensorelement 18 des elektronischen Komponentenchips C2 gekoppelt werden.
  • [Sensorelement 17 und Sensorelement 18]
  • Das Sensorelement 17 und das Sensorelement 18 können z.B. jeweils ein Magnetsensor sein, der eine Änderung in einem äußeren Magnetfeld in Verbindung mit einer Verschiebung eines magnetischen Körpers erfasst. Nicht einschränkende Beispiele für das Sensorelement 17 und das Sensorelement 18 können ein Hall-Element, ein Element mit anisotropem magnetoresistivem Effekt (AMR), ein Element mit riesenmagnetoresistivem Effekt (giant magneto-resistive effect, GMR) und ein Element mit magnetischem Tunnelwiderstand (tunneling magneto-resistive effect, TMR) sein. Das Sensorelement 17 und das Sensorelement 18 können Detektionssignale, die mit der Änderung des äußeren Magnetfeldes zusammenhängen, an den ASIC 15 bzw. den ASIC 16 übertragen.
  • [ASIC 15 und ASIC 16]
  • Wie in 3 dargestellt, kann der ASIC 15 z.B. einen A/D-Wandler 151, einen Rechner 152 und einen Kommunikator 153 enthalten. Der A/D-Wandler 151 kann ein vom Sensorelement 17 geliefertes Erfassungssignal digital wandeln und das digital gewandelte Erfassungssignal an den Rechner 152 ausgeben. Der Rechner 152 kann z.B. durch eine arithmetische Operation auf der Grundlage des vom Sensorelement 17 gelieferten digital-umgewandelten Detektionssignals einen Betrag der Verschiebung des Magnetkörpers bestimmen. Der Rechner 152 kann dann ein Ergebnis der arithmetischen Operation an den Kommunikator 153 ausgeben. Der Kommunikator 153 kann ein Ausgangssignal des Ergebnisses der arithmetischen Operation erzeugen, das vom Rechner 152 geliefert wird, und kann das erzeugte Ausgangssignal über die Anschlussflächen P1 nach außen geben. Ebenso kann der ASIC 16 z.B. einen A/D-Wandler 161, einen Rechner 162 und einen Kommunikator 163 enthalten. Der A/D-Wandler 161 kann ein vom Sensorelement 18 geliefertes Erfassungssignal digital wandeln und das digital gewandelte Erfassungssignal an den Rechner 162 ausgeben. Der Rechner 162 kann z.B. durch eine arithmetische Operation auf der Grundlage des vom Sensorelement 18 gelieferten digital-umgewandelten Detektionssignals einen Betrag der Verschiebung des Magnetkörpers bestimmen. Der Rechner 162 kann dann ein Ergebnis der arithmetischen Operation an den Kommunikator 163 ausgeben. Der Kommunikator 163 kann ein Ausgangssignal des Ergebnisses der arithmetischen Operation erzeugen, das vom Rechner 162 geliefert wird, und kann das erzeugte Ausgangssignal über die Anschlussflächen P2 nach außen geben.
  • [Erster Anschluss 31 und zweiter Anschluss 32]
  • Der erste Anschluss 31 und der zweite Anschluss 32 können jeweils ein elektrisch leitendes Glied sein, um das Ausgangssignal, das vom elektronischen Komponentenchip C1 zur Verfügung gestellt wird, nach außen abzuleiten. Die ersten Anschlüsse 31 und die zweiten Anschlüsse 32 können jeweils z.B. einen Kern 3A mit einem hoch elektrisch leitfähigen Material wie Kupfer (Cu) und eine Ummantelung 3B, die den Kern 3A umgibt, enthalten. Die Ummantelung 3B kann z.B. eine Plattierungsschicht mit der gleichen Struktur wie die Plattierungsschicht 22 sein. Die Ummantelung 3B kann den gesamten Umfang des Kerns 3A bedecken oder nur einen Teil des Umfangs des Kerns 3A. Darüber hinaus kann die Ummantelung 3B eine Plattierungsschicht mit Zinn (Sn) sein, die eine gute Lotbenetzbarkeit aufweist. 1 zeigt vier erste Anschlüsse 31 (31A bis 31D), die entlang der ersten Seite 11 (71) angeordnet sind, und vier zweite Anschlüsse 32 (32A bis 32D), die entlang der zweiten Seite 12 (72) angeordnet sind. Die Anzahl der ersten Anschlüsse 31 und die Anzahl der zweiten Anschlüsse 32 sind jedoch nicht auf vier begrenzt, sondern kann aus einer beliebigen Anzahl größer oder gleich eins gewählt werden.
  • [Erste Leitung 41 und zweite Leitung 42]
  • Die ersten Anschlüsse 31A bis 31D können über die ersten Leitungen 41 (41A bis 41D), die in den Formkörper 7 eingebettet sind, mit den entsprechenden Anschlussflächen P1 verbunden werden. Ebenso können die zweiten Anschlüsse 32A bis 32D über die zweiten Leitungen 42 (42A bis 42D), die in den Formkörper 7 eingebettet sind, mit den entsprechenden Anschlussflächen P1 verbunden werden. Bei den ersten Anschlüssen 41A bis 41D und den zweiten Anschlüssen 42A bis 42D kann es sich jeweils um einen sogenannten Bonddraht mit einem Durchmesser in der Größenordnung von einigen zehn Mikrometern bis zu einigen hundert Mikrometern handeln. Die ersten Anschlüsse 41A bis 41D und die zweiten Anschlüsse 42A bis 42D können jeweils z.B. Gold (Au), Silber (Ag), Kupfer (Cu) oder Aluminium (Al) enthalten. In einer Ausführungsform der Offenlegung sind die ersten Leitungen 41 ein spezifisches, aber nicht einschränkendes Beispiel, das „einem oder mehreren ersten Leitern“ entspricht, und die zweiten Leitungen 42 sind ein spezifisches, aber nicht einschränkendes Beispiel, das „einem oder mehreren zweiten Leitern“ entspricht.
  • Wie in 1 dargestellt, sind die ersten Anschlüsse 31A bis 31D, die entlang der ersten Seite 11 (71) angeordnet sind, alle über die ersten Leitungen 41A bis 41D mit dem elektronischen Komponentenchip C1 verbunden, während sie vom elektronischen Komponentenchip C2 entkoppelt sind. Ebenso können die zweiten Anschlüsse 32A bis 32D, die entlang der zweiten Seite 12 (72) angeordnet sind, alle durch die zweiten Anschlüsse 42A bis 42D an den elektronischen Komponentenchip C1 gekoppelt werden, während sie vom zweiten elektronischen Komponentenchip C2 entkoppelt sind.
  • [Dritter Anschluss 33 und vierter Anschluss 34]
  • Der dritte Anschluss 33 und der vierte Anschluss 34 können jeweils ein elektrisch leitendes Glied sein, um das Ausgangssignal, das vom elektronischen Komponentenchip C2 zur Verfügung gestellt wird, nach außen abzuleiten. Wie der erste Anschluss 31 und der zweite Anschluss 32 können der dritte Anschluss 33 und der vierte Anschluss 34 jeweils z.B. einen Kern 3A mit einem elektrisch hochleitfähigen Material wie Kupfer (Cu) und eine Ummantelung 3B, die den Kern 3A umhüllt, enthalten. Auch bei den dritten Anschlüssen 33 und den vierten Anschlüssen 34 kann die Umhüllung 3B den gesamten Umfang des Kerns 3A oder nur einen Teil des Umfangs des Kerns 3A bedecken. Die Ummantelung 3B kann eine Plattierungsschicht mit Zinn (Sn) sein, die eine gute Lotbenetzbarkeit aufweist. 1 zeigt vier dritte Anschlüsse 33 (33A bis 33D), die entlang der dritten Seite 73 angeordnet sind, und vier vierte Anschlüsse 34 (34A bis 34D), die entlang der vierten Seite 74 angeordnet sind. Die Anzahl der dritten Anschlüsse 33 und die Anzahl der vierten Anschlüsse 34 sind jedoch nicht auf vier begrenzt, sondern aus einer beliebigen Anzahl größer oder gleich eins wählbar.
  • [Dritte Leitung 43 und Vierte Leitung 44]
  • Die dritten Anschlüsse 33A bis 33D können über die in dem Formkörper 7 eingebetteten dritten Leitungen 43 (43A bis 43D) mit den entsprechenden der Anschlussflächen P2 verbunden werden. Ebenso können die vierten Anschlüsse 34A bis 34D über die in dem Formkörper 7 eingebetteten vierten Leitungen 44 (44A bis 44D) mit den entsprechenden Anschlussflächen P2 verbunden werden. Bei den dritten Anschlüssen 43A bis 43D und den vierten Anschlüssen 44A bis 44D kann es sich jeweils um so genannte Bonddrähte mit einem Durchmesser in der Größenordnung von einigen zehn Mikrometern bis zu einigen hundert Mikrometern handeln. Die dritten Leitungen 43A bis 43D und die vierten Leitungen 44A bis 44D können jeweils z.B. Gold (Au), Silber (Ag), Kupfer (Cu) oder Aluminium (Al) enthalten. In einer Ausführungsform der Offenlegung sind die dritten Leitungen 43 ein spezifisches, aber nicht einschränkendes Beispiel, das „einem oder mehreren dritten Leitern“ entspricht, und die vierten Leitungen 44 sind ein spezifisches, aber nicht einschränkendes Beispiel, das „einem oder mehreren vierten Leitern“ entspricht.
  • Wie in 1 dargestellt, können die dritten Anschlüsse 33A bis 33D, die entlang der dritten Seite 73 angeordnet sind, alle durch die dritten Leitungen 43A bis 43D an den elektronischen Komponentenchip C2 gekoppelt werden, während sie vom elektronischen Komponentenchip C1 entkoppelt sind. Ebenso können die vierten Anschlüsse 34A bis 34D, die entlang der vierten Seite 74 angeordnet sind, alle über die vierten Leitungen 44A bis 44D an den elektronischen Komponentenchip C2 gekoppelt werden, während sie vom elektronischen Komponentenchip C1 entkoppelt sind.
  • [Beispielhafte Effekte der Sensorbaugruppe 1]
  • Im Sensorgehäuse 1 können der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2, die elektrisch voneinander isoliert sind, auf dem einzelnen Substrat 10 bereitgestellt werden. Ferner können der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 getrennt voneinander und jeweils von der Stromversorgung Vcc1 und der Stromversorgung Vcc2, die sich voneinander unterscheiden, mit elektrischer Energie versorgt werden. Auf diese Weise können der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 unabhängig voneinander eine Veränderung des äußeren Magnetfeldes erkennen, das auf die Sensorbaugruppe 1 einwirkt und z.B. mit einer Verschiebung des Magnetkörpers verbunden ist. Damit erreicht die Sensorbaugruppe 1 eine Redundanz ihres Betriebssystems. Das heißt, es ist z.B. möglich, dass die Sensorbaugruppe 1 normalerweise nur den elektronischen Komponentenchip C1 arbeiten lässt und den elektronischen Komponentenchip C2 als Backup bereithält. In einem Fall, in dem eine Fehlfunktion oder ein Ausfall des elektronischen Komponentenchips C1 vermutet wird, ist es für die Sensorbaugruppe 1 möglich, den elektronischen Komponentenchip C2 als Backup arbeiten zu lassen.
  • Darüber hinaus ist die Sensorbaugruppe 1 in der Lage, auch bei der Messung einer positionsabhängigen physikalischen Größe, wie z.B. einer magnetischen Feldstärke, eine hervorragende Messgenauigkeit zu bieten. Ein Grund dafür ist, dass in der Sensorbaugruppe 1 die Möglichkeit besteht, den elektronischen Komponentenchip C1 und den elektronischen Komponentenchip C2 nahe beieinander anzuordnen, wodurch es möglich ist, jeweils einen positionsabhängigen Fehler bei einem Messwert der durch den elektronischen Komponentenchip C1 gewonnenen physikalischen Größe und einem Messwert der durch den elektronischen Komponentenchip C2 gewonnenen physikalischen Größe zu reduzieren.
  • Im Sensorgehäuse 1 können darüber hinaus alle auf derselben Seite vorgesehenen Anschlüsse mit demselben elektronischen Komponentenchip gekoppelt werden. Zum Beispiel sind alle ersten Anschlüsse 31A bis 31D, die entlang der ersten Seite 11 (71) angeordnet sind, mit dem elektronischen Komponentenchip C1 gekoppelt, während sie vom elektronischen Komponentenchip C2 entkoppelt sind. Ebenso können alle zweiten Anschlüsse 32A bis 32D, die entlang der zweiten Seite 12 (72) angeordnet sind, mit dem elektronischen Komponentenchip C1 gekoppelt werden, während sie vom elektronischen Komponentenchip C2 entkoppelt sind. Ferner können alle dritten Anschlüsse 33A bis 33D, die entlang der dritten Seite 13 (73) angeordnet sind, und alle vierten Anschlüsse 34A bis 34D, die entlang der vierten Seite 14 (74) angeordnet sind, an den elektronischen Komponentenchip C2 gekoppelt werden, während sie von dem elektronischen Komponentenchip C1 entkoppelt sind. Auf diese Weise kann das Risiko des Auftretens eines Kurzschlusses zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 selbst dann verringert werden, wenn z.B. ein Kontakt zwischen den ersten Anschlüssen 41A bis 41D, ein Kontakt zwischen den zweiten Anschlüssen 42A bis 42D, ein Kontakt zwischen den dritten Anschlüssen 43A bis 43D oder ein Kontakt zwischen den vierten Anschlüssen 44A bis 44D auftritt. Daher ist es in einem Fall, in dem der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 vom gleichen Typ mit im Wesentlichen der gleichen Funktion oder dem gleichen Aufbau sind, möglich, das Risiko gleichzeitiger Fehlfunktionen oder Ausfälle des elektronischen Komponentenchips C1 und des elektronischen Komponentenchips C2 zu verringern. Darüber hinaus ist es möglich, durch die Kopplung aller auf derselben Seite vorgesehenen Anschlüsse mit demselben elektronischen Komponentenchip das Risiko gleichzeitiger Fehlfunktionen oder Ausfälle aufgrund von Whisker-Wachstum oder dem Auslaufen von Lot zu reduzieren.
  • Außerdem können in der Sensorbaugruppe 1 die ersten Anschlüsse 31 entlang der ersten Seite 11 des Substrats 10, die zweiten Anschlüsse 32 entlang der zweiten Seite 12 des Substrats 10, die dritten Anschlüsse 33 entlang der dritten Seite 13 des Substrats 10 und die vierten Anschlüsse 34 entlang der vierten Seite 14 des Substrats 10 angeordnet sein. Dadurch ist es möglich, eine größere Anzahl von Anschlüssen (den ersten bis vierten Anschlüssen 31 bis 34) anzuordnen und gleichzeitig eine Vergrößerung einer planaren Fläche des Substrats 10 zu vermeiden.
  • Im Gegensatz dazu können z.B. in einem in 9 dargestellten Sensorgehäuse 101 gemäß einem Referenzbeispiel die ersten Anschlüsse 131A und 131B über die ersten Leitungen 141A bzw. 141B mit den Anschlussflächen P102 des elektronischen Komponentenchips C2 verbunden werden, und die ersten Anschlüsse 131C und 131D, die so angeordnet sind, dass sie an die ersten Anschlüsse 131A und 131B entlang derselben ersten Seite 11 (71) angrenzen, können über die ersten Leitungen 141C bzw. 141D mit den Anschlussflächen P101 des elektronischen Komponentenchips C1 verbunden werden. In einem solchen Fall kann es zu einem Kurzschluss zwischen der ersten Leitung 141B und der ersten Leitung 141C kommen. Daraus ergibt sich ein höheres Risiko des Auftretens eines Kurzschlusses zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 im Vergleich zu jeder Ausführungsform der Offenlegung. Um einen Kurzschluss zwischen der ersten Leitung 141B und der ersten Leitung 141C zu vermeiden, ist es notwendig, den Abstand zwischen dem ersten Anschluss 131B und dem ersten Anschluss 131C zu vergrößern, was zu einer Vergrößerung der planaren Abmessungen führen kann. Beachten Sie, dass im Sensorgehäuse 101 die zweiten Anschlüsse 132A bis 132D, die entlang der zweiten Seite 12 (72) angeordnet sind, mit den Anschlussflächen P101 des elektronischen Komponentenchips C1 durch die zweiten Anschlüsse 142A bis 142D verbunden werden können. Ferner können die vierten Anschlüsse 134A bis 134D, die entlang der vierten Seite 14 (74) angeordnet sind, mit den Anschlussflächen P102 des elektronischen Komponentenchips C2 durch vierte Leitungen 144A bis 144D verbunden werden.
  • Darüber hinaus können in einer weiteren, in 10 anhand eines Referenzbeispiels dargestellten Sensorbaugruppe 101A die zweiten Anschlüsse 132A bis 132D und die vierten Anschlüsse 134A bis 134D nur entlang zweier einander gegenüberliegender Seiten von der ersten bis vierten Seite 11 bis 14 (71 bis 74), z.B. entlang der zweiten Seite 12 (72) und entlang der vierten Seite 14 (74), vorgesehen sein und mit den Anschlussflächen P101 bzw. den Anschlussflächen P102 über die zweiten Leitungen 142A bis 142D und die vierten Leitungen 144A bis 144D verbunden sein. In einem solchen Fall ist es weniger wahrscheinlich, dass ein Kurzschluss zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 auftritt. Der Versuch, die Anzahl der zweiten Anschlüsse 132 oder die Anzahl der vierten Anschlüsse 134 weiter zu erhöhen, kann jedoch zu einer größeren planaren Fläche des Substrats 10 und einer größeren planaren Fläche des Sensorgehäuses 101A im Vergleich zu einer beliebigen Ausführungsform der Offenlegung führen.
  • In der Sensorbaugruppe 1 kann die Oberfläche der Basis 21 mit der Plattierungsschicht 22 bedeckt sein, einschließlich des Metallmaterials, bei dem das Ionenwanderungsphänomen weniger wahrscheinlich ist als bei Silber (Ag). Hier führt ein Unterschied in der Arbeitsspannung zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 zum Auftreten einer elektrischen Potentialdifferenz zwischen dem ASIC 15 des elektronischen Komponentenchips C1 und dem ASIC 16 des elektronischen Komponentenchips C2. Unter einem solchen Umstand, z.B. in einem Fall, in dem die Plattierungsschicht 22 ein Metallmaterial einschließlich Silber (Ag) enthält, besteht die Sorge, dass das Ionenwanderungsphänomen möglicherweise in Abhängigkeit von den Temperatur- oder Feuchtigkeitsbedingungen auftritt. Mit anderen Worten, es besteht die Möglichkeit, dass das in der Plattierungsschicht 22 enthaltene Silber (Ag) durch die Isolierschicht 23 durchdringt, um zum ASIC 15 oder zum ASIC 16 zu gelangen. Das Auftreten einer solchen Ionenwanderung beeinträchtigt die elektrische Isolierung der Isolierschicht 23, wodurch ein Leckstrom entsteht, so dass es schwierig ist, einen normalen Betrieb in jedem der elektronischen Bauelemente Chip C1 und Chip C2 zu erhalten. Im Gegensatz dazu ist es bei dem Sensorgehäuse 1 einer Beispielausführung weniger wahrscheinlich, dass das oben beschriebene, in der Plattierungsschicht 22 enthaltene Metallmaterial in die Isolierschicht 23 einsickert und die Isolierung der Isolierschicht 23 beschädigt, im Vergleich zu einem Fall, bei dem die Plattierungsschicht 22 Silber (Ag) enthält. Dementsprechend wird selbst in einem Fall, in dem es einen Unterschied in der Arbeitsspannung zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 gibt, ein normaler Betrieb sowohl im elektronischen Komponentenchip C1 als auch im elektronischen Komponentenchip C2 aufrechterhalten. Daher ist die Betriebssicherheit der Sensorbaugruppe 1 höher.
  • [Erstes Modifikationsbeispiel der ersten Beispielausführung]
  • [Konfiguration der Sensorbaugruppe 1A]
  • 4 ist eine planare Abbildung, die ein Gesamtkonfigurationsbeispiel einer Sensorbaugruppe 1A nach einem ersten Modifikationsbeispiel der ersten Beispielausführung zeigt. Das Sensorgehäuse 1A nach dem ersten Modifikationsbeispiel kann anstelle des Sensormoduls 2 ein Sensormodul 2A enthalten. Das Sensorgehäuse 1A kann ansonsten im Wesentlichen die gleiche Konfiguration wie das Sensorgehäuse 1 haben.
  • Beim Sensormodul 2A können der elektronischen Komponentenchip C1 und der elektronischen Komponentenchip C2 anders angeordnet sein als beim Sensormodul 2 der ersten Ausführungsform. Zum Beispiel können sich der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 jeweils in einer dritten Richtung XY1 erstrecken, die sich sowohl von der X-Achsenrichtung entlang der ersten Seite 11 (71) als auch von der Y-Achsenrichtung entlang der zweiten Seite 12 (72) unterscheidet, und können in einer vierten Richtung XY2, die im Wesentlichen orthogonal zur dritten Richtung XY1 ist, nebeneinander liegen.
  • [Funktionsweise und beispielhafte Effekte der Sensorbaugruppe 1A]
  • Gemäß der Sensorbaugruppe 1A des ersten Modifikationsbeispiels können sich der elektronischen Komponentenchip C1 und der elektronischen Komponentenchip C2 jeweils schräg zu den Richtungen erstrecken, in denen die ersten bis vierten Anschlüsse 31 bis 34 angeordnet sind. Infolgedessen sind die ersten Anschlüsse 41 und die zweiten Anschlüsse 42 so angeordnet, dass sie sich radial zu den ersten Anschlüssen 31 und den zweiten Anschlüssen 32 um den elektronischen Komponentenchip C1 herum erstrecken. Ebenso sind die dritten Anschlüsse 43 und die vierten Anschlüsse 44 so angeordnet, dass sie sich radial zu den dritten Anschlüssen 33 und den vierten Anschlüssen 34 um den elektronischen Komponentenchip C2 herum erstrecken. Dies ermöglicht es, die Möglichkeit eines Kontaktes zwischen den ersten bis vierten Anschlüssen 41 bis 44 im Vergleich zu dem in 1 dargestellten Sensorbaugruppe 1 weiter zu reduzieren. Dadurch ist es möglich, die Betriebssicherheit weiter zu verbessern.
  • [Zweites Modifikationsbeispiel der ersten Beispielausführung]
  • [Konfiguration der Sensorbaugruppe 1B]
  • 5 ist eine planare Abbildung, die ein Gesamtkonfigurationsbeispiel einer Sensorbaugruppe 1B gemäß einem zweiten Modifikationsbeispiel der ersten Beispielausführung veranschaulicht. Die Sensorbaugruppe 1B gemäß dem zweiten Modifikationsbeispiel kann anstelle des Sensormoduls 2 ein Sensormodul 2B enthalten. Das Sensorgehäuse 1B kann ansonsten im Wesentlichen die gleiche Konfiguration wie das Sensorgehäuse 1 haben.
  • In der Sensorbaugruppe 1 gemäß der oben beschriebenen ersten Beispielausführung sind die ersten Anschlüsse 31A bis 31D und die zweiten Anschlüsse 32A bis 32D mit dem elektronischen Komponentenchip C1 gekoppelt, während sie vom elektronischen Komponentenchip C2 entkoppelt sind. Die dritten Anschlüsse 33A bis 33D und die vierten Anschlüsse 34A bis 34D können an den elektronischen Komponentenchip C2 gekoppelt werden, während sie vom elektronischen Komponentenchip C1 entkoppelt sind. Gemäß dem zweiten Modifikationsbeispiel können jedoch die ersten Anschlüsse 31A bis 31D, die zweiten Anschlüsse 32A bis 32D und die dritten Anschlüsse 33A bis 33D an den elektronischen Komponentenchip C1 angekoppelt werden, während sie vom elektronischen Komponentenchip C2 abgekoppelt sind, und die vierten Anschlüsse 34A bis 34D können an den elektronischen Komponentenchip C2 angekoppelt werden, während sie vom elektronischen Komponentenchip C1 abgekoppelt sind.
  • [drittes Modifikationsbeispiel der ersten Beispielausführung]
  • [Konfiguration der Sensorbaugruppe 1C]
  • 6 ist eine planare Abbildung, die ein Gesamtkonfigurationsbeispiel einer Sensorbaugruppe 1C nach einem dritten Modifikationsbeispiel der ersten Beispielausführung zeigt. Bei der Sensorbaugruppe 1C gemäß dem dritten Modifikationsbeispiel können einige der ersten bis vierten Anschlüsse 31 bis 34 jeweils von dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 entkoppelt sein. 6 zeigt ein spezifisches, aber nicht einschränkendes Beispiel, bei dem der zweite Anschluss 32C durch Weglassen der zweiten Leitung 42C von der Anschlussfläche P1 entkoppelt werden kann und der vierte Anschluss 34C durch Weglassen der vierten Leitung 44C von der Anschlussfläche P2 entkoppelt werden kann. Auf diese Weise kann, wie beim dritten Modifikationsbeispiel der Offenlegung, je nach Anwendung nur ein Teil der Vielzahl von Anschlüssen verwendet werden.
  • [Zweite Beispielausführung]
  • [Konfiguration der Sensorbaugruppe 8]
  • Jede der 7A und 7B ist eine planare Abbildung, die ein Beispiel für eine Gesamtkonfiguration einer Sensorbaugruppe 8 gemäß einem zweiten Beispiel für die Ausführungsform der Offenlegung darstellt. 8 ist eine Querschnittsabbildung, die das Gesamtkonfigurationsbeispiel der Sensorbaugruppe 8 veranschaulicht, und zeigt einen Querschnitt entlang der Linien VIII-VIII in 7A in Pfeilrichtung gesehen.
  • Im Sensormodul 2 des Sensorgehäuses 1 gemäß der vorstehenden ersten Beispielausführung können z.B. der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 beide auf der ersten Hauptoberfläche 10A des Substrats 10 vorgesehen sein und nebeneinander liegen. Im Gegensatz dazu kann das Sensorgehäuse 8 gemäß der zweiten Beispielausführung ein Sensormodul 9 enthalten, bei dem der elektronische Komponentenchip C1 auf der ersten Hauptoberfläche 10A mit der dazwischenliegenden Isolierschicht 23 und der elektronische Komponentenchip C2 auf der zweiten Hauptoberfläche 10B mit der dazwischenliegenden Isolierschicht 24 angeordnet ist.
  • Im Sensorgehäuse 8 sind die ersten Anschlüsse 31A bis 31D entlang einer ersten Stirnfläche 10T1 einschließlich der ersten Seite 11 vorgesehen, und die zweiten Anschlüsse 32A bis 32D sind entlang einer zweiten Stirnfläche 10T2 einschließlich der zweiten Seite 12 vorgesehen. Ferner können die dritten Anschlüsse 33A bis 33D entlang einer dritten Stirnfläche 10T3 einschließlich der dritten Seite 13 und die vierten Anschlüsse 34A bis 34D entlang einer vierten Stirnfläche 10T4 einschließlich der vierten Seite 14 vorgesehen werden. Beachten Sie, dass jede der ersten bis vierten Stirnflächen 10T1 bis 10T4 eine Fläche des Substrats 10 ist, die die erste Hauptoberfläche 10A und die zweite Hauptoberfläche 10B miteinander verbindet.
  • Wie in 7A dargestellt, sind die ersten Anschlüsse 31A bis 31D jeweils über die ersten Leitungen 41A bis 41D mit den entsprechenden Anschlussflächen P1 des elektronischen Komponentenchips C1 gekoppelt. Die zweiten Anschlüsse 32A bis 32D sind jeweils über die zweiten Leitungen 42A bis 42D mit den entsprechenden Anschlussflächen P1 des elektronischen Komponentenchips C1 gekoppelt.
  • Wie in 7B dargestellt, können die dritten Anschlüsse 33A bis 33D über die dritten Leitungen 43A bis 43D mit den entsprechenden Anschlussflächen P2 des elektronischen Komponentenchips C2 gekoppelt werden. Die vierten Anschlüsse 34A bis 34D können jeweils über die vierten Leitungen 44A bis 44D mit den entsprechenden Anschlussflächen P2 des elektronischen Komponentenchips C2 gekoppelt werden.
  • Das Sensorgehäuse 8 kann sonst im Wesentlichen die gleiche Konfiguration wie das Sensorgehäuse 1 haben.
  • [Beispieleffekte der Sensorbaugruppe 8]
  • Wie oben beschrieben, sind in der Sensorbaugruppe 8 gemäß der zweiten Ausführungsform der elektronische Komponentenchip C1 und der elektronische Komponentenchip C2 auf jeweils gegenüberliegenden Oberflächen des Substrats 10 angeordnet. Dadurch können die Abmessungen in der Ebene reduziert werden.
  • Darüber hinaus können die ersten Leitungen 41, die die ersten Anschlüsse 31 mit den Anschlussflächen P1 des elektronischen Komponentenchips C1 verbinden, und die zweiten Leitungen 42, die die zweiten Anschlüsse 32 mit den Anschlussflächen P1 des elektronischen Komponentenchips C1 verbinden, auf einer ersten Hauptoberfläche 10A liegen, während die dritten Leitungen 43, die die dritten Anschlüsse 33 mit den Anschlussflächen P2 des elektronischen Komponentenchips C2 verbinden, und die vierten Leitungen 44, die die vierten Anschlüsse 34 mit den Anschlussflächen P2 des elektronischen Komponentenchips C2 verbinden, auf einer zweiten Hauptoberfläche 10B liegen können. Dadurch lassen sich Kontakte zwischen den ersten Anschlüssen 41 und den zweiten Anschlüssen 42 und Kontakte zwischen den dritten Anschlüssen 43 und den vierten Anschlüssen 44 ausreichend vermeiden. Auf diese Weise wird das Risiko des Auftretens eines Kurzschlusses zwischen dem elektronischen Komponentenchip C1 und dem elektronischen Komponentenchip C2 verringert, wodurch das Risiko gleichzeitiger Fehlfunktionen oder Ausfälle des elektronischen Komponentenchips C1 und des elektronischen Komponentenchips C2 ausreichend vermieden werden kann.
  • [Andere Modifikationsbeispiele]
  • Die Technologie wurde weiter oben anhand der Beispielausführungen und der Modifikationsbeispiele beschrieben. Die Technologie ist jedoch nicht darauf beschränkt und kann auf verschiedene Weise modifiziert werden. Im Hinblick auf die vorstehenden Beispielausführungen und Modifikationsbeispiele wurde beispielsweise die Sensorbaugruppe, die eine mit der Verschiebung eines magnetischen Körpers verbundene Änderung des äußeren Magnetfeldes erfasst, am Beispiel eines TMR-Elements beschrieben. Die elektronische Komponentenbaugruppe einer Ausführungsform der Offenbarung ist jedoch nicht darauf beschränkt. Die elektronische Komponentenbaugruppe einer Ausführungsform der Offenbarung kann z.B. eine Sensorvorrichtung sein, die andere physikalische Größen erfasst. Nichtbegrenzende Beispiele für die Sensorvorrichtung können eine Vorrichtung zur Erfassung des elektrischen Stroms, eine Vorrichtung zur Erfassung der Drehung, eine Vorrichtung zur Erfassung der relativen Position, ein Magnetkompass und ein Magnetschalter sein. Die elektronische Komponentenbaugruppe einer Ausführungsform der Offenbarung kann auch eine Baugruppe sein, die neben elektronischen Komponenten wie einem Halbleiterspeicher auch passive Komponenten wie einen Kondensator, eine Induktivität oder einen Widerstand enthält.
  • Faktoren wie Form, Größe und Platzierung der einzelnen Komponenten im Sensorgehäuse, die in Abbildungen wie 1 dargestellt sind, dienen lediglich der Veranschaulichung und sind nicht einschränkend. Es ist nicht notwendig, alle Komponenten der Sensorbaugruppe, die in Abbildungen wie 1 dargestellt sind, zu berücksichtigen, und jede andere nicht illustrierte Komponente kann einbezogen werden.
  • Die vorstehenden Beispielausführungen und Modifikationsbeispiele veranschaulichen ferner den Fall, dass zwei Chips mit elektronischen Komponenten bereitgestellt werden; es können jedoch auch drei oder mehr Chips mit elektronischen Komponenten bereitgestellt werden.
  • Darüber hinaus sind in den Sensorgehäusen 1 und 1A bis 1C der vorstehenden Ausführungs- und Modifikationsbeispiele die elektronischen Komponentenchips C1 und C2 auf dem Substrat 10 vorgesehen; die Technologie ist jedoch nicht darauf beschränkt. So kann z.B. wie bei dem in 11 dargestellten Sensorbaugruppe 1D eine Struktur verwendet werden, bei der das Substrat 10 weggelassen wird und das Sensormodul 2 durch den Formkörper 7 gehalten wird.
  • Darüber hinaus werden in den vorstehenden Beispielausführungen und Modifikationsbeispielen die ersten bis vierten Leitungen 41 bis 44 als ein spezifisches, aber nicht einschränkendes Beispiel für die „ersten bis vierten Leiter“ in einer Ausführungsform der Offenbarung beschrieben; die „ersten bis vierten Leiter“ in einer Ausführungsform der Offenbarung sind jedoch nicht auf solche drahtähnlichen Komponenten beschränkt. Bei den „ersten bis vierten Leitern“ einer Ausführungsform der Offenbarung kann es sich um leitende dünne Filme handeln, die z.B. durch Plattieren, Sputtern, Bedrucken usw. hergestellt werden können.
  • Darüber hinaus umfasst die Offenlegung jede mögliche Kombination einiger oder aller der verschiedenen Ausführungsformen und der hier beschriebenen und eingearbeiteten Modifikationsbeispiele.
  • Es ist möglich, aus den vorstehenden Ausführungsformen und Modifikationsbeispielen der Offenlegung mindestens die folgenden Konfigurationen zu erreichen.
    1. (1) Eine elektronische Komponentenbaugruppe mit einer Außenumrandung, die eine erste Seite und eine zweite Seite nebeneinander aufweist, wobei die elektronische Komponentenbaugruppe enthält:
      • einen ersten elektronischen Komponentenchip;
      • einen zweiten elektronischen Komponentenchip, der in einem Abstand vom ersten elektronischen Komponentenchip vorgesehen ist;
      • ein oder mehrere erste Anschlüsse, die entlang der ersten Seite angeordnet sind;
      • ein oder mehrere zweite Anschlüsse, die entlang der zweiten Seite angeordnet sind; und
      • ein oder mehrere erste Leiter, die den einen oder die mehreren ersten Anschlüsse mit dem ersten elektronischen Komponentenchip koppeln, wobei der eine oder die mehreren ersten Anschlüsse vom zweiten elektronischen Komponentenchip entkoppelt werden.
    2. (2) Die elektronische Komponentenbaugruppe gemäß (1), die ferner einen oder mehrere zweite Leiter enthält, die den einen oder die mehreren zweiten Anschlüsse mit dem ersten elektronischen Komponentenchip verbinden, wobei der eine oder die mehreren zweiten Anschlüsse vom zweiten elektronischen Komponentenchip abgekoppelt sind.
    3. (3) Die elektronische Komponentenbaugruppe gemäß (1) oder (2), die ferner ein Substrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche gegenüber der ersten Hauptoberfläche umfasst, wobei der erste elektronische Komponentenchip und der zweite elektronische Komponentenchip beide auf der ersten Hauptoberfläche vorgesehen sind.
    4. (4) Die elektronische Komponentenbaugruppe gemäß (3), in der
      • die Außenumrandung in einer Draufsicht eine im Wesentlichen rechteckige Form hat, wobei die erste Seite und die zweite Seite im Wesentlichen orthogonal zueinander sind, und
      • der erste elektronische Komponentenchip und der zweite elektronische Komponentenchip in einer ersten Richtung entlang der ersten Seite nebeneinander liegen und sich jeweils in einer zweiten Richtung entlang der zweiten Seite erstrecken.
    5. (5) Die elektronische Komponentenbaugruppe gemäß (3), in der
      • die Außenumrandung in einer Draufsicht eine im Wesentlichen rechteckige Form hat, wobei die erste Seite und die zweite Seite im Wesentlichen orthogonal zueinander sind, und
      • der erste elektronische Komponentenchip und der zweite elektronische Komponentenchip sich jeweils in einer dritten Richtung erstrecken, die sich sowohl von einer ersten Richtung entlang der ersten Seite als auch von einer zweiten Richtung entlang der zweiten Seite unterscheidet, und in einer vierten Richtung, die im Wesentlichen orthogonal zu der dritten Richtung ist, nebeneinander liegen.
    6. (6) Die elektronische Komponentenbaugruppe gemäß (4) oder (5), die ferner eine oder mehrere dritte Anschlüsse, eine oder mehrere vierte Anschlüsse, einen oder mehrere dritte Leiter und einen oder mehrere vierte Leiter enthält, wobei
      • die Außenumrandung ferner eine dritte Seite umfasst, die der ersten Seite gegenüberliegt, und eine vierte Seite umfasst, die der zweiten Seite gegenüberliegt,
      • der eine oder die mehreren dritte Anschlüsse entlang der dritten Seite angeordnet sind,
      • der eine oder die mehreren vierte Anschlüsse entlang der vierten Seite angeordnet sind,
      • der eine oder die mehreren dritten Anschlüsse durch den einen oder die mehreren dritten Leiter mit dem zweiten elektronischen Komponentenchip verbunden sind, während sie vom ersten elektronischen Komponentenchip entkoppelt sind, und
      • der eine oder die mehreren vierten Anschlüsse durch den einen oder die mehreren vierten Leiter mit dem zweiten elektronischen Komponentenchip verbunden sind, während sie vom ersten elektronischen Komponentenchip entkoppelt sind.
    7. (7) Die elektronische Komponentenbaugruppe gemäß (4) oder (5), die ferner einen oder mehrere dritte Anschlüsse, einen oder mehrere vierte Anschlüsse, einen oder mehrere dritte Leiter und einen oder mehrere vierte Leiter enthält, wobei
      • die Außenumrandung ferner eine dritte Seite umfasst, die der ersten Seite gegenüberliegt, und eine vierte Seite umfasst, die der zweiten Seite gegenüberliegt,
      • der eine oder die mehreren dritte Anschlüsse entlang der dritten Seite angeordnet sind,
      • der eine oder die mehreren vierten Anschlüsse entlang der vierten Seite angeordnet sind,
      • der eine oder die mehreren dritten Anschlüsse durch den einen oder die mehreren dritten Leiter mit dem ersten elektronischen Komponentenchip verbunden sind, während sie vom zweiten elektronischen Komponentenchip entkoppelt sind, und
      • der eine oder die mehreren vierten Anschlüsse durch den einen oder die mehreren vierten Leiter mit dem zweiten elektronischen Komponentenchip verbunden sind, während sie mit dem ersten elektronischen Komponentenchip entkoppelt sind.
    8. (8) Die elektronische Komponentenbaugruppe gemäß (1) oder (2), das ferner ein Substrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, enthält, in dem
      • der erste elektronische Komponentenchip auf der ersten Hauptoberfläche bereitgestellt wird, und
      • der zweite elektronische Komponentenchip auf der zweiten Hauptoberfläche vorgesehen ist.
    9. (9) Eine elektronische Komponentenbaugruppe einschließlich:
      • ein Substrat mit einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche, die der ersten Hauptoberfläche gegenüberliegt, und einer ersten Stirnfläche und einer zweiten Stirnfläche, die jeweils die erste Hauptoberfläche und die zweite Hauptoberfläche miteinander verbinden;
      • einen ersten elektronischen Komponentenchip, der auf der ersten Hauptoberfläche vorgesehen ist;
      • einen zweiten elektronischen Komponentenchip, der auf der zweiten Hauptoberfläche vorgesehen ist;
      • ein oder mehrere erste Anschlüsse, die entlang der ersten Stirnfläche vorgesehen sind;
      • ein oder mehrere zweite Anschlüsse, die entlang der zweiten Stirnfläche vorgesehen sind;
      • ein oder mehrere erste Leiter, die den einen oder die mehreren ersten Anschlüsse mit dem ersten elektronischen Komponentenchip verbinden; und
      • ein oder mehrere zweite Leiter, die den einen oder die mehreren zweiten Anschlüsse mit dem zweiten elektronischen Komponentenchip verbinden.
    10. (10) Die elektronische Komponentenbaugruppe gemäß einem der Punkte (3) bis (9), in der
      • das Substrat eine Basis und eine Plattierungsschicht umfasst, die die gesamte Basis oder einen Teil der Basis bedeckt, und
      • die Plattierungsschicht ein Metallmaterial enthält, bei dem ein Ionenwanderungsphänomen weniger wahrscheinlich ist als bei Silber.
    11. (11) Die elektronische Komponentenbaugruppe gemäß (10), bei dem das Metallmaterial eines oder mehrere von Gold, Palladium und Nickel enthält.
    12. (12) Die elektronische Komponentenbaugruppe gemäß einem der Punkte (1) bis (11), in dem der erste elektronische Komponentenchip und der zweite elektronische Komponentenchip im Wesentlichen vom gleichen Typ sind.
    13. (13) Die elektronische Komponentenbaugruppe nach einem der Punkte (1) bis (12), wobei der erste elektronische Komponentenchip eine erste anwendungsspezifische integrierte Schaltung und einen ersten Sensor enthält.
    14. (14) Die elektronische Komponentenbaugruppe gemäß (13), bei dem der erste Sensor einen Magnetsensor enthält.
    15. (15) Die elektronische Komponentenbaugruppe nach einem der Punkte (1) bis (14), wobei der zweite elektronische Komponentenchip eine zweite anwendungsspezifische integrierte Schaltung und einen zweiten Sensor enthält.
    16. (16) Die elektronische Komponentenbaugruppe gemäß (15), bei dem der zweite Sensor einen Magnetsensor enthält.
    17. (17) Die elektronische Komponentenbaugruppe gemäß einem der Punkte (1) bis (8), ferner einschließlich eines Formkörpers, der den ersten elektronischen Komponentenchip ganz oder teilweise und den zweiten elektronischen Komponentenchip ganz oder teilweise bedeckt, wobei
      • ein Teil des Formkörpers jeweils in der ganzen oder einem Teil der ersten Seite und in der ganzen oder einem Teil der zweiten Seite einbezogen ist.
  • Entsprechend der elektronischen Komponentenbaugruppe von mindestens einer Ausführungsform der Offenlegung sind der eine oder die mehreren ersten Anschlüsse entlang der ersten Seite und der eine oder die mehreren zweiten Anschlüsse entlang der zweiten Seite angeordnet. Auf diese Weise werden eine größere Anzahl von ersten Anschlüssen und eine größere Anzahl von zweiten Anschlüssen angeordnet, wobei eine Vergrößerung der planaren Fläche des Substrats vermieden wird. Darüber hinaus sind sowohl der eine oder die mehreren ersten Anschlüsse als auch der eine oder die mehreren zweiten Anschlüsse durch den einen oder die mehreren ersten Leiter mit dem ersten elektronischen Komponentenchip gekoppelt, während sie vom zweiten elektronischen Komponentenchip entkoppelt sind. Darüber hinaus sind selbst in einem Fall, in dem eine Vielzahl von ersten Anschlüssen entlang der ersten Seite angeordnet ist, die Vielzahl von ersten Anschlüssen alle durch eine Vielzahl von ersten Leitern mit dem ersten elektronischen Komponentenchip gekoppelt, während sie vom zweiten elektronischen Komponentenchip entkoppelt sind. Infolgedessen wird das Risiko des Auftretens eines Kurzschlusses zwischen dem ersten elektronischen Komponentenchip und dem zweiten elektronischen Komponentenchip reduziert, selbst wenn diese verkleinert wird. Auf diese Weise ist es möglich, den ersten elektronischen Komponentenchip und den zweiten elektronischen Komponentenchip in unmittelbarer Nähe zueinander anzuordnen. Dadurch wird ein von der Bestückungsposition des ersten elektronischen Komponentenchips und des zweiten elektronischen Komponentenchips abhängiger Fehler auch bei der Messung einer positionsabhängigen physikalischen Größe, wie z.B. einer magnetischen Feldstärke, reduziert.
  • Entsprechend der elektronischen Komponentenbaugruppe von mindestens einer Ausführungsform der Offenlegung sind der erste elektronische Komponentenchip und der zweite elektronische Komponentenchip jeweils auf der ersten Hauptoberfläche und der zweiten Hauptoberfläche eines einzigen Substrats vorgesehen. Der eine oder die mehreren ersten Anschlüsse sind entlang der ersten Stirnfläche des Substrats vorgesehen. Der eine oder die mehreren zweiten Anschlüsse sind entlang der zweiten Stirnfläche des Substrats vorgesehen. Auf diese Weise werden eine Verkleinerung der gesamten elektronischen Komponentenbaugruppe sowie eine Verringerung des Risikos des Auftretens eines Kurzschlusses zwischen dem ersten elektronischen Komponentenchip und dem zweiten elektronischen Komponentenchip erreicht.
  • Entsprechend der elektronischen Komponentenbaugruppe von mindestens einer Ausführungsform der Offenlegung ist es möglich, eine höhere Betriebssicherheit bei gleichzeitiger Größenreduzierung zu erreichen.
  • Es sollte verstanden werden, dass die Effekte der Ausführungsbeispiele oder Modifikationsbeispiele der Offenlegung nicht auf die hier beschriebenen beschränkt sein sollten, und es können auch andere Effekte erzielt werden.
  • Obwohl die Offenlegung oben anhand der Beispielausführungen, Modifikationsbeispiele und Anwendungsbeispiele beschrieben wird, ist sie nicht darauf beschränkt. Es ist zu berücksichtigen, dass in den beschriebenen Beispielausführungen, Modifikationsbeispielen und Anwendungsbeispielen von Fachleuten Variationen vorgenommen werden können, ohne dass vom Umfang der Offenbarung, wie er durch die folgenden Ansprüche definiert ist, abgewichen wird. Die Beschränkungen in den Ansprüchen sind auf der Grundlage der in den Ansprüchen verwendeten Sprache weit auszulegen und nicht auf die in dieser Beschreibung oder während der Durchführung der Anmeldung beschriebenen Beispiele beschränkt, und die Beispiele sind als nicht ausschließlich auszulegen. Die Verwendung der Begriffe „erste“, „zweite“ usw. bezeichnet keine Ordnung oder Bedeutung, sondern die Begriffe „erste“, „zweite“ usw. dienen vielmehr dazu, ein Element von einem anderen zu unterscheiden. Der Begriff „wesentlich“ und seine Varianten sind definiert als das, was weitgehend, aber nicht notwendigerweise vollständig mit gewöhnlichen technischen Kenntnissen verstanden wird. Der Begriff „angeordnet auf/vorgesehen auf/geformt auf“ und seine Varianten, wie sie hier verwendet werden, beziehen sich auf Elemente, die direkt miteinander in Kontakt stehen oder indirekt durch dazwischenliegende Strukturen dazwischen angeordnet sind. Darüber hinaus ist kein Element oder Bestandteil in dieser Offenlegung dazu bestimmt, der Öffentlichkeit gewidmet zu werden, unabhängig davon, ob das Element oder der Bestandteil in den folgenden Ansprüchen ausdrücklich genannt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017 [0002]
    • JP 191093 [0002]

Claims (17)

  1. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) mit einer Außenumrandung, die eine erste Seite (71) und eine zweite Seite (72) nebeneinander aufweist, wobei die elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) umfasst: einen ersten elektronischen Komponentenchip (C1), einen zweiten elektronischen Komponentenchip (C2), der in einem Abstand vom ersten elektronischen Komponentenchip (C1) vorgesehen ist; einen oder mehrere erste Anschlüsse (31 (31A bis 31D)), die entlang der ersten Seite (71) angeordnet sind; einen oder mehrere zweite Anschlüsse (32 (32A bis 32D)), die entlang der zweiten Seite (72) angeordnet sind; und einen oder mehrere erste Leiter (41 (41A bis 41D)), die den einen oder die mehreren ersten Anschlüsse (31 (31A bis 31D)) mit dem ersten elektronischen Komponentenchip (C1) koppeln, wobei der eine oder die mehreren ersten Anschlüsse (31 (31A bis 31D)) vom zweiten elektronischen Komponentenchip (C2) entkoppelt sind.
  2. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach Anspruch 1, weiterhin umfassend einen oder mehrere zweite Leiter (42 (42A bis 42D)), die den einen oder die mehreren zweiten Anschlüsse (32 (32A bis 32D)) mit dem ersten elektronischen Komponentenchip (C1) verbinden, wobei der eine oder die mehreren zweiten Anschlüsse (32 (32A bis 32D)) von dem zweiten elektronischen Komponentenchip (C2) entkoppelt sind.
  3. Elektronische Komponentenbaugruppe (1, 1A, 1B oder 1C) nach Anspruch 1 oder 2, die ferner ein Substrat (10) mit einer ersten Hauptoberfläche (10A) und einer zweiten Hauptoberfläche (10B) gegenüber der ersten Hauptoberfläche (10A) umfasst, wobei der erste elektronische Komponentenchip (C1) und der zweite elektronische Komponentenchip (C2) beide auf der ersten Hauptoberfläche (10A) vorgesehen sind.
  4. Elektronische Komponentenbaugruppe (1, 1B oder 1C) nach Anspruch 3, wobei die Außenumrandung in einer Draufsicht eine im Wesentlichen rechteckige Form hat, wobei die erste Seite (71) und die zweite Seite (72) im Wesentlichen orthogonal zueinander sind, und der erste elektronische Komponentenchip (C1) und der zweite elektronische Komponentenchip (C2) in einer ersten Richtung (X) entlang der ersten Seite (71) nebeneinander liegen und sich jeweils in einer zweiten Richtung (Y) entlang der zweiten Seite (72) erstrecken.
  5. Elektronische Komponentenbaugruppe (1A) nach Anspruch 3, wobei die Außenumrandung in einer Draufsicht eine im Wesentlichen rechteckige Form hat, wobei die erste Seite (71) und die zweite Seite (72) im Wesentlichen orthogonal zueinander sind, und der erste elektronische Komponentenchip (C1) und der zweite elektronische Komponentenchip (C2) sich jeweils in einer dritten Richtung (XY1) erstrecken, die sich sowohl von einer ersten Richtung (X) entlang der ersten Seite (71) als auch von einer zweiten Richtung (Y) entlang der zweiten Seite (72) unterscheidet, und in einer vierten Richtung (XY2), die im Wesentlichen orthogonal zu der dritten Richtung (XY1) ist, benachbart zueinander sind.
  6. Elektronische Komponentenbaugruppe (1, 1A oder 1C) nach Anspruch 4 oder 5, die ferner einen oder mehrere dritte Anschlüsse (33 (33A bis 33D)), einen oder mehrere vierte Anschlüsse (34 (34A bis 34D)), einen oder mehrere dritte Leiter (43 (43A bis 43D)) und einen oder mehrere vierte Leiter (44 (44A bis 44D)) aufweist, wobei die Außenumrandung ferner eine dritte Seite (73) gegenüber der ersten Seite (71) und eine vierte Seite (74) gegenüber der zweiten Seite (72) aufweist, der eine oder die mehreren dritten Anschlüsse (33 (33A bis 33D)) entlang der dritten Seite (73) angeordnet sind, der eine oder die mehreren vierten Anschlüsse (34 (34A bis 34D)) entlang der vierten Seite (74) angeordnet sind, der eine oder die mehreren dritten Anschlüsse (33 (33A bis 33D)) durch den einen oder die mehreren dritten Leiter (43 (43A bis 43D)) mit dem zweiten elektronischen Komponentenchip (C2) gekoppelt sind, während sie vom ersten elektronischen Komponentenchip (C1) entkoppelt sind, und der eine oder die mehreren vierten Anschlüsse (34 (34A bis 34D)) durch den einen oder die mehreren vierten Leiter (44 (44A bis 44D)) mit dem zweiten elektronischen Komponentenchip (C2) gekoppelt sind, während sie vom ersten elektronischen Komponentenchip (C1) entkoppelt sind.
  7. Elektronische Komponentenbaugruppe (1B) nach Anspruch 4 oder 5, die weiterhin einen oder mehrere dritte Anschlüsse (33 (33A bis 33D)), einen oder mehrere vierte Anschlüsse (34 (34A bis 34D)), einen oder mehrere dritte Leiter (43 (43A bis 43D)) und einen oder mehrere vierte Leiter (44 (44A bis 44D)) umfasst, wobei die Außenumrandung ferner eine dritte Seite (73) gegenüber der ersten Seite (71) und eine vierte Seite (74) gegenüber der zweiten Seite (72) aufweist, der eine oder die mehreren dritten Anschlüsse (33 (33A bis 33D)) entlang der dritten Seite (73) angeordnet sind, der eine oder die mehreren vierten Anschlüsse (34 (34A bis 34D)) entlang der vierten Seite (74) angeordnet sind, der eine oder die mehreren dritten Anschlüsse (33 (33A bis 33D)) durch den einen oder die mehreren dritten Leiter (43 (43A bis 43D)) mit dem ersten elektronischen Komponentenchip (C1) gekoppelt sind, während sie vom zweiten elektronischen Komponentenchip (C2) entkoppelt sind, und der eine oder die mehreren vierten Anschlüsse (34 (34A bis 34D)) durch den einen oder die mehreren vierten Leiter (44 (44A bis 44D)) mit dem zweiten elektronischen Komponentenchip (C2) gekoppelt sind, während sie vom ersten elektronischen Komponentenchip (C1) entkoppelt sind.
  8. Elektronische Komponentenbaugruppe (8) nach Anspruch 1 oder 2, die weiterhin ein Substrat (10) mit einer ersten Hauptoberfläche (10A) und einer zweiten Hauptoberfläche (10B) gegenüber der ersten Hauptoberfläche (10A) umfasst, wobei der erste elektronische Komponentenchip (C1) auf der ersten Hauptoberfläche (10A) vorgesehen ist, und der zweite elektronische Komponentenchip (C2) auf der zweiten Hauptoberfläche (10B) vorgesehen ist.
  9. Elektronische Komponentenbaugruppe (8), umfassend: ein Substrat (10) mit einer ersten Hauptoberfläche (10A), einer zweiten Hauptoberfläche (10B), die der ersten Hauptoberfläche (10A) gegenüberliegt, und einer ersten Stirnfläche (10T1) und einer zweiten Stirnfläche (10T2), die jeweils die erste Hauptoberfläche (10A) und die zweite Hauptoberfläche (10B) miteinander verbinden; einen ersten elektronischen Komponentenchip (C1), der auf der ersten Hauptoberfläche (10A) vorgesehen ist; einen zweiten elektronischen Komponentenchip (C2), der auf der zweiten Hauptoberfläche (10B) vorgesehen ist; einen oder mehrere erste Anschlüsse (31 (31A bis 31D)), die entlang der ersten Stirnfläche (10T1) vorgesehen sind; einen oder mehrere zweite Anschlüsse (32 (32A bis 32D)), die entlang der zweiten Stirnfläche (10T2) vorgesehen sind; einen oder mehrere erste Leiter (41 (41A bis 41D)), die den einen oder die mehreren ersten Anschlüsse (31 (31A bis 31D)) mit dem ersten elektronischen Komponentenchip (C1) verbinden; und einen oder mehrere zweite Leiter (42 (42A bis 42D)), die den einen oder die mehreren zweiten Anschlüsse (32 (32A bis 32D)) mit dem zweiten elektronischen Komponentenchip (C2) verbinden.
  10. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C oder 8) nach einem der Ansprüche 3 bis 9, wobei das Substrat (10) eine Basis (21) und eine Plattierungsschicht (22) umfasst, die die Basis (21) ganz oder teilweise bedeckt, und die Plattierungsschicht (22) ein Metallmaterial enthält, das weniger wahrscheinlich ein Ionenwanderungsphänomen erfährt als Silber.
  11. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C oder 8) nach Anspruch 10, wobei das Metallmaterial eines oder mehrere von Gold, Palladium und Nickel enthält.
  12. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach einem der Ansprüche 1 bis 11, wobei der erste elektronische Komponentenchip (C1) und der zweite elektronische Komponentenchip (C2) im Wesentlichen vom gleichen Typ sind.
  13. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach einem der Ansprüche 1 bis 12, wobei der erste elektronische Komponentenchip (C1) eine erste anwendungsspezifische integrierte Schaltung (15) und einen ersten Sensor (17) enthält.
  14. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach Anspruch 13, wobei der erste Sensor (17) einen Magnetsensor umfasst.
  15. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach einem der Ansprüche 1 bis 14, wobei der zweite elektronische Komponentenchip (C2) eine zweite anwendungsspezifische integrierte Schaltung (16) und einen zweiten Sensor (18) enthält.
  16. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach Anspruch 15, wobei der zweite Sensor (18) einen Magnetsensor umfasst.
  17. Elektronische Komponentenbaugruppe (1, 1A, 1B, 1C, 1D oder 8) nach einem der Ansprüche 1 bis 8, ferner umfassend einen Formkörper (7), der den gesamten oder einen Teil des ersten elektronischen Komponentenchips (C1) und den gesamten oder einen Teil des zweiten elektronischen Komponentenchips (C2) abdeckt, wobei ein Teil des Formkörpers (7) jeweils in der ganzen oder einem Teil der ersten Seite (71) und in der ganzen oder einem Teil der zweiten Seite (72) einbezogen ist.
DE102020117731.3A 2019-07-16 2020-07-06 Elektronische komponentenbaugruppe Pending DE102020117731A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-131080 2019-07-16
JP2019131080A JP7192688B2 (ja) 2019-07-16 2019-07-16 電子部品パッケージ

Publications (1)

Publication Number Publication Date
DE102020117731A1 true DE102020117731A1 (de) 2021-01-21

Family

ID=74093445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020117731.3A Pending DE102020117731A1 (de) 2019-07-16 2020-07-06 Elektronische komponentenbaugruppe

Country Status (4)

Country Link
US (2) US11721618B2 (de)
JP (1) JP7192688B2 (de)
CN (1) CN112242387A (de)
DE (1) DE102020117731A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021120398A1 (de) 2021-08-05 2023-02-09 Infineon Technologies Ag Systeme und vorrichtungen für radsensoren

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793400B2 (ja) 1990-03-06 1995-10-09 株式会社東芝 半導体装置
JPH05211261A (ja) * 1991-10-14 1993-08-20 Fujitsu Ltd 半導体装置
EP0537982A2 (de) 1991-10-14 1993-04-21 Fujitsu Limited Halbleiteranordnung mit verbesserten Leitern
JPH062713U (ja) 1992-06-17 1994-01-14 沖電気工業株式会社 樹脂封止型半導体装置
JP2000031377A (ja) 1998-07-09 2000-01-28 Ricoh Co Ltd 半導体装置
JP2001127244A (ja) 1999-11-01 2001-05-11 Nec Corp マルチチップ半導体装置およびその製造方法
JP2002093993A (ja) 2000-09-14 2002-03-29 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
JP2005150647A (ja) 2003-11-20 2005-06-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2006108359A (ja) 2004-10-05 2006-04-20 Yamaha Corp リードフレーム及び物理量センサ
TWI303873B (en) * 2005-09-23 2008-12-01 Freescale Semiconductor Inc Method of making stacked die package
US20080135991A1 (en) 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
WO2008114374A1 (ja) * 2007-03-19 2008-09-25 Renesas Technology Corp. 半導体装置及びその製造方法
JP2009025047A (ja) * 2007-07-17 2009-02-05 Alps Electric Co Ltd 磁気センサ及びそれを備えた磁気式エンコーダ
JP5062086B2 (ja) 2007-09-28 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
US7915719B2 (en) * 2007-09-28 2011-03-29 Renesas Electronics Corporation Semiconductor device
US7838339B2 (en) 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
CN101656247A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 半导体封装结构
JP2015103547A (ja) * 2013-11-21 2015-06-04 マイクロン テクノロジー， インク． 半導体装置
US9818712B2 (en) * 2015-01-14 2017-11-14 Nxp Usa, Inc. Package with low stress region for an electronic component
JP6528602B2 (ja) * 2015-08-24 2019-06-12 オムロンヘルスケア株式会社 圧脈波センサ及び生体情報測定装置
JP7035317B2 (ja) 2016-04-06 2022-03-15 株式会社デンソー 回転検出装置、および、これを用いた電動パワーステアリング装置
JP6818649B2 (ja) * 2017-07-25 2021-01-20 株式会社東芝 半導体装置及び半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021120398A1 (de) 2021-08-05 2023-02-09 Infineon Technologies Ag Systeme und vorrichtungen für radsensoren
DE102021120398B4 (de) 2021-08-05 2023-03-02 Infineon Technologies Ag Systeme und vorrichtungen für radsensoren

Also Published As

Publication number Publication date
US20230326839A1 (en) 2023-10-12
US20210020552A1 (en) 2021-01-21
JP7192688B2 (ja) 2022-12-20
CN112242387A (zh) 2021-01-19
JP2021015936A (ja) 2021-02-12
US11721618B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
EP0772046B1 (de) Magnetfeldsensor und Strom- oder Energiesensor
DE60027257T2 (de) Stromdetektor mit einer Hall-Effekt-Anordnung
DE102005047414B4 (de) Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102016107798B4 (de) Kompakte Sensorpackung
DE112012003079T5 (de) Verstärkte Isolation für Stromfühler mit Magnetfeldumformer
DE102011077281A1 (de) Magnetfeldstromsensoren
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
DE112009001350T5 (de) Anordnungen für eine Stromfühlerschaltung und integrierter Stromfühler
WO2007071383A2 (de) Magnetfeldsensoranordnung und verfahren zur berührungslosen messung eines magnetfeldes
DE102017101596A1 (de) Isolierungsvorrichtung mit Hall-Effekt-Sensor
DE102007044620A1 (de) Anordnung mit einer Verbindungseinrichtung und mindestens einem Halbleiterbauelement
DE102017112511A1 (de) Chipgehäuse, Chipgehäusesystem und Verfahren zum Herstellen eines Chipgehäuses und Verfahren zum Betreiben eines Chipgehäuses
DE102020117731A1 (de) Elektronische komponentenbaugruppe
DE102007041785A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE19600541C2 (de) Halbleiter-Beschleunigungserfassungsvorrichtung
EP0637081B1 (de) Mikrosensor mit Steckeranschluss
DE10200268A1 (de) Halbleitervorrichtung
DE102019114490A1 (de) Baugruppe für elektronische bauteile
DE60308682T2 (de) Tragbarer silizium chip
DE19903585A1 (de) Halbleitersensor und Halbleitersensorchip mit Gehäuse
DE102019205120A1 (de) Verfahren zur Herstellung einer Lichtquelle für eine Sensoreinheit einer Positionsmesseinrichtung sowie eine Positionsmesseinrichtung
DE102018113005A1 (de) Magnetischer stromsensor
DE19609149C2 (de) Chipkarte
DE102020108880A1 (de) Sensorvorrichtungen mit Bypassstrompfad und zugehörige Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed