DE102019119641B4

DE102019119641B4 - Biasschaltkreis für hocheffiziente komplementärerer-metall-oxid-halbleiter (cmos)-leistungsverstärker

Info

Publication number: DE102019119641B4
Application number: DE102019119641.8A
Authority: DE
Inventors: Mohamed Moussa Ramadan Esmael; Mohamed Ahmed Youssef Abdalla
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2018-07-23
Filing date: 2019-07-19
Publication date: 2022-10-13
Anticipated expiration: 2039-07-20
Also published as: US10680564B2; CN110752827B; CN110752827A; US20200028477A1; DE102019119641A1

Abstract

Biasschaltkreis für einen Leistungsverstärker zum Verbessern einer Linearisierung eines Biassanstiegs für den Leistungsverstärker, wobei der Biasschaltkreis Folgendes aufweist:
einen Feldeffekttransistor (FET);
eine Linearisiereranordnung, die dazu ausgebildet ist, einen Gate-Anschluss des FET floatend zu machen, um ein Biassignal mit quadratischem Anstieg zu erzeugen; und
eine Widerstandsanordnung, die elektrisch mit der Linearisiereranordnung parallel verbunden ist, wobei die Widerstandsanordnung dazu ausgebildet ist, einen linearen Term zu dem Biassignal hinzuzufügen, wobei die Linearisiereranordnung und die Widerstandsanordnung dazu ausgebildet sind, das Biassignal an einem Eingang des Leistungsverstärkers bereitzustellen;
wobei die Linearisiereranordnung eine Floating-Gate-Linearisiereranordnung ist, die den FET aufweist, wobei der FET einen ersten Anschluss, einen zweiten Anschluss und den Gate-Anschluss aufweist, wobei der Gate-Anschluss elektrisch mit einem ersten Ende eines ersten Widerstands verbunden ist und wobei der erste Anschluss des ersten FET elektrisch mit einem ersten Knoten verbunden ist, wobei der erste Knoten elektrisch mit dem Eingang des Leistungsverstärkers verbunden ist.

Description

GEBIET DER OFFENBARUNG
Die vorliegende Offenbarung betrifft elektronische Vorrichtungen, insbesondere Biasschaltkreise für Leistungsverstärker.
HINTERGRUND
Es gab eine Ausbreitung von Drahtlostechnologie, die teilweise durch die Fortschritte der Transistorskalierung, der digitalen Signalverarbeitung und durch Sendeempfängerarchitekturen, die für eine Siliciumintegration zugänglich sind, angetrieben werden. Drahtlossendeempfänger sind allgegenwärtig geworden, wobei sie in Mobiltelefone, Laptops, Spielekonsolen, globale Positionierungssysteme, medizinische Vorrichtungen, Satellitenkommunikationstechnik, Radio- und TV-Sendeempfänger, HF-Leistung-Heizung und eine Vielzahl von Verbraucherelektronikgeräten integriert werden. Ein Großteil dieses Erfolgs kann dem Fortschritt der Halbleitertechnologie, insbesondere der CMOS-Technologie, zugeschrieben werden.
Yang et al., „A 5-GHz band WLAN SiGe HBT power amplifier IC with novel adaptive-linearizing CMOS bias circuit“, IEICE Transactions on Electronics, S. 651-658, 2015 offenbart eine SiGe HBT Leistungsverstärkerschaltung mit einer adaptiven linearisierenden CMOS Biasschaltung für 5GHz WLAN.
CN 101 141 114 A offenbart eine selbst-adaptierende CMOS Biasschaltung.
US 2009/0237156 A1 offenbart Leistungsverstärker mit verbesserter Einschaltlinearisierung.
KURZDARSTELLUNG DER OFFENBARUNG
Die in den Ansprüchen beschriebenen Innovationen weisen jeweils einige Aspekte auf, von denen kein einziger alleine für deren erwünschte Eigenschaften verantwortlich ist. Ohne den Schutzumfang der Ansprüche zu beschränken, werden nun einige herausragende Merkmale dieser Offenbarung kurz beschrieben.
Bei gewissen Ausführungsformen ist ein Biasschaltkreis bereitgestellt, der Folgendes offenbart: einen Feldeffekttransistor (FET); eine Linearisiereranordnung, die dazu ausgebildet ist, einen Gate-Anschluss des FET floatend zu machen, um ein BiasSignal mit quadratischem Anstieg zu erzeugen; und eine Widerstandsanordnung, die elektrisch mit der Linearisiereranordnung parallel verbunden ist, wobei die Widerstandsanordnung dazu ausgebildet ist, einen linearen Term zu dem Biasschaltkreisanstieg hinzuzufügen, und wobei die Linearisiereranordnung und die Widerstandsanordnung dazu ausgebildet sind, das Biassignal an einem Eingang des Leistungsverstärkers bereitzustellen, um eine Effizienz des Leistungsverstärkers zu verbessern. Die Linearisiereranordnung kann eine Floating-Gate-Linearisiereranordnung sein, die den FET aufweist, wobei der FET einen ersten Anschluss, einen zweiten Anschluss und den Gate-Anschluss aufweist. Der Gate-Anschluss ist elektrisch mit einem ersten Ende eines ersten Widerstands verbunden. Der erste Anschluss des ersten FET ist ferner elektrisch mit einem ersten Knoten verbunden, wobei der erste Knoten elektrisch mit dem Eingang des Leistungsverstärkers verbunden ist.
Bei manchen Ausführungsformen ist die Widerstandsanordnung eine Shunt-Widerstandsanordnung, die einen zweiten Widerstand aufweist, wobei ein erstes Ende des zweiten Widerstands elektrisch mit einem ersten Knoten verbunden ist, wobei der erste Knoten elektrisch mit einem Eingang des Leistungsverstärkers verbunden ist.
Bei manchen Ausführungsformen ist ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden.
Bei manchen Ausführungsformen ist der erste Knoten ferner elektrisch mit einer Wechselspannungsquelle verbunden.
Bei manchen Ausführungsformen erhöht der Biasschaltkreis einen Betrag des Eingangsbias für den Leistungsverstärker während eines negativen Halbzyklus der Wechselspannungsquelle, und wobei der Biasschaltkreis den Betrag des Eingangsbias für den Leistungsverstärker während eines positiven Halbzyklus der Wechselspannungsquelle erhöht oder den gleichen Betrag beibehält.
Bei manchen Ausführungsformen ist ein zweiter Knoten elektrisch mit dem zweiten Anschluss des FET, einem ersten Ende eines Kondensators und einem ersten Ende eines dritten Widerstands verbunden.
Bei manchen Ausführungsformen ist ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden, ist eine zweite Spannungsquelle elektrisch mit dem zweiten Ende des ersten Widerstands verbunden, ist eine dritte Spannungsquelle elektrisch mit einem zweiten Ende eines dritten Widerstands verbunden und sind die erste Spannungsquelle, die zweite Spannungsquelle und die dritte Spannungsquelle unterschiedlich.
Bei manchen Ausführungsformen basieren ein Wert der ersten Spannungsquelle, der zweiten Spannungsquelle und der dritten Spannungsquelle auf einer ausgewählten Klasse von Leistungsverstärkern.
Bei manchen Ausführungsformen basiert ein Wert des wenigstens einen des ersten Widerstands, des zweiten Widerstands, des dritten Widerstands, des Kondensators und des FET auf einer ausgewählten Klasse von Leistungsverstärkern.
Bei manchen Ausführungsformen ist ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden, ist eine zweite Spannungsquelle elektrisch mit dem zweiten Ende des ersten Widerstands verbunden, ist eine dritte Spannungsquelle elektrisch mit einem zweiten Ende eines dritten Widerstands verbunden und sind wenigstens zwei der ersten Spannungsquelle, der zweiten Spannungsquelle und der dritten Spannungsquelle verbunden.
Bei manchen Ausführungsformen ist ein zweites Ende des Kondensators elektrisch mit Masse verbunden.
Bei manchen Ausführungsformen ist der Leistungsverstärker ein CMOS-Leistungsverstärker.
Bei gewissen Ausführungsformen ist ein Biasschaltkreis für einen Leistungsverstärker zum Steuern eines Bias- bzw. Vorspannungsanstiegs für einen Leistungsverstärker bereitgestellt, welcher eine Linearisiereranordnung offenbart, die elektrisch mit dem Eingang des Leistungsverstärkers parallel mit einem MOSFET verbunden ist, wobei die Linearisiereranordnung dazu ausgebildet ist, eine Linearität eines Bias- bzw. Vorspannungsanstiegs für den Leistungsverstärker zu verbessern. Die Linearisiereranordnung ist eine Floating-Gate-Linearisiereranordnung, die einen ersten FET aufweist, wobei der erste FET einen ersten Anschluss, einen zweiten Anschluss und einen Gate-Anschluss aufweist, wobei der Gate-Anschluss elektrisch mit einem ersten Ende eines zweiten Widerstands verbunden ist und ein erster Knoten elektrisch mit einem Eingang des Leistungsverstärkers, dem ersten Anschluss des ersten FET und einer Wechselspannungsquelle verbunden ist.
Bei manchen Ausführungsformen propagiert der Strom während eines negativen Halbzyklus der Wechselspannungsquelle von dem zweiten Anschluss zu dem ersten Anschluss des ersten FET und propagiert der Strom während eines positiven Halbzyklus der Wechselspannungsquelle von dem ersten Anschluss zu dem zweiten Anschluss des ersten FET.
Bei gewissen Ausführungsformen ist ein Biasschaltkreis für einen Leistungsverstärker zum Steuern eines Bias- bzw. Vorspannungsanstiegs für einen Leistungsverstärker bereitgestellt, welcher eine Linearisiereranordnung offenbart, die elektrisch mit dem Eingang des Leistungsverstärkers parallel mit einem MOSFET verbunden ist, wobei die Linearisiereranordnung dazu ausgebildet ist, eine Linearität eines Bias- bzw. Vorspannungsanstiegs für den Leistungsverstärker zu verbessern. Der Biasschaltkreis verringert einen Betrag des Eingangs für den Leistungsverstärker während eines negativen Halbzyklus einer Wechselspannungsquelle, und wobei der Biasschaltkreis einen Betrag des Eingangs für den Leistungsverstärker während eines positiven Halbzyklus der Wechselspannungsquelle erhöht.
Zum Zwecke des Zusammenfassens der Offenbarung wurden hier gewisse Aspekte, Vorteile und neuartige Merkmale der Innovationen beschrieben. Es versteht sich, dass nicht notwendigerweise alle solche Vorteile gemäß einer bestimmten Ausführungsform erreicht werden. Somit können die Innovationen auf eine Weise umgesetzt oder ausgeführt werden, die einen Vorteil oder eine Gruppe von Vorteilen, wie hier gelehrt, erreicht oder optimiert, ohne notwendigerweise andere Vorteile, wie sie hier gelehrt oder vorgeschlagen werden können, zu erreichen.
Figurenliste
Ausführungsformen dieser Offenbarung werden jetzt mittels nichtbeschränkender Beispiele unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.

1A ist ein schematisches Diagramm eines herkömmlichen Diodenlinearisiererschaltkreises auf Bipolarbasis und seiner Eins-zu-Eins-CMOS-Implementierung gemäß einer Ausführungsform.
1B ist ein schematisches Diagramm eines 2-Stufen-CMOS-Leistungsverstärkers gemäß einer Ausführungsform, wobei die Stufe 1 keine Linearisierung einsetzt und die Stufe 2 die herkömmliche CMOS-Diode einsetzt, die mit einem Linearisiererschaltkreis verbunden ist.
2A ist ein CMOS-Leistungsverstärker mit einem Klasse-A-Biasschaltkreis (keine Linearisierung) gemäß einer Ausführungsform.
2B ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit einem Diodenlinearisiererschaltkreis gemäß einer Ausführungsform.
2C ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit einem Biasschaltkreis gemäß einer Ausführungsform.
3A ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit einer Shunt-Widerstandsanordnung und einem Biasschaltkreis gemäß einer Ausführungsform.
3B ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit einer Floating-Gate-Linearisiereranordnung gemäß einer Ausführungsform.
3C ist ein Blockdiagramm eines CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung gemäß einer Ausführungsform.
3D ist ein schematisches Diagramm einer Floating-Gate-Linearisiereranordnung, eines CMOS-Leistungsverstärkers und einer Shunt-Widerstandsanordnung gemäß einer Ausführungsform.
3E ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung für Hochleistungsanwendungen gemäß einer Ausführungsform.
4 ist ein Graph des Bias bzw. der Vorspannung des CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung gemäß einer Ausführungsform.
5A ist ein Diagramm eines CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung während eines negativen Spannungszyklus gemäß einer Ausführungsform.
5B ist ein Diagramm des CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung während eines positiven Spannungszyklus gemäß einer Ausführungsform.
6A ist ein Simulationsprüfstand für einen CMOS-Leistungsverstärker ohne den adaptiven Biasschaltkreis gemäß einer Ausführungsform.
6B ist ein Simulationsprüfstand für einen CMOS-Leistungsverstärker mit dem adaptiven Biasschaltkreis gemäß einer Ausführungsform.
7A ist ein Graph einer Verstärkung versus Ausgangsleistung gemäß einer Ausführungsform.
7B ist ein Graph einer Leistungsverstärkereffizienz versus Ausgangsleistung gemäß einer Ausführungsform.
7C ist ein Graph eines Stromverbrauchs versus Ausgangsleistung gemäß einer Ausführungsform.
8A ist ein Graph einer AM/AM-Verzerrung versus Ausgangsleistung gemäß einer Ausführungsform.
8B ist ein Graph einer AM/PM-Verzerrung versus Ausgangsleistung gemäß einer Ausführungsform.
9 ist ein Graph eines Ausgangsschnittpunkts (Output Intercept Point) OIP3 versus Ausgangsleistung gemäß einer Ausführungsform.
10 ist ein ausführliches schematisches Diagramm eines differentiellen 3-fach gestapelten Klasse-A-CMOS-Leistungsverstärkers ohne den neuen adaptiven Biasschaltkreis (keine Linearisierung) gemäß einer Ausführungsform.
11 ist ein ausführliches schematisches Diagramm eines differentiellen 3-fach gestapelten Klasse-B-CMOS-Leistungsverstärkers mit dem neuen adaptiven Biasschaltkreis gemäß einer Ausführungsform.
12A ist ein Graph des Ausgang-P1dB-Kompressionspunkts versus HF-Frequenzen gemäß einer Ausführungsform.
12B ist ein Graph der Leistungsverstärkereffizienz versus Ausgangsleistung gemäß einer Ausführungsform.
13 ist ein Graph des Ausgangsschnittpunkts OIP3 versus Ausgangsleistung gemäß einer Ausführungsform.
14A ist ein Graph der Intermodulationsverzerrung IM3 versus Ausgangsleistung für unterschiedliche Tonabstände unter Verwendung eines Zweitonsignals gemäß einer Ausführungsform.
14B ist ein Graph der des dritten Schnittpunkts OIP3 versus Ausgangsleistung für unterschiedliche Tonabstände unter Verwendung eines Zweitonsignals gemäß einer Ausführungsform.
15A ist ein Graph einer AM-zu-AM-Verzerrung versus Ausgangsleistung bei näherungsweise 28 GHz gemäß einer Ausführungsform.
15B ist ein Graph der AM-zu-PM-Verzerrung versus Ausgangsleistung bei näherungsweise 28 GHz gemäß einer Ausführungsform.
15C ist ein Graph des Stroms versus Ausgangsleistung bei näherungsweise 28 GHz gemäß einer Ausführungsform.
16A ist ein Graph einer AM-zu-AM-Verzerrung versus Ausgangsleistung bei näherungsweise 38 GHz gemäß einer Ausführungsform.
16B ist ein Graph der AM-zu-PM-Verzerrung versus Ausgangsleistung bei näherungsweise 38 GHz gemäß einer Ausführungsform.
16C ist ein Graph des Stroms versus Ausgangsleistung bei näherungsweise 38 GHz gemäß einer Ausführungsform.
17 ist ein Graph des S21-Parameters (Vorwärtsspannungsverstärkung) versus Frequenz gemäß einer Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG
Übersicht
Die folgende ausführliche Beschreibung gewisser Ausführungsformen präsentiert verschiedene Beschreibungen von spezifischen Ausführungsformen. Allerdings können die hier beschriebenen Innovationen in einer Vielfalt von verschiedenen Wegen umgesetzt werden, wie sie beispielsweise durch die Ansprüche definiert und abgedeckt werden. In dieser Beschreibung wird Bezug auf die Zeichnungen genommen, in denen gleiche Bezugszeichen identische oder funktional ähnliche Elemente anzeigen. Es versteht sich, dass die in den Figuren veranschaulichten Elemente nicht unbedingt maßstabsgerecht sind. Darüber hinaus versteht sich, dass gewisse Ausführungsformen mehr Elemente als in einer Zeichnung veranschaulicht und/oder eine Teilmenge der in der Zeichnung veranschaulichten Elemente aufweisen können. Ferner können manche Ausführungsformen eine beliebige geeignete Kombination aus Merkmalen von zwei oder mehr Zeichnungen einschließen. Die hier bereitgestellten Überschriften dienen der Zweckmäßigkeit und haben nicht notwendigerweise einen Einfluss auf den Schutzumfang und die Bedeutung der Ansprüche.
In heutiger Drahtloskommunikationstechnik erfordern Mobilnetze hohe Datenraten und niedrigen Leistungsverbrauch. Architekturen mit Leistungsverstärkern sind für solche Anwendungen beliebt. Jedoch gibt es einen Kompromiss zwischen Effizienz und Linearität von Leistungsverstärkern. Eine verbesserte Effizienz und Linearität von Leistungsverstärkern können einen Leistungsverbrauch reduzieren und können erfordern, dass weniger Vorrichtungen eine spezielle HF-Ausgangsleistung liefern, wodurch dementsprechend eine kleinere gesamte Verstärkergrundfläche erfordert wird. In Leistungsverstärkern ist das Reduzieren eines Leistungsverbrauchs unter Verwendung einer kostengünstigen Lösung wichtig.
Hier beschriebene Systeme, Einrichtungen und Verfahren beschreiben einen Biasschaltkreis, der eine Gesamteffizienz, Ausgangsleistung und Linearität von Leistungsverstärkern mit zuverlässigen Versorgungsspannungspegeln unter Verwendung eines steuerbaren Bias- bzw. Vorspannungsnetzes erhöht. Der Biasschaltkreis kann auf CMOS-Leistungsverstärker angewandt werden, was viele Vorteile, wie etwa geringe Kosten, hohe Integration, vielseitige Kalibrierung und dergleichen, aufweisen kann. Zum Beispiel kann der beschriebene Biasschaltkreis auf einem 28-nm-CMOS-Leistungsverstärker für 5G-Anwendungen verwendet werden. Solche 5G-Anwendungen können auf breite Frequenzbänder, wie etwa zwischen näherungsweise 24-44 GHz, abzielen.
Obwohl eine Verstärkung gewisser CMOS-Leistungsverstärker hoch sein kann, ist die Effizienz der Umwandlung von der DC-Leistungsversorgung zu einem AC-Leistungsausgang typischerweise niedrig. Obwohl der Leistungsverstärker in sein nichtlineares Gebiet getrieben werden kann, um eine Effizienz zu verbessern, führt dies typischerweise zu einer Verzerrung. Dementsprechend besteht ein Bedarf für eine verbesserte Effizienz und höhere Ausgangsleistung für CMOS-Leistungsverstärker, während eine hohe Linearität beibehalten wird. Ein noch anderer Bedarf besteht bezüglich eines verbesserten Leistungsverbrauchs für die Leistungsverstärker.
Leistungsverstärker und Linearisierer/Biasschaltkreise
1A und 1B sind schematische Diagramme eines Leistungsverstärkers mit einem integrierten Diodenlinearisierer. 1A ist ein schematisches Diagramm einer herkömmlichen Diodenlinearisiererschaltkreises auf Bipolarbasis und seiner Eins-zu-Eins-CMOS-Implementierung.
1B ist ein schematisches Diagramm eines 2-Stufen-CMOS-Leistungsverstärkers, wobei die Stufe 1 keine Linearisierung einsetzt und die Stufe 2 die herkömmliche CMOS-Diode einsetzt, die mit einem Linearisiererschaltkreis verbunden ist. Die Leistungsverstärker aus 1A und 1B verwenden eine integrierte Diode, indem der Drain und das Gate eines NMOS-Transistors verbunden werden, um als eine Diode zu wirken.
2A und 2B sind schematische Diagramme eines CMOS-Leistungsverstärkers. 2A ist ein CMOS-Leistungsverstärker mit einem Klasse-A-Biasschaltkreis (keine Linearisierung).
2B ist ein schematisches Diagramm eines CMOS-Leistungsverstärkers mit einem Diodenlinearisierungsschaltkreis mit zum Beispiel einem zusätzlichen Widerstand, um die CMOS-Diode vorzuspannen, die mit dem Linearisiererschaltkreis verbunden ist. Der diodenverbundene NMOS-Transistor wirkt als ein Linearisierer.
2C ist ein schematisches Diagramm 300 eines CMOS-Leistungsverstärkers 302 mit einem Biasschaltkreis 301. Der Biasschaltkreis 301 kann einen diodenverbundenen CMOS-Linearisierer mit einem RC-Rückkopplungsschaltkreis aufweisen. Der Biasschaltkreis weist eine Masse 304, einen Kondensator 306, einen Widerstand Rb2 308, einen MOSFET 310, einen Widerstand Rb1 312 und eine Spannungsquelle 314 auf.
Der Biasschaltkreis 301 kann mit einer Wechselspannungsquelle Vin und einem Eingang des Leistungsverstärkers 302 über eine Source eines MOSFET 310 verbunden sein. Das Gate des MOSFET 310 kann mit einem Widerstand Rb2 308 und einem Kondensator C 306 verbunden sein. Das andere Ende des Kondensators C 306 kann mit einer Masse 304 verbunden sein. Das andere Ende des Widerstands Rb2 308 kann mit dem Drain des MOSFET 310 und einem Widerstand Rb1 312 verbunden sein. Das andere Ende des Widerstands Rb1 312 kann mit einer Spannungsquelle Vb1 314 verbunden sein.
Der Biasschaltkreis 301 kann den Biaspunkt an dem Eingang des Leistungsverstärkers 302 erhöhen, falls die Eingangsleistung zunimmt. Jedoch ist für den Biasschaltkreis 301 der Strom proportional oder näherungsweise proportional zu dem Quadrat des Spannungseingangssignals, was dementsprechend zu einem ungesteuerten Anstieg führt. Zum Beispiel führt ein übermäßiger Stromanstieg, der nicht notwendigerweise zu einer erhöhten Ausgangsleistung führt, zu einer verringerten Leistungsverstärkereffizienz.
Oben beschriebene Techniken erzeugen einen ungesteuerten Anstieg, was die Effizienz des Leistungsverstärkers 302 beeinflusst. Der ungesteuerte Anstieg verschlechtert ferner eine AM-AM-Verzerrung und eine AM-PM-Verzerrung, die ein wichtiger Parameter für 5G- und Strahlformungsanwendungen ist. Des Weiteren kann ein ungesteuerter Anstieg zu Übersteuerungsbedingungen führen, die zu einem stark gesättigten Verstärker führen, was die Temperatur der Vorrichtung beeinflussen kann und/oder ein Vorrichtungsversagen verursachen kann.
Übersicht des neuen adaptiven Biasschaltkreises für Leistungsverstärker
Aspekte dieser Offenbarung betreffen technische Lösungen, die den ungesteuerten Anstieg des Leistungsverstärkers abschwächen können. Dementsprechend verbessern Aspekte dieser Offenbarung Effizienz, Linearität, AM-AM-Verzerrung und AM-PM-Verzerrung über einen Bias- bzw. Vorspannungsschalkreis, der den Bias- bzw. Vorspannungspunkt gemäß der Ausgangsleistung auf eine gesteuerte Weise anpasst. Falls das System eine hohe Ausgangsleistung erfordert, kann dementsprechend der Biaspunkt durch Erhöhen des Vorspannungs- bzw. Biasstroms erhöht werden. Falls das System eine niedrige Ausgangsleistung erfordert, kann der Vorspannungs- bzw. Biasstrom reduziert werden, um eine hohe Effizienz und einen geringen Leistungsverbrauch zu erreichen. Der Biasschaltkreis kann eine solche Leistungsfähigkeit durch Steuern des Biasanstiegs des Leistungsverstärkers erreichen. Bei manchen Ausführungsformen kann eine solche Steuerung ohne die Verwendung einer Steuerung erreicht werden, die die maximale Effizienz beschränken kann.
3A ist ein schematisches Diagramm 330 eines CMOS-Leistungsverstärkers 302 mit einer Shunt-Widerstandsanordnung 349 und einem Biasschaltkreis 301 gemäß manchen Ausführungsformen. Der Biasschaltkreis 301 weist eine Masse 304, einen Kondensator 306, einen Widerstand Rb2 308, einen MOSFET 310, einen Widerstand Rb1 312 und eine Spannungsquelle 314, wie in 2C veranschaulicht, auf.
Die Shunt-Widerstandsanordnung 349 kann einen Widerstand Rb3 346 und eine Spannungsquelle Vb3 348 aufweisen. Ein erstes Ende des Widerstands Rb3 346 kann elektrisch mit dem Eingang des Leistungsverstärkers 302 und einer Source oder einem Drain des MOSFET 310 verbunden sein. Ein zweites Ende des Widerstands Rb3 346 kann elektrisch mit der Spannungsquelle Vb3 348 verbunden sein.
Bei manchen Ausführungsformen fügt die Shunt-Widerstandsanordnung 349 ein lineares Element zu dem Biasschaltkreis aus 2C hinzu. Dementsprechend fügt die Shunt-Widerstandsanordnung 349 einen Linearanstiegsterm zu dem quadratischen Term des MOSFET 310 hinzu, wobei der Biasanstieg des Leistungsverstärkers 302 verbessert wird. Der Vorspannungs- bzw. Biaspunkt kann eine Funktion der Vorrichtung und des Widerstands werden, wobei ein nichtlinearer Biasschaltkreis erzeugt wird und die Effizienz des Leistungsverstärkers verbessert wird.
3B ist ein schematisches Diagramm 360 eines CMOS-Leistungsverstärkers 302 mit einer Floating-Gate-Linearisiereranordnung 369. Das schematische Diagramm 360, wie in 3B veranschaulicht, weist auch einen Widerstand Rb2 370, eine Spannungsquelle Vb2 372, einen Kondensator 374 und eine Masse 376 auf. Die Floating-Gate-Linearisiereranordnung 369 kann einen MOSFET 340, einen Widerstand Rb1 366 und eine Spannungsquelle Vb1 364 aufweisen.
Der MOSFET 340 kann einen ersten Anschluss, einen zweiten Anschluss und ein Gate aufweisen. Das Gate kann mit einem ersten Ende eines Widerstands Rb1 366 verbunden sein. Das zweite Ende des Widerstands Rb1 366 kann mit einer Spannungsquelle Vb1 364 verbunden sein. Der erste Anschluss des MOSFET 340 kann mit der Wechselspannungsquelle und dem Eingang des Leistungsverstärkers 302 verbunden sein. Der zweite Anschluss des MOSFET 340 kann mit einem ersten Ende eines Widerstands Rb2 370 und einem ersten Ende eines Kondensators 374 verbunden sein. Das zweite Ende des Widerstands Rb2 370 kann mit einer Spannungsquelle Vb2 372 verbunden sein. Das zweite Ende des Kondensators 374 kann mit Masse 376 verbunden sein. Die Floating-Gate-Linearisiereranordnung 369 ermöglicht einen Gate-Swing und das Floatend-Machen des Gates in dem Linearisiererschaltkreis reduziert Vgs an der Vorrichtung, was den Biasanstieg reduziert und die Effizienz des Leistungsverstärkers verbessert.
3C ist ein Blockdiagramm 380 eines CMOS-Leistungsverstärkers 302 mit der Shunt-Widerstandsanordnung 349 und der Floating-Gate-Linearisiereranordnung 369 gemäß manchen Ausführungsformen. Das Blockdiagramm 380, wie in 3C veranschaulicht, weist auch einen Widerstand Rb2 370, eine Spannungsquelle Vb2 372, einen Kondensator 374 und eine Masse 376 auf. Die Floating-Gate-Linearisiereranordnung 369 kann die Floating-Gate-Linearisiereranordnung, wie in 3B veranschaulicht, aufweisen. Die Shunt-Widerstandsanordnung 349 kann die Shunt-Widerstandsanordnung, wie in 3A veranschaulicht, aufweisen.
Die Shunt-Widerstandsanordnung 349 kann parallel mit der Floating-Gate-Linearisiereranordnung 369 angeordnet sein. Ein erstes Ende der Shunt-Widerstandsanordnung 349 und ein erstes Ende der Floating-Gate-Linearisiereranordnung 369 können elektrisch mit dem Eingang des Leistungsverstärkers 302 und einer Wechselspannungsquelle verbunden sein. Ein zweites Ende der Floating-Gate-Linearisiereranordnung 369 kann mit einem ersten Ende eines Widerstands Rb2 370 und einem ersten Ende eines Kondensators 374 verbunden sein. Ein zweites Ende des Widerstands Rb2 370 kann elektrisch mit einer Spannungsquelle Vb2 372 verbunden sein. Ein zweites Ende des Kondensators C 374 kann elektrisch mit Masse 376 verbunden sein.
3D ist ein schematisches Diagramm 390 einer Floating-Gate-Linearisiereranordnung 369, eines CMOS-Leistungsverstärkers 302 und einer Shunt-Widerstandsanordnung 349. Das schematische Diagramm 390 aus 3D, wie veranschaulicht, weist ferner einen Widerstand Rb2 370, eine Spannungsquelle Vb2 372, einen Kondensator 374 und eine Masse 376 auf.
Die Shunt-Widerstandsanordnung 349 kann einen Widerstand Rb3 346 und eine Spannungsquelle Vb3 348, wie in 3A veranschaulicht, aufweisen. Die Floating-Gate-Linearisiereranordnung 369 kann einen MOSFET 340, einen Widerstand Rb1 366 und eine Spannungsquelle Vb1 364, wie in 3B veranschaulicht, aufweisen. Die Shunt-Widerstandsanordnung 349, wie in 3A veranschaulicht, kann mit der Floating-Gate-Linearisiereranordnung 369, wie in 3B veranschaulicht, kombiniert werden.
Die Floating-Gate-Linearisiereranordnung 369 und die Shunt-Widerstandanordnung 349, wie in 3C und 3D veranschaulicht, fügen mehr Freiheitsgrade zum Steuern eines Bias für unterschiedliche Betriebsmodi unter Verwendung von drei Spannungsquellen Vb1 364, Vb2 372 und Vb3 348 hinzu. Die Spannungsquellen Vb1 364, Vb2 372 und Vb3 348 können Biase bzw. Vorspannungen sein, können unter Verwendung von Stromquellen erzeugt werden und können basierend auf dem Typ eines gewünschten Biasschaltkreises bestimmt werden. Bei manchen Ausführungsformen können die zwei oder mehr Spannungsquellen Vb1 364, Vb2 372 und Vb3 348 miteinander verbunden sein (so wie etwa Vb2 372 und Vb3 348 miteinander verbunden sind). Die Floating-Gate-Linearisiereranordnung 369 und die Shunt-Widerstandanordnung 349, wie in 3C und 3D veranschaulicht, fügen ferner mehr Freiheitsgrade mit den Widerständen Rb1 366, Rb2 370 und Rb3 346, dem Widerstand C 374 und dem MOSFET 368 hinzu.
Die Freiheitsgrade können verändert werden, um die Klasse des Leistungsverstärkers zu ändern. Zum Beispiel kann das Ändern des Vb3-348-Spannungswertes von einem niedrigen zu einem hohen Wert den Leistungsverstärker von einem Klasse-B- zu einem Klasse-A-Leistungsverstärker verschieben. Vorteilhafterweise kann der Leistungsverstärker basierend auf der gewünschten Anwendung von einem lineareren Klasse-A-Verstärker zu einem effizienterem Klasse-B-Verstärker geändert werden. Die anderen Ausführungsformen beschreiben eine einzige Spannungsquelle Vb1 314, die einen Betrieb des Leistungsverstärkers begrenzen kann.

Tabelle 1 beschreibt ein veranschaulichendes Beispiel dafür, wie gewisse Parameter für die Floating-Gate-Linearisiereranordnung 369 und die Shunt-Widerstandanordnung 349, wie in 3C und 3D veranschaulicht, bestimmt werden können: Tabelle 1: Beispielparameter für den Biasschaltkreis

Vb3 & Vb2 & Vb1	• Basierend auf diesen Spannungen kann die Biasklasse angepasst werden (zum Beispiel stellt das Festlegen von Vb3=Vth und Vb1=Vb2 einen Klasse-B-Betrieb bereit)
	• Diese Spannungen können einen Prozess und eine Temperatur für minimale Variationen verfolgen (wie etwa Vb3)
	• Einfache Vorspannung bzw. einfacher Bias: Vb3 von der Diode, die mit dem MOSFET verbunden ist, Vb1 & Vb2 von derselben Quelle
MOSFET-Größe	• Basiert auf der Frequenz und ist für Linearität & Ausgangsleistung optimiert
Rb1	Anstiegsterm ist
Rb2	• Biaswiderstand, um Vbs des MOSFET beizubehalten
C	• Typischerweise AC-kurzgeschlossener Kondensator, aber sein Wert kann die Linearität beeinflussen
Rb3	• Bestimmt einen Linearanstiegsterm

3E ist ein schematisches Diagramm 391 eines CMOS-Leistungsverstärkers 302 mit der Shunt-Widerstandsanordnung 349 und der Floating-Gate-Linearisiereranordnung 369 für Hochleistungsanwendungen gemäß manchen Ausführungsformen. Das schematische Diagramm 391, wie in 3E veranschaulicht, weist ähnliche Elemente wie die Floating-Gate-Linearisiereranordnung 369 und die Shunt-Widerstandanordnung 349 in 3D auf, mit der Hinzufügung eines zweiten MOSFET 394, einer zweiten Spannungsquelle Vb4 392 und eines Widerstands Rb4 393. Der Floating-Gate-Linearisierer kann mit einem oder mehreren Stapeln von MOSFETs, wie etwa 340 und 394, in Reihe ausgebildet sein, um den Swing an den MOSFETs weiter zu teilen.
Verbesserte Linearisierung des Bias eines neuen adaptiven Biasschaltkreises
4 ist ein Graph des CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung gemäß manchen Ausführungsformen. Der Graph veranschaulicht die Änderung der Vorspannung bzw. des Bias über die Eingangsleistung hinweg. Allgemein nimmt der Bias mit erhöhter Eingangsleistung auch zu. Der CMOS-Leistungsverstärker mit der Shunt-Widerstandanordnung und der Floating-Gate-Linearisiereranordnung ermöglicht eine Zunahme der Ausgangsleistung mit erhöhter Eingangsleistung mit verbesserter Effizienz.
Die Shunt-Widerstandanordnung und die Floating-Gate-Linearisiereranordnung, wie in 3C veranschaulicht, ermöglichen einen verbessertem Steueranstieg. Die Shunt-Widerstandanordnung und der Floating-Gate-Linearisierer können eine Linearisierung des MOSFET in dem Gebiet 402 aus 4 unter Verwendung des Widerstands Rb3, wie in 3D veranschaulicht, bei einer Back-Off-Leistung verbessern. Bei höherer Leistung wird das quadratische Element einen größeren Effekt aufweisen, wie etwa in dem Gebiet 404 in 4. Die Floating-Gate-Linearisiereranordnung kann eine Linearisierung des MOSFET in dem Gebiet 404 verbessern.
Die Vorspannung bzw. der Bias kann durch Folgendes ausgedrückt werden: $V_{B i a s} = Q u a r d r a t i c h e r T e r m + L i n e a r e r T e r m$
wobei der quadratische Term von dem MOSFET stammt, wobei die Floating-Gate-Linearisiereranordnung einen Swing an dem Gate des MOSFET ermöglichen kann, wobei Vgs und ein Anstieg reduziert werden. Die Floating-Gate-Linearisiereranordnung ermöglicht aufgrund einer Spannungsteilung einen Swing an den MOSFET-Kondensatoren Cgs und Cgd durch die Spannung an dem Gate, wie in 5B veranschaulicht ist.
Das Sättigungsgebiet des MOSFET kann durch Folgendes bestimmt werden: $i m o s = \frac{1}{2} k {(V_{g s} - V_{t h})}^{2}$
wobei C_gs~C_gd = C_n gilt. Bei manchen Ausführungsformen kann der MOSFET einen Verarmungsmodus-MOSFET, einen Anreicherungsmodus-MOSFET, einen Doppel-Gate-MOSFET, einen Metall-Isolator-Halbleiter-FET (MISFET), einen Leistung-MOSFET, einen doppelt diffundierten Metall-Oxid-Halbleiter (DMOS), einen RHBD(Radiation-Hardened-By-Design - durch Gestaltung strahlengehärtet)-, einen p-Kanal-MOSFET (PMOS), einen Tri-Gate-MOSFET (FINFET) und/oder dergleichen aufweisen. Die Verstärkung-Source-Spannung kann durch Folgendes ausgedrückt werden: $V_{g s} = V_{i n} * \frac{C_{n}}{2 C_{n}} = \frac{V_{i n}}{2}$
Dementsprechend kann der Floating-Gate-Effekt ausgedrückt werden durch: $i m o s = \frac{k}{2} {(\frac{V_{i n}}{2} - V_{i h})}^{2}$
Der lineare Term kann von der Shunt-Widerstandanordnung hinzugefügt werden, die die Hinzufügung eines linearen Anstiegsterms zu dem quadratischen Term des MOSFET ermöglicht, was eine Steuerung des Anstiegs verbessern kann. Der lineare Term von dem Shunt-Widerstand kann durch Folgendes ausgedrückt werden: $L i n e a r e r T e r m = \frac{V_{b 3} - V_{i n, D u r c h s c h n i t t}}{R_{b 3}}$
Leistungsfähigkeit des neuen adaptiven Biasschaltkreises während positiven und negativen Spannungszyklen
5A ist ein Diagramm 500 eines CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung während eines negativen Spannungszyklus. 5B ist ein Diagramm 520 des CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung während eines positiven Spannungszyklus. Die Diagramme 500, 520 des CMOS-Leistungsverstärkers mit der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung während eines negativen Spannungszyklus und eines positiven Spannungszyklus können eine Shunt-Widerstandanordnung 349 und eine Floating-Gate-Linearisiereranordnung 369, wie in 3D veranschaulicht, aufweisen.
In 5A wird ein negativer Spannungszyklus 502 eingegeben. Ohne die Shunt-Widerstandsanordnung und die Floating-Gate-Linearisiereranordnung und unter Verwendung eines konstanten Bias stattdessen kann die Eingabe des Leistungsverstärkers 302 die Spannungswelle 508 sein. Mit der Shunt-Widerstandanordnung 349 und der Floating-Gate-Linearisiereranordnung 369 kann der Strom 504 durch die Shunt-Widerstandsanordnung 349 und die Floating-Gate-Linearisiereranordnung 369 fließen. Entsprechend wird ein Anschluss b des MOSFET der Drain und wird ein Anschluss a des MOSFET die Source, und der Bias wird von der Spannungsquelle Vb3 zu dem Eingang unterstützt. Dementsprechend kann die Eingabe des Spannungsverstärkers 302 die Spannungswelle 506 sein. Der Betrag der Spannung während des negativen Spannungszyklus wird zunehmen, was zu einer höheren durchschnittlichen Leistung und einer erhöhten Effizienz führen kann.
In 5B wird ein positiver Spannungszyklus 522 eingegeben. Ohne die Shunt-Widerstandsanordnung und die Floating-Gate-Linearisiereranordnung und unter Verwendung eines konstanten Bias stattdessen kann die Eingabe des Leistungsverstärkers 302 die Spannungswelle 528 sein. Mit der Shunt-Widerstandanordnung 349 und der Floating-Gate-Linearisiereranordnung 369 kann der Strom 524 durch die Shunt-Widerstandsanordnung 349 und die Floating-Gate-Linearisiereranordnung 369 fließen. Entsprechend wird ein Anschluss b des MOSFET die Source und wird ein Anschluss a des MOSFET der Drain, und der Bias wird von dem Eingang zu der Spannungsquelle Vb3 unterstützt. Dementsprechend kann die Eingabe des Spannungsverstärkers 322 die Spannungswelle 526 sein. Der Betrag der Spannung während des positiven Spannungszyklus wird zunehmen, was auch zu einer höheren durchschnittlichen Leistung und einer erhöhten Effizienz führen kann. Vorteilhafterweise können der Leistungsverstärker und der Biasschaltkreis aufgrund der erhöhten Effizienz einen kleineren Kühlkörper erfordern.
Simulation des neuen adaptiven Biasschaltkreises
6A ist ein Simulationsprüfstand für einen CMOS-Leistungsverstärker ohne den adaptiven Biasschaltkreis. Der Schaltkreis 602, wie in 6A veranschaulicht, weist den adaptiven Biasschaltkreis nicht auf.
6B ist ein Simulationsprüfstand für einen CMOS-Leistungsverstärker mit dem adaptiven Biasschaltkreis. Der adaptive Biasschaltkreis 652 kann die Shunt-Widerstandsanordnung 349 und die Floating-Gate-Linearisiereranordnung 369, wie in 3D veranschaulicht, aufweisen.
7A ist ein Graph 700 einer Verstärkung versus Ausgangsleistung. Eine Bahn 704 veranschaulicht die Verstärkung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 702 veranschaulicht die Verstärkung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht. Die Simulation des CMOS-Leistungsverstärkers mit dem und ohne den adaptiven Biasschaltkreis veranschaulicht eine Verbesserung einer konstanteren Verstärkung über die Ausgangsleistung hinweg mit reduzierter Steigung und einem kleineren Spitzenverstärkungswert.
7B ist ein Graph 710 einer Leistungsverstärkereffizienz versus Ausgangsleistung. Eine Bahn 714 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 712 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht. Die Simulation des CMOS-Leistungsverstärkers mit dem und ohne den adaptiven Biasschaltkreis veranschaulicht eine Verbesserung von 16 % bei dem P1dB-Punkt und 6 % bei dem 6-dB-Back-Off-Punkt
7C ist ein Graph 720 eines Stromverbrauchs versus Ausgangsleistung. Eine Bahn 724 veranschaulicht den Stromverbrauch versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 722 veranschaulicht den Stromverbrauch versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht. Die Simulation des CMOS-Leistungsverstärkers mit und ohne den adaptiven Biasschaltkreis veranschaulicht, dass die Steigung des Anstiegs reduziert ist, eine verbesserte Linearität und einen verbesserten gesteuerten Anstieg aufweist.
8A ist ein Graph 800 einer AM-AM-Verzerrung versus Ausgangsleistung. Eine Bahn 804 veranschaulicht die Verzerrung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 802 veranschaulicht die Verzerrung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht.
8B ist ein Graph 810 einer AM-PM-Verzerrung versus Ausgangsleistung. Eine Bahn 814 veranschaulicht die AM-PM-Verzerrung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 812 veranschaulicht die AM-PM-Verzerrung versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht.
Wie gezeigt, verbessert der CMOS-Leistungsverstärker mit dem adaptiven Biasschaltkreis eine AM-AM-Verzerrung und eine AM-PM-Verzerrung. Die AM-AM-Verzerrung des Leistungsverstärkers (8A) ist verbessert, weil der adaptive Biasschaltkreis bewirkt, dass die AM-AM-Verzerrung flacher und konstanter mit der Ausgangsleistung wird, was zu einer verbesserten Kommunikationssystemlinearität, einem niedrigeren EVM (Error Vector Magnitude - Fehlervektorbetrag) und OIP3 führt. Die AM-PM-Verzerrung versus Ausgangsleistung des Leistungsverstärkers (8B) ist verbessert, weil der adaptive Biasschaltkreis bewirkt, dass die AM-PM-Verzerrung flacher und konstanter mit der Ausgangsleistung wird, was den Ausgangsleistungsschnittpunkt OIP3 verbessert.
9 ist ein Graph 900 eines Ausgangsschnittpunkts OIP3 versus Ausgangsleistung. Eine Bahn 904 veranschaulicht den Ausgangsschnittpunkt OIP3 versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers mit dem adaptiven Biasschaltkreis, wie in 6A veranschaulicht. Eine Bahn 902 veranschaulicht den Ausgangsschnittpunkt OIP3 versus Ausgangsleistung des simulierten CMOS-Leistungsverstärkers ohne den adaptiven Biasschaltkreis, wie in 6B veranschaulicht. Wie gezeigt, verbessert der Effekt der Shunt-Widerstandsanordnung und der Floating-Gate-Linearisiereranordnung den Ausgangsschnittpunkt OIP3. Der OIP3 versus Ausgangsleistung des Leistungsverstärkers wird mit dem Linearisierungsschaltkreis aufgrund der Verbesserung der AM-AM- und AM-PM-Verzerrung über die Ausgangsleistung hinweg verbessert.
Testergebnisse für eine Implementierung des neuen adaptiven Biasschaltkreises
10 ist ein ausführliches schematisches Diagramm eines differentiellen 3-fach gestapelten Klasse-A-CMOS-Leistungsverstärkers ohne den neuen adaptiven Biasschaltkreis (keine Linearisierung) gemäß manchen Ausführungsformen. 11 ist ein ausführliches schematisches Diagramm eines differentiellen 3-fach gestapelten Klasse-B-CMOS-Leistungsverstärkers mit dem neuen adaptiven Biasschaltkreis gemäß manchen Ausführungsformen.
Gemessene Werte des OP1dB für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, wie in 10 veranschaulicht, sind minimal 11 dBm und typischerweise 12,2 dBm. Gemessene Werte des OP1dB für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, wie in 11 veranschaulicht, sind minimal 14 dBm und typischerweise 15 dBm.
Gemessene Werte des Leistungsverbrauchs (2 Volt VDD) für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, wie in 10 veranschaulicht, sind typischerweise 98 mW dBm. Gemessene Werte des Leistungsverbrauchs (2 Volt Vdd) für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, wie in 11 veranschaulicht, sind minimal 14 dBm und typischerweise 50 mW.
Der gemessene Wert der Leistungsverstärkereffizienz bei dem P1dB bei 28 GHz für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, wie in 10 veranschaulicht, ist 18%. Gemessene Werte der Leistungsverstärkereffizienz bei dem P1dB bei 28 GHz für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, wie in 11 veranschaulicht, sind minimal 14 dBm und typischerweise 27%.
12A ist ein Graph 1300 des Ausgang-P1dB-Kompressionspunkts versus HF-Frequenzen. Eine Bahn 1302 veranschaulicht den Ausgang-P1dB-Kompressionspunkt versus HF-Frequenzen für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis in 11. Eine Bahn 1304 veranschaulicht den Ausgang-P1dB-Kompressionspunkt versus HF-Frequenzen für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis in 10.
12B ist ein Graph 1310 der Leistungsverstärkereffizienz versus Ausgangsleistung. Eine Bahn 1312 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis (11). Eine Bahn 1314 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis (10).
Wie in 12A und 12B gezeigt, sind der Ausgang-P1dB-Kompressionspunkt und die Effizienzleistungsfähigkeit mit dem neuen adaptiven Biasschaltkreis verbessert. Solche Verbesserungen werden über ein breites Frequenzband erreicht. Der Ausgang-P1 dB in 12A ist mit dem neuen adaptiven Biasschaltkreis um mehr als 2dBm verbessert.
13 ist ein Graph 1420 des Ausgangsschnittpunkts OIP3 versus Ausgangsleistung. Eine Bahn 1401 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis (11) bei 25 GHz. Eine Bahn 1403 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis (10) bei 25 GHz.
Eine Bahn 1402 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis (11) bei 28 GHz. Eine Bahn 1404 veranschaulicht die Leistungsverstärkereffizienz versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis (10) bei 28 GHz. Wie veranschaulicht, verbessert der neue adaptive Biasschaltkreis IM3-Komponenten und den OIP3 bei einer höheren Ausgangsleistung.
14A ist ein Graph 1500 der Intermodulationsverzerrung IM3 versus Ausgangsleistung für unterschiedliche Tonabstände unter Verwendung eines Zweitonsignals für den CMOS-Leistungsverstärker mit dem in 11 veranschaulichten neuen adaptiven Biasschaltkreis. 14B ist ein Graph 1510 des dritten Schnittpunkts OIP3 versus Ausgangsleistung für unterschiedliche Tonabstände unter Verwendung eines Zweitonsignals für den CMOS-Leistungsverstärker mit dem in 11 veranschaulichten neuen adaptiven Biasschaltkreis. Wie gezeigt, kann der neue adaptive Biasschaltkreis eine verbesserte Linearität über unterschiedliche Tonabstände hinweg unterstützen und dementsprechend verbessert der neue adaptive Biasschaltkreis eine Linearität und Effizienz für ein Breitbandsignal.
15A ist ein Graph 1600 einer AM-zu-AM-Verzerrung versus Ausgangsleistung bei näherungsweise 28 GHz. Eine Bahn 1604 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1602 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
15B ist ein Graph 1610 einer AM-zu-PM-Verzerrung versus Ausgangsleistung bei näherungsweise 28 GHz. Eine Bahn 1614 veranschaulicht die AM-zu-PM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1612 veranschaulicht die AM-zu-PM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
15C ist ein Graph 1620 des Stroms versus Ausgangsleistung bei näherungsweise 28 GHz. Eine Bahn 1624 veranschaulicht den Strom versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1622 veranschaulicht den Strom versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
16A ist ein Graph 1700 einer AM-zu-AM-Verzerrung versus Ausgangsleistung bei näherungsweise 38 GHz. Eine Bahn 1704 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung ohne für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1702 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
16B ist ein Graph 1710 einer AM-zu-PM-Verzerrung versus Ausgangsleistung bei näherungsweise 38 GHz. Eine Bahn 1714 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1712 veranschaulicht die AM-zu-AM-Verzerrung versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
16C ist ein Graph 1720 des Stroms versus Ausgangsleistung bei näherungsweise 38 GHz. Eine Bahn 1724 veranschaulicht den Strom versus Ausgangsleistung für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1722 veranschaulicht den Strom versus Ausgangsleistung für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
Die Graphen 1600, 1610, 1700, 1710 aus 15A, 15B, 16A und 16B veranschaulichen eine verbesserte Leistungsfähigkeit bezüglich einer Verzerrung für den neuen adaptiven Schaltkreis. Die Graphen 1620, 1720 aus 15C und 16C veranschaulichen den reduzierten Strom, der für eine Spannungsausgabe unter Verwendung des neuen adaptiven Schaltkreises notwendig ist.
17 ist ein Graph 1800 des S21-Parameters (Vorwärtsspannungsverstärkung) versus Frequenz. Eine Bahn 1804 veranschaulicht den S21-Parameter (Vorwärtsspannungsverstärkung) versus Frequenz für den CMOS-Leistungsverstärker ohne den neuen adaptiven Biasschaltkreis, der in 10 veranschaulicht ist, und eine Bahn 1802 veranschaulicht den S21-Parameter (Vorwärtsspannungsverstärkung) versus Frequenz für den CMOS-Leistungsverstärker mit dem neuen adaptiven Biasschaltkreis, der in 11 veranschaulicht ist.
Anwendungen
Beliebige der hier erörterten Prinzipien und Vorteile können auf andere Systeme angewandt werden und nicht nur auf die oben beschriebenen Systeme. Die Elemente und Vorgänge der verschiedenen oben beschriebenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen bereitzustellen. Manche der oben beschriebenen Ausführungsformen haben Beispiele in Verbindung mit integrierten Sendeempfängerschaltkreisen bereitgestellt. Jedoch können die Prinzipien und Vorteile der Ausführungsformen in Verbindung mit beliebigen anderen Systemen, Einrichtungen oder Verfahren, die aus beliebigen der Lehren hierin Nutzen ziehen können, verwendet werden.
Aspekte dieser Offenbarung können in verschiedenen elektronischen Vorrichtungen implementiert werden. Beispiele für die elektronischen Vorrichtungen können unter anderem Verbraucherelektronikprodukte, Teile der Verbraucherelektronikprodukte, wie etwa Halbleiter-Die- und/oder gekapselte Module, elektronische Testausstattung, Drahtloskommunikationsvorrichtung, Personal-Area-Network-Kommunikationsvorrichtungen, Zellularkommunikationsinfrastruktur, wie etwa eine Basisstation, usw. einschließen. Beispiele für die Verbraucherelektronikprodukte können unter anderem ein Mobiltelefon, wie etwa ein Smartphone, eine anziehbare Rechenvorrichtung, wie etwa eine Smartwatch oder ein Ohrstück, ein Telefon, einen Fernseher, einen Computermonitor, einen Computer, einen Router, ein Modem, einen Handheld-Computer, einen Laptop-Computer, einen Tablet-Computer, einen persönlichen digitalen Assistenten (PDA), eine Mikrowelle, einen Kühlschrank, ein Fahrzeugelektroniksystem, wie etwa ein Automobilelektroniksystem, eine Stereoanlage, einen DVD-Player, einen CD-Player, einen digitalen Musikabspieler, wie etwa einen MP3-Player, ein Radio, einen Camcorder, eine Kamera, wie etwa eine digitale Kamera, einen tragbaren Speicherchip, eine Waschmaschine, einen Trockner, einen Waschtrockner, eine Peripherievorrichtung, eine Uhr usw. einschließen. Ferner können die elektronischen Vorrichtungen unfertige Erzeugnisse aufweisen.
Schlussbemerkungen
Aspekte dieser Offenbarung betreffen einen adaptiven Biasschaltkreis für einen Leistungsverstärker. Der adaptive Biasschaltkreis kann eine Shunt-Widerstandsanordnung und/oder eine Floating-Gate-Linearisiereranordnung aufweisen.
Es sei denn, dass der Kontext Anderes erfordert, sind die Wörter „aufweisen“, „aufweisend“, „einschließen“, „einschließend“ und dergleichen in der gesamten Beschreibung allgemein in einem einschließenden Sinne aufzufassen, im Gegensatz zu einem ausschließenden oder erschöpfenden Sinn; das soll heißen, im Sinne von „einschließlich, aber nicht darauf beschränkt“. Das Wort „gekoppelt“, wie hier allgemein verwendet, verweist auf zwei oder mehr Elemente, die entweder direkt miteinander gekoppelt sein können oder mittels eines oder mehrerer Zwischenelemente gekoppelt sein können. Gleichermaßen verweist das Wort „verbunden“, wie hier allgemein verwendet, auf zwei oder mehr Elemente, die entweder direkt verbunden sein können oder durch ein oder mehr Zwischenelemente verbunden sein können. Zusätzlich sollen sich die Wörter „hier“, „vorstehend“, „nachfolgend“ und Wörter ähnlicher Bedeutung, wenn sie in dieser Anmeldung verwendet werden, auf diese Anmeldung in Gänze und nicht auf irgendwelche bestimmten Teile dieser Anmeldung beziehen. Wo es der Kontext zulässt, können Wörter in der obigen ausführlichen Beschreibung gewisser Ausführungsformen, die den Singular oder den Plural verwenden, auch jeweils den Plural oder den Singular einschließen. Das Wort „oder“ soll mit Bezug auf eine Liste von zwei oder mehr Einträgen allgemein alle der folgenden Interpretationen des Worts einschließen: irgendeiner der Listeneinträge, alle der Listeneinträge und jegliche beliebige Kombination der Listeneinträge.
Außerdem soll konditionelle Sprache, die hier verwendet wird, wie zum Beispiel, unter anderen, „kann“, „könnte“, „z. B.“, „zum Beispiel“, „wie etwa“ und dergleichen, außer wenn speziell Anderes angegeben ist oder in dem Zusammenhang, wie er verwendet wird, anders verstanden wird, im Allgemeinen vermitteln, dass bestimmte Ausführungsformen bestimmte Merkmale, Elemente und/oder Zustände aufweisen, während andere Ausführungsformen sie nicht aufweisen. Somit ist derartige konditionale Sprache nicht allgemein dafür vorgesehen, zu implizieren, dass Merkmale, Elemente und/oder Zustände in irgendeiner Weise für eine oder mehrere Ausführungsformen erforderlich sind, oder dass eine oder mehrere Ausführungsformen notwendigerweise eine Logik zum Entscheiden aufweisen, ob diese Merkmale, Elemente und/oder Zustände in einer bestimmten Ausführungsform enthalten oder durchzuführen sind.
Während gewisse Ausführungsformen beschrieben worden sind, sind diese Ausführungsformen lediglich beispielhaft präsentiert worden und sollen den Schutzumfang der Offenbarung nicht beschränken. Tatsächlich können die hier beschriebenen neuartigen Verfahren, Einrichtungen und Systeme in einer Vielzahl von Formen ausgeführt werden; des Weiteren können verschiedene Auslassungen, Substitutionen und Änderungen an der Form der hier beschriebenen Verfahren, Einrichtungen und Systeme vorgenommen werden, ohne von dem Wesen der Offenbarung abzuweichen. Beispielsweise können hier beschriebene Schaltkreisblöcke entfernt, bewegt, hinzugefügt, unterteilt, kombiniert und/oder modifiziert werden. Jeder dieser Schaltkreisblöcke kann in einer Vielzahl unterschiedlicher Arten implementiert werden. Die begleitenden Ansprüche und ihre Äquivalente sollen beliebige solcher Formen oder Modifikationen abdecken, die in den Schutzumfang und das Wesen der Offenbarung fallen würden.

Claims

Biasschaltkreis für einen Leistungsverstärker zum Verbessern einer Linearisierung eines Biassanstiegs für den Leistungsverstärker, wobei der Biasschaltkreis Folgendes aufweist: einen Feldeffekttransistor (FET); eine Linearisiereranordnung, die dazu ausgebildet ist, einen Gate-Anschluss des FET floatend zu machen, um ein Biassignal mit quadratischem Anstieg zu erzeugen; und eine Widerstandsanordnung, die elektrisch mit der Linearisiereranordnung parallel verbunden ist, wobei die Widerstandsanordnung dazu ausgebildet ist, einen linearen Term zu dem Biassignal hinzuzufügen, wobei die Linearisiereranordnung und die Widerstandsanordnung dazu ausgebildet sind, das Biassignal an einem Eingang des Leistungsverstärkers bereitzustellen; wobei die Linearisiereranordnung eine Floating-Gate-Linearisiereranordnung ist, die den FET aufweist, wobei der FET einen ersten Anschluss, einen zweiten Anschluss und den Gate-Anschluss aufweist, wobei der Gate-Anschluss elektrisch mit einem ersten Ende eines ersten Widerstands verbunden ist und wobei der erste Anschluss des ersten FET elektrisch mit einem ersten Knoten verbunden ist, wobei der erste Knoten elektrisch mit dem Eingang des Leistungsverstärkers verbunden ist.
Biasschaltkreis nach Anspruch 1, wobei die Widerstandsanordnung eine Shunt-Widerstandsanordnung ist, die einen zweiten Widerstand aufweist, wobei ein erstes Ende des zweiten Widerstands elektrisch mit dem ersten Knoten verbunden ist.
Biasschaltkreis nach Anspruch 2, wobei ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden ist.
Biasschaltkreis nach Anspruch 2 oder 3, wobei ein zweiter Knoten elektrisch mit dem zweiten Anschluss des FET, einem ersten Ende eines Kondensators und einem ersten Ende eines dritten Widerstands verbunden ist.
Biasschaltkreis nach Anspruch 4, wobei ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden ist, eine zweite Spannungsquelle elektrisch mit dem zweiten Ende des ersten Widerstands verbunden ist, eine dritte Spannungsquelle elektrisch mit einem zweiten Ende eines dritten Widerstands verbunden ist und wobei die erste Spannungsquelle, die zweite Spannungsquelle und die dritte Spannungsquelle unterschiedlich sind.
Biasschaltkreis nach Anspruch 5, wobei Werte der ersten Spannungsquelle, der zweiten Spannungsquelle und der dritten Spannungsquelle auf einer ausgewählten Klasse von Leistungsverstärkern basieren.
Biasschaltkreis nach Anspruch 6, wobei ein Wert des ersten Widerstands und/oder des zweiten Widerstands und/oder des dritten Widerstands und/oder des Kondensators und/oder des FET auf der ausgewählten Klasse von Leistungsverstärkern basieren.
Biasschaltkreis nach einem der Ansprüche 4 bis 7, wobei ein zweites Ende des zweiten Widerstands elektrisch mit einer ersten Spannungsquelle verbunden ist, eine zweite Spannungsquelle elektrisch mit dem zweiten Ende des ersten Widerstands verbunden ist, eine dritte Spannungsquelle elektrisch mit einem zweiten Ende eines dritten Widerstands verbunden ist und wobei wenigstens zwei der ersten Spannungsquelle, der zweiten Spannungsquelle und der dritten Spannungsquelle verbunden sind.
Biasschaltkreis nach einem der Ansprüche 4 bis 8, wobei ein zweites Ende des Kondensators elektrisch mit Masse verbunden ist.
Biasschaltkreis nach einem vorhergehenden Anspruch, wobei der Leistungsverstärker ein CMOS-Leistungsverstärker ist.
Biasschaltkreis für einen Leistungsverstärker zum Steuern eines Biasanstiegs für einen Leistungsverstärker bereitgestellt, wobei der Biasschaltkreis eine Linearisiereranordnung aufweist, die elektrisch mit einem Eingang des Leistungsverstärkers parallel mit einem MOSFET verbunden ist, wobei die Linearisiereranordnung dazu ausgebildet ist, eine Linearität eines Biasanstiegs für den Leistungsverstärker zu verbessern; wobei die Linearisiereranordnung eine Floating-Gate-Linearisiereranordnung ist, die einen ersten FET aufweist, wobei der erste FET einen ersten Anschluss, einen zweiten Anschluss und einen Gate-Anschluss aufweist, wobei der Gate-Anschluss elektrisch mit einem ersten Ende eines zweiten Widerstands verbunden ist und wobei ein erster Knoten elektrisch mit einem Eingang des Leistungsverstärkers, dem ersten Anschluss des ersten FET und einer Wechselspannungsquelle verbunden ist.
Biasschaltkreis nach Anspruch 11, wobei der Strom während eines negativen Halbzyklus der Wechselspannungsquelle von dem zweiten Anschluss zu dem ersten Anschluss des ersten FET propagiert und der Strom während eines positiven Halbzyklus der Wechselspannungsquelle von dem ersten Anschluss zu dem zweiten Anschluss des ersten FET propagiert.
Biasschaltkreis nach Anspruch 11 oder 12, wobei die Linearisiereranordnung ferner einen zweiten FET aufweist, der mit dem ersten FET parallel verbunden ist.
Biasschaltkreis für einen Leistungsverstärker zum Steuern eines Biasanstiegs für einen Leistungsverstärker bereitgestellt, wobei der Biasschaltkreis eine Linearisiereranordnung aufweist, die elektrisch mit einem Eingang des Leistungsverstärkers parallel mit einem MOSFET verbunden ist, wobei die Linearisiereranordnung dazu ausgebildet ist, eine Linearität eines Biasanstiegs für den Leistungsverstärker zu verbessern, wobei der Biasschaltkreis einen Betrag des Eingangs für den Leistungsverstärker während eines negativen Halbzyklus einer Wechselspannungsquelle verringert und wobei der Biasschaltkreis einen Betrag des Eingangs für den Leistungsverstärker während eines positiven Halbzyklus der Wechselspannungsquelle erhöht.