CN104821793B - 信号放大器、电子装置及其形成方法 - Google Patents

Abstract

本公开提供了一种信号放大器和电子装置及其形成方法，该信号放大器，包括共源共栅级，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管，所述第一晶体管的栅极与第一电容器相连接，其中所述第一电容器的电容被配置成与第一晶体管的栅极‑漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

Description

信号放大器、电子装置及其形成方法

相关申请的交叉引用

本申请要求于2014年2月4日提交的美国临时专利申请No.61/935,592以及2014年2月12日提交的美国临时专利申请No.61/938,991的权益，其全部公开内容通过引用被合并于此。

技术领域

本公开总体涉及放大器，更具体而言，涉及高线性低功耗的信号放大器。

背景技术

随着更多功能被集成入无线集成电路(IC)，电流损耗变得更加关键。通常瓶颈在于在驱动器/功率放大器中的电流损耗。另一方面，对于信号放大器而言，信号放大的线性度尤为重要。

T.Sowlati等人在IEEE Journal of Solid-State Circtuis，Vol.38，No.8，pp.1318-1324中公开的“A 2.4-GHz 0.18-m CMOS Self-Biased Cascode PowerAmplifier”中示出了一种浮置栅极偏置共源共栅放大器，该放大器的电路在图1中示出，其通常用于功率放大器中以提高输出功率，但该放大器线性度交差并且容易失真，同时功耗较大。

T.W.Kim等人在IEEE Journal of Solid-State Circtuis，Vol.39，No.1，pp.223-229中公开的“Highly Linear Receiver Front-End Adopting MOSFET”中示出了一种使用MGTR进行跨导级抵消的放大器电路，该放大器的电路在图2中示出，该放大器电路使用工作在同区域中的晶体管以通过抵消三阶非线性来提高线性度，但该放大器电路效率较低，功耗较大。

因此，有必要对现有技术中的上述缺陷进行改进以至少克服现有技术中的至少一些技术问题。

发明内容

本文的目的在于解决放大器中的功率损耗问题。为此，本文的实施例提供了一种新型放大器结构。

根据本公开的一个方面，提供了一种信号放大器，包括共源共栅级，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管，所述第一晶体管的栅极与第一电容器相连接，其中所述第一电容器的电容被配置成与第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

根据本公开的另一方面，提供一种电子装置，其包括上述的信号放大器。

根据本公开的又一方面，提供一种用于形成信号放大器的方法，包括：提供共源共栅极，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管；提供第一电容器，所述第一晶体管的栅极与第一电容器相连接；以及将所述第一电容器的电容配置成与所述第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

根据本公开的又一方面，提供一种用于形成电子装置的方法，包括：在所述电子装置中提供上述的信号放大器。

通过使用根据本公开的信号放大器，可以减小功耗。

附图说明

参考如下附图和描述可以更好地理解本公开。图中的部件并不必须按比例，相反，重点放在了图示本公开的原理上。此外，在图中，相同的参考号指代对应的部分。在附图中：

图1示出了现有技术中的放大器电路的一个示例；

图2示出了现有技术中的放大器电路的另一示例；

图3示出了共源共栅放大器电路的一个示例；

图4示出了根据本公开的一个实施例的共源共栅放大器电路的一个示例；

图5示出了图4中的放大器的跨导晶体管的栅极和漏极上的电压信号的示意图；

图6示出了28nm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图。

图7示出了60nm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图。

图8示出了0.18μm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图；以及

图9示出了根据本公开的另一实施例的共源共栅放大器电路的一个示例。

具体实施方式

现在下文描述中阐述某些具体细节以便提供对本公开的主题内容的各种方面的透彻理解。然而在不具有这些具体细节的情形下仍然可以实现本公开的主题内容。

除非上下文另有要求，否则在说明书和所附权利要求书全文中，词语“包括”将解释成开放式包含意义，也就是说，解释为“包括但不限于”。

在本说明书全文中引用“一个实施例”或者“实施例”意味着结合该实施例描述的特定特征、结构或者特性包含于至少一个实施例中。因此，在本说明书全文中各处出现表达“在一个实施例中”或者“在实施例中”未必都是指相同方面。另外，可以在本公开内容的一个或者多个方面中以任何适当方式组合特定特征、结构或者特性。

现在将详细地参照其一个或多个示例被图示在图中的各种实施例。每个示例通过说明的方式提供，并且不意在作为本发明的限制。例如，图示或描述为一个实施例的一部分的特征可以关于或连同其它实施例使用以产生又一实施例。旨在本发明包括这样的修改和变化。使用特定语言描述了示例，这不应被解释为限制所附权利要求的范围。附图不是按比例的，并且仅为了说明性目的。为了清楚起见，如果不另外声明，在不同附图中相同的单元或制造步骤已经由相同的附图标记指定。

例如，在发射器中使用的放大器设计中，通常使用具有共源共栅级的跨导级放大器。通常，跨导级采用A类或AB类偏置电压以获得良好的线性，共源共栅级通常被偏置在固定的栅极电压，而这通常导致较大的电流消耗。

例如，在图3所示的示例中，示出了这样一种信号放大器，其包括跨导级晶体管M1以及与其形成共源共栅级的晶体管M2。跨导级包括电容器C1、电阻器R1、NMOS(N型金属氧化物半导体)器件M2、电感器L1和深n阱(DNW)寄生二极管D2，其中电容器C1的一端和电阻器R1的一端分别耦合至输入端rfin和电压Vcs，电容器C1的另一端、以及电阻器R1的一端均耦合至NMOS器件M1的栅极，NMOS器件M1的源极和电感器L1的一端耦合在一起，电感器L1的另一端接地，NMOS器件M1的体电极连接至DNW寄生二极管D2的正电极，并且DNW寄生二极管的负电极连接至电压VDD1P8V。

在图3中，共源共栅级包括电阻器R2、电容器C2、NMOS器件M2、寄生电阻R3、DNW寄生二极管D1、电感器L2、电容器C3和电容器C4，其中NMOS器件M2的源极耦合至跨导级的NMOS器件M1的漏极，电阻器R2的一端耦合至电压Vcas，电容器C2的一端耦合至DNW寄生二极管D2的正电极，电阻器R2的另一端、以及电容器C2的另一端耦合至NMOS器件M2的栅极，NMOS器件M2的体电极连接至DNW寄生二极管D1的正极，DNW寄生二极管D1的负电极连接至电压VDD1P8V，电感器L2的一端和电容器C4的一端耦合在一起并且连接至电压VDD1P8V，电容器C3的一端耦合至输出端子rfout，电感器L2的另一端、电容器C4的另一端和电容器C3的另一端耦合至NMOS器件M2的漏极。

在图3所示的配置中，NMOS器件M2被提供固定栅极偏置电压，并且NMOS器件M1在A类偏置电压下工作。晶体管M1通过电容器C1和电阻器R1形成的射频输入网络来接收射频信号rfin。如上所述，晶体管M1通常以A类偏置电压工作，例如晶体管M1的栅极电压与晶体管M1的阈值电压之差通常在150mV之上。电容器C1用于去除射频信号rfin中直流分量，而电阻器R1接收Vcs以向晶体管M1提供适当的栅极电压。晶体管M2通过电阻器R2和电容器C2接收固定栅极偏置电压，并且通过由电感器L2、电阻器C4和电容器C3构成的输出匹配网络来输出经放大的信号rfout。在图3的共源共栅配置中，晶体管M1是薄栅氧NMOS晶体管(高性能，但击穿电压较低)，晶体管M2是厚栅氧NMOS晶体管(击穿电压高，但性能较差)。在图3所示的半导体器件中，二极管D1和D2是深n阱二极管，其分别对应半导体器件中的晶体管M1和M2所在的深n阱与p型半导体区域形成的寄生二极管。本领技术人员可以理解，晶体管M1和M2也可以是PMOS晶体管和厚栅氧PMOS晶体管，在此情形下，本领域技术人员根据上述教导对晶体管M1和M2组成的PMOS共源共栅级进行适配以实现与针对NMOS共源共栅级描述的相同技术效果，这易于为本领域技术人员所实现。

虽然图3中的电路配置改进了例如跨导级中的三阶非线性，但是图3中的电路配置因晶体管M1以A类偏置电压工作而消耗了较大的电流，使得功率消耗增加。

发明人通过研究发现，可以通过配置共源共栅信号放大器来减小放大器的功率消耗。例如，图3中所示的放大器电路由于跨导级晶体管M1以A类偏置电压工作，因此消耗了较多的功率。相比于以A类偏置电压工作而言，以B类偏置电压工作的晶体管可以消耗较少的功率。然而，当图3中的共源共栅放大器中的晶体管M1直接以B类偏置电压工作时，放大器的线性度下降的较多。

发明人通过研究发现，这是因为晶体管M2的栅极电压通常为固定栅极偏置电压，并且该固定栅极偏置电压难于适当偏置。为此，申请人提出一种新型放大器电路配置，图4示出了根据本公开的一个实施例的放大器电路配置。

参见图4，图4中的电路配置与图3中的电路配置相似，不同之处在于图4中的晶体管M1以诸如0V左右的B类偏置电压工作，并且在设计电路时考虑厚栅氧晶体管M2的栅极-漏极之间的寄生电容Cgd。虽然在图3中的厚栅氧晶体管M2的栅极-漏极之间也存在寄生电容Cgd，但是当图3中的放大器以A类偏置电压工作时电容器C2的电容通常较大，使得Cgd的影响可以忽略。当放大器以B类偏置电压工作时厚栅氧晶体管M2的栅极漏极之间的寄生电容Cgd会对放大器的线性度有较大影响，尤其是当半导体器件(例如晶体管M1和M2)以深亚微米沟道节点(例如60nm或60nm以下)工艺制造时，影响较大。申请人通过研究发现可以通过适当配置图4中的电容器C2的电容值，使得电容器C2与寄生电容Cgd可以合理分压，从而实现在厚栅氧晶体管M2的栅极处的浮置栅极偏置电压。晶体管M2栅极电压摆幅增加会引起晶体管M1漏极电压摆幅增加，当晶体管M1漏极电压摆幅达到一个较大值时，晶体管M1的线性度会有明显的提高，从而使放大器在B类偏置电压下也可以实现高线性度。

参见图5，图5示出了图4中的放大器的跨导晶体管的栅极和漏极上的电压信号的示意图。由图5可以，rfin信号经过图4中的电容器和电阻器R1组成的输入网络之后作为Vg1被提供给跨导晶体管M1的栅极，该信号被放大为跨导晶体管M1的漏极上的电压信号Vd。

对于信号放大器而言，k因子是重要的。k因子被如下定义：

其中，Vd1_pp表示晶体管M1的漏极电压振幅，Vg1_pp表示晶体管M1的栅极电压振幅，Vd1_max表示晶体管M1的漏极电压的最大值，Vd1_min表示晶体管M1的漏极电压的最小值，Vg1_max表示晶体管M1的栅极电压的最大值，Vg1_min表示晶体管M1的栅极电压的最小值。

图6是28nm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图。从图6中可以看出，在跨导级晶体管M1的亚阈值区域(Vgs＜Vth≈0.68V，其中Vgs是晶体管M1的栅极-源极电压，Vth是跨导级晶体管M1的器件栅源阈值电压)中，当k＝1～3时，跨导gm3近似为0，而在器件饱和工作区中，当k＝0～1时，获得理想的跨导gm3线性度。

图7是60nm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图。图8是0.18μm沟道工艺制造的图4中的跨导级晶体管M1的k值比对跨导gm3的示意图。将图7与图8相比较可以看出，由于跨导晶体管M1的漏极的电压摆动引起的跨导gm3的改变在长沟道器件的情形中非常小。因此，图4中放大器电路中的跨导晶体管M1优选实现为深亚微米沟道器件，例如晶体管M1的沟道长度优选为60nm或60nm以下，诸如28nm。

根据本发明的图4的实施例的放大器电路可以例如减小电流消耗。例如该有益效果可以通过下表示出：

在上表中可以看出，同样在6dBm输出的情形下，使用现有技术的放大器消耗的总电流为33.624mA，而使用根据本公开的图4中的电路示例可以获得20.566mA的电流。相比而言，电流减小了23.3％。

通过使用根据本公开的图4中的电路示例也可以改进信号的线性度，这在下表中示出：

从上表可以看出，使用根据本公开的实施例的技术的E-UTRA_low1从现有技术的-43.81改进至-51.72，而E-UTRA_high1则从现有技术的-43.89改进至-50.98。

图9是根据本公开的另一实施例的共源共栅放大器电路的一个示例。图9中的示例可以进一步降低放大器功耗。与图4中所示的实施例相比，图9中的示例对跨导级晶体管M1进行修改，例如使用互补gm级替代图4中的跨导级gm。如图9所示，该超低功率线性放大器包括互补gm级及浮动栅极偏置共源共栅级。其中，互补gm级包括PMOS器件M_1p和NMOS器件M_1n，其中PMOS器件M_1p的源极例如可以连接到1.2V的电压V_DD1P2V，NMOS器件M_1n的源极接地，PMOS器件M_1p的漏极和NMOS器件M_1n的漏极在节点D耦合在一起，PMOS器件M_1p的栅极和NMOS器件M_1n的栅极耦合造一起并且连接到自偏置或分割偏置电压，其中射频信号rfin经由电容器C1和C5分别连接到自偏置或分割偏置电压。浮动栅极偏置共源共栅级包括浮置栅极NMOS器件M₂、电感器L₂、电容器C₃和电容器C₄，其中，浮置栅极NMOS器件M₂的源极耦合到节点D，该节点D与PMOS器件M_1p的漏极和NMOS器件M_1n的漏极相耦合；电感器L₂的一端、电容器C₃的一端和电容器C₄的一端耦合在一起并连接到浮置栅极NMOS器件M₂的漏极，电感器L₂的另一端和电容器C₄的另一端耦合在一起并连接到1.8V的电压V_DD1P8V，电容器C₃的另一端耦合到超低功率线性放大器的输出端。

根据本发明的一个实施例，流经NMOS器件M_1n的栅极和漏极的电流I由互补gm级确定；互补(PMOS器件和NMOS器件堆叠的)gm级重复使用相同的电流，以提高gm增益；同时，Cgsn中的非线性可以由Cgsp抵消，因此放大器的非线性将受控于gm级。

根据本发明的一个实施例，使用浮置栅极偏置共源共栅放大器，其控制在互补gm漏极的电压摆动，所以在gm级中的PMOS器件和NMOS器件中的第三级gm非线性被最小化。

图9中所示的实施例的优点是：

(i)如图1所示可以看出，与传统共源共栅放大器相比，节约功率：

P_saving＝1.8×I-[1.8×(1-K)×I+1.2×K×I]＝0.6K×I，

其中I为流经NMOS器件M_1n的栅极和漏极的电流，其由互补gm级确定，K是流经PMOS器件M_1p的栅极和漏极的电流与流经NMOS器件M_1n的栅极和漏极的电流的比值；

(ii)增益增加因数为

gbst＝(gmn+gmp×K)/gmn，

由于gmp≈gmn，所以gbst≈(1+K)，

假如进一步在相同的电流损耗下比较，增加因数还会更大。

当实施本发明时，需要考虑到，为了抵消掉非线性Cgs，必须以Cgs非线性不会限制总的放大器线性的方式，相应地确定在gm级中的PMOS器件M_1p和NMOS器件M_1n的尺寸。

此外，还需要考虑，通过控制与在互补gm漏极的电压摆动成对的、在P/N gm器件中的B类偏置，最小化第三次gm非线性。

此外，还需要考虑，共源共栅器件尺寸提供低阻抗，所以在节点D的电压动很小。这克服了在基于反相器的放大器中的输出摆动限制。

根据本公开的信号放大器可以应用于多种电子装置中，例如智能手机、平板电脑、计算机、可穿戴电子设备以及需要使用信号放大器的其它一些电子装置。

在本公开的另一方面，提供了一种用于形成信号放大器的方法，包括：提供如上所述的共源共栅极，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管M2；提供第一电容器C2，所述第一晶体管M2的栅极与第一电容器C2相连接；以及将所述第一电容器C2的电容配置成与所述第一晶体管M2的栅极-漏极寄生电容适配，使得所述第一晶体管M2以浮置栅极偏置电压工作。

可选地，将所述跨导级配置成以B类偏置电压工作。

可选地，该方法还包括：提供射频输入网络；将所述射频输入网络配置成接收射频输入信号并且耦合至所述跨导级的输入，其中所述射频输入网络由电阻器R1和电容器C1组成。

可选地，该方法还包括：提供输出匹配网络，所述输出匹配网络位于所述第一晶体管和所述信号放大器的输出端之间，其中所述输出匹配网络由电感器L2和电容器C3、C4组成。

可选地，所述跨导级是第二晶体管M1，其中所述第一晶体管M2和所述第二晶体管M1的导电类型相同。

可选地，所述跨导级是互补跨导级，所述互补跨导级包括串联连接的PMOS晶体管M_1p和NMOS晶体管M_1n，其中将所述PMOS晶体管M_1p和所述NMOS晶体管M_1n的栅极配置成接收自偏置或分割偏置电压。

可选地，将所述第一晶体管的沟道尺寸提供为小于或等于60nm。

根据本公开的另一方面，提供一种用于形成电子装置的方法，包括：在电子装置中提供上述的信号放大器。

已经出于图示的目的阐述了本发明的各种实施例的描述，但并不旨在于穷尽列举或限于所公开的实施例。在不脱离所述实施例的精神和范围的情况下，许多修改和变型对于本领域普通技术人员将是显而易见的。选择这里使用的术语，以最佳地解释与市场上发现的技术相比的实施例、实施应用或技术改进的原理，或者以使得本领域其它普通技术人员能够理解这里公开的实施例。

Claims (20)

1.一种信号放大器，包括共源共栅级，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管，所述第一晶体管的栅极与第一电容器的一端连接，所述第一晶体管的体电极与第一寄生二极管的正电极连接，所述跨导级包括第二晶体管，所述第二晶体管的体电极与第二寄生二极管的正电极连接，所述第一电容器的另一端也与所述第二寄生二极管的正电极连接，所述第一寄生二极管的负电极与所述第二寄生二极管的负电极连接并且被提供直流电源电压，其中所述第一电容器的电容被配置成与所述第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

2.根据权利要求1所述的信号放大器，其中所述跨导级被配置成以B类偏置电压工作。

3.根据权利要求1所述的信号放大器，还包括射频输入网络，所述射频输入网络被配置成接收射频输入信号并且耦合至所述跨导级的输入。

4.根据权利要求3所述的信号放大器，其中所述射频输入网络由电阻器和电容器组成。

5.根据权利要求1所述的信号放大器，还包括输出匹配网络，所述输出匹配网络位于所述第一晶体管和所述信号放大器的输出端之间。

6.根据权利要求5所述的信号放大器，其中所述输出匹配网络由电感器和电容器组成。

7.根据权利要求1所述的信号放大器，其中所述第一晶体管和所述第二晶体管的导电类型相同。

8.一种信号放大器，包括共源共栅级，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管，所述第一晶体管的栅极与第一电容器的一端连接，所述第一电容器的另一端接地，其中所述跨导级是互补跨导级，所述互补跨导级包括串联连接的PMOS晶体管和NMOS晶体管，其中所述PMOS晶体管的栅极和所述NMOS晶体管的栅极被配置成接收自偏置或分割偏置电压，所述PMOS晶体管的漏极和所述NMOS晶体管的漏极与所述第一晶体管的源极连接，所述第一电容器的电容被配置成与所述第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

9.根据前述权利要求中任一项所述的信号放大器，其中所述第一晶体管的沟道尺寸小于或等于60nm。

10.一种电子装置，包括根据前述权利要求中任一项所述的信号放大器。

11.一种用于形成信号放大器的方法，包括：

提供共源共栅极，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管；

提供第一电容器，所述第一晶体管的栅极与第一电容器的一端相连接，所述第一晶体管的体电极与第一寄生二极管的正电极连接；

其中所述跨导级包括第二晶体管，所述第二晶体管的体电极与第二寄生二极管的正电极连接，所述第一电容器的另一端也与所述第二寄生二极管的正电极连接，所述第一寄生二极管的负电极与所述第二寄生二极管的负电极连接并且被提供直流电源电压；以及

将所述第一电容器的电容配置成与所述第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

12.根据权利要求11所述的方法，其中将所述跨导级配置成以B类偏置电压工作。

13.根据权利要求12所述的方法，还包括：

提供射频输入网络；

将所述射频输入网络配置成接收射频输入信号并且耦合至所述跨导级的输入。

14.根据权利要求13所述的方法，其中所述射频输入网络由电阻器和电容器组成。

15.根据权利要求11所述的方法，还包括：

提供输出匹配网络，所述输出匹配网络位于所述第一晶体管和所述信号放大器的输出端之间。

16.根据权利要求15所述的方法，其中所述输出匹配网络由电感器和电容器组成。

17.根据权利要求11所述的方法，其中所述第一晶体管和所述第二晶体管的导电类型相同。

18.一种用于形成信号放大器的方法，包括：

提供共源共栅极，所述共源共栅级包括跨导级和与所述跨导级串联连接的第一晶体管；

提供第一电容器，所述第一晶体管的栅极与第一电容器的一端相连接，所述第一电容器的另一端接地；

其中所述跨导级是互补跨导级，所述互补跨导级包括串联连接的PMOS晶体管和NMOS晶体管，其中将所述PMOS晶体管的栅极和所述NMOS晶体管的栅极配置成接收自偏置或分割偏置电压，所述PMOS晶体管的漏极和所述NMOS晶体管的漏极与所述第一晶体管的源极连接，所述第一电容器的电容被配置成与所述第一晶体管的栅极-漏极寄生电容适配，使得所述第一晶体管以浮置栅极偏置电压工作。

19.根据权利要求11-18中任一项所述的方法，其中所述第一晶体管的沟道尺寸小于或等于60nm。

20.一种用于形成电子装置的方法，包括：

在所述电子装置中提供根据权利要求11-19中任一项所述的信号放大器。