CN115549608A

CN115549608A - 集成高线性度cmos功率放大器

Info

Publication number: CN115549608A
Application number: CN202211228376.9A
Authority: CN
Inventors: 邓昊培; 张京华; 肖建宏
Original assignee: Core Wing Information Technology Shenzhen Co ltd; Xinyi Information Technology Shanghai Co ltd
Current assignee: Core Wing Information Technology Shenzhen Co ltd; Xinyi Information Technology Shanghai Co ltd
Priority date: 2022-10-09
Filing date: 2022-10-09
Publication date: 2022-12-30

Abstract

本发明提供了一种集成高线性度CMOS功率放大器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，第一NMOS管的栅极与第二NMOS管的栅极相连通，第三NMOS管的栅极与第四NMOS管的栅极相连通，第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极与第四NMOS管的源极相连并接地，第一NMOS管的漏极和第三NMOS管的漏极均与第五NMOS管的源极相连，第二NMOS管的漏极和第四NMOS管的漏极均与第六NMOS管的源极相连通，第五NMOS管的栅极和第六NMOS管的栅极相连并连接偏置电压。本发明采用交叉互补差分结构，能够减小非线性的产生，且所述CMOS功率放大器产生的AMPM失真随工艺波动小。

Description

集成高线性度CMOS功率放大器

技术领域

本发明涉及无线通信技术领域，尤其涉及一种集成高线性度CMOS功率放大器。

背景技术

在理想的线性功率放大器(PA)中，输入输出之间的相位差应该是零或者常数，即输出信号只是输入信号经过幅度放大和加入一定的延时。在实际PA中，由于其非线性的影响，会发生AMAM失真和AMPM失真。AMAM失真是指输出信号和输入信号幅度上的失真，比如当输入信号摆幅进入阈值电压之下或者饱和电压之上时，输出电压信号就会发生截断或削顶，即为AMAM失真。AMPM失真是指，非线性PA输入信号幅度上的变化，导致了输出和输入信号之间的相位差的变化。

图1为现有技术的CMOS功率放大器的电路示意图，参照图1，现有技术的CMOS功率放大器采用传统差分结构，射频信号从RFin_N入口和RFin_P入口传入并从RFout_P出口和RFout_N出口传出。差分信号是指某一时刻，输入信号在Rfin_P端口是正摆幅，在Rfin_N端口是负摆幅。差分结构中，输入信号Vrfin＝Vrfin_p-Vrfin_n,输出信号Vrfout＝Vrfout_p-Vrfout_n，增益G＝Vrfin/Vrfout，图2为现有技术的差分结构中增益幅值和输出功率的关系图，图3为现有技术的差分结构中增益相位和输出功率的关系图，由于金属氧化物半导体场效应晶体管(CMOSMOSFET)器件本身的特性，比如等效电容随输入或输出功率变化等，造成实际CMOSPA的AMAM、AMPM会跟理想PA的曲线有距离。

此种结构下，CMOS功率放大器的输入等效电容通常随输入功率变化较大，这是非线性(AMPM)的主要来源之一。这在低压(小于2V)情况下更加明显，因为低压下，为了达到所需要的输出功率，需要更大的CMOS功率放大器尺寸来提供更大的电流，尺寸越大，AMPM越明显。

因此，有必要提供一种新型的CMOS功率放大器以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种集成高线性度CMOS功率放大器，在低压下能够减小CMOS功率放大器非线性的产生，且所述CMOS功率放大器产生的AMPM失真随工艺波动小。

为实现上述目的，本发明的所述集成高线性度CMOS功率放大器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连通，所述第三NMOS管的栅极与所述第四NMOS管的栅极相连通，所述第一NMOS管的源极、所述第二NMOS管的源极、所述第三NMOS管的源极与所述第四NMOS管的源极相连并接地，所述第一NMOS管的漏极和所述第三NMOS管的漏极均与所述第五NMOS管的源极相连，所述第二NMOS管的漏极和所述第四NMOS管的漏极均与所述第六NMOS管的源极相连通，所述第五NMOS管的栅极和所述第六NMOS管的栅极相连并连接偏置电压。

本发明COMS功率放大器的有益效果在于：能够减小CMOS功率放大器非线性的产生，能够减小输出和输入信号之间的相位差的变化，使得CMOS功率放大器能够适应更大的电压范围，且所述CMOS功率放大器产生的AMPM失真随工艺波动小。

可选地，所述CMOS功率放大器包括还包括第一电阻和第二电阻，所述第二NMOS管的源极与所述第一电阻一端相连，所述第三NMOS管的源极与所述第二电阻一端相连，所述第一NMOS管的源极、所述第一电阻的另一端、所述第二电阻的另一端与所述第四NMOS管的源极相连并接地。其有益效果在于：能够减小电流消耗，而不影响CMOS功率放大器的整体效率。

附图说明

图1为现有技术的CMOS功率放大器的电路示意图；

图2为现有技术的差分结构中增益幅值和输出功率的关系图；

图3为现有技术的差分结构中增益相位和输出功率的关系图；

图4为一些实施例中CMOS功率放大器的电路示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

针对现有技术存在的问题，本发明的实施例提供了一种集成高线性度CMOS功率放大器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连通，所述第三NMOS管的栅极与所述第四NMOS管的栅极相连通，所述第一NMOS管的源极、所述第二NMOS管的源极、所述第三NMOS管的源极与所述第四NMOS管的源极相连并接地，所述第一NMOS管的漏极和所述第三NMOS管的漏极均与所述第五NMOS管的源极相连，所述第二NMOS管的漏极和所述第四NMOS管的漏极均与所述第六NMOS管的源极相连通，所述第五NMOS管的栅极和所述第六NMOS管的栅极相连并连接偏置电压。

所述第二NMOS管与所述第三NMOS管采用交叉对方式，所述第一NMOS管与所述第二NMOS管、所述第三NMOS管与所述第四NMOS管为互补对，所述第一NMOS管、所述第四NMOS管、第五NMOS管与所述第六NMOS管构成差分结构，此种连接方式称为交叉互补差分结构，本发明的交叉互补差分结构使得所述第一NMOS管与所述第二NMOS管产生相反方向的寄生电容，使得第三NMOS管与所述第四NMOS管产生相反方向的寄生电容。由于NMOS管会产生寄生电容，而第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管所产生的寄生电容就表现为CMOS功率放大器的等效电容，当输入功率变化更大时，CMOS功率放大器的等效电容的变化便会更大，CMOS功率放大器的非线性就越明显，本发明采用此结构能够使所述CMOS功率放大器中NMOS管产生的寄生电容相互抵消，使得COMS功率放大器的等效电容随输入功率变化减小，从而能够减小CMOS功率放大器非线性的产生，能够减小输出和输入信号之间的相位差的变化。当COMS功率放大器在低压应用场景时，要求COMS功率放大器在低于2V低压下也要正常工作。由于在低压情况下，CMOS功率放大器的输入等效电容通常随输入功率变化比在高压情况下更大，因此，本发明的交叉互补差分结构能够使CMOS功率放大器在低压情况下也能够减小非线性的产生，使得CMOS功率放大器能够适应更大的电压范围。

一些实施例中，所述CMOS功率放大器包括还包括第一电阻和第二电阻，所述第二NMOS管的源极与所述第一电阻一端相连，所述第三NMOS管的源极与所述第二电阻一端相连，所述第一NMOS管的源极、所述第一电阻的另一端、所述第二电阻的另一端与所述第四NMOS管的源极相连并接地。构成交叉对的第二NMOS管与第三NMOS管分别连接电阻，能够减小电流消耗，而不影响CMOS功率放大器的整体效率。

图4为一些实施例中CMOS功率放大器的电路示意图。参照图4，所述CMOS功率放大器包括第一NMOS管1、第二NMOS管2、第三NMOS管3、第四NMOS管4、第五NMOS管5和第六NMOS管6，所述第一NMOS管1的栅极与所述第二NMOS管2的栅极相连通，所述第三NMOS管3的栅极与所述第四NMOS管4的栅极相连通，所述第一NMOS管1的源极、所述第二NMOS管2的源极、所述第三NMOS管3的源极与所述第四NMOS管4的源极相连并接地，所述第一NMOS管1的漏极和所述第三NMOS管3的漏极均与所述第五NMOS管5的源极相连，所述第二NMOS管2的漏极和所述第四NMOS管4的漏极均与所述第六NMOS管6的源极相连通，所述第五NMOS管5的栅极和所述第六NMOS管6的栅极相连并连接偏置电压(图中未示出)。所述第一NMOS管1与第一信号入口11连接，所述第四NMOS管4与第二信号入口41连接，所述第五NMOS管5与第一信号出口51连接，所述第六NMOS管6与第二信号出口61连接。

参照图4，所述CMOS功率放大器包括还包括第一电阻7和第二电阻8，所述第二NMOS管2的源极与所述第一电阻7一端相连，所述第三NMOS管3的源极与所述第二电阻8一端相连，所述第一NMOS管1的源极、所述第一电阻7的另一端、所述第二电阻8的另一端与所述第四NMOS管4的源极相连并接地。

以下具体说明本发明CMOS功率放大器能够减小非线性产生的原理。参照图1，现有技术的差分结构中，与Rfin_P端口相连的NMOS管具有g、s、d端口，b端口未在图中标出，每个端口之间会有寄生电容，比如g和s之间寄生电容为Cgs，g和d之间寄生电容为Cgd。同时，这个NMOS有信号增益，记为A(一般是负值)。此时，Rfin_p端口的等效输入电容可大致为Crfin_p≈Cgs-A*Cgd。随着输出信号幅度的增大，Cgs、Cgd会变化，增益A也会变化，这就造成PA等效输入电容的变化，另外，AMAM、AMPM和这个等效输入电容强相关，这会使得PA的AMAM、AMPM曲线偏离理想PA曲线。为了提高PA线性度，需要让实际的AMAM、AMPM曲线跟理想曲线接近，就需要减小PA等效输入电容随其它因素的变化，比如输入功率，工艺偏差等等。

参照图4，本发明的CMOS功率放大器中，所述第四NMOS管4的d端口是负摆幅，第三NMOS管3的d端口是正摆幅。此时，Rfin_p端口的等效输入电容可大致表示为Crfin_p≈Cgs4-A4*Cgd4+Cgs3+A3*Cgd3≈2*Cgs，在设计上，尽量让A4*Cgd4和A3*Cgd3抵消。随着输出信号幅度的增大，Cgs、Cgd虽然会变化，但是相较于传统差分结构，输出电容几乎跟增益A和Cgd关系不大。即使A和Cgd会随着输入/输出功率变化，rfin_p和rfin_n的等效输入电容的变化会更小。

所述CMOS功率放大器产生的AMPM失真随工艺波动小，这是由于在传统结构中，Crfin_p≈Cgs-A*Cgd，这里面的3个变量Cgs、A、Cgd都会随工艺变化。本发明的CMOS功率放大器中，Crfin_p≈Cgs4-A4*Cgd4+Cgs3+A3*Cgd3≈2*Cgs，这里面就只有Cgs一个变量会随着工艺变化而变化。因此本发明CMOS功率放大器产生的AMPM失真随工艺波动小。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims

1.一种集成高线性度CMOS功率放大器，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连通，所述第三NMOS管的栅极与所述第四NMOS管的栅极相连通，所述第一NMOS管的源极、所述第二NMOS管的源极、所述第三NMOS管的源极与所述第四NMOS管的源极相连并接地，所述第一NMOS管的漏极和所述第三NMOS管的漏极均与所述第五NMOS管的源极相连，所述第二NMOS管的漏极和所述第四NMOS管的漏极均与所述第六NMOS管的源极相连通，所述第五NMOS管的栅极和所述第六NMOS管的栅极相连并连接偏置电压。

2.根据权利要求1所述的CMOS功率放大器，其特征在于，所述CMOS功率放大器包括还包括第一电阻和第二电阻，所述第二NMOS管的源极与所述第一电阻一端相连，所述第三NMOS管的源极与所述第二电阻一端相连，所述第一NMOS管的源极、所述第一电阻的另一端、所述第二电阻的另一端与所述第四NMOS管的源极相连并接地。