DE102018200020B4 - Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Download PDF

Info

Publication number
DE102018200020B4
DE102018200020B4 DE102018200020.4A DE102018200020A DE102018200020B4 DE 102018200020 B4 DE102018200020 B4 DE 102018200020B4 DE 102018200020 A DE102018200020 A DE 102018200020A DE 102018200020 B4 DE102018200020 B4 DE 102018200020B4
Authority
DE
Germany
Prior art keywords
carrier
growth substrate
electronic component
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018200020.4A
Other languages
English (en)
Other versions
DE102018200020A1 (de
Inventor
Richard Reiner
Thomas Gerrer
Dirk Meder
Beatrix Weiss
Patrick Waltereit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102018200020.4A priority Critical patent/DE102018200020B4/de
Priority to US16/224,017 priority patent/US20190206713A1/en
Publication of DE102018200020A1 publication Critical patent/DE102018200020A1/de
Application granted granted Critical
Publication of DE102018200020B4 publication Critical patent/DE102018200020B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelementes (1) mit folgenden Schritten:Bereitstellen eines Wachstumssubstrates (2) mit einer ersten Seite (21) und einer gegenüberliegenden zweiten Seite (22);Herstellen von zumindest einem elektronischen Bauelement (3) durch Abscheiden und/oder Strukturieren von zumindest einer Schicht (35) auf der ersten Seite (21) des Wachstumssubstrates (2), wobei diese Schicht zumindest einen Verbindungshalbleiter enthält oder daraus besteht;Verbinden der der ersten Seite (21) des Wachstumssubstrates (2) gegenüberliegenden ersten Seite (31) des elektronischen Bauelementes (3) mit einem Träger (4);Entfernen des Wachstumssubstrates (2); dadurch gekennzeichnet, dass der Träger (4) zumindest eine Durchführung (44) und/oder zumindest eine Leiterbahn (45) aufweist, welche mit zumindest einem Anschlusskontakt (36) des elektronischen Bauelementes (3) verbunden ist, wobei der Träger glasfaserverstärkten Kunststoff und/oder Polytetrafluorethylen enthält oder daraus besteht.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes mit folgenden Schritten: Bereitstellen eines Wachstumssubstrates mit einer ersten Seite und einer gegenüberliegenden zweiten Seite, Herstellen von zumindest einem elektronischen Bauelement durch Abscheidung und/oder Strukturieren von zumindest einer Schicht auf der ersten Seite des Wachstumssubstrates, wobei diese Schicht einen Verbindungshalbleiter enthält oder daraus besteht, Verbinden der der ersten Seite des Wachstumssubstrates gegenüberliegenden ersten Seite des elektronischen Bauelementes mit einem Träger und Entfernen des Wachstumssubstrates. Darüber hinaus betrifft die Erfindung ein solches Halbleiterbauelement sowie einen Träger mit einem solchen Halbleiterbauelement.
  • Aus P. Srivastava et al: „Silicon Substrate Removal of GaN DHFETs for Enhanced (>1100 V) Breakdown Voltage“, IEEE ELECTRON DEVICE LETTERS, VOL. 31, NO. 8, August 2010 ist bekannt, ein elektronisches Bauelement durch Abscheiden und Strukturieren von zumindest einer Schicht auf einem Silicium-Wafer herzustellen, wobei die Schicht ein Gruppe-III-Nitrid enthält. Weiterhin ist bekannt, dass die Spannungsfestigkeit solcher Bauelemente nicht durch das als aktives Halbleitermaterial eingesetzte Gruppe-III-Nitrid begrenzt ist, sondern Spannungsdurchbrüche in vertikaler Richtung über den Silicium-Wafer erfolgen.
  • Zur Lösung dieses Problems schlägt der Stand der Technik vor, das elektronische Bauelement vom Silicium-Wafer abzulösen und auf einen Träger aus Saphir aufzubringen. Der im Stand der Technik verwendete Träger aus Saphir weist jedoch den Nachteil auf, dass dieser nicht großflächig zur Verfügung steht und keine elektrische Kontaktierung des elektronischen Bauelementes ermöglicht.
  • Aus der US 2006 / 0 281 203 A1 ist eine Halbleiterstruktur bekannt, die auf einem Wachstumssubstrat gebildet ist und eine lichtemittierende Schicht umfasst. Die Halbleiterstruktur wird an einem Träger durch eine Verbindung befestigt, welche die Halbleiterstruktur ausreichend trägt, um das Entfernen des Wachstumssubstrats zu ermöglichen. Der Träger besteht aus Silizium oder einer Keramik.
  • Die US 9 653 642 B1 offenbart ein Verfahren zum Herstellen einer Anzeigetafel, die Mikro-LEDs als lichtemittierende Elemente umfasst. Die Mikro-LEDs werden auf mehreren Donorwafern hergestellt und selektiv von den mehreren Donorwafern auf einen gemeinsamen Trägerwafer übertragen, so dass der Trägerwafer mit LEDs unterschiedlicher Farbe konfiguriert ist. Die LEDs unterschiedlicher Farbe können Rot-Grün-Blau-LEDs umfassen, um ein RGB-Anzeigefeld zu bilden. Der Trägerwafer besteht aus einem Halbleitermaterial oder einer Keramik.
  • Die WO 2004 / 061 973 A1 zeigt eine integrierte Schaltung und ein Verfahren zu deren Herstellung. Dabei sollen aktive Halbleiterbauelemente auf Basis von Gruppe III-Nitriden, die auf SiC-Substraten aufgewachsen sind, mit einem kostengünstigeren Wafer mit größerem Durchmesser aus GaAs oder Si kombiniert werden, welcher für passive Komponenten, Verbindungselemente oder Verstärkerschaltungen genutzt wird. Aus der US 2016 / 0 380 090 A1 sind Vorrichtungen und Systeme offenbart, die Hochstrom-/Hochspannungs-GaN-Halbleiterbauelemente umfassen. Ein GaN-Chip, der einen lateralen GaN-Transistor umfasst, ist sandwichartig zwischen einem darüberliegenden Header und einer darunterliegenden thermischen dielektrischen Verbundschicht angeordnet. Diese Struktur bietet eine verbesserte elektrische Durchschlagsfestigkeit und eine effektive Wärmeableitung im Vergleich zu herkömmlichen GaN-auf-Si-Vorrichtungsstrukturen.
  • Ausgehend vom Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, ein Halbleiterbauelement mit hoher Durchbruchspannung und ein Verfahren zu seiner Herstellung anzugeben, welches einfacher und kostengünstiger ist.
  • Die Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 und ein Halbleiterbauelement nach Anspruch 12 gelöst. Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines Halbleiterbauelementes vorgeschlagen, welches zumindest eine Schicht enthält, welche zumindest einen Verbindungshalbleiter enthält oder daraus besteht. Sofern mehrere der genannten Schichten übereinander abgeschieden werden, können Übergitter und/oder Halbleiterheterostrukturen erzeugt werden, welche gegenüber homogenen Materialien eine erhöhte Ladungsträgerbeweglichkeit und/oder eine erhöhte Ladungsträgerkonzentration und/oder eine erhöhte Durchbruchfeldstärke ermöglichen. Eine Mehrzahl von Schichten oder auch eine einzige Schicht kann in an sich bekannter Weise durch Maskieren und Ätzen strukturiert werden, um unterschiedliche Funktionsbereiche zu erzeugen. Auf diese Weise können beispielsweise Feldeffekttransistoren, Leuchtdioden, Superlumineszenzdioden, Schottky-Dioden oder auch Halbleiterlaser oder andere optoelektronische Bauelemente erzeugt werden.
  • In einigen Ausführungsformen kann der Verbindungshalbleiter ausgewählt sein aus AlxGa1-xN und/oder InyGa1-yN und/oder SczIn1-zN und/oder InP und/oder GaAs und/oder GaSb. Die Parameter x, y, oder z können variieren und Werte zwischen 0 und 1 oder zwischen 0,08 und 0,85 oder zwischen 0,1 und 0,75 annehmen.
  • Die Herstellung des elektronischen Bauelementes erfolgt durch Abscheiden bzw. Strukturieren der zumindest einen Schicht, welche einen Verbindungshalbleiter enthält, auf einem Wachstumssubstrat. In einigen Ausführungsformen der Erfindung enthält das Wachstumssubstrat Silicium und/oder SiC und/oder Al2O3 und/oder GaAs und/oder InP. Optional können zwischen dem Wachstumssubstrat und dem Verbindungshalbleiter Zwischenschichten zur Haftverbesserung und/oder Reduzierung der Gitterfehlanpassung und/oder Ätzstoppschichten angeordnet sein. Die Herstellung eines elektronischen Bauelementes in der beschriebenen Art ist dem Fachmann grundsätzlich geläufig.
  • Solche Bauelemente weisen den grundsätzlichen Nachteil auf, dass die Durchbruchfeldstärke und damit die erreichbare Betriebsspannung durch das als Wachstumssubtrat verwendete Material beschränkt ist. Während der als aktives Halbleitermaterial verwendete Verbindungshalbleiter aufgrund seiner großen Bandlücke eine verhältnismäßig große Durchbruchfeldstärke aufweist, können beim Überschreiten kritischer Feldstärken Durchbrüche über das Wachstumssubstrat erfolgen.
  • Aufgrund der bestehenden Gitterfehlanpassung zwischen dem Wachstumssubstrat und den darauf abgeschiedenen Gruppe-III-Nitriden weisen die das elektronische Bauelement bildenden Schichten jedoch große mechanische Spannungen und/oder geringe mechanische Festigkeiten auf, sodass beim Entfernen des Wachstumssubstrates oftmals Risse auftreten, welche das elektronische Bauelement irreparabel beschädigen und unbrauchbar machen.
  • Erfindungsgemäß wird daher vorgeschlagen, das elektronische Bauelement mit seiner dem Wachstumssubstrat gegenüberliegenden ersten Seite auf einen Träger aufzubringen und im Anschluss daran das Wachstumssubstrat zu entfernen. In diesem Fall wird das elektronische Bauelement durch den Träger mechanisch stabilisiert, sodass eine Beschädigung vermieden wird. Die Befestigung des elektronischen Bauelementes auf dem Träger kann beispielsweise durch Kleben oder Löten erfolgen. Eine Klebung kann beispielsweise mit einem Phenolharz oder einem Epoxidharz oder einem anderen Duroplast erfolgen.
  • Erfindungsgemäß wird vorgeschlagen, als Träger eine gedruckte Leiterplatte zu verwenden, welche neben dem elektronischen Bauelement zumindest eine Durchführung und/oder zumindest eine Leiterbahn aufweist. Auf diese Weise kann das elektronische Bauelement in einfacher Weise nicht nur mechanisch befestigt und damit stabilisiert, sondern auch elektrisch kontaktiert und mit weiteren Bauelementen zu einer elektronischen Schaltung verbunden werden. Diese weiteren Bauelemente können an sich bekannte, oberflächenmontierte oder auch bedrahtete elektronische Bauelemente besein. Darüber hinaus sind die gängigen Materialien gedruckter Leiterplatten, beispielsweise Hartpapier (FR1, FR2, FR3), Glasfaser-verstärkter Kunststoff (FR4, FR5), Polytetrafluorethylen oder auch Keramik weit verbreitet und kostengünstig verfügbar. Weder ist das Ausgangsmaterial besonders teuer, noch ist die Verarbeitung besonders aufwendig und auf weit verbreiteten Maschinen der Leiterplattenherstellung möglich. Völlig überraschend wurde erkannt, dass eine solche Leiterplatte zur Stabilisierung ausreicht und aufwändige Träger aus Saphir nicht erforderlich sind, um einen zuverlässigen Betrieb des Bauelementes sicher zu stellen.
  • Erfindungsgemäß wurde erkannt, dass eine handelsübliche, gedruckte Leiterplatte als Trägersubstrat für elektronische Bauelemente geeignet ist und eine hinreichende mechanische Stabilität vermittelt, sodass das Wachstumssubstrat entfernt werden kann. Hierdurch kann die Durchbruchspannung eines elektronischen Bauelementes, beispielweise einer Diode, eines Transistors, eines IGBT oder einer Diode auf mehr als 600 V oder mehr als 1200 V oder mehr als 1600 V ansteigen.
  • In einigen Ausführungsformen der Erfindung kann der Träger eine Aussparung aufweisen, in welcher das elektronische Bauelement aufgenommen wird. Hierdurch kann das elektronische Bauelement flächenbündig zur Oberfläche der als Träger verwendeten Leiterplatte eingesetzt werden. In anderen Ausführungsformen der Erfindung kann die als Träger verwendete Leiterplatte vollständig geschlossen sein, sodass das elektronische Bauelement vor Beschädigung durch Umwelteinflüsse oder mechanischen Einwirkungen geschützt ist.
  • In einigen Ausführungsformen der Erfindung kann der Träger hierzu eine Dicke von etwa 0,5 mm bis etwa 5 mm aufweisen. In anderen Ausführungsformen der Erfindung kann der Träger eine Dicke von etwa 1,5 mm bis etwa 3 mm aufweisen. Der Träger kann in einigen Ausführungsformen eine Mehrzahl von Einzelschichten enthalten, in welchen jeweils zumindest eine elektrische Leiterbahn angeordnet ist. Hierdurch können auch komplexe Verdrahtungsmuster und/oder vergleichsweise große Leiterquerschnitte für hohe Strombelastbarkeit realisiert werden.
  • In einigen Ausführungsformen der Erfindung kann eine zweite Seite des elektronischen Bauelementes nach der Entfernung des Wachstumssubstrates mit einem Substrat verbunden werden. Ein solches Substrat kann in einigen Ausführungsformen der Erfindung ausgewählt sein aus einer Keramik oder Diamant. In einigen Ausführungsformen der Erfindung kann das Substrat mehrschichtig ausgebildet sein und beispielsweise selbst wieder elektrische Leiterbahnen auf einem isolierenden Material tragen. Das Substrat kann die Entwärmung des elektronischen Bauelementes fördern und/oder die elektrische Durchbruchfeldstärke weiter erhöhen. In einigen Ausführungsformen der Erfindung kann das Substrat eine Dielektrizitätskonstante von etwa 3,0 bis etwa 10 aufweisen und auf diese Weise die Hochfrequenzeigenschaften des elektronischen Bauelementes verbessern.
  • In einigen Ausführungsformen der Erfindung kann das Entfernen des Wachstumssubstrates durch nass- oder trockenchemisches Ätzen erfolgen. Beispielsweise kann als Ätzmittel Flusssäure oder Schwefelhexafluorid verwendet werden. In einigen Ausführungsformen der Erfindung kann das Entfernen des Wachstumssubstrates durch spanende Bearbeitung erfolgen, beispielweise Schleifen oder Mikrofräsen. In wiederum anderen Ausführungsformen der Erfindung kann das Wachstumssubstrat erst durch spanende Bearbeitung gedünnt werden, beispielweise bis auf eine Stärke von etwa 50 µm bis etwa 150 µm. Der danach verbleibende Rest des Wachstumssubstrates kann durch nass- oder trockenchemisches Ätzen entfernt werden.
  • In einigen Ausführungsformen der Erfindung kann bei der Herstellung des elektronischen Bauelementes auf dem Wachstumssubstrat zunächst eine Pufferschicht abgeschieden werden. Diese kann in einigen Ausführungsformen AlxGa1-xN enthalten bzw. daraus bestehen. In einigen Ausführungsformen der Erfindung kann x aus dem Intervall von 1 bis 0,9 oder von 1 bis 0,95 gewählt sein. Diese Pufferschicht kann die Gitterfehlanpassung nachfolgender Schichten reduzieren. Gleichzeitig kann diese Pufferschicht als Ätzstoppschicht verwendet werden, wenn ein Ätzmittel verwendet wird, welches das Material des Wachstumssubstrates angreift, das Material der Pufferschicht bzw. Ätzstoppschicht jedoch nicht oder wenn das Ätzmittel zumindest eine reduzierte Ätzgeschwindigkeit gegenüber dem Material der Ätzstoppschicht aufweist. Auf diese Weise kann das Wachstumssubstrat zuverlässig entfernt werden, ohne das elektronische Bauelement zu beschädigen.
  • In einigen Ausführungsformen der Erfindung kann auch ein Teil des auf dem Wachstumssubstrat erzeugten Verbindungshalbleiters entfernt werden, beispielsweise Zwischenschichten zur Haftvermittlung und/oder Reduktion von Gitterfehlanpassungen. Dies kann die elektrischen Eigenschaften des Bauelementes auf dem Träger weiter verbessern.
  • In einigen Ausführungsformen der Erfindung kann der Träger vor dem Entfernen des Wachstumssubstrates mit einem Schutzlack versehen werden, um auf diese Weise das unerwünschte Ätzen des Trägers zu vermeiden oder zu reduzieren. Hierdurch wird sichergestellt, dass zuverlässig nur das Wachstumssubstrat vom elektronischen Bauelement entfernt wird, ohne den verbleibenden Träger des erfindungsgemäßen Halbleiterbauelementes anzugreifen oder zu beschädigen.
  • Nachfolgend soll die Erfindung anhand von Figuren und Ausführungsbeispielen ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden. Dabei zeigen die
    • 1 bis 4 Verfahrensschritte einer ersten Ausführungsform der Erfindung.
    • 5 bis 8 zeigen Verfahrensschritte einer zweiten Ausführungsform der Erfindung.
    • 9 bis 11 zeigen Verfahrensschritte einer dritten Ausführungsform der Erfindung.
    • 12 zeigt die Durchbruchfeldstärke eines erfindungsgemäßen Halbleiterbauelementes im Vergleich zu bekannten Halbleiterbauelementen.
  • Anhand der 1 bis 4 wird eine erste Ausführungsform der Erfindung erläutert. Dabei zeigt 1 ein an sich bekanntes elektronisches Bauelement, welches zumindest eine Schicht 35 enthält, welche beispielsweise AlxGa1-xN enthält oder daraus besteht. Die Schicht 35 ist auf einem Wachstumssubstrat 2 abgeschieden, welches beispielsweise Silicium enthält oder daraus besteht. Dem Fachmann ist jedoch geläufig, dass in anderen Ausführungsformen der Erfindung auch andere Verbindungshalbleiter und/oder andere Wachstumssubstrate Verwendung finden können. Die Erfindung lehrt nicht die Verwendung eines bestimmten Bauelementes als Lösungsprinzip.
  • Das Wachstumssubstrat 2 weist eine erste Seite 21 und eine gegenüberliegende zweite Seite 22 auf. Die Schicht 35 wird in an sich bekannter Weise auf der ersten Seite 21 aus der Gasphase abgeschieden, beispielsweise durch MOCVD, MOVPE oder andere, an sich bekannte Verfahren. Dies führt dazu, dass die zweite Seite 32 der Schicht 35 mit der ersten Seite 21 des Wachstumssubstrates 2 verbunden ist. Zur Herstellung elektronischer Bauelemente kann die Schicht 35 aus einer Mehrzahl von Einzelschichten bestehen, welche selbst wieder eine unterschiedliche Zusammensetzung haben können. Beispielsweise kann der Parameter x in unterschiedlichen Einzelschichten der Schicht 35 unterschiedlich gewählt sein und Werte zwischen 0 und 1 annehmen, sodass Einzelschichten aus binären oder ternären Gruppe-III-Nitrid-Verbindungen erzeugt werden. Hierdurch können haftvermittelnde oder isolierende Zwischenschichten oder Halbleiterheterostrukturen erzeugt werden. Darüber hinaus können die Schichten durch Maskieren und Ätzen strukturiert werden, um auf diese Weise Halbleiterbauelemente wie beispielsweise Dioden, Feldeffekttransistoren oder optoelektronische Bauelemente, wie beispielsweise Leuchtdioden oder Halbleiterlaser zu erzeugen. Soweit nachfolgend von einer Schicht 35 die Rede ist, schließt dies komplexe Schichtaufbauten aus einer Mehrzahl von Einzelschichten mit oder ohne laterale Strukturierung ein.
  • Zur elektrischen Kontaktierung des zumindest einen elektronischen Bauelementes 3 in der Schicht 35 dient zumindest ein Anschlusskontakt 36, welcher in Form einer strukturierten Metallschicht auf der ersten Seite 31 der Schicht 35 angeordnet ist.
  • Diese, an sich bekannten Bauelemente weisen den Nachteil auf, dass die Durchbruchfeldstärke und damit die maximale Betriebsspannung durch die Durchbruchfeldstärke des Wachstumssubstrates 2 begrenzt wird. Andererseits können in der Schicht 35 aufgrund der bestehenden Gitterfehlanpassung zum Wachstumssubstrat 2 hohe mechanische Spannungen herrschen, welche beim Ablösen des Wachstumssubstrates 2 zum Bruch der Schicht 35 führen. In der Schicht 35 realisierte elektronische Bauelemente werden dadurch beschädigt und unbrauchbar.
  • Wie aus 2 ersichtlich ist, wird erfindungsgemäß vorgeschlagen, die erste Seite 31 der das elektronische Bauelement 3 bildenden Schicht 35 in Kontakt mit einem Träger 4 zu bringen. In einigen Ausführungsformen der Erfindung wird zwischen dem Träger 4 und dem elektronischen Bauelement 3 eine kraftschlüssige Verbindung erzeugt, beispielsweise durch Kleben. Eine solche Klebeverbindung kann beispielsweise mit einem Phenolharz oder einem Epoxidharz ausgeführt werden.
  • Der Träger 4 selbst ist eine gedruckte Leiterplatte oder enthält eine gedruckte Leiterplatte. Eine solche Leiterplatte kann beispielsweise aus einem glasfaserverstärkten Kunststoff, einem Hartpapier, einer Keramik und/oder Polytetrafluorethylen bestehen bzw. diese Materialien enthalten. Darüber hinaus enthält die gedruckte Leiterplatte fallweise Leiterbahnen 45, welche in Form einer Metallisierung einer Teilfläche auf zumindest einer Seite des Trägers 4 angebracht sind. Die Leiterbahnen 45 können beispielsweise durch Strukturieren einer Kupferbeschichtung, durch Stanzgitter oder im Drahtlegeverfahren erzeugt werden. Darüber hinaus enthält der in 2 dargestellte Träger 4 Durchkontaktierungen 44, welche mit den Anschlusskontakten 36 des elektronischen Bauelementes 3 verbunden sind. Die Durchkontaktierungen 44 können in an sich bekannter Weise durch Herstellen einer Durchgangsbohrung im Träger 4 und anschließend Metallisieren hergestellt werden, wobei die Metallisierung die Durchgangsbohrung entweder vollständig oder teilweise ausfüllt. Die Verbindung zwischen der Durchkontaktierung 44 und dem Anschlusskontakt 36 kann beispielsweise durch Löten oder galvanisches Kontaktieren erfolgen. Fallweise kann auch eine Klebeverbindung mit einem elektrisch leitfähigen Klebstoff Verwendung finden.
  • Der in 2 dargestellte Träger 4 in Form einer gedruckten Leiterplatte erlaubt es somit, das elektronische Bauelement 3 sowohl mechanisch zu befestigen als auch elektrisch zu Kontaktieren. Darüber hinaus können in an sich bekannter Weise auf dem Träger 4 weitere elektronische Bauelemente angeordnet sein, beispielsweise Kondensatoren, Widerstände, Halbleiterbauelemente oder Steckverbinder. Diese können oberflächenmontiert als SMD-Bauteile oder auch bedrahtet auf dem Träger 4 montiert sein.
  • 3 zeigt das erfindungsgemäße Halbleiterbauelement 1, nachdem das Wachstumssubstrat 2 entfernt wurde. Hierzu kann das Wachstumssubstrat spanend bearbeitet werden, beispielsweise durch Schleifen oder Fräsen. Alternativ oder zusätzlich kann das Wachstumssubstrat 2 auch nass- oder trockenchemisch geätzt werden, beispielsweise mit Flusssäure (HF) oder Schwefelhexafluorid (SF6). In einigen Ausführungsformen der Erfindung kann das Wachstumssubstrat 2 zunächst spanend gedünnt werden, beispielsweise von einer Ausgangsstärke von etwa 600 µm bis etwa 700 µm auf eine Endstärke von etwa 100 µm. Die nach diesem Verfahrensschritt verbleibenden Reste können nass- oder trockenchemisch geätzt werden. Dies erlaubt einerseits durch spanende Bearbeitung einen raschen Abtrag eines Großteils des Wachstumssubstrates 2 und nachfolgend eine schonende Entfernung des verbleibenden Materials, ohne die Schicht 35 in Mitleidenschaft zu ziehen.
  • Sofern beim nass- oder trockenchemischen Ätzen ein Ätzmittel zum Einsatz kommt, welches selektiv das Wachstumssubstrat 2 angreift, das Material der Schicht 35 jedoch unbeeinflusst lässt, stoppt der Ätzschritt automatisch beim Erreichen der Schicht 35, ohne dass diese durch das Ätzmittel weiter angegriffen wird. Eine Beschädigung des elektronischen Bauelementes 3 kann hierdurch vermieden werden.
  • Erfindungsgemäß wurde erkannt, dass durch die Verbindung des elektronischen Bauelementes 3 mit dem Träger 4 mechanische Spannungen aufgenommen werden können, sodass eine Beschädigung des elektronischen Bauelementes 3 auch nach der Entfernung des Wachstumssubstrates 2 vermieden wird. Erfindungsgemäß wurde erkannt, dass hierzu kein teures und vergleichsweise stabiles Material wie Saphir oder Diamant verwendet werden muss. Völlig überraschend reicht hierzu eine gewöhnliche Leiterplatte aus faserverstärktem Duroplast oder Thermoplast völlig aus. Nach dem Entfernen des Wachstumssubstrates 2 wird die elektrische Durchbruchfeldstärke nicht mehr durch die Durchbruchfeldstärke des Siliciums limitiert, sodass die Betriebsspannung des elektronischen Bauelementes 3 erhöht sein kann.
  • 4 zeigt einen optionalen Verfahrensschritt der vorliegenden Erfindung. Gemäß 4 kann das Wachstumssubstrat durch ein Substrat 5 ersetzt werden, welches die Eigenschaften des elektronischen Bauelementes 3 vorteilhaft beeinflusst. Beispielsweise kann das Substrat 5 Diamant oder Keramik oder ein Metall oder eine Legierung enthalten oder daraus bestehen. Hierdurch kann beispielsweise die Entwärmung erleichtert oder die Hochfrequenzeigenschaften verbessert werden oder aber die Durchbruchfeldstärke bzw. Spannungsfestigkeit des elektronischen Bauelementes 3 weiter ansteigen. Da die Schicht 35 nicht auf dem Substrat 5 abgeschieden wird, kann das Substrat 5 aus einer Vielzahl möglicher Materialien ausgewählt sein. Es ist nicht erforderlich, das Substrat aus Materialien auszuwählen, auf welchen die erfindungsgemäßen Gruppe III-Nitride aus der Gasphase abgeschieden werden können. Somit kann das elektronische Bauelement 3 vorteilhaft auf einem kostengünstigen Wachstumssubstrat 2 erzeugt werden und im Betrieb zusätzlich zum Träger 4 mit einem weiteren Substrat 5 verbunden werden, welches die elektrischen und/oder thermischen Eigenschaften verbessert.
  • Anhand der 5 bis 8 wird eine zweite Ausführungsform der Erfindung beschrieben. Gleiche Bestandteile der Erfindung sind mit gleichem Bezugszeichen versehen, sodass sich die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränkt.
  • 5 zeigt wiederum ein an sich bekanntes elektronisches Bauelement 3, welches aus einer Schicht bzw. einem Schichtsystem 35 besteht, welches aus binären oder ternären Gruppe-III-Nitriden besteht oder solche enthält. Die Schicht bzw. das Schichtsystem 35 wird wie vorstehend beschrieben auf einem Wachstumssubstrat 2 aus der Gasphase abgeschieden. Sofern bei der Herstellung eine Mehrzahl von Bauelementen erzeugt werden, können diese optional vereinzelt werden.
  • In 6 ist dargestellt, wie das elektronische Bauelement 3 mit einem Träger 4 verbunden wird. Im Unterschied zur vorstehend beschriebenen ersten Ausführungsform weist der Träger 4 eine Aussparung 43 auf, in welche das elektronische Bauelement 3 mit dem Wachstumssubstrat 2 eingesetzt ist.
  • Auch in diesem Fall können die Anschlusskontakte 36 des elektronischen Bauelementes 3 mit Durchkontaktierungen 44 verbunden werden, welche sich von einer der Aussparung gegenüberliegenden Seite des Trägers 4 bis in die Aussparung 43 erstrecken. Die Durchkontaktierungen 44 können mit Leiterbahnen 45 verbunden sein.
  • Wie aus 7 ersichtlich ist, wird nachfolgend das Wachstumssubstrat 2 durch spanende Bearbeitung oder Ätzen entfernt, wie vorstehend beschrieben. Auf diese Weise ist das elektronische Bauelement 3 innerhalb des Trägers 4 angeordnet und vor mechanischer Beschädigung geschützt.
  • 8 zeigt einen optionalen vierten Verfahrensschritt. Wie vorstehend bereits anhand der ersten Ausführungsform beschrieben, kann ein Substrat 5 auf die nach Entfernung des Wachstumssubstrates 2 freiliegende zweite Seite 32 der Schicht 35 des elektronischen Bauelementes 3 aufgebracht werden. Das Substrat 5 kann der Entwärmung, der elektrischen Isolation und/oder der Verbesserung der Hochfrequenzeigenschaften des elektronischen Bauelementes 3 dienen. Hierzu kann das Substrat 5 ein Metall, eine Keramik oder Diamant enthalten oder daraus bestehen. In einigen Ausführungsformen der Erfindung kann das Substrat 5 eine Vergussmasse aus einem Polymer oder einem Duroplast sein bzw. eine solche enthalten. Hierdurch kann die Aussparung 43 verfüllt werden, sodass das elektronische Bauelement 3 innerhalb des Trägers 4 vor mechanischer Beschädigung geschützt ist.
  • Anhand der 9 bis 11 wird eine dritte Ausführungsform der Erfindung erläutert. Wie aus 9 ersichtlich ist, wird gemäß der dritten Ausführungsform ein elektronisches Bauelement 3 mit dem Wachstumssubstrat 2 und der darauf angeordneten Schicht 35 in eine Aussparung eines Trägers 4 eingebracht, wie vorstehend beschrieben. Der Träger 4 kann insbesondere eine Mehrlagenplatine sein, welche aus mehreren Einzelschichten zusammengesetzt ist, welche jeweils strukturierte Metallschichten als elektrische Leiterbahn aufweisen.
  • Nachfolgend wird der Träger 4 auch auf seiner Unterseite verschlossen, sodass das elektronische Bauelement 3 mit dem Wachstumssubstrat 2 im Träger 4 eingebettet ist. Durch die erhöhte Stabilität aufgrund des Wachstumssubstrates 2 wird eine Beschädigung der Schicht 35 und des elektronischen Bauelementes 3 vermieden. Das Verschließen der Aussparung 43 kann in einigen Ausführungsformen der Erfindung durch autoklavieren einer Mehrzahl von Prepregs erfolgen, d.h. Faserverstärkungsmatten, welche mit teilausgehärtetem Harz vorbehandelt sind und unter Druck und Temperatur aushärten, wobei eine Verbindung der einzelnen Lagen erfolgt.
  • Nach dem Einbetten des elektronischen Bauelementes 3 und des Wachstumssubstrates 2 und optionalen elektrischen bzw. elektronischen Funktionstests wird der Träger 4 auf seiner Unterseite geöffnet. Dies kann durch spanende Bearbeitung, beispielsweise mit einem Bohrer oder einem Fräser erfolgen. In anderen Ausführungsformen der Erfindung kann ein Laser 7 zum Einsatz kommen, welcher das Material des Trägers 4 teilweise entfernt und hierbei Ausnehmungen 46 im Träger 4 erzeugt. In einigen Ausführungsformen der Erfindung kann vor dem Erzeugen der Ausnehmungen 46 der Träger 4 mechanisch stabilisiert werden, beispielsweise durch Einsetzen in ein Gehäuse. Hierdurch wird eine Beschädigung der Schicht 35 nach dem Entfernen des Wachstumssubstrates 2 vermieden.
  • Im letzten Verfahrensschritt, welcher in 11 dargestellt ist, wird das Wachstumssubstrat 2 durch Einwirkung eines Ätzmittels 8 entfernt. Um eine Beschädigung des Trägers 4 bzw. der Leiterbahnen 45 zu verhindern, kann eine optionale Ätzmaske 85 aufgebracht werden.
  • Nach dem Entfernen des Wachstumssubstrates 2 kann ein optionales Substrat 5 aufgebracht werden, wie vorstehend anhand der ersten und zweiten Ausführungsformen beschrieben. In anderen Ausführungsformen der Erfindung kann dieser Schritt entfallen.
  • 12 zeigt den durch einen Feldeffekttransistor fließenden Strom auf der Ordinate gegen die Drain-Source-Spannung auf der Abszisse. Dabei sind die Messkurven A vor dem Entfernen des Wachstumssubstrates 2 aufgenommen und die Messkurven B nach dem Entfernen des Wachstumssubstrates. Aus 12 ist ersichtlich, dass der Strom bei Vorhandensein des Wachstumssubstrates 2 ab etwa 600 V ansteigt, da die Durchbruchfeldstärke des Wachstumssubstrates erreicht wird. Dem gegenüber zeigt Kurve B, dass die Leckströme bis zu einer Spannung von 1100 V stabil bleiben, nachdem das Wachstumssubstrat 2 entfernt wurde. Somit zeigt 12, dass die Spannungsfestigkeit des elektronischen Bauelementes 3 durch Entfernen des Wachstumssubstrates 2 erhöht werden kann und gleichzeitig die Schicht 35 durch den Träger 4 so stabilisiert wird, dass das elektronische Bauelement 3 nicht durch mechanische Spannungen zerstört wird.

Claims (16)

  1. Verfahren zur Herstellung eines Halbleiterbauelementes (1) mit folgenden Schritten: Bereitstellen eines Wachstumssubstrates (2) mit einer ersten Seite (21) und einer gegenüberliegenden zweiten Seite (22); Herstellen von zumindest einem elektronischen Bauelement (3) durch Abscheiden und/oder Strukturieren von zumindest einer Schicht (35) auf der ersten Seite (21) des Wachstumssubstrates (2), wobei diese Schicht zumindest einen Verbindungshalbleiter enthält oder daraus besteht; Verbinden der der ersten Seite (21) des Wachstumssubstrates (2) gegenüberliegenden ersten Seite (31) des elektronischen Bauelementes (3) mit einem Träger (4); Entfernen des Wachstumssubstrates (2); dadurch gekennzeichnet, dass der Träger (4) zumindest eine Durchführung (44) und/oder zumindest eine Leiterbahn (45) aufweist, welche mit zumindest einem Anschlusskontakt (36) des elektronischen Bauelementes (3) verbunden ist, wobei der Träger glasfaserverstärkten Kunststoff und/oder Polytetrafluorethylen enthält oder daraus besteht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Verbindungshalbleiter ausgewählt ist aus AlxGa1-xN und/oder InyGa1-yN und/oder SczIn1-zN und/oder InP und/oder GaAs und/oder GaSb.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Träger eine Aussparung (43) aufweist, in welcher das elektronische Bauelement (3) aufgenommen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass auf und/oder in den Träger weitere Bauelemente aufgebracht werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Träger eine Dicke von etwa 0,5 mm bis etwa 5 mm aufweist und/oder dass der Träger eine Dicke von etwa 1,5 mm bis etwa 3 mm aufweist
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Träger eine Mehrzahl von Einzelschichten enthält, auf welcher jeweils zumindest eine elektrische Leiterbahn angeordnet ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das elektronische Bauelement (3) eine Durchbruchspannung von mehr als 600 V oder mehr als 1200 V oder mehr als 1600 V aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine zweite Seite des elektronischen Bauelementes (3) nach der Entfernung des Wachstumssubstrates mit einem Substrat (5) verbunden wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Substrat (5) ausgewählt ist aus einer Keramik oder Diamant.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Entfernen des Wachstumssubstrates (2) durch nass- oder trockenchemisches Ätzen und/oder durch spanende Bearbeitung erfolgt.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass zwischen dem Wachstumssubstrat (2) und dem elektronischen Bauelement (3) eine Ätzstoppschicht angeordnet ist.
  12. Halbleiterbauelement (3), welches durch Abscheiden und/oder Strukturieren von zumindest einer Schicht (35) auf der ersten Seite (21) eines Wachstumssubstrates (2) erhältlich ist, wobei diese Schicht zumindest einen Verbindungshalbleiter enthält oder daraus besteht und eine erste Seite (31) des Halbleiterbauelementes (3) mit einem Träger (4) verbunden ist, dadurch gekennzeichnet, dass der Träger (4) zumindest eine Durchführung (44) und/oder zumindest eine Leiterbahn (45) aufweist, welche mit zumindest einem Anschlusskontakt (36) des elektronischen Bauelementes (3) verbunden ist, wobei der Träger glasfaserverstärkten Kunststoff und/oder Polytetrafluorethylen enthält oder daraus besteht und das Wachstumssubstrat (2) entfernt wurde.
  13. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass der Träger weiterhin einen faserverstärkten Duroplast enthält.
  14. Halbleiterbauelement nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass der Träger eine Aussparung (43) aufweist, in welcher das elektronische Bauelement (3) aufgenommen ist.
  15. Halbleiterbauelement nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass auf und/oder in dem Träger weitere Bauelemente vorhanden sind.
  16. Halbleiterbauelement nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass eine zweite Seite des elektronischen Bauelementes (3) mit einem Substrat verbunden ist, welches insbesondere Diamant oder Keramik enthält.
DE102018200020.4A 2018-01-02 2018-01-02 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Active DE102018200020B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018200020.4A DE102018200020B4 (de) 2018-01-02 2018-01-02 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US16/224,017 US20190206713A1 (en) 2018-01-02 2018-12-18 Method for producing a semiconductor device, semiconductor device and support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018200020.4A DE102018200020B4 (de) 2018-01-02 2018-01-02 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102018200020A1 DE102018200020A1 (de) 2019-07-04
DE102018200020B4 true DE102018200020B4 (de) 2022-01-20

Family

ID=66816990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018200020.4A Active DE102018200020B4 (de) 2018-01-02 2018-01-02 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Country Status (2)

Country Link
US (1) US20190206713A1 (de)
DE (1) DE102018200020B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108397A1 (de) 2021-04-01 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Transferverfahren für optoelektronisches halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061973A1 (en) 2003-01-02 2004-07-22 Cree, Inc. Group iii nitride based flip-chip integrated circuit and method for fabricating
US20060281203A1 (en) 2005-06-09 2006-12-14 Lumileds Lighting U.S, Llc Method of removing the growth substrate of a semiconductor light emitting device
US20160380090A1 (en) 2014-12-12 2016-12-29 Gan Systems Inc. GaN SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FABRICATION BY SUBSTRATE REPLACEMENT
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US9947625B2 (en) * 2014-12-15 2018-04-17 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061973A1 (en) 2003-01-02 2004-07-22 Cree, Inc. Group iii nitride based flip-chip integrated circuit and method for fabricating
US20060281203A1 (en) 2005-06-09 2006-12-14 Lumileds Lighting U.S, Llc Method of removing the growth substrate of a semiconductor light emitting device
US20160380090A1 (en) 2014-12-12 2016-12-29 Gan Systems Inc. GaN SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FABRICATION BY SUBSTRATE REPLACEMENT
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes

Also Published As

Publication number Publication date
DE102018200020A1 (de) 2019-07-04
US20190206713A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP1314209A1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE112014003819T5 (de) Selektive Diamantbeschichtung in thermischen Löchern
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102004050371A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112015002024B4 (de) Halbleitervorrichtung
WO2008014750A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102018200020B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102015114579B4 (de) Halbleiterchip
DE102013112029B4 (de) Halbleiterbauelement mit Kapselung
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
EP2345076A1 (de) Oberflächenmontierbare vorrichtung
DE102017200339B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative