DE102018129869A1 - Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die - Google Patents

Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die Download PDF

Info

Publication number
DE102018129869A1
DE102018129869A1 DE102018129869.2A DE102018129869A DE102018129869A1 DE 102018129869 A1 DE102018129869 A1 DE 102018129869A1 DE 102018129869 A DE102018129869 A DE 102018129869A DE 102018129869 A1 DE102018129869 A1 DE 102018129869A1
Authority
DE
Germany
Prior art keywords
thermal
stacked semiconductor
die
base die
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018129869.2A
Other languages
English (en)
Inventor
Edward Burton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102018129869A1 publication Critical patent/DE102018129869A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Beschrieben werden gestapelte Halbleiter-Die-Architekturen, die thermische Verteiler zwischen gestapelten Halbleiter-Dies angeordnet aufweisen, und Techniken zum Bilden solcher Architekturen. Die gestapelten Halbleiter-Die-Architekturen können in Halbleitergehäusen umfasst sein, oder können verwendet werden, um dieselben zu bilden. Eine gestapelte Halbleiter-Die-Architektur kann umfassen: (i) einen Basis-Die; (ii) eine Mehrzahl gestapelter Halbleiter-Dies, die auf dem Basis-Die angeordnet sind; und (iii) zumindest einen thermischen Verteiler, der in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist. Die thermischen Verteiler können bei dem Wärmemanagement des Dies helfen, was bei der Verbesserung der Leistungsdichte der gestapelten Halbleiter-Die-Architektur helfen kann. Zumindest eine andere gestapelte Halbleiter-Die-Architektur ist auch beschrieben.

Description

  • HINTERGRUND
  • GEBIET
  • Hierin beschriebene Ausführungsbeispiele beziehen sich auf gestapelte Halbleiter-Die-Architekturen für Halbleitergehäuse. Genauer beziehen sich hierin beschriebene Ausführungsbeispiele auf gestapelte Halbleiter-Die-Architekturen, die Halbleiter-Dies und thermische Verteiler auf einem Basis-Die umfassen, und Techniken zum Bilden solcher Architekturen.
  • HINTERGRUNDINFORMATIONEN
  • Hochperformance-Rechenanwendungen, wie beispielsweise Server, treiben einen Anstieg in der Leistungsdichte, die von gestapelten Halbleiter-Die-Architekturen benötigt wird, voran. Jedoch steigt mit einem Anstieg der Leistungsdichte auch ungewollte thermische Energie an. Diese ungewollte thermische Energie kann deshalb die Leistungsdichte einer gestapelten Halbleiter-Die-Architektur auf ein Niveau beschränken, das viel niedriger ist, als das, was die gestapelte Halbleiter-Die-Architektur herstellen kann.
  • Figurenliste
  • Die hierin beschriebenen Ausführungsbeispiele sind in den Figuren beiliegenden Zeichnungen, in denen gleiche Bezugszeichen gleiche Merkmale anzeigen, beispielhalber und nicht einschränkend dargestellt.
    • Die 1A-1B sind isometrische Ansichten gestapelter Halbleiter-Architekturen, die gemäß einem oder mehreren Ausführungsbeispielen eine Mehrzahl gestapelter Halbleiter-Dies und eine Mehrzahl thermischer Verteiler auf einem Basis-Die umfassen.
    • Die 2A-2F sind Querschnitt-Seitenansicht-Darstellungen gestapelter Halbleiter-Architekturen, die gemäß mehreren Ausführungsbeispielen eine Mehrzahl gestapelter Halbleiter-Dies und eine Mehrzahl thermischer Verteiler auf einem Basis-Die umfassen.
    • Die 3A-3B sind isometrische Ansichten gestapelter Halbleiter-Architekturen, die gemäß einem oder mehreren Ausführungsbeispielen eine Mehrzahl gestapelter Halbleiter-Dies auf einem Basis-Die, eine Mehrzahl thermischer Verteiler auf dem Basis-Die und eine Wärmesenke umfassen.
    • Die 4A-4B sind Prozessablauf-Darstellungen von Verfahren zum Bauen einer gestapelten Halbleiter-Architektur, die gemäß einem oder mehreren Ausführungsbeispielen eine Mehrzahl gestapelter Halbleiter-Dies und eine Mehrzahl thermischer Verteiler auf einem Basis-Die umfasst.
    • 5 ist eine Darstellung eines schematischen Blockdiagramms eines Computer-Systems, das ein Halbleiter-Gehäuse verwendet, das eine gestapelte Halbleiter-Architektur aufweist, gemäß einem Ausführungsbeispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin beschriebene Ausführungsbeispiele richten sich auf gestapelte Halbleiter-Die-Architekturen, die Halbleiter-Dies und thermische Verteiler auf einem Basis-Die umfassen, und Techniken zum Bilden solcher Architekturen. Ausführungsbeispiele der hierin beschriebenen gestapelten Halbleiter-Die-Architekturen können in Halbleiter-Gehäusen umfasst sein, oder können verwendet werden, um dieselben zu bilden. Bei einem Ausführungsbeispiel ist eine Mehrzahl von Halbleiter-Dies auf einem Basis-Die gestapelt. Die gestapelten Halbleiter-Dies können auf dem Basis-Die auf verschiedene Arten (z.B. eine Anordnung, die Zwischenräume zwischen den gestapelten Dies umfasst, eine Anordnung, bei der die gestapelten Dies in einer Gruppe sein müssen, etc.) angeordnet sein. Die Anordnung kann eine Ring-Anordnung, eine Gitter-Anordnung oder irgendeine andere geeignete Anordnung sein. Bei einem Ausführungsbeispiel werden ein oder mehrere thermische Verteiler auf dem Basis-Die in den Zwischenräumen zwischen den gestapelten Halbleiter-Dies positioniert. Bei einem Ausführungsbeispiel werden einer oder mehrere thermische Verteiler auf einem oder mehreren Bereichen oder Regionen auf dem Basis-Die, die benachbart zu den gestapelten Halbleiter-Dies sind, positioniert. Bei einem weiteren Ausführungsbeispiel sind ein oder mehrere thermische Verteiler auf einem oder mehreren Bereichen oder Regionen auf dem Basis-Die, die benachbart zu einer Gruppe gestapelter Halbleiter-Dies sind, positioniert, wobei die Gruppe nicht irgendeinen thermischen Verteiler zwischen irgendwelchen zwei Dies in der Gruppe umfasst. Die thermischen Verteiler können aus einem Silizium-Halbleiter-Die gebildet werden oder aus Kupfer, Aluminium, Stahl, Nickel, irgendeinem anderen Metall, einer Metall-Legierung, irgendeinem anderen leitfähigen Material oder irgendeiner Kombination derselben. Die thermischen Verteiler können bei dem Wärmemanagement des Halbleiter-Dies helfen, was bei dem Erhöhen der Leistungsdichte, die von der gestapelten Halbleiter-Die-Architektur bereitgestellt wird, helfen kann.
  • Bei einem weiteren Ausführungsbeispiel stellt zumindest einer der thermischen Verteiler eine elektrische Funktion für die gestapelte Halbleiter-Die-Architektur bereit. Diese elektrische Funktion kann ein Minimieren der schädlichen Veränderungen in einer elektrischen Impedanz von Signalpfaden in der Architektur und Spannungsregelung via eine Mehrzahl von Induktivitäten umfassen, ist aber nicht darauf beschränkt. Kurz gesagt, und bei einem Ausführungsbeispiel umfasst eine gestapelte Halbleiter-Die-Architektur: (i) zumindest einen Basis-Die; (ii) eine Mehrzahl gestapelter Halbleiter-Dies auf dem Basis-Die; und (iii) einen oder mehrere thermische Verteiler auf dem Basis-Die in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen des Basis-Dies, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind. Bei einem weiteren Ausführungsbeispiel umfasst die gestapelte Halbleiter-Die-Architektur auch eine Wärmesenke, die in Kontakt mit den thermischen Verteilern und/oder den gestapelten Halbleiter-Dies ist, um bei Wärmemanagement zu helfen. Die Wärmesenke kann auch in elektrischem Kontakt mit dem Basis-Die sein. Auf diese Weise kann der Wärmeverteiler bei dem Bereitstellen einer elektrischen Verteilungsfunktion für die gestapelte Halbleiter-Die-Architektur helfen. Die Wärmesenke kann auch strukturiert sein, um einen Satz von Induktivitäten zur Leistungswandlung (z.B. DC-zu-DC-Umwandlung, etc.) zu umfassen.
  • Bezugnehmend auf 1A wird ein Ausführungsbeispiel einer gestapelten Halbleiter-Die-Architektur 100 gezeigt. Die Architektur 100 umfasst einen Basis-Die 101, mehrere gestapelte Halbleiter-Dies 103 auf dem Basis-Die 101, und mehrere thermische Verteiler 105 auf dem Basis-Die 101 in Zwischenräumen 117 zwischen den gestapelten Halbleiter-Dies 103. Die gestapelten Halbleiter-Dies 103 in der Architektur 100 können mit Zwischenräumen 117 zwischen einem oder mehreren der gestapelte Halbleiter-Dies 103, in einer Ring-Anordnung, einer quadratischen Anordnung, einer rechteckigen Anordnung, einer polygonalen Anordnung, einer Gitter-Anordnung oder irgendeiner anderen geeigneten Anordnung angeordnet sein. Nach hiesigem Gebrauch beziehen sich ein „gestapelter Halbleiter-Die“ und Variationen davon auf zumindest einen Halbleiter-Die, der auf einem Basis-Die befestigt ist. Bei einigen Ausführungsbeispielen umfasst ein gestapelter Halbleiter-Die mehrere Halbleiter-Dies, die auf einem Basis-Die aufeinander gestapelt sind. Beispielsweise kann ein gestapelter Halbleiter-Die zwei oder mehr aufeinander gestapelte Dies umfassen, wobei der Stapel auf einem Basis-Die ist. Für einige Ausführungsbeispiele kann ein „gestapelter Halbleiter-Die“ einen Die-Block umfassen. Jeder Die-Block kann ein gestapeltes Die-Gehäuse oder ein nicht-gestapeltes Die-Gehäuse sein.
  • Bei einem Ausführungsbeispiel ist ein Oberflächenbereich des Basis-Dies 101 größer als die Oberflächenbereiche der gestapelten Dies 103 und der thermischen Verteiler 105. Bei einem Ausführungsbeispiel sind der Basis-Die 101, die mehreren gestapelten Dies 103 und die mehreren thermischen Verteiler 105 elektrisch miteinander durch elektrische Kommunikationspfade (z.B. elektrische Leiterbahnen, etc.) gekoppelt. Der Basis-Die 101 kann einen monolithischen Basis-Die oder eine Mehrzahl disaggregierter Basis-Dies aufweisen.
  • Obgleich nicht in 1A gezeigt, kann die Architektur 100 elektrische Verbindungen zwischen zwei oder mehreren von den thermischen Verteilern 105, den gestapelten Halbleiter-Dies 103 und dem Basis-Die 101 umfassen. Diese elektrischen Verbindungen umfassen Verbindungsstrukturen (z.B. Höcker, Mikrohöcker, Säulen, Drahtbonde, etc.), sind aber nicht auf diese beschränkt. Diese elektrischen Verbindungen können aus geeigneten Materialien gebildet werden, die in der Technik der Halbleiterherstellung bekannt sind (z.B. Kupfer, Palladium, Aluminium, Stahl, Nickel, irgendein anderes Metall, eine Metall-Legierung, irgendein anderes leitfähiges Material oder irgendeine Kombination derselben, etc.).
  • Bei einem Ausführungsbeispiel können die thermischen Verteiler 105 bei dem Wärmemanagement des Basis-Dies 101 und der mehreren gestapelten Dies 103 helfen. Auf diese Weise können die thermischen Verteiler 105 bei der Wärmeableitung von einem Halbleiter-Gehäuse, das die gestapelte Halbleiter-Architektur 100 umfasst, helfen. Bei einem Ausführungsbeispiel können die thermischen Verteiler 105 bei dem Bereitstellen niedriger lateraler AC- und DC- elektrischen Impedanz helfen. Bei einem anderen Ausführungsbeispiel ist zumindest einer der thermischen Verteiler 105 entworfen, eine hohe Induktivität mit einem niedrigem Widerstand bereitzustellen. Beispielsweise kann zumindest einer der thermischen Verteiler 105 integrierte Spannungsregler umfassen, die aus Induktivitäten gebildet sind, die bei DC-zu-DC-Umwandlung genutzt werden. Die thermischen Verteiler 105 können aus Kupfer oder irgendeinem anderen geeigneten Material oder einer Metalllegierung gebildet werden, die zu Wärmemanagement fähig sind, wie sie im Stand der Technik der Halbleiterherstellung und -Produktion bekannt sind. Zusätzliche Details zu der Zusammensetzung der thermischen Verteiler 105 sind nachfolgend in Zusammenhang mit 2A-2C beschrieben.
  • Bezugnehmend nun auf 1B ist ein Ausführungsbeispiel einer gestapelten Halbleiter-Die-Architektur 125 gezeigt. Die Architektur 125 umfasst viele der selben Komponenten, wie diese, die vorangehend in Verbindung mit der Architektur 100 von 1 beschrieben sind. Der Kürze halber sind diese Komponenten nicht beschrieben, es sei denn es ist notwendig, um die Architektur 125, die 1B gezeigt ist, zu verstehen. Ferner sind nur Unterschiede zwischen der Architektur 100 und der Architektur 125 nachfolgend in Zusammenhang mit 1B beschrieben.
  • Ein Unterschied zwischen der Architektur 125 von 1B und der Architektur 100, die vorangehend in Verbindung mit 1A beschrieben ist, ist, dass die Architektur 125 eine andere Anordnung aufweist als die Anordnung der Architektur 100. Genauer gesagt, umfasst die Architektur 125 einen Basis-Die 101 mit mehreren gestapelten Halbleiter-Dies 103 auf dem Basis-Die 101. In dem in 1B dargestellten Ausführungsbeispiel sind die mehreren gestapelten Halbleiter-Dies 103 zusammengefasst, um eine Gruppe 127 von gestapelten Halbleiter-Dies 103 zu bilden. Nach hiesigem Gebrauch umfasst „eine Gruppe von gestapelten Halbleiter-Dies“ und Variationen davon einen oder mehrere gestapelte Halbleiter-Dies. Die Gruppe 127 von gestapelten Halbleiter-Dies 103 kann in einer Ring-Anordnung, einer quadratischen Anordnung, einer rechteckigen Anordnung, einer polygonalen Anordnung, einer Gitteranordnung oder irgendeiner anderen geeigneten Anordnung angeordnet sein. Ferner und bei diesem Ausführungsbeispiel sind ein oder mehrere thermische Verteiler 105 benachbart zu der Gruppe 127 der gestapelten Halbleiter-Dies 103. Bei einem weiteren Ausführungsbeispiel gibt es in der Gruppe 127 der gestapelten Halbleiter-Dies 103 keine thermischen Verteiler 105 zwischen irgendwelchen zwei gestapelten Halbleiter-Dies 103.
  • In der Architektur 125 können ein oder mehrere thermische Verteiler 105 auf einer, zwei, drei, vier oder irgendeiner Anzahl von Seiten des Basis-Dies 101 angeordnet sein. Bei einem ersten Beispiel und wie in 1B gezeigt ist, sind mehrere thermische Verteiler 105 auf zwei Seiten des Basis-Dies 101 und sind benachbart zu der Gruppe 127 von gestapelten Halbleiter-Dies 103 positioniert. Bei einem zweiten Beispiel sind ein oder mehrere thermische Verteiler 105 auf einer Seite des Basis-Dies 101 und benachbart zu der Gruppe 127 von gestapelten Halbleiter-Dies 103 positioniert. Bei einem dritten Beispiel sind ein oder mehrere thermische Verteiler 105 auf drei Seiten des Basis-Dies 101 und benachbart zu der Gruppe 127 von gestapelten Halbleiter-Dies 103 positioniert. Bei einem vierten Beispiel sind ein oder mehrere thermische Verteiler 105 auf vier Seiten des Basis-Dies 101 und benachbart zu der Gruppe 127 von gestapelten Halbleiter-Dies 103 positioniert. Es wird darauf hingewiesen, dass mehr als ein thermischer Verteiler 105 auf einer einzelnen Seite des Basis-Dies 101 positioniert sein kann.
  • Bei einem spezifischen Ausführungsbeispiel umgeben die thermischen Verteiler 105 die Gruppe 127 von gestapelten Halbleiter-Dies 103. Bei einem weiteren Ausführungsbeispiel umgeben die thermischen Verteiler 105 die Gruppe 127 von gestapelten Halbleiter-Dies 103 und es gibt keine thermischen Verteiler 105 zwischen irgendwelchen zwei gestapelten Halbleiter-Dies 103 in der Gruppe 127 der gestapelten Halbleiter-Dies 103.
  • Bei einem Ausführungsbeispiel der Architektur 125, die 1B gezeigt ist, ist ein Oberflächenbereich des Basis-Dies 101 größer als die Oberflächenbereiche der gestapelten Dies 103 und der thermischen Verteiler 105. Bei einem Ausführungsbeispiel sind der Basis-Die 101, die Gruppe 127 der gestapelten Dies 103 und der eine oder die mehreren thermischen Verteiler 105 elektrisch miteinander durch elektrische Kommunikationspfade (z.B. elektrische Leiterbahnen, etc.) gekoppelt. Der Basis-Die 101 kann ein monolithischer Basis-Die oder eine Mehrzahl disaggregierter Basis-Dies sein.
  • Obgleich nicht in 1B gezeigt, kann die Architektur 125 elektrische Verbindungen zwischen zwei oder mehreren von den thermischen Verteilern 105, der Gruppe 127 der gestapelten Halbleiter-Dies 103 und dem Basis-Die 101 umfassen. Diese elektrischen Verbindungen umfassen Verbindungsstrukturen (z.B. Höcker, Mikrohöcker, Säulen, Drahtbonde, etc.), sind aber nicht auf diese beschränkt. Diese elektrischen Verbindungen können aus geeigneten Materialien gebildet werden, die in der Technik der Halbleiterherstellung bekannt sind (z.B. Kupfer, Palladium, Aluminium, Stahl, Nickel, irgendein anderes Metall, eine Metall-Legierung, irgendein anderes leitfähiges Material oder irgendeiner Kombination derselben, etc.).
  • Es wird darauf hingewiesen, dass die Anordnungen, die in Verbindung mit den 1A-1B beschrieben sind, kombiniert werden können. Das heißt, und bei einem Ausführungsbeispiel kann eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse aufweisen: einen Basis-Die; eine Mehrzahl von gestapelten Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl von thermischen Verteilern auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die angeordnet ist in: (i) einem oder mehreren Zwischenräumen zwischen der Mehrzahl von gestapelten Halbleiter-Dies; und/oder (ii) in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind.
  • Ferner können die vorangehend in Verbindung mit den 1A-1B erörterten Dies irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem Beispiel kann der Basis-Die 101 irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem anderen Beispiel kann jeder der gestapelten Halbleiter-Dies 103 irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei noch einem anderen Beispiel können zwei von mehreren gestapelten Halbleiter-Dies 103 in einer Gruppe gestapelter Halbleiter-Dies 103 unterschiedliche Formen voneinander aufweisen.
  • 2A-2F sind Querschnitt-Seitenansicht-Darstellungen gestapelter Halbleiter-Architekturen 200, 225, 250, 295, 297 und 299, die alle gemäß mehreren Ausführungsbeispielen eine Mehrzahl gestapelter Halbleiter-Dies 203A-B und eine Mehrzahl thermischer Verteiler 200, 225 auf einem Basis-Die 201 umfassen. Der Kürze halber sind die gestapelten Halbleiter-Dies 203A-B, der Basis-Die 201 und die elektrischen Verbindungen 205 im Folgenden in Verbindung mit den 2A-2C nicht detailliert beschrieben, da ähnliche Komponenten vorangehend im Zusammenhang mit einer oder mehreren der 1A-1B beschrieben sind.
  • Bezugnehmend nun auf 2A, die eine gestapelte Halbleiterarchitektur 200 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 201A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 201A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 201A-B aus einem geeigneten Metall oder einer geeigneten Metalllegierung (z.B. Kupfer, etc.) gebildet. Bei einem Ausführungsbeispiel ist zumindest einer der thermischen Verteiler 201A-B ein Silizium-Halbleiter-Die.
  • Bezugnehmend nun auf 2B, die eine gestapelte Halbleiterarchitektur 225 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 207A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 207A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 207A-B aus Silizium und Metall gebildet. Beispielsweise ist jeder der thermischen Verteiler 207AB aus einem der Silizium-Halbleiter-Dies 201A-B und einer oder mehreren Metallschichten 211 auf dem jeweiligen der Silizium-Halbleiter-Dies 201A-B gebildet. Die eine oder mehreren Metallschichten 211 können aus Kupfer oder irgendeinem anderen geeigneten Metall oder einer anderen Metalllegierung gebildet sein. Bei einem Ausführungsbeispiel ist zumindest einer der thermischen Verteiler 207A-B ein Silizium-Halbleiter-Die, der eine oder mehrere Metallschichten aufweist, die darauf gebildet wurden. Beispielsweise kann zumindest einer der thermischen Verteiler 207A-B ein Silizium-Die mit mehreren dicken Metall- (z.B. Kupfer, etc.) Schichten sein, die darauf gebildet wurden. Bei einem bestimmten Beispiel können die Metallschichten eine z-Höhe von ungefähr 35µm aufweisen.
  • Bezugnehmend nun auf 2C, die eine gestapelte Halbleiterarchitektur 250 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 213A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 213A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 213A-B aus mehreren verschachtelten Schichten gebildet, umfassend: (i) eine oder mehrere dielektrische Schichten 209; und (ii) eine oder mehrere Metallschichten 211. Beispielsweise wird jeder der thermischen Verteiler 213A-B aus einer ersten dielektrischen Schicht 209, einer ersten Metallschicht 211 auf der ersten dielektrischen Schicht 209, einer zweiten dielektrischen Schicht 209 auf der ersten Metallschicht 211 und einer zweiten Metallschicht 211 auf der zweiten dielektrischen Schicht 209 gebildet. Die Metallschichten 211 können aus Kupfer oder irgendeinem anderen geeigneten Metall oder einer anderen Metalllegierung gebildet sein. Jede der dielektrischen Schichten 209 in den thermischen Verteilern 213A-B kann aus irgendeinem geeigneten dielektrischen Material gebildet sein, wie es im Stand der Technik bekannt ist. Dielektrische Materialien umfassen, sind aber nicht beschränkt auf, einen oder mehrere der Folgenden: hohes-k-Dielektrika und niedriges-k-Dielektrika, wobei k die Dielektrizitätskonstante eines Materials ist. Beispiele für Dielektrika sind nanoporöses Siliziumdioxid, Wasserstoffsilsesquioxan (HSQ), Teflon-AF (Polytetrafluorethylen oder PTFE), Siliziumoxyfluorid (FSG), etc. Dielektrische Materialien können auf Silizium basieren. Ein dielektrisches Material kann auch eines oder mehrere von Siliziumdioxid und Siliziumnitrid umfassen, ist aber nicht darauf beschränkt.
  • Bezugnehmend nun auf 2D, die eine gestapelte Halbleiterarchitektur 295 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 201A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 201A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 201A-B aus einem geeigneten Metall oder einer geeigneten Metalllegierung (z.B. Kupfer, etc.) gebildet. Bei einem Ausführungsbeispiel ist mindestens einer der thermischen Verteiler 201A-B ein Silizium-Halbleiter-Die.
  • Bezugnehmend nun auf 2E, die eine gestapelte Halbleiterarchitektur 297 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 207A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 207A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 207A-B aus Silizium und Metall gebildet. Beispielsweise ist jeder der thermischen Verteiler 207A-B aus einem der Silizium-Halbleiter-Dies 201A-B und einer oder mehreren Metallschichten 211 auf dem jeweiligen der Silizium-Halbleiter-Dies 201A-B gebildet. Die eine oder die mehreren Metallschichten 211 können aus Kupfer oder irgendeinem anderen geeigneten Metall oder einer anderen Metalllegierung gebildet sein. Bei einem Ausführungsbeispiel ist zumindest einer der thermischen Verteiler 207A-B ein Silizium-Halbleiter-Die, der eine oder mehrere Metallschichten aufweist, die darauf gebildet wurden. Beispielsweise kann zumindest einer der thermischen Verteiler 207A-B ein Silizium-Die mit mehreren dicken Metall- (z.B. Kupfer, etc.) Schichten sein, die darauf gebildet wurden. Bei einem bestimmten Beispiel können die Metallschichten eine z-Höhe von ungefähr 35µm aufweisen.
  • Bezugnehmend nun auf 2F, die eine gestapelte Halbleiterarchitektur 299 darstellt, die einen Basis-Die 201, mehrere gestapelte Dies 203A-B, mehrere thermische Verteiler 213A-B und elektrische Verbindungen 205 umfasst, die die Verteiler 213A-B und die gestapelten Dies 203A-B mit dem Basis-Die 201 koppeln. Bei einem Ausführungsbeispiel ist jeder der thermischen Verteiler 213A-B aus mehreren verschachtelten Schichten gebildet, umfassend: (i) eine oder mehrere dielektrische Schichten 209; und (ii) eine oder mehrere Metallschichten 211. Beispielsweise wird jeder der thermischen Verteiler 213A-B aus einer ersten dielektrischen Schicht 209, einer ersten Metallschicht 211 auf der ersten dielektrischen Schicht 209, einer zweiten dielektrischen Schicht 209 auf der ersten Metallschicht 211 und einer zweiten Metallschicht 211 auf der zweiten dielektrischen Schicht 209 gebildet. Die Metallschichten 211 können aus Kupfer oder irgendeinem anderen geeigneten Metall oder einer anderen Metalllegierung gebildet sein. Jede der dielektrischen Schichten 209 in den thermischen Verteilern 213A-B kann aus irgendeinem geeigneten dielektrischen Material gebildet sein, wie es vorangehend in Verbindung mit 2C beschrieben ist.
  • Bei einigen Ausführungsbeispielen der gestapelten Halbleiter-Die-Architekturen, die in den 2A-2F gezeigt sind, können die Ober- und/oder Unterseiten der Halbleiter-Dies 203A-B jeweils mit den Ober- und/oder Unterseiten der thermischen Verteiler 201A-B, 207A-B und 213A-B koplanar sein. Ferner können elektrische Verbindungen 205 aus Verbindungsstrukturen (z.B. Höcker, Mikrohöcker, Säulen, Drahtbonde etc.) gebildet sein und zum Koppeln des Basis-Dies 201 mit den Halbleiter-Dies 203A-B und/oder den thermischen Verteilern 201A-B, 207A-B und 213A-B verwendet werden.
  • Es wird darauf hingewiesen, dass die Anordnungen, die in Verbindung mit den 2A- 2F beschrieben sind, kombiniert werden können. Das heißt, und bei einem Ausführungsbeispiel kann eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse aufweisen: einen Basis-Die; eine Mehrzahl von gestapelten Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl von thermischen Verteilern auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die angeordnet ist in: (i) einem oder mehreren Zwischenräumen zwischen der Mehrzahl von gestapelten Halbleiter-Dies; und/oder (ii) in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind.
  • Ferner können die vorangehend in Verbindung mit den 2A-2F erörterten Dies irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem Beispiel kann der Basis-Die 201 irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem anderen Beispiel kann jeder der gestapelten Halbleiter-Dies 203A-B irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei noch einem anderen Beispiel können zwei von mehreren gestapelten Halbleiter-Dies 203A-B in einer Gruppe gestapelter Halbleiter-Dies 203A-B unterschiedliche Formen voneinander aufweisen.
  • Bezug wird nun genommen auf 3A, die eine isometrische Ansicht einer gestapelten Halbleiter-Architektur 300 zeigt, die gemäß einem Ausführungsbeispiel eine Mehrzahl gestapelter Halbleiter-Dies 303 auf einem Basis-Die 301, eine Mehrzahl thermischer Verteiler 305 auf dem Basis-Die 301 und eine Wärmesenke 307 umfasst. Der Kürze halber sind die gestapelten Halbleiter-Dies 303, der Basis-Die 301 und die thermischen Verteilern 305 im Folgenden in Verbindung mit 3A nicht detailliert beschrieben, da ähnliche Komponenten vorangehend im Zusammenhang mit den 1 und 2A-2C beschrieben sind. Bei einem Ausführungsbeispiel umfasst die Architektur 300 eine Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 303 und der Mehrzahl von thermischen Verteilern 305 auf dem Basis-Die 301, die ähnlich zu oder gleich der Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 103 und der Mehrzahl von thermischen Verteilern 105 auf dem Basis-Die 101 ist, die oben in Verbindung mit der Architektur 100 von 1A gezeigt und beschrieben ist. Beispielsweise und wie in 3A gezeigt ist, umfasst die Architektur 300 eine Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 303 und der Mehrzahl von thermischen Verteilern 305 auf dem Basis-Die 301, der einen thermischen Verteiler 305 umfasst, der in einem Zwischenraum zwischen zwei der gestapelten Halbleiter-Dies 303 positioniert ist.
  • Wie in 3A gezeigt ist, ist eine Wärmesenke 307 in Kontakt mit einem oder mehreren der thermischen Verteiler 305 und den gestapelten Halbleiter-Dies 303, um bei dem Wärmemanagement zu helfen, was wiederum bei dem Abführen von Wärme von den Dies 301, 303 und den Verteilern 305 helfen kann, um bei dem Verbessern der Leistungsdichte zu helfen. Bei einem Ausführungsbeispiel stellen die thermischen Verteiler 305 einen lateralen, thermisch leitfähigen Weg und eine größere Schnittstelle zu der Wärmesenke 307 bereit. Der thermische Schnittstellenwiderstand von den Dies 301, 305 zu der Wärmesenke 307 beträgt ungefähr 20% bis 60% des gesamten thermischen Widerstands (Übergang zu Umgebung). Die Wärmesenke 307 kann aus irgendeinem geeigneten Material gebildet sein, das im Stand der Technik der Wärmesenken bekannt ist. Beispiele für Materialien, die zum Bilden von Wärmesenken verwendet werden, umfassen, sind aber nicht beschränkt auf Aluminium, Kupfer, Diamant, Aluminiumlegierungen, Kupfer-Wolfram-Legierungen, Siliziumkarbid, Dymalloy, E-Material und alle anderen Metalle oder Metalllegierungen, die im Stand der Technik der Wärmesenken verwendet werden. Die Wärmesenke 307 kann Finnen umfassen, wie in 3A dargestellt ist. Beispielsweise kann die Wärmesenke 307 Pin-Finnen, gerade Finnen, gebördelte Finnen (flared fins), irgendeine andere Art von Finnen, die im Stand der Technik der Wärmesenken bekannt sind, oder irgendeine Kombination derselben umfassen.
  • Bei einem Ausführungsbeispiel ist eine thermische Schnittstellenmaterial- (TIM; Thermal Interface Material) -Schicht 309 zwischen: (i) der Wärmesenke 307; und (ii) den Oberseiten der gestapelten Halbleiter-Dies 303 und der thermischen Verteiler 305. Die TIM-Schicht 309 kann verwendet werden, um die thermische Leitung von einer Komponente (z.B. gestapelte Halbleiter-Dies 303, thermische Verteiler 305 etc.) zu einem sekundären Wärmetauscher (z.B. eine Wärmesenke 307, eine umgebende Umgebung, andere sekundäre Wärmetauscher etc.) zu erleichtern. Die TIM-Schicht 309 kann dabei helfen, den thermischen Widerstand der Schnittstelle zu minimieren. Die TIM-Schicht 309 kann aus einem Material gebildet sein, das hohe thermische Leitfähigkeit aufweist. Diese Materialien können Materialien mit hoher thermischer Leitfähigkeit umfassen, die bei vorbestimmten Betriebstemperaturen flüssig oder nahezu flüssig werden. Die TIM-Schicht 309 kann zum Fließen und Füllen von Oberflächenunebenheiten entworfen sein, wobei Verringerungen des thermischen Widerstands zwischen (i) der Wärmesenke 307; und (ii) den gestapelten Halbleiter-Dies 303 und den thermischen Verteilern 305 ermöglicht werden. Die Materialien, die zur Herstellung der TIM-Schicht 309 verwendet wurden, können zumindest eines von einem Metall-basierten TIM, einem Polymermatrix-TIM, einem thermischen Schmierfett oder irgendeine andere im Stand der Technik bekannte TIM-1-Materialschicht sein. Die TIM-Schicht 309 kann eine metallische Legierung mit einem niedrigem Schmelzpunkt sein. Die TIM-Schicht 309 kann ein lötthermisches Schnittstellenmaterial („STIM“; solder thermal interface material) sein, wie beispielsweise ein Indium-Lötmittel-TIM. Bei einem Ausführungsbeispiel ist die TIM-Schicht 309 eine Metall-basierte Legierungsschicht. Beispielsweise umfasst die TIM-Schicht 309 mindestens eines von Indium, Zinn, Blei, Silber, Antimon, Bismut, Zink, Cadmium, Gold, Kupfer, Ruthenium, Nickel, Kobalt, Chrom, Eisen, Mangan, Titan, Aluminium, Hafnium, Tantal, Wolfram, Vanadium, Molybdän, Palladium, Platin oder irgendeine Kombination derselben. Die TIM-Schicht 309 kann zumindest eines von einem polymerisch-thermischen Schnittstellenmaterial (PTIM; polymeric thermal interface material), einem Epoxid, einer Flüssigphasen-Sinter- (LPS) Paste oder einer Lötmittelpaste umfassen. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 thermisches Schmierfett umfassen, was eine sehr dünne Bondleitung und somit einen sehr kleinen thermischen Widerstand erlaubt. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 thermischen Kleber umfassen, der auch eine sehr dünne Bondleitung erlaubt und dem Bond nach dem Aushärten etwas mechanische Festigkeit verleiht. Thermischer Kleber erlaubt, wenn er aushärtet, eine dickere Bondleitung als das thermische Schmierfett. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 einen thermischen Zwischenraumfüller umfassen, der, wenn er aushärtet, dickere Bondleitungen erlaubt als das thermische Schmierfett, und dennoch durch begrenzte Klebekraft eine einfache Demontage erlaubt. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 eine thermische Anschlussfläche umfassen, die überwiegend aus Silizium oder siliziumähnlichem Material besteht. Eine thermische Anschlussfläche kann dickere Bondleitungen erlauben, benötigt aber normalerweise eine höhere Kraft, um die Wärmesenke auf die Wärmequelle (d.h. die gestapelten Halbleiter-Dies 303, der Basis-Die 301 und die thermischen Verteiler 305 etc.) zu drücken, so dass die thermische Anschlussfläche den gebondeten Oberflächen entspricht. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 ein thermisches Adhäsionsmittel umfassen, das eine thermische Anschlussfläche mit Klebeeigenschaften ist. Bei einem Ausführungsbeispiel kann die TIM-Schicht 309 thermische Bänder umfassen, die an Oberflächen von Komponenten oder Materialien haften, keine Aushärtezeit benötigen und einfach aufzubringen sind.
  • Bei einem Ausführungsbeispiel könnten die TIM-Schicht 309 und die thermischen Verteiler 305 dabei helfen, den thermischen Widerstand der Schnittstelle zwischen den Dies 301, 303 und der Wärmesenke 307 zu reduzieren oder zu eliminieren. Beispielsweise könnten die thermischen Verteiler 305 und die TIM-Schicht helfen, den thermischen Widerstand der Schnittstelle zwischen den Dies 301, 303 und der Wärmesenke 307 zu halbieren. Das Verringern des thermischen Widerstands der Schnittstelle kann dabei helfen, höhere thermische Entwurfsleistung zu ermöglichen, die dabei helfen kann, eine höhere Performance und Leistungsdichte zu ermöglichen.
  • Bei einem Ausführungsbeispiel kann die Wärmesenke 307 mit dem Basis-Die 301 via elektrisch leitfähige Verbindungen gekoppelt sein. Beispiele solcher elektrisch leitfähigen Verbindungen umfassen Verbindungsstrukturen (z.B. Höcker, Mikrohöcker, Säulen, Drahtbonde, etc.), sind aber nicht auf diese beschränkt. Die Wärmesenke 307 kann bei dem Bereitstellen einer elektrischen Verteilungsfunktion für die gestapelte Halbleiter-Die-Architektur 300 helfen. Die Wärmesenke 307 kann auch strukturiert werden, einen Satz von Induktivitäten zur Leistungswandlung (z.B. DC-zu-DC-Umwandlung, etc.) zu umfassen.
  • Bezug wird nun auf 3B genommen, die eine isometrische Ansicht einer gestapelten Halbleiter-Architektur 350 zeigt, die gemäß einem Ausführungsbeispiel eine Mehrzahl gestapelter Halbleiter-Dies 303 auf einem Basis-Die 301, eine Mehrzahl thermischer Verteiler 305 auf dem Basis-Die 301 und eine Wärmesenke 307 umfasst. Die Architektur 350 von 3B umfasst viele der selben Komponenten, wie diese, die vorangehend in Verbindung mit der Architektur 300 von 3A beschrieben wurden. Der Kürze halber sind die gestapelten Halbleiter-Dies 303, der Basis-Die 301 und die thermischen Verteilern 305 im Folgenden in Verbindung mit 3B nicht detailliert beschrieben, da ähnliche Komponenten vorangehend in Zusammenhang mit 3A beschrieben sind. Ferner sind nur Unterschiede zwischen der Architektur 350 von 3B und der Architektur 300, die vorangehend in Verbindung mit 3A beschrieben ist, nachfolgend in Zusammenhang mit 3B beschrieben.
  • Ein Unterschied zwischen der Architektur 350 von 3B und der Architektur 300, die vorangehend in Verbindung mit 3A beschrieben ist, bezieht sich auf die Anordnung der Dies 303 und der Verteiler 305. Bei 3A weist die Architektur 300 eine Anordnung der gestapelten Halbleiter-Dies 303 und der thermischen Verteiler 305 auf dem Basis-Die 301 auf, die ähnlich ist zu der vorangehend in Verbindung mit 1A beschriebenen Anordnung. Bei 3B weist die Architektur 350 eine Anordnung der gestapelten Halbleiter-Dies 303 und der thermischen Verteiler 305 auf dem Basis-Die 301 auf, die ähnlich ist zu der oben in Verbindung mit 1B beschriebenen Anordnung. Genauer gesagt, umfasst die Architektur 350 eine Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 303 und der Mehrzahl von thermischen Verteilern 305 auf dem Basis-Die 301, die ähnlich zu oder gleich der Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 103 und der Mehrzahl von thermischen Verteilern 105 auf dem Basis-Die 101 ist, die oben in Verbindung mit der Architektur 125 von 1B gezeigt und beschrieben ist. Beispielsweise und wie in 3B gezeigt ist, umfasst die Architektur 350 eine Anordnung der Mehrzahl von gestapelten Halbleiter-Dies 303 und der Mehrzahl von thermischen Verteilern 305 auf dem Basis-Die 301, der einen thermischen Verteiler 305 umfasst, der in einem Bereich auf dem Basis-Die 301 positioniert ist, der benachbart zu einer Gruppe gestapelter Halbleiter-Dies 303 ist.
  • Es wird darauf hingewiesen, dass die Anordnungen, die in Verbindung mit den 3A-3B beschrieben sind, kombiniert werden können. Das heißt, und bei einem Ausführungsbeispiel kann eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse aufweisen: einen Basis-Die; eine Mehrzahl von gestapelten Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl von thermischen Verteilern auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die angeordnet ist in: (i) einem oder mehreren Zwischenräumen zwischen der Mehrzahl von gestapelten Halbleiter-Dies; und/oder (ii) in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind.
  • Ferner können die vorangehend in Verbindung mit den 3A-3B erörterten Dies irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem Beispiel kann der Basis-Die 301 irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem anderen Beispiel kann jeder der gestapelten Halbleiter-Dies 303 irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei noch einem anderen Beispiel können zwei von mehreren gestapelten Halbleiter-Dies 303 in einer Gruppe gestapelter Halbleiter-Dies 303 unterschiedliche Formen voneinander aufweisen.
  • 4A ist eine Prozessablauf-Darstellung eines Verfahrens 400 zum Bauen einer gestapelten Halbleiter-Architektur, die, gemäß einem Ausführungsbeispiel, eine Mehrzahl gestapelter Halbleiter-Dies und eine Mehrzahl thermischer Verteiler auf einem Basis-Die umfasst. Das Verfahren 400 beginnt bei Block 401, wobei eine Mehrzahl von gestapelten Halbleiter-Dies auf einem Basis-Die befestigt werden. Die Mehrzahl der gestapelten Halbleiter-Dies wird auf dem Basis-Die auf eine Art angeordnet, die Zwischenräume zwischen den gestapelten Halbleiter-Dies bereitstellt. Bei einem Ausführungsbeispiel wird das Befestigen der gestapelten Halbleiter-Dies auf den Dies gemäß den vorangehend in Verbindung zumindest einer der 1A-3B bereitgestellten Beschreibungen ausgeführt. Bei einem Ausführungsbeispiel umfasst das Verfahren 400 auch einen Block 403. Hier kann eine TIM-Schicht (z.B. thermisch leitfähiges Band, etc.) auf dem Basis-Die in den Zwischenräumen zwischen den gestapelten Halbleiter-Dies aufgebracht werden. TIM-Schichten sind vorangehend in Verbindung mit zumindest 3A beschrieben.
  • Anschließend fährt das Verfahren 400 mit Block 405 fort. Hier wird zumindest ein thermischer Verteiler auf dem Basis-Die in den Zwischenräumen zwischen den gestapelten Halbleiter-Dies befestigt. Genauer werden der eine oder die mehreren thermischen Verteiler auf der TIM-Schicht in den Zwischenräumen zwischen den gestapelten Halbleiter-Dies befestigt. Bei Block 407 werden die gestapelten Halbleiter-Dies und die thermischen Verteiler via elektrische Verbindungen (z.B. Verbindungsstrukturen, Mikrohöcker, Höcker, Säulen, etc.) elektrisch mit dem Basis-Die gekoppelt. Das Verfahren 400 fährt mit Block 409 fort. An dieser Stelle kann eine andere TIM-Schicht (z.B. thermischer Kleber, thermisches Schmierfett, etc.) auf freiliegende Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler aufgebracht werden. Bei Block 411 ist eine Wärmesenke an den freiliegenden Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler angebracht. Bei einem Ausführungsbeispiel hilft die TIM-Schicht auf den freiliegenden Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler bei dem Sichern der Wärmesenke an den gestapelten Halbleiter-Dies und/oder an dem einen oder den mehreren thermischen Verteilern.
  • Das Verfahren 400 kann auch einen optionalen Schritt 413 umfassen. Hier wird die Wärmesenke elektrisch mit dem Basis-Die gekoppelt. Diese Verbindungen können ähnlich zu oder gleich den elektrischen Verbindungen 205 sein, die vorangehend in Verbindung mit zumindest den 1-2F beschrieben sind. Beispiele für solche elektrischen Verbindungen können Drahtbondverbindungen umfassen, sind aber nicht darauf beschränkt.
  • 4B ist eine Prozessablauf-Darstellung eines Verfahrens 450 zum Bauen einer gestapelten Halbleiter-Architektur, die gemäß einem Ausführungsbeispiel eine Mehrzahl gestapelter Halbleiter-Dies und eine Mehrzahl thermischer Verteiler auf einem Basis-Die umfasst. Das Verfahren 450 beginnt bei Block 451, wobei eine Mehrzahl gestapelter Halbleiter-Dies auf einem Basis-Die befestigt werden. Die Mehrzahl gestapelter Halbleiter-Dies wird auf dem Basis-Die auf eine Art angeordnet, die eine Gruppe der gestapelten Halbleiter-Dies bildet. Bei einem Ausführungsbeispiel wird das Befestigen der gestapelten Halbleiter-Dies auf den Dies gemäß den vorangehend in Verbindung mit mindestens einer der 1A-3B bereitgestellten Beschreibungen ausgeführt. Bei einem Ausführungsbeispiel umfasst das Verfahren 450 auch einen Block 453. Hier kann eine TIM-Schicht (z.B. thermisch leitfähiges Band, etc.) auf einen oder mehrere Bereiche des Basis-Dies, die benachbart zu der Gruppe von gestapelten Halbleiter-Dies sind, aufgebracht werden. TIM-Schichten sind vorangehend in Verbindung mit zumindest 3A beschrieben.
  • Anschließend fährt das Verfahren 450 mit Block 455 fort. Hier wird zumindest ein thermischer Verteiler auf dem Basis-Die in einem oder mehreren Bereichen, die benachbart zu der Gruppe von gestapelten Halbleiter-Dies sind, befestigt. Bei einem spezifischen Ausführungsbeispiel sind der eine oder die mehreren Wärmeverteiler auf der TIM-Schicht derart befestigt, dass kein Wärmeverteiler zwischen irgendwelchen zwei gestapelten Halbleiter-Dies aus der Gruppe von gestapelten Halbleiter-Dies angeordnet ist. Bei Block 457 sind die gestapelten Halbleiter-Dies und die thermischen Verteiler via elektrische Verbindungen (z.B. Verbindungsstrukturen, Mikrohöcker, Höcker, Säulen, etc.) elektrisch mit dem Basis-Die gekoppelt. Das Verfahren 450 fährt mit Block 459 fort. An dieser Stelle kann eine andere TIM-Schicht (z.B. thermischer Kleber, thermisches Schmierfett, etc.) auf freiliegende Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler aufgebracht werden. Bei Block 451 ist eine Wärmesenke an den freiliegenden Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler angebracht. Bei einem Ausführungsbeispiel hilft die TIM-Schicht auf den freiliegenden Oberflächen der gestapelten Halbleiter-Dies und/oder des einen oder der mehreren thermischen Verteiler bei dem Sichern der Wärmesenke an den gestapelten Halbleiter-Dies und/oder an dem einen oder den mehreren thermischen Verteilern.
  • Das Verfahren 450 kann auch einen optionalen Schritt 453 umfassen. Hier wird die Wärmesenke elektrisch mit dem Basis-Die gekoppelt. Diese Verbindungen können ähnlich zu oder gleich den elektrischen Verbindungen 205 sein, die vorangehend in Verbindung mit zumindest den 1-2F beschrieben sind. Beispiele für solche elektrischen Verbindungen können Drahtbondverbindungen umfassen, sind aber nicht darauf beschränkt.
  • Es wird darauf hingewiesen, dass die Anordnungen, die in Verbindung mit den 4A-4B beschrieben sind, kombiniert werden können. Das heißt, und bei einem Ausführungsbeispiel kann eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse aufweisen: einen Basis-Die; eine Mehrzahl von gestapelten Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl von thermischen Verteilern auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die angeordnet ist in: (i) einem oder mehreren Zwischenräumen zwischen der Mehrzahl von gestapelten Halbleiter-Dies; und/oder (ii) in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind.
  • Ferner können die vorangehend in Verbindung mit den 4A-4B erörterten Dies irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem Beispiel kann der Basis-Die irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei einem anderen Beispiel kann jeder der gestapelten Halbleiter-Dies irgendeine geeignete Form aufweisen, die im Stand der Technik bekannt ist. Bei noch einem anderen Beispiel können zwei von mehreren gestapelten Halbleiter-Dies in einer Gruppe gestapelter Halbleiter-Dies unterschiedliche Formen voneinander aufweisen.
  • 5 stellt gemäß einem Ausführungsbeispiel ein Schaubild eines Computer-Systems 500 dar. Das Computer-System 500 (auch als ein elektronisches System 500 bezeichnet) kann ein Halbleitergehäuse umfassen, das gemäß irgendeinem der Ausführungsbeispiele und deren Äquivalenten wie sie in dieser Offenbarung ausgeführt sind, eine gestapelte Halbleiter-Die-Architektur umfasst. Das Computersystem 500 kann eine mobile Vorrichtung, ein Netbook-Computer, ein drahtloses Smartphone, ein Desktop-Computer, ein tragbarer Reader, ein Serversystem, ein Supercomputer oder ein Hochperformance-Rechensystem sein.
  • Das elektronische System 500 kann ein Computer-System sein, das einen Systembus 520 umfasst, um die verschiedenen Komponenten des elektronischen Systems 500 elektrisch zu koppeln. Der Systembus 520 ist ein Einzel-Bus oder jegliche Kombination von Bussen gemäß verschiedener Ausführungsbeispiele. Das elektronische System 500 umfasst eine Spannungsquelle 530, die der integrierten Schaltung 510 Leistung bereitstellt. Bei einem Ausführungsbeispiel versorgt die Spannungsquelle 530 die integrierte Schaltung 510 durch den Systembus 520 mit Strom.
  • Die integrierte Schaltung 510 ist elektrisch mit dem Systembus 520 gekoppelt und umfasst jegliche Schaltung oder Kombination von Schaltungen gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel umfasst die integrierte Schaltung 510 einen Prozessor 512, der jeglicher Typ sein kann. Nach hiesigem Gebrauch kann der Prozessor 512 jeglichen Typ von Schaltung meinen, wie beispielsweise, aber nicht beschränkt auf, einen Mikroprozessor, einen Mikrocontroller, einen Graphikprozessor, einen Digitalsignalprozessor oder einen anderen Prozessor. Bei einem Ausführungsbeispiel umfasst der Prozessor 512 ein Halbleitergehäuse, das eine gestapelte Halbleiter-Die-Architektur gemäß irgendeinem der Ausführungsbeispiele und deren Äquivalenten umfasst, oder ist mit demselben gekoppelt, wie in der vorangehenden Beschreibung beschrieben ist. Bei einem Ausführungsbeispiel findet man SRAM-Ausführungsbeispiele in den Speicher-Caches des Prozessors. Andere Schaltungstypen, die in der integrierten Schaltung 510 umfasst sein können, sind eine speziell angefertigte Schaltung oder eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit), wie beispielsweise eine Kommunikationsschaltung 514, die in drahtlosen Vorrichtungen, wie beispielsweise Mobiltelefonen, Smartphones, Pagers, tragbaren Computern, Funksprechgeräten und ähnlichen elektronischen Systemen verwendet wird, oder eine Kommunikationsschaltung für Server. Bei einem Ausführungsbeispiel umfasst die integrierte Schaltung 510 Auf-Die-Speicher 516, wie beispielsweise statistischen Direktzugriffsspeicher (SRAM; static random access memory). Bei einem Ausführungsbeispiel umfasst die integrierte Schaltung 510 eingebetteten Auf-Die-Speicher 516, wie beispielsweise eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random-access memory). Bei einem Ausführungsbeispiel kann der Auf-Die-Speicher 516 mit einem Prozess gehäust sein, gemäß irgendeinem der Ausführungsbeispiele und deren Äquivalenten, wie in der vorangehenden Beschreibung beschrieben.
  • Bei einem Ausführungsbeispiel ist die integrierte Schaltung 510 mit einer nachfolgenden integrierten Schaltung 511 ergänzt. Zweckmäßige Ausführungsbeispiele umfassen einen Dualprozessor 513 und eine duale Kommunikationsschaltung 515 und dualen Auf-Die-Speicher 517, wie beispielsweise SRAM. Bei einem Ausführungsbeispiel umfasst die duale integrierte Schaltung 510 eingebetteten Auf-Die-Speicher 517, wie beispielsweise eDRAM.
  • Bei einem Ausführungsbeispiel umfasst das elektronische System 500 auch einen externen Speicher 540, der wiederum ein oder mehrere Speicherelemente umfassen kann, die für die spezielle Anwendung passend sind, wie beispielsweise einen Hauptspeicher 542 in Form eines RAM, eine oder mehrere Festplatten 544, und/oder ein oder mehrere Laufwerke, die entfernbare Medien 546 bedienen, wie beispielsweise Disketten, CDs (compact disks), DVDs (digital variable disks), Flash-Speicher-Laufwerke, und andere entfernbare Medien, die im Stand der Technik bekannt sind. Der externe Speicher 540 kann auch ein eingebetteter Speicher 548 sein, wie beispielsweise der erste Die in einem Die-Stapel, gemäß einem Ausführungsbeispiel.
  • Bei einem Ausführungsbeispiel umfasst das elektronische System 500 auch eine Anzeigevorrichtung 550 und einen Audio-Ausgang 560. Bei einem Ausführungsbeispiel umfasst das elektronische System 500 eine Eingabevorrichtung wie beispielsweise eine Steuerung 570, die eine Tastatur, Maus, Trackball, Spielesteuerung, Mikrophon, Stimmerkennungsvorrichtung, oder irgendeine andere Eingabevorrichtung sein kann, die Informationen in das elektronische System 500 eingibt. Bei einem Ausführungsbeispiel ist eine Eingabevorrichtung 570 eine Kamera. Bei einem Ausführungsbeispiel ist eine Eingabevorrichtung 570 eine digitale Tonaufnahmevorrichtung. Bei einem Ausführungsbeispiel ist ein Eingabevorrichtung 570 eine Kamera und eine digitale Tonaufnahmevorri chtung.
  • Mindestens eine der integrierten Schaltungen 510 oder 511 kann in einer Anzahl von verschiedenen Ausführungsbeispielen implementiert sein, umfassend ein Halbleitergehäuse, das eine gestapelte Halbleiter-Die-Architektur, wie sie hierin beschrieben ist, ein elektronisches System, ein Computersystem, ein oder mehrere Verfahren zum Herstellen einer integrierten Schaltung und ein oder mehrere Verfahren zur Herstellung einer elektronischen Anordnung, umfasst, die ein Halbleitergehäuse umfasst, das eine gestapelte Halbleiter-Die-Architektur umfasst, gemäß irgendwelchen der mehreren offenbarten Ausführungsbeispiele, wie hierin in den verschiedenen Ausführungsbeispielen und ihren im Stand der Technik anerkannten Äquivalenten ausgeführt ist. Die Elemente, Materialien, Geometrien, Abmessungen und Sequenz von Operationen können alle variiert werden, um zu bestimmten I/O-Koppel-Anforderungen zu passen, umfassend die Anzahl der Array-Kontakte, der Array-Kontaktkonfiguration für einen mikroelektronischen Die, der in ein Prozessor-Befestigungssubstrat eingebettet ist, gemäß irgendeinem der mehreren offenbarten Ausführungsbeispiele wie sie hierin ausgeführt sind, und deren im Stand der Technik anerkannten Äquivalente. Ein Grundlagensubstrat kann umfasst sein, wie durch die gestrichelte Linie in 5 dargestellt ist. Passive Bauelemente können auch umfasst sein, wie auch in 5 dargestellt ist.
  • Es wird darauf hingewiesen, dass zwei oder mehr der in der vorangehenden Beschreibung und in den Figuren beschriebenen Ausführungsbeispiele kombiniert werden können. Durchgehend in dieser Beschreibung bedeuten Bezugnahmen auf „ein einzelnes Ausführungsbeispiel“, „ein Ausführungsbeispiel“, „ein anderes Ausführungsbeispiel“ und Variationen davon, dass ein bestimmtes Merkmal, eine bestimmte Struktur, Ausbildung oder Charakteristik, das/die in Verbindung mit dem Ausführungsbeispiel beschrieben ist, bei zumindest einem Ausführungsbeispiel umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem einzelnen Ausführungsbeispiel“, „bei einem Ausführungsbeispiel“, „bei einem anderen Ausführungsbeispiel“ oder Variationen davon an verschiedenen Stellen durchgehend in dieser Beschreibung nicht notwendigerweise auf das gleiche Ausführungsbeispiel. Ferner können die bestimmten Merkmale, Strukturen, Ausbildungen, oder Charakteristika in irgendeiner geeigneten Weise bei einem oder mehreren Ausführungsbeispielen kombiniert werden.
  • Die Begriffe „über“, „zu“, „zwischen“, „darauf“ und „auf“ beziehen sich nach Gebrauch in der vorangehenden Beschreibung auf eine relative Position einer Schicht im Hinblick auf andere Schichten. Eine Schicht „über“ oder „auf“ einer anderen Schicht, oder gebondet „zu“ oder in „Kontakt“ mit einer anderen Schicht, kann direkt in Kontakt mit der anderen Schicht sein, oder sie kann eine oder mehrere dazwischenliegende Schichten aufweisen. Eine Schicht „zwischen“ Schichten kann direkt mit den Schichten Kontakt haben, oder sie kann eine oder mehr dazwischenliegende Schichten aufweisen.
  • Die vorangehend in Verbindung mit einem oder mehreren Ausführungsbeispielen, die in der vorangehenden Beschreibung ausgeführt sind, bereitgestellte Beschreibung, kann auch für andere Arten von IC-Gehäusen und gemischte Logik-Speicher-Gehäusestapel verwendet werden. Zusätzlich können die Verarbeitungssequenzen sowohl mit Wafer-Ebenen-Gehäusen (WLP; wafer level packages) wie auch mit Integration mit Oberflächenbefestigungssubstraten wie beispielsweise LGA, QFN und Keramiksubstraten kompatibel sein.
  • In der vorangehenden Beschreibung, der Zusammenfassung und/oder der Figuren werden zahlreiche spezifische Details ausgeführt, wie beispielsweise spezifische Materialien und Verarbeitungsoperationen, um ein tiefgreifendes Verständnis der hierin beschriebenen Ausführungsbeispiele bereitzustellen. Es ist jedoch offensichtlich, dass irgendeines der hierin beschriebenen Ausführungsbeispiele ohne diese spezifischen Details ausgeführt werden kann. In anderen Fällen werden bekannte Merkmale, wie beispielsweise die integrierte Schaltungsanordnung von halbleitenden Dies, nicht detailliert beschrieben, um Ausführungsbeispiele, die hierin beschrieben sind, nicht unnötig zu verunklaren. Weiterhin wird darauf hingewiesen, dass die verschiedenen Ausführungsbeispiele, die in den Figuren gezeigt und in Verbindung mit den Figuren beschrieben sind, darstellende Repräsentationen sind, und nicht notwendigerweise maßstabsgetreu gezeichnet sind. Somit können verschiedene Modifikationen und/oder Änderungen vorgenommen werden, ohne von dem breiteren Wesen und dem Schutzbereich der Ausführungsbeispiele abzuweichen, die im Zusammenhang mit der vorangehenden Beschreibung, der Zusammenfassung und/oder den Figuren beschrieben sind.
  • Hierin beschriebene Ausführungsbeispiele umfassen eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse, umfassend: einen Basis-Die, eine Mehrzahl gestapelter Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl thermischer Verteiler auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, ferner umfassend elektrische Verbindungen zwischen zwei oder mehreren von dem Basis-Die, der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, ferner umfassend eine Wärmesenke, die auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler angeordnet ist.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiterarchitektur für ein Halbleitergehäuse, wobei zumindest eine thermische Schnittstellenmaterial- (TIM; thermal interface material) Schicht angeordnet ist zwischen: (i) der Wärmesenke; und (ii) der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, wobei die Wärmesenke elektrisch mit dem Basis-Die gekoppelt ist.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus Silizium (z.B. ein Silizium-Halbleiter-Die etc.) gebildet ist, mit einer oder mehreren Metallschichten, die darauf gebildet sind.
  • Zusätzliche Ausführungsbeispiele umfassen eine gestapelte Halbleiter-Architektur für ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter Schichten gebildet ist, die umfassen: (i) eine oder mehrere dielektrische Schichten; und (ii) eine oder mehrere Metallschichten.
  • Hierin beschriebene Ausführungsbeispiele umfassen ein Verfahren zum Bilden einer gestapelten Halbleiter-Architektur für ein Halbleitergehäuse, umfassend: ein Anordnen einer Mehrzahl gestapelter Halbleiter-Dies auf einem Basis-Die; ein Anordnen einer Mehrzahl von thermischen Verteiler auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern, die auf dem Basis-Die in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist; und ein elektrisches Koppeln des Basis-Dies mit der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, ferner umfassend: Aufbringen einer thermischen Schnittstellenmaterial- (TIM) Schicht auf dem Basis-Die in dem einen oder den mehreren Zwischenräumen oder in dem einen oder den mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, vor dem Anordnen der Mehrzahl thermischer Verteiler auf dem Basis-Die.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, ferner umfassend: Aufbringen einer thermischen Schnittstellenmaterial- (TIM) Schicht auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, ferner umfassend: Anordnen einer Wärmesenke auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und freiliegenden Oberflächen der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, ferner umfassend: ein elektrisches Koppeln der Wärmesenke mit dem Basis-Die.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, wobei zumindest einer der thermischen Verteiler aus Silizium (z.B. ein Silizium-Halbleiter-Die etc.) gebildet ist, mit einer oder mehreren Metallschichten, die darauf gebildet sind.
  • Zusätzliche Ausführungsbeispiele umfassen ein Verfahren, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter Schichten gebildet ist, die umfassen: (i) eine oder mehrere dielektrische Schichten und (ii) eine oder mehrere Metallschichten.
  • Hierin beschriebene Ausführungsbeispiele umfassen ein Halbleitergehäuse, umfassend: einen Basis-Die, eine Mehrzahl gestapelter Halbleiter-Dies auf dem Basis-Die; eine Mehrzahl thermischer Verteiler auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, ferner umfassend elektrische Verbindungen zwischen zwei oder mehreren von dem Basis-Die, der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, ferner umfassend eine Wärmesenke, die auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und freiliegenden Oberflächen der Mehrzahl thermischer Verteiler angeordnet ist.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, wobei eine thermische Schnittstellenmaterial- (TIM; thermal interface material) Schicht angeordnet ist zwischen: (i) der Wärmesenke; und (ii) der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse wobei die Wärmesenke elektrisch mit dem Basis-Die gekoppelt ist.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus Silizium (z.B. ein Silizium-Halbleiter-Die etc.) gebildet ist, mit einer oder mehreren Metallschichten, die darauf gebildet sind.
  • Zusätzliche Ausführungsbeispiele umfassen ein Halbleitergehäuse, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter Schichten gebildet ist, die umfassen: (i) eine oder mehrere dielektrische Schichten und (i) eine oder mehrere Metallschichten.
  • In der Beschreibung, den Zeichnungen und den Ansprüchen, die hierin bereitgestellt sind, soll die Verwendung von „zumindest einem von A, B und C“, „zumindest einem von A, B oder C“, „einem oder mehreren von A, B oder C“ oder „einem oder mehreren von A, B und C“ umfassen: (i) nur A; (ii) nur B; (iii) nur C; (iv) A und B zusammen; (v) A und C zusammen; (vi) B und C zusammen; oder (vii) A, B und C zusammen. Ferner soll die Verwendung von „A, B und/oder C“ umfassen: (i) nur A; (ii) nur B; (iii) nur C; (iv) A und B zusammen; (v) A und C zusammen; (vi) B und C zusammen; oder (vii) A, B und C zusammen. Ferner ist es für Fachleute auf dem Gebiet offensichtlich, dass praktisch jedes disjunkte Wort und/oder Satz, der zwei oder mehr alternative Begriffe präsentiert, sei es in der Beschreibung, in Ansprüchen oder Zeichnungen, so verstanden werden soll, dass die Möglichkeiten, dass ein einzelner der Begriffe, einer der Begriffe oder beide Begriffe umfasst sein können, in Betracht gezogen werden kann. Als ein erstes Beispiel wird der Begriff „A oder B“ so verstanden, dass er die Möglichkeiten von „A“ oder „B“ oder „A und B“ umfasst. Als ein zweites Beispiel wird der Ausdruck „A und B“ so verstanden, dass er die Möglichkeiten von „A“ oder „B“ oder „A und B“ umfasst. Als ein drittes Beispiel wird der Begriff „A und/oder B“ so verstanden, dass er die Möglichkeiten von „A“ oder „B“ oder „A und B“ umfasst.
  • Die Ausdrücke, die in den folgenden Ansprüchen verwendet werden, sollten nicht derart ausgelegt werden, dass sie irgendeines der Ausführungsbeispiele, die in Verbindung mit der vorangehenden Beschreibung, der Zusammenfassung und/oder den Figuren beschrieben sind, auf die spezifischen Ausführungsbeispielen, die in der vorangehenden Beschreibung, der Zusammenfassung, den Figuren und/oder den Ansprüchen ausgeführt sind, beschränken. Stattdessen soll der Schutzbereich der Ansprüche gemäß etablierter Vorgaben der Anspruchsinterpretation ausgelegt werden.

Claims (27)

  1. Eine gestapelte Halbleiter-Architektur für ein Halbleiter-Gehäuse, umfassend: einen Basis-Die; eine Mehrzahl gestapelter Halbleiter-Dies auf dem Basis-Die; und eine Mehrzahl thermischer Verteiler auf dem Basis-Die, wobei die Mehrzahl von thermischen Verteilern auf dem Basis-Die in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist.
  2. Die gestapelte Halbleiter-Architektur gemäß Anspruch 1, ferner umfassend elektrische Verbindungen zwischen zwei oder mehreren von dem Basis-Die, der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  3. Die gestapelte Halbleiter-Architektur gemäß einem der vorhergehenden Ansprüche, ferner umfassend eine Wärmesenke, die auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler angeordnet ist.
  4. Die gestapelte Halbleiter-Architektur gemäß Anspruch 3, wobei eine thermische Schnittstellenmaterial- (TIM) Schicht angeordnet ist zwischen: (i) der Wärmesenke; und (ii) der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  5. Die gestapelte Halbleiter-Architektur gemäß Anspruch 3 oder 4, wobei die Wärmesenke elektrisch mit dem Basis-Die gekoppelt ist.
  6. Die gestapelte Halbleiter-Architektur gemäß einem der vorhergehenden Ansprüche, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  7. Die gestapelte Halbleiter-Architektur gemäß einem der vorhergehenden Ansprüche, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  8. Die gestapelte Halbleiter-Architektur gemäß einem der vorhergehenden Ansprüche, wobei zumindest einer der thermischen Verteiler aus einem Silizium-Halbleiter-Die mit einer oder mehreren Metallschichten, die darauf gebildet sind, gebildet ist.
  9. Die gestapelte Halbleiter-Architektur gemäß einem der vorhergehenden Ansprüche, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter dielektrischer Schichten und Metall-Schichten gebildet ist.
  10. Ein Verfahren zum Bilden einer gestapelten Halbleiter-Architektur für ein Halbleiter-Gehäuse, umfassend: Anordnen einer Mehrzahl gestapelter Halbleiter-Dies auf einem Basis-Die; Anordnen einer Mehrzahl thermischer Verteiler auf dem Basis-Die, wobei die Mehrzahl thermischer Verteiler auf dem Basis-Die in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist; und elektrisches Koppeln des Basis-Dies mit der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  11. Das Verfahren gemäß Anspruch 10, ferner umfassend: Aufbringen einer thermischen Schnittstellenmaterial- (TIM) Schicht auf dem Basis-Die in dem einen oder den mehreren Zwischenräumen oder in dem einen oder den mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, vor dem Anordnen der Mehrzahl thermischer Verteiler auf dem Basis-Die.
  12. Das Verfahren gemäß einem der Ansprüche 10-11, ferner umfassend: Aufbringen einer thermischen Schnittstellenmaterial- (TIM) Schicht auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  13. Das Verfahren gemäß Anspruch 12, ferner umfassend: Anordnen einer Wärmesenke auf den freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  14. Das Verfahren gemäß Anspruch 13, ferner umfassend: elektrisches Koppeln der Wärmesenke mit dem Basis-Die.
  15. Das Verfahren gemäß einem der Ansprüche 10-14, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  16. Das Verfahren gemäß einem der Ansprüche 10-15, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  17. Das Verfahren gemäß einem der Ansprüche 10-16, wobei zumindest einer der thermischen Verteiler aus einem Silizium-Halbleiter-Die mit einem oder mehreren Metallschichten, die darauf gebildet sind, gebildet ist.
  18. Das Verfahren gemäß einem der Ansprüche 10-17, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter dielektrischer Schichten und Metall-Schichten gebildet ist.
  19. Ein Halbleitergehäuse, umfassend: einen Basis-Die; und eine Mehrzahl gestapelter Halbleiter-Dies auf dem Basis-Die; eine Mehrzahl thermischer Verteiler auf dem Basis-Die, wobei die Mehrzahl thermischer Verteiler in einem oder mehreren Zwischenräumen zwischen der Mehrzahl gestapelter Halbleiter-Dies oder in einem oder mehreren Bereichen auf dem Basis-Die, die benachbart zu der Mehrzahl gestapelter Halbleiter-Dies sind, angeordnet ist.
  20. Das Halbleitergehäuse gemäß Anspruch 19, ferner umfassend elektrische Verbindungen zwischen zwei oder mehreren von dem Basis-Die, der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  21. Das Halbleitergehäuse gemäß Anspruch 19 oder 20, ferner umfassend eine Wärmesenke, die auf freiliegenden Oberflächen der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler angeordnet ist.
  22. Das Halbleitergehäuse gemäß Anspruch 21, wobei eine thermische Schnittstellenmaterial-(TIM) Schicht angeordnet ist zwischen: (i) der Wärmesenke; und (ii) der Mehrzahl gestapelter Halbleiter-Dies und der Mehrzahl thermischer Verteiler.
  23. Das Halbleitergehäuse gemäß Anspruch 21 oder 22, wobei die Wärmesenke elektrisch mit dem Basis-Die gekoppelt ist.
  24. Das Halbleitergehäuse gemäß einem der Ansprüche 19-23, wobei zumindest einer der thermischen Verteiler aus einem Metall oder einer Metall-Legierung gebildet ist.
  25. Das Halbleitergehäuse gemäß einem der Ansprüche 19-24, wobei zumindest einer der thermischen Verteiler einen Silizium-Halbleiter-Die umfasst.
  26. Das Halbleitergehäuse gemäß einem der Ansprüche 19-25, wobei zumindest einer der thermischen Verteiler aus einem Silizium-Halbleiter-Die mit einer oder mehreren Metallschichten, die darauf gebildet sind, gebildet ist.
  27. Das Halbleitergehäuse gemäß einem der Ansprüche 19-26, wobei zumindest einer der thermischen Verteiler aus einer Mehrzahl verschachtelter dielektrischer Schichten und Metall-Schichten gebildet ist.
DE102018129869.2A 2017-12-30 2018-11-27 Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die Pending DE102018129869A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/859,404 2017-12-30
US15/859,404 US10319700B1 (en) 2017-12-30 2017-12-30 Stacked semiconductor architecture including semiconductor dies and thermal spreaders on a base die

Publications (1)

Publication Number Publication Date
DE102018129869A1 true DE102018129869A1 (de) 2019-07-04

Family

ID=66767725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018129869.2A Pending DE102018129869A1 (de) 2017-12-30 2018-11-27 Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die

Country Status (3)

Country Link
US (1) US10319700B1 (de)
CN (1) CN110021569A (de)
DE (1) DE102018129869A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112023020120A2 (pt) * 2021-04-01 2023-11-14 Hughes Network Systems Llc Arranjo eletronicamente escaneado ativo
WO2022213096A1 (en) * 2021-04-01 2022-10-06 Hughes Network Systems, Llc Cavity resonance suppression using discrete thermal pedestals in active electronically scanned array
WO2023091430A1 (en) * 2021-11-17 2023-05-25 Adeia Semiconductor Bonding Technologies Inc. Thermal bypass for stacked dies

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same

Also Published As

Publication number Publication date
US10319700B1 (en) 2019-06-11
US20190206836A1 (en) 2019-07-04
CN110021569A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
DE102019115952B4 (de) Halbleiter-packages
DE102013104970B4 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE112007001446T5 (de) Chipmodul für vollständigen Leistungsstrang
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE112017008340T5 (de) Ultradünne hochdichte halbleiter-packages
DE102018129869A1 (de) Gestapelte Halbleiter-Architekturen umfassend Halbleiter-Dies und thermische Verteiler auf einem Basis-Die
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102009035437A1 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE112012002736B4 (de) Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication