DE102018126602A1

DE102018126602A1 - Track-and-Hold Schaltungen für Hochgeschwindigkeits- und verschachtelte ADCS

Info

Publication number: DE102018126602A1
Application number: DE102018126602.2A
Authority: DE
Inventors: Ahmed Mohamed Abdelatty Ali
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2017-10-27
Filing date: 2018-10-25
Publication date: 2019-05-02
Anticipated expiration: 2038-10-26
Also published as: DE102018126602B4

Abstract

Verbesserte Track-and-Hold(T/H)-Schaltungen können Analog-Digital-Wandlern (ADCs) dabei helfen, eine höhere Leistungsfähigkeit und einen niedrigeren Leistungsverbrauch zu erzielen. Die verbesserten T/H-Schaltungen können Hochgeschwindigkeits- und verschachtelte ADCs ansteuern und die Gestaltung der Schaltungen ermöglicht, dass additive und multiplikative pseudozufällige Dither-Signale in die T/H-Schaltungen injiziert werden. Die Dither-Signale können zum Kalibrieren (z. B. Linearisieren) der T/H-Schaltungen und des einen oder der mehreren ADCs verwendet werden. Zusätzlich dazu kann das Dither-Signal zum Dithern jeglicher verbleibender Nichtlinearität und zum Kalibrieren von Offset-/Verstärkungsfehlanpassungen in verschachtelten ADCs verwendet werden. Die T/H-Schaltungsgestaltung kann auch einen Verstärker in die T/H-Schaltung integrieren, der zum Verbessern des Rauschabstands (SNR - Signal-to-Noise Ratio) des ADC oder zum Fungieren als ein Verstärker mit variabler Verstärkung (VGA) vor dem ADC verwendet werden kann.

Description

Prioritätsanmeldung
Die vorliegende Patentanmeldung beansprucht die Priorität und empfängt den Vorteil der vorläufigen US-Anmeldung mit der Serien-Nr. 62/578,110 und dem Titel „TRACK AND HOLD CIRCUITS FOR HIGH SPEED AND INTERLEAVED ADCS“, eingereicht am 27. Oktober 2017, die hiermit in ihrer Gesamtheit eingeschlossen wird.
Technisches Gebiet der Offenbarung
Die vorliegende Offenbarung betrifft das Gebiet von integrierten Schaltungen, insbesondere Track-and-Hold-Schaltungen für Analog-Digital-Wandler (ADCs).
Hintergrund
In vielen elektronischen Anwendungen wandelt ein ADC ein analoges Eingangssignal in ein digitales Ausgangssignal um, z. B. für eine zusätzliche Digitalsignalverarbeitung oder zur Speicherung durch digitale Elektronik. Allgemein gesagt, können ADCs analoge elektrische Signale, die Realweltphänomene, z. B. Licht, Schall, Temperatur, elektromagnetische Wellen oder Druck, repräsentieren, für Datenverarbeitungszwecke übersetzen. Beispielsweise nimmt in Messsystemen ein Sensor Messungen vor und erzeugt ein analoges Signal. Das analoge Signal würde dann einem ADC als ein Eingang bereitgestellt werden, um ein digitales Ausgangssignal für eine zusätzliche Verarbeitung zu erzeugen. In einem anderen Fall erzeugt ein Sender ein analoges Signal unter Verwendung elektromagnetischer Wellen, um Informationen in der Luft zu führen, oder ein Sender überträgt ein analoges Signal, um Informationen über ein Kabel zu führen. Das analoge Signal wird dann einem ADC an einem Empfänger als ein Eingang bereitgestellt, um ein digitales Ausgangssignal z. B. für eine zusätzliche Verarbeitung durch digitale Elektronik zu erzeugen.
Aufgrund ihrer breiten Anwendbarkeit in vielen Anwendungen können ADCs an Orten, wie etwa Breitbandkommunikationssystemen, Audiosystemen, Sendersystemen, Empfängersystemen usw., aufgefunden werden. Das Gestalten eines Schaltkreises in einem ADC ist keine triviale Aufgabe, da jede Anwendung unterschiedliche Bedürfnisse für die Leistungsfähigkeit, die Leistung, die Kosten und die Größe aufweisen kann. ADCs werden in einem breiten Anwendungsbereich verwendet, einschließlich Kommunikationen, Energie, Gesundheitswesen, Instrumentierung und Messung, Motor- und Leistungssteuerung, industrieller Automatisierung und Luft- und Raumfahrt/Verteidigung. So, wie die Anwendungen, die ADCs benötigen, zunehmen, nimmt auch die Notwendigkeit für eine schnelle, jedoch genaue Umwandlung zu.
Figurenliste
Um ein vollständigeres Verständnis der vorliegenden Offenbarung und der Merkmale und Vorteile davon zu vermitteln, wird nun auf die folgende Beschreibung Bezug genommen, die in Verbindung mit den begleitenden Figuren erfolgt, wobei gleiche Bezugsziffern gleiche Teile repräsentierten, in welchen gilt:

1 stellt eine Track-and-Hold-Schaltung dar, die M ADCs eines zeitverschachtelten ADC ansteuert, gemäß manchen Ausführungsformen der Offenbarung;
2 stellt eine beispielhafte Track-and-Hold-Schaltung mit zwei Puffern und einem Netz mit geschalteten Kondensatoren (switched-capacitor network) dazwischen dar, gemäß manchen Ausführungsformen der Offenbarung;
3 stellt eine beispielhafte Track-and-Hold-Schaltung mit einem Puffer, einem Netz mit geschalteten Kondensatoren und einem Verstärker dar, gemäß manchen Ausführungsformen der Offenbarung;
4 stellt eine beispielhafte Track-and-Hold-Schaltung dar, die ein beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung;
5 stellt eine beispielhafte Track-and-Hold-Schaltung dar, die ein anderes beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung;
6 stellt eine beispielhafte Track-and-Hold-Schaltung dar, die noch ein anderes beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung;
7 stellt eine beispielhafte Track-and-Hold-Schaltung mit mehreren Haltepuffern dar, gemäß manchen Ausführungsformen der Offenbarung;
8A stellt eine beispielhafte Track-and-Hold-Schaltung mit mehreren Abtastnetzen dar, gemäß manchen Ausführungsformen der Offenbarung;
8B veranschaulicht ein Timing für die Track-and-Hold-Schaltung von 8A, gemäß manchen Ausführungsformen der Offenbarung;
9 stellt eine andere beispielhafte Track-and-Hold-Schaltung mit mehreren Abtastnetzen dar, gemäß manchen Ausführungsformen der Offenbarung;
10 stellt noch eine andere beispielhafte Track-and-Hold-Schaltung mit mehreren Abtastnetzen dar, gemäß manchen Ausführungsformen der Offenbarung;
11 stellt eine beispielhafte Track-and-Hold-Schaltung mit mehreren zeitverschachtelten Abtastnetzen und einem einzigen Haltepuffer dar, gemäß manchen Ausführungsformen der Offenbarung;
12 stellt eine beispielhafte Track-and-Hold-Schaltung mit mehreren zeitverschachtelten Abtastnetzen und mehreren Haltepuffern dar, gemäß manchen Ausführungsformen der Offenbarung;
13A stellt eine beispielhafte Track-and-Hold-Schaltung mit Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung;
13B veranschaulicht das Integrieren des Zerhackers mit einem Schalter im Abtastnetz, gemäß manchen Ausführungsformen der Offenbarung;
14 stellt eine andere beispielhafte Track-and-Hold-Schaltung mit Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung;
15 stellt eine beispielhafte Track-and-Hold-Schaltung mit mehreren Abtastnetzen mit hinzugefügtem Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung;
16 stellt eine andere beispielhafte Track-and-Hold-Schaltung mit Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung;
17A stellt eine beispielhafte Track-and-Hold-Schaltung dar, die 8 Slices ansteuert, gemäß manchen Ausführungsformen der Offenbarung;
17B stellt ein Timing-Diagramm zum Steuern von zwei seriellen Schaltern in der durch 17A veranschaulichten Schaltung dar, gemäß manchen Ausführungsformen der Offenbarung; und
18 stellt ein Flussdiagramm dar, das ein Verfahren zum Abtasten eines Eingangssignals mit Kalibration veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung.

AUSFÜHRLICHE BESCHREIBUNG
Übersicht
Verbesserte Track-and-Hold(T/H)-Schaltungen können ADCs dabei helfen, eine höhere Leistungsfähigkeit und einen niedrigeren Leistungsverbrauch zu erzielen. Die verbesserten T/H-Schaltungen können Hochgeschwindigkeits- und verschachtelte ADCs ansteuern und die Gestaltung der Schaltungen ermöglicht, dass additive und multiplikative pseudozufällige Dither-Signale in die T/H-Schaltungen injiziert werden. Die Dither-Signale können zum Kalibrieren (z. B. Linearisieren) der T/H-Schaltungen und des einen oder der mehreren ADCs verwendet werden. Zusätzlich dazu kann das Dither-Signal zum Dithern jeglicher verbleibender Nichtlinearität und zum Kalibrieren von Offset-/Verstärkungsfehlanpassungen in verschachtelten ADCs verwendet werden. Die T/H-Schaltungsgestaltung kann auch einen Verstärker in die T/H-Schaltung integrieren, der zum Verbessern des Rauschabstands (SNR - Signal-to-Noise Ratio) des ADC oder zum Fungieren als ein Verstärker mit variabler Verstärkung (VGA) vor dem ADC verwendet werden kann.
Hochgeschwindigkeits-ADCs
ADCs sind elektronische Vorrichtungen, die eine kontinuierliche physikalische Größe, die durch ein analoges Signal geführt wird, in einen digitalen Ausgang oder eine Zahl, der bzw. die die Amplitude der Größe repräsentiert (oder zu einem digitalen Signal, das diese digitale Zahl führt), umwandeln. Ein ADC kann durch die folgenden Anwendungsanforderungen definiert sein: seine Geschwindigkeit (Anzahl von Abtastungen pro Sekunde), seinen Leistungsverbrauch, seine Bandbreite (den Bereich von Frequenzen analoger Signale, den er richtig in ein digitales Signal umwandeln kann) und seine Auflösung (die Anzahl von diskreten Pegeln, in die das maximale analoge Signal unterteilt werden kann und die im digitalen Signal repräsentiert sind). Ein ADC weist auch verschiedene Spezifikationen zum Quantifizieren der dynamischen ADC-Leistungsfähigkeit auf, einschließlich Signal-zu-Rauschen-und-Verzerrung-Verhältnis (SINAD - Signal-to-Noise-and-Distortion Ratio), effektiver Anzahl von Bits (ENOB - Effective Number of Bits), SNR, Gesamte-Harmonische-Verzerrung (THD - Total Harmonic Distortion), Gesamte-Harmonische-Verzerrung-plus-Rauschen (THD+N - Total Harmonic Distortion plus Noise) und störungsfreiem Dynamikbereich (SFDR - Spurious Free Dynamic Range). ADCs weisen viele unterschiedliche Gestaltungen auf, die basierend auf den Anwendungsanforderungen und -spezifikationen gewählt werden können.
Um höhere Geschwindigkeiten zu erzielen, wird Verschachtelung verwendet, um die Abtastrate von ADCs zu erhöhen. Ein zeitverschachtelter ADC kann M ADCs zum Abtasten eines analogen Eingangssignals verwenden, um digitale Ausgänge zu erzeugen. Die M ADCs (vorliegend als die M Slices oder M Kanäle bezeichnet), die auf eine zeitverschachtelte Weise arbeiten, können die Abtastgeschwindigkeit im Vergleich zu der Abtastgeschwindigkeit von nur einem ADC um mehrere Male erhöhen. Die M ADCs können parallel verwendet werden, wobei die M ADCs arbeiten können, um einen analogen Eingang nacheinander auf eine zeitverschachtelte Weise abzutasten. Das Verwenden einer geeigneten Taktung zum Steuern der ADCs kann die effektive kombinierte ADC-Abtastrate in hohem Maße erhöhen. In manchen Fällen werden die M ADCs sequenziell nacheinander zum Abtasten des Eingangssignals ausgewählt. In manchen anderen Fällen können die M ADCs auf eine pseudozufällige Weise ausgewählt werden. Da nicht alle M ADCs genau abgestimmt oder die gleichen sind, würden diskrete Töne (oder Störeffekte) vorhanden sein, falls die Auswahl sequenziell war, z. B. wo die M ADCs gemäß einer festen Sequenz verwendet werden. Pseudorandomisierung kann dabei helfen, die diskreten Fehlanpassungsfehlertöne in das Grundrauschen des Spektrums des ADC-Ausgangs verteilen.
Hochgeschwindigkeits-ADCs, die typischerweise mit Geschwindigkeiten in der Größenordnung von Gigaabtastungen pro Sekunde laufen, sind insbesondere in Gebieten, wie etwa Kommunikationen und Instrumentierung, wichtig. Das Eingangssignal kann eine Frequenz im Gigahertzbereich aufweisen und der ADC muss möglicherweise im Bereich von Gigaabtastungen pro Sekunde abtasten. Hochfrequenz-Eingangssignale können viele Anforderungen den Schaltungen, die das Eingangssignal empfangen, d. h. den „Frontend“-Schaltkreis des ADC, auferlegen. Die Schaltung muss nicht nur schnell sein, sondern die Schaltung muss für manche Anwendungen gewisse Leistungsfähigkeitsanforderungen, wie etwa SNR und SFDR, erfüllen. Das Gestalten eines ADC, der Geschwindigkeits-, Leistungsfähigkeits-, Flächen- und Leistungsanforderungen erfüllt, ist nicht trivial, da schnellere Geschwindigkeiten und eine höhere Leistungsfähigkeit häufig auf Kosten der Fläche und der Leistung kommen.
Hochgeschwindigkeits-Track-and-Hold(T/H)-Schaltungen
Track-and-Hold(T/H)-Schaltungen können ein wichtiger Teil des Eingangsschaltkreises für ADCs sein. T/H-Schaltungen wandeln das zeitkontinuierliche Eingangssignal in ein zeitdiskretes gehaltenes Signal für den einen oder die mehreren ADCs um, die den T/H-Schaltungen folgen. Der eine oder die mehreren ADCs können eine Umwandlung basierend auf dem durch die T/H-Schaltung bereitgestellten zeitdiskreten gehaltenen Signal durchführen. Für verschachtelte ADCs mit M ADCs können separate T/H-Schaltungen für jeden der M ADCs bereitgestellt sein, wobei die individuellen T/H-Schaltungen mit der (langsameren) Geschwindigkeit der M ADCs laufen können. Dadurch, dass sie mit der Geschwindigkeit der M ADCs laufen, können die T/H-Schaltungen einfacher zu gestalten sein. Das Verteilen der T/H-Schaltungen auf die M Kanäle bedeutet jedoch, dass es eine Timing- und/oder Bandbreitenfehlanpassung zwischen den M Kanälen geben kann, da die T/H-Schaltungen für die M Kanäle möglicherweise nicht genau die gleichen sind. Timing- und Bandbreitenfehlanpassungen können sehr schwierig zu messen und anzugehen sein, insbesondere bei hohen Geschwindigkeiten.
Ein anderer Ansatz besteht darin, eine einzige oder dedizierte T/H-Schaltung für mehrere zeitverschachtelte ADCs zu verwenden, sodass Timing- und/oder Bandbreitenfehlanpassungen zwischen den Kanälen vermieden werden. 1 stellt eine Track-and-Hold-Schaltung dar, die M ADCs eines zeitverschachtelten ADC ansteuert, gemäß manchen Ausführungsformen der Offenbarung. 1 stellt eine T/H-Schaltung 104 dar, die M auf eine zeitverschachtelte Weise arbeitende ADCs ansteuert, die als Slice 102₁, Slice 102₂, ... Slice 102_M eines zeitverschachtelten ADC dargestellt sind, gemäß manchen Ausführungsformen der Offenbarung. In diesem Beispiel kann die T/H mit einer Abtastrate f_s (oder der Vollgeschwindigkeit des zeitverschachtelten ADC) arbeiten, während jedes Slice mit einer langsameren Rate, wie etwa f_s/M, arbeiten kann. Der Ausgang der T/H-Schaltung 104 ist ein gehaltenes Signal und jedes Slice wird mit demselben gehaltenen Signal angesteuert. Daher kann der Effekt von Timing- und Bandbreiten(BW)-Fehlanpassungen zwischen den Slices eliminiert werden.
Eine schnelle T/H-Schaltung kann nicht trivial zu gestalten sein. Hochgeschwindigkeits-T/H-Schaltungen können in manchen Fällen unter sehr hohem Leistungsverbrauch, hohem Rauschen und niedriger Leistungsfähigkeit leiden. Die Wahl, eine schnellere T/H-Schaltung zum Ansteuern mehrerer ADC-Slices zu verwenden, ist eine absichtliche Entscheidung zwischen dem, was in der analogen Schaltung zu optimieren ist, und dem, was mit einer Kalibration zu beheben ist. Da eine Timing- und/oder Bandbreitenfehlanpassung schwierig anzugehen ist, können die T/H-Schaltung und der Rest des ADC so gestaltet sein, dass Timing- und/oder Bandbreitenfehlanpassungsprobleme vermieden werden. Verstärkungs- und Offset-Fehlanpassungen können mit einer Kalibration kompatibler sein. Verschiedene hierin beschriebene T/H-Schaltungen wurden so gestaltet, dass sie eine digitale Kalibration von Verstärkungs- und Offset-Fehlanpassungen erleichtern, während Timing- und/oder Bandbreitenfehlanpassungsprobleme durch eine absichtliche analoge Schaltungsgestaltung vermieden werden.
Hierin sind die Implementierungen der T/H-Schaltungen in Eintaktform veranschaulicht. In der Praxis können die T/H-Schaltungen differenziell implementiert werden, um mögliche Oberschwingungen gerader Ordnung zu unterdrücken.
Verbesserte Track-and-Hold-Schaltungen, die Dither-Injektion ermöglichen
Da eine Vollgeschwindigkeits-T/H-Schaltung komplex und leistungshungrig sein kann, wurden gewisse Gestaltungsentscheidungen getroffen, um zu gewährleisten, dass die T/H-Schaltung eine Zielleistungsfähigkeit erzielen kann, während sie nicht zu viel Leistung verbraucht. Eine Weise, eine bessere Leistungsfähigkeit aus einer Schaltung zu erzielen, besteht darin, eine Kalibration zum Linearisieren der T/H-Schaltung zu verwenden. Um eine Kalibration zu ermöglichen, ist die T/H-Schaltung so gestaltet, dass sie die Injektion eines additiven und multiplikativen Dithers in die T/H-Schaltung einschließt, um die Kalibration des Schaltkreises nachgeschaltet von der Injektionsstelle des Dithers zu ermöglichen.
Beispielsweise kann die Kalibration des Schaltkreises ein Extrahieren und Kalibrieren der Unvollkommenheiten in der T/H-Schaltung basierend auf dem additiven Dither und/oder dem multiplikativen Dither aufweisen. Des Weiteren kann eine Kalibration ein Extrahieren und Kalibrieren der Offset- und Verstärkungsfehlanpassungen zwischen den Slices aufweisen. Beispielsweise ermöglicht das Hinzufügen eines pseudozufälligen Signals (Dithers) zum Eingangssignal die Kalibration einer Verstärkungsfehlanpassung in zeitverschachtelten ADCs. Zusätzlich dazu kann das Dither zum Kalibrieren der T/H-Schaltung-Nichtlinearität und ADC-Nichtlinearität verwendet werden. Vorteilhafterweise kann ein additives Dither in der T/H-Schaltung:

• eine nichtlineare Kalibration der Haltephasen-Nichtlinearität der T/H-Schaltung ermöglichen:
- ◯ niedrigere Leistung in der T/H-Schaltung,
- ◯ bessere Leistungsfähigkeit der zweiten Oberschwingung (HD2) und dritten Oberschwingung (HD3), und
- ◯ einfachere Schalter => niedrigere Leistung bei Taktung,
• eine nichtlineare Kalibration der Nichtlinearität der ADC-Slices ermöglichen:
- ◯ niedrigere Leistung in den ADC-Slices (z. B. Referenzpuffer, Verstärkern usw.),
- ◯ niedrigere Leistung bei der Taktung und Schaltung, und
- ◯ bessere HD2-, HD3-Leistungsfähigkeit in den ADC-Slices,
• eine Verschachtelungsverstärkungsfehlanpassungskalibration in den ADC-Slices ermöglichen:
- ◯ unempfindlich gegenüber dem Vorhandensein des Eingangssignals,
- ◯ unempfindlich gegenüber der Eingangssignalfrequenz,
- ◯ robustere Kalibration, und
• Die Haltephase-Störeffekte dithern.

Des Weiteren kann ein multiplikatives Dither (z. B. zufälliges Zerhacken) zum Kalibrieren von Offsets und Offset-Fehlanpassungen verwendet werden. Vorteilhafterweise kann ein multiplikatives Dither in der T/H-Schaltung:

• eine robuste Kalibration einer Offset-Fehlanpassung zwischen den ADC-Slices ermöglichen:
- ◯ unabhängig vom Eingangssignal, und
- ◯ unempfindlich gegenüber „schlechten“ Frequenzen (z. B. f_s/M, M ist die Anzahl von ADC-Slices),
• sichern, dass der Gleichstrom(DC)-Eingang auf Null gestellt wird,
• jegliche verbleibende Offsets, Flicker-Rauschen, Offset-Fehlanpassung, thermische Drifts usw. dithern, und
• der Notwendigkeit für eine Kernrandomisierung für die Offset-Fehlanpassung vorbeugen.

Das additive Dither kann injiziert werden, um eine oder mehrere der Folgenden zu korrigieren: Kalibration der Nichtlinearität, Kalibration von Speichereffekten, Kalibration von Zerhacken-Unvollkommenheiten, Kalibration eines Verstärkungsfehlers, Kalibration einer Verstärkungsfehlanpassung in verschachtelten ADCs und Kalibration einer Spur/eines Abtastspeichers. Das multiplikative Dither kann für eines oder mehrere der Folgenden verwendet werden: Korrigieren einer Offset-Fehlanpassung und Korrigieren einer Verzerrung gerader Ordnung.
2 stellt eine beispielhafte T/H-Schaltung 200 mit zwei Puffern, Puffer-1 202 und Puffer-2 206, und einem Netz 204 mit geschalteten Kondensatoren zwischen den beiden Puffern gemäß manchen Ausführungsformen der Offenbarung dar. Dither kann in das Netz 204 mit geschalteten Kondensatoren injiziert werden und das Dither kann zum Kalibrieren des Puffers-2 206 und des ADC, der der T/H-Schaltung 200 folgt, verwendet werden. Wie zuvor erwähnt, kann das Dither ein additives Dither oder ein multiplikatives Dither sein. Der Puffer-1 202 empfängt den (Spannungs-) Eingang V_in und puffert den Eingang. Der gepufferte Eingang kann am Netz 204 mit geschalteten Kondensatoren abgetastet werden. Beispielsweise kann das Netz 204 mit geschalteten Kondensatoren den gepufferten Eingang unter Verwendung geeigneter Schalter auf den Kondensator abtasten. Der Puffer-206 kann den abgetasteten Eingang puffern und das gehaltene Signal V_s-h einem ADC (in 2 nicht dargestellt) bereitstellen.
Die T/H-Schaltung 200 kann als eine T/H-Schaltung mit offener Schleife angesehen werden. Das Netz 204 mit geschalteten Kondensatoren kann ein Abtastnetz sein. Der Puffer-1 202 kann ein Abtastpuffer sein und der Puffer-2 206 kann ein Haltepuffer sein. Die Puffer sind optional und können eingeschlossen sein, um eine Isolation zwischen unterschiedlichen Schaltungsstufen bereitzustellen. Die Puffer können Sourcefolger, Emitterfolger, Push-Pull-Topologie oder eine beliebige andere geeignete Pufferstruktur sein. Der Puffer-1 202 kann für Abtastlinearität optimiert sein. Der Puffer-2 206 kann für niedrige Leistung, kleine Größe, kleine Eingangskapazität und gute Isolation optimiert sein. Die Isolation für den Puffer-2 206 kann dabei helfen, eingangsbezogenes Rauschen des ADC, der der T/H-Schaltung 200 folgt, zu reduzieren. Die Linearität des Puffers-2 206 ist nicht so kritisch wie die Linearität des Puffers-1 202, da der Puffer-2 206 ein gehaltenes Signal bearbeitet und puffert. Zusätzlich dazu, da Dither in das Netz 204 mit geschalteten Kondensatoren injiziert wird, kann die Nichtlinearität des Puffers-2 206 kalibriert werden, was ferner dabei hilft, die Leistung und Größe des Puffers-2 206 zu senken. Zusätzlich dazu können die Verstärkungs- und Offset-Fehlanpassungen zwischen den durch die T/H-Schaltung angesteuerten ADC-Slices kalibriert werden, indem ein Dither in das Netz 204 mit geschalteten Kondensatoren injiziert wird. Unterschiedliche Verstärkungen der ADC-Slices können leicht mit einem Dither gemessen werden, das in die gemeinsam genutzte T/H-Schaltung 200, die die ADC-Slices ansteuert, injiziert wird.
Eine Erkenntnis der dreiteiligen Schaltungsgestaltung der T/H-Schaltung kommt aus der Realisierung, wie der Leistungsverbrauch einer T/H-Schaltung, die M ADC-Slices ansteuern muss, zu reduzieren ist. In der Vergangenheit musste ein Eingangspuffer M ADC-Slices ansteuern und ein Eingangspuffer muss sehr linear sein und verbraucht wahrscheinlich viel Leistung. Mit der in 2 dargelegten dreiteiligen Schaltungsgestaltung muss der Abtastpuffer (Puffer-1 202) nur ein Abtastnetz (oder in manchen Fällen 2 bis 4 Abtastnetze, in Abhängigkeit von der Implementierung) ansteuern. Die (kapazitive) Last am Abtastpuffer kann kleiner sein und daher kann der Abtastpuffer weniger Leistung verbrauchen, während er eine vergleichsweise oder bessere Leistungsfähigkeit erzielt, selbst wenn der Abtastpuffer ein Funkfrequenz(RF)- oder Hochfrequenzsignal abtasten muss. Der Haltepuffer (Puffer-2 206) steuert ein gehaltenes Signal an und jegliche Probleme mit dem Haltepuffer können harmloser sein. Die vorrangige Anforderung für den Haltepuffer besteht darin, wie gut sich der Ausgang des Haltepuffers einschwingt. Außerdem besitzt der Haltepuffer keine Eingangsfrequenzempfindlichkeit. Obwohl der Haltepuffer möglicherweise M ADC-Slices ansteuern muss, ist die Linearität des Haltepuffers nicht äußerst kritisch, da der Haltepuffer mit dem in das Abtastnetz injizierten Dither kalibriert werden kann. Daher können weiterhin Leistungseinsparungen erzielt werden.
Track-and-Hold-Schaltung mit Verstärkung
Typischerweise ist eine Verstärkung für Hochgeschwindigkeits-ADCs nicht im Eingangsschaltkreis verfügbar, da eine Verstärkung mit offener Schleife sehr nichtlinear sein kann. 3 stellt eine beispielhafte T/H-Schaltung 300 mit einem Puffer 302, einem Netz 204 mit geschalteten Kondensatoren und einem Verstärker 304 dar, gemäß manchen Ausführungsformen der Offenbarung. Die T/H-Schaltung 300 mit der T/H-Schaltung 200 von 2 vergleichend kann der Puffer 302 dem Puffer-1 202 ähneln, aber der Puffer-2 206 wird mit dem Verstärker 304 ersetzt. Da der Verstärker 304 ein Verstärker mit offener Schleife sein kann, wird der Verstärker 304 wahrscheinlich unter einer schlechten Linearität leiden. Aufgrund des Aufweisens einer Dither-Injektion in das Netz 204 mit geschalteten Kondensatoren kann der Verstärker 304 kalibriert werden und jegliche mögliche Nichtlinearitäten, die mit dem Verstärker 304 assoziiert sind, können angegangen werden. Die Fähigkeit, eine Verstärkung in der T/H-Schaltung 300 bereitzustellen, ist vorteilhaft, da sie die Anforderungen am Eingangssignal, das der T/H-Schaltung 300 bereitgestellt wird, in hohem Maße relaxiert. Daneben kann der Verstärker 304, genauso wie der Puffer-2 206 von 2, eingangsbezogenes Rauschen des ADC, der der T/H-Schaltung 300 folgt, reduzieren.
Neben dem Bereitstellen der Verstärkung kann der Verstärker 304 ein VGA sein oder eine variable Verstärkung bereitstellen. Die Verstärkung kann basierend auf einer oder mehreren Bedingungen variiert und/oder durch einen oder mehrere vorgegebene Parameter festgelegt werden. Ein Verstärkungssteuersignal „VERSTÄRKUNG“ kann zum Variieren der durch den Verstärker 304 bereitgestellten Verstärkung verwendet werden. Bei manchen Ausführungsformen kann ein Signalpegeldetektor 306 implementiert werden, um das Verstärkungssteuersignal „VERSTÄRKUNG“ zu erzeugen, sodass der Verstärker 304 basierend auf Signalpegelbedingungen gesteuert wird. Falls der Signalpegeldetektor 306 beispielsweise eine Überlastungsbedingung detektiert (z. B. ein sehr großes Eingangssignal V_in), kann der Signalpegeldetektor 306 ein geeignetes Verstärkungssteuersignal „VERSTÄRKUNG“ erzeugen, um die Verstärkung des Verstärkers 304 zu reduzieren.
Obwohl nicht als ein Verstärker dargestellt, kann der Puffer 302 in manchen Fällen als ein Verstärker implementiert werden. Der Verstärker anstelle des Puffers 302 kann ein Verstärker mit variabler Verstärkung sein (z. B. durch den Signalpegeldetektor 306 steuerbar). In Abhängigkeit von der Implementierung ist der Verstärker ein Verstärker mit offener Schleife oder ein Verstärker mit geschlossener Schleife. Ein Verstärker mit geschlossener Schleife kann bevorzugt sein, da sie genauer sein können als ein Verstärker mit offener Schleife. In manchen Fällen kann dem Puffer 302 ein separater Verstärker (mit offener Schleife oder mit geschlossener Schleife) vorausgehen. Die Verstärkung an der Abtastseite kann auch die Anforderungen am Eingangssignal, das der T/H-Schaltung 300 bereitgestellt wird, relaxieren.
Es versteht sich, dass die verschiedenen Ausführungsformen, die hierin mit einem Haltepuffer, wie etwa dem „Puffer-2“, dargestellt werden, mit einem Verstärker 304, wie durch 3 veranschaulicht, ersetzt werden können.
Abtastnetz mit Dither-Injektion
Dither kann in einen Knoten des Netzes mit geschalteten Kondensatoren der T/H-Schaltung über unterschiedliche hierin beschriebene Schaltungstopologien injiziert werden. Ein Dither ist ein Zufallssignal. Ein Dither kann unterschiedliche Pegel aufweisen. Bei einem Beispiel kann ein Dither durch einen Digital-Analog-Wandler erzeugt werden, der einen digitalen Eingang (das Dither in digitaler Form) empfängt und einen analogen Ausgang (das Dither in analoger Form) erzeugt. Der analoge Ausgang vom Digital-Analog-Wandler kann in das Netz mit geschalteten Kondensatoren einer T/H-Schaltung injiziert werden. In manchen Fällen kann sich ein Dither zufällig zwischen positiv oder negativ ändern (z. B. sich zufällig zwischen +1 und -1 oder +V oder -V ändern, wobei V ein Nennwert ist). Der Typ des injizierten Dithers kann sich in Abhängigkeit von der gewünschten durchzuführenden Kalibration oder dem zu erzielenden Effekt unterscheiden.
4 stellt eine beispielhafte T/H-Schaltung 400 dar, die ein beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung. Dither wird in das Netz mit geschalteten Kondensatoren am Knoten V_R injiziert und kann zum Kalibrieren des Puffers-2 206 und des ADC, der der T/H-Schaltung 400 folgt, verwendet werden. Das Netz mit geschalteten Kondensatoren weist einen Kondensator C 402 zum Abtasten des Eingangs, einen Eingangsschalter 404 zum Empfangen des (gepufferten) Eingangs vom Puffer-1 202, einen Abtastschalter 406 und einen Dither-Injektionsschalter 408 auf. In den Figuren geben verschiedene Phasen-ϕ -Symbole neben den Schaltern eine Phase oder ein Timing an, die bzw. das angibt, wann ein gegebener Schalter geschlossen wird. Die obere und untere Platte des Kondensators C wird als „t“ bzw. „b“ angegeben.
Während der Abtastphase sind der Eingangsschalter 404 mit der Phase ϕ1_btst und der Abtastschalter 406 mit der Phase ϕ1a geschlossen. Der Eingangsschalter 404 kann ein Bootstrapped-Schalter (d. h. befindet sich in einer Bootstrap-Beziehung mit dem gepufferten Eingang) sein, um gute Linearität zu erzielen. Der Abtastschalter 406 mit ϕ1a ist vorgerückt (wird geöffnet, bevor der Eingangsschalter 404 geöffnet wird), um eine Abtastung an der unteren Platte zu erzielen. Der Dither-Injektionsschalter 408 mit der Phase ϕ2 wird während der Abtastphase geöffnet. Am Ende der Abtastphase wird das Eingangssignal auf den Kondensator C 402 abgetastet.
Während einer Haltephase sind sowohl der Eingangsschalter 404 mit der Phase ϕ1_btst als auch der Abtastschalter 406 mit der Phase ϕ1a geöffnet. Der Dither-Injektionsschalter 408 mit der Phase ϕ2 wird geschlossen, um die obere Platte des Kondensators C 402 mit dem Knoten V_R zu verbinden. Dementsprechend kann additives Dither in das Netz mit geschalteten Kondensatoren injiziert werden. Die T/H-Schaltung 400 hält die abgetastete Spannung (das abgetastete Eingangssignal) plus das additive injizierte Dither am Ausgang als V_s-h. Bei dieser Ausführungsform muss der Ausgangsvorspannungspunkt des Puffers-1 202 nicht mit dem Eingangsvorspannungspunkt des Puffers-2 206 kompatibel sein. Der Ausgang V_s-h in 4 ist eine invertierte Version des Eingangs V_in plus das am Knoten V_R injizierte additive Dither.
5 stellt eine beispielhafte T/H-Schaltung 500 dar, die ein anderes beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung. Ähnlich zu 4 wird additives Dither in das Netz mit geschalteten Kondensatoren injiziert und kann zum Kalibrieren des Puffers-2 206 und des ADC, der der T/H-Schaltung 500 folgt, verwendet werden. Das Netz mit geschalteten Kondensatoren weist einen Kondensator C 502 zum Abtasten des Eingangs, einen Eingangsschalter 504 zum Empfangen des (gepufferten) Eingangs vom Puffer-1 202, einen Abtastschalter 510, einen Dither-Injektionsschalter 508 und einen Ausgangsschalter 506 auf.
Während der Abtastphase sind der Eingangsschalter 504 mit der Phase ϕ1_btst und der Abtastschalter 510 mit der Phase ϕ1a geschlossen. Der Eingangsschalter 504 kann ein Bootstrapped-Schalter (d. h. befindet sich in einer Bootstrap-Beziehung mit dem gepufferten Eingang) sein, um gute Linearität zu erzielen. Der Abtastschalter 510 mit ϕ1a ist vorgerückt (wird geöffnet, bevor der Eingangsschalter 504 geöffnet wird), um eine Abtastung an der unteren Platte zu erzielen. Der Dither-Injektionsschalter 508 mit der Phase ϕ2 und der Ausgangsschalter 506 mit der Phase ϕ1_btst sind während der Abtastphase geöffnet. Am Ende der Abtastphase wird das Eingangssignal auf den Kondensator C 502 abgetastet.
Während einer Haltephase sind sowohl der Eingangsschalter 504 mit der Phase ϕ1_btst als auch der Abtastschalter 510 mit der Phase ϕ1a geöffnet. Der Dither-Injektionsschalter 508 mit der Phase ϕ2 wird geschlossen, um die untere Platte des Kondensators C 502 mit dem Knoten V_R zu verbinden. Dementsprechend kann additives Dither in das Netz mit geschalteten Kondensatoren injiziert werden. Der Ausgangsschalter 506 mit der Phase ϕ2_btst wird auch geschlossen, um den Kondensator C 502 mit dem Puffer-2 206 zu verbinden. Der Ausgangsschalter 506 kann optional ein Bootstrapped-Schalter sein, um gute Linearität zu erzielen. Die T/H-Schaltung 500 hält die abgetastete Spannung (das abgetastete Eingangssignal) plus das additive injizierte Dither am Ausgang als V_s-h. Bei dieser Ausführungsform ist der Ausgangsvorspannungspunkt des Puffers-1 202 vorzugsweise mit dem Eingangsvorspannungspunkt des Puffers-2 206 kompatibel. Der Ausgang V_s-h ist eine nicht invertierte Version des Eingangs V_in plus das am Knoten V_R injizierte additive Dither.
Im Vergleich zu der T/H-Schaltung 400 in 4 kann die T/H-Schaltung 500 zwei Bootstrapped-Schalter aufweisen, die komplizierter und kostspieliger sein können. Jedoch kann das Aufweisen von zwei Bootstrapped-Schaltern eine bessere Isolation bereitstellen und kann das Verwenden von mehr als einem Abtastnetz (z. B. mehr als einem Netz mit geschalteten Kondensatoren, das auf eine verschachtelte Weise abtastet) mit demselben Puffer-2 206 ermöglichen, falls erforderlich, um höhere Geschwindigkeiten zu erzielen.
Der Ausgangsschalter 506 muss nicht in Bootstrap-Beziehung stehen, da das injizierte Dither zum Kalibrieren des Ausgangsschalters 506 verwendet werden kann. Falls der Ausgangsschalter 506 in der Tat in Bootstrap-Beziehung steht, dann wird möglicherweise keine Kalibration benötigt, da der Ausgangsschalter 506 linear genug ist. Falls der Ausgangsschalter 506 nicht in Bootstrap-Beziehung steht (z. B. nur geboosted ist), dann kann die Kalibration zum Angehen von Nichtlinearitäten des Ausgangsschalters 506 verwendet werden.
6 stellt eine beispielhafte T/H-Schaltung 600 dar, die ein noch anderes beispielhaftes Netz mit geschalteten Kondensatoren mit Abtastung und Dither-Injektion veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung. Dither wird in das Netz mit geschalteten Kondensatoren injiziert und kann zum Kalibrieren des Puffers-2 206 und des ADC, der der T/H-Schaltung 600 folgt, verwendet werden. Das Netz mit geschalteten Kondensatoren weist einen Kondensator C 602 zum Abtasten des Eingangs, einen Eingangsschalter 604 zum Empfangen des (gepufferten) Eingangs vom Puffer-1 202, einen Abtastschalter 606, einen Dither-Injektionsschalter 608 und einen Ausgangsschalter 610 auf. Die T/H-Schaltung 600 kann als eine Mischung der T/H-Schaltung 400 von 4 und der T/H-Schaltung 500 von 5 angesehen werden. Die Abtastung wird auf eine Art und Weise ähnlich der von 4 durchgeführt, aber ein zusätzlicher Schalter (d. h. der Ausgangsschalter 610) ist in Reihe mit dem Kondensator C 602 vorhanden, um den Kondensator C 602 während der Haltephase zu verbinden und das Netz mit geschalteten Kondensatoren vom Puffer-2 206 zu isolieren.
Während der Abtastphase sind der Eingangsschalter 604 mit der Phase ϕ1_btst und der Abtastschalter 606 mit der Phase ϕ1a geschlossen. Der Eingangsschalter 604 kann ein Bootstrapped-Schalter sein, um gute Linearität zu erzielen. Der Abtastschalter 606 mit ϕ1a ist vorgerückt (wird geöffnet, bevor der Eingangsschalter 604 geöffnet wird), um eine Abtastung an der unteren Platte zu erzielen. Der Dither-Injektionsschalter 608 mit der Phase ϕ2 und der Ausgangsschalter mit der Phase ϕ2 sind während der Abtastphase geöffnet. Am Ende der Abtastphase wird das Eingangssignal auf den Kondensator C 602 abgetastet.
Während einer Haltephase sind sowohl der Eingangsschalter 604 mit der Phase ϕ1_btst als auch der Abtastschalter 606 mit der Phase ϕ1a geöffnet. Der Dither-Injektionsschalter 608 mit der Phase ϕ2 wird geschlossen, um die obere Platte des Kondensators C 602 mit dem Knoten V_R zu verbinden. Dementsprechend kann additives Dither in das Netz mit geschalteten Kondensatoren injiziert werden. Der Ausgangsschalter 610 mit der Phase ϕ2 wird auch geschlossen, um den Kondensator C 502 mit dem Puffer-2 206 zu verbinden. In manchen Fällen kann der Ausgangsschalter 610 ein Bootstrapped-Schalter sein, um gute Linearität zu erzielen. In manchen Fällen befindet sich der Ausgangsschalter nicht in Bootstrap-Beziehung. Das Setzen des Ausgangsschalters 610 in Bootstrap-Beziehung ist in diesem Fall weniger kritisch, da der Ausgangsschalter 610 unter Verwendung des additiven injizierten Dithers kalibriert werden kann. Die T/H-Schaltung 600 hält die abgetastete Spannung (das abgetastete Eingangssignal) plus das additive injizierte Dither am Ausgang als V_s-h. Bei dieser Ausführungsform muss der Ausgangsvorspannungspunkt des Puffers-1 202 nicht mit dem Eingangsvorspannungspunkt des Puffers-2 206 kompatibel sein. Der Ausgang V_s-h ist eine invertierte Version des Eingangs V_in plus das am Knoten V_R injizierte additive Dither.
Track-and-Hold-Schaltungen mit mehreren Haltepuffern
Die T/H-Schaltung kann angepasst werden, um mehrere ADCs anzusteuern. Anstatt beispielsweise einen einzigen Haltepuffer (d. h. den Puffer-2 206 der verschiedenen Figuren) aufzuweisen, der mehrere ADCs ansteuert, kann die T/H-Schaltung den Haltepuffer duplizieren und die Haltepuffer können dann jeweilige ADCs ansteuern. 7 stellt eine beispielhafte T/H-Schaltung 700 mit mehreren Haltepuffern dar, die als Puffer-2 702₁ , Puffer-2 702₂ , ... Puffer-2 702_M dargestellt sind, gemäß manchen Ausführungsformen der Offenbarung. Ähnlich zu den anderen hierin beschriebenen T/H-Schaltungen weist die T/H-Schaltung 700 einen Abtastpuffer Puffer-1 202 und ein Netz 204 mit geschalteten Kondensatoren auf. Anstatt nur einen Haltepuffer aufzuweisen, können M Haltepuffer in der T/H-Schaltung 700 implementiert werden, um M ADCs anzusteuern. Jeder der Haltepuffer kann ein jeweiliges Ausgangssignal V_s-h1, V_s-h2, ... V_s-hM, erzeugen und einen jeweiligen ADC ansteuern. Da der Haltepuffer nicht mehr mehrere ADCs ansteuern muss, können der Puffer-2 702₁, der Puffer-2 702₂ , ... der Puffer-2 702_M eine kleinere Größe aufweisen als ein einziger Haltepuffer, der mehrere ADCs ansteuert. Mit anderen Worten kann die Tatsache, dass ein einziger Haltepuffer mehrere ADCs ansteuern muss, die Anforderungen am Haltepuffer relaxieren. Darüber hinaus kann der Haltepuffer unter Verwendung des Dithers, das in das Abtastnetz injiziert wird, kalibriert werden. Somit können die Anforderungen am Haltepuffer aufgrund der Kalibration weiter relaxiert werden. Des Weiteren kann das Aufweisen mehrerer Haltepuffer dabei helfen, dass die T/H-Schaltung 700 eine bessere Isolation zwischen den unterschiedlichen Slices aufweist.
Bei einer alternativen Implementierung kann die T/H-Schaltung 700 angepasst werden, auch das Abtastnetz zu duplizieren. Es kann ein Abtastnetz pro Haltepuffer implementiert werden. Beispielsweise kann eine derartig angepasste T/H-Schaltung, die M ADCs ansteuert, einen Abtastpuffer, M Netze mit geschalteten Kondensatoren und M Haltepuffer aufweisen.
Track-and-Hold-Schaltungen mit zeitverschachtelten Abtastnetzen
Falls es schwierig ist, ein Vollgeschwindigkeits-Abtastnetz zum Abtasten des Eingangssignals zu implementieren, kann die T/H-Schaltung angepasst werden, Zeitverschachtelung zu implementieren. Anstatt ein einziges Netz mit geschalteten Kondensatoren zum Abtasten des Eingangssignals aufzuweisen, können mehrere Abtastnetze in der T/H-Schaltung implementiert und zeitverschachtelt werden. 8A stellt eine beispielhafte T/H-Schaltung 800 mit mehreren Abtastnetzen dar, die als Abtastnetz 802 und Abtastnetz 804 dargestellt sind, gemäß manchen Ausführungsformen der Offenbarung. Die T/H-Schaltung 800 weist einen Puffer-1 202, das Abtastnetz 802 und das Abtastnetz 804 und einen Puffer-2 206 auf. Das Abtastnetz 802 und das Abtastnetz 804, wie dargestellt, weisen die in 5 veranschaulichte Schaltungstopologie auf, andere Schaltungstopologien können für die Abtastnetze 802 und 804 verwendet werden (z. B. die in 6 dargestellte). Die in 4 veranschaulichte Schaltungstopologie des Abtastnetzes ohne den Ausgangsschalter kann auch verwendet werden, aber die T/H-Schaltung muss möglicherweise auch Haltepuffer duplizieren. Die Schaltungstopologien des Abtastnetzes in 5 und 6 mit dem Ausgangsschalter kann der Notwendigkeit vorbeugen, mehrere Haltepuffer aufzuweisen.
In diesem Beispiel können das Abtastnetz 802 und das Abtastnetz 804 in einem Ping-Pong-Schema arbeiten, indem sie das (gepufferte) Eingangssignal nacheinander auf eine zeitverschachtelte Art und Weise abtasten. 8B veranschaulicht ein Timing für die T/H-Schaltung 800 von 8A, gemäß manchen Ausführungsformen der Offenbarung. Der Takt (Plot 880) veranschaulicht den Vollgeschwindigkeitstakt bei Frequenz f_s mit einer Periode T_s. Wie im Timing-Diagramm gesehen werden kann, kann ein verschachteltes Abtastnetz (z. B. das Abtastnetz 802 und das Abtastnetz 804) mit einer Frequenz von f_s/2 laufen. T/H-1 (Plot 882) veranschaulicht die Phasen des Abtastnetzes 802, T/H-2 (Plot 884) veranschaulicht die Phasen des Abtastnetzes 804. Während der ersten Periode des Vollgeschwindigkeitstakts befindet sich das Abtastnetz 802 in einer Abtastphase und das Abtastnetz 804 befindet sich in einer Haltephase. Die mit ϕ1 (z. B. ϕ1_btst und ϕ1a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze geschlossen sein. Die mit ϕ2 (z. B. ϕ2_btst und ϕ2a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze offen sein. Während der zweiten Periode geht das Abtastnetz 802 in eine Haltephase über und das Abtastnetz 804 geht in eine Abtastphase über. Die mit ϕ2 (z. B. ϕ2_btst und ϕ2a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze geschlossen sein. Die mit ϕ1 (z. B. ϕ1_btst und ϕ1a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze offen sein. Während der dritten Periode kehrt das Abtastnetz 802 in eine Abtastphase zurück und das Abtastnetz 804 geht in eine Haltephase über. Die mit ϕ1 (z. B. ϕ1_btst und ϕ1a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze geschlossen sein. Die mit ϕ2 (z. B. ϕ2_btst und ϕ2a) assoziierten Schalter in 8A können dementsprechend für beide Abtastnetze offen sein. Das Ping-Pong-Verhalten kann sich im Laufe der Zeit (z. B. über viele Perioden) wiederholen.
Mit zeitverschachtelten Abtastnetzen kann die Geschwindigkeit eines einzelnen Abtastnetzes erheblich reduziert werden. Beispielsweise müssten das Abtastnetz 802 und das Abtastnetz 804 nur den Eingang mit der Hälfte der Vollgeschwindigkeit der T/H-Schaltung 800 abtasten. Obwohl zwei Abtastnetze dargestellt sind, wird gewürdigt werden, dass mehr als zwei Abtastnetze zeitverschachtelt oder in der T/H-Schaltung enthalten sein können, in Abhängigkeit von der gewünschten Verschachtelungsordnung für die Anwendung.
Obwohl 8A einen einzigen Haltepuffer veranschaulicht, ist es möglich, einen dedizierten Haltepuffer pro Abtastnetz aufzuweisen. In einem derartigen Fall, falls die M ADC-Slices auf eine sequenzielle zeitverschachtelte Art und Weise arbeiten, kann jeder Puffer nur M/2 ADC-Slices ansteuern.
Mit zeitverschachtelten Abtastnetzen kann die T/H-Schaltung Fehlanpassungen zwischen den Abtastnetzen ausgesetzt sein. Beispielsweise können Fehlanpassungen zwischen den Schaltern, die eine Abtastung an der unteren Platte ermöglichen, zu einer Abtastungsleistungsfähigkeitsverschlechterung beitragen, falls sie nicht angegangen werden. Genauer gesagt, können diese Fehlanpassungen unerwünschte Störeffekte im Ausgang erzeugen. Unglücklicherweise kann das Dither nicht beim Kalibrieren derartiger Fehlanpassungen helfen. Um derartige Fehlanpassungen anzugehen, kann ein zusätzliches Abtastnetz hinzugefügt werden, um Randomisierung zu ermöglichen. 9 stellt eine andere beispielhafte T/H-Schaltung 900 mit mehreren Abtastnetzen dar, gemäß manchen Ausführungsformen der Offenbarung. Es sind drei Abtastnetze dargestellt, und es wird gewürdigt werden, dass eine andere höhere Anzahl von Abtastnetzen implementiert werden kann. Für dieses Beispiel können zwei Abtastnetze, zu einer beliebigen gegebenen Periode, zum Abtasten des Eingangs zur Verfügung stehen. Eines der beiden Abtastnetze kann zufällig ausgewählt werden, den Eingang abzutasten. Ein Randomisieren der Abtastnetzauswahl (z. B. wobei die Abtastnetze den gepufferten Eingang auf eine randomisierte zeitverschachtelte Art und Weise abtasten) kann die Fehlanpassungen zwischen den Abtastnetzen randomisieren und die Töne von den Fehlanpassungen zum Grundrauschen hin schieben.
Allgemein kann Randomisierung ermöglicht werden, indem ein oder mehr zusätzliche Abtastnetze als die Minimalanzahl von Abtastnetzen, die zum Erzielen der gewünschten Abtastrate erwünscht werden, hinzugefügt werden. Unter der Annahme, dass zwei Abtastnetze benötigt werden, um die gewünschte Abtastrate zu erzielen, kann das Hinzufügen von einem Abtastnetz (oder mehr) eine Randomisierung ermöglichen.
Bei manchen Ausführungsformen kann das Hinzufügen von mehr Abtastnetzen eine Zeitverschachtelung höherer Ordnung oder mehr Funktionen ermöglichen. Beispielsweise kann mehr Randomisierung eingeführt werden, indem mehr Abtastnetze bereitgestellt werden, wodurch mehr Abtastnetze zu einer gegebenen Periode zur Auswahl zur Verfügung gestellt werden.
In manchen Fällen kann ein viertes oder weiteres Abtastnetz hinzugefügt werden, um das Zurücksetzen jedes Netzes nach seiner Haltephase und, bevor es für die nächste Abtastphase bereit ist, zu ermöglichen. Mit anderen Worten geht ein Abtastnetz nach der Haltephase zu einer Rücksetzphase über, um den Schaltungen zu ermöglichen, gelöscht zu werden (ein Abtastnetz braucht möglicherweise drei Perioden anstatt nur zwei Perioden, bevor es den Eingang wieder abtasten kann). Durch das Hinzufügen eines zusätzlichen Abtastnetzes wird mehr Zeit zum Zurücksetzen des einen oder der mehreren Abtastkondensatoren ermöglicht. Im Endeffekt kann der eine bzw. können die mehreren Abtastkondensatoren innerhalb eines Abtastnetzes, das gerade seine Haltephase beendet hat, vollständig zurückgesetzt werden, um jeglichen Speicher in dem einen oder den mehreren Abtastkondensatoren zurückzusetzen. Der Speicher kann auf dem einen oder den mehreren Abtastkondensatoren vorhanden sein, wenn von der Haltephase zurück zu der Abtastphase geschaltet wird, falls eine zusätzliche Rücksetzzeit/-phase nicht für den einen oder die mehreren Abtastkondensatoren bereitgestellt wird. Falls ein zusätzliches Abtastnetz bereitgestellt ist, um ein Zurücksetzen zu ermöglichen, sind zu einem gegebenen Zeitpunkt zwei Abtastnetze tätig, ein Abtastnetz kann zur Verwendung oder Auswahl bei einer nächsten Periode bereit sein und ein Abtastnetz kann sich in der Rücksetzphase befinden, sodass es bei der nächsten Periode, nachdem das Abtastnetz zurückgesetzt wird, verwendet oder ausgewählt werden kann.
10 stellt noch eine andere beispielhafte T/H-Schaltung 1000 mit mehreren Abtastnetzen dar, gemäß manchen Ausführungsformen der Offenbarung. Wie in 10 gesehen werden kann, ist ein zusätzliches (viertes) Abtastnetz bereitgestellt, um zu gewährleisten, dass es mindestens zwei verfügbare Abtastnetze gibt, aus denen zu einer gegebenen Periode das nächste Abtastnetz zum Abtasten des Eingangs ausgewählt wird. Das Aufweisen eines zusätzlichen Abtastnetzes ermöglicht, dass ein gegebenes Abtastnetz eine zusätzliche Periode zum Zurücksetzen nehmen kann, bevor das gegebene Abtastnetz den Eingang erneut abtasten muss. Das Bereitstellen der zusätzlichen Rücksetzphase kann dabei helfen, die Speichereffekte und/oder ordnungsabhängigen Effekte, die für die Leistungsfähigkeit der T/H-Schaltung nachteilig sein können, zu reduzieren oder anzugehen, besonders, wenn Randomisierung eingesetzt wird.
In manchen Fällen können die zeitverschachtelten Abtastnetze einer T/H-Schaltung ausgebildet sein, in unterschiedlichen Betriebsmodi zu arbeiten. Beispielsweise kann die Taktung der Schalter in den Abtastnetzen in Abhängigkeit vom vorgegebenen Modus unterschiedlich gesteuert werden. Die Abtastnetze können in einem sequenziellen Modus oder einem randomisierten Modus arbeiten. Das Abtastnetz kann in einem Modus arbeiten, der eine Rücksetzphase erfordert, oder kann in einem Modus arbeiten, der keine Rücksetzphase erfordert. Der gewünschte Modus kann durch ein oder mehr benutzergelieferte Signale oder ein oder mehr Signale von einem Schaltkreis, die sich zum Einstellen des Modus eignen, vorgegeben werden.
11 stellt eine beispielhafte T/H-Schaltung 1100 mit mehreren zeitverschachtelten Abtastnetzen (die als Abtastnetze 1102, 1104 und 1106 dargelegt sind) und einem einzigen Haltepuffer dar, gemäß manchen Ausführungsformen der Offenbarung. Als ein Beispiel ist eine Implementierung für drei Abtastnetze von 9 dargestellt, basierend auf der Schaltungstopologie des in 5 dargelegten Abtastnetzes. Es wird gewürdigt werden, dass die Schaltungstopologie des in 6 dargelegten Abtastnetzes auch als die Abtastnetze der T/H-Schaltung 1100 verwendet werden kann. Um einen einzigen Haltepuffer zu verwenden, wird bevorzugt, dass jedes Abtastnetz einen Ausgangsschalter aufweist. In diesem Fall muss der Ausgangsschalter im Abtastnetz (in 11 als S2-Schalter mit jeweiligen Phasen ϕ1_bst, ϕ2_bst und ϕ12_bst bezeichnet) kein Bootstrapped-Schalter sein. Stattdessen kann er ein einfacher geboosteter Schalter sein (z. B. ein Übertragungsgatter). Die Ausgangsschalter können unter Verwendung des in das Abtastnetz injizierten Dithers kalibriert werden und daher können die Gestaltungsanforderungen der Ausgangsschalter für die analoge Schaltung relaxiert werden. Für dieses spezielle dargestellte Beispiel tasten die Abtastnetze den gepufferten Eingang vom Puffer-1 202 auf eine randomisierte zeitverschachtelte Art und Weise ab. Mit anderen Worten kann eines von zwei verfügbaren Abtastnetzen zufällig als das nächste Abtastnetz zum Abtasten des Eingangs ausgewählt werden, um Fehlanpassungsfehler zwischen den Abtastnetzen zu randomisieren. Die in 11 dargestellte Schaltungsgestaltung kann zu einer höheren Anzahl von Abtastnetzen erweitert werden.
Bei manchen Ausführungsformen können, anstatt einen einzigen Haltepuffer aufzuweisen, wie in den 9-11 gesehen werden kann, mehrere Haltepuffer in der T/H-Schaltung mit zeitverschachtelten Abtastnetzen eingeschlossen sein. 12 stellt eine beispielhafte T/H-Schaltung 1200 mit mehreren zeitverschachtelten Abtastnetzen und mehreren Haltepuffern dar, gemäß manchen Ausführungsformen der Offenbarung. Das Aufweisen mehrerer Haltepuffer kann eine bessere Isolation zwischen Slices bereitstellen und kann Gestaltungsanforderungen reduzieren, die den individuellen Haltepuffern auferlegt werden (mit ähnlichen Vorteilen wie das in 7 dargelegte Beispiel). In diesem speziellen Beispiel weist die T/H-Schaltung einen Abtastpuffer 202, drei Abtastnetze (als Abtastnetze 1202, 1204 und 1206 dargestellt) und drei Haltepuffer (als Puffer-2 1208, Puffer-2 1210 und Puffer-2 1212 dargestellt) auf. Jedes Abtastnetz weist einen dedizierten Haltepuffer auf, um den ADC, der dem Haltepuffer folgt, anzusteuern. Die Haltepuffer (Puffer-2 1208, Puffer-2 1210 und Puffer-2 1212) empfangen jeweilige gehaltene Signale von den Abtastnetzen (als Abtastnetze 1202, 1204 und 1206 dargestellt). Mit einem dedizierten Haltepuffer können die Abtastnetze vermeiden, einen Ausgangsschalter aufzuweisen, falls gewünscht. Jeder der Haltepuffer kann ein jeweiliges Ausgangssignal (als V_s-h1, V_s-h2 und V_s-h3 dargestellt) erzeugen und einen jeweiligen ADC ansteuern.
Für dieses dargestellte spezielle Beispiel können zwei Abtastnetze zufällig als das nächste Abtastnetz zum Abtasten des Eingangs ausgewählt werden, um Fehlanpassungsfehler zwischen den Abtastnetzen zu randomisieren. Die in 12 dargestellte Schaltungsgestaltung kann zu einer höheren Anzahl von Abtastnetzen erweitert werden, jedes mit einem dedizierten Haltepuffer.
Ein Vorbehalt der durch 12 veranschaulichten randomisierten zeitverschachtelten Gestaltung, die mehrere dedizierte Haltepuffer aufweist, besteht darin, dass jeder dedizierte Haltepuffer M ADC-Slices ansteuern müsste, was mehr Leistung als eine T/H-Schaltung verbrauchen kann, die eine sequenzielle Zeitverschachtelung durchführt (wobei der dedizierte Haltepuffer nur einen Bruchteil der M ADC-Slices ansteuern müsste).
Track-and-Hold-Schaltungen mit Zerhacken
Zusätzlich zu dem Injizieren von additivem Dither kann die T/H-Schaltung das Eingangssignal zufällig zerhacken, indem Polaritäten basierend auf einem Pseudozufallscode „PN“ zufällig geändert werden. Mit anderen Worten kann in die T/H-Schaltung multiplikatives Dither injiziert werden, wobei das Dither +1 oder-1 sein kann, wie durch den Code PN gewählt. 13A veranschaulicht eine T/H-Schaltung 1300 mit Zerhacken zum Injizieren eines multiplikativen Dithers, gemäß manchen Ausführungsformen der Offenbarung. Ein Zerhacker 1302, der eine Zerhackfunktion durchführt, kann mit einem Schalter im Abtastnetz integriert sein, wie etwa dem Eingangsschalter oder dem Ausgangsschalter. Zur Veranschaulichung wird der Zerhacker 1302 der in 5 dargelegten Ausführungsform hinzugefügt. Der Zerhacker 1302 kann zu anderen hierin beschriebenen Abtastnetzen hinzugefügt werden. Obwohl der in diesem Beispiel in 13A dargelegte Zerhacker 1302 dem Ausgangsschalter (z. B. dem Ausgangsschalter 506) hinzugefügt/mit diesem integriert wird, wird vorgesehen, dass der Zerhacker dem Eingangsschalter (z. B. dem Eingangsschalter 504) hinzugefügt/mit diesem integriert werden kann. Der Zerhacker 1302 kann mit dem Ausgangsschalter (z. B. dem Ausgangsschalter 506) integriert werden, um das multiplikative Dither zu injizieren.
13B veranschaulicht das Integrieren des Zerhackers 1302 mit einem Schalter im Abtastnetz, gemäß manchen Ausführungsformen der Offenbarung. Mathematisch multipliziert der Zerhacker 1302 das Signal mit einem Dither, das durch - 1^PN repräsentiert wird, wobei PN ein Pseudozufallscode ist. Zur Veranschaulichung ist auf der linken Seite der 13B ein Ausgangsschalter S2 dargestellt, der mit der Phase ϕ2_bst assoziiert ist, gefolgt von einer Zerhackfunktion, die durch den Zerhacker 1302 repräsentiert wird. Diese Zerhackfunktion kann in einer differenziellen Schaltungsimplementierung erzielt werden, die auf der rechten Seite der 13B dargelegt ist. In einer differenziellen Schaltung wird der Knoten V1 auf der linken Seite der 13B durch differenzielle Knoten V1p bzw. V1n auf der rechten Seite der 13B repräsentiert. Der Knoten V2 auf der linken Seite der 13B wird durch differenzielle Knoten V2p bzw. V2n auf der rechten Seite der 13B repräsentiert. Die auf der rechten Seite der 13B dargelegte Schaltung weist Geradeauspfade und Kreuzpfade auf. Die Schalter in diesen Pfaden ermöglichen eine zufällige Schaltung zwischen den Geradeauspfaden und den Kreuzpfaden. Die Geradeauspfade mit Schaltern, die mit ϕ2_bst*PN assoziiert sind, ermöglichen dem differenziellen Signal an den Knoten V1p und V1n, gerade durch die Knoten V2p bzw. V2n zu laufen. Die Kreuzpfade mit Schaltern, die mit ϕ2_bst*PN' (wobei PN' der invertierte PN ist) assoziiert sind, invertieren das differenzielle Signal an den Knoten V1p und V1n und laufen durch die Knoten V2n bzw. V2p. Mit anderen Worten kann das multiplikative Dither PN positive und negative Eingangspfade zufällig austauschen. Durch das zufällige Austauschen der positiven und negativen Eingangspfade implementiert die auf der rechten Seite der 13B dargelegte Schaltung effektiv die Zerhackfunktion und multipliziert das Signal zufällig mit +1 oder-1.
Durch das zufällige Austauschen der positiven und negativen Eingangspfade kann die DC(Gleichstrom)-Komponente des Eingangssignals randomisiert werden, was es einfacher macht, jegliche Offset-Fehlanpassungen zwischen den unterschiedlichen Slices zu kalibrieren. Die Zerhackfunktion kann mit dem Eingangsschalter des Abtastnetzes implementiert werden, der das Signal in der Abtastphase zufällig invertieren kann. Die Zerhackfunktion kann mit dem Ausgangsschalter implementiert werden, der das Signal in der Haltephase zufällig invertieren kann. In manchen Fällen kann die Zerhackfunktion mit sowohl dem Eingangsschalter als auch dem Ausgangsschalter unter Verwendung unterschiedlicher PN-Codes implementiert werden.
14 veranschaulicht eine andere beispielhafte T/H-Schaltung 1400 mit Zerhacken zum Injizieren eines multiplikativen Dithers, gemäß manchen Ausführungsformen der Offenbarung. Ein Zerhacker 1402, der eine Zerhackfunktion durchführt, kann mit einem Schalter im Abtastnetz integriert sein, wie etwa dem Eingangsschalter oder dem Ausgangsschalter. Zur Veranschaulichung wird der Zerhacker 1402 der in 6 dargelegten Ausführungsform hinzugefügt. Der Zerhacker 1402 kann zu anderen hierin beschriebenen Abtastnetzen hinzugefügt werden. Obwohl der in diesem Beispiel in 14 dargelegte Zerhacker 1402 dem Ausgangsschalter (z. B. dem Ausgangsschalter 610) hinzugefügt/mit diesem integriert wird, wird vorgesehen, dass der Zerhacker dem Eingangsschalter (z. B. dem Eingangsschalter 604) hinzugefügt/mit diesem integriert werden kann. Der Zerhacker 1402 kann mit dem Ausgangsschalter (z. B. dem Ausgangsschalter 506) integriert werden, um das multiplikative Dither zu injizieren.
15 stellt eine beispielhafte T/H-Schaltung 1500 mit mehreren Abtastnetzen mit hinzugefügtem Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung. Zerhacken wird der beispielhaften T/H-Schaltung 1100 von 11 hinzugefügt. Genauer gesagt, wird die Zerhackfunktion, als ein Beispiel, mit den mit S2 bezeichneten Eingangsschaltern integriert, die mit ϕ1_bst, ϕ2_bst und ϕ12_bst assoziiert sind. Als eine Alternative kann die Zerhackfunktion mit den mit S1 bezeichneten Eingangsschaltern integriert werden, die mit ϕ2_btst, ϕ1_btst, and ϕ21_btst assoziiert sind. Das Erstgenannte besitzt den zusätzlichen Vorteil, dass der Zerhacker durch das additive Dither kalibriert werden kann, falls gewünscht. Dieses Zerhacken kann dann an der digitalen Seite nach einer Offset-Kalibration erneut angewendet werden, um das ursprüngliche Signale wiederherzustellen.
16 stellt eine andere beispielhafte T/H-Schaltung 1600 mit mehreren Abtastnetzen mit hinzugefügtem Zerhacken zum Injizieren eines multiplikativen Dithers dar, gemäß manchen Ausführungsformen der Offenbarung. Genauer gesagt, wird die Zerhackfunktion, als ein Beispiel, mit den mit S2 bezeichneten Ausgangsschaltern integriert, die mit ϕ1_bst, ϕ2_bst und ϕ12_bst assoziiert sind. Als eine Alternative kann die Zerhackfunktion mit den mit S1 bezeichneten Eingangsschaltern integriert werden, die mit ϕ2_btst, ϕ1_btst, and ϕ21_btst assoziiert sind. Das Erstgenannte besitzt den zusätzlichen Vorteil, dass der Zerhacker durch das additive Dither kalibriert werden kann, falls gewünscht. Dieses Zerhacken kann dann an der digitalen Seite nach einer Offset-Kalibration erneut angewendet werden, um das ursprüngliche Signal wiederherzustellen.
Zerhacken kann zur Offset-Fehlanpassungskalibration nützlich sein, bei der die Zerhackfunktion einen jeglichen Eingangsoffset und/oder jegliche Eingangssignale bei problematischen Frequenzen (wie etwa f_s/M und f_s/2M, wobei M die Anzahl von Slices ist) in Rauschen umwandeln kann, um z. B. nicht die Offset-Konvergenz und die Entfernung des Offsets zu beeinflussen. Zerhacken kann auch bei Verzerrungen gerader Ordnung helfen oder Oberschwingungen gerader Ordnung im Signalpfad reduzieren. Es versteht sich, dass, obwohl die Zerhackfunktion mit einem Schalter integriert werden kann, der sich im Abtastnetz befindet, es möglich ist, einen Zerhacker an einem beliebigen Punkt im Signalpfad, wie etwa am Ausgang des Puffers-1 202, einzuschließen/zu integrieren.
Bearbeiten von parasitären Ausgangs-Routing-Effekten und Last auf der Track-and-Hold-Schaltung
Das Ansteuern von M ADC-Slices ist nicht trivial. Geeignete Schalter und ein geeignetes Schaltschema können parasitäre Effekte und Belastungseffekte auf der T/H-Schaltung angehen. Im folgenden Beispiel wird das Ansteuern von 8 ADC-Slices in Betracht gezogen. 17A stellt eine beispielhafte T/H-Schaltung dar, die 8 Slices ansteuert, gemäß manchen Ausführungsformen der Offenbarung. Für jeden Signalpfad von der T/H-Schaltung zu einem ADC-Slice werden zwei serielle Schalter implementiert, um die parasitären Effekte und die Last auf der Track-and-Hold-Schaltung zu verwalten. Die erste Menge von Schaltern ist mit „SW-A“ bezeichnet und sie sind in der Nähe des Ausgangs des Puffers-2 positioniert. Die zweite Menge von Schaltern ist mit „SW-B“ bezeichnet und sie sind in der Nähe des Eingangs der ADC-Slices positioniert. Ein SW-A-Schalter koppelt, wenn er eingeschaltet oder geschlossen ist, einen Ausgang des Puffers-2 206 mit einem SW-B-Schalter (oder überträgt/leitet das Signal vom Ausgang des Puffers-2 206 zu einem Anschluss des SW-B-Schalters). Der SW-B-Schalter koppelt, wenn er eingeschaltet oder geschlossen ist, den SW-A-Schalter mit einem Eingang eines ADC-Slice (oder überträgt/leitet ein Signal an einem Anschluss des SW-A-Schalters zu dem Eingang des ADC-Slice). Die zwei seriellen Schalter, SW-A und SW-B, können durch eine Übertragungsleitung oder einen Übertragungsdraht mit einer gewissen Länge getrennt sein, um das gepufferte Signal vom Puffer-2 206 zu den jeweiligen ADC-Slices zu routen.
Ein Timing-Diagramm in 17B veranschaulicht das Timing eines SW-A-Schalters und eines SW-B-Schalters für einen speziellen ADC-Slice, wenn der ADC-Slice zum Durchführen einer Umwandlung ausgewählt wird. Der SW-A-Schalter, dessen Timing im Timing-Diagramm in 17B veranschaulicht ist, wird mit einer schnellen Rate von f_s (der Gesamtabtastfrequenz des Datenwandlers) schnell eingeschaltet und schnell ausgeschaltet. Mit anderen Worten wird der SW-A-Schalter mit einem kurzen Impuls eingeschaltet, da der SW-A-Schalter Daten von der schnellen (Vollgeschwindigkeits-) T/H-Schaltung zu einem langsamen ADC-Slice übergibt. Der SW-B-Schalter, dessen Timing auch im obigen Timinig-Diagramm veranschaulicht ist, kann mit einer langsameren Geschwindigkeit arbeiten. Ein SW-B-Schalter kann eingeschaltet sein, bevor ein SW-A-Schalter eingeschaltet wird, und kann zur gleichen Zeit, oder kurz nachdem der SW-A-Schalter ausgeschaltet wird, ausgeschaltet werden. Die Schalter können einfache Übertragungsgatter (keine Bootstrapped-Schalter) sein, somit ist der Nachteil, beide Schalter aufzuweisen, nicht erheblich.
Der SW-A-Schalter ist in der Nähe (im Layout) der T/H-Schaltung platziert und kann dabei helfen, den parasitären Belastungseffekt am Puffer-2 zu minimieren, der durch die Slices verursacht wird, die nicht mit der T/H-Schaltung verbunden sind. Da sich der SW-A-Schalter nicht in der Nähe des ADC-Slice befindet, wird die Last am ADC-Slice beim Nichtvorhandensein des SW-B-Schalters nicht angegangen. Der SW-B-Schalter ist in der Nähe (im Layout) des ADC-Slice platziert und kann dabei helfen, die Last an der T/H-Schaltung zu reduzieren, indem die T/H-Schaltung mit einem ADC-Slice nacheinander verbunden wird. Der SW-B minimiert das durch den ADC-Slice und die T/H-Schaltung beim Zurücksetzen gesehene Routing. Daher kann der SW-B die parasitären Effekte minimieren, die zum Zurücksetzen dieses Knotens, wenn er nicht verwendet wird, benötigt werden. Durch das Verwenden von zwei seriellen Schaltern und eines richtigen Timings gewährleisten die SW-A- und SW-B-Schalter, dass, wann immer ein ausgewählter ADC-Slice mit der T/H-Schaltung verbunden wird, um eine gehaltene Abtastung zu empfangen, nur die parasitären Effekte des ausgewählten ADC-Slice den Puffer-2 206 der T/H-Schaltung belastet (alle anderen ADC-Slices sind vom Puffer-2 206 abgetrennt). Zusammen können der SW-A- und der SW-B-Schalter dabei helfen, eine parasitäre Routing-Effekte-Last an der T/H-Schaltung und an dem ausgewählten ADC-Slice zu reduzieren.
Es wird bevorzugt, sowohl SW-A- als auch SW-B-Schalter für jeden Signalpfad von der T/H-Schaltung zum ADC-Slice zu verwenden. Es wird abgesehen, dass einer der beiden Schalter bei manchen weniger bevorzugten Ausführungsformen weggelassen werden kann. Beispielsweise sind in manchen Fällen nur die SW-A-Schalter bereitgestellt, während die SW-B-Schalter weggelassen werden.
Angehen von gemeinsamem Speicher in zeitverschachtelten Abtastnetzen
Wenn parallele Abtastnetze zeitverschachtelt sind, kann ein gemeinsamer Speicher an einem globalen Eingangsknoten der Abtastnetze zwischen einer Haltephase und einer Abtastphase vorhanden sein. Dieser gemeinsame Speicher kann durch alle Abtastnetze gesehen werden und dieser gemeinsame Speicher ist nicht derselbe wie der Speicher innerhalb des einen oder der mehreren Abtastkondensatoren, die durch das Hinzufügen einer Rücksetzphase angegangen werden. Um das Problem des gemeinsamen Speichers anzugehen, können Taktsignale, die die Schalter im Abtastnetz ansteuern, überlappen, um ein kurzes Zurücksetzen des globalen Eingangsknotens zu ermöglichen.
Die Überlappung in den Taktsignalen befindet sich zwischen dem Abtastschalter der unteren Platte und dem Dither-Injektionsschalter und dem Ausgangsschalter (mit „S2“ bezeichnet). Es kann sein, dass der Ausgangsschalter geschlossen wird, bevor der Abtastschalter der unteren Platte geöffnet wird, oder der Abtastschalter der unteren Platte wird geschlossen, bevor der Ausgangsschalter geöffnet wird. Der letztgenannte Fall wird bevorzugt, da der erstgenannte Fall den abgetasteten Wert am Kondensator beeinflussen kann, aber beide sind umsetzbar.
Unter Bezugnahme auf die 15 und 16 würde die Überlappung zwischen den Taktsignalen, die mit der Phase ϕ1/ϕ1_bst (einschließlich des Dither-Injektionsschalters und des Ausgangsschalters) und ϕ2a (einschließlich des Abtastschalters der unteren Platte) assoziiert sind, für das obere Abtastnetz auftreten. Eine Überlappung würde auch zwischen Taktsignalen, die mit der Phase ϕ2/ϕ2_bst (einschließlich des Dither-Injektionsschalters und des Ausgangsschalters) und ϕ1a (einschließlich des Abtastschalters der unteren Platte) assoziiert sind, für das mittlere Abtastnetz auftreten. Die Überlappung würde auch zwischen Taktsignalen, die mit der Phase ϕ12/ϕ12_bst (einschließlich des Dither-Injektionsschalters und des Ausgangsschalters) und ϕ21a (einschließlich des Abtastschalters der unteren Platte) assoziiert sind, für das untere Abtastnetz auftreten.
Mit dem Hauptaugenmerk auf das obere Abtastnetz als ein Beispiel, kann die Überlappung bedeuten, dass entweder (1) ϕ1/ϕ1_bst den Dither-Injektionsschalter und den Ausgangsschalter schließen, bevor ϕ2a den Abtastschalter der unteren Platte öffnet, oder (2) ϕ2a den Abtastschalter der unteren Platte schließt, bevor ϕ1/ϕ1_bst den Dither-Injektionsschalter und den Ausgangsschalter öffnen. Das Letztgenannte ist wiederum besser, da das Erstgenannte möglicherweise die Abtastung negativ beeinflussen würde, bevor sie vorgenommen wird. Aber beide sind umsetzbar.
Anders ausgedrückt, geschieht die Überlappung vorzugsweise am Ende der Haltephase und zu Beginn der Abtastphase (wenn der Abtastschalter der unteren Platte geschlossen wird) und wird weniger am Ende der Abtastphase und zu Beginn der Haltephase (wenn der Dither-Injektionsschalter und der Ausgangsschalter geschlossen werden) bevorzugt. Diese Überlappung kann dabei helfen, diesen globalen Eingangsknoten zurückzusetzen, um den gemeinsamen Speicher, der durch alle Spuren gesehen wird, zu reduzieren.
Flexible Architektur
Die Gestaltung und Implementierung der T/H-Schaltung kann variiert werden, um unterschiedlichen Funktionalitäten und Merkmalen entgegenzukommen. Die Anzahl von Abtastnetzen, die Anzahl von Haltepuffern und die Anzahl von ADC-Slices, die ein Haltepuffer ansteuert, können alle variieren.
Wie zuvor besprochen, kann die T/H-Schaltung ein oder mehrere parallele Abtastnetze aufweisen. Die Anzahl von Abtastnetzen innerhalb der T/H-Schaltung kann in Abhängigkeit von der Gestaltung variieren. Beispielsweise kann die Anzahl basierend auf dem Verschachtelungsfaktor und der Menge an Randomisierung gewählt werden. Eine T/H-Schaltung kann zum Beispiel ein Abtastnetz und einen Haltepuffer aufweisen (z. B. 2-6). Bei einem anderen Beispiel kann eine T/H-Schaltung ein Abtastnetz und eine Anzahl von X Haltepuffern aufweisen (z. B. 7). X beträgt mindestens zwei. Bei noch einem anderen Beispiel kann eine T/H-Schaltung eine Anzahl von X Abtastnetzen und einen Haltepuffer aufweisen (z. B. 8A, 9-11, 15, 16 und 17A). Bei einem weiteren Beispiel kann eine T/H-Schaltung eine Anzahl von X Abtastnetzen und eine Anzahl von X Haltepuffern aufweisen (z. B. 12).
Die T/H-Schaltung kann außerdem einen oder mehrere Haltepuffer aufweisen. In manchen Fällen gibt es einen Puffer für ein Abtastnetz. Die T/H-Schaltung kann zum Beispiel ein Abtastnetz aufweisen und das Abtastnetz steuert einen Haltepuffer an (z. B. 2-6). Bei einem anderen Beispiel kann die T/H-Schaltung eine Anzahl von X Abtastnetzen und eine Anzahl von X Haltepuffern aufweisen (z. B. 12). In manchen Fällen gibt es mehrere Puffer für ein Abtastnetz. Die T/H-Schaltung kann zum Beispiel ein Abtastnetz und eine Anzahl von X Haltepuffern aufweisen (z. B. 7). Bei einem anderen Beispiel kann die T/H-Schaltung eine Anzahl von X Abtastnetzen und eine Anzahl von X*N Haltepuffern aufweisen. N beträgt mindestens zwei und repräsentiert die Anzahl von Haltepuffern pro Abtastnetz. Falls eine T/H-Schaltung vier Abtastnetze aufweist, kann es insgesamt acht Haltepuffer geben, mit zwei Haltepuffern pro Abtastnetz. Bei noch einem anderen Beispiel kann die T/H-Schaltung eine Anzahl von X Abtastnetzen und eine Anzahl von Y Haltepuffern aufweisen, wobei Y größer als X ist. Jedes Abtastnetz kann einen oder mehrere Haltepuffer ansteuern (wobei die Anzahl von Haltepuffern für jedes Abtastnetz möglicherweise nicht dieselbe ist).
Des Weiteren kann die T/H-Schaltung einen oder mehrere ADC-Slices ansteuern. Die ADC-Slices können parallel arbeiten und in manchen Fällen können die ADC-Slices auf eine zeitverschachtelte oder eine randomisierte zeitverschachtelte Art und Weise arbeiten. Eine T/H-Schaltung kann zum Beispiel einen ADC-Slice ansteuern. Bei einem anderen Beispiel kann die T/H-Schaltung M ADC-Slices ansteuern (z. B. 1 und 17A). M beträgt mindestens zwei und repräsentiert die Anzahl von ADC-Slices des gesamten ADC. Falls die T/H-Schaltung einen Haltepuffer aufweist, kann der Haltepuffer alle M ADC-Slices ansteuern (z. B. 17A). Falls die T/H-Schaltung eine Anzahl von M Haltepuffern aufweist, stehen mehrere Variationen zur Verfügung. Bei einem ersten Beispiel kann jeder Haltepuffer einen jeweiligen ADC-Slice ansteuern. Bei einem zweiten Beispiel kann jeder Haltepuffer alle M ADC-Slices ansteuern. Bei einem dritten Beispiel kann jeder Haltepuffer nur eine Teilmenge oder Anteil der M ADC-Slices ansteuern. Falls die T/H-Schaltung eine Anzahl von N Haltepuffern aufweist, wobei N geringer als M ist, stehen auch mehrere Variationen zur Verfügung. Bei einem ersten Beispiel kann jeder Haltepuffer alle M ADC-Slices ansteuern. Bei einer Instanz des ersten Beispiels kann eine T/H-Schaltung vier Abtastnetze und einen Haltepuffer aufweisen. Der Haltepuffer kann insgesamt alle 8 ADC-Slices ansteuern. Bei einem zweiten Beispiel kann jeder Haltepuffer eine Teilmenge oder Anteil der M ADC-Slices ansteuern. Bei einer Instanz des zweiten Beispiels kann die T/H-Schaltung vier Abtastnetze und vier Haltepuffer aufweisen (wobei jeder Haltepuffer mit einem entsprechenden Abtastnetz gekoppelt ist). Jeder Haltepuffer kann zwei ADC-Slices ansteuern. Die gesamte T/H-Schaltung kann insgesamt 8 ADC-Slices ansteuern.
Verfahren zum Abtasten mit Kalibration
18 stellt ein Flussdiagramm dar, das ein Verfahren zum Abtasten eines Eingangssignals mit Kalibration veranschaulicht, gemäß manchen Ausführungsformen der Offenbarung. Bei 1802 wird ein Eingangssignal gepuffert. Bei 1804 wird das gepufferte Eingangssignal während einer ersten Phase auf einen Kondensator in einem Abtastnetz abgetastet. Bei 1806 wird ein additives Dither-Signal während einer zweiten Phase in den Kondensator im Abtastnetz injiziert und ein gehaltenes Signal, das ein auf dem Kondensator abgetastetes Eingangssignal und das additive Dither-Signal aufweist, ausgegeben. Bei 1808 wird das gehaltene Signal gepuffert, um ein gepuffertes Signal zum Ansteuern eines oder mehrerer Analog-Digital-Wandler zu erzeugen.
Beispiele
Beispiel 1001 ist eine Track-and-Hold-Schaltung, die einen Abtastpuffer, ein Abtastnetz, das einen gepufferten Eingang vom Abtastpuffer empfängt, und einen Haltepuffer, der ein gehaltenes Signal vom Abtastnetz empfängt, aufweist.
Beim Beispiel 1002 kann die Track-and-Hold-Schaltung des Beispiels 1001 ferner das Abtastnetz aufweisen, das einen Knoten zum Empfangen eines additiven Dithers aufweist.
Beim Beispiel 1003 kann die Track-and-Hold-Schaltung des Beispiels 1001 oder 1002 ferner einen Zerhacker aufweisen, der mit dem Abtastnetz integriert ist.
Beim Beispiel 1004 kann die Track-and-Hold-Schaltung von einem der Beispiele 1001-1003 ferner ein oder mehrere weitere parallele Abtastnetze aufweisen.
Beim Beispiel 1005 kann die Track-and-Hold-Schaltung des Beispiels 1004 ferner die Abtastnetze aufweisen, die den gepufferten Eingang vom Abtastpuffer auf eine zeitverschachtelte Art und Weise abtasten.
Beim Beispiel 1006 kann die Track-and-Hold-Schaltung des Beispiels 1004 oder 1005 ferner die Abtastnetze aufweisen, die den gepufferten Eingang vom Abtastpuffer auf eine randomisierte zeitverschachtelte Art und Weise abtasten.
Beim Beispiel 1007 kann die Track-and-Hold-Schaltung von einem der Beispiele 1004-1006 ferner die Abtastnetze aufweisen, die konfigurierbar sind, den gepufferten Eingang in unterschiedlichen Modi abzutasten.
Beim Beispiel 1008 kann die Track-and-Hold-Schaltung von einem der Beispiele 1001-1007 ferner einen oder mehrere weitere Haltepuffer aufweisen.
Beim Beispiel 1009 kann die Track-and-Hold-Schaltung von einem der Beispiele 1004-1007 ferner einen oder mehrere weitere Haltepuffer aufweisen, die jeweils jedem Abtastnetz dediziert sind.
Das Beispiel 101 ist ein Verfahren, das Folgendes aufweist: Puffern eines Eingangssignals; während einer Abtastphase, Abtasten des gepufferten Eingangssignals auf einen Kondensator; und während einer Haltephase, Verbinden eines Knotens, der ein Dither-Signal aufweist, mit dem Kondensator, um ein gehaltenes Signal, das das Dither-Signal aufweist, auszugeben; Puffern des gehaltenen Signals.
Beim Beispiel 102 kann das Verfahren des Beispiels 101 ferner zufälliges Zerhacken des gehaltenen Signals vor dem Puffern des gehaltenen Signals aufweisen.
Beim Beispiel 103 kann das Verfahren des Beispiels 101 oder 102 ferner Ansteuern mehrerer ADCs, die auf eine zeitverschachtelte Art und Weise arbeiten, aufweisen.
Beim Beispiel 104 kann das Verfahren von einem der Beispiele 101-103 ferner Kalibrieren, basierend auf dem additiven Dither, einer oder mehrerer der folgenden Unvollkommenheiten aufweisen: Nichtlinearität der Haltephase der Track-and-Hold-Schaltung, Nichtlinearität eines oder mehrerer Analog-Digital-Wandler, die durch die Track-and-Hold-Schaltung angesteuert werden, Verstärkungsfehlanpassung zwischen mehreren zeitverschachtelten Analog-Digital-Wandlern, die durch die Track-and-Hold-Schaltung angesteuert werden, Offset-Fehlanpassung zwischen den mehreren zeitverschachtelten Analog-Digital-Wandlern.
Beim Beispiel 105 kann das Verfahren von einem der Beispiele 101-104 ferner Kalibrieren, basierend auf dem multiplikativen Dither, einer Offset-Fehlanpassung zwischen mehreren zeitverschachtelten Analog-Digital-Wandlern, die durch die Track-and-Hold-Schaltung angesteuert werden, aufweisen.
Beispiel A ist eine Einrichtung, die Mittel zum Implementieren/Ausführen eines beliebigen der hierin beschriebenen Verfahren aufweist.
Beispiel 1 ist eine Niederleistung-Track-and-Hold-Schaltung, wobei die Track-and-Hold-Schaltung Folgendes aufweist: einen Abtastpuffer, ein Abtastnetz mit Dither-Injektion zum Empfangen eines gepufferten Eingangs vom Abtastpuffer, und einen Haltepuffer zum Empfangen eines gehaltenen Signals vom Abtastnetz. Der Abtastpuffer und/oder der Haltepuffer kann bzw. können in manchen Fällen weggelassen werden.
Im Beispiel 2 kann das Beispiel 1 optional das Abtastnetz aufweisen, das einen Knoten zum Empfangen eines additiven Dithers aufweist.
Im Beispiel 3 kann das Beispiel 1 oder 2 optional einen Zerhacker, der mit dem Abtastnetz integriert ist, aufweisen, um ein multiplikatives Dither zu injizieren.
Im Beispiel 4 kann eines der Beispiele 1-3 optional das Abtastnetz aufweisen, das ein Netz mit geschalteten Kondensatoren zum Abtasten des gepufferten Eingangs vom Abtastpuffer auf einen oder mehrere Kondensatoren aufweist.
Im Beispiel 5 kann eines der Beispiele 1-4 optional den Haltepuffer (und/oder den Abtastpuffer) aufweisen, der einen Verstärker mit variabler Verstärkung aufweist. In manchen Fällen wird ein Verstärker mit variabler Verstärkung vor der Track-and-Hold-Schaltung hinzugefügt.
Im Beispiel 6 kann das Beispiel 5 optional einen Signalpegeldetektor zum Detektieren einer Überlastungsbedingung und zum Erzeugen eines Verstärkungssteuersignals des Verstärkers mit variabler Verstärkung aufweisen.
Im Beispiel 7 kann eines der Beispiele 2-6 optional das Abtastnetz aufweisen, das Folgendes aufweist: einen Eingangsschalter zum Empfangen des gepufferten Eingangs vom Abtastpuffer; einen Abtastschalter zum Abtasten des gepufferten Eingangs auf einen Kondensator während einer Abtastphase; und einen Dither-Injektionsschalter zum Verbinden des Kondensators mit einem Knoten, der das additive Dither aufweist.
Im Beispiel 8 kann eines der Beispiele 1-7 optional das Abtastnetz aufweisen, das ferner einen Ausgangsschalter zum Verbinden eines Kondensators im Abtastnetz mit dem Haltepuffer während einer Haltephase aufweist.
Im Beispiel 9 kann eines der Beispiele 1-8 optional einen oder mehrere Haltepuffer parallel mit dem Haltepuffer zum Empfangen des gehaltenen Signals vom Abtastnetz aufweisen, wobei der Haltepuffer und der eine oder die mehreren weiteren Haltepuffer jeweilige Analog-Digital-Wandler ansteuern.
Im Beispiel 10 kann eines der Beispiele 1-9 optional ein oder mehrere weitere Abtastnetze parallel mit dem Abtastnetz aufweisen, wobei das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze den gepufferten Eingang vom Abtastpuffer auf eine zeitverschachtelte Art und Weise abtasten.
Im Beispiel 11 kann eines der Beispiele 1-10 optional ein oder mehrere weitere Abtastnetze parallel mit dem Abtastnetz aufweisen, wobei das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze den gepufferten Eingang vom Abtastpuffer auf eine randomisierte zeitverschachtelte Art und Weise abtasten.
Im Beispiel 12 kann eines der Beispiele 1-11 optional das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze aufweisen, die zum Abtasten des gepufferten Eingangs in unterschiedlichen Modi konfigurierbar sind.
Im Beispiel 13 kann eines der Beispiele 10-12 optional einen oder mehrere weitere Haltepuffer parallel mit dem Haltepuffer aufweisen, wobei der eine oder die mehreren weiteren Haltepuffer ein oder mehrere jeweilige gehaltene Signale von dem einen oder den mehreren weiteren Abtastnetzen empfangen.
Im Beispiel 14 kann eines der Beispiele 1-13 optional zwei serielle Schalter einschließlich eines ersten Schalters in Reihe mit einem zweiten Schalter aufweisen, wobei der erste Schalter einen Ausgang des Haltepuffers mit dem zweiten Schalter koppelt, der zweite Schalter den ersten Schalter mit einem Eingang eines ersten der mehreren Analog-Digital-Wandler koppelt und der zweite Schalter mit einer langsameren Geschwindigkeit arbeitet als der erste Schalter.
Beispiel 15 ist ein Verfahren zum Abtasten eines Eingangssignals mit Kalibration, wobei das Verfahren Folgendes aufweist: Puffern eines Eingangssignals; während einer ersten Phase, Abtasten des gepufferten Eingangssignals auf einen Kondensator in einem Abtastnetz; während einer zweiten Phase, Injizieren eines additiven Dither-Signals in den Kondensator im Abtastnetz und Ausgeben eines gehaltenen Signals, das ein Eingangssignal abgetastet auf den Kondensator und das additive Dither-Signal aufweist; und Puffern des gehaltenen Signals, um ein gepuffertes Signal zum Ansteuern eines oder mehrerer Analog-Digital-Wandler zu erzeugen.
Im Beispiel 16 kann das Beispiel 15 optional zufälliges Zerhacken eines Signals im Abtastnetz basierend auf einem multiplikativen Dither aufweisen.
Im Beispiel 17 kann das Beispiel 15 oder 16 optional den einen oder die mehreren Analog-Digital-Wandler aufweisen, die zeitverschachtelte Analog-Digital-Wandler aufweisen.
Im Beispiel 18 kann eines der Beispiele 15-17 optional Verschachteln eines weiteren Abtastnetzes zum Abtasten des gepufferten Eingangssignals während der zweiten Phase aufweisen.
Im Beispiel 19 kann das Beispiel 18 optional aufweisen, dass das weitere Abtastnetz zufällig aus mehreren verfügbaren Abtastnetzen ausgewählt wird.
Beispiel 20 ist ein zeitverschachtelter Analog-Digital-Wandler mit Kalibration, wobei der zeitverschachtelte Analog-Digital-Wandler Folgendes aufweist: mehrere Analog-Digital-Wandler, die auf eine zeitverschachtelte Weise arbeiten; und eine Track-and-Hold-Schaltung mit offener Schleife, die mit einer Vollgeschwindigkeit des zeitverschachtelten Analog-Digital-Wandlers arbeitet und die mehreren Analog-Digital-Wandler ansteuert, wobei die Track-and-Hold-Schaltung mit offener Schleife mindestens einen Puffer und ein Abtastnetz mit Dither-Injektion aufweist.
Variationen und Implementierungen
Hierin repräsentieren Schalter einen elektronischen Schaltkreis, der gesteuert werden kann, ein Signal (z. B. einen Strom) zu leiten oder kein Signal (z. B. keinen Strom) zu leiten. In der Praxis können Schalter unter Verwendung von Transistoren implementiert werden. Durch das geeignete Vorspannen der Transistoren kann der Transistor Strom leiten oder keinen Strom leiten (kann „eingeschaltet“ bzw. „ausgeschaltet“ sein). Wenn der Schalter geschlossen oder „eingeschaltet“ ist, wird Strom geleitet, um den Schaltungspfad zu vervollständigen. Wenn ein Schalter geöffnet oder „ausgeschaltet“ ist, wird kein Strom geleitet und der Schaltungspfad ist offen. Schalter können einen Teil einer Schaltung effektiv mit einem anderen Teil einer Schaltung verbinden/koppeln oder können einen Teil einer Schaltung von einem anderen Teil einer Schaltung abtrennen/entkoppeln.
Es wird angemerkt, dass die oben mit Bezug auf die Figuren besprochenen Aktivitäten auf beliebige integrierte Schaltungen anwendbar sind, die eine Verarbeitung analoger Signale und Umwandeln der analogen Signale in digitale Signale unter Verwendung eines oder mehrerer ADCs einschließen. In gewissen Zusammenhängen beziehen sich die hierin besprochenen Merkmale im Allgemeinen auf ADCs, einschließlich z. B. ADCs verschiedener Arten einschließlich Pipeline-ADCs, Delta-Sigma-ADCs, ADCs mit sukzessivem Approximationsregister, Mehrstufen-ADCs, zeitverschachtelten ADCs, randomisierten zeitverschachtelten ADCs usw. Die Merkmale können besonders für Hochgeschwindigkeits-ADCs vorteilhaft sein, bei denen Eingangsfrequenzen relativ hoch im Gigahertzbereich liegen. Der ADC kann bei medizinischen Systemen, wissenschaftlichen Systemen, drahtlosen und verdrahteten Kommunikationssystemen (insbesondere Systemen, die eine hohe Abtastrate benötigen), Radar, industrieller Prozesskontrolle, Audio- und Videogeräten, Instrumentierung und anderen Systemen, die ADCs verwenden, anwendbar sein. Der Grad an Leistungsfähigkeit, der durch Hochgeschwindigkeits-ADCs geboten wird, kann insbesondere für Produkte und Systeme in anspruchsvollen Märkten vorteilhaft sein, wie etwa Hochgeschwindigkeitskommunikationen, medizinischer Bildgebung, Synthetic Aperture Radar, Kommunikationssystem mit digitaler Strahlformung, Breitbandkommunikationssystemen, Hochleistungsbildgebung und fortgeschrittenen Prüf-/Messsystemen (Oszilloskopen).
Die vorliegende Offenbarung schließt Einrichtungen ein, die Extrahierung und Kalibration von hierin beschriebenen Unvollkommenheiten durchführen können. Teile verschiedener Einrichtungen können einen elektronischen Schaltkreis zum Durchführen der hierin beschriebenen Funktionen aufweisen. Der Schaltkreis kann in einer analogen Domäne, einer digitalen Domäne oder in einer Mischsignaldomäne betrieben werden. In manchen Fällen können ein oder mehrere Teile der Einrichtung durch einen Prozessor bereitgestellt werden, der speziell zum Ausführen der hierin beschriebenen Funktionen (z. B. steuerbezogenen Funktionen, timingbezogenen Funktionen) ausgebildet ist. In manchen Fällen kann dieser Prozessor ein On-Chip-Prozessor mit dem ADC sein. Der Prozessor kann eine oder mehrere anwendungsspezifische Komponenten aufweisen oder kann programmierbare Logikgatter aufweisen, die zum Ausführen der hier beschriebenen Funktionen ausgebildet sind. In manchen Fällen kann der Prozessor zum Durchführen der hier beschriebenen Funktionen durch Ausführen einer oder mehrerer Anweisungen, die auf einem nichtflüchtigen Computermedium gespeichert sind, ausgebildet sein.
Verbesserte Track-and-Hold(T/H)-Schaltungen können Analog-Digital-Wandlern (ADCs) dabei helfen, eine höhere Leistungsfähigkeit und einen niedrigeren Leistungsverbrauch zu erzielen. Die verbesserten T/H-Schaltungen können Hochgeschwindigkeits- und verschachtelte ADCs ansteuern und die Gestaltung der Schaltungen ermöglicht, dass additive und multiplikative pseudozufällige Dither-Signale in die T/H-Schaltungen injiziert werden. Die Dither-Signale können zum Kalibrieren (z. B. Linearisieren) der T/H-Schaltungen und des einen oder der mehreren ADCs verwendet werden. Zusätzlich dazu kann das Dither-Signal zum Dithern jeglicher verbleibender Nichtlinearität und zum Kalibrieren von Offset-/Verstärkungsfehlanpassungen in verschachtelten ADCs verwendet werden. Die T/H-Schaltungsgestaltung kann auch einen Verstärker in die T/H-Schaltung integrieren, der zum Verbessern des Rauschabstands (SNR - Signal-to-Noise Ratio) des ADC oder zum Fungieren als ein Verstärker mit variabler Verstärkung (VGA) vor dem ADC verwendet werden kann.
Es wird angemerkt, dass mit den zahlreichen hier bereitgestellten Beispielen Interaktionen hinsichtlich zwei, drei, vier oder mehr elektrischen Komponenten oder Teilen beschrieben sein können. Jedoch erfolgte dies lediglich zu Klarheits- und Beispielszwecken. Es versteht sich, dass das System auf eine beliebige geeignete Weise zusammengesetzt sein kann. Zusammen mit ähnlichen Gestaltungselementen können beliebige der veranschaulichten Komponenten, Module, Blöcke und Elemente der Figuren in verschiedenen möglichen Konfigurationen kombiniert werden, die alle klar innerhalb des breiten Schutzumfangs dieser Beschreibung liegen. In gewissen Fällen kann es einfacher sein, eine oder mehrere der Funktionalitäten eines gegebenen Satzes von Flüssen durch lediglich Bezugnahme auf eine begrenzte Anzahl elektrischer Elemente zu beschreiben. Es versteht sich, dass die elektrischen Schaltkreise der Figuren und ihre Lehren leicht skalierbar sind und eine große Anzahl an Komponenten sowie kompliziertere/komplexere Anordnungen und Konfigurationen aufnehmen können. Entsprechend sollten die bereitgestellten Beispiele den Schutzumfang nicht beschränken oder die weitgehenden Lehren der elektrischen Schaltkreise, wie sie möglicherweise auf eine Vielzahl anderer Architekturen angewandt werden, hemmen.
Es wird angemerkt, dass in dieser Beschreibung Bezugnahmen auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Vorgänge, Charakteristika usw.), die in „einer Ausführungsform“, „einem Ausführungsbeispiel“, „einer Ausführungsform“, „einer anderen Ausführungsform“, „manchen Ausführungsformen“, „verschiedenen Ausführungsformen“, „anderen Ausführungsformen“, „einer alternativen Ausführungsform“ und dergleichen enthalten sind, bedeuten sollen, dass beliebige solche Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenbarung enthalten sind, möglicherweise in den gleichen Ausführungsformen kombiniert oder nicht notwendigerweise kombiniert werden können. Es ist auch wichtig, anzumerken, dass die hierin beschriebenen Funktionen lediglich manche der möglichen Funktionen veranschaulichen, die durch oder innerhalb von Systemen/Schaltungen, die in den Figuren veranschaulicht sind, ausgeführt werden können. Manche dieser Vorgänge können gegebenenfalls gelöscht oder entfernt werden oder diese Vorgänge können beträchtlich modifiziert oder geändert werden, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Zusätzlich kann das Timing dieser Vorgänge beträchtlich verändert werden. Die vorhergehenden Betriebsflüsse wurden lediglich zu Beispiels- und Diskussionszwecken dargeboten. Eine wesentliche Flexibilität wird durch hier beschriebene Ausführungsformen insoweit bereitgestellt, als dass beliebige geeignete Anordnungen, Chronologien, Konfigurationen und Timing-Mechanismen bereitgestellt werden können, ohne von den Lehren der vorliegenden Offenbarung abzuweichen. Zahlreiche andere Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen können von einem Fachmann ermittelt werden und es ist beabsichtigt, dass die vorliegende Offenbarung alle solche Änderungen, Substitutionen, Variationen, Veränderungen und Modifikationen, wie sie in den Schutzumfang der angehängten Ansprüche oder der hierin beschriebenen Beispiele fallen, umschließt. Es wird angemerkt, dass alle optionalen Merkmale der oben beschriebenen Einrichtung auch in Bezug auf das Verfahren oder den Prozess, das/der hier beschrieben ist, implementiert werden können und Einzelheiten in den Beispielen irgendwo in einer oder mehreren Ausführungsformen verwendet werden können.

Claims

Niederleistung-Track-and-Hold-Schaltung, wobei die Niederleistung-Track-and-Hold-Schaltung Folgendes aufweist: einen Abtastpuffer; ein Abtastnetz mit Dither-Injektion zum Empfangen eines gepufferten Eingangs vom Abtastpuffer; und einen Haltepuffer zum Empfangen eines gehaltenen Signals vom Abtastnetz.
Niederleistung-Track-and-Hold-Schaltung nach Anspruch 1, wobei das Abtastnetz einen Knoten zum Empfangen eines additiven Dithers aufweist.
Niederleistung-Track-and-Hold-Schaltung nach Anspruch 1 oder 2, die ferner Folgendes aufweist: einen Zerhacker, der mit dem Abtastnetz integriert ist, um ein multiplikatives Dither zu injizieren.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, wobei das Abtastnetz ein Netz mit geschalteten Kondensatoren zum Abtasten des gepufferten Eingangs vom Abtastpuffer auf einen oder mehrere Kondensatoren aufweist.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, wobei der Haltepuffer einen Verstärker mit variabler Verstärkung aufweist.
Niederleistung-Track-and-Hold-Schaltung nach Anspruch 5, die ferner Folgendes aufweist: einen Signalpegeldetektor zum Detektieren einer Überlastungsbedingung und zum Erzeugen eines Verstärkungssteuersignals des Verstärkers mit variabler Verstärkung.
Niederleistung-Track-and-Hold-Schaltung nach Anspruch 2, wobei das Abtastnetz Folgendes aufweist: einen Eingangsschalter zum Empfangen des gepufferten Eingangs vom Abtastpuffer; einen Abtastschalter zum Abtasten des gepufferten Eingangs auf einen Kondensator während einer Abtastphase; und einen Dither-Injektionsschalter zum Verbinden des Kondensators mit einem Knoten, der das additive Dither aufweist.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, wobei das Abtastnetz ferner einen Ausgangsschalter zum Verbinden eines Kondensators im Abtastnetz mit dem Haltepuffer während einer Haltephase aufweist.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: einen oder mehrere Haltepuffer parallel mit dem Haltepuffer zum Empfangen des gehaltenen Signals vom Abtastnetz, wobei der Haltepuffer und der eine oder die mehreren weiteren Haltepuffer jeweilige Analog-Digital-Wandler ansteuern.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: ein oder mehrere weitere Abtastnetze parallel mit dem Abtastnetz, wobei das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze den gepufferten Eingang vom Abtastpuffer auf eine zeitverschachtelte Art und Weise abtasten.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: ein oder mehrere weitere Abtastnetze parallel mit dem Abtastnetz, wobei das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze den gepufferten Eingang vom Abtastpuffer auf eine randomisierte zeitverschachtelte Art und Weise abtasten.
Niederleistung-Track-and-Hold-Schaltung nach Anspruch 10 oder 11, wobei das Abtastnetz und das eine oder die mehreren weiteren Abtastnetze zum Abtasten des gepufferten Eingangs in unterschiedlichen Modi konfigurierbar sind.
Niederleistung-Track-and-Hold-Schaltung nach einem der Ansprüche 10 bis 12, die ferner Folgendes aufweist: einen oder mehrere weitere Haltepuffer parallel mit dem Haltepuffer, wobei der eine oder die mehreren weiteren Haltepuffer ein oder mehrere jeweilige gehaltene Signale von dem einen oder den mehreren weiteren Abtastnetzen empfangen.
Niederleistung-Track-and-Hold-Schaltung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: zwei serielle Schalter einschließlich eines ersten Schalters in Reihe mit einem zweiten Schalter, wobei der erste Schalter einen Ausgang des Haltepuffers mit dem zweiten Schalter koppelt, der zweite Schalter den ersten Schalter mit einem Eingang eines ersten der mehreren Analog-Digital-Wandler koppelt und der zweite Schalter mit einer langsameren Geschwindigkeit arbeitet als der erste Schalter.
Verfahren zum Abtasten eines Eingangssignals mit Kalibration, wobei das Verfahren Folgendes aufweist: Puffern eines Eingangssignals; während einer ersten Phase, Abtasten des gepufferten Eingangssignals auf einen Kondensator in einem Abtastnetz; während einer zweiten Phase, Injizieren eines additiven Dither-Signals in den Kondensator im Abtastnetz und Ausgeben eines gehaltenen Signals, das ein auf dem Kondensator abgetastetes Eingangssignal und das additive Dither-Signal aufweist; und Puffern des gehaltenen Signals, um ein gepuffertes Signal zum Ansteuern eines oder mehrerer Analog-Digital-Wandler zu erzeugen.
Verfahren nach Anspruch 15, das ferner Folgendes aufweist: zufälliges Zerhacken eines Signals im Abtastnetz basierend auf einem multiplikativen Dither.
Verfahren nach Anspruch 15 oder 16, wobei der eine oder die mehreren Analog-Digital-Wandler zeitverschachtelte Analog-Digital-Wandler aufweisen.
Verfahren nach einem der Ansprüche 15 bis 17, das ferner Folgendes aufweist: Verschachteln eines weiteren Abtastnetzes zum Abtasten des gepufferten Eingangssignals während der zweiten Phase.
Verfahren nach Anspruch 18, wobei das weitere Abtastnetz zufällig aus mehreren verfügbaren Abtastnetzen ausgewählt wird.
Zeitverschachtelter Analog-Digital-Wandler mit Kalibration, wobei der zeitverschachtelte Analog-Digital-Wandler Folgendes aufweist: mehrere Analog-Digital-Wandler, die auf eine zeitverschachtelte Weise arbeiten; und eine Track-and-Hold-Schaltung mit offener Schleife, die mit einer Vollgeschwindigkeit des zeitverschachtelten Analog-Digital-Wandlers arbeitet und die mehreren Analog-Digital-Wandler ansteuert, wobei die Track-and-Hold-Schaltung mit offener Schleife mindestens einen Puffer und ein Abtastnetz mit Dither-Injektion aufweist.