DE102017122687A1

DE102017122687A1 - Lichtemittierende Anzeigevorrichtung und Verfahren zu deren Ansteuerung

Info

Publication number: DE102017122687A1
Application number: DE102017122687.7A
Authority: DE
Inventors: Yongkon LEE; Young-Mee KIM
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2016-09-30
Filing date: 2017-09-29
Publication date: 2018-04-05
Also published as: CN107886900B; CN107886900A; TW201824238A; KR20180036200A; KR102597608B1; TWI637376B; US10297192B2; US20180096649A1

Abstract

Es werden eine lichtemittierende Anzeigevorrichtung und ein Verfahren zu deren Ansteuerung, in denen verhindert werden kann, dass eine Source-Spannung eines Ansteuertransistors zum Kompensieren der Verschlechterung des lichtemittierenden Elements den Erfassungsspannungsbereich eines Analog/Digital-Umsetzers verlässt, offenbart. Die lichtemittierende Anzeigevorrichtung umfasst eine Anzeigetafel, die mit Datenleitungen, Scanleitungen und Referenzspannungsleitungen verbunden und mit Pixeln versehen ist, wobei jedes Pixel ein lichtemittierendes Element enthält; einen Analog/Digital-Umsetzer (ADC), der Spannungen, die von den Pixeln über die Referenzspannungsleitungen erfasst werden, in Erfassungsdaten umsetzt; und eine Spannungsversorgungseinheit, die den Referenzspannungsleitungen eine Referenzspannung zuführt. Die Spannungsversorgungseinheit führt eine dritte Niederspannung und eine dritte Hochspannung dem ADC in einer Verschlechterungskompensationsbetriebsart zum Kompensieren der Verschlechterung des lichtemittierenden Elements zu. In der Verschlechterungskompensationsbetriebsart ist die Referenzspannung gleich der oder höher als die dritte Niederspannung.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der koreanischen Patentschrift Nr. 10-2016-0126487 , eingereicht am 30. September 2016.
HINTERGRUND
Gebiet der Offenbarung
Die vorliegende Offenbarung bezieht sich auf eine Anzeigevorrichtung und insbesondere auf eine lichtemittierende Anzeigevorrichtung und ein Verfahren zu deren Ansteuerung.
Beschreibung des Hintergrunds
Mit der Entwicklung der Informationsgesellschaft sind verschiedene Anforderungen für Anzeigevorrichtungen zum Anzeigen von Bilddarstellungen gewachsen. In dieser Hinsicht sind in letzter Zeit verschiedene Anzeigevorrichtungen wie z. B. eine Flüssigkristallanzeige-Vorrichtung (LCD-Vorrichtung), eine Plasmaanzeigetafel (PDP) und eine lichtemittierende Anzeigevorrichtung (EL-Vorrichtung) verwendet worden. Unter diesen ist die lichtemittierende Anzeigevorrichtung durch Niederspannungsansteuerung, dünne Größe, einen ausgezeichneten Betrachtungswinkel und eine schnelle Reaktionsgeschwindigkeit gekennzeichnet.
Die lichtemittierende Anzeigevorrichtung enthält eine Anzeigetafel, die Datenleitungen, Scanleitungen und mehrere Unterpixel, die an Kreuzungsabschnitten zwischen den Datenleitungen und den Scanleitungen gebildet sind, einen Scantreiber, der Scansignale zu den Scanleitungen zuführt, und einen Datentreiber, der Datenspannung den Datenleitungen zuführt. Jedes aus den Unterpixeln enthält ein lichtemittierendes Element, einen Ansteuertransistor, und einen Scantransistor. Der Ansteuertransistor steuert die Menge von Strom, der dem lichtemittierenden Element zugeführt wird, in Übereinstimmung mit einer Spannung der Gate-Elektrode. Der Scantransistor führt die Datenspannung der Datenleitung der Gate-Elektrode des Ansteuertransistors in Reaktion auf das Scansignal der Scanleitung zu.
Eine Schwellenspannung des Ansteuertransistors variiert pro Pixel aufgrund von Prozessabweichungen während der Herstellung der lichtemittierenden Anzeigevorrichtung oder einer Verschlechterung des Ansteuertransistors, der durch Langzeitansteuerung verursacht ist. Das heißt, falls die gleiche Datenspannung an die Pixel angelegt wird, sollte der gleiche Strom dem lichtemittierenden Element zugeführt werden. Obwohl jedoch die gleiche Datenspannung an die Pixel angelegt wird, kann der Strom, der dem lichtemittierenden Element zugeführt wird, aufgrund einer Differenz der Schwellenspannungen der Ansteuertransistoren zwischen den Pixeln pro Pixel variieren. Zusätzlich kann das lichtemittierende Element aufgrund der Langzeitansteuerung verschlechtert sein. In diesem Fall variiert die Leuchtdichte des lichtemittierenden Elements pro Pixel. Deshalb kann, obwohl die gleiche Datenspannung an die Pixel angelegt ist, die Leuchtdichte des lichtemittierenden Elements pro Pixel variieren. Um dieses Problem zu lösen, ist ein Verfahren zum Kompensieren der Schwellenspannung und der Elektronenbeweglichkeit des Ansteuertransistors und der Verschlechterung des lichtemittierenden Elements vorgeschlagen worden.
Die Schwellenspannung und die Elektronenbeweglichkeit des Ansteuertransistors und die Verschlechterung des lichtemittierenden Elements können durch ein externes Kompensationsverfahren kompensiert werden. Das externe Kompensationsverfahren dient dazu, Pixeln eine vorbestimmte Datenspannung zuzuführen, eine Source-Spannung des Ansteuertransistors über eine vorbestimmte Erfassungsleitung in Übereinstimmung mit einer vorbestimmten Datenspannung abzufühlen, die erfasste Spannung unter Verwendung eines Analog/Digital-Umsetzers in Erfassungsdaten umzusetzen und die digitalen Videodaten in Übereinstimmung mit den Erfassungsdaten zu kompensieren.
Indessen, falls der Erfassungsspannungsbereich des Analog/Digital-Umsetzers sowohl dann, wenn die Source-Spannung des Ansteuertransistors erfasst wird, um die Elektronenbeweglichkeit des Ansteuertransistors zu kompensieren, als auch dann, wenn die Source-Spannung des Ansteuertransistors erfasst wird, um die Verschlechterung des lichtemittierenden Elements zu kompensieren, gleich sein kann, kann dann die Source-Spannung des Ansteuertransistors zum Kompensieren der Verschlechterung des lichtemittierenden Elements einen Erfassungsspannungsbereich des Analog/Digital-Umsetzers verlassen. Deshalb kann normalerweise die Verschlechterung des lichtemittierenden Elements nicht kompensiert werden.
ZUSAMMENFASSUNG
Dementsprechend richtet sich die vorliegende Offenbarung auf eine lichtemittierende Anzeigevorrichtung und ein Verfahren zu deren Ansteuerung, die im Wesentlichen eines oder mehrere Probleme aufgrund der Einschränkungen und Nachteile aus dem Stand der Technik vermeiden.
Ein Vorteil der vorliegenden Offenbarung ist es, eine lichtemittierende Anzeigevorrichtung und ein Verfahren zu deren Ansteuerung bereitzustellen, in denen verhindert werden kann, dass eine Source-Spannung eines Ansteuertransistors zum Kompensieren der Verschlechterung des lichtemittierenden Elements den Erfassungsspannungsbereich eines Analog/Digital-Umsetzers verlässt.
Zusätzliche Vorteile und Merkmale der Offenbarung werden teilweise in der folgenden Beschreibung dargelegt und werden teilweise für normale Fachleute nach der Untersuchung des Folgenden offensichtlich oder können aus der Praxis der Offenbarung gelernt werden. Die Ziele und andere Vorteile der Offenbarung können durch die Struktur realisiert und erreicht werden, die speziell sowohl in der schriftlichen Beschreibung und den zugehörigen Ansprüchen als auch in den beigefügten Zeichnungen hervorgehoben ist.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche erreicht. Bevorzugte Ausführungsformen sind durch die abhängigen Ansprüche gegeben.
Um diese Ziele und andere Vorteile zu erreichen und in Übereinstimmung mit dem Zweck der Offenbarung, wie sie hier ausgeführt und ausführlich beschrieben ist, umfasst eine lichtemittierende Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung eine Anzeigetafel, die mit Datenleitungen, Scanleitungen und Referenzspannungsleitungen verbunden ist und mit Pixeln versehen ist, wobei jedes Pixel ein lichtemittierendes Element enthält; einen Analog/Digital-Umsetzer (ADC), der Spannungen, die von den Pixeln über die Referenzspannungsleitungen erfasst werden, in Erfassungsdaten umsetzt; und eine Spannungsversorgungseinheit, die den Referenzspannungsleitungen die Referenzspannung zuführt, wobei die Spannungsversorgungseinheit dem ADC eine dritte Niederspannung und eine dritte Hochspannung in einer Verschlechterungskompensationsbetriebsart zum Kompensieren der Verschlechterung des lichtemittierenden Elements zuführt. In der Verschlechterungskompensationsbetriebsart ist die Referenzspannung eine Spannung gleich der oder niedriger als die dritte Niederspannung.
Vorzugsweise führt die Spannungsversorgungseinheit dem ADC eine zweite Niederspannung und eine zweite Hochspannung in einer Beweglichkeitskompensationsbetriebsart zum Kompensieren der Elektronenbeweglichkeit eines Ansteuertransistors jedes Pixels zu.
Vorzugsweise ist die dritte Niederspannung niedriger als die zweite Niederspannung, und die dritte Hochspannung ist niedriger als die zweite Hochspannung.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart höher als eine Referenzspannung in der Beweglichkeitskompensationsbetriebsart.
Vorzugsweise führt die Spannungsversorgungseinheit dem ADC eine erste Niederspannung und eine erste Hochspannung in einer Schwellenspannungskompensationsbetriebsart zum Kompensieren einer Schwellenspannung des Ansteuertransistors jedes Pixels zu.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart höher als eine Referenzspannung in der Schwellenspannungskompensationsbetriebsart.
Vorzugsweise ist die erste Niederspannung höher als die zweite Niederspannung, und die erste Niederspannung ist höher als die dritte Niederspannung.
Vorzugsweise ist eine Spannungsdifferenz zwischen der ersten Hochspannung und der ersten Niederspannung gleich einer Spannungsdifferenz zwischen der zweiten Hochspannung und der zweiten Niederspannung oder einer Spannungsdifferenz zwischen der dritten Hochspannung und der dritten Niederspannung.
Vorzugsweise ist die erste Hochspannung höher als die zweite Hochspannung, und die dritte Hochspannung ist niedriger als die zweite Hochspannung.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart niedriger als die dritte Hochspannung.
Ein Verfahren zum Ansteuern einer lichtemittierenden Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung umfasst die Schritte zum Zuführen einer Referenzspannung zu den Referenzspannungsleitungen; und Erfassen von Spannungen in den Pixeln zwischen einer ersten Niederspannung und einer ersten Hochspannung über die Referenzspannungsleitungen in einer Verschlechterungskompensationsbetriebsart zum Kompensieren der Verschlechterung des lichtemittierenden Elements und Ausgeben von Erfassungsdaten, wobei die Referenzspannung in der Verschlechterungskompensationsbetriebsart gleich der oder niedriger als die erste Niederspannung ist.
Vorzugsweise umfasst das Verfahren ferner Erfassen weiterer Spannungen in den Pixeln zwischen einer zweiten Niederspannung und einer zweiten Hochspannung über die Referenzspannungsleitungen in einer Beweglichkeitskompensationsbetriebsart zum Kompensieren der Elektronenbeweglichkeit eines Ansteuertransistors für jedes Pixel; und Ausgeben von Erfassungsdaten.
Vorzugsweise ist die dritte Niederspannung niedriger als die zweite Niederspannung, und die dritte Hochspannung ist niedriger als die zweite Hochspannung.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart höher als die Referenzspannung in der Beweglichkeitskompensationsbetriebsart.
Vorzugsweise umfasst das Verfahren ferner Erfassen weiterer Spannungen in den Pixeln zwischen einer dritten Niederspannung und einer dritten Hochspannung über die Referenzspannungsleitungen in einer Schwellenspannungskompensationsbetriebsart zum Kompensieren einer Schwellenspannung des Ansteuertransistors für jedes Pixel; und Ausgeben von Erfassungsdaten.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart höher als die Referenzspannung in der Schwellenspannungskompensationsbetriebsart.
Vorzugsweise ist die erste Niederspannung höher als die zweite Niederspannung, und die erste Niederspannung ist höher als die dritte Niederspannung.
Vorzugsweise ist eine Spannungsdifferenz zwischen der ersten Hochspannung und der ersten Niederspannung gleich einer Spannungsdifferenz zwischen der zweiten Hochspannung und der zweiten Niederspannung oder einer Spannungsdifferenz zwischen der dritten Hochspannung und der dritten Niederspannung.
Vorzugsweise ist die erste Hochspannung höher als die zweite Hochspannung, und die dritte Hochspannung ist niedriger als die zweite Hochspannung.
Vorzugsweise ist die Referenzspannung in der Verschlechterungskompensationsbetriebsart niedriger als die dritte Hochspannung.
Es ist zu verstehen, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung der vorliegenden Offenbarung beispielhaft und erläuternd sind und dazu dienen sollen, eine weitere Erläuterung der Offenbarung, wie sie beansprucht ist, bereitzustellen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die begleitenden Zeichnungen, die aufgenommen sind, um ein weiteres Verständnis der vorliegenden Offenbarung bereitzustellen und diese Offenbarung integriert sind und einen Teil davon bilden, stellen Aspekt(e) der Offenbarung dar und dienen zusammen mit der Beschreibung dazu, das Prinzip der Offenbarung zu erläutern.
In den Zeichnungen zeigen:
1 ein Blockdiagramm, das eine lichtemittierende Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung darstellt;
2 eine beispielhafte Ansicht, die ein unteres Substrat, Source-Ansteuer-ICs, eine Timing-Steuereinheit, eine Digitaldatenkompensationseinheit, flexible Schaltungen, eine Source-Platine, ein flexibles Kabel und eine Steuer-Platine einer Anzeigetafel von 1 darstellt;
3 ein detailliertes Blockdiagramm, das eine Source-Ansteuer-IC von 2 darstellt;
4 ein detaillierter Schaltplan, der ein Pixel von 1 darstellt;
5 eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, erste und zweite Schaltersteuersignale, die ersten und zweiten Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer Anzeigebetriebsart darstellt;
6A und 6B beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste und eine zweite Zeitspanne in einer Anzeigebetriebsart darstellen;
7 eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, erste und zweite Schaltersteuersignale, die ersten und zweiten Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer ersten Erfassungsbetriebsart darstellt;
8A bis 8C beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste bis dritte Zeitspanne in einer ersten Erfassungsbetriebsart darstellen;
9 ein Diagramm, das ein Beispiel für einen Erfassungsspannungsbereich eines Analog/Digital-Umsetzers in einer ersten Erfassungsbetriebsart darstellt;
10 eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, erste und zweite Schaltersteuersignale, die ersten und zweiten Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer zweiten Erfassungsbetriebsart darstellt;
11A und 11B beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste und eine zweite Zeitspanne in einer zweiten Erfassungsbetriebsart darstellen;
12 ein Diagramm, das ein Beispiel für einen Erfassungsspannungsbereich eines Analog/Digital-Umsetzers in einer zweiten Erfassungsbetriebsart darstellt;
13 eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, Schaltersteuersignale, die Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer dritten Erfassungsbetriebsart darstellt;
14A bis 14D beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste bis vierte Zeitspanne in einer dritten Erfassungsbetriebsart darstellen;
15 ein Diagramm, das ein Beispiel für einen Erfassungsspannungsbereich eines Analog/Digital-Umsetzers in einer dritten Erfassungsbetriebsart darstellt; und
16 ein Diagramm, das ein weiteres Beispiel für einen Erfassungsspannungsbereich eines Analog/Digital-Umsetzers in einer dritten Erfassungsbetriebsart darstellt.
AUSFÜHRLICHE BESCHREIBUNG
Die gleichen Bezugszeichen bedeuten im Wesentlichen durchgehend durch die Spezifikation gleiche Elemente. In der folgenden Beschreibung der vorliegenden Offenbarung wird, falls die ausführliche Beschreibung von bekannten Elementen oder Funktionen, die in Bezug auf die vorliegende Offenbarung für den Gegenstand der vorliegenden Offenbarung nicht relevant ist, die ausführliche Beschreibung weggelassen. Die in dieser Spezifikation offenbarten Begriffe sollten wie folgt verstanden werden.
Vorteile und Merkmale der vorliegenden Offenbarung und Implementierungsverfahren davon erden durch die folgenden Aspekte, die mit Bezug auf die begleitenden Zeichnungen beschrieben sind, verdeutlicht. Die vorliegende Offenbarung kann jedoch in unterschiedlichen Formen verwirklicht sein und sollte nicht als auf die hier dargelegten Aspekte beschränkt gedeutet werden. Vielmehr sind diese Aspekte bereitgestellt, damit diese Offenbarung durchgängig und vollständig ist, und den Schutzbereich der vorliegenden Offenbarung für Fachleute vollkommen vermitteln kann. Ferner ist die vorliegende Offenbarung nur durch den Schutzbereich der Ansprüche definiert.
Eine Form, eine Größe, eine Proportion, ein Winkel und eine Anzahl, die in den Zeichnungen zum Beschreiben von Aspekten der vorliegenden Offenbarung offenbart sind, sind lediglich ein Beispiel, und somit ist die vorliegende Offenbarung nicht auf die dargestellten Einzelheiten eingeschränkt. Gleiche Bezugszeichen bezeichnen durchgehend gleiche Elemente. In der folgenden Beschreibung wird, wenn die ausführliche Beschreibung der relevanten bekannten Funktion oder Konfiguration als den wichtigen Punkt der vorliegenden Offenbarung unnötigerweise verdeckend bestimmt wird, die ausführliche Beschreibung weggelassen.
In dem Fall, in dem ”umfassen”, ”aufweisen” und ”enthalten”, die in der vorliegenden Spezifikation beschrieben sind, verwendet sind, kann ein weiterer Teil hinzugefügt werden, sofern nicht ”nur~” verwendet ist. Die Begriffe in einer Singularform können Pluralformen enthalten, sofern nicht auf das Gegenteil verwiesen ist.
Bei der Deutung eines Elements ist ein Element so gedeutet, dass es einen Fehlerbereich enthält, obwohl keine ausdrückliche Beschreibung vorhanden ist.
Bei der Beschreibung einer Positionsbeziehung, beispielsweise wenn die Positionsbeziehung als ”auf~”, ”oberhalb~”, ”unterhalb~” oder ”neben~” beschrieben ist, können ein oder mehrere Abschnitte zwischen den beiden anderen Abschnitten angeordnet sein, sofern nicht ”genau” oder ”direkt” verwendet ist.
Bei der Beschreibung einer Zeitbeziehung, beispielsweise wenn die zeitliche Reihenfolge als ”nach~”, ”nachfolgend~”, ”als Nächstes~” und ”vor~” beschrieben ist, kann ein Fall, der nicht kontinuierlich ist, enthalten sein, sofern nicht ”genau” oder ”direkt” verwendet ist.
Es ist zu verstehen, dass, obwohl die Begriffe ”erster”, ”zweiter” usw. hier verwendet sein können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe eingeschränkt sein sollten. Die Begriffe sind nur verwendet, um ein Element von einem weiteren Element zu unterscheiden. Deshalb könnte ein erstes Element als ein zweites Element bezeichnet sein, und ähnlich könnte ein zweites Element als ein erstes Element bezeichnet sein, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen.
”X-Achsenrichtung”, ”Y-Achsenrichtung” und ”Z-Achsenrichtung” sollten nicht durch eine geometrische Beziehung nur einer wechselseitig vertikalen Beziehung gedeutet werden und können eine breitere Richtungsabhängigkeit innerhalb des Bereichs, in dem die Elemente der vorliegenden Offenbarung funktional agieren können, aufweisen.
Der Begriff ”wenigstens eines” sollte so verstanden werden, dass er irgendeine oder alle Kombinationen aus einem oder mehreren der zugeordneten aufgezählten Elemente enthält. Beispielsweise bezeichnet die Bedeutung ”wenigstens eines aus einem ersten Element, einem zweiten Element und einem dritten Element” eine Kombination aller vorgeschlagenen Elemente aus den zwei oder mehreren aus dem ersten Element, dem zweiten Element und dem dritten Element, als auch das erste Element, das zweite Element oder das dritte Element.
Merkmale verschiedener Aspekte der vorliegenden Offenbarung können teilweise oder insgesamt miteinander gekoppelt oder kombiniert sein und können auf verschiedene Weise miteinander zusammenarbeiten und technisch angesteuert werden, wie Fachleute hinlänglich verstehen können. Die Aspekte der vorliegenden Offenbarung können unabhängig voneinander ausgeführt werden oder können zusammen sich gegenseitig bedingend ausgeführt werden.
Nachstehend werden die bevorzugten Aspekte der vorliegenden Offenbarung mit Bezug auf die begleitenden Zeichnungen genau beschrieben.
1 ist ein Blockdiagramm, das eine lichtemittierende Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung darstellt. 2 ist eine beispielhafte Ansicht, die ein unteres Substrat, Source-Ansteuer-ICs, eine Timing-Steuereinheit, eine Digitaldatenkompensationseinheit, flexible Schaltungen, eine Source-Platine, ein flexibles Kabel und eine Steuer-Platine einer Anzeigetafel von 1 darstellt. 3 ist ein detailliertes Blockdiagramm, das eine Source-Ansteuer-IC von 2 darstellt.
Bezugnehmend auf die 1 bis 3 enthält die lichtemittierende Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung eine Anzeigetafel 10, einen Datentreiber 20, flexible Folien 22, einen Scantreiber 40, eine Source-Platine 50, eine Timing-Steuereinheit 60, eine Digitaldatenkompensationseinheit 70, eine Spannungsversorgungseinheit 80, ein flexibles Kabel 91 und eine Steuer-Platine 90.
Die Anzeigetafel 10 enthält ein Anzeigegebiet AA und ein Nichtanzeigegebiet NDA, das in der Peripherie des Anzeigegebiets AA vorgesehen ist. Das Anzeigegebiet AA ist ein Gebiet, das mit den Pixeln P versehen ist, um ein Bild anzuzeigen. Auf der Anzeigetafel 10 sind die Datenleitungen D1 bis Dm (m ist eine positive Ganzzahl von 2 oder größer), die Referenzspannungsleitungen R1 bis Rp (p ist eine positive Ganzzahl von 2 oder größer), die Scanleitungen S1 bis Sn (n ist eine positive Ganzzahl von 2 oder größer) und die Erfassungssignalleitungen SE1 bis SEn vorgesehen. Die Datenleitungen D1 bis Dm und die Referenzspannungsleitungen R1 bis Rp können so gebildet sein, dass sie die Scanleitungen S1 bis Sn und die Erfassungssignalleitungen SE1 bis SEn kreuzen. Die Datenleitungen D1 bis Dm können parallel zu den Referenzspannungsleitungen R1 bis Rp gebildet sein. Die Scanleitungen S1 bis Sn können parallel zu den Erfassungssignalleitungen SE1 bis SEn gebildet sein.
Jedes aus den Pixeln P kann mit einer aus den Datenleitungen D1 bis Dm, einer aus den Referenzspannungsleitungen R1 bis Rp, einer aus den Scanleitungen S1 bis Sn und einer aus den Erfassungssignalleitungen SE1 bis SEn verbunden sein. Jedes aus den Pixeln P der Anzeigetafel 10 kann das lichtemittierende Element (EL) und mehrere Transistoren zum Zuführen eines Stroms zu dem lichtemittierenden Element (EL) enthalten, wie in 4 gezeigt ist. Eine ausführliche Beschreibung jedes aus den Pixeln P des Anzeigegebiets wird mit Bezug auf 4 gegeben.
Der Datentreiber 20 enthält mehrere integrierte Source-Ansteuerschaltungen (Source-Ansteuer-IC) 21, wie in 2 gezeigt ist. Jede aus den Source-Ansteuer-ICs 21 kann in jeder aus den flexiblen Folien 22 untergebracht sein. Jede aus den flexiblen Folien 22 kann ein Bandträgergehäuse oder ein Chip auf einer Folie sein. Jede aus den flexiblen Folien 22 kann gekrümmt oder gebogen sein. Jede aus den flexiblen Folien 22 kann an dem unteren Substrat 11 und der Source-Platine 50 angebracht sein. Jede aus den flexiblen Folien 22 kann an dem unteren Substrat 11 in einer Art des automatischen Folienbondens (TAB) durch Verwenden einer anisotropen leitfähigen Folie (ACF) angebracht sein, wodurch die Source-Ansteuer-ICs 21 mit den Datenleitungen D1 bis Dm verbunden sein können. Die Source-Platine 50 kann mit der Steuer-Platine 90 durch das flexible Kabel 91 verbunden sein. Die Source-Platine 50 kann eine Leiterplatte sein.
Jede aus den Source-Ansteuer-ICs 21 kann eine Datenspannungsversorgungseinheit 120, einen Analog/Digital-Umsetzer (nachstehend als ”ADC” bezeichnet) und einen Schalter SW enthalten, wie in 1 gezeigt ist. In 3 ist zur Vereinfachung der Beschreibung eine Source-Ansteuer-IC 21 mit der Anzahl w (w ist eine positive Ganzzahl, die 1 ≤ w ≤ m erfüllt) von Datenleitungen D1 bis Dw und der Anzahl z (z ist eine positive Ganzzahl, die 1 ≤ z ≤ p erfüllt) von Referenzspannungsleitungen R1 bis Rz verbunden.
Die Datenspannungsversorgungseinheit 120 ist mit den Datenleitungen D1 bis Dw verbunden und führt die Datenspannungen zu. Die Datenspannungsversorgungseinheit 120 empfängt kompensierte Videodaten CDATA, eines aus den ersten bis dritten Erfassungsvideodaten PDATA1, PDATA2 und PDATA3 und ein Daten-Timing-Steuersignal DCS von der Timing-Steuereinheit 60.
Die Datenspannungsversorgungseinheit 120 setzt die kompensierten Videodaten CDATA in Lumineszenzdatenspannungen in Übereinstimmung mit dem Daten-Timing-Steuersignal DCS in einer Anzeigebetriebsart um und führt dann die umgesetzten Datenspannungen den Datenleitungen D1 bis Dw zu. Die Anzeigebetriebsart ist eine Betriebsart zum Anzeigen eines Bildes durch Ermöglichen, dass die Pixel P Licht emittieren. Die Lumineszenzdatenspannung dient dazu, dem lichtemittierenden Element EL des Pixels P zu ermöglichen, Licht mit einer vorbestimmten Leuchtdichte zu emittieren.
Die Datenspannungsversorgungseinheit 120 setzt die ersten Erfassungsvideodaten PDATA1 in eine erste Erfassungsdatenspannung in Übereinstimmung mit dem Daten-Timing-Steuersignal DCS in einer ersten Erfassungsbetriebsart um und führt dann die umgesetzten Datenspannungen den Datenleitungen D1 bis Dw zu. Die erste Erfassungsbetriebsart ist eine Schwellenspannungskompensationsbetriebsart zum Erfassen einer Source-Spannung eines Ansteuertransistors DT, um eine Schwellenspannung eines Ansteuertransistors jedes aus den Pixeln P zu kompensieren.
Die Datenspannungsversorgungseinheit 120 setzt die zweiten Erfassungsvideodaten PDATA2 in eine zweite Erfassungsdatenspannung, nicht in der Zeichnung, in Übereinstimmung mit dem Daten-Timing-Steuersignal DCS in einer zweiten Erfassungsbetriebsart um und führt dann die umgesetzten Datenspannungen den Datenleitungen D1 bis Dw zu. Die zweite Erfassungsbetriebsart ist eine Beweglichkeitskompensationsbetriebsart zum Erfassen einer Source-Spannung eines Ansteuertransistors DT, um die Elektronenbeweglichkeit eines Ansteuertransistors jedes aus den Pixeln P zu kompensieren.
Die Datenspannungsversorgungseinheit 120 setzt die dritten Erfassungsvideodaten PDATA3 in eine dritte Erfassungsdatenspannung in Übereinstimmung mit dem Daten-Timing-Steuersignal DCS in einer dritten Erfassungsbetriebsart um und führt dann die umgesetzten Datenspannungen den Datenleitungen D1 bis Dw zu. Die dritte Erfassungsbetriebsart ist eine Verschlechterungskompensationsbetriebsart zum Erfassen einer Source-Spannung eines Ansteuertransistors DT, um die Verschlechterung eines lichtemittierenden Elements jedes aus den Pixeln P zu kompensieren.
Der ADC 140 setzt die Spannungen, die aus den Referenzspannungsleitungen R1 bis Rz abfühlt werden, in die Erfassungsdaten SD, die digitale Daten sind, in der ersten bis dritten Erfassungsbetriebsart um und gibt die umgesetzten Daten an die Digitaldatenkompensationseinheit 70 aus.
Der Spannungsbereich, der durch den ADC 140 erfasst werden kann, ist vorher bestimmt. Die Bereiche der Source-Spannungen der Ansteuertransistoren DT, die in der ersten bis dritten Erfassungsbetriebsart erfasst werden, sind jedoch voneinander verschieden. Deshalb kann der Erfassungsspannungsbereich des ADC 140 in der ersten bis dritten Erfassungsbetriebsart unterschiedlich eingestellt sein, wodurch der Erfassungsspannungsbereich für jede aus der ersten bis dritten Erfassungsbetriebsart optimiert sein kann. Die ausführliche Beschreibung des Erfassungsspannungsbereichs des ADC 140 wird später mit Bezug auf die 9, 12, 15 und 16 beschrieben.
Ein erster Schalter SW1, der zwischen den Referenzspannungsleitungen R1 bis Rz und der Spannungsversorgungseinheit 80 verbunden ist, schaltet die Verbindung zwischen den Referenzspannungsleitungen R1 bis Rz und der Spannungsversorgungseinheit 80. Der erste Schalter SW1 kann durch ein erstes Schaltersteuersignal SCS1, das von der Timing-Steuereinheit 60 eingegeben wird, ein- oder ausgeschaltet werden. Falls der erste Schalter SW1 durch das erste Schaltersteuersignal SCSI eingeschaltet ist, kann, da die Referenzspannungsleitungen R1 bis Rz mit der Spannungsversorgungseinheit 80 verbunden sind, die Referenzspannung der Spannungsversorgungseinheit 80 den Referenzspannungsleitungen R1 bis Rz zugeführt werden.
Die zweiten Schalter SW2 sind zwischen den Referenzspannungsleitungen R1 bis Rz und dem ADC 140 verbunden und schalten die Verbindung zwischen den Referenzspannungsleitungen R1 bis Rz und dem ADC 140. Die zweiten Schalter SW2 können durch ein zweites Schaltersteuersignal SCS2, das von der Timing-Steuereinheit 60 eingegeben wird, ein- oder ausgeschaltet werden. Falls die zweiten Schalter SW2 durch das zweite Schaltersteuersignal SCS2 eingeschaltet sind, kann, da die Referenzspannungsleitungen R1 bis Rz mit dem ADC 140 verbunden sind, eine Source-Spannung jedes Ansteuertransistors jedes aus den Pixeln P über jede aus den Referenzspannungsleitungen R1 bis Rz erfasst werden.
Der Scantreiber 40 enthält eine Scansignalausgabeeinheit 41 und eine Erfassungssignalausgabeeinheit 42. Die Scansignalausgabeeinheit 41 ist mit den Scanleitungen S1 bis Sn verbunden und führt die Scansignale zu. Die Scansignalausgabeeinheit 41 führt die Scansignale den Scanleitungen S1 bis Sn in Übereinstimmung mit dem Scan-Timing-Steuersignal SCS, das von der Timing-Steuereinheit 60 eingegeben wird, zu.
Die Erfassungssignalausgabeeinheit 42 ist mit den Erfassungssignalleitungen SE1 bis SEn verbunden und führt die Erfassungssignale zu. Die Erfassungssignalausgabeeinheit 42 führt die Erfassungssignale den Erfassungssignalleitungen SE1 bis SEn in Übereinstimmung mit dem Erfassungs-Timing-Steuersignal SENCS, das von der Timing-Steuereinheit 60 eingegeben wird, zu.
Jede aus der Scansignalausgabeeinheit 41 und der Erfassungssignalausgabeeinheit 42, die mehrere Transistoren enthält, kann direkt auf dem Nichtanzeigegebiet NDA der Anzeigetafel 10 auf eine Art eines Gate-Treibers in der Tafel (GIP) gebildet sein. Alternativ kann jede aus der Scansignalausgabeeinheit 41 und der Erfassungssignalausgabeeinheit 42 in Form eines Ansteuer-Chips gebildet und dann in auf einer flexiblen Folie (nicht gezeigt), die mit der Anzeigetafel verbunden ist, untergebracht sein.
Die Timing-Steuereinheit 60 empfängt kompensierte Videodaten CDATA oder Erfassungsvideodaten PDATA und Timing-Signale von der Digitaldatenkompensationseinheit 70. Die Timing-Signale können ein vertikales Synchronisationssignal, ein horizontales Synchronisationssignal, ein Datenaktivierungssignal und einen Punkt-Takt enthalten.
Die Timing-Steuereinheit 60 erzeugt Timing-Steuersignale zum Steuern des Betriebs-Timing des Datentreibers 20, der Scansignalausgabeeinheit 41 und der Erfassungssignalausgabeeinheit 42. Die Timing-Steuersignale enthalten ein Daten-Timing-Steuersignal DCS zum Steuern des Betriebs-Timing des Datentreibers 20, ein Scan-Timing-Steuersignal SCS zum Steuern des Betriebs-Timing der Scansignalausgabeeinheit 41 und ein Erfassungs-Timing-Steuersignal SENCS zum Steuern des Betriebs-Timing der Erfassungssignalausgabeeinheit 42.
Die Timing-Steuereinheit 60 gibt die kompensierten Videodaten CDATA oder die Erfassungsvideodaten PDATA und das Daten-Timing-Steuersignal DCS zu dem Datentreiber 20 aus. Die Timing-Steuereinheit 60 gibt das Scan-Timing-Steuersignal SCS zu der Scansignalausgabeeinheit 41 aus und gibt das Erfassungs-Timing-Steuersignal SENCS zu der Erfassungssignalausgabeeinheit 42 aus. Zusätzlich kann die Timing-Steuereinheit 60 das Schaltersteuersignal SCS zum Steuern der Schalter SW des Datentreibers 20 ausgeben.
Die erste Erfassungsbetriebsart ist eine Betriebsart zum Zuführen erster Erfassungsdatenspannungen gemäß den ersten Erfassungsvideodaten PDATA1 zu den Pixeln P und Erfassen vorbestimmter Spannungen der Pixel P über die Referenzspannungsleitungen R1 bis Rp. Die erste Erfassungsbetriebsart ist eine Betriebsart zum Erfassen der Source-Spannung des Ansteuertransistors, um die Schwellenspannung des Ansteuertransistors jedes aus den Pixeln P zu kompensieren. Die Source-Spannung des Ansteuertransistors, die in der ersten Erfassungsbetriebsart erfasst wird, kann in die ersten Erfassungsdaten SD1 durch den ADC 140 umgesetzt und dann in einem Speicher gespeichert werden. Die erste Erfassungsbetriebsart kann ausgeführt werden, bevor eine Stromquelle der lichtemittierenden Anzeigevorrichtung ausgeschaltet wird. Die erste Erfassungsbetriebsart ist jedoch nicht auf diesen Fall beschränkt.
Die zweite Erfassungsbetriebsart ist eine Betriebsart zum Zuführen zweiter Erfassungsdatenspannungen gemäß den zweiten Erfassungsvideodaten PDATA2 zu den Pixeln P und Erfassen vorbestimmter Spannungen der Pixel P über die Referenzspannungsleitungen R1 bis Rp. Die zweite Erfassungsbetriebsart ist eine Betriebsart zum Erfassen der Source-Spannung des Ansteuertransistors, um die Elektronenbeweglichkeit des Ansteuertransistors jedes aus den Pixeln P zu kompensieren. Die Source-Spannung des Ansteuertransistors, die in der zweiten Erfassungsbetriebsart erfasst wird, kann in die zweiten Erfassungsdaten SD2 durch den ADC 140 umgesetzt und dann in einem Speicher der Digitaldatenkompensationseinheit 70 gespeichert werden. Die zweite Erfassungsbetriebsart kann ausgeführt werden, sobald die Stromquelle der lichtemittierenden Anzeigevorrichtung eingeschaltet ist, oder kann zu einer vorbestimmten Zeitspanne in einem Zustand ausgeführt werden, in dem die Stromquelle der lichtemittierenden Anzeigevorrichtung eingeschaltet ist.
Die dritte Erfassungsbetriebsart ist eine Betriebsart zum Zuführen dritter Erfassungsdatenspannungen gemäß den dritten Erfassungsvideodaten PDATA3 zu den Pixeln P und Erfassen vorbestimmter Spannungen der Pixel P über die Referenzspannungsleitungen R1 bis Rp. Die dritte Erfassungsbetriebsart ist eine Betriebsart zum Erfassen der Source-Spannung des Ansteuertransistors, um die Verschlechterung des lichtemittierenden Elements jedes aus den Pixeln P zu kompensieren. Die Source-Spannung des Ansteuertransistors, die in der dritten Erfassungsbetriebsart erfasst wird, kann in die dritten Erfassungsdaten SD3 durch den ADC 140 umgesetzt und dann in einem Speicher der Digitaldatenkompensationseinheit 70 gespeichert werden. Die dritte Erfassungsbetriebsart kann zu einer vorbestimmten Zeitspanne in einem Zustand, in dem die Stromquelle der lichtemittierenden Anzeigevorrichtung eingeschaltet ist, ausgeführt werden.
Die ersten bis dritten Erfassungsvideodaten PDATA1, PDATA2 und PDATA3 können voneinander verschieden oder die gleichen Daten sein.
Die Digitaldatenkompensationseinheit 70 erzeugt Kompensationsdaten zum Kompensieren der digitalen Videodaten DATA unter Verwendung der ersten bis dritten Erfassungsdaten SD1, SD2 und SD3. Die Digitaldatenkompensationseinheit 70 erzeugt die kompensierten Videodaten CDATA durch externes Anwenden der Kompensationsdaten auf die digitalen Videodaten DATA. Die Digitaldatenkompensationseinheit 70 gibt die kompensierten Videodaten CDATA zu der Timing-Steuereinheit 60 aus.
Die Digitaldatenkompensationseinheit 70 kann einen Speicher zum Speichern der ersten bis dritten Erfassungsdaten SD1, SD2 und SD3 enthalten. Der Speicher der Digitaldatenkompensationseinheit 70 kann ein nichtflüchtiger Speicher wie z. B. ein EEPROM (elektrisch löschbarer programmierbarer Festwertspeicher) sein. Die Digitaldatenkompensationseinheit 70 kann in die Timing-Steuereinheit 60 integriert sein.
Die Spannungsversorgungseinheit 80 erzeugt eine Referenzspannung und führt die erzeugte Referenzspannung den Source-Ansteuer-ICs 21 des Datentreibers 20 zu. Die Spannungsversorgungseinheit 80 wählt eine aus der ersten bis dritten Niederspannung und eine aus der ersten bis dritten Hochspannung zum Einstellen des Erfassungsspannungsbereichs des ADC in jeder aus der ersten bis dritten Erfassungsbetriebsart aus und gibt die ausgewählten Spannungen zu dem ADC 140 aus. Die Spannungsversorgungseinheit 80 kann die Ansteuerspannungen, die zum Ansteuern der lichtemittierenden Anzeigevorrichtung erforderlich sind, zusätzlich zu der Referenzspannung erzeugen und die erzeugten Ansteuerspannungen zu erforderlichen Elementen ausgeben.
Die Timing-Steuereinheit 60, die Digitaldatenkompensationseinheit 70 und die Spannungsversorgungseinheit 80 können in der Steuerungs-Platine untergebracht sein. Die Steuerungs-Platine 90 kann mit der Source-Platine 50 durch das flexible Kabel 91 verbunden sein. Die Steuerungs-Platine 90 kann eine Leiterplatte sein.
Wie vorstehend beschrieben setzt die lichtemittierende Anzeigevorrichtung gemäß einem Aspekt der vorliegenden Offenbarung die digitalen Videodaten DATA in die kompensierten Videodaten CDATA um unter Verwendung der ersten bis dritten Erfassungsdaten SD1, SD2 und SD3, die in den Erfassungsbetriebsarten erfasst werden. Als ein Ergebnis können gemäß einem Aspekt der vorliegenden Offenbarung die Schwellenspannung und Elektronenbeweglichkeit des Ansteuertransistors jedes Pixels und die Verschlechterung des lichtemittierenden Elements kompensiert werden. Der Betrieb des Pixels P in der Anzeigebetriebsart wird später mit Bezug auf die 5, 6A und 6B beschrieben, und der Betrieb des Pixels P in der ersten Erfassungsbetriebsart wird später mit Bezug auf die 7, 8A bis 8C und 9 beschrieben. Der Betrieb des Pixels P in der zweiten Erfassungsbetriebsart wird später mit Bezug auf die 10, 11A, 11B und 12 beschrieben. Der Betrieb des Pixels P in der dritten Erfassungsbetriebsart wird später mit Bezug auf die 13, 14A, 14B, 15 und 16 beschrieben.
4 ist ein detaillierter Schaltplan, der ein Pixel von 1 darstellt.
Zur Vereinfachung der Beschreibung stellt 4 ein Unterpixel dar, das mit einer j-ten (j ist eine positive Ganzzahl die 1 ≤ j ≤ m erfüllt) Datenleitung Dj, einer u-ten (u ist eine positive Ganzzahl, die 1 ≤ u ≤ p erfüllt) Referenzspannungsleitung Ru, einer k-ten (k ist eine positive Ganzzahl, die 1 ≤ k ≤ n erfüllt) Scanleitung Sk und einer k-ten Erfassungssignalleitung SEk, einer Spannungsversorgungseinheit 80, einer Datenspannungsversorgungseinheit 120, einem ADC 140 und Schaltern SW, die zwischen der u-ten Referenzspannungsleitung Ru und der Spannungsversorgungseinheit 80 verbunden sind, verbunden ist.
Bezugnehmend auf 4 enthält das Pixel P der Anzeigetafel 10 ein lichtemittierendes Element EL und einen Ansteuertransistor DT, den ersten und den zweiten Schalttransistor ST1 und ST2 und einen Speicherkondensator Cst.
Das lichtemittierende Element EL emittiert Licht in Übereinstimmung mit dem Strom, der durch den Ansteuertransistor DT zugeführt wird. Das lichtemittierende Element EL kann eine organische Leuchtdiode sein. In diesem Fall kann das lichtemittierende Element eine Anoden-Elektrode, eine Lochtransportschicht, eine lichtemittierende Schicht, eine Elektronentransportschicht und die Kathoden-Elektrode enthalten. Falls eine Spannung an die Anoden-Elektrode und die Kathoden-Elektrode des lichtemittierenden Elements EL angelegt wird, werden Löcher und Elektronen zu der lichtemittierenden Schicht über die Lochtransportschicht bzw. die Elektronentransportschicht verschoben und in der lichtemittierenden Schicht miteinander kombiniert, um Licht zu emittieren. Die Anoden-Elektrode des lichtemittierenden Elements EL kann mit einer Source-Elektrode des Ansteuertransistors DT verbunden sein, und die Kathoden-Elektrode des lichtemittierenden Elements EL kann mit einer zweiten Leistungsspannungsleitung VSL verbunden sein, der eine zweite Leistung zugeführt wird, die niedriger ist als eine erste Leistung.
Der Ansteuertransistor DT steuert einen Strom, der von einer ersten Versorgungsleitung EVL dem lichtemittierenden Element EL zugeführt wird, in Übereinstimmung mit einer Spannungsdifferenz zwischen der Gate-Elektrode und der Source-Elektrode. Die Gate-Elektrode des Ansteuertransistors DT kann mit der ersten Elektrode des ersten Schalttransistors ST1 verbunden sein, seine Source-Elektrode kann mit der Anoden-Elektrode des lichtemittierenden Elements EL verbunden sein, und seine Drain-Elektrode kann mit der ersten Versorgungsleitung EVL verbunden sein.
Der erste Schalttransistor ST1 wird durch das k-te Scansignal der k-ten Scanleitung eingeschaltet, um die j-te Datenleitung Dj mit der Gate-Elektrode des Ansteuertransistors DT zu verbinden. Die Gate-Elektrode des ersten Transistors T1 kann mit der k-ten Scanleitung Sk verbunden sein, die erste Elektrode kann mit der Gate-Elektrode des ersten Ansteuertransistors DT1 verbunden sein, und die zweite Elektrode kann mit der j-ten Datenleitung Dj verbunden sein.
Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal der k-ten Erfassungssignalleitung SEk eingeschaltet, um die u-ten Referenzspannungsleitung Ru mit der Source-Elektrode des Ansteuertransistors DT zu verbinden. Die Gate-Elektrode des zweiten Schalttransistors ST2 kann mit der k-ten Erfassungssignalleitung SEk verbunden sein, die erste Elektrode kann mit der u-ten Referenzspannungsleitung Ru verbunden sein, und die zweite Elektrode kann mit der Source-Elektrode des Ansteuertransistors DT verbunden sein.
Die erste Elektrode jedes aus dem ersten und dem zweiten Schalttransistor ST1 und ST2 kann die Source-Elektrode sein, ist jedoch nicht darauf beschränkt, und seine zweite Elektrode kann die Drain-Elektrode sein, ist jedoch nicht darauf beschränkt. Das heißt, die erste Elektrode jedes aus dem ersten und dem zweiten Schalttransistor ST1 und ST2 kann die Drain-Elektrode sein, und seine zweite Elektrode kann die Source-Elektrode sein.
Der Speicherkondensator Cst ist zwischen der Gate-Elektrode und der Source-Elektrode des Ansteuertransistors DT gebildet. Der Speicherkondensator Cst speichert eine Differenzspannung zwischen einer Gate-Spannung und einer Source-Spannung des Ansteuertransistors DT.
Der Ansteuertransistor DT und der erste und der zweite Schalttransistor ST1 und ST2 können als Dünnschichttransistoren gebildet sein. Zusätzlich sind in 4 der Ansteuertransistor DT und der erste und der zweite Transistor ST1 und ST2 als N-Typ-MOSFETs (n-Typ-Metalloxidhalbleiterfeldeffekttransistoren) gebildet, jedoch nicht darauf beschränkt. Der Ansteuertransistor DT und der erste und der zweite Schalttransistor ST1 und ST2 können als P-Typ-MOSFETs gebildet sein. In diesem Fall können die Timing-Diagramme der 5, 7, 10 und 13 geeignet korrigiert sein, um mit den Eigenschaften der P-Typ-MOSFETs konform zu sein.
5 ist eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, Schaltersteuersignale, die Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer Anzeigebetriebsart darstellt.
Bezug nehmend auf 5 kann in der Anzeigebetriebsart eine erste Rahmenzeitspanne eine erste Zeitspanne t1 und eine zweite Zeitspanne t2 enthalten. Die erste Zeitspanne t1 ist eine Zeitspanne zum Zuführen einer Elektrolumineszenzdatenspannung EVdata zu der Gate-Elektrode des Ansteuertransistors DT und Initiieren der Source-Elektrode auf die Referenzspannung VREF. Die zweite Zeitspanne t2 ist eine Zeitspanne zum Ermöglichen, dass das lichtemittierende Element EL Licht in Übereinstimmung mit dem Strom Ids des Ansteuertransistors DT emittiert. Die erste Zeitspanne t1 kann eine (1) horizontale Zeitspanne sein. Eine horizontale Zeitspanne gibt eine Zeitspanne zum Zuführen von Datenspannungen zu den Pixels P einer horizontalen Zeile an.
Das k-te Scansignal SCANk der k-ten Scanleitung Sk und das k-te Erfassungssignal SENSk der k-ten Erfassungssignalleitung SEk werden mit Gate-ein-Spannungen Von für die erste Zeitspanne t1 zugeführt und mit Gate-aus-Spannungen Voff für die zweite Zeitspanne T2 zugeführt. Der erste und der zweite Schalttransistor ST1 und ST2 des Pixels P können durch die Gate-ein-Spannung Von eingeschaltet werden und können durch die Gate-aus-Spannung Voff ausgeschaltet werden.
Das erste Schaltersteuersignal SCS1 kann auf einer ersten Logikpegelspannung V1 für die erste und die zweite Zeitspanne t1 und t2 zugeführt werden. Das zweite Schaltersteuersignal SCS2 kann auf einer zweiten Logikpegelspannung V2 für die erste und die zweite Zeitspanne t1 und t2 zugeführt werden. Jeder aus dem ersten und dem zweiten Schalter SW1 und SW2 kann durch die erste Logikpegelspannung eingeschaltet werden und kann durch die zweite Logikpegelspannung ausgeschaltet werden.
Die 6A und 6B sind beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste und eine zweite Zeitspanne in einer Anzeigebetriebsart darstellen. Der Betrieb des Pixels P in der Anzeigebetriebsart wird mit Bezug auf die 5, 6A und 6B genau beschrieben.
Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die erste und die zweite Zeitspanne t1 und t2 der Anzeigebetriebsart eingeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal mit der zweiten Logikpegelspannung V2 ausgeschaltet. Aus diesem Grund wird in der Anzeigebetriebsart die Referenzspannung VREF aus der Spannungsversorgungseinheit 80 der u-ten Referenzspannungsleitung Ru zugeführt.
Erstens, wie in 6A gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, das der k-ten Scanleitung Sk für die erste Zeitspanne t1 zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die erste Zeitspanne t1 zugeführt wird, eingeschaltet. Eine Elektrolumineszenzdatenspannung EVdata der j-ten Datenleitung Dj wird der Gate-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des ersten Schalttransistors ST1 für die erste Zeitspanne t1 zugeführt. Die Referenzspannung VREF der u-ten Referenzspannungsleitung RU wird der Source-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die erste Zeitspanne t1 zugeführt.
Zweitens, wie in 6B gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-aus-Spannung Voff, das der k-ten Scanleitung Sk für die zweite Zeitspanne t2 zugeführt wird, ausgeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-aus-Spannung Voff, das der k-ten Erfassungssignalleitung SEk für die zweite Zeitspanne t2 zugeführt wird, ausgeschaltet.
Der Strom Ids gemäß der Spannungsdifferenz zwischen der Gate-Spannung Vg und der Source-Spannung Vs des Ansteuertransistors DT fließt zu dem lichtemittierenden Element EL für die zweite Zeitspanne t2. Aus diesem Grund emittiert das lichtemittierende Element EL Licht. Nachstehend wird zur Vereinfachung der Beschreibung, ”der Strom Ids, der durch den Ansteuertransistor DT in Übereinstimmung mit der Spannungsdifferenz zwischen der Gate-Spannung Vg und der Source-Spannung Vs des Ansteuertransistors DT” als ”der Strom Ids des Ansteuertransistors DT” definiert.
Wie vorstehend beschrieben wird in dem Aspekt der vorliegenden Offenbarung die Elektrolumineszenzdatenspannung EVdata dem Pixel P in der Anzeigebetriebsart zugeführt. Die Elektrolumineszenzdatenspannung EVdata ist eine Datenspannung, die in Übereinstimmung mit kompensierten Videodaten CDATA, die aus den digitalen Videodaten DATA kompensiert sind, nachdem die Source-Spannung des Ansteuertransistors DT in der Erfassungsbetriebsart erfasst worden ist, erzeugt wird. Als ein Ergebnis kann in dem Aspekt der vorliegenden Offenbarung das lichtemittierende Element EL des Pixels Licht in Übereinstimmung mit dem Strom Ids des Ansteuertransistors DT emittieren, der nicht von der Schwellenspannung des Ansteuertransistors DT abhängt. Deshalb kann in dem Aspekt der vorliegenden Offenbarung die Leuchtdichtengleichmäßigkeit der Pixel P verbessert sein.
7 ist eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, erste und zweite Schaltersteuersignale, die ersten und zweiten Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer ersten Erfassungsbetriebsart darstellt.
Bezug nehmend auf 7 kann in der ersten Erfassungsbetriebsart die erste Rahmenzeitspanne die erste bis dritte Zeitspanne t1' bis t3' enthalten. Die erste Zeitspanne t1' ist eine Zeitspanne zum Initiieren der Source-Elektrode des Ansteuertransistors DT auf die Referenzspannung VREF. Die zweite Zeitspanne t2' ist eine Zeitspanne zum Zuführen der ersten Erfassungsdatenspannung SVdata1 zu der Gate-Elektrode des Ansteuertransistors DT. Die dritte Zeitspanne t3' ist eine Zeitspanne zum Erfassen der Source-Spannung des Ansteuertransistors DT.
Das k-te Scansignal SCANk der k-ten Scanleitung SK wird der Gate-ein-Spannung Von für die zweite und die dritte Zeitspanne t2' und t3' zugeführt. In 7 wird das k-te Scansignal SCANk der k-ten Scanleitung Sk der Gate-aus-Spannung Voff für die erste Zeitspanne t1' zugeführt. Das k-te Scansignal SCANk der k-ten Scanleitung Sk kann jedoch der Gate-ein-Spannung zugeführt werden. Das k-te Erfassungssignal SENk der k-ten Erfassungssignalleitung SEk wird der Gate-ein-Spannung Von für die erste bis dritte Zeitspanne t1' bis t3' zugeführt. Der erste und der zweite Schalttransistor ST1 und ST2 des Pixels P können durch die Gate-ein-Spannung Von eingeschaltet werden und können durch die Gate-aus-Spannung Voff ausgeschaltet werden.
Das erste Schaltersteuersignal SCS1 wird mit einer ersten Logikpegelspannung V1 für die erste Zeitspanne T1' zugeführt und mit einer zweiten Logikpegelspannung V2 für die zweite und die dritten Zeitspanne t2' und t3' zugeführt. Das zweite Schaltersteuersignal SCS2 wird mit einer zweiten Logikpegelspannung V2 für die erste und die zweite Zeitspanne t1' und t2' zugeführt und mit einer ersten Logikpegelspannung V1 für die dritte Zeitspanne t3' zugeführt. Jeder aus dem ersten und dem zweiten Schalter SW1 und SW2 kann durch die erste Logikpegelspannung eingeschaltet werden und kann durch die zweite Logikpegelspannung ausgeschaltet werden.
Die 8A und 8B sind beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste bis dritte Zeitspanne in einer ersten Erfassungsbetriebsart darstellen. Nachstehend wird der Betrieb des Pixels P in der ersten Erfassungsbetriebsart mit Bezug auf die 7 und 8A bis 8C genau beschrieben.
Erstens, wie in 8A gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-aus-Spannung Voff, die der k-ten Scanleitung Sk für die erste Zeitspanne t1' zugeführt wird, ausgeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die erste Zeitspanne t1' zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die erste Zeitspanne t1' eingeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die erste Zeitspanne t1' ausgeschaltet.
Die Referenzspannung VREF wird von der Spannungsversorgungseinheit 80 der u-ten Referenzspannungsleitung Ru aufgrund des Einschaltens des ersten Schalters SW1 für die erste Zeitspanne t1' zugeführt. Die Referenzspannung VREF der u-ten Referenzspannungsleitung Ru wird der Source-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die erste Zeitspanne t1' zugeführt. Das heißt, die Source-Elektrode des Ansteuertransistors DT wird auf die Referenzspannung VREF initialisiert.
Zweitens, wie in 8B gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, das der k-ten Scanleitung Sk für die zweite Zeitspanne t2' zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die zweite Zeitspanne t2' zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die zweite Zeitspanne t2' ausgeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die zweite Zeitspanne t2' ausgeschaltet.
Die Referenzspannung VREF wird der u-ten Referenzspannungsleitung Ru aufgrund des Ausschaltens des ersten Schalters für die zweite Zeitspanne t2' nicht zugeführt. Außerdem wird, da der erste Schalttransistor ST1 für die zweite Zeitspanne t2' eingeschaltet ist, die erste Erfassungsdatenspannung SVdata1 der Gate-Elektrode des Ansteuertransistors DT zugeführt.
Die Spannungsdifferenz (Vgs = SVdata1 – VREF) zwischen der Gate-Elektrode und der Source-Elektrode des Ansteuertransistors DT ist größer als die Schwellenspannung Vth des Ansteuertransistors DT für die zweite Zeitspanne t2'. Somit fließt in dem Ansteuertransistor DT ein Strom, bis die Spannungsdifferenz zwischen der Gate-Elektrode und der Source-Elektrode die Schwellenspannung Vth erreicht. Aus diesem Grund steigt die Source-Spannung des Ansteuertransistors DT auf ”SVdata1 – Vth” an, wie in 7 gezeigt ist. Das heißt, die Schwellenspannung des Ansteuertransistors DT wird durch die Source-Elektrode des Ansteuertransistors DTs für die zweite Zeitspanne t2' erfasst.
Drittens, wie in 8C gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, die der k-ten Scanleitung Sk für die dritte Zeitspanne t3' zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die dritte Zeitspanne t3' zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die dritte Zeitspanne t3' ausgeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der ersten Logikpegelspannung V1 für die dritte Zeitspanne t3' eingeschaltet.
Die u-te Referenzspannungsleitung Ru ist mit dem ADC 140 aufgrund des Einschaltens des zweiten Schalters SW2 für die dritte Zeitspanne t3' verbunden. Die Source-Elektrode des Ansteuertransistors DT ist mit dem ADC über die u-te Referenzspannungsleitung Ru aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die dritte Zeitspanne t3' verbunden. Deshalb kann der ADC 140 die Source-Spannung des Ansteuertransistors DT, das heißt ”SVdata1 – Vth”, erfassen.
Wie vorstehend beschrieben kann in dem Aspekt der vorliegenden Offenbarung die Source-Spannung ”SVdata1 – Vth” des Ansteuertransistors DT, in der die Schwellenspannung des Ansteuertransistors DT widergespiegelt ist, in der ersten Erfassungsbetriebsart erfasst werden.
Indessen ist die erste Erfassungsbetriebsart eine Betriebsart zum Erfassen der Source-Spannung des Ansteuertransistors DT, die auf ”SVdata1 – Vth” angestiegen ist, wie in 7 gezeigt ist, durch Fließen eines Stroms, bis die Spannungsdifferenz Vgs zwischen der Gate-Elektrode und der Source-Spannung des Ansteuertransistors DT die Schwellenspannung Vth erreicht in einem Zustand, in dem die erste Erfassungsdatenspannung SVdata1 an die Gate-Elektrode des Ansteuertransistors DT angelegt ist. Deshalb, wie in 9 gezeigt ist, steigt die Source-Spannung Vs des Ansteuertransistors DT, die in der ersten Erfassungsbetriebsart erfasst wird, an, um einen Spannungspegel nahe der ersten Erfassungsdatenspannung SVdata1 zu erreichen. Deshalb kann der Erfassungsspannungsbereich des ADC 140 zwischen einer ersten Niederspannung VL1 höher als die Referenzspannung VREF und einer ersten Hochspannung VH1 in der ersten Erfassungsbetriebsart eingestellt sein. Der ADC 140 kann die erste Niederspannung VL1 und die erste Hochspannung VH1 aus der Spannungsversorgungseinheit 80 empfangen, um den Erfassungsspannungsbereich in der ersten Erfassungsbetriebsart einzustellen. In 9 ist die erste Niederspannung VL 3 V, ist jedoch nicht darauf beschränkt, und die erste Hochspannung VH1 ist 6 V, ist jedoch nicht darauf beschränkt.
10 ist eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, erste und zweite Schaltersteuersignale, die ersten und zweiten Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer zweiten Erfassungsbetriebsart darstellt.
Bezug nehmend auf 10 kann in der zweiten Erfassungsbetriebsart die erste Rahmenzeitspanne die erste und zweite Zeitspanne t1'' und t2'' enthalten. Die erste Zeitspanne t1'' ist eine Zeitspanne zum Initiieren der Source-Elektrode des Ansteuertransistors DT auf die Referenzspannung VREF.
Die zweite Zeitspanne t2'' ist eine Zeitspanne zum Anlegen der zweiten Erfassungsdatenspannung SVdata2 an die Gate-Elektrode des Ansteuertransistors DT und Erfassen der Source-Spannung des Ansteuertransistors DT.
Das k-te Scansignal SCANk der k-ten Scanleitung SK wird mit der Gate-ein-Spannung Von für die zweite und Zeitspanne t2'' zugeführt. In 10 wird das k-te Scansignal SCANk der k-ten Scanleitung Sk mit der Gate-aus-Spannung Voff für die erste Zeitspanne t1'' zugeführt. Das k-te Scansignal SCANk der k-ten Scanleitung Sk kann jedoch mit der Gate-ein-Spannung zugeführt werden. Das k-te Erfassungssignal SENk der k-ten Erfassungssignalleitung SEk wird mit der Gate-ein-Spannung Von für die erste und zweite Zeitspanne t1'' und t2'' zugeführt. Der erste und der zweite Schalttransistor ST1 und ST2 des Pixels P können durch die Gate-ein-Spannung Von eingeschaltet werden und können durch die Gate-aus-Spannung Voff ausgeschaltet werden.
Das erste Schaltersteuersignal SCS1 wird mit einer ersten Logikpegelspannung V1 für die erste Zeitspanne t1' zugeführt und mit einer zweiten Logikpegelspannung V2 für die zweite Zeitspanne t2'' zugeführt. Das zweite Schaltersteuersignal SCS2 wird mit einer zweiten Logikpegelspannung V2 für die erste Zeitspanne t1'' zugeführt und mit einer ersten Logikpegelspannung V1 für die zweite Zeitspanne t2'' zugeführt. Jeder aus dem ersten und dem zweiten Schalter SW1 und SW2 kann durch die erste Logikpegelspannung eingeschaltet werden und kann durch die zweite Logikpegelspannung ausgeschaltet werden.
Die 11A und 11B sind beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste und eine zweite Zeitspanne in einer zweiten Erfassungsbetriebsart darstellen. Nachstehend wird der Betrieb des Pixels P in der zweiten Erfassungsbetriebsart mit Bezug auf die 10 und 11A und 11B genau beschrieben.
Erstens, wie in 11A gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-aus-Spannung Voff, das der k-ten Scanleitung Sk für die erste Zeitspanne t1'' zugeführt wird, ausgeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die erste Zeitspanne t1'' zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die erste Zeitspanne t1'' eingeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die erste Zeitspanne t1'' ausgeschaltet.
Die Referenzspannung VREF wird von der Spannungsversorgungseinheit 80 der u-ten Referenzspannungsleitung Ru aufgrund des Einschaltens des ersten Schalters SW1 für die erste Zeitspanne t1'' zugeführt. Die Referenzspannung VREF der u-ten Referenzspannungsleitung Ru wird der Source-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die erste Zeitspanne t1'' zugeführt. Das heißt, die Source-Elektrode des Ansteuertransistors DT wird auf die Referenzspannung VREF initialisiert.
Zweitens, wie in 11B gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, das der k-ten Scanleitung Sk für die zweite Zeitspanne t2'' zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die zweite Zeitspanne t2'' zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der zweiten Logikpegelspannung V2 für die zweite Zeitspanne t2'' ausgeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der ersten Logikpegelspannung V1 für die zweite Zeitspanne t2'' eingeschaltet.
Die Referenzspannung VREF wird der u-ten Referenzspannungsleitung Ru aufgrund des Ausschaltens des ersten Schalters für die zweite Zeitspanne t2'' nicht zugeführt. Außerdem ist die u-te Referenzspannungsleitung Ru mit dem ADC 140 aufgrund des Einschaltens des zweiten Schalters SW2 für die zweite Zeitspanne t2'' verbunden. Die zweite Erfassungsdatenspannung SVdata2 wird der Gate-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des ersten Schalttransistors ST1 für die zweite Zeitspanne t2'' zugeführt. Die Source-Elektrode des Ansteuertransistors DT ist mit dem ADC 140 über die u-te Referenzspannungsleitung Ru aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die zweite Zeitspanne t2'' verbunden
Da die Spannungsdifferenz (Vgs = SVdata2 – VREF) zwischen der Gate-Elektrode und der Source-Elektrode des Ansteuertransistors DT größer ist als die Schwellenspannung Vth des Ansteuertransistors DT für die zweite Zeitspanne t2'', fließt in dem Ansteuertransistor DT ein Strom. Die zweite Zeitspanne t2'' von 10 ist kleiner als die zweite Zeitspanne t' von 7.
Zu dieser Zeit kann der Strom in dem Ansteuertransistor DT wie durch die folgende Gleichung 1 ausgedrückt definiert sein.
[Gleichung 1]

Ids = K × Cox × W/L / 2 × (Vgs – Vth)²

In der Gleichung 1 bedeutet ”Ids” einen Strom des Ansteuertransistors DT, ”K” bedeutet die Elektronenbeweglichkeit, ”Cox” bedeutet die Kapazität einer isolierenden Folie, ”W” bedeutet eine Kanalbreite des Ansteuertransistors DT und ”L” bedeutet eine Kanallänge des Ansteuertransistors DT.
Da der Strom des Ansteuertransistors DT der Elektronenbeweglichkeit K des Ansteuertransistors DT proportional ist, wie durch die Gleichung 1 ausgedrückt, ist eine Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT für die zweite Zeitspanne t2'' proportional der Elektronenbeweglichkeit K des Ansteuertransistors DT. Das heißt, falls die Elektronenbeweglichkeit des Ansteuertransistors DT groß wird, wird die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT in der zweiten Zeitspanne t2'' größer.
Als ein Ergebnis wird die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT abhängig von der Elektronenbeweglichkeit K des Ansteuertransistors DT für die zweite Zeitspanne t2'' variiert. In 10 ist die Anstiegsgröße der Source-Spannung Vs gemäß der Elektronenbeweglichkeit K als α definiert. Die Source-Spannung des Ansteuertransistors DT steigt, wie in 10 gezeigt ist, in Übereinstimmung mit der Elektronenbeweglichkeit K an, um ”VREF + α” zu erreichen. Deshalb wird die Spannung, in der die Elektronenbeweglichkeit K des Ansteuertransistors DT widergespiegelt ist, in der Source-Elektrode des Ansteuertransistors DT für die zweite Zeitspanne t2'' erfasst.
Wie vorstehend beschrieben kann in dem Aspekt der vorliegenden Offenbarung die Source-Spannung ”VREF + α” des Ansteuertransistors, in der die Elektronenbeweglichkeit K des Ansteuertransistors DT widergespiegelt ist, in der zweiten Erfassungsbetriebsart erfasst werden.
Indessen ist die zweite Erfassungsbetriebsart eine Betriebsart zum Erfassen der Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors für eine vorbestimmte kurze Zeitspanne in einem Zustand, in dem die zweite Erfassungsdatenspannung SVdata2 an die Gate-Elektrode des Ansteuertransistors DT angelegt ist. Deshalb, wie in 12 gezeigt ist, weist die Source-Spannung Vs des Ansteuertransistors DT, die in der zweiten Erfassungsbetriebsart erfasst wird, einen höheren Pegel auf als die Referenzspannung VREF. Die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT in der zweiten Erfassungsbetriebsart ist jedoch kleiner als die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT in der ersten Erfassungsbetriebsart. Deshalb kann der Erfassungsspannungsbereich des ADC 140 zwischen der zweiten Niederspannung VL2 höher als die Referenzspannung VREF und niedriger als die erste Niederspannung VL1 und der zweiten Hochspannung VH2 höher als die erste Hochspannung VH1 eingestellt sein. Der ADC 140 kann die zweite Niederspannung VL2 und die zweite Hochspannung VH2 aus der Spannungsversorgungseinheit 80 empfangen, um den Erfassungsspannungsbereich in der zweiten Erfassungsbetriebsart einzustellen. In 12 ist die zweite Niederspannung VL 0,5 V, ist jedoch nicht darauf beschränkt, und die zweite Hochspannung VH2 ist 3,5 V, ist jedoch nicht darauf beschränkt.
13 ist eine Wellenform, die Scan- und Erfassungssignale, die einem Pixel zugeführt werden, Schaltersteuersignale, die Schaltern zugeführt werden, und Gate- und Source-Spannungen eines Ansteuertransistors in einer dritten Erfassungsbetriebsart darstellt.
Bezugnehmend auf 13 kann in der dritten Erfassungsbetriebsart die erste Rahmenzeitspanne die erste bis vierte Zeitspanne t1+, t2+, t3+ und t4+ enthalten. Die erste Zeitspanne t1+ ist eine Zeitspanne zum Zuführen der dritten Erfassungsdatenspannung SVdata3 zu der Gate-Elektrode des Ansteuertransistors DT und Initiieren der Source-Elektrode des Ansteuertransistors DT auf die Referenzspannung VREF. Die zweite Zeitspanne t2+ ist eine Verschlechterungserkennungszeitspanne zum Speichern einer Spannung zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT in Übereinstimmung mit einem Verschlechterungsniveau des lichtemittierenden Elements EL, und die dritte Zeitspanne t3+ ist eine Zeitspanne zum Initialisieren der Source-Elektrode des Ansteuertransistors DT auf die Referenzspannung VREF. Die vierte Zeitspanne t4+ ist eine Zeitspanne zum Erfassen der Source-Spannung Vs des Ansteuertransistors DT in Übereinstimmung mit der Spannung zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT.
Das k-te Scansignal SCANk der k-ten Scanleitung SK wird mit der Gate-ein-Spannung Von für die zweite Zeitspanne t2+ zugeführt und mit der Gate-aus-Spannung Voff für die dritte und vierte Zeitspanne t3+ und t4+ zugeführt. In 13 wird das k-te Scansignal SCANk der k-ten Scanleitung Sk mit der Gate-ein-Spannung Von für die erste Zeitspanne t1+ zugeführt. Das k-te Scansignal SCANk der k-ten Scanleitung Sk kann jedoch mit der Gate-aus-Spannung zugeführt werden. Das k-te Erfassungssignal SENk der k-ten Erfassungssignalleitung SEk wird mit der Gate-ein-Spannung Von für die erste, dritte und vierte Zeitspanne t1+, t3+ und t4+ zugeführt und mit der Gate-aus-Spannung Voff für die zweite Zeitspanne t2+ zugeführt. Der erste und der zweite Schalttransistor ST1 und ST2 des Pixels P können durch die Gate-ein-Spannung Von eingeschaltet werden und können durch die Gate-aus-Spannung Voff ausgeschaltet werden.
Das erste Schaltersteuersignal SCS1 wird mit der ersten Logikpegelspannung V1 für die erste und die dritte Zeitspanne t1+ und t3+ zugeführt und mit der zweiten Logikpegelspannung V2 für die vierte Zeitspanne t4+ zugeführt. In 13 wird das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die zweite Zeitspanne t2+ zugeführt. Das erste Schaltersteuersignal SCS1 kann jedoch mit der zweiten Logikpegelspannung V2 zugeführt werden. Das zweite Schaltersteuersignal SCS2 wird mit der zweiten Logikpegelspannung V2 für die erste bis dritte Zeitspanne t1+, t2+ und t3+ zugeführt und mit der ersten Logikpegelspannung V1 für die vierte Zeitspanne t4+ zugeführt. Jeder aus dem ersten und dem zweiten Schalter SW1 und SW2 kann durch die erste Logikpegelspannung eingeschaltet werden und kann durch die zweite Logikpegelspannung ausgeschaltet werden.
Die 14A bis 14D sind beispielhafte Ansichten, die einen Betrieb eines Pixels für eine erste bis dritte Zeitspanne in einer dritten Erfassungsbetriebsart darstellen.
Erstens, wie in 14A gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, die der k-ten Scanleitung Sk für die erste Zeitspanne t1+ zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die erste Zeitspanne t1+ zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die erste Zeitspanne t1+ eingeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die erste Zeitspanne t1+ ausgeschaltet.
Die dritte Erfassungsdatenspannung SVdata3 wird der Gate-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des ersten Schalttransistors ST1 für die erste Zeitspanne t1+ zugeführt. Zusätzlich wird die Referenzspannung VREF von der Spannungsversorgungseinheit 80 der u-ten Referenzspannungsleitung Ru aufgrund des Einschaltens des ersten Schalters SW1 für die erste Zeitspanne t1+ zugeführt. Die Referenzspannung VREF der u-ten Referenzspannungsleitung Ru wird der Source-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die erste Zeitspanne t1+ zugeführt. Das heißt, die Source-Elektrode des Ansteuertransistors DT wird auf die Referenzspannung VREF initialisiert.
Zweitens, wie in 14B gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Von, das der k-ten Scanleitung Sk für die zweite Zeitspanne t2+ zugeführt wird, eingeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-aus-Spannung Voff, das der k-ten Erfassungssignalleitung SEk für die zweite Zeitspanne t2+ zugeführt wird, ausgeschaltet.
Die dritte Erfassungsdatenspannung SVdata3 wird der Gate-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des ersten Schalttransistors ST1 für die zweite Zeitspanne t2+ zugeführt. Zusätzlich wird die Referenzspannung VREF nicht der Source-Elektrode des Ansteuertransistors DT zugeführt aufgrund des Ausschaltens des zweiten Schalters SW2 für die zweite Zeitspanne t2+.
Da die Spannungsdifferenz (Vgs = SVdata3 – VREF) zwischen der Gate-Elektrode und der Source-Elektrode des Ansteuertransistors DT größer ist als die Schwellenspannung Vth des Ansteuertransistors DT für die zweite Zeitspanne t2+, fließt in dem Ansteuertransistor DT ein Strom.
Indessen kann, falls das lichtemittierende Element EL für lange Zeit angesteuert wird, das lichtemittierende Element EL verschlechtert sein. Aus diesem Grund kann die Emissions-Leuchtdichte des lichtemittierenden Elements EL reduziert sein. Falls das lichtemittierende Element EL verschlechtert ist, steigt eine Ansteuerspannung des lichtemittierenden Elements EL an. Aus diesem Grund, obwohl die gleiche Datenspannung an die Gate-Elektrode des Ansteuertransistors DT angelegt ist, wie in 13 gezeigt ist, wird, falls das lichtemittierende Element EL verschlechtert ist, die Source-Spannung des Ansteuertransistors DT höher als bevor das lichtemittierende Element EL verschlechtert ist. Als ein Ergebnis wird die Spannung Vgs2 zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT, wenn das lichtemittierende Element EL verschlechtert ist, kleiner als die Spannung Vgs1 zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT bevor das lichtemittierende Element EL verschlechtert ist. In 13 sind die Gate-Spannung Vg und die Source-Spannung Vs des Ansteuertransistors DT bevor das lichtemittierende Element EL verschlechtert ist, als durchgezogene Linien gezeigt, und die Gate-Spannung Vg und die Source-Spannung Vs des Ansteuertransistors DT, nachdem das lichtemittierende Element EL verschlechtert ist, sind als gepunktete Linien gezeigt.
Drittens, wie in 14C gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-ein-Spannung Voff, das der k-ten Scanleitung Sk für die dritte Zeitspanne t3+ zugeführt wird, ausgeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die dritte Zeitspanne t3+ zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der ersten Logikpegelspannung V1 für die dritte Zeitspanne t3+ eingeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der zweiten Logikpegelspannung V2 für die dritte Zeitspanne t3+ ausgeschaltet.
Die Referenzspannung VREF wird von der Spannungsversorgungseinheit 80 der u-ten Referenzspannungsleitung Ru aufgrund des Einschaltens des ersten Schalters SW1 für die dritte Zeitspanne t3+ zugeführt. Die Referenzspannung VREF der u-ten Referenzspannungsleitung Ru wird der Source-Elektrode des Ansteuertransistors DT aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die dritte Zeitspanne t3+ zugeführt. Das heißt, die Source-Elektrode des Ansteuertransistors DT wird auf die Referenzspannung VREF initialisiert. Außerdem wird die Spannung Vgs zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT durch den Speicherkondensator Cst aufrechterhalten, die Gate-Spannung Vg des Ansteuertransistors DT kann so viel wie die variable Größe der Source-Spannung Vs des Ansteuertransistors DT erniedrigt werden, wie in 13 gezeigt ist.
Viertens, wie in 14D gezeigt ist, wird der erste Schalttransistor ST1 durch das k-te Scansignal SCANk mit der Gate-Aus-Spannung Voff, das der k-ten Scanleitung Sk für die vierte Zeitspanne t4+ zugeführt wird, ausgeschaltet. Der zweite Schalttransistor ST2 wird durch das k-te Erfassungssignal SENSk mit der Gate-ein-Spannung Von, das der k-ten Erfassungssignalleitung SEk für die vierte Zeitspanne t4+ zugeführt wird, eingeschaltet. Der erste Schalter SW1 wird durch das erste Schaltersteuersignal SCS1 mit der zweiten Logikpegelspannung V2 für die vierte Zeitspanne t4+ ausgeschaltet, und der zweite Schalter SW2 wird durch das zweite Schaltersteuersignal SCS2 mit der ersten Logikpegelspannung V1 für die vierte Zeitspanne t4+ eingeschaltet.
Im Ansteuertransistor DT fließt ein Strom in Übereinstimmung mit der Spannung Vgs zwischen der Gate- und der Source-Elektrode für die vierte Zeitspanne t4+, wodurch die Source-Spannung des Ansteuertransistors DT ansteigt. Die Spannung Vgs2 zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT ist jedoch, wenn das lichtemittierende Element EL verschlechtert ist, kleiner als die Spannung Vgs1 zwischen der Gate- und der Source-Elektrode des Ansteuertransistors DT, bevor das lichtemittierende Element EL verschlechtert ist. Deshalb ist, falls das lichtemittierende Element EL für die vierte Zeitspanne t4+ verschlechtert ist, die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT kleiner als die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT bevor das lichtemittierende Element EL verschlechtert ist. Beispielsweise, wie in 13 gezeigt ist, steigt die Source-Spannung Vs des Ansteuertransistors DT bevor das lichtemittierende Element EL verschlechtert ist, an, um ”VREF + β” zu erreichen, für die vierte Zeitspanne t4+, während die Source-Spannung Vs des Ansteuertransistors DT, wenn das lichtemittierende Element EL verschlechtert ist, ansteigen kann, um ”VREF + γ(β > γ)” für die vierte Zeitspanne t4+ zu erreichen.
Die u-te Referenzspannungsleitung Ru ist mit dem ADC 140 aufgrund des Einschaltens des zweiten Schalters SW2 für die vierte Zeitspanne t4+ verbunden. Die Source-Elektrode des Ansteuertransistors DT ist mit dem ADC 140 über die u-te Referenzspannungsleitung Ru aufgrund des Einschaltens des zweiten Schalttransistors ST2 für die vierte Zeitspanne t4+ verbunden. Deshalb kann der ADC 140 die Source-Spannung Vs des Ansteuertransistors DT, das heißt ”VREF + β” oder ”VREF + γ”, erfassen.
Indessen, da die Ansteuerspannung des lichtemittierenden Elements EL in der dritten Erfassungsbetriebsart ansteigt, wenn das lichtemittierende Element verschlechtert ist, steigt die Source-Spannung des Ansteuertransistors DT an, wodurch die Spannung Vgs zwischen der Gate- und der Source-Spannung des Ansteuertransistors DT kleiner wird. Falls die Spannung Vgs zwischen der Gate- und der Source-Spannung des Ansteuertransistors DT kleiner wird, wird die Anstiegsgröße der Source-Spannung Vs des Ansteuertransistors DT kleiner für die vierte Zeitspanne t4+. In diesem Fall, falls der Erfassungsspannungsbereich des ADC 140 in der dritten Erfassungsbetriebsart gleich demjenigen des ADC 140 in der zweiten Erfassungsbetriebsart ist, kann die Source-Spannung Vs des Ansteuertransistors DT, die in der dritten Erfassungsbetriebsart erfasst wird, den Erfassungsspannungsbereich des ADC 140 verlassen.
Beispielsweise kann die Referenzspannung VREF auf 0 V eingestellt sein, und der Erfassungsspannungsbereich des ADC 140 kann auf 0,5 V bis 3,5 V eingestellt sein, wie in 12 gezeigt ist.
Falls das lichtemittierende Element EL extrem verschlechtert ist, kann die Source-Spannung Vs des Ansteuertransistors DT, die für die vierte Zeitspanne t4+ in der zweiten Erfassungsbetriebsart erfasst wird, 0,5 V nicht übersteigen. In diesem Fall fühlt der ADC 140 die Source-Spannung Vs des Ansteuertransistors DT bei 0,5 V ab, was eine Untergrenze des Erfassungsspannungsbereichs ist, selbst wenn die Source-Spannung Vs des Ansteuertransistors DT kleiner als 0,5 V ist, wodurch die Verschlechterung des lichtemittierenden Elements EL normalerweise nicht kompensiert werden kann.
In dem Aspekt der vorliegenden Offenbarung ist jedoch, da die Source-Spannung Vs des Ansteuertransistors DT, die in der dritten Erfassungsbetriebsart erfasst wird, eine Spannung gleich der oder höher als die Referenzspannung VREF ist, eine Untergrenze des Erfassungsspannungsbereichs des ADC 140 in der dritten Erfassungsbetriebsart auf eine Spannung gleich der oder kleiner als die Referenzspannung VREF eingestellt. Als ein Ergebnis kann in dem Aspekt der vorliegenden Offenbarung verhindert werden, dass die Source-Spannung Vs des Ansteuertransistors DT den Erfassungsspannungsbereich des ADC 140 verlässt.
Genauer kann in dem Aspekt der vorliegenden Offenbarung der Erfassungsspannungsbereich des ADC 140 zwischen einer dritten Niederspannung VL3 gleich der oder kleiner als die Referenzspannung VREF und einer dritten Hochspannung VH3 höher als die Referenzspannung VREF in der dritten Erfassungsbetriebsart eingestellt sein. Der ADC 140 kann die dritte Niederspannung VL3 und die dritte Hochspannung VH3 aus der Spannungsversorgungseinheit 80 empfangen, um den Erfassungsspannungsbereich in der dritten Erfassungsbetriebsart einzustellen.
Beispielsweise, wie in den 12 und 15 gezeigt ist, sind die Referenzspannung VREF der dritten Erfassungsbetriebsart und die Referenzspannung VREF der zweiten Erfassungsbetriebsart im Wesentlichen einander gleich eingestellt, wobei die dritte Niederspannung VL3 gleich der Referenzspannung VREF der dritten Erfassungsbetriebsart eingestellt sein kann und die Referenzspannung VREF der zweiten Erfassungsbetriebsart so eingestellt sein kann, dass sie niedriger ist als die zweite Niederspannung VL2. Aus diesem Grund kann die dritte Niederspannung VL3 so eingestellt sein, dass sie niedriger ist als die zweite Niederspannung VL2, und die dritte Hochspannung VH3 kann so eingestellt sein, dass sie niedriger ist als die zweite Hochspannung VH2. Das heißt, um zu verhindern, dass die Source-Spannung Vs des Ansteuertransistors DT den Erfassungsspannungsbereich des ADC 140 in der dritten Erfassungsbetriebsart verlässt, können die dritte Nieder- und Hochspannung VL3 und VH3 von der zweiten Nieder- und Hochspannung VL2 und VH2 verschieden sein. In 15 sind die Referenzspannung VREF und die dritte Niederspannung VL3 in der dritten Erfassungsbetriebsart 0 V, sind jedoch nicht darauf beschränkt, und die dritte Hochspannung VH3 ist 3 V, ist jedoch nicht darauf beschränkt.
Alternativ, wie in den 12 und 16 gezeigt ist, ist die Referenzspannung VREF der dritten Erfassungsbetriebsart so eingestellt, dass sie höher ist als die Referenzspannung VREF der zweiten Erfassungsbetriebsart, und die dritte Niederspannung VL3 ist im Wesentlichen gleich der Referenzspannung VREF der dritten Erfassungsbetriebsart eingestellt, und die Referenzspannung VREF der zweiten Erfassungsbetriebsart kann so eingestellt sein kann, dass sie niedriger ist die zweite Niederspannung VL2. Aus diesem Grund kann die dritte Niederspannung VL3 auf eine Spannung eingestellt sein, die gleich der oder höher als die zweite Niederspannung VL2 ist, und die dritte Hochspannung VH3 kann auf eine Spannung eingestellt werden, die gleich der oder höher als die zweite Hochspannung VH2 ist. Das heißt, um zu verhindern, dass die Source-Spannung Vs des Ansteuertransistors DT den Erfassungsspannungsbereich des ADC 140 in der dritten Erfassungsbetriebsart verlässt, kann die Referenzspannung VREF der dritten Erfassungsbetriebsart so eingestellt sein, dass sie höher ist als die Referenzspannung VREF der zweiten Erfassungsbetriebsart. Außerdem, wie in den 9 und 12 gezeigt ist, kann, da die Referenzspannung VREF der ersten Erfassungsbetriebsart im Wesentlichen gleich der Referenzspannung VREF der zweiten Erfassungsbetriebsart ist, die Referenzspannung VREF der dritten Erfassungsbetriebsart so eingestellt sein, dass sie höher ist als die Referenzspannung VREF der zweiten Erfassungsbetriebsart. In 16 sind die Referenzspannung VREF und die dritte Niederspannung VL3 in der dritten Erfassungsbetriebsart 0,5 V, sind jedoch nicht darauf beschränkt, und die dritte Hochspannung VH3 ist 3,5 V, ist jedoch nicht darauf beschränkt.
Zusätzlich kann eine Differenz zwischen der Obergrenze und der Untergrenze des Erfassungsspannungsbereichs des ADC 140 in der ersten bis dritten Erfassungsbetriebsart gleich eingestellt sein. In den 9, 12, 15 und 16 ist die Differenz zwischen der Obergrenze und der Untergrenze des Erfassungsspannungsbereichs des ADC 140 3 V, ist jedoch nicht darauf beschränkt.
Wie vorstehend beschrieben ist gemäß dem Aspekt der vorliegenden Offenbarung, da die Source-Spannung des Ansteuertransistors, die in der Verschlechterungskompensationsbetriebsart zum Kompensieren der Verschlechterung des lichtemittierenden Elements erfasst wird, die Spannung gleich der oder größer als die Referenzspannung ist, die Untergrenze des Erfassungsspannungsbereichs des ADC in der Verschlechterungskompensationsbetriebsart auf die Spannung niedriger als die Referenzspannung eingestellt. Als ein Ergebnis kann in dem Aspekt der vorliegenden Offenbarung verhindert werden, dass die Source-Spannung des Ansteuertransistors den Erfassungsspannungsbereich des ADC verlässt.
Es ist für Fachleute offensichtlich, dass verschiedene Modifikationen und Variationen an der vorliegenden Offenbarung vorgenommen werden können, ohne vom Schutzbereich der Offenbarungen abzuweichen. Somit ist beabsichtigt, dass die vorliegende Offenbarung die Modifikationen und Variationen dieser Offenbarung abdeckt, vorausgesetzt sie fallen in den Schutzbereich der beigefügten Ansprüche und ihrer Äquivalente.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2016-0126487 [0001]

Claims

Lichtemittierende Anzeigevorrichtung, die umfasst: eine Anzeigetafel (10), die mit Datenleitungen (Dm), Scanleitungen (Sn) und Referenzspannungsleitungen (Rp) verbunden ist und mit Pixeln (P) versehen ist, wobei jedes Pixel (P) ein lichtemittierendes Element (EL) enthält; einen Analog/Digital-Umsetzer, im folgenden ADC, (140), der Spannungen, die aus den Pixeln (P) über die Referenzspannungsleitungen (Rp) erfasst werden, in Erfassungsdaten (SD) umsetzt; und eine Spannungsversorgungseinheit (80), die eine Referenzspannung (VREF) den Referenzspannungsleitungen (Rp) zuführt und eine dritte Niederspannung (VL3) und eine dritte Hochspannung (VH3) dem ADC (140) in einer Verschlechterungskompensationsbetriebsart zum Kompensieren der Verschlechterung des lichtemittierenden Elements (EL) zuführt, wobei die Referenzspannung (VREF) in der Verschlechterungskompensationsbetriebsart gleich der oder höher als die dritte Niederspannung (VL3) ist.
Lichtemittierende Anzeigevorrichtung nach Anspruch 1, wobei die Spannungsversorgungseinheit (80) eine zweite Niederspannung (VL2) und eine zweite Hochspannung (VH2) dem ADC (140) in einer Beweglichkeitskompensationsbetriebsart zum Kompensieren der Elektronenbeweglichkeit eines Ansteuertransistors (DT) jedes Pixels (P) zuführt.
Lichtemittierende Anzeigevorrichtung nach Anspruch 2, wobei die dritte Niederspannung (VL3) niedriger ist als die zweite Niederspannung (VL2) und die dritte Hochspannung (VH3) niedriger ist als die zweite Hochspannung (VH2).
Lichtemittierende Anzeigevorrichtung nach Anspruch 2 oder 3, wobei die Referenzspannung (VREF) in der Verschlechterungskompensationsbetriebsart höher ist als eine Referenzspannung (VREF) in der Beweglichkeitskompensationsbetriebsart.
Lichtemittierende Anzeigevorrichtung nach einem der vorhergehenden Ansprüche, wobei die Spannungsversorgungseinheit (80) eine erste Niederspannung (VL1) und eine erste Hochspannung (VH1) dem ADC (140) in einer Schwellenspannungskompensationsbetriebsart zum Kompensieren einer Schwellenspannung des Ansteuertransistors (DT) jedes Pixels (P) zuführt.
Lichtemittierende Anzeigevorrichtung nach Anspruch 5, wobei die Referenzspannung (VREF) in der Verschlechterungskompensationsbetriebsart höher ist als eine Referenzspannung (VREF) in der Schwellenspannungskompensationsbetriebsart.
Lichtemittierende Anzeigevorrichtung nach Anspruch 5 oder 6, wobei die erste Niederspannung (VL1) höher ist als die zweite Niederspannung (VL2) und die erste Niederspannung (VL1) höher ist als die dritte Niederspannung (VL3), vorzugsweise eine Spannungsdifferenz zwischen der ersten Hochspannung (VH1) und der ersten Niederspannung (VL1) gleich einer Spannungsdifferenz zwischen der zweiten Hochspannung (VH2) und der zweiten Niederspannung (VL2) und/oder einer Spannungsdifferenz zwischen der dritten Hochspannung (VH3) und der dritten Niederspannung (VL3) ist; und/oder die erste Hochspannung (VH1) höher ist als die zweite Hochspannung (VH2), und die dritte Hochspannung (VH3) niedriger ist als die zweite Hochspannung (VH2).
Lichtemittierende Anzeigevorrichtung nach einem der vorhergehenden Ansprüche, wobei die Referenzspannung (VREF) in der Verschlechterungskompensationsbetriebsart niedriger ist als die dritte Hochspannung (VH3).
Verfahren zum Ansteuern einer lichtemittierenden Anzeigevorrichtung, die eine Anzeigetafel (10), die mit Datenleitungen (Dm), Scanleitungen (Sn) und Referenzspannungsleitungen (Rp) verbunden ist und mit Pixeln (P) versehen ist, umfasst, wobei jedes Pixel (P) ein lichtemittierendes Element (EL) umfasst, wobei das Verfahren umfasst: Zuführen einer Referenzspannung (VREF) zu den Referenzspannungsleitungen (Rp); und Erfassen von Spannungen in dem Pixel (P) zwischen einer ersten Niederspannung (VL1) und einer ersten Hochspannung (VH1) über die Referenzspannungsleitungen (Rp) in einer Verschlechterungskompensationsbetriebsart zum Kompensieren einer Verschlechterung des lichtemittierenden Elements (EL) und Ausgeben von Erfassungsdaten SD), wobei die Referenzspannung (VREF) in der Verschlechterungskompensationsbetriebsart gleich der oder niedriger als die erste Niederspannung (VL1) ist.
Verfahren zum Ansteuern der lichtemittierenden Anzeigevorrichtung nach Anspruch 9, das ferner umfasst: Erfassen anderer Spannungen in dem Pixel (P) zwischen einer zweiten Niederspannung (VL2) und einer zweiten Hochspannung (VH2) über die Referenzspannungsleitungen (Rp) in einer Beweglichkeitskompensationsbetriebsart zum Kompensieren der Elektronenbeweglichkeit eines Ansteuertransistors (DT) jedes Pixels (P); und Ausgeben von Erfassungsdaten.
Verfahren zum Ansteuern der lichtemittierenden Anzeigevorrichtung nach Anspruch 10, das ferner umfasst: Erfassen anderer Spannungen in dem Pixel (P) zwischen einer dritten Niederspannung (VL3) und einer dritten Hochspannung (VH3) über die Referenzspannungsleitungen (Rp) in einer Schwellenspannungskompensationsbetriebsart zum Kompensieren einer Schwellenspannung des Ansteuertransistors (DT) jedes Pixels (P); und Ausgeben von Erfassungsdaten.