DE102017102475B4 - Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement - Google Patents

Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement Download PDF

Info

Publication number
DE102017102475B4
DE102017102475B4 DE102017102475.1A DE102017102475A DE102017102475B4 DE 102017102475 B4 DE102017102475 B4 DE 102017102475B4 DE 102017102475 A DE102017102475 A DE 102017102475A DE 102017102475 B4 DE102017102475 B4 DE 102017102475B4
Authority
DE
Germany
Prior art keywords
storage element
capacitor
substantially constant
terminal
detection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017102475.1A
Other languages
English (en)
Other versions
DE102017102475A1 (de
Inventor
Giacomo Curatolo
Thomas Kern
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017102475A1 publication Critical patent/DE102017102475A1/de
Application granted granted Critical
Publication of DE102017102475B4 publication Critical patent/DE102017102475B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067Single-ended amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006Current
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06Sense amplifier related aspects
    • G11C2207/063Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

Schaltung, die Folgendes umfasst:ein Speicherelement (110, 210, 310), das zwischen zwei Versorgungsschienen gekoppelt ist und dazwischen eine volle Spannung aufweist; undeine Detektionseinheit (120, 220, 320), die mit dem Speicherelement (110, 210, 310) gekoppelt ist und konfiguriert ist, eine im Wesentlichen konstante Vorspannung des Speicherelements (110, 210, 310) aufrechtzuerhalten, während sie gleichzeitig den Stromfluss durch das Speicherelement (110, 210, 310) detektiert.

Description

  • Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf eine Schaltung, die ein Speicherelement umfasst, und insbesondere auf eine Schaltung, die ein Speicherelement und eine Detektionseinheit, die einen Stromfluss durch das Speicherelement detektiert, umfasst.
  • DE 102 38 307 A1 betrifft eine Halbleiterspeichervorrichtung zum Lesen von Daten basierend auf einer Speicherzelle, durch die während eines Zugriffs Strom fließt.
  • US 2009/0303796 A1 betrifft eine Halbleiterspeichervorrichtung, insbesondere ein Erfassungsschema einer hochintegrierten Speichervorrichtung.
  • US 2011/0299319 A1 betrifft eine nichtflüchtige Halbleiterspeichervorrichtung.
  • Das Lesen aus einem eingebetteten Speicherelement ist eine energieintensive Operation, weil Schaltungselemente mit maximaler Geschwindigkeit arbeiten. Als eine Konsequenz ist die verfügbare interne Spannung während einer Leseoperation niedriger als während anderer Operationen. Außerdem erfordern hohe Rechnungsleistung und Algorithmuskomplexität weniger Zugriffszeit, jedoch mehr Speicher, der für Code und Daten verfügbar ist. Diese beiden Anforderungen sind widersprüchlich, da ein größeres Speicherfeld eine höhere Zeitkonstante und deshalb eine längere Zeitspanne, um gespeicherte Informationen abzurufen, impliziert.
  • Die unabhängigen Ansprüche definieren die Erfindung in verschiedenen Aspekten. Die abhängigen Ansprüche benennen Ausführungsformen gemäß der Erfindung in verschiedenen Aspekten.
  • Nachstehend werden beispielhafte Ausführungsformen mit Bezug auf die Zeichnungen beschrieben. Zuerst werden die Zeichnungen kurz beschrieben.
    • 1A stellt eine Speicherelementstatusdetektionsschaltung in Übereinstimmung mit der Offenbarung dar.
    • 1B stellt ein Diagramm dar, das der Speicherelementstatusdetektionsschaltung von 1A entspricht.
    • 2A stellt eine Speicherelementstatusdetektionsschaltung in Übereinstimmung mit der Offenbarung dar.
    • 2B stellt ein Diagramm dar, das der Speicherelementstatusdetektionsschaltung von 2A entspricht.
    • 3A stellt eine Speicherelementstatusdetektionsschaltung in Übereinstimmung mit der Offenbarung dar.
    • 3B stellt ein Diagramm dar, das der Speicherelementstatusdetektionsschaltung von 3A entspricht.
    • 4 stellt ein Diagramm dar, das den Speicherelementstatusdetektionsschaltungen einer der 1A, 2A und 3A entspricht.
    • 5 stellt einen Ablaufplan eines Verfahrens in Übereinstimmung mit der Offenbarung dar.
  • Als Nächstes werden Aspekte der Erfindung allgemein beschrieben. Die vorliegende Offenbarung richtet sich auf eine Schaltung, die ein Speicherelement, das zwischen zwei Versorgungsleisten gekoppelt ist und eine volle Spannung dazwischen aufweist, und eine Detektionseinheit, die mit dem Speicherelement gekoppelt ist und konfiguriert ist, eine im Wesentlichen konstante Vorspannung des Speicherelements aufrechtzuerhalten, während sie gleichzeitig den Stromfluss durch das Speicherelement detektiert, aufweist.
  • Die Detektionseinheit hält unveränderte Vorspannungsbedingungen über dem Speicherelement aufrecht, während sie gleichzeitig Informationen aus dem Strom, der durch das Speicherelement fließt, extrahiert und diesen Strom in ein entsprechendes digitales Signal umsetzt. Die Detektionseinheit dieser Offenbarung ist darin vorteilhaft, dass sie mit einer niedrigsten möglichen Spannung arbeitet, das heißt der Spannung, die für die Gleichstrom-Vorspannung (DC-Vorspannung) des Speicherelements verwendet wird, Flexibilität für das Auswählen des Vorspannungszustands des Speicherelements erlaubt und Informationen, die in dem Speicherelement gespeichert sind, extrahiert, während sie unnötige zeitaufwändige Übergänge vermeidet. Ferner kann das Speicherelement in einem Fall einer Niederspannungsanwendung eine volle Schiene-zu-Schiene-Spannung aufweisen, falls Spannungsreserve benötigt wird, oder in einem Fall, wenn es ausreichende oder zu viel Spannung aufweist, der Vorspannungszustand spezifiziert sein kann.
  • In einigen Ausführungsformen ist die Detektionseinheit ferner konfiguriert, die im Wesentlichen konstante Vorspannung des Speicherelements aufrechtzuerhalten, während sie gleichzeitig den detektierten Stromfluss in ein entsprechendes Ausgangssignal transformiert.
  • In einigen Ausführungsformen ist die Detektionseinheit konfiguriert, die im Wesentlichen konstante Vorspannung des Speicherelements aufrechtzuerhalten durch im Wesentlichen Konstanthalten wenigstens eines Anschlusszugangspunkts des Speicherelements. In einigen Ausführungsformen ist die Detektionseinheit konfiguriert, die im Wesentlichen konstante Vorspannung des Speicherelements durch im Wesentlichen Konstanthalten mehrerer Anschlusszugangspunkte des Speicherelements aufrechtzuerhalten.
  • In einigen Ausführungsformen umfasst die Detektionseinheit einen Kondensator, der einen ersten Anschluss aufweist, der mit einem Anschlusszugangspunkt des Speicherelements gekoppelt ist und konfiguriert ist, die Detektionseinheit von dem Speicherelement zu entkoppeln; wobei die Detektionseinheit ferner eine Steuereinheit umfasst, die mit einem zweiten Anschluss des Kondensators gekoppelt ist und konfiguriert ist, eine Spannung wenigstens eines aus den Anschlusszugangspunkten des Speicherelements im Wesentlichen konstant zu halten; und wobei die Detektionseinheit einen Signalumsetzer umfasst, der mit dem zweiten Anschluss des Kondensators gekoppelt ist und konfiguriert ist, detektierte Spannung in ein entsprechendes Ausgangssignal zu transformieren. In einigen Ausführungsformen ist der Signalumsetzer ein Analog/Digital-Umsetzer, der konfiguriert ist, detektierte Spannung in ein digitales Ausgangssignal zu transformieren.
  • In einigen Ausführungsformen umfasst die Detektionseinheit ferner eine Vorspannungseinheit, die konfiguriert ist, den zweiten Anschluss des Kondensators mit Gleichstrom vorzuspannen.
  • In einigen Ausführungsformen ist die Detektionseinheit konfiguriert, den Stromfluss durch das Speicherelement in einen festen Strom und einen gesteuerten Differenzstrom, der eine Differenz zwischen dem Stromfluss durch das Speicherelement und dem festen Strom ist, aufzuteilen.
  • In einigen Ausführungsformen umfasst die Detektionseinheit einen ersten Zweig, der einen ersten Kondensator umfasst, der einen ersten und einen zweiten Anschluss aufweist, und eine Feststromquelle, die mit dem zweiten Anschluss des ersten Kondensators gekoppelt ist. Ferner umfasst die Detektionseinheit einen zweiten Zweig, der einen zweiten Kondensator, der einen ersten und einen zweiten Anschluss aufweist, eine Steuereinheit, die zwischen den ersten und den zweiten Anschluss des zweiten Kondensators gekoppelt ist und konfiguriert ist, eine Spannung wenigstens eines der Anschlusszugangspunkte des Speicherelements im Wesentlichen konstant zu halten, und einen Signalumsetzer, der mit dem zweiten Anschluss des zweiten Kondensators gekoppelt ist und konfiguriert ist, die detektierte Spannung in das Ausgangssignal zu transformieren, umfasst. In einigen Ausführungsformen ist der Signalumsetzer ein Analog/Digital-Umsetzer, der konfiguriert ist, die detektierte Spannung in ein digitales Ausgangssignal zu transformieren.
  • In einigen Ausführungsformen umfasst die Schaltung ferner eine Vorspannungseinheit, die konfiguriert ist, den zweiten Anschluss des zweiten Kondensators mit Gleichstrom vorzuspannen.
  • Jetzt werden beispielhafte Ausführungsformen mit Bezug auf die Zeichnungen beschrieben.
  • 1A stellt eine Speicherelementstatusdetektionsschaltung 100A in Übereinstimmung mit der Offenbarung dar.
  • Die Speicherelementstatusdetektionsschaltung 100A umfasst ein Speicherelement 110, das mit einer Detektionseinheit 120 gekoppelt ist. Das Speicherelement 110 weist Anschlusszugangspunkte A und B auf. Der Speicherelementstrom I kann in jeder Richtung fließen, das heißt von dem Speicherelement 110 zu der Detektionseinheit 120 oder in der umgekehrten Richtung. Das Speicherelement 110 ist zwischen zwei Versorgungsschienen gekoppelt und weist dazwischen eine volle Spannung auf.
  • Die Detektionseinheit 120 weist einen Eingangsanschluss In und einen Ausgangsanschluss Out auf. Die Detektionseinheit 120 ist konfiguriert, eine im Wesentlichen konstante Vorspannung des Speicherelements 110 aufrechtzuerhalten, während sie gleichzeitig Stromfluss I durch das Speicherelement 110 detektiert und den detektierten Stromfluss I in ein entsprechendes Ausgangssignal transformiert. Die Detektionseinheit 120 hält die im Wesentlichen konstante Vorspannung durch Begrenzen der angelegten Spannungen an dem Speicherelementanschlusszugangspunkten A und/oder B aufrecht. Eine „im Wesentlichen konstante“ Vorspannung des Speicherelements 110 bedeutet, dass die Vorspannung ausreichend ist, um einen Status des Speicherelements 110 nicht zu ändern, mit anderen Worten, natürliche Fluktuationen der Schaltung 100A zu berücksichtigen. Eine natürliche Fluktuation könnte beispielsweise der Spannungsabfall der Metallleitungen sein, die erforderlich sind, um die Speicherzellen mit der externen peripheren Schaltungsanordnung zu verbinden.
  • 1B stellt ein Diagramm 100B dar, das der Speicherelementstatusdetektionsschaltung 100A von 1A entspricht.
  • In diesem Beispiel von Diagramm 100B weist der Anschlusszugangspunkt A eine Spannung auf, die höher ist als die des Anschlusszugangspunkts B, obwohl die Offenbarung in dieser Hinsicht nicht beschränkt ist. I ist der Strom durch den Eingangsanschluss In der Detektionseinheit 120. Die Initialisierungsphase bringt, wie bekannt ist, ein nicht selektiertes Speicherelement 110, das anfänglich eine niedrige Vorspannung aufweist, in ein Zielvorspannungsschema, um ein Lesen während einer Detektionsphase auszuführen. Während der Detektionsphase hält die Detektionseinheit 120 eine im Wesentlichen konstante Vorspannung des Speicherelements 110 durch Begrenzen der angelegten Spannungen an den Speicherelementanschlusszugangspunkten A und/oder B aufrecht.
  • 2A stellt eine Speicherelementstatusdetektionsschaltung 200A in Übereinstimmung mit der Offenbarung dar. 2B stellt ein Diagramm 200B dar, das der Speicherelementstatusdetektionsschaltung 200A von 2A entspricht.
  • Die Speicherelementstatusdetektionsschaltung 200A umfasst ein Speicherelement 210 und eine Detektionseinheit 220. Das Speicherelement 210 und die Detektionseinheit 220 entsprechen dem Speicherelement 110 bzw. der Detektionseinheit 120 von 1A. Es ist angenommen, dass das Speicherelement 110 in eine Matrix eingebettet ist, wo der Ausgabeparallelismus über einen Multiplexer auf der Bitleitungsseite und einen Selektionsmechanismus auf der Wortleitungsseite reduziert ist, um das Speicherelement 110 zu auszuwählen oder zu adressieren.
  • Die Detektionseinheit 220 umfasst einen Kondensator CAC , eine Steuereinheit und einen Signalumsetzer A2D. Eine Vorspannungseinheit ist ein optionales Element, das nachstehend mit Bezug auf 4 beschrieben ist.
  • Der Kondensator CAC weist einen ersten Anschluss am Knoten In auf, der mit dem Anschlusszugangspunkt B des Speicherelements 210 gekoppelt ist, und ist konfiguriert, die Detektionseinheit 220 von dem Speicherelement 210 gleichstromtechnisch (DC) zu entkoppeln. Der Speicherelementstrom I fließt zu dem Kondensator CAC , um eine AC-Kopplung zu implementieren, und wird mit einer Geschwindigkeit geladen, die von dem Speicherelementstrom I und dem Kapazitätswert des Kondensators CAC abhängt. Die Detektionseinheit 220 ist somit vollständig von einem statischen Spannungspegel des Anschlusszugangspunkts B entkoppelt.
  • Die Steuereinheit ist mit einem zweiten Anschluss des Kondensators CAC am Knoten B INT gekoppelt und ist konfiguriert, eine Spannung wenigstens eines Anschlusszugangspunkts B des Speicherelements 210'2 im Wesentlichen konstant zu halten. Die Steuereinheit passt den Knoten B INT auf die Spannung an, die notwendig ist, um den Knoten B konstant zu halten. Der Spannungspegel wird wie in 2B angegeben verringert. Die Steigung von B_INT hängt von dem Stromwert ab und nimmt ab nach der Initialisierungsphase wie die mit B INT gekennzeichnete gestrichelte Gerade, so dass am Ende der Initialisierungsphase der Knoten B INT die Referenzspannung Vref erreicht.
  • Während der Detektionsphase, falls die Spannung am Knoten B INT, die durch die durchgezogenen Linien angegeben ist, die Referenzspannung, die durch die gestrichelte Linie angegeben ist, kreuzt, dann ändert sich das Speicherelement von 1 auf 0 oder von 0 auf 1. Beispielsweise ist in 2B 100 mV (I = α) oberhalb der Referenzspannung und kann einen niedrigen Speicherelementstrom I angeben, der als eine gespeicherte 0 definiert sein kann. Außerdem ist 200 mV (I = 2α) unterhalb der Referenzspannung und kann einen hohen Speicherelementstrom I angeben, der als eine gespeicherte 1 definiert sein kann. Diese Steuereinheit unterscheidet sich von früheren Steuereinheiten darin, dass sie nicht Teil des Speicherelementsignalisierungspfads ist, der Spannungsreserve verbraucht, stattdessen ist sie Teil eines zusätzlichen Pfads.
  • Während der Detektionsphase wird der Vorspannungszustand des Anschlusszugangspunkts B aufrechterhalten durch Erzwingen einer Spannung auf dem Kondensatoranschluss CAC am Knoten B_INT, was zu einer konstant abnehmenden/zunehmenden absoluten Spannung des Kondensators ohne eine Änderung der Spannung an dem Anschlusszugangspunkt B führt. Der Knoten B INT ist der Abfühlknoten und variiert abhängig von dem Speicherelementstrom I. Die Steuereinheit stellt sicher, dass der Anschlusszugangspunkt B während der Detektionsphase an einem konstanten Pegel gekappt ist.
  • Es ist nicht notwendig, während der Initialisierungsphase darauf zu warten, dass die Spannung am Knoten B_INT eine spezifische Referenzspannung, das heißt eine Versorgungsschienenspannung, erreicht. Die Speicherelementstatusdetektionsschaltung 200A kann an einer anderen Referenzspannung, die konstant gehalten wird, immer noch richtig funktionieren.
  • Der Signalumsetzer A2D ist mit dem zweiten Anschluss des Kondensators CAC am Knoten B_INT gekoppelt und ist konfiguriert, den detektierten Spannungspegel von B INT durch Vergleichen des B_INT-Pegels mit der Referenzspannung Vref zu transformieren und ein entsprechendes Signal auszugeben. Der Signalumsetzer A2D kann ein Analog/Digital-Umsetzer sein, der konfiguriert ist, den detektierten Spannungspegel B INT in ein digitales Ausgangssignal zu transformieren. Strom, der durch den Kondensator CAC in eine Spannung umgesetzt wird, wird in die entsprechenden digitalen Informationen des Speicherelements 210 verarbeitet. Keine zusätzliche Spannung, die an die Anschlusszugangspunkte A und B angelegt wird, ist in dem Signalpfad notwendig, und dadurch wird der interne Spannungsbereich begrenzt auf denjenigen, der durch das Speicherelement 120 benötigt wird und Flexibilität auf den Anschlusszugangspunkt-Vorspannungszuständen ermöglicht.
  • Zu einer geeigneten Zeit sollte ein Triggersignal erzeugt werden, wie z. B. ein Latch-Impuls, um die Spannung des Knotens B_INT mit einer Referenzspannung zu vergleichen, um einen Wert des Speicherelements 210 zu bestimmen.
  • 3A stellt eine Speicherelementstatusdetektionsschaltung 300A in Übereinstimmung mit der Offenbarung dar. 3B stellt ein Diagramm 300B dar, das der Speicherelementstatusdetektionsschaltung 300A von 3A entspricht.
  • Die Speicherelementstatusdetektionsschaltung 300A umfasst ein Speicherelement 310 und eine Detektionseinheit 320. Das Speicherelement 310 und die Detektionseinheit 320 entsprechen dem Speicherelement 110 bzw. der Detektionseinheit 120 von 1A.
  • Die Detektionseinheit 320 umfasst einen ersten Zweig und einen zweiten Zweig. Der erste Zweig umfasst einen ersten Kondensator CAC1 , der einen ersten und einen zweiten Anschluss aufweist, und eine feste Stromquelle IFIX , die mit dem zweiten Anschluss des ersten Kondensators CAC1 gekoppelt ist. Der zweite Zweig umfasst einen zweiten Kondensator CAC2 , der einen ersten und einen zweiten Anschluss aufweist, eine Steuereinheit, die zwischen den ersten und den zweiten Anschluss des zweiten Kondensators CAC2 gekoppelt ist, einen Signalumsetzer A2D, der mit dem zweiten Anschluss des zweiten Kondensators CAC2 gekoppelt ist, und optional eine Vorspannungseinheit, die nachstehend mit Bezug auf 4 beschrieben ist. Der Signalumsetzer A2D ist konfiguriert, den detektierten Spannungspegel von B_INT in das Ausgangssignal zu transformieren. Das Signalumsetzer A2D kann ein Analog/Digital-Umsetzer sein, der konfiguriert ist, den Spannungspegel B INT in ein digitales Ausgangssignal zu transformieren.
  • Wie die Detektionseinheit 220 von 2A ist die Detektionseinheit 320 konfiguriert, eine Spannung wenigstens eines der Anschlusszugangspunkte A und/oder B des Speicherelements 310 im Wesentlichen konstant zu halten.
  • In der Ausführungsform von 3A ist der Kondensator CAC von 2A in zwei Kondensatoren CAC1 und CAC2 aufgespalten, um den Stromfluss I des Speicherelements 310 in einen festen Strom IFIX (Referenzstrom) und einen gesteuerten Differenzstrom IDIFF zu teilen. Insbesondere ist ein erster Kondensator CAC1 konfiguriert, einen festen Strom IFIX aus dem Anschlusszugangspunkt B abzusenken. Ein zweiter Kondensator CAC2 ist konfiguriert, den Anschlusszugangspunkt B zu halten durch Senken/Erzwingen des verbleibenden benötigten Stroms. Der zweite Kondensator CAC2 fühlt einen Differenzstrom IDIFF zwischen dem Speicherelementstrom I und einem Referenzstrom IFIX ab und entwickelt ein Differenzsignal, das basierend auf dem Vorzeichen (positiv oder negativ) ein Kennzeichen des Status des Speicherelements 310 ist. Die Steuereinheit 320 arbeitet somit um einen begrenzten Strombereich um den Referenzstrom IFIX , in Gegensatz zu der Steuereinheit 220 von 2A, die über einen gesamten Strombereich des Speicherelements 210 arbeitet. Um einen Inhalt des Speicherelements 310 zu bestimmen, ist es nur notwendig zu wissen, ob der Speicherelementstrom I höher ist als der fest Strom IFIX (I - IFIX > 0) oder niedriger ist als der feste Strom IFIX (I - IFIX < 0), wie in 3B gezeigt ist. Der Betrag. um den der Speicherelementstrom I oberhalb oder unterhalb des festen Stroms IFIX ist, ist nicht wichtig für Abfühltoleranz und Robustheit.
  • 4 stellt ein Diagramm 400 dar, das den Speicherelementstatusdetektionsschaltungen 100A, 200A, 300A einer der 1A, 2A und 3A entspricht.
  • Eine Vorspannungseinheit kann zu irgendeinem aus den Detektionselementen 120, 220, 320 der 1A, 2A bzw. 3A hinzugefügt sein und ist in jeder aus den 2A und 3A unter Verwendung eines gestrichelten Rahmens gezeigt. Die Vorspannungseinheit ist konfiguriert, den zweiten Anschluss des Kondensators (CAC , 2A, und C AC2 in 3A) am Knoten B_INT direkt vorzuspannen. Die Vorspannung des Knotens B INT wird während der Initialisierungsphase vorgenommen, so dass der Signalumsetzer A2D und die Steuerschaltung einen minimalen Versatz und/oder optimale dynamische Eigenschaften erfahren.
  • Der Knoten B INT wird auf eine Schwellenspannung VTH der Detektionseinheit 120, 220, 320 vorgespannt. Die Detektionseinheit 120, 220, 320 unterscheidet, ob der Speicherelementstrom I höher oder niedriger ist als ein Referenzstrom und kompensiert außerdem die Fehlanpassung des Detektionselements 120, 220, 320.
  • 5 stellt einen Ablaufplan 500 eines Verfahrens in Übereinstimmung mit der Offenbarung dar.
  • In Schritt 510 wird eine im Wesentlichen konstante Vorspannung des Speicherelements 110, 210, 310 aufrechterhalten. Diese im Wesentlichen konstante Vorspannung wird durch im Wesentlichen Konstanthalten wenigstens eines Anschlusszugangspunkts A und/oder B des Speicherelements 110, 210, 310 aufrechterhalten.
  • In Schritt 520 wird, während die im Wesentlichen konstante Vorspannung des Speicherelements 110, 210, 310 aufrechterhalten wird, der Stromfluss I durch das Speicherelement 110, 210, 310 detektiert. Das Speicherelement 110, 210, 310 ist zwischen zwei Versorgungsschienen gekoppelt und weist dazwischen eine volle Spannung auf.
  • In Schritt 530 wird, während die im Wesentlichen konstante Vorspannung des Speicherelements 110, 210, 310 aufrechterhalten wird, der detektierte Stromfluss I gleichzeitig in ein entsprechendes Ausgangssignal transformiert.
  • Das Speicherelement 110, 210, 310 kann irgendein nichtflüchtiges Speicherelement sein wie z. B. SRAM, MRAM, DRAM, Flash, „Floating-Gate“, BCRAM usw. Allgemeiner kann das Speicherelement 110, 210, 310 irgendein Speicherelement sein, wo das Signal ein Strom ist.
  • Die/der spezifisch Spannung, Strom und Zeitwerte, die in den Figuren gezeigt sind, sind lediglich Beispiele, um die Beschreibung zu unterstützen. Die Offenbarung ist nicht auf diese spezifischen Werte beschränkt.

Claims (17)

  1. Schaltung, die Folgendes umfasst: ein Speicherelement (110, 210, 310), das zwischen zwei Versorgungsschienen gekoppelt ist und dazwischen eine volle Spannung aufweist; und eine Detektionseinheit (120, 220, 320), die mit dem Speicherelement (110, 210, 310) gekoppelt ist und konfiguriert ist, eine im Wesentlichen konstante Vorspannung des Speicherelements (110, 210, 310) aufrechtzuerhalten, während sie gleichzeitig den Stromfluss durch das Speicherelement (110, 210, 310) detektiert.
  2. Schaltung nach Anspruch 1, wobei die Detektionseinheit (120, 220, 320) ferner konfiguriert ist, die im Wesentlichen konstante Vorspannung des Speicherelements (110, 210, 310) aufrechtzuerhalten, während sie gleichzeitig den detektierten Stromfluss in ein entsprechendes Ausgangssignal transformiert.
  3. Schaltung nach Anspruch 1 oder 2, wobei die Detektionseinheit (120, 220, 320) konfiguriert ist, die im Wesentlichen konstante Vorspannung des Speicherelements (110, 210, 310) durch im Wesentlichen Konstanthalten wenigstens eines Anschlusszugangspunkts des Speicherelements (110, 210, 310) aufrechtzuerhalten.
  4. Schaltung nach einem der Ansprüche 1 bis 3, wobei die Detektionseinheit (120, 220, 320) konfiguriert ist, die im Wesentlichen konstante Vorspannung des Speicherelements (110, 210, 310) durch im Wesentlichen Konstanthalten von mehreren Anschlusszugangspunkten des Speicherelements (110, 210, 310) aufrechtzuerhalten.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei die Detektionseinheit (120, 220, 320) Folgendes umfasst: einen Kondensator, der einen ersten Anschluss aufweist, der mit einem Anschlusszugangspunkt des Speicherelements (110, 210, 310) gekoppelt ist und konfiguriert ist, die Detektionseinheit (120, 220, 320) von dem Speicherelement (110, 210, 310) zu entkoppeln; eine Steuereinheit, die mit einem zweiten Anschluss des Kondensators gekoppelt ist und konfiguriert ist, eine Spannung wenigstens eines aus dem Anschlusszugangspunkt des Speicherelements (110, 210, 310) im Wesentlichen konstant zu halten; und einen Signalumsetzer, der mit dem zweiten Anschluss des Kondensators gekoppelt ist und konfiguriert ist, detektierte Spannung in ein entsprechendes Ausgangssignal zu transformieren.
  6. Schaltung nach Anspruch 5, wobei der Signalumsetzer ein Analog/Digital-Umsetzer ist, der konfiguriert ist, detektierte Spannung in ein digitales Ausgangssignal zu transformieren.
  7. Schaltung nach Anspruch 5 oder 6, die ferner Folgendes umfasst: eine Vorspannungseinheit, die konfiguriert ist, den zweiten Anschluss des Kondensators mit Gleichstrom vorzuspannen.
  8. Schaltung nach einem der Ansprüche 1 bis 7, wobei die Detektionseinheit (120, 220, 320) konfiguriert ist, den Stromfluss durch das Speicherelement (110, 210, 310) in einen festen Strom und einen gesteuerten Differenzstrom, der eine Differenz zwischen dem Stromfluss durch das Speicherelement und dem festen Strom ist, aufzuteilen.
  9. Schaltung nach einem der Ansprüche 1 bis 8, wobei die Detektionseinheit (120, 220, 320) Folgendes umfasst: einen ersten Zweig, der Folgendes umfasst: einen ersten Kondensator, der einen ersten und einen zweiten Anschluss aufweist; und eine feste Stromquelle, die mit dem zweiten Anschluss des ersten Kondensators gekoppelt ist; und einen zweiten Zweig, der Folgendes umfasst: einen zweiten Kondensator, der einen ersten und einen zweiten Anschluss aufweist; eine Steuereinheit, die zwischen dem ersten und dem zweiten Anschluss des zweiten Kondensators gekoppelt ist und konfiguriert ist, eine Spannung wenigstens eines aus den Anschlusszugangspunkten des Speicherelements (110, 210, 310) im Wesentlichen konstant zu halten; und einen Signalumsetzer, der mit dem zweiten Anschluss des zweiten Kondensators gekoppelt ist und konfiguriert ist, detektierte Spannung in das Ausgangssignal zu transformieren.
  10. Schaltung nach Anspruch 9, wobei der Signalumsetzer ein Analog/Digital-Umsetzer ist, der konfiguriert ist, die detektierte Spannung in ein digitales Ausgangssignal zu transformieren.
  11. Schaltung nach Anspruch 9 oder 10, die ferner Folgendes umfasst: eine Vorspannungseinheit, die konfiguriert ist, den zweiten Anschluss des zweiten Kondensators mit Gleichstrom vorzuspannen.
  12. Verfahren zum Lesen eines Speicherelements, wobei das Verfahren Folgendes umfasst: Aufrechterhalten einer im Wesentlichen konstanten Vorspannung des Speicherelements (510); und gleichzeitiges Detektieren von Stromfluss durch das Speicherelement (520), wobei das Speicherelement zwischen zwei Versorgungsschienen gekoppelt ist und dazwischen eine volle Spannung aufweist.
  13. Verfahren nach Anspruch 12, das ferner Folgendes umfasst: Aufrechterhalten der im Wesentlichen konstanten Vorspannung des Speicherelements, während gleichzeitig der detektierte Stromfluss in ein entsprechendes Ausgangssignal transformiert wird (530).
  14. Verfahren nach Anspruch 12 oder 13, wobei das Aufrechterhalten der im Wesentlichen konstanten Vorspannung des Speicherelements Folgendes umfasst: im Wesentlichen Konstanthalten wenigstens eines Anschlusszugangspunkts des Speicherelements.
  15. Verfahren nach einem der Ansprüche 12 bis 14, das ferner Folgendes umfasst: Transformieren des detektierten Stromflusses in das Ausgangssignal.
  16. Verfahren nach einem der Ansprüche 12 bis 15, das ferner Folgendes umfasst: direktes Vorspannen eines Abfühlknotens des detektierten Stromflusses.
  17. Verfahren nach einem der Ansprüche 12 bis 16, das ferner Folgendes umfasst: Aufteilen des Stromflusses des Speicherelements in einen festen Strom und einen gesteuerten Differenzstrom, der eine Differenz zwischen dem Stromfluss durch das Speicherelement und dem festen Strom ist.
DE102017102475.1A 2016-02-08 2017-02-08 Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement Active DE102017102475B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/018,264 2016-02-08
US15/018,264 US9672941B1 (en) 2016-02-08 2016-02-08 Memory element status detection

Publications (2)

Publication Number Publication Date
DE102017102475A1 DE102017102475A1 (de) 2017-08-10
DE102017102475B4 true DE102017102475B4 (de) 2021-09-02

Family

ID=58778614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017102475.1A Active DE102017102475B4 (de) 2016-02-08 2017-02-08 Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement

Country Status (3)

Country Link
US (1) US9672941B1 (de)
JP (1) JP6336151B2 (de)
DE (1) DE102017102475B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017203455A1 (de) * 2016-03-02 2017-09-07 Infineon Technologies Ag Übergangsüberwachung bei resistivem Speicher
US10446214B1 (en) 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238307A1 (de) 2001-12-03 2003-06-18 Mitsubishi Electric Corp Halbleiterspeichervorrichtung zum Lesen von Daten basierend auf einer Speicherzelle, durch die während eines Zugriffs Strom fließt
US20090303796A1 (en) 2008-06-04 2009-12-10 Kabushiki Kaisha Toshiba Semiconductor memory device
US20110299319A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524572T2 (de) * 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置
JP4720912B2 (ja) * 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238307A1 (de) 2001-12-03 2003-06-18 Mitsubishi Electric Corp Halbleiterspeichervorrichtung zum Lesen von Daten basierend auf einer Speicherzelle, durch die während eines Zugriffs Strom fließt
US20090303796A1 (en) 2008-06-04 2009-12-10 Kabushiki Kaisha Toshiba Semiconductor memory device
US20110299319A1 (en) 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device

Also Published As

Publication number Publication date
DE102017102475A1 (de) 2017-08-10
JP2017142876A (ja) 2017-08-17
JP6336151B2 (ja) 2018-06-06
US9672941B1 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
DE102005001852B4 (de) Speicherkarte mit nichtflüchtigem Speicher
DE102018121983A1 (de) Resistive Speichervorrichtung mit Referenzzelle und Betriebsverfahren dafür
DE102017102475B4 (de) Schaltung mit einem Speicherelement und Leseverfahren für ein Speicherelement
DE69937559T2 (de) Nicht-flüchtige Speicher mit Erkennung von Kurzschlüssen zwischen Wortleitungen
DE102005061375B4 (de) NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE102019110351B4 (de) Low-dropout-linearregler mit intern kompensiertem effektivem reihenwiderstand
EP2597931A2 (de) Treiberschaltung und zugehörige Fehlererkennungsschaltung und Verfahren hierfür
DE102018124093A1 (de) Speichervorrichtung und betriebsverfahren derselben
DE4407732A1 (de) Nicht-flüchtiger Halbleiterspeicher mit Nand-Logik Zellenstruktur
DE10303702A1 (de) Magnetische Dünnfilmspeichervorrichtung mit einem von einer Mehrzahl von Zellen gemeinsam genutzten Zugriffselement
DE112018000425T5 (de) Schaltungen zur ableitung von versorgungsspannung von einer anordnung in einem abgeschaltetem zustand
DE102006036147B4 (de) Zeilendecoder und zugehöriges Halbleiterspeicherbauelement
DE102011013529B4 (de) Leistungsversorgungs-Auswahleinrichtung und Verfahren zum Minimieren eines Einschaltstroms in einer Leistungsversorgungs-Auswahleinrichtung und Leistungsversorgungs-Auswahlsystem
DE102020105749A1 (de) Neuartiges on-chip-stromversorgungsregelungssystem fürmram-operationen
DE60129786T2 (de) Verfahren und Schaltung zum dynamischen Auslesen einer Speicherzelle, insbesondere einer nichtflüchtigen Multibitspeicherzelle
DE202012103007U1 (de) Leseverstärker mit Offsetstrom-Einspeisung
DE202012103019U1 (de) Strommodus-Leseverstärker zum schnellen Lesen
DE102018110477A1 (de) Sensorvorspannungsschaltung zur verbesserten Rauschleistungsfähigkeit
DE10361719B4 (de) Drain-Pumpe für Flash-Speicher
DE2360378A1 (de) Speicherzelle
EP0635838B1 (de) Spannungserzeugungsschaltung
DE112016004316T5 (de) Kommunikationsknoten
DE112004002930T5 (de) Halbleiterbauelement und Verfahren zum Erzeugen eines Fühlersignals
DE102004060710B4 (de) Speicherzellenfolgen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: VON LIERES BRACHMANN SCHULZE PATENTANWAELTE, DE

Representative=s name: VON LIERES BRACHMANN SCHULZE PATENTANWAELTE IN, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G11C0005140000

Ipc: G11C0007060000

R018 Grant decision by examination section/examining division
R020 Patent grant now final