DE102017101536A1 - Verfahren zum Selektieren von Halbleiterchips - Google Patents

Verfahren zum Selektieren von Halbleiterchips Download PDF

Info

Publication number
DE102017101536A1
DE102017101536A1 DE102017101536.1A DE102017101536A DE102017101536A1 DE 102017101536 A1 DE102017101536 A1 DE 102017101536A1 DE 102017101536 A DE102017101536 A DE 102017101536A DE 102017101536 A1 DE102017101536 A1 DE 102017101536A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
connection
weakened
carrier
carrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017101536.1A
Other languages
English (en)
Other versions
DE102017101536B4 (de
Inventor
Daniel Richter
Gunnar Petersen
Konrad Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017101536.1A priority Critical patent/DE102017101536B4/de
Priority to US16/468,324 priority patent/US11257705B2/en
Priority to CN201880008750.XA priority patent/CN110352478B/zh
Priority to PCT/EP2018/051747 priority patent/WO2018138162A1/de
Publication of DE102017101536A1 publication Critical patent/DE102017101536A1/de
Application granted granted Critical
Publication of DE102017101536B4 publication Critical patent/DE102017101536B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zum Selektieren von Halbleiterchips (100), bei demA) die Halbleiterchips (100) in einem Verbund (10) bereitgestellt werden,B) eine stoffschlüssige, mechanische erste Verbindung zwischen den Halbleiterchips (100) und einer Trägerfolie (500) erzeugt wird,C) die Halbleiterchips (100) vereinzelt werden, wobei die Trägerfolie (500) die Halbleiterchips (100) nach dem Vereinzeln mechanisch miteinander verbindet,D) die erste Verbindung zwischen manchen vereinzelten Halbleiterchips (100) und der Trägerfolie (500) selektiv geschwächt wird,E) die Halbleiterchips (100), deren erste Verbindung selektiv geschwächt ist, von der Trägerfolie (500) entfernt werden.

Description

  • Es wird ein Verfahren zum Selektieren von Halbleiterchips angegeben.
  • Eine zu lösende Aufgabe besteht unter anderem darin, ein Verfahren anzugeben, mit dem Halbleiterchips besonders effizient selektiert werden können.
  • Bei den Halbleiterchips handelt es sich beispielsweise um optoelektronische Halbleiterchips, die dazu eingerichtet sind, elektromagnetische Strahlung zu empfangen und/oder zu emittieren. Es kann sich bei den Halbleiterchips beispielsweise um Leuchtdiodenchips, um Laserdiodenchips oder um Fotodiodenchips handeln.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden in einem Verfahrensschritt A) die Halbleiterchips in einem Verbund bereitgestellt. Die Halbleiterchips stehen in mechanischer Verbindung miteinander. Beispielsweise sind die Halbleiterchips in einem gemeinsamen Herstellungsverfahren hergestellt worden. Insbesondere umfassen die Halbleiterchips eine Halbleiterschichtenfolge, welche mittels eines Epitaxieverfahrens auf einem gemeinsamen Substrat hergestellt ist. Beispielsweise umfasst der Verbund das Substrat, auf dem die Halbleiterchips hergestellt worden sind. Alternativ sind die Halbleiterchips auf einen Träger aufgebracht und von dem Substrat auf welchem die Halbleiterchips hergestellt sind abgelöst. Die Halbleiterchips sind in dem Verbund in einer lateralen Ebene nebeneinander angeordnet. Beispielsweise sind die Halbleiterchips entlang den Linien eines regelmäßigen Gitters, beispielsweise eines Rechteckgitters, insbesondere eines Hexagonalgitters, angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird bei einem Verfahrensschritt B) eine erste Verbindung zwischen den Halbleiterchips und einer Trägerfolie erzeugt. Bei der ersten Verbindung handelt es sich insbesondere um eine stoffschlüssige und mechanische Verbindung. Eine mechanische Verbindung ist eine Verbindung, durch welche zwei Verbindungspartner mechanisch miteinander gekoppelt werden, sodass die relative Beweglichkeit von zwei Teilen zueinander in zumindest einer Raumrichtung eingeschränkt ist. Insbesondere ist die relative Beweglichkeit zwischen den Halbleiterchips und der Trägerfolie in allen Raumrichtungen zueinander eingeschränkt, sodass die Trägerfolie und die Halbleiterchips in keiner Raumrichtung relativ zueinander beweg werden können. Eine stoffschlüssige Verbindung ist eine Verbindung bei der zwei Verbindungspartner durch atomare oder molekulare Kräfte zusammengehalten werden. Beispielsweise handelt es sich bei der stoffschlüssigen Verbindung um eine Klebeverbindung.
  • Die Trägerfolie wird auf einer Hauptfläche des Verbunds angeordnet. Beispielsweise ist der Verbund von der Trägerfolie vollständig überdeckt. Die erste Verbindung zwischen den Halbleiterchips und der Trägerfolie kann mittels eines Verbindungsmittels erzeugt werden. Beispielsweise handelt es sich bei dem Verbindungsmittel um einen Klebstoff, insbesondere um einen UV-sensitiven Klebstoff. Die durch den UV-sensitiven Klebstoff vermittelte erste Verbindung kann durch Bestrahlung des Klebstoffs mit UV-Strahlung geschwächt oder gestärkt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden die Halbleiterchips in einem Verfahrensschritt C) vereinzelt, wobei die Trägerfolie die Halbleiterchips nach dem Vereinzeln mechanisch miteinander verbindet. Beispielsweise werden die Halbleiterchips mittels eines Sägeprozesses und/oder mittels eines Ätzprozesses von einer der Trägerfolie abgewandten Seite aus vereinzelt. Insbesondere wird die Trägerfolie bei dem Vereinzeln der Halbleiterchips nicht durchtrennt, sodass die vereinzelten Halbleiterchips über die Trägerfolie miteinander mechanisch gekoppelt sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird in einem Verfahrensschritt D) die stoffschlüssige erste Verbindung zwischen manchen vereinzelten Halbleiterchips und der Trägerfolie selektiv geschwächt. Beispielsweise wird die mechanische Verbindung zwischen dem Verbindungsmittel und den Halbleiterchips und/oder zwischen dem Verbindungsmittel und der Trägerfolie geschwächt. Eine geschwächte erste Verbindung weist eine geringere mechanische Stabilität als eine nicht geschwächte erste Verbindung auf. Insbesondere kann die erste Verbindung derart geschwächt werden, dass keine stoffschlüssige Verbindung zwischen dem Halbleiterchip und der Trägerfolie besteht. Beispielsweise liegen die Halbleiterchips, deren erste Verbindung geschwächt ist, lose auf der Trägerfolie auf. Auf jeden Fall ist die Kraft, die benötigt wird, um einen Halbleiterchip von der Trägerfolie zu lösen bei einer geschwächten ersten Verbindung kleiner als bei einer nicht geschwächten ersten Verbindung. Das Schwächen der ersten Verbindung kann dabei auch dadurch erfolgen, dass die erste Verbindung für die anderen Halbleiterchips, deren erste Verbindung nicht geschwächt sein soll, gestärkt wird. Die erste Verbindung ist für die manchen Halbleiterchips relativ zu der ersten Verbindung für die anderen Halbleiterchips geschwächt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden in einem Verfahrensschritt E) die Halbleiterchips, deren stoffschlüssige erste Verbindung selektiv geschwächt ist, von der Trägerfolie entfernt. Beispielsweise werden die Halbleiterchips in einem gemeinsamen Verfahrensschritt, insbesondere gleichzeitig, von der Trägerfolie entfernt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips, umfasst das Verfahren die folgenden Verfahrensschritte:
    1. A) die Halbleiterchips in einem Verbund bereitgestellt werden,
    2. B) eine stoffschlüssige, mechanische erste Verbindung zwischen den Halbleiterchips und einer Trägerfolie erzeugt wird,
    3. C) die Halbleiterchips vereinzelt werden, wobei die Trägerfolie die Halbleiterchips nach dem Vereinzeln mechanisch miteinander verbindet,
    4. D) die erste Verbindung zwischen manchen vereinzelten Halbleiterchips und der Trägerfolie selektiv geschwächt wird, und
    5. E) die Halbleiterchips, deren erste Verbindung selektiv geschwächt ist, von der Trägerfolie entfernt werden.
  • Bei dem hier beschriebenen Verfahren zum Selektieren von Halbleiterchips liegen dabei unter anderem die folgenden Überlegungen zugrunde. Um Halbleiterchips, zum Beispiel LED-Chips, welche sich beispielsweise in einem gemeinsamen Verbund befinden, zu selektieren, werden die Halbleiterchips nacheinander ausgewählt und beispielsweise mittels eines Pick-&-Place-Verfahrens aus dem Verbund entfernt. Bei diesem Vorgehen werden die Halbleiterchips nacheinander selektiert, was einen hohen Zeitaufwand für dieses Vorgehen erfordert.
  • Das hier beschriebene Verfahren zum Selektieren von Halbleiterchips macht nun unter anderem von der Idee Gebrauch, die Selektion der Halbleiterchips parallel durchzuführen. Die Halbleiterchips sind beispielsweise mittels eines Verbindungsmittels stoffschlüssig mit einer Trägerfolie verbunden. Die stoffschlüssige erste Verbindung zwischen den zu selektierenden Halbleiterchips und der Trägerfolie wird beispielsweise mittels UV-Strahlung selektiv geschwächt. In einem weiteren Verfahrensschritt werden die zu selektierenden Halbleiterchips in einem gemeinsamen Verfahrensschritt aus dem Verbund der Halbleiterchips entfernt. Vorteilhafterweise kann mittels des parallelen Selektierens der Halbleiterchips der Kosten- und Zeitaufwand reduziert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie und den manchen Halbleiterchips mittels UV-Strahlung selektiv geschwächt. Insbesondere sind bei einer relativen Schwächung der ersten Verbindungen, erste Verbindungen die nicht mit UV-Strahlung bestrahlt sind im Vergleich zu ersten Verbindungen nachdem diese mit UV-Strahlung bestrahlt sind geschwächt.
  • Beispielsweise sind die Halbleiterchips mittels eines UV-sensitiven Verbindungsmittels stoffschlüssig mit der Trägerfolie verbunden. Beispielsweise handelt es sich bei dem Verbindungsmittel um einen Klebstoff, welcher unter UV-Einstrahlung verändert wird, sodass der Klebstoff seine Haltekraft verliert oder die Haltekraft zumindest reduziert wird. Zum Beispiel handelt es sich bei der Trägerfolie um das UV-sensitive Klebeband Adwill D 175 des Herstellers Lintec.
  • Vorteilhafterweise kann mittels gezielter Belichtung der Trägerfolie die erste Verbindung zu den zu selektierenden Chips verringert werden. Insbesondere werden Bereiche, in denen die zu selektierenden Halbleiterchips mit der Trägerfolie stoffschlüssig verbunden sind, nur teilweise mit UV-Strahlung belichtet, sodass die erste Verbindung zwischen den zu selektierenden Halbleiterchips und der Trägerfolie jeweils nur in einem Teilbereich geschwächt ist. Vorteilhafterweise ermöglicht die Schwächung der ersten stoffschlüssigen Verbindung zwischen den Halbleiterchips und der Trägerfolie mittels UV-Strahlung die erste Verbindung besonders präzise in vorgegebenen Bereichen zu schwächen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird die erste Verbindung zwischen der Trägerfolie und einer Vielzahl von Halbleiterchips in einem einzigen Verfahrensschritt selektiv geschwächt. Beispielsweise wird die erste Verbindung mittels Belichtens mit UV-Strahlung geschwächt. Insbesondere wird zum Belichten ein UV-Laser verwendet. Bei der Verwendung eines UV-Lasers zum Belichten der Verbindungen können die ersten Verbindungen sequenziell in einem gemeinsamen Verfahrensschritt geschwächt werden. Alternativ wird ein digitaler Spiegelchip (DMD-Chip) mit einer UV-Lichtquelle verwendet. Mittels des digitalen Spiegelchips wird die elektromagnetische Strahlung der UV-Lichtquelle selektiv auf Bereiche gerichtet, in denen die Trägerfolie stoffschlüssig mit den zu selektierenden Halbleiterchips verbunden ist. Bei der Verwendung eines digitalen Spiegelchips mit einer UV-Lichtquelle können die ersten Verbindungen in einem gemeinsamen Prozessschritt, zeitgleich geschwächt werden. Vorteilhafterweise kann so die stoffschlüssige Verbindung besonders zeitsparend mit hoher Auflösung in lateraler Ebene geschwächt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie und den Halbleiterchips abhängig von elektro-optischen und/oder elektrischen Eigenschaften der Halbleiterchips geschwächt. Beispielsweise weisen die Halbleiterchips, deren stoffschlüssige Verbindung zu der Trägerfolie in einem einzigen Verfahrensschritt geschwächt wird, innerhalb eines Toleranzbereichs, einen gemeinsamen Farbort auf. Insbesondere weisen die Halbleiterchips, deren Verbindung zu der Trägerfolie in einem einzigen Verfahrensschritt geschwächt wird, innerhalb eines Toleranzbereichs, eine gleiche Stromspannungskennlinie auf. Vorteilhafterweise werden so Halbleiterchips, die innerhalb eines vorgebbaren und wählbaren Toleranzbereichs einen gleichen Farbort aufweisen oder gleich elektrisch angesteuert werden können, da sie gleiche elektro-optische und/oder elektrische Eigenschaften aufweisen, selektiert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird im Verfahrensschritt D) die Verbindung zwischen der Trägerfolie und den Halbleiterchips abhängig von der räumlichen Anordnung der Halbleiterchips in dem Verbund geschwächt. Beispielsweise wird die stoffschlüssige Verbindung zwischen den Halbleiterchips und der Trägerfolie unabhängig von den elektro-optischen und/oder elektrischen Eigenschaften der einzelnen Halbleiterchips lokal geschwächt. Beispielsweise wird die mechanische Verbindung zwischen der Trägerfolie und den Halbleiterchips in Form eines Schachbrettmusters geschwächt. Dabei wird die mechanische Verbindung zwischen den Halbleiterchips und der Trägerfolie alternierend geschwächt, sodass die mechanische Verbindung zwischen jedem zweiten Halbleiterchip und der Trägerfolie geschwächt ist. Insbesondere ist jeder Halbleiterchip, dessen Verbindung zu der Trägerfolie geschwächt ist, benachbart zu Halbleiterchips, deren mechanische Verbindung zu der Trägerfolie nicht geschwächt ist, angeordnet. Insbesondere wird mittels einer Schwächung der ersten Verbindung, abhängig von der räumlichen Anordnung der Halbeiterchips im Verbund, eine gezielte Anordnung der Halbleiterchips, die in Verfahrensschritt E) von der Trägerfolie entfernt werden und/oder der Halbleiterchips die auf der Trägerfolie verbleiben, erzielt. Vorteilhafterweise erleichtert eine gezielte räumliche Anordnung der Halbleiterchips deren Weiterverarbeitung, da auf diese Weise die Abstände zwischen den Halbleiterchips in einfacher Weise vergrößert werden können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden die Halbleiterchips in Verfahrensschritten E) abhängig von ihrer räumlichen Anordnung entfernt, sodass der Abstand zwischen benachbarten Halbleiterchips, die auf der Trägerfolie verbleiben und/oder benachbarten Halbleiterchips, die von der Trägerfolie entfernt werden, zumindest 50 µm, insbesondere zumindest 100 µm, beträgt. Beispielsweise weisen die Halbleiterchips in der Draufsicht auf eine Hauptfläche eine rechteckige Kontur von Kanten auf, wobei die Kanten die Hauptfläche der Halbleiterchips in lateraler Richtung begrenzen. Die Kanten weisen eine maximale Länge von 200 µm, insbesondere von 100 µm auf. Beispielsweise wird die mechanische Verbindung zwischen den Halbleiterchips und der Trägerfolie in Form eines Schachbrettmusters geschwächt. Nach dem selektiven Entfernen der Halbleiterchips, deren mechanische Verbindung zur Trägerfolie geschwächt wurde, beträgt somit der Abstand zwischen den Halbleiterchips, welche auf der Trägerfolie verbleiben, zumindest 200 µm, insbesondere zumindest 100 µm. Vorteilhafterweise wird der Abstand zwischen den Halbleiterchips, die auf der Trägerfolie verbleiben, so gewählt, dass die Halbleiterchips besonders einfach weiterverarbeitet werden können. Beispielsweise kann ein Leadframe auf den auf der Trägerfolie verbleibenden Halbleiterchips angeordnet werden, ohne dass der Leadframe einen weiteren benachbarten Halbleiterchip, welcher auf der Trägerfolie angeordnet ist, überdeckt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird vor dem selektiven Schwächen der ersten Verbindung zwischen den Halbleiterchips und der Trägerfolie eine Karte erstellt, wobei die Karte die elektro-optischen und/oder elektrischen Eigenschaften der Halbleiterchips und deren Position im Verbund als Daten umfasst und die Verbindung zwischen den Halbleiterchips und der Trägerfolie abhängig von den Daten der Karte geschwächt wird. Beispielsweise findet vor dem Schwächen der ersten Verbindung zwischen den Halbleiterchips und der Trägerfolie ein Verfahrensschritt statt, bei dem die elektrischen und/oder elektro-optischen Eigenschaften der Halbleiterchips gemessen werden. Bei diesem Verfahrensschritt werden die bei der Messung erhaltenen Eigenschaften und die Position des Halbleiterchips im Verbund einander zugeordnet. Beispielsweise werden die Halbleiterchips zur Charakterisierung ihrer elektro-optischen und/oder elektrischen Eigenschaften elektrisch kontaktiert und bestromt. Beispielsweise wird dabei eine Eigenschaft der von den Halbleiterchips emittierten elektromagnetischen Strahlung gemessen. Vorteilhafterweise ermöglicht die Verwendung einer Karte, die die elektro-optischen und/oder elektrischen Eigenschaften der Halbleiterchips und deren Position im Verbund als Daten umfasst, die Selektierung der Halbleiterchips aus dem Verbund abhängig von einer Eigenschaft, welche zuvor festgelegt wurde.
  • Gemäß zumindest einer ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden die Verfahrensschritte D) und E) mehrfach hintereinander alternierend durchgeführt. Beispielsweise werden bei mehrfacher Durchführung des Verfahrensschritts, bei dem die mechanische Verbindung zwischen Halbleiterchips und der Trägerfolie geschwächt wird, die Verbindung zwischen den Halbleiterchips und der Trägerfolie abhängig von unterschiedlichen Auswahlkriterien geschwächt. Insbesondere werden die Halbleiterchips bei einem ersten Durchführen der Verfahrensschritte D) und E) abhängig von einer ersten Eigenschaft selektiert und anschließend werden bei einem zweiten Durchführen die Verfahrensschritte D) und E) die Halbleiterchips abhängig von einer zweiten Eigenschaft selektiert. Vorteilhafterweise können mehrere Auswahlkriterien miteinander kombiniert werden, anhand derer die Halbleiterchips selektiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden die Halbleiterchips im Verfahrensschritt E) mittels Ansaugens von der Trägerfolie entfernt. Beispielsweise werden die Halbleiterchips an eine Platte, welche eine Vielzahl von Öffnungen aufweist, durch die Luft gesaugt wird, angesaugt. Diese Platte wird auf der der Trägerfolie abgewandten Seite der Halbleiterchips angeordnet, sodass die Halbleiterchips aufgrund des Unterdrucks in den Öffnungen der Platte an der Platte haften und mit dieser von der Trägerfolie abgehoben werden können. Beispielsweise handelt es sich bei der Platte um einen Vakuum-Chuck.
  • Die Verwendung einer solchen Platte ermöglicht ein zeitsparendes und zuverlässiges Abheben der Halbleiterchips, deren mechanische Verbindung zu der Trägerfolie geschwächt ist. Insbesondere werden mittels des Ansaugens alle Halbleiterchips, deren mechanische Verbindungen zu der Trägerfolie geschwächt sind, gleichzeitig von der Trägerfolie entfernt. Insbesondere ist der Unterdruck, mittels dem die Halbleiterchips an die Platte angesaugt werden einstellbar. Somit ist die Kraft mit der die Halbleiterchips von der Trägerfolie entfernt werden einstellbar. Beispielsweise kann die Kraft zwischen den Halbleiterchips und der Platte geringer als die Haltekraft der ersten Verbindung gewählt werden. Vorteilhafterweise werden somit besonders zuverlässig ausschließlich Halbleiterchips von der Trägerfolie entfernt, deren erste Verbindung zur Trägerfolie zuvor geschwächt wurde.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips werden folgende Verfahrensschritte innerhalb Verfahrensschritts E) zum Entfernen der Halbleiterchips von der Trägerfolie durchgeführt:
    • Anordnen einer Klebefolie auf der der Trägerfolie abgewandten Seite der Halbleiterchips, sodass die Klebefolie eine stoffschlüssige, mechanische zweite Verbindung mit den Halbleiterchips eingeht, wobei
    • die erste Verbindung zwischen Halbleiterchips und Trägerfolie stärker als die zweite Verbindung zwischen Halbleiterchips und Klebefolie ist, wenn die erste Verbindung nicht geschwächt wurde, und
    • die erste Verbindung zwischen Halbleiterchips und Trägerfolie schwächer als die zweite stoffschlüssige Verbindung zwischen Halbleiterchips und Klebefolie ist, wenn die erste Verbindung geschwächt wurde,
      • - Entfernen der Klebefolie, wobei Halbleiterchips, deren erste Verbindung zu der Trägerfolie geschwächt ist, von der Trägerfolie entfernt werden.
  • Mittels eines derartigen Vorgehens zum selektiven Entfernen der Halbleiterchips von der Trägerfolie werden die Halbleiterchips, welche von der Trägerfolie entfernt werden, erneut auf einer Folie, nämlich der Klebefolie, angeordnet. Die Klebefolie ist beispielsweise mit einem Polymermaterial gebildet. Insbesondere umfasst die Klebefolie ein weiteres Verbindungsmittel, mittels dem eine zweite Verbindung zwischen den Halbleiterchips und der Klebefolie erzeugt wird. Vorteilhafterweise können die Halbleiterchips, wenn sie auf einer Folie angeordnet sind, besonders gut weiterverarbeitet werden.
  • Weiter kann das Verfahren zum Selektieren der Halbleiterchips, insbesondere die Verfahrensschritte D) und E), erneut auf die nun auf der Klebefolie angeordneten Halbleiterchips angewandt werden. Beispielsweise umfasst die Klebefolie ein weiteres Verbindungsmittel, mittels dem die Halbleiterchips und die Klebefolie über eine zweite Verbindung miteinander verbunden werden. Insbesondere ist das weitere Verbindungsmittel UV-sensitiv, sodass die zweite Verbindung mittels Belichtens des weiteren Verbindungsmittels selektiv geschwächt werden kann. Bei der erneuten Anwendung des Verfahrens können die Halbleiterchips abhängig von einer anderen Eigenschaft als bei der ersten Durchführung des Verfahrens selektiert werden. Beispielsweise können zunächst Halbleiterchips abhängig von ihrer Position im Verbund mittels einer Klebefolie von der Trägerfolie entfernt werden. Anschließend können die Halbleiterchips mittels einer weiteren Klebefolie oder einer Platte mit Öffnungen, abhängig von ihren elektrischen und/oder optoelektronischen Eigenschaften, von der Klebefolie entfernt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Selektieren von Halbleiterchips wird der Abstand zwischen benachbarten Halbleiterchips mittels Dehnens der Trägerfolie und/oder der Klebefolie vergrößert. Beispielsweise werden die Trägerfolie und/oder die Klebefolie in ihrer Haupterstreckungsebene in zumindest einer Richtung gedehnt, sodass der Abstand zwischen benachbarten Halbleiterchips vergrößert wird. Beispielsweise erleichtert dies die Anordnung eines Kontaktelements, zum Beispiel einer Elektrode oder eines Leadframes auf den einzelnen Halbleiterchips, ohne dass das Kontaktelement weitere benachbarte Halbleiterchips überdeckt. Darüber hinaus kann durch das Dehnen der Trägerfolie oder der Klebefolie die erste und/oder die zweite Verbindung geschwächt werden, sodass die Halbleiterchips vereinfach von der Trägerfolie und/oder der Trägerfolie abgelöst werden können. Vorteilhafterweise vereinfacht eine Vergrößerung des Abstands zwischen benachbarten Halbleiterchips die Weiterverarbeitung der Halbleiterchips.
  • Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens zum Selektieren von Halbleiterchips ergeben sich aus den folgenden, im Zusammenhang mit den Figuren dargestellten Ausführungsbeispielen.
  • Es zeigt die 1A eine Draufsicht auf einen Verbund 10 von Halbleiterchips 100 welche bei dem Verfahren zum Selektieren von Halbleiterchips bereitgestellt wird.
  • Es zeigen die 1B, 1C, 1D, 1E, 2A, 2B, 3A und 3B Verfahrensschritte von Ausführungsbeispielen eines hier beschriebenen Verfahrens zum Selektieren von Halbleiterchips anhand einer schematischen Schnittdarstellung der prozessierten Halbleiterchips 100.
  • Es zeigen die 4, 5A und 5B eine schematische Draufsicht auf eine Vielzahl von Halbleiterchips 100, auf die Ausführungsbeispiele eines hier beschriebenen Verfahrens zum Selektieren von Halbleiterchips angewandt werden.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Die 1A zeigt eine schematische Draufsicht eines Verbunds 10 von Halbleiterchips 100, welcher bei dem Verfahren zum Selektieren von Halbleiterchips in einem Verfahrensschritt A) bereitgestellt wird gemäß eines ersten Ausführungsbeispiels. Der Verbund 10 umfasst beispielsweise ein Substrat, auf dem die Halbleiterchips 100, beispielsweise in einem Epitaxieverfahren, hergestellt sind. Alternativ kann der Verbund 10 von Halbleiterchips 100 einen elektrisch leitenden Träger umfassen, auf dem die Halbleiterchips 100 angeordnet sind, wobei das Substrat auf dem die Halbleiterchips 100 hergestellt sind entfernt wurde. Die Halbleiterchips 100 sind in einer gemeinsamen lateralen Ebene beabstandet zueinander angeordnet. Beispielsweise sind die Halbleiterchips 100 an den Gitterpunkten eines regelmäßigen rechteckigen Gitters in einer Ebene angeordnet.
  • Die 1B zeigt eine schematische Schnittansicht des Verbunds 10 von Halbleiterchips 100 aus 1A gemäß eines ersten Ausführungsbeispiels. Die gestrichelte Linie AA in 1A markiert eine Schnittebene, entlang welcher die folgenden Schnittansichten dargestellt sind. Die Halbleiterchips sind mechanisch fest miteinander verbunden. Beispielsweise umfassen die Halbleiterchips einen gemeinsamen Halbleiterschichtenstapel, über welchen die Halbleiterchips mechanisch miteinander verbunden sind. Insbesondere ist der Halbleiterschichtenstapel zum Empfang oder zur Emission elektromagnetischer Strahlung eingerichtet.
  • Die 1C zeigt in einer schematischen Schnittdarstellung den Verbund 10 von Halbleiterchips 100 aus 1B bei der Durchführung eines Verfahrensschritts B) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines ersten Ausführungsbeispiels. In diesem Verfahrensschritt wird eine Trägerfolie 500 auf einer Hauptfläche der Halbleiterchips 100, welche sich im Verbund 10 befinden, angeordnet. Mittels eines Verbindungsmittels 501 wird eine erste Verbindung erzeugt, welche den Verbund 10 von Halbleiterchips 100 stoffschlüssig mechanisch fest mit der Trägerfolie 500 verbindet. Bei der Trägerfolie handelt es sich beispielsweise um eine Polymerfolie, welche für elektromagnetische Strahlung, insbesondere UV-Strahlung, zumindest teilweise transparent ist. Das Verbindungsmittel 501 steht in direktem Kontakt zu dem Verbund 10 und der Trägerfolie 500.
  • Die 1D zeigt in einer schematischen Schnittdarstellung die Halbleiterchips 100 aus 1C nach der Durchführung eines Verfahrensschritts C) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines ersten Ausführungsbeispiels. Bei dem Verfahrensschritt wurden die Halbleiterchips 100 vereinzelt. Bei dem Vereinzeln wurde der Verbund 10 der Halbleiterchips 100 entlang der Trennlinie T durchtrennt. Insbesondere ist der Verbund 10 entlang der Trennlinien T vollständig durchtrennt. Beispielsweise sind die Halbleiterchips 100 mittels eines Sägeprozesses und/oder eines Ätzprozesses vereinzelt. Die vereinzelten Halbleiterchips 100 sind über die Trägerfolie 500 mechanisch miteinander gekoppelt. Insbesondere sind die Halbleiterchips 100 ausschließlich über die Trägerfolie 500 miteinander mechanisch verbunden.
  • Die 1E zeigt in einer schematischen Schnittdarstellung die Hableiterchips 100 aus 1D bei der Durchführung eines Verfahrensschritts D) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines ersten Ausführungsbeispiels. In dem Verfahrensschritt wird die Schicht des Verbindungsmittels 501 von der den Halbleiterchips 100 abgewandten Seite der Trägerfolie 500 mit elektromagnetischer Strahlung L bestrahlt. Insbesondere werden nur ausgewählte Bereiche des Verbindungsmittels 501 von der den Halbleiterchips abgewandten Seite her bestrahlt. Beispielsweise wird zum Bestrahlen des Verbindungsmittels 501 Laserstrahlung auf die zu bestrahlenden Bereiche gerichtet. Alternativ wird ein Spiegel-Array (Englisch auch „Digital Mirror Device“) verwendet, um die elektromagnetische Strahlung L gezielt auf Bereiche des Verbindungsmittels 501 zu richten. Insbesondere umfasst die elektromagnetische Strahlung L UV-Strahlung.
  • In belichteten Bereichen 502, in denen das Verbindungsmittel 501 mit elektromagnetischer Strahlung L belichtet wurde, ist die erste Verbindung zwischen Halbleiterchips 100 und Trägerfolie 500 geschwächt. In den belichteten Bereichen 502 ist die erste Verbindung schwächer als in Bereichen des Verbindungsmittels 501, in denen das Verbindungsmittel 501 nicht belichtet wurde. Insbesondere kann die erste Verbindung zwischen der Trägerfolie 500 und den Halbleiterchips 100 in den belichteten Bereichen 502 derart geschwächt sein, dass die erste Verbindung vollständig gelöst ist.
  • Die 2A zeigt in einer schematischen Schnittdarstellung die Hableiterchips 100 aus 1E bei der Durchführung eines Verfahrensschritts E) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines ersten Ausführungsbeispiels. Auf der der Trägerfolie 500 abgewandten Seite der Halbleiterchips 100 ist eine Platte 200 (Englisch auch „Chuck“) angeordnet. Die Platte 200 umfasst eine Vielzahl von Öffnungen 201, welche an der den Halbleiterchips 100 zugewandten Fläche der Platte 200 angeordnet sind. In den Öffnungen 201 wird beispielsweise mittels einer an die Öffnungen angeschlossenen Vakuumpumpe ein Unterdruck erzeugt. Somit werden die Halbleiterchips 100 an die Platte angesaugt. Dabei kann durch einstellen des Unterdrucks in den Öffnungen 201 die Kraft, mit der die Halbleiterchips 100 an die Platte 200 angesaugt werden, gezielt gewählt werden.
  • Die 2B zeigt in einer schematischen Schnittdarstellung die Hableiterchips 100 aus 2A bei der Durchführung eines Verfahrensschritts E) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines ersten Ausführungsbeispiels. Die Trägerfolie 500 und die Platte 200 werden entlang einer Richtung R, welche senkrecht zur lateralen Ebene verläuft, auseinander gezogen. Die Kraft, mit der die Halbleiterchips 100 an die Platte 200 angesaugt werden, ist größer als die Haltekraft der ersten Verbindung in den belichteten Bereichen 502. Die Kraft, mit der die Halbleiterchips 100 an die Platte 200 angesaugt werden, ist geringer als die Haltekraft der ersten Verbindung, in Bereichen in denen diese nicht geschwächt wurde. Somit verbleiben Halbleiterchips 100, welche in belichteten Bereichen 502 angeordnet sind auf der Platte 200. Halbleiterchips 100, welche in nicht belichteten Bereichen des Verbindungsmittels 501 angeordnet sind, verbleiben auf der Trägerfolie 500. Somit wurden Halbleiterchips 100 gezielt selektiert.
  • Die 3A zeigt in einer schematischen Schnittdarstellung die Hableiterchips 100 aus 1E bei der Durchführung eines Verfahrensschritts E) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines zweiten Ausführungsbeispiels. Insbesondere Zeigen die 3A und 3B alternative Verfahrensschritte zu den in den 2A und 2B gezeigten Verfahrensschritten. Auf der der Trägerfolie 500 abgewandten Seite der Halbleiterchips 100 ist eine Klebefolie 550 angeordnet. Die Klebefolie 550 umfasst ein weiteres Verbindungsmittel 551, welches über eine zweite Verbindung stoffschlüssig mit den Halbleiterchips 100 verbunden ist. Insbesondere ist die Klebefolie 550 über die zweite Verbindung mit jedem Halbleiterchip 100 stoffschlüssig verbunden. Beispielsweise handelt es sich bei der Klebefolie um eine Polymerfolie, auf welcher das weitere Verbindungsmittel 551 angeordnet ist.
  • Die 3B zeigt in einer schematischen Schnittdarstellung die Hableiterchips 100 aus 3A bei der Durchführung eines Verfahrensschritts E) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines zweiten Ausführungsbeispiels. Bei diesem Verfahrensschritt werden die Klebefolie 550 und die Trägerfolie 500 entlang einer Richtung R auseinander gezogen. Die Richtung R verläuft dabei beispielsweise senkrecht zu der lateralen Ebene. Die Haltekraft der zweiten Verbindung, zwischen den Halbleiterchips 100 und der Klebefolie 550, ist größer als die Haltekraft der ersten Verbindung in den belichteten Bereichen 502. Die Haltekraft der zweiten Verbindung ist geringer als die Haltekraft der ersten Verbindung, in Bereichen in denen das Verbindungmittel 501 nicht mit elektromagnetischer Strahlung L belichtet wurde. Halbleiterchips 100, welche in belichteten Bereichen 502 angeordnet waren, verbleiben nach dem Trennen der Trägerfolie 500 und der Klebefolie 550 auf der Klebefolie 550. Halbleiterchips 100, welche in nicht belichteten Bereichen des Verbindungsmittels 501 angeordnet waren, verbleiben nach dem Trennen der Trägerfolie 500 und der Klebefolie 550 auf der Trägerfolie 500. Somit wurden Halbleiterchips 100 gezielt selektiert.
  • Die 4 zeigt eine schematische Draufsicht auf eine Vielzahl von Halbleiterchips 100 nach der Durchführung des Verfahrensschritts D) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines dritten Ausführungsbeispiels. Die Halbleiterchips 100 sind auf einer Trägerfolie 500 angeordnet. Die Trägerfolie 500 wurde in vorgegebenen Bereichen 502 selektiv mit elektromagnetischer Strahlung L belichtet, sodass die erste Verbindung zwischen der Trägerfolie 500 und den Halbleiterchips 100 geschwächt ist. In diesem Ausführungsbeispiel ist die erste Verbindung zwischen der Trägerfolie 500 und im Bereich 502 der zwölf zentral angeordneten Halbleiterchips 100 selektiv geschwächt. Manche Halbleiterchips 100 sind in Bereichen angeordnet, in denen die Verbindungsmittelschicht 501 nicht mit elektromagnetischer Strahlung L belichtet wurde und somit die erste Verbindung nicht geschwächt wurde. Beispielsweise kann in einem vorhergehenden Verfahrensschritt eine Karte erstellt worden sein, wobei die Karte die elektro-optischen und/oder elektrischen Eigenschaften der Halbleiterchips und deren Position im Verbund als Daten umfasst. So kann abhängig von den Daten der Karte die Verbindung zwischen den Halbleiterchips 100 und der Trägerfolie 500 selektiv geschwächt sein. Insbesondere kann das Auswahlkriterium, aufgrund dessen die erste Verbindung zwischen Halbleiterchips 100 und Trägerfolie 500 geschwächt ist, die Position der Halbleiterchips 100 innerhalb des Verbunds 10 sein.
  • Die 5A zeigt eine schematische Draufsicht auf eine Vielzahl von Halbleiterchips 100 nach der Durchführung des Verfahrensschritts D) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines vierten Ausführungsbeispiels. Die 5A zeigt eine schematische Draufsicht auf eine Trägerfolie 500, auf welcher eine Vielzahl von Halbleiterchips 100 angeordnet sind. In diesem Ausführungsbeispiel ist die erste Verbindung zwischen den Halbleiterchips 100 und der Trägerfolie 500 in Form eines Schachbrettmusters geschwächt. Mit anderen Worten, entlang der lateralen Ebene ist, entlang der Gitterlinien eines Rechteckgitters, in zwei senkrecht zueinander stehenden Richtungen die mechanische Verbindung zwischen den Halbleiterchips 100 und der Trägerfolie 500 alternierend geschwächt. Beispielsweise ist die erste Verbindung mittels Belichtung des Verbindungsmittels 501 geschwächt. Jeder Halbleiterchip 100, welcher in einem belichteten Bereich 502 angeordnet ist, in dem die erste Verbindung zu der Trägerfolie 500 geschwächt wurde, ist in lateraler Richtung benachbart zu Halbleiterchips 100 angeordnet, deren erste Verbindung zu der Trägerfolie 500 nicht geschwächt wurde.
  • Die 5B zeigt eine schematische Draufsicht auf eine Vielzahl von Halbleiterchips 100 nach der Durchführung des Verfahrensschritts E) des Verfahrens zum Selektieren von Halbleiterchips 100 gemäß eines vierten Ausführungsbeispiels. Insbesondere zeigt die 5B die Draufsicht auf die Halbleiterchips aus der 5A, wobei manche der Halbleiterchips 100 mittels der Klebefolie 550 von der Trägerfolie 500 entfernt wurden. Insbesondere wurden die manchen Halbleiterchips 100 mittels des in den 3A und 3B dargestellten Verfahrens von der Trägerfolie 500 auf die Klebefolie 550 übertragen.
  • Beispielsweise sind die Halbleiterchips 100 auf der Trägerfolie 500 und auf der Klebefolie 550 abhängig von ihrer räumlichen Anordnung selektiert worden. Insbesondere sind die Halbleiterchips 100 derart selektiert worden, dass der Abstand zwischen benachbarten Halbleiterchips 100, die auf der Trägerfolie 500 verbleiben, und/oder benachbarten Halbleiterchips 100, die nach dem Verfahrensschritt E) auf der Klebefolie 550 angeordnet sind, zumindest 200 µm beträgt. Insbesondere können die Klebefolie 550 und/oder die Trägerfolie 500 entlang ihrer Haupterstreckungsrichtung gedehnt werden, sodass in lateraler Richtung der Abstand zwischen den Halbleiterchips 100, welche auf der jeweiligen Folie angeordnet sind, vergrößert wird. Vorteilhafterweise können somit einzelne Halbleiterchips 100 vereinfacht weiterverarbeitet werden.
  • Insbesondere können die Verfahrensschritte D) und E) mehrfach hintereinander durchgeführt werden. Beispielsweise werden die Halbleiterchips 100, die nach dem durchführen des Verfahrensschritts E) gemäß des zweiten Ausführungsbeispiels mechanisch fest mit der Trägerfolie 500 oder der Klebefolie 550 verbunden sind, erneut in einem Verfahrensschritt D) selektiv von der Trägerfolie 550 oder der Klebefolie gelöst. Insbesondere werden die Halbleiterchips 100 bei einem zweiten Selektieren anhand eines Auswahlkriteriums selektiert, welches unterschiedlich von dem Auswahlkriterium bei dem ersten Durchführen der Verfahrensschritte D) und E) ist.
  • Diese Auswahlkriterien können beispielsweise elektrische und/oder elektro-optische Eigenschaften des Halbleiterchips 100 sein. Beispielsweise können die Halbleiterchips 100, welche zur Emission elektromagnetischer Strahlung eingerichtet sind, abhängig von dem Farbort des emittierten Lichts selektiert werden. Alternativ können die Halbleiterchips 100 abhängig von ihrer Stromspannungskennlinie selektiert werden. Insbesondere können Halbleiterchips 100, die zur Detektion elektromagnetischer Strahlung eingerichtet sind, abhängig von ihrer Empfindlichkeit auf elektromagnetische Strahlung bestimmter Wellenlängenbereiche selektiert werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 10
    Verbund
    100
    Halbleiterchip
    200
    Platte
    201
    Öffnung
    500
    Trägerfolie
    501
    Verbindungsmittel
    502
    geschwächter Bereich
    550
    Klebefolie
    551
    weiteres Verbindungsmittel
    L
    elektromagnetische Strahlung
    R
    Richtung
    T
    Trennlinie

Claims (11)

  1. Verfahren zum Selektieren von Halbleiterchips (100), bei dem A) die Halbleiterchips (100) in einem Verbund (10) bereitgestellt werden, B) eine stoffschlüssige, mechanische erste Verbindung zwischen den Halbleiterchips (100) und einer Trägerfolie (500) erzeugt wird, C) die Halbleiterchips (100) vereinzelt werden, wobei die Trägerfolie (500) die Halbleiterchips (100) nach dem Vereinzeln mechanisch miteinander verbindet, D) die erste Verbindung zwischen manchen vereinzelten Halbleiterchips (100) und der Trägerfolie (500) selektiv geschwächt wird, und E) die Halbleiterchips (100), deren erste Verbindung selektiv geschwächt ist, von der Trägerfolie (500) entfernt werden.
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie (500) und den Halbleiterchips (100) mittels UV-Strahlung selektiv geschwächt wird.
  3. Verfahren nach einem vorhergehenden Anspruch, bei dem im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie (500) und einer Vielzahl von Halbleiterchips (100) in einem einzigen Verfahrensschritt selektiv geschwächt wird.
  4. Verfahren nach einem vorhergehenden Anspruch, bei dem im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie (500) und den Halbleiterchips (100) abhängig von elektrooptischen und/oder elektrischen Eigenschaften der Halbleiterchips geschwächt wird.
  5. Verfahren nach einem vorhergehenden Anspruch, bei dem im Verfahrensschritt D) die erste Verbindung zwischen der Trägerfolie (500) und den Halbleiterchips (100), abhängig von der räumlichen Anordnung der Halbleiterchips (100) in dem Verbund (10), geschwächt wird.
  6. Verfahren nach dem vorhergehenden Anspruch, bei dem die Halbleiterchips (100) in Verfahrensschritt E) abhängig von ihrer räumlichen Anordnung entfernt werden, sodass der Abstand zwischen benachbarten Halbleiterchips (100) die auf der Trägerfolie (500) verbleiben und/oder benachbarten Halbleiterchips (100) die von der Trägerfolie (500) entfernt werden, zumindest 200 µm beträgt.
  7. Verfahren nach einem vorhergehenden Anspruch, bei dem vor dem Verfahrensschritt D), zum selektiven Schwächen der ersten Verbindungen zwischen den Halbleiterchips (100) und der Trägerfolie (500), eine Karte erstellt wird, wobei die Karte die elektrooptischen und/oder elektrischen Eigenschaften der Halbleiterchips und deren Position im Verbund als Daten umfasst, und die ersten Verbindungen zwischen den Halbleiterchips (100) und der Trägerfolie (500) abhängig von den Daten der Karte geschwächt werden.
  8. Verfahren nach einem vorhergehenden Anspruch, bei dem die Verfahrensschritte D) und E) mehrfach hintereinander alternierend durchgeführt werden.
  9. Verfahren nach einem vorhergehenden Anspruch, bei dem in Verfahrensschritt E) die Halbleiterchips (100) mittels Ansaugens von der Trägerfolie (500) entfernt werden.
  10. Verfahren nach einem vorhergehenden Anspruch, bei dem innerhalb des Verfahrensschritts E) zum Entfernen der Halbleiterchips (100) von der Trägerfolie (500) folgende Verfahrensschritte durchgeführt werden: - Anordnen einer Klebefolie (550) auf der der Trägerfolie (500) abgewandten Seite der Halbleiterchips (100), sodass die Klebefolie (550) eine stoffschlüssige, mechanische zweite Verbindung mit den Halbleiterchips (100) eingeht, wobei die erste Verbindung zwischen Halbleiterchips (100) und Trägerfolie (500) stärker als die zweite Verbindung zwischen Halbleiterchips und Klebefolie (550) ist, wenn die erste Verbindung nicht geschwächt wurde, und die erste Verbindung zwischen Halbleiterchips (100) und Trägerfolie (500) schwächer als die zweite stoffschlüssige Verbindung zwischen Halbleiterchips und Klebefolie ist, wenn die erste Verbindung geschwächt wurde, - Entfernen der Klebefolie (550), wobei Halbleiterchips (100), deren erste Verbindung zu der Trägerfolie (500) geschwächt ist, von der Trägerfolie (500) entfernt werden.
  11. Verfahren nach einem vorhergehenden Anspruch, bei dem der Abstand zwischen benachbarten Halbleiterchips (100) mittels Dehnens der Trägerfolie und/oder der Klebefolie vergrößert wird.
DE102017101536.1A 2017-01-26 2017-01-26 Verfahren zum Selektieren von Halbleiterchips Active DE102017101536B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017101536.1A DE102017101536B4 (de) 2017-01-26 2017-01-26 Verfahren zum Selektieren von Halbleiterchips
US16/468,324 US11257705B2 (en) 2017-01-26 2018-01-24 Method of selecting semiconductor chips
CN201880008750.XA CN110352478B (zh) 2017-01-26 2018-01-24 用于选择半导体芯片的方法
PCT/EP2018/051747 WO2018138162A1 (de) 2017-01-26 2018-01-24 Verfahren zum selektieren von halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017101536.1A DE102017101536B4 (de) 2017-01-26 2017-01-26 Verfahren zum Selektieren von Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102017101536A1 true DE102017101536A1 (de) 2018-07-26
DE102017101536B4 DE102017101536B4 (de) 2022-06-02

Family

ID=61094474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017101536.1A Active DE102017101536B4 (de) 2017-01-26 2017-01-26 Verfahren zum Selektieren von Halbleiterchips

Country Status (4)

Country Link
US (1) US11257705B2 (de)
CN (1) CN110352478B (de)
DE (1) DE102017101536B4 (de)
WO (1) WO2018138162A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509107B (zh) * 2020-04-24 2021-06-04 湘能华磊光电股份有限公司 一种将led晶圆分离n份的倒膜的方法
CN112968107B (zh) * 2020-08-26 2022-07-26 重庆康佳光电技术研究院有限公司 弱化结构的制作方法、微器件的转移方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840226A1 (de) 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
US20030162463A1 (en) 2001-04-11 2003-08-28 Kunihiko Hayashi Element transfer method, element arrangmenet method using the same, and image display
US20050087743A1 (en) 2003-10-22 2005-04-28 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
WO2009003435A1 (de) 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
CN112331604B (zh) * 2014-07-20 2024-09-06 艾克斯展示公司技术有限公司 用于微转贴印刷的设备及方法
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
DE112016000447T5 (de) 2015-01-23 2017-11-16 Gholamreza Chaji Selektiver Mikrovorrichtungstransfer zu einem Empfängersubstrat
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
DE102017101538B4 (de) 2017-01-26 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Klassifizierung von Halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840226A1 (de) 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
US20030162463A1 (en) 2001-04-11 2003-08-28 Kunihiko Hayashi Element transfer method, element arrangmenet method using the same, and image display
US20050087743A1 (en) 2003-10-22 2005-04-28 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
WO2009003435A1 (de) 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement

Also Published As

Publication number Publication date
DE102017101536B4 (de) 2022-06-02
WO2018138162A1 (de) 2018-08-02
CN110352478B (zh) 2023-04-18
CN110352478A (zh) 2019-10-18
US20200090975A1 (en) 2020-03-19
US11257705B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE69415059T2 (de) Verbesserungen zur Herstellung integrierter Schaltungen
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102013202906A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
DE102012211984B4 (de) Trennverfahren für ein Substrat einer optischen Einrichtung
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020200645A1 (de) Verfahren zur herstellung einer mehrzahl von bauteilen, bauteil und bauteilverbund aus bauteilen
DE102013221788A1 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements sowie optoelektronisches Bauelement
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE102016101452A1 (de) Inspektion elektronischer Chips durch Rückseitenbeleuchtung
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2014026951A1 (de) Verfahren zur herstellung eines halbleiter-laserelements und halbleiter-laserelement
DE102021206403A1 (de) Verfahren und System zur Herstellung mikrostrukturierter Komponenten
WO2021028484A1 (de) Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
DE102017101538B4 (de) Verfahren zur Klassifizierung von Halbleiterchips
DE102021130077A1 (de) Vorrichtung und verfahren zum testen optoelektronischer bauelemente
WO2016184813A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2015135908A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112016007134B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final