DE102016202652A1

DE102016202652A1 - System und Verfahren zur analogen Hochgeschwindigkeits-Strahlformung

Info

Publication number: DE102016202652A1
Application number: DE102016202652.6A
Authority: DE
Inventors: Saverio Trotta
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2015-03-19
Filing date: 2016-02-22
Publication date: 2016-09-22
Anticipated expiration: 2036-02-23
Also published as: CN105991180B; DE102016202652B4; US20160277078A1; KR20160113016A; US20170180018A1; CN105991180A; US9900065B2; US9531451B2; KR101829974B1

Abstract

Gemäß einer Ausführungsform weist ein Hochfrequenz(HF)-Frontend-System einen ersten Chip auf, der einen Frequenzmultiplizierer aufweist, welcher mit einem ersten Eingangsanschluss verbunden ist. Der Frequenzmultiplizierer ist dafür ausgelegt, durch Hochskalieren der Frequenz eines oszillierenden Bezugssignals, das am ersten Eingangsanschluss empfangen wird, ein hochskaliertes Bezugssignal zu bilden. Der erste Chip weist außerdem einen spannungsgesteuerten Oszillator (Voltage-Controlled Oscillator, VCO) auf, der dafür ausgelegt ist, ein erstes oszillierendes VCO-Signal bereitzustellen, sowie einen Oszillatorschalter, der mit dem VCO und dem Frequenzmultiplizierer verbunden ist. Der Oszillatorschalter ist dafür ausgelegt, ein Lokaloszillator(LO)-Signal zwischen dem ersten oszillierenden VCO-Signal und dem hochskalierten Bezugssignal auszuwählen. Der erste Chip weist darüber hinaus einen ersten Phasenschieber auf, der mit einem Ausgang des Oszillatorschalters verbunden ist, sowie einen Modulator mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich allgemein auf ein System und ein Verfahren für Hochfrequenz(HF)-Strahlformung und in bestimmten Ausführungsformen auf ein System und ein Verfahren für analoge Hochgeschwindigkeits-Strahlformung.
HINTERGRUND DER ERFINDUNG
HF-Systeme mit phasengesteuerter (Phased-Array-)Strahlformung mit großer Reichweite und hohem Durchsatz sind für zahlreiche Anwendungen wünschenswert, etwa Kommunikations-Backhauling und Hochgeschwindigkeits-Routing in Wireless-Gigabit-(WiGig-) oder anderen drahtlosen Verbrauchersystemen. In vielen Anwendungen werden Niedrigenergielösungen bevorzugt, die im Millimeterwellenbereich – insbesondere im Bereich 57 bis 86 Giga-Hertz (GHz) – arbeiten und die skalierbare Systeme mit mehreren Eingängen und mehreren Ausgängen (Multiple Input Multiple Output, MIMO) mit flexibler Sende- und Empfangspartitionierung für verschiedene Kunden bilden. Andere wünschenswerte Merkmale sind Einfachheit von Produktionstests, gute Trennung zwischen den Kanälen und robustes thermisches und mechanisches Verhalten.
Nichtsdestoweniger birgt das Entwickeln von solchen HF-Strahlformungssystemen eine Reihe von Herausforderungen. Falls digitale Strahlformung verwendet werden soll, würde die Basisbandverarbeitung zur Unterstützung einer großen Kanalbandbreite (z. B. 250 MHz bis 2 GHz) einen inakzeptabel hohen Stromverbrauch durch Hochgeschwindigkeits-Analog/Digital-Wandler (Analog-to-Digital Converter, ADC) und Digital/Analog-Wandler (DAC) erfordern. Falls analoge Strahlformung verwendet werden soll, würden die großen Reichweiten (z. B. über 200 Meter für Backhauling) und die großen Modulationskonstellationen (über QAM16) hohe Anforderungen an das Signal-Rausch-Verhältnis (Signal-to-Noise Ratio, SNR) und den Jitter stellen. Diese Rausch- und Jitter-Anforderungen würden durch die Nichtlinearitäten, die durch die Phasenverschiebung bei hoher Leistung und hoher Frequenz eingeführt werden, noch verschärft und würden Flexibilität und Skalierbarkeit des Designs weiter einschränken.
KURZFASSUNG DER ERFINDUNG
Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Phased-Array-Strahlformung bereitgestellt. Das Verfahren beinhaltet, einen ersten Betriebsmodus für wenigstens einen Chip aus einem Sendemodus und einem Empfangsmodus auszuwählen. Der wenigstens eine Chip weist einen ersten Phasenschieber und einen Modulator mit einem Eingang auf, der mit einem Ausgang des ersten Phasenschiebers verbunden ist. Das Verfahren beinhaltet außerdem, einen zweiten Betriebsmodus für den wenigstens einen Chip aus einem Master-Modus und einem Slave-Modus auszuwählen und durch den wenigstens einen Chip ein erstes oszillierendes Signal zu erhalten. Das Verfahren beinhaltet außerdem, durch den wenigstens einen Chip ein Ziel-HF-Sendesignal zu erzeugen, wenn sich der wenigstens eine Chip im Sendemodus befindet. Das Erzeugen des Ziel-HF-Sendesignals beinhaltet eine Phasenverschiebung des ersten oszillierenden Signals durch den ersten Phasenschieber entsprechend einer ersten Phasenverschiebung, um ein erstes phasenverschobenes Signal zu bilden. Das Verfahren beinhaltet zudem, durch den Modulator ein moduliertes HF-Signal entsprechend dem ersten phasenverschobenen Signal zu bestimmen.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird auch ein HF-Frontend-System bereitgestellt. Das System weist einen ersten Chip auf, der einen Frequenzmultiplizierer aufweist, welcher mit einem ersten Eingangsanschluss verbunden ist. Der Frequenzmultiplizierer ist dafür ausgelegt, durch Hochskalieren der Frequenz eines oszillierenden Bezugssignals, das am ersten Eingangsanschluss empfangen wird, ein hochskaliertes Bezugssignal zu bilden. Der erste Chip weist außerdem einen spannungsgesteuerten Oszillator (Voltage-Controlled Oscillator, VCO) auf, der dafür ausgelegt ist, ein erstes oszillierendes VCO-Signal bereitzustellen, sowie einen Oszillatorschalter, der mit dem VCO und dem Frequenzmultiplizierer verbunden ist. Der Oszillatorschalter ist dafür ausgelegt, ein Lokaloszillator(LO)-Signal zwischen dem ersten oszillierenden VCO-Signal und dem hochskalierten Bezugssignal auszuwählen. Der erste Chip weist darüber hinaus einen ersten Phasenschieber auf, der mit einem Ausgang des Oszillatorschalters verbunden ist, sowie einen Modulator mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird auch ein System zur Erzeugung eines LO-Signals bereitgestellt. Das System beinhaltet einen ersten Chip, der eine VCO-Schaltung mit mehreren VCOs aufweist. Die VCO-Schaltung ist dafür ausgelegt, ein erstes VCO-Abstimmsignal und ein VCO-Aktivierungssignal zu empfangen und ein VCO-Ausgangssignal entsprechend dem ersten VCO-Abstimmsignal und dem VCO-Aktivierungssignal bereitzustellen. Der erste Chip weist außerdem wenigstens einen ersten Oszillatorschalter auf, der mit der VCO-Schaltung verbunden ist. Der wenigstens eine erste Oszillatorschalter ist dafür ausgelegt, ein oszillierendes externes Bezugssignal zu empfangen und zwischen dem externen Bezugssignal und dem VCO-Ausgangssignal zu wählen.
Außerdem weist der erste Chip einen ersten Phasenschieber auf, der mit einem Ausgang des wenigstens einen ersten Oszillatorschalters verbunden ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Für ein umfassenderes Verständnis der vorliegenden Erfindung und der damit verbundenen Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen, in denen gilt:
1 ist ein Blockschaltbild, das ein HF-System mit Phased-Array-Strahlformung, welches auf einer Leiterplatte (Printed Circuit Board, PCB) montiert ist, gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
2 ist ein Blockschaltbild, das einen HF-Frontend-Chip darstellt, der in dem HF-Strahlformungssystem gemäß Ausführungsformen der vorliegenden Erfindung verwendet werden kann;
3 ist ein Blockschaltbild, das einen LO-Chip speziell zum Erzeugen mehrerer phasenverschobener LO-Signale zur Verwendung durch die Frontend-Chips gemäß Ausführungsformen der vorliegenden Erfindung darstellt;
4, die die 4A und 4B beinhaltet, stellt ein Phased-Array dar, das mehrere Instanzen sowohl des Frontend-Chips als auch des dedizierten LO-Chips nutzt;
5 ist ein Flussdiagramm, das ein Verfahren zum Senden und Empfangen mithilfe von HF-Strahlformungskomponenten gemäß Ausführungsformen der vorliegenden Erfindung darstellt; und
6 ist ein Blockschaltbild eines Verarbeitungssystems, das zur Implementierung einiger der hier offenbarten Vorrichtungen und Verfahren eingesetzt werden kann, gemäß Ausführungsformen der vorliegenden Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen werden im Folgenden ausführlich erörtert. Es ist jedoch zu beachten, dass die vorliegende Erfindung eine Vielzahl anwendbarer erfinderischer Ideen bereitstellt, die in den unterschiedlichsten spezifischen Zusammenhängen ausgeführt werden können. Die hier erläuterten, spezifischen Ausführungsformen zeigen lediglich beispielhaft einige spezifische Möglichkeiten zur Herstellung und Verwendung der Erfindung und sind nicht als Einschränkung des Schutzbereichs der Erfindung zu verstehen.
Die vorliegende Erfindung wird unter Bezugnahme auf in einem spezifischen Zusammenhang bevorzugte Ausführungsformen beschrieben, nämlich ein System und ein Verfahren für rauscharme analoge Strahlformung zur Verwendung in einem HF-Sendeempfängersystem wie etwa einem Millimeterwellen-MIMO-System, das eine flexible Sende- und Empfangspartitionierung von Phased-Array-Kanälen unterstützt. Weitere Ausführungsformen können bei anderen HF-Sender-/Empfängersystemen zum Einsatz kommen, die niedriges Rauschen erfordern, um Hochgeschwindigkeitsanwendungen mit vergrößerter Reichweite wie beispielsweise Kommunikations-Backhauling, WiGig etc. zu unterstützen.
1 zeigt ein auf einer PCB montiertes Phased-Array-HF-Strahlformungssystem mit mehreren einkanaligen Frontend-Chips 102A–102D. In einigen Ausführungsformen sind die Frontend-Chips 102A–102D in der Lage, mit Millimeterwellenlängen wie V-Band- und E-Band-Wellenlängen zu arbeiten. In der Ausführungsform von 1 weisen die Frontend-Chips 102A–102D flexible Betriebsarten auf, die es erlauben, sie entweder als Master oder als Slave zu synchronisieren und an ihren externen Antennen 106 entweder zu senden oder zu empfangen. In anderen Ausführungsformen sind die Frontend-Chips Antenna-in-Package-(AiP)-Vorrichtungen, die keine externe Antenne 106 nutzen.
Es wird erneut Bezug genommen auf 1; die Frontend-Chips 102A und 102C befinden sich im Sendemodus und bilden eine Sendegruppe, wohingegen die Frontend-Chips 102B und 102D im Empfangsmodus sind und eine Empfangsgruppe bilden. Die Betriebsart der Chips 102A–102D kann über eine Standardschnittstelle, beispielsweise eine serielle Peripherieschnittstelle (Serial Peripheral Interface, SPI), gewählt werden. Die Frontend-Chips 102A und 102B im Master-Modus sind untereinander und mit den Frontend-Chips 102C und 102D im Slave-Modus identisch aufgebaut. In einigen Ausführungsformen unterstützt dieser identische Aufbau der Frontends Prüfung und Qualifizierung nur eines einzigen Chips. Die Master-Frontend-Chips 102A und 102B weisen einen VCO auf, der als Master-VCO ein LO-Signal erzeugt sowie ein Signal, dessen Frequenz bezogen auf das LO-Signal herunterskaliert ist, um ein Bezugssignal zur Verwendung bei der Synchronisation der Slave-Chips zu bilden. In einigen Ausführungsformen ermöglicht das Bereitstellen eines Master-Bezugssignals mit niedrigerer Frequenz als das LO-Bezugssignal ein vereinfachtes PCB-Layout.
In der Sendegruppe wird das von dem sendeseitigen Master-VCO erzeugte LO-Signal auch verwendet, um ein HF-Sendesignal des sendeseitigen Master-Frontend-Chips 102A zu erzeugen. Das herunterskalierte Bezugssignal von diesem Frontend-Chip 102A wird verwendet, um HF-Signale zu erzeugen, die von den sendeseitigen Slave-Frontend-Chips 102C gesendet werden sollen. In der Empfangsgruppe wird das LO-Signal, das von dem empfangsseitigen Master-VCO erzeugt wird, zum Demodulieren eines durch den empfangsseitigen Master-Frontend-Chip 102B empfangenen HF-Signals verwendet, und das herunterskalierte Bezugssignal dieses Frontend-Chips 102B wird zum Demodulieren der durch die empfangsseitigen Slave-Frontend-Chips 102D empfangenen HF-Signale verwendet.
Jeder Slave-Frontend-Chip 102C und 102D wendet auf die Master-Bezugssignale eine Phasenverschiebung an, um eine analoge Strahlformung bereitzustellen. Der Betrag der von jedem Slave-Frontend 102C angewandten Phasenverschiebung bestimmt die Strahlachse eines Sendestrahlmusters, das von der Sendegruppe gesendet wird. Der Betrag der von jedem Slave-Frontend 102D angewandten Phasenverschiebung bestimmt die Strahlachse eines erwarteten Strahlmusters, das von der Empfangsgruppe empfangen werden soll.
Zwei Phasenregelschleifen (Phase Lock Loop, PLL) 104A und 104B, die mit den Master-Frontend-Chips 102A bzw. 102B verbunden sind, vergleichen die Master-Bezugssignale mit dem Ausgang eines Bezugsoszillators 108, um Abstimmsignale für die Master-VCOs zu erzeugen. Der Bezugsoszillator 108 kann beispielsweise ein Kristalloszillator oder ein anderer stabiler elektronischer Oszillator sein. In der Ausführungsform von 1 arbeitet das Phased-Array mit Frequenzmultiplex (Frequency Division Duplexing, FDD), die sendeseitige PLL 104A stimmt die Frontends 102A und 102C so ab, dass Signale auf einer bestimmten Frequenz (z. B. 70 GHz) gesendet werden, und die empfangsseitige PLL 104B stimmt die Frontend-Chips 102B und 102D so ab, dass Signale auf einer anderen Frequenz (z. B. 80 GHz) empfangen werden. In anderen Ausführungsformen arbeitet das Phased-Array mit Zeitmultiplex (Time Division Duplexing, TDD), eine einzelne PLL stimmt sendende und empfangende Frontends auf dieselbe Frequenz ab und die Frontends wechseln sich beim Senden und Empfangen in verschiedenen Zeitschlitzen ab.
2 stellt einen HF-Frontend-Chip 102 gemäß einer Ausführungsform dar, der in HF-Strahlformungssystemen eingesetzt werden kann. Der Frontend-Chip 102 weist Betriebsarten auf, die es erlauben, ihn entweder als Master- oder als Slave-Frontend zu synchronisieren und an einer externen Antenne entweder zu senden oder zu empfangen. In anderen Ausführungsformen ist der Frontend-Chip eine AiP-Vorrichtung, die keine externe Antenne nutzt.
Für die Verwendung, wenn sich der Frontend-Chip 102 im Slave-Modus befindet, besitzt der Chip 102 einen Eingangsanschluss, der ein externes Bezugssignal empfangen kann. Das externe Bezugssignal wird von einem externen Oszillator oder von einem Master-Frontend-Chip bereitgestellt. Ein Pufferverstärker 204 kann das externe Bezugssignal vom Eingangsanschluss empfangen und es als externes Bezugsausgangssignal des Chips 102 bereitstellen. Ein Frequenzmultiplizierer 206 empfängt ebenfalls das externe Bezugssignal vom Eingangsanschluss. Der Frequenzmultiplizierer 206 skaliert die Frequenz des externen Bezugssignals hoch, beispielsweise um einen Faktor vier.
Für die Verwendung, wenn sich der Frontend-Chip 102 im Master-Modus befindet, besitzt der Chip 102 auch einen VCO 208, der ein oszillierendes Signal bereitstellt. Der Chip 102 empfängt ein Abstimmsignal zum Abstimmen der Frequenz dieses oszillierenden VCO-Signals. In einigen Ausführungsformen ist dieser VCO 208 ein Push-Push-VCO, der ein erstes oszillierendes Signal bereitstellt, welches eine zweite Harmonische-Frequenz aufweist, die das Doppelte der Grundfrequenz des VCO 208 beträgt. In einem ersten Beispiel kann der Grundfrequenzbereich des VCO einen abstimmbaren Bereich von 17,75 bis 21,5 GHz umfassen, und das erste oszillierende Signal kann einen entsprechenden Frequenzbereich von 35,5 bis 43 GHz umfassen. In einem zweiten Beispiel umfasst die VCO-Grundfrequenz einen abstimmbaren Bereich von beispielsweise 28,5 bis 32 GHz, und das erste oszillierende Signal umfasst einen entsprechenden V-Band-Bereich von 57 bis 64 GHz. In anderen Ausführungsformen können mehrere VCOs verwendet werden, die jeweils einen anderen Grundfrequenzbereich aufweisen, der einem anderen interessierenden Band entspricht. Durch die Verwendung mehrerer VCOs kann der Bereich des VCO-Abstimmsignals reduziert werden, um das VCO-Phasenrauschen und den einhergehenden Produktionsertrag bei der Fertigung des Chips 102 zu verbessern. In noch einer anderen Ausführungsform liegt das erste oszillierende Signal auf der Grundfrequenz des VCO.
In Ausführungsformen, in denen ein Push-Push-VCO zum Einsatz kommt, erzeugt der VCO 208 auch ein zweites oszillierendes Signal mit der abgestimmten Grundfrequenz, die die Hälfte der Frequenz des ersten oszillierenden Signals ist. Ein Frequenzteiler 212 skaliert die Frequenz des oszillierenden Grundfrequenzsignals herunter, um ein herunterskaliertes Bezugsausgangssignal des Chips 102 zu bilden. Dieses herunterskalierte Bezugsausgangssignal kann dazu genutzt werden, Slave-Frontends zu synchronisieren, und wenn der Chip 102 im Slave-Modus ist, kann es auch für Produktionsselbsttests verwendet werden, indem das herunterskalierte Bezugsausgangssignal auf den externen Bezugseingang des Chips 102 gelegt wird.
Ein Multiplexer 210 wird als Oszillatorschalter für die Ausgestaltung des Chips verwendet, wenn Master-Modus oder Slave-Modus über die SPI gewählt werden. Der Multiplexer 210 wählt das erste oszillierende VCO-Signal (im Master-Modus) bzw. das hochskalierte Bezugssignal (im Slave-Modus), um ein LO-Signal für den Chip 102 bereitzustellen.
Ein Phasenschieber 214 wendet eine Phasenverschiebung auf das LO-Signal an, das vom Multiplexer 210 ausgegeben wird. Der Betrag der Phasenverschiebung bestimmt die Strahlachse entweder eines Sendestrahlmusters, das von dem Phased-Array gesendet wird (wenn der Chip 102 im Sendemodus ist), oder eines erwarteten Strahlmusters, das von dem Phased-Array empfangen werden soll (wenn der Chip 102 im Empfangsmodus ist). Ein DAC 228A, der mit dem Phasenschieber 214 verbunden ist, empfängt ein digitales Phasenverschiebungssignal, welches eine digitale Darstellung des Betrags der Phasenverschiebung enthält. Der DAC 228A wandelt das digitale Phasenverschiebungssignal in ein analoges Phasenverschiebungssignal um, das den Betrag der Phasenverschiebung regelt, welcher von dem Phasenschieber 214 angewandt wird.
Ein Pufferverstärker 216 stellt eine Impedanztrennung und eine optionale Verstärkung des phasenverschobenen LO-Signals bereit und stellt dann das phasenverschobene LO-Signal an einen Leistungsteiler 218 bereit. In einigen Ausführungsformen fungiert der Pufferverstärker 216 auch als Frequenzverdoppler. Wenn beispielsweise ein phasenverschobenes LO-Signal mit einer Frequenz im Bereich 35,5 bis 43 GHz empfangen wird, verdoppelt der Pufferverstärker die Frequenz auf eine E-Band-Frequenz von 71 bis 86 GHz, bevor das phasenverschobene LO-Signal an den Leistungsteiler 218 bereitgestellt wird. In einer alternativen Ausführungsform ist der Verdoppler/Puffer 216 dem Phasenschieber 214 vorgelagert angeordnet und verdoppelt oder puffert das LO-Signal, bevor die Phasenverschiebung angewandt wird.
Der Leistungsteiler 218 teilt dann das phasenverschobene LO-Signal derart auf, dass es von einer Sendekette und einer Empfangskette des Chips 102 genutzt werden kann. In einigen Ausführungsformen weist der Leistungsteiler 218 an jedem der beiden Teilerausgänge ein aktives Symmetrierglied (Baum) bzw. einen Puffer auf.
Jeder der Ausgänge des Leistungsteilers 218 ist mit einem jeweiligen Widerstand-Kondensator-Mehrphasenfilter (Resistor-Capacitor Polyphase Filter, RCPF) 226 der Sendekette und der Empfangskette verbunden. Jedes RCPF 226 empfängt das phasenverschobene LO-Signal und stellt zwei Ausgangssignale bereit: das phasenverschobene LO-Signal (in der vorliegenden Offenbarung als LO-Sinussignal bezeichnet) und ein zweites Signal, das zu dem phasenverschobenen LO-Signal orthogonal ist und gleichbedeutend mit dem um 90 Grad verzögerten phasenverschobenen LO-Signal ist (in der vorliegenden Offenbarung als LO-Kosinussignal bezeichnet). In einigen Ausführungsformen, beispielsweise in einigen Ausführungsformen, die mit TDD arbeiten, werden ein separater Empfangsphasenschieber und Sendephasenschieber mit den Ausgängen jedes RCPF 228 verbunden und stellen eine getrennte Phasenverschiebung für die Sendekette bzw. die Empfangskette des Frontends bereit.
Für die Verwendung, wenn sich der Chip 102 im Sendemodus befindet, weist die Sendekette einen Modulator 220, einen spannungsgesteuerten Verstärker (Voltage-Gated Amplifier, VGA) 222 und einen Leistungsdetektor 224 auf. Der Modulator 220 kann ein moduliertes HF-Signal bestimmen, indem er ein empfangenes Zwischenfrequenzsignal (ZF) mit dem phasenverschobenen LO-Signal hochmischt. Der Modulator führt eine Einseitenband(Single Sideband, SSB)-Aufwärtswandlung mittels eines SSB-Aufwärtsmischers aus, der zwei Aufwärtsmischschaltungen aufweist. Diese beiden Aufwärtsmischschaltungen mischen das Real(I)- und das Imaginär(Q)-Komponentensignal eines an einem oder mehreren Eingangsanschlüssen des Chips 102 empfangenen komplexen ZF-Signals hoch. Die beiden Aufwärtsmischschaltungen mischen die ZF-I/Q-Komponentensignale mit dem LO-Sinus- und -Kosinussignal hoch. Jede Aufwärtsmischschaltung weist einen entsprechenden DAC 228B auf, der ein digitales Kalibriersignal empfängt und es in ein analoges Kalibriersignal umwandelt. Außerdem weist jede Aufwärtsmischschaltung einen entsprechenden Frequenzmischer 236A auf. Das jeweilige analoge Kalibriersignal dient dazu, jeden Frequenzmischer 236A zu kalibrieren, wenn er eines der I/Q-ZF-Komponentensignale mit einem der LO-Sinus/-Kosinussignale hochmischt. In einigen Ausführungsformen können Verstärkerpaare die Ausgänge des RCPF 226 und/oder der Frequenzmischer 236A verstärken.
Der VGA 222 empfängt das modulierte HF-Signal vom Modulator 220 und stellt einen HF-Ausgang des Chips 102 bereit. Der VGA 222 wird durch einen DAC 228C gesteuert, der ein digitales VGA-Abstimmsignal empfängt und dieses in ein analoges VGA-Abstimmsignal umwandelt. Ein Tiefpassfilter 234 fungiert danach als Integrator, um das analoge VGA-Abstimmsignal zu glätten, und das geglättete VGA-Abstimmsignal regelt den Betrag, um den der VGA 222 den Modulatorausgang verstärkt. Ein externer Kondensator kann verwendet werden, um die Änderungsgeschwindigkeit des VGA 222 einzustellen. Ein Leistungsdetektor 224 (z. B. ein diodenbasierter Leistungsdetektor) überwacht das HF-Ausgangssignal, um die Abstimmung des Verstärkungspegels des VGA 222 zu unterstützen. In einigen Ausführungsformen wird auch der Ausgang des Modulators 220 von einem zweiten Leistungsdetektor in der Sendekette überwacht, der mit einem Breitbandverstärker verbunden ist, welcher einen Wechselstrom(AC)-Leistungsdetektorausgang des Chips 102 bereitstellt; ein Multiplexer oder anderer Schalter kann auch den Ausgang der beiden Sendeleistungsdetektoren schalten und den geschalteten Ausgang an einen Operationsverstärker bereitstellen, der wiederum einen Gleichstrom(DC)-Leistungsdetektorausgang des Chips 102 bereitstellt. In einigen Ausführungsformen kann auch ein Temperatursensor auf dem Chip 102 vorgesehen sein, um ein Temperaturausgangssignal des Chips 102 zu erzeugen. In einigen Ausführungsformen verstärkt ein Leistungsverstärker (Power Amplifier, PA) den Ausgang des VGA 222 noch weiter, um das HF-Ausgangssignal des Chips 102 bereitzustellen.
Für die Verwendung, wenn sich der Chip im Empfangsmodus befindet, weist die Empfangskette einen rauscharmen Verstärker (Low-Noise Amplifier, LNA) 232, einen Demodulator 238, einen ZF-Ausgangsverstärker 240 und einen ZF-Leistungsdetektor 242 auf. Der LNA 232 verstärkt ein am Eingangsanschluss des Chips 102 empfangenes HF-Signal und stellt dieses verstärkte HF-Signal an den Demodulator 238 bereit. Der Demodulator 238 führt eine SSB-Abwärtswandlung des empfangenen HF-Signals mittels eines SSB-Abwärtsmischers aus, der zwei Abwärtsmischschaltungen aufweist. Diese beiden Abwärtsmischschaltungen mischen das empfangene HF-Signal sowohl mit dem LO-Sinussignal als auch mit dem LO-Kosinussignal der Empfangskette herunter. Jede Abwärtsmischschaltung weist einen jeweiligen DAC 228D auf, der ein digitales Mischerabstimmsignal empfängt und es in ein analoges Mischerabstimmsignal umwandelt, um beispielsweise den Intermodulations-Intercept-Punkt zweiter Ordnung (IP2) eines entsprechenden Frequenzmischers 236B der Abwärtsmischschaltung abzustimmen. Jeder Frequenzmischer 236B mischt das HF-Empfangssignal mit entweder dem LO-Sinussignal oder dem LO-Kosinussignal herunter, um ein entsprechendes ZF-Komponentenempfangssignal zu bilden.
Die ZF-Komponentenempfangssignale werden von dem ZF-Ausgangsverstärker 240 verstärkt, um ZF-Komponentenausgangssignale des Chips 102 bereitzustellen. Der Verstärkungspegel, der von dem ZF-Ausgangsverstärker 240 bereitgestellt wird, wird von einem DAC 228E geregelt, welcher ein digitales Verstärkerabstimmsignal empfängt und es in ein analoges Verstärkerabstimmsignal umwandelt.
Es wird nun Bezug genommen auf 3; eine andere Strahlformungskomponente wird gezeigt, bei der es sich um einen dedizierten LO-Chip 302 zum Erzeugen mehrerer phasenverschobener LO-Signale für die Verwendung durch einen oder mehrere der Frontend-Chips 102 handelt. Der dedizierte LO-Chip 302 ermöglicht es, dass die Phasenverschiebung bei relativ niedriger Frequenz stattfinden kann, beispielsweise der Frequenz des LO-Verteilnetzes. Eine SPI oder eine andere Standardschnittstelle des LO-Chips 302 kann verwendet werden, um den Betrieb entweder im Master-Modus oder im Slave-Modus zu wählen.
Für die Verwendung im Master-Modus weist der dedizierte LO-Chip 302 eine VCO-Schaltung auf, die mehrere (z. B. drei oder mehr) VCOs 304A–304C aufweisen kann, von denen einer durch ein empfangenes Aktivierungssignal aktiviert werden kann. Die VCO-Schaltung empfängt auch ein VCO-Abstimmsignal, das dazu dient, den Ausgang des aktivierten VCO zu steuern. Jeder der VCOs 304A–304C kann einen anderen Ausgangsfrequenzbereich haben, der einem anderen interessierenden Band entspricht, so dass der Bereich des VCO-Abstimmsignals reduziert werden kann. Beispielsweise kann der VCO 304A ein Signal mit einer Frequenz im VCO-Grundfrequenzbereich von 14,25 bis 16,5 GHz ausgeben, VCO 304B kann ein Signal mit einer Frequenz im VCO-Grundfrequenzbereich von 17,75 bis 19 GHz ausgeben und VCO 304C kann ein Signal mit einer Frequenz im VCO-Grundfrequenzbereich von 20,25 bis 21,5 GHz ausgeben.
Die Ausgänge dieser VCO-Ausgänge sind mit einem LO-Schaltkreis 306 verbunden, der zwei Multiplexer 308 aufweist, welche als Oszillatorschalter fungieren. Für die Verwendung im Slave-Modus empfängt der LO-Schaltkreis 306 auch ein oszillierendes externes Bezugssignal. Der LO-Schaltkreis 306 wählt als LO-Signal das externe Bezugssignal oder das Ausgangssignal des aktivierten VCO, abhängig davon, ob der Chip im Slave-Modus oder im Master-Modus ist.
Der LO-Schaltkreis stellt das LO-Signal an einen Frequenzteiler 314, einen aktiven Leistungsteiler 310 und einen Pufferverstärker 316A bereit. Der Frequenzteiler 314 skaliert die Frequenz des LO-Signals herunter, um ein Phasenregelschleife(Phase Lock Loop, PLL)-Bezugsausgangssignal des LO-Chips 302 bereitzustellen. In einigen Ausführungsformen kann eine Kette aus mehreren Frequenzteilern mit wählbarer Abwärtsskalierung verwendet werden, um den PLL-Bezugsausgang bereitzustellen. Der Pufferverstärker 316A puffert das LO-Signal und verstärkt in einigen Ausführungsformen das LO-Signal, um einen LO-Bezugsausgang des LO-Chips 302 bereitzustellen. Dieser LO-Bezugsausgang kann genutzt werden, um andere, identische LO-Chips zu synchronisieren, die im Slave-Modus konfiguriert sind.
Der aktive Leistungsteiler 310 teilt das LO-Signal und stellt es an mehrere Phasenschieber 312 bereit, die jeweils mit einem entsprechenden Pufferverstärker 316B verbunden sind, der ein entsprechendes phasenverschobenes LO-Ausgangssignal des LO-Chips 302 bereitstellt. Jeder dieser phasenverschobenen LO-Ausgänge (z. B. 2^N phasenverschobene LO-Ausgangskanäle) kann genutzt werden, um einen anderen Frontend-Chip 102 zu synchronisieren. Jeder Phasenschieber 312 wird von einem entsprechenden DAC 318 gesteuert, der ein digitales Phasenverschiebungssignal empfängt und es in ein analoges Phasenverschiebungssignal umwandelt.
In einer alternativen Ausführungsform, in der die Phasenschieber 312 als D-Flipflops realisiert sind, können Push-Push-VCOs als VCOs 304A–304C verwendet werden und können dafür ausgelegt sein, eine Frequenz auszugeben, die das Doppelte der Grundfrequenz ist. Ein anderes jeweiliges D-Flipflop kann dann zwischen den aktiven Leistungsteiler 310 und jeden D-Flipflop-Phasenschieber geschaltet werden, um die Frequenz des VCO-Ausgangssignals zu halbieren (um die Grundfrequenz zu erhalten) und sowohl ein LO-Sinussignal als auch ein LO-Kosinussignal zur Verwendung durch jeden Phasenschieber 312 zu erzeugen, um ein jeweiliges einzelnes phasenverschobenes LO-Signal jedes Phasenschiebers 312 zu erzeugen.
4, die die 4A und 4B beinhaltet, stellt ein Phased-Array dar, das mehrere Instanzen sowohl des Frontend-Chips 102 als auch des LO-Chips 302 nutzt. 4A zeigt ein Phased-Array, das LO-Chips verwendet, die im Master-Modus arbeiten, um phasenverschobene LO-Signale an Frontends im Sendemodus und im Empfangsmodus bereitzustellen. 4B zeigt ein Phased-Array, das LO-Chips in Master-Slave-Konfiguration verwendet, um phasenverschobene LO-Ausgänge ausschließlich an Frontends im Sendemodus bereitzustellen.
Es wird nun Bezug genommen auf 4A; die Frontend-Chips 102C und 102D sind im Aufbau identisch, und auch die LO-Chips 302A im Master-Modus sind im Aufbau identisch, was in einigen Ausführungsformen eine Durchführung von Tests und Qualifizierung an nur zwei Chips erlaubt. In einigen Ausführungsformen bewirkt die Verwendung dedizierter LO-Chips einen höheren Stromverbrauch, bietet jedoch den Vorteil, dass eine Phasenverschiebung bei einer im Verhältnis niedrigeren Frequenz möglich ist.
Die Frontend-Chips 102C–D sind sämtlich im Slave-Modus konfiguriert und sind in eine Sendegruppe, die im Sendemodus konfiguriert ist, und eine Empfangsgruppe, die im Empfangsmodus konfiguriert ist, eingeteilt. In der Sendegruppe moduliert jedes Frontend 102C ein ZF-Sendesignal mithilfe eines der phasenverschobenen LO-Ausgänge, die von einem LO-Chip 302A bereitgestellt werden, der im Master-Modus konfiguriert worden ist. In der Empfangsgruppe demoduliert jeder Slave-Frontend-Chip 102D ein empfangenes HF-Signal mithilfe eines der phasenverschobenen LO-Ausgänge, die von einem zweiten Master-LO-Chip 302A bereitgestellt werden.
Die beiden Master-LO-Chips 302A stellen ihre PLL-Bezugsausgänge an die PLLs 104A und 104B bereit. Diese PLLs 104A und 104B vergleichen die PLL-Bezugsausgänge mit dem Ausgang eines Bezugsoszillators 108, um die VCO-Abstimmsignale der Master-LO-Chips 302A zu bestimmen. In der Ausführungsform von 1 verwendet das Phased-Array FDD, die sendeseitige PLL 104A stimmt die Sendegruppe auf Sendesignale auf einer Frequenz (z. B. 70 GHz) ab und die empfangsseitige PLL 104B stimmt die Empfangsgruppe so ab, dass Signale auf einer anderen Frequenz (z. B. 80 GHz) empfangen werden. In anderen Ausführungsformen verwendet das Phased-Array TDD, eine einzige PLL stimmt die Sende- und die Empfangsgruppe auf dieselbe Frequenz ab und die Frontends 102C–102D wechseln Sende- und Empfangsbetrieb in verschiedenen Zeitschlitzen miteinander ab.
4B zeigt ein Phased-Array, das ausschließlich Frontend-Chips 102C aufweist, die als Sender und als Slave konfiguriert sind, und das identisch aufgebaute LO-Chips 302A und 302B in einer Master-Slave-Konfiguration verwendet. Die Oszillatorschalter des LO-Chips 302A im Master-Modus stellen einen LO-Bezugsausgang an die Oszillatorschalter des LO-Chips 302B im Slave-Modus bereit, um den Slave-LO-Chip 302B zu konfigurieren. Frontend-Chips 102C, die mit den LO-Chips 302A und 302B verbunden sind, synchronisieren ihre HF-Sendesignale mithilfe der phasenverschobenen Ausgänge der LO-Chips 302A und 302B. In der Ausführungsform von 4B verwendet das Phased-Array FDD, und eine einzige PLL 104 stimmt die LO-Chips 302A und 302B mithilfe des Ausgangs eines Bezugsoszillators 108 auf eine einzige Frequenz (z. B. 70 GHz) ab.
5 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens zum Senden und Empfangen mithilfe eines Frontend-Chips sowie optional eines LO-Chips in einem HF-Strahlformungssystem darstellt. Bei 502 wird ein erster Betriebsmodus des Frontend-Chips aus einem Sendemodus und einem Empfangsmodus ausgewählt. Bei 504 wird ein zweiter Betriebsmodus entweder des Frontend-Chips oder eines LO-Chips aus einem Master- oder einem Slave-Modus ausgewählt. Bei 505 wird basierend darauf, ob der Master-Modus oder der Slave-Modus gewählt wurde, eine Flussentscheidung getroffen.
Falls der Master-Modus als zweite Betriebsart gewählt ist, werden die Schritte 506, 508 und 510 ausgeführt. Bei 506 erzeugt der Frontend-Chip oder der LO-Chip mithilfe eines internen VCO ein LO-Signal. In Ausführungsformen mit Push-Push-VCO hat das LO-Signal eine Frequenz, die das Doppelte der Grundfrequenz des VCO beträgt. In anderen Ausführungsformen liegt das LO-Signal auf der Grundfrequenz. Bei 508 erzeugt der Frontend-Chip oder der LO-Chip mithilfe des internen VCO ein herunterskaliertes Bezugsausgangssignal. Der VCO erzeugt ein oszillierendes Signal, das die Grundfrequenz des VCO hat, was in Ausführungsformen mit Push-Push-VCO einem zweiten oszillierenden VCO-Signal mit der halben Grundfrequenz des LO-Signals entspricht. Der LO-Chip oder der Frontend-Chip skaliert dann die Frequenz dieses VCO-Grundfrequenzsignals herunter, um das herunterskalierte Bezugssignal zu bilden. Mithilfe des herunterskalierten Bezugssignals stimmt bei 510 eine PLL den VCO ab.
Andernfalls, falls sich der Frontend-Chip oder der LO-Chip im Slave-Modus befindet (d. h. nicht im Master-Modus ist), wird der Fluss von 505 zu 512 geleitet, wo das LO-Signal mithilfe eines externen Bezugssignals erzeugt wird, welches durch den LO-Chip oder das Frontend empfangen wird. In einer ersten Ausführungsform wird dieses LO-Signal durch Hochskalieren des externen Bezugssignals erzeugt. In einer zweiten Ausführungsform ist dieses LO-Signal das externe Bezugssignal.
Bei 514 wird die Phase des LO-Signals entsprechend einer gewünschten Strahlachse eines Sendestrahlmusters (im Sendemodus) bzw. eines erwarteten Empfangsstrahlmusters (im Empfangsmodus) verschoben. Diese Phasenverschiebung kommt vor der Modulation bzw. Demodulation zur Anwendung. Bei 516 wird basierend darauf, ob für den Frontend-Chip der Sendemodus oder der Empfangsmodus gewählt wurde, eine Flussentscheidung getroffen.
Falls der Sendemodus gewählt wurde, werden die Schritte 518, 520 und 522 ausgeführt. Bei 518 moduliert der Frontend-Chip ein ZF-Signal mit dem phasenverschobenen LO-Signal, um ein moduliertes HF-Signal zu bilden. Bei 520 verstärkt der Frontend-Chip anschließend das modulierte HF-Signal mithilfe eines VGA. Bei 522 sendet der Frontend-Chip das verstärkte HF-Signal.
Andernfalls, falls sich das Frontend im Empfangsmodus befindet (d. h. nicht im Sendemodus ist), wird der Fluss von 516 zu 524 geführt, wo der Frontend-Chip ein HF-Signal empfängt. Der Frontend-Chip demoduliert das empfangene HF-Signal mithilfe des phasenverschobenen LO-Signals, um ein empfangenes ZF-Signal zu bilden.
6 zeigt ein Blockschaltbild eines Verarbeitungssystems, das zur Implementierung einiger der hier offenbarten Vorrichtungen und Verfahren eingesetzt werden kann. Spezifische Vorrichtungen können alle gezeigten Komponenten oder lediglich eine Teilmenge der Komponenten verwenden, und der Grad der Integration kann je nach Vorrichtung variieren. Darüber hinaus kann eine Vorrichtung mehrere Instanzen einer Komponente enthalten, etwa mehrere Verarbeitungseinheiten, Prozessoren, Speicher, Sender, Empfänger etc. In einer Ausführungsform umfasst das Verarbeitungssystem eine Computer-Arbeitsstation. Das Verarbeitungssystem kann eine Verarbeitungseinheit umfassen, die mit einer oder mehreren Ein-/Ausgabevorrichtungen ausgestattet ist, etwa Lautsprecher, Mikrofon, Maus, Berührungsbildschirm, Tastenfeld, Tastatur, Drucker, Display und dergleichen. Die Verarbeitungseinheit kann eine CPU, einen Speicher, eine Massenspeichervorrichtung, einen Video-Adapter und eine E/A-Schnittstelle aufweisen, die mit einem Bus verbunden sind. In einer Ausführungsform können mehrere Verarbeitungseinheiten in einem einzigen Verarbeitungssystem oder in mehreren Verarbeitungssystemen einen verteilten Verarbeitungs-Pool oder einen verteilten Bearbeitungs-Pool bilden.
Der Bus kann eine oder mehrere eines beliebigen Typs von mehreren Busarchitekturen sein, darunter ein Speicherbus oder eine Speichersteuerung, ein Peripheriebus, ein Video-Bus oder ähnlich. Die CPU kann einen beliebigen Typ von elektronischem Datenprozessor umfassen. Der Speicher kann einen beliebigen Typ von Systemspeicher umfassen, etwa einen Direktzugriffsspeicher (Random Access Memory, RAM), einen statischen RAM (SRAM), einen dynamischen RAM (DRAM), einen synchronen DRAM (SDRAM), einen Festwertspeicher (Read-Only Memory, ROM), eine Kombination davon oder ähnlich. In einer Ausführungsform kann der Speicher einen ROM zur Verwendung beim Systemstart sowie einen DRAM für die Speicherung von Programmen und Daten zur Verwendung während der Ausführung von Programmen aufweisen.
Die Massenspeichervorrichtung kann einen beliebigen Typ von Speichervorrichtung umfassen, der dafür ausgelegt ist, Daten, Programme und andere Informationen zu speichern und die Daten, Programme und anderen Informationen über den Bus zugänglich zu machen. Die Massenspeichervorrichtung kann beispielsweise eines oder mehrere der folgenden umfassen: eine Festkörperplatte (Solid State Drive, SSD), ein Festplattenlaufwerk (Hard Disk Drive, HDD), ein Magnetplattenlaufwerk (Magnetic Disk Drive, MDD), ein optisches Plattenlaufwerk oder ähnlich.
Der Video-Adapter und die E/A-Schnittstelle stellen Schnittstellen bereit, um externe Eingabe- und Ausgabevorrichtungen an die Verarbeitungseinheit anzuschließen. Wie dargestellt, beinhalten Beispiele von Eingabe- und Ausgabevorrichtungen das Display, das an den Video-Adapter angeschlossen ist, und die Maus/die Tastatur/den Drucker, die/der an die E/A-Schnittstelle angeschlossen ist. Andere Vorrichtungen können mit der Verarbeitungseinheit verbunden werden, und weitere oder weniger Schnittstellenkarten können eingesetzt werden. Beispielsweise kann eine serielle Schnittstelle wie etwa ein Universal Serial Bus (USB) (nicht dargestellt) verwendet werden, um eine Schnittstelle für einen Drucker bereitzustellen.
Die Verarbeitungseinheit weist außerdem eine oder mehrere Netzwerkschnittstellen auf, die verdrahtete Verbindungen, beispielsweise etwa ein Ethernet-Kabel oder dergleichen, und/oder drahtlose Verbindungen zu Zugangsknoten oder anderen Netzen umfassen können. Die Netzschnittstelle ermöglicht es der Verarbeitungseinheit, über das/die Netz(e) mit entfernten Einheiten zu kommunizieren. Beispielsweise kann die Netzschnittstelle drahtlose Kommunikation über eine(n) oder mehrere Sender/Sendeantenne(n) und eine(n) oder mehrere Empfänger/Empfangsantenne(n) bereitstellen. In einer Ausführungsform ist die Verarbeitungseinheit mit einem Ortsnetz (Local-Area Network, LAN) oder einem Weitverkehrsnetz (Wide-Area Network, WAN) verbunden zwecks Datenverarbeitung und -übertragung mit entfernten Vorrichtungen, etwa anderen Verarbeitungseinheiten, dem Internet, entfernten Speichereinrichtungen oder ähnlichen. Die Netzschnittstelle kann dafür ausgelegt sein, verschiedene verbindungsspezifische virtuelle oder physische Ports kommunikativ mit einer oder mehreren dieser entfernten Vorrichtungen zu verbinden.
Veranschaulichende Ausführungsformen der vorliegenden Erfindung bieten den Vorteil, dass sie geringes Rauschen, Skalierbarkeit, flexible Partitionierung, hohe mechanische und thermische Stabilität, vereinfachte Produktionstests, gute Kanal-Kanal-Trennung, niedrigen Energieverbrauch, niedrige Kosten und vereinfachtes Wärmemanagement bereitstellen. Ein System einer Ausführungsform kann beispielsweise einkanalige Frontend-Chips verwenden, um dank der geringeren Leistungsdichte vereinfachte Produktionstests, gute Kanal-Kanal-Trennung sowohl von HF- als auch von ZF-Kanälen und vereinfachtes Wärmemanagement bereitzustellen. In einigen Ausführungsformen erlaubt die Verwendung von Satellitenchips für HF-Frontends ihre Anordnung in unmittelbarer Nähe einer oder mehrerer externer Antennen oder Antennenwerfer, um geringe Leistungsverluste und ein hohes SNR bereitzustellen. Ausführungsformen dieser Satelliten-Chips können beispielsweise eWLB-Chips (embedded Wafer Level Ball Grid Array) sein, die eine geringe Packungsgröße aufweisen, um eine hohe mechanische Stabilität zu bieten, und eine redundante Anzahl von Kugeln, um einen Betrieb auch nach über 1.000 Stunden mit Temperaturwechselbelastung zu ermöglichen. In anderen Ausführungsformen sind die Frontend-Chips AiP-Vorrichtungen, die auf kostengünstigen PCB (z. B. FR-4) montiert werden können, da sie keine externe Antenne verwenden und daher keinen Hochfrequenz(HF)-Pfad auf der PCB erfordern. In einigen Ausführungsformen zur Verwendung in Verbraucheranwendungen sind die Anforderungen an Temperaturwechsel noch weniger streng und erlauben damit die Verwendung kostengünstiger PCBs.
Zwar wurde die vorliegende Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben, jedoch ist diese Beschreibung nicht in einschränkendem Sinne zu verstehen. Verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen sowie andere Ausführungsformen der Erfindung sind für Fachleute auf diesem Gebiet der Technik anhand der Beschreibung offenkundig. Daher ist beabsichtigt, dass die beigefügten Patentansprüche alle diese Modifikationen oder Ausführungsformen beinhalten.

Claims

Verfahren zur Phased-Array-Strahlformung, umfassend: einen ersten Betriebsmodus für wenigstens einen Chip aus einem Sendemodus und einem Empfangsmodus auszuwählen, einen zweiten Betriebsmodus für den wenigstens einen Chip aus einem Master-Modus und einem Slave-Modus auszuwählen; durch den wenigstens einen Chip ein erstes oszillierendes Signal zu erhalten; durch den wenigstens einen Chip ein Ziel-Hochfrequenz(HF)-Sendesignal zu erzeugen, wenn sich der wenigstens eine Chip im Sendemodus befindet, wobei das Erzeugen des Ziel-HF-Sendesignals umfasst: durch einen ersten Phasenschieber eine Phasenverschiebung des ersten oszillierenden Signals entsprechend einer ersten Phasenverschiebung durchzuführen, um ein erstes phasenverschobenes Signal zu bilden; und durch einen Modulator mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist, ein moduliertes HF-Signal entsprechend dem ersten phasenverschobenen Signal zu bestimmen.
Verfahren nach Anspruch 1, ferner umfassend, den Master-Modus als zweite Betriebsart des wenigstens einen Chips auszuwählen; und wobei das Erhalten des ersten oszillierenden Signals umfasst: ein erstes Abstimmsignal eines spannungsgesteuerten Oszillators (Voltage-Controlled Oscillator, VCO) zu empfangen; und durch einen VCO, der in dem wenigstens einen Chip enthalten ist, das erste oszillierende Signal entsprechend dem ersten VCO-Abstimmsignal zu erzeugen.
Verfahren nach Anspruch 2, ferner umfassend: durch den VCO ein zweites oszillierendes Signal mit einer Frequenz zu erzeugen, die die Hälfte der Frequenz des ersten oszillierenden Signals beträgt; die Frequenz des zweiten oszillierenden Signals herunterzuskalieren, um ein erstes herunterskaliertes Bezugssignal zu bestimmen; und durch eine Phasenregelschleife(Phase Lock Loop, PLL)-Schaltung das erste VCO-Abstimmsignal entsprechend dem ersten herunterskalierten Bezugssignal zu bestimmen.
Verfahren nach einem der Ansprüche 1 bis 3, wobei das Bestimmen des modulierten HF-Signals umfasst, eine Einseitenband(Single Sideband, SSB)-Aufwärtswandlung eines komplexen Zwischenfrequenz(ZF)-Sendesignals entsprechend dem ersten phasenverschobenen Signal durchzuführen.
Verfahren nach einem der Ansprüche 1 bis 4, wobei das Durchführen der Phasenverschiebung des ersten oszillierenden Signals ferner umfasst: eine erste digitale Darstellung der ersten Phasenverschiebung zu empfangen; die erste digitale Darstellung in ein erstes analoges Phasenverschiebungssignal umzuwandeln; und eine Phasenverschiebung des ersten oszillierenden Signals entsprechend dem ersten analogen Phasenverschiebungssignal durchzuführen, um das erste phasenverschobene Signal zu bilden.
Verfahren nach einem der Ansprüche 1 bis 5, wobei das Erzeugen des Ziel-HF-Sendesignals ferner umfasst: ein digitales Abstimmsignal eines spannungsgesteuerten Verstärkers (Voltage-Gated Amplifier, VGA) zu empfangen; das digitale VGA-Abstimmsignal in ein analoges VGA-Abstimmsignal umzuwandeln; das analoge VGA-Abstimmsignal zu glätten, um ein geglättetes VGA-Abstimmsignal zu bilden; und durch einen VGA, der in dem wenigstens einen Chip enthalten ist, das modulierte HF-Signal entsprechend dem geglätteten VGA-Abstimmsignal zu verstärken, um ein verstärktes HF-Signal zu bilden.
Verfahren nach einem der Ansprüche 1 bis 6, ferner umfassend: den Empfangsmodus als ersten Betriebsmodus des wenigstens einen Chips auszuwählen; durch den wenigstens einen Chip ein HF-Empfangssignal zu empfangen; und durch einen Demodulator mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist, das HF-Empfangssignal entsprechend dem ersten phasenverschobenen Signal zu demodulieren, um ein demoduliertes komplexes Zwischenfrequenz(ZF)-Signal zu erzeugen, wobei der Demodulator in dem wenigstens einen Chip enthalten ist.
Verfahren nach Anspruch 7, wobei das Demodulieren umfasst, eine Einseitenband-(Single Sideband, SSB)-Abwärtswandlung des HF-Empfangssignals entsprechend dem ersten phasenverschobenen Signal durchzuführen.
Verfahren nach einem der Ansprüche 1 bis 8, ferner umfassend, den Slave-Modus als zweiten Betriebsmodus des wenigstens einen Chips auszuwählen; und wobei das Erhalten des ersten oszillierenden Signals umfasst: an einem ersten Eingangsanschluss des wenigstens einen Chips ein externes Bezugssignal zu empfangen; und das externe Bezugssignal hochzuskalieren, um das erste oszillierende Signal bereitzustellen.
Verfahren nach Anspruch 9, ferner umfassend: den Sendemodus als ersten Betriebsmodus des wenigstens einen Chips auszuwählen; den Sendemodus als ersten Betriebsmodus eines zweiten Chips und den Master-Modus als zweiten Betriebsmodus des zweiten Chips auszuwählen, wobei der zweite Chip mit dem wenigstens einen Chip verbunden ist und einen Aufbau aufweist, der mit einem ersten Chip des wenigstens einen Chips identisch ist; durch einen spannungsgesteuerten Master-Oszillator (Master-VCO), der in dem zweiten Chip enthalten ist, ein Master-VCO-Signal zu erzeugen; durch den zweiten Chip entsprechend dem Master-VCO-Signal ein Master-HF-Sendesignal zu erzeugen, das in einem Sendestrahlmuster mit einer Strahlachse, die entsprechend der ersten Phasenverschiebung bestimmt wurde, enthalten ist, wobei die erste Phasenverschiebung eine Phasenverschiebung relativ zum Master-HF-Sendesignal umfasst und auch das Ziel-HF-Sendesignal in dem Sendestrahlmuster enthalten ist; und durch den zweiten Chip das externe Bezugssignal zu erzeugen, wobei das externe Bezugssignal eine Frequenz hat, die um ein festes Verhältnis niedriger ist als eine Frequenz des Master-VCO-Signals.
Hochfrequenz(HF)-Frontend-System, das einen ersten Chip umfasst, wobei der erste Chip umfasst: einen Frequenzmultiplizierer, der mit einem ersten Eingangsanschluss verbunden ist, wobei der Frequenzmultiplizierer dafür ausgelegt ist, durch Hochskalieren der Frequenz eines oszillierenden Bezugssignals, das am ersten Eingangsanschluss empfangen wird, ein hochskaliertes Bezugssignal zu bilden, einen spannungsgesteuerten Oszillator (Voltage-Controlled Oscillator, VCO), der dafür ausgelegt ist, ein erstes oszillierendes VCO-Signal bereitzustellen; einen Oszillatorschalter, der mit dem VCO und dem Frequenzmultiplizierer verbunden ist, wobei der Oszillatorschalter dafür ausgelegt ist, ein Lokaloszillator(LO)-Signal zwischen dem ersten oszillierenden VCO-Signal und dem hochskalierten Bezugssignal auszuwählen; einen ersten Phasenschieber, der mit einem Ausgang des Oszillatorschalters verbunden ist; und einen Modulator mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist.
System nach Anspruch 11, wobei der erste Chip ferner einen Pufferverstärker umfasst, der mit dem ersten Eingangsanschluss verbunden ist, wobei der Pufferverstärker dafür ausgelegt ist, einen Bezugssignalausgang des ersten Chips entsprechend dem oszillierenden Bezugssignal bereitzustellen.
System nach Anspruch 11 oder 12, wobei der VCO ferner dafür ausgelegt ist, das erste oszillierende VCO-Signal und das zweite oszillierende VCO-Signal entsprechend einem VCO-Abstimmsignal, das an einem zweiten Eingangsanschluss des ersten Chips empfangen wird, bereitzustellen, das zweite oszillierende VCO-Signal eine Frequenz hat, die die Hälfte der Frequenz des ersten oszillierenden VCO-Signals beträgt; und der erste Chip ferner einen Frequenzteiler umfasst, der mit dem VCO verbunden und dafür ausgelegt ist, die Frequenz des zweiten oszillierenden VCO-Signals herunterzuskalieren, um ein herunterskaliertes Bezugsausgangssignal des ersten Chips zu bilden.
System nach Anspruch 13, ferner einen Master-Chip umfassend, der mit dem ersten Chip verbunden ist; wobei der Master-Chip einen Aufbau identisch mit dem ersten Chip umfasst; und wobei das oszillierende Bezugssignal des ersten Chips ein herunterskaliertes Bezugsausgangssignal umfasst, das vom Master-Chip erzeugt wird.
System nach Anspruch 14, ferner eine Phasenregelschleife (Phase Lock Loop, PLL) umfassend, die mit dem Master-Chip verbunden ist, wobei die PLL dafür ausgelegt ist, ein VCO-Abstimmsignal des Master-Chips entsprechend dem herunterskalierten Bezugsausgangssignal des Master-Chips zu erzeugen.
System nach Anspruch 11 bis 15, wobei der Modulator einen Einseitenband(Single Sideband, SSB)-Aufwärtsmischer umfasst.
System nach Anspruch 16, wobei der erste Chip ferner umfasst: einen Demodulator, der einen SSB-Abwärtsmischer umfasst, dessen Eingang mit einem HF-Eingangsanschluss des ersten Chips verbunden ist; ein erstes Widerstand-Kondensator-Mehrphasenfilter (Resistor-Capacitor Polyphase Filter, RCPF) mit einem Eingang, der mit einem Ausgang des ersten Phasenschiebers verbunden ist, und einem Ausgang, der mit einem Eingang des SSB-Abwärtsmischers verbunden ist; ein zweites RCPF mit einem Eingang, der mit dem Ausgang des ersten Phasenschiebers verbunden ist, und einem Ausgang, der mit einem Eingang des SSB-Aufwärtsmischers verbunden ist, wobei das erste RCPF und das zweite RCPF jeweils dafür ausgelegt sind: ein erstes phasenverschobenes LO-Signal des ersten Chips zu empfangen; das erste phasenverschobene LO-Signal zu verzögern, um ein entsprechendes verzögertes Signal zu bilden; und das erste phasenverschobene LO-Signal und das entsprechende verzögerte Signal auszugeben; und einen ersten DAC mit einem Ausgang, der mit einem Eingang des ersten Phasenschiebers verbunden ist, wobei der erste DAC dafür ausgelegt ist, ein erstes digitales Phasenverschiebungssignal zu empfangen und ein erstes analoges Phasenverschiebungssignal an den ersten Phasenschieber bereitzustellen.
System nach Anspruch 16 oder 17, wobei der erste Chip ferner umfasst: einen spannungsgesteuerten Verstärker (Voltage-Gated Amplifier, VGA), der mit einem Ausgang des Modulators verbunden ist; einen zweiten DAC, der dafür ausgelegt ist, ein digitales VGA-Abstimmsignal zu empfangen; und ein Tiefpassfilter, das elektrisch zwischen den zweiten DAC und den VGA geschaltet ist.
System zur Erzeugung von Lokaloszillator(LO)-Signalen, das einen ersten Chip umfasst, wobei der erste Chip umfasst: eine spannungsgesteuerte Oszillator(Voltage-Controlled Oscillator, VCO)-Schaltung, die mehrere VCOs umfasst, wobei die VCO-Schaltung dafür ausgelegt ist, ein erstes VCO-Abstimmsignal und ein VCO-Aktivierungssignal zu empfangen und ein VCO-Ausgangssignal entsprechend dem ersten VCO-Abstimmsignal und dem VCO-Aktivierungssignal auszugeben; wenigstens einen ersten Oszillatorschalter, der mit der VCO-Schaltung verbunden ist, wobei der wenigstens eine Oszillatorschalter dafür ausgelegt ist, ein oszillierendes externes Bezugssignal zu empfangen und zwischen dem externen Bezugssignal und dem VCO-Ausgangssignal zu wählen; und einen ersten Phasenschieber, der mit einem Ausgang des wenigstens einen ersten Oszillatorschalters verbunden ist.
System nach Anspruch 19, ferner einen zweiten Chip umfassend, wobei der zweite Chip einen ersten Modulator umfasst, der einen Eingang umfasst, welcher mit einem Ausgang des ersten Phasenschiebers verbunden ist.
System nach Anspruch 20, wobei der erste Chip ferner umfasst: einen zweiten Phasenschieber; und einen Signalteiler, umfassend: einen Eingang, der mit dem Ausgang des wenigstens einen ersten Oszillatorschalters verbunden ist, einen ersten Teilerausgang, der mit einem Eingang des ersten Phasenschiebers verbunden ist, und einen zweiten Teilerausgang, der mit einem Eingang des zweiten Phasenschiebers verbunden ist.
System nach Anspruch 21, ferner einen dritten Chip umfassend, wobei der dritte Chip einen zweiten Modulator umfasst, der mit einem Ausgang des zweiten Phasenschiebers verbunden ist.
System nach Anspruch 22, wobei der erste Chip ferner einen Frequenzteiler umfasst, der elektrisch mit einem Ausgang des wenigstens einen ersten Oszillatorschalters verbunden ist.
System nach Anspruch 23, ferner umfassend: einen ersten Bezugsoszillator; und eine erste Phasenregelschleife (Phase Lock Loop, PLL), die mit einem Ausgang des Frequenzteilers, einem Ausgang des ersten Bezugsoszillators und einem Eingang der VCO-Schaltung verbunden ist, wobei die erste PLL dafür ausgelegt ist, das erste VCO-Abstimmsignal zu bestimmen.
System nach Anspruch 24, ferner einen vierten Chip umfassend, der mit dem ersten Chip verbunden ist, wobei der vierte Chip einen Aufbau umfasst, der mit dem ersten Chip identisch ist, wobei der Aufbau des vierten Chips wenigstens einen zweiten Oszillatorschalter aufweist, der mit dem wenigstens einen ersten Oszillatorschalter identisch ist; und wobei der erste Chip ferner einen Verstärker umfasst, der elektrisch zwischen den Ausgang des wenigstens einen ersten Oszillatorschalters und einen Eingang des wenigstens einen zweiten Oszillatorschalters geschaltet ist.