DE102016115559A1 - Transistorbauelement mit verbesserter leckstromcharakteristik - Google Patents

Transistorbauelement mit verbesserter leckstromcharakteristik Download PDF

Info

Publication number
DE102016115559A1
DE102016115559A1 DE102016115559.4A DE102016115559A DE102016115559A1 DE 102016115559 A1 DE102016115559 A1 DE 102016115559A1 DE 102016115559 A DE102016115559 A DE 102016115559A DE 102016115559 A1 DE102016115559 A1 DE 102016115559A1
Authority
DE
Germany
Prior art keywords
compensation
drift
cells
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016115559.4A
Other languages
English (en)
Other versions
DE102016115559B4 (de
Inventor
Tudor Chirila
Katarzyna Kowalik-Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016115559.4A priority Critical patent/DE102016115559B4/de
Publication of DE102016115559A1 publication Critical patent/DE102016115559A1/de
Application granted granted Critical
Publication of DE102016115559B4 publication Critical patent/DE102016115559B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird ein Transistorbauelement offenbart. Das Transistorbauelement weist einen Drainknoten, einen Sourceknoten und einen Gateknoten auf; mehrere Drift- und Kompensationszellen, von denen jede wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp aufweist, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist, und das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist; und eine Steuerstruktur, die zwischen dem wenigstens einen Driftgebiet einer jeden der Drift- und Kompensationszellen und dem Sourceknoten angeschlossen ist. Jede der mehreren Drift- und Kompensationszellen weist ein Kompensationsgradprofil auf. Die Mehrzahl von Drift- und Kompensationszellen weist eine Gruppe von Drift- und Kompensationszellen vom ersten Typ, die ein Kompensationsgradprofil eines ersten Typs aufweisen, und eine Gruppe von Drift- und Kompensationszellen eines zweiten Typs, die ein Kompensationsgradprofil eines zweiten Typs aufweisen, auf. Wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ ist komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ.

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere ein Superjunction-Transistorbauelement.
  • Ein Superjunction-Transistorbauelement, das oft auch als Kompensations-Transistorbauelement bezeichnet wird, weist ein Bauelementgebiet mit wenigstens einem Gebiet von einem ersten Dotierungstyp (Leitfähigkeitstyp) und wenigstens ein Gebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp (Leitfähigkeitstyp) auf. Das wenigstens eine Gebiet vom ersten Dotierungstyp wird oft als Driftgebiet bezeichnet, und das wenigstens eine Gebiet vom zweiten Dotierungstyp wird oft als Kompensationsgebiet bezeichnet (obwohl es auch Veröffentlichungen gibt, in denen das Gesamtgebiet mit dem wenigstens einen Gebiet vom ersten Dotierungstyp und wenigstens einen Gebiet vom zweiten Dotierungstyp als Driftgebiet bezeichnet wird). Das Driftgebiet ist mit einem Drainknoten und das Kompensationsgebiet ist mit einem Sourceknoten des Transistorbauelements gekoppelt.
  • Ein Superjunction-Transistorbauelement weist darüber hinaus eine Steuerstruktur mit einem Sourcegebiet und einem Bodygebiet auf, von denen jedes mit dem Sourceknoten gekoppelt ist, und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist. Diese Steuerstruktur bestimmt einen Betriebszustand des Transistorbauelements. In einem Ein-Zustand liegt ein leitender Kanal in dem Bodygebiet entlang des Gatedielektrikums zwischen dem Sourcegebiet und dem Driftgebiet vor. Im Aus-Zustand ist der leitende Kanal unterbrochen. Wenn im Aus-Zustand zwischen dem Sourceknoten und dem Drainknoten eine externe Spannung, die einen pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet und einen pn-Übergang zwischen dem Kompensationsgebiet und dem Driftgebiet in Rückwärtsrichtung vorspannt, angelegt wird, breitet sich ein Raumladungsgebiet (Verarmungsgebiet) in jedem von dem Driftgebiet und dem Kompensationsgebiet aus.
  • Im Aus-Zustand verhindert das Transistorbauelement einen Stromfluss zwischen dem Drainknoten und dem Sourceknoten mit Ausnahme eines Leckstroms, wenn nicht die Spannung zwischen dem Sourceknoten und dem Drainknoten einen Spannungspegel erreicht, der üblicherweise als Durchbruchspannungspegel oder, kürzer, als Durchbruchspannung bezeichnet wird. Wenn die Spannung die Durchbruchspannung erreicht, tritt ein Lawinendurchbruch auf, der bewirkt, dass ein Lawinenstrom fließt. Üblicherweise ist der Leckstrom, der im Aus-Zustand fließt, bevor der Lawinendurchbruch auftritt, wesentlich geringer als der Lawinenstrom, wobei der Leckstrom ansteigen kann, wenn sich die externe Spannung der Durchbruchspannung nähert.
  • Das Testen eines Transistorbauelements im Hinblick auf Defekte am Ende des Herstellungsprozesses kann das Anlegen einer Testspannung, die das Transistorbauelement in Vorwärtsrichtung vorspannt, im Aus-Zustand des Transistorbauelements, und das Vergleichen des resultierenden Leckstroms mit einem Stromschwellenwert umfassen. Das Transistorbauelement besteht den Test, wenn der Leckstrom geringer ist als ein Schwellenwert, und es besteht ihn nicht, wenn der Leckstrom höher ist als der Schwellenwert. Bei dieser Art von Test kann es wünschenswert sein, einen niedrigen Stromschwellenwert zu verwenden, sodass nur Transistorbauelemente mit einem geringeren Leckstrom den Test bestehen, und eine externe Spannung zu verwenden, die höher ist als die Nennspannung des Transistorbauelements, sodass nur Transistorbauelemente mit einem Spannungssperrvermögen, das höher ist als die Nennspannung, den Test bestehen. Die Nennspannung ist geringer als die Durchbruchspannung, und sie ist die Spannung, der langfristig zu widerstehen das Transistorbauelement ausgelegt ist.
  • Bei einem herkömmlichen Superjunction-Transistorbauelement beginnt der Leckstrom bei einer Spannung anzusteigen, die geringer ist als die Durchbruchspannung. Die Durchbruchspannung und damit die Spannung, bei der der Leckstrom anzusteigen beginnt, unterliegen statistischen Schwankungen. Daher kann der Leckstrom bei einigen Bauelementen bei Spannungen unterhalb der Testspannung anfangen, anzusteigen, und bei manchen Bauelementen kann er bei Spannungen oberhalb der Testspannung anfangen, anzusteigen. Bauelemente, bei denen der Leckstrom bei Spannungspegeln unterhalb der Testspannung ansteigt, tendieren dazu, den Test nicht zu bestehen, selbst wenn diese Bauelemente ein Spannungssperrvermögen haben könnten, das höher ist als die Nennspannung.
  • Daher besteht ein Bedarf, ein Transistorbauelement, insbesondere ein Superjunction-Transistorbauelement, mit einer verbesserten Leckstromcharakteristik bereitzustellen.
  • Ein Beispiel betrifft ein Transistorbauelement. Das Transistorbauelement weist einen Drainknoten, einen Sourceknoten, einen Gateknoten und mehrere Drift- und Kompensationszellen auf. Jede der mehreren Drift- und Kompensationszellen weist wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp auf, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist, und wobei das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist. Eine Steuerstruktur ist zwischen das wenigstens einen Driftgebiet einer jeden der Drift- und Kompensationszellen und den Sourceknoten geschaltet. Eine jede der mehreren Drift- und Kompensationszellen weist ein Kompensationsgradprofil auf, wobei die mehreren Drift- und Kompensationszellen eine Gruppe von Drift- und Kompensationszellen eines ersten Typs, die ein Kompensationsgradprofil eines ersten Typs besitzen, und eine Gruppe von Drift- und Kompensationszellen eines zweiten Typs, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweist. Wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ ist komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ.
  • Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, sodass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte gezeigt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 zeigt schematisch eine vertikale Querschnittsansicht eines Superjunction-Transistorbauelements, das eine Steuerstruktur und mehrere Drift- und Kompensationszellen aufweist;
  • 2 zeigt ein Beispiel einer Steuerstruktur, die mehrere Steuerzellen aufweist;
  • 3 zeigt ein weiteres Beispiel einer Steuerstruktur, die mehrere Steuerzellen aufweist;
  • 4 zeigt eine perspektivische Schnittansicht eines Abschnitts eines Superjunction-Transistorbauelements gemäß einem Beispiel;
  • Die 5 bis 8 zeigen Drift- und Kompensationszellen gemäß verschiedenen Beispielen;
  • 9 zeigt die Leckstrom- und Lawinencharakteristik verschiedener Superjunction-Bauelemente;
  • Von den 10 bis 12 zeigt jede Beispiele für Kompensationsgradprofile und Profile des elektrischen Feldes in einem Aus-Zustand in zwei verschiedenen Arten von Drift- und Kompensationszellen;
  • 13 zeigt zwei benachbarte Drift- und Kompensationszellen und elektrische Feldvektoren eines elektrischen Feldes im Aus-Zustand des Transistorbauelements;
  • 14 zeigt Dotierungsprofile eines Driftgebiets und eines Kompensationsgebiets einer Drift- und Kompensationszelle, und ein resultierendes Kompensationsgradprofil der Drift- und Kompensationszelle;
  • 15 zeigt schematisch eine Drift- und Kompensationszelle, sowie ein Kompensationsgradprofil dieser Drift- und Kompensationszelle;
  • 16 zeigt ein Beispiel dafür, wie verschiedene Typen von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können; und
  • 17 zeigt ein weiteres Beispiel dafür, wie verschiedene Typen von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele, sofern nicht ausdrücklich anders erwähnt, miteinander kombiniert werden können.
  • 1 zeigt schematisch eine Schnittansicht eines Abschnitts eines Transistorbauelements, insbesondere eines Superjunction-Transistorbauelements. Bezug nehmend auf 1 weist das Transistorbauelement einen Halbleiterkörper 100 und mehrere Drift- und Kompensationszellen 20 in dem Halbleiterkörper 100 auf. Eine jede der mehreren Drift- und Kompensationszellen 20 weist wenigstens ein Driftgebiet 21 von einem ersten Dotierungstyp (Leitfähigkeitstyp) auf, sowie wenigstens ein Kompensationsgebiet 22 von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp. Bei dem ersten Dotierungstyp handelt es sich um einen von einem Typ n und einem Typ p, und bei dem zweiten Dotierungstyp handelt es sich um den anderen von dem Typ n und dem Typ p. Das wenigstens eine Driftgebiet 21 und das wenigstens eine Kompensationsgebiet 22 einer jeden Drift- und Kompensationszelle grenzen aneinander an, sodass jede der mehreren von Drift- und Kompensationszellen 20 wenigstens einen pn-Übergang zwischen dem wenigstens einen Driftgebiet 21 und dem wenigstens einen Kompensationsgebiet aufweist. Lediglich zum Zweck der Darstellung weist jede der in 1 und den nachfolgend erläuterten Beispielen gezeigten Drift- und Kompensationszellen 20 ein Driftgebiet 21, ein Kompensationsgebiet 22 und einen pn-Übergang auf. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Eine Drift- und Kompensationszelle kann ebenso gut mehr als ein Driftgebiet und mehr als ein Kompensationsgebiet aufweisen.
  • Bezug nehmend auf 1 ist das wenigstens eine Driftgebiet 21 einer jeden Drift- und Kompensationszelle 20 an einen Drainknoten D des Transistorbauelements angeschlossen, und das wenigstens eine Kompensationsgebiet 22 einer jeden Drift- und Kompensationszelle 20 ist an einen Sourceknoten S des Transistorbauelements angeschlossen. Eine elektrische Verbindung zwischen den Kompensationszellen 22 und dem Sourceknoten S ist in 1 lediglich schematisch dargestellt. Beispiele dafür, wie diese elektrischen Verbindungen implementiert werden können, werden weiter unten unter Bezugnahme auf Beispiele erläutert. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen 20 sind über ein Draingebiet 11 vom ersten Dotierungstyp an den Drainknoten D angeschlossen. Das Draingebiet 11 kann an die Driftgebiete 21 angrenzen. Allerdings ist dies in 1 nicht gezeigt. Optional ist, wie in 1 gezeigt, ein Puffergebiet 12 vom ersten Dotierungstyp zwischen dem Draingebiet 11 und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 angeordnet. Das Puffergebiet 12 weist den ersten Dotierungstyp, welcher der Dotierungstyp der Driftgebiete 21 und des Draingebiets 11 ist, auf. Gemäß einem Beispiel ist eine Dotierungskonzentration des Puffergebiets 12 geringer als eine Dotierungskonzentration des Draingebiets 11. Die Dotierungskonzentration des Draingebiets 11 ist zum Beispiel ausgewählt aus einem Bereich zwischen 1E17 cm–3 und 1E20 cm–3, und die Dotierungskonzentration des Puffergebiets 12 ist zum Beispiel ausgewählt aus einem Bereich zwischen 1E14 cm–3 und 1E17 cm–3. Gemäß einem Beispiel weist das Puffergebiet 12 zwei oder mehr unterschiedlich dotierte Teilgebiete (nicht gezeigt) auf. Eines dieser Teilgebiete kann eine Dotierungskonzentration zwischen 1E14 cm–3 und 1E15 cm–3 aufweisen, und das andere dieser Teilgebiete kann eine Dotierungskonzentration zwischen 1E15 cm–3 und 1E16 cm–3 aufweisen.
  • Bezug nehmend auf 1 weist das Transistorbauelement ferner eine Steuerstruktur 1 auf, die zwischen dem Sourceknoten S und dem wenigstens einen Driftgebiet 21 einer jeden der mehreren Drift- und Kompensationszellen 20 angeschlossen ist. Die Steuerstruktur 1 ist wenigstens teilweise in einen Halbleiterkörper 100 integriert. Beispiele dafür, wie die Steuerstruktur 1 implementiert werden kann, werden weiter unten unter Bezugnahme auf Beispiele erläutert. Die Steuerstruktur weist ferner einen Gateknoten G auf und ist dazu ausgebildet, einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 abhängig von einer Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S zu steuern. Diese Funktionsweise der Steuerstruktur 1 wird bei dem in 1 gezeigten Beispiel durch einen zwischen dem Sourceknoten S und den Driftgebieten 21 angeschlossenen Schalter repräsentiert. Darüber hinaus weist die Steuerstruktur 1 einen pn-Übergang zwischen den Driftgebieten 21 und dem Sourceknoten S auf. Dieser pn-Übergang ist bei dem in 1 gezeigten Beispiel durch eine Bipolardiode repräsentiert.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial wie beispielsweise Silizium (Si) oder Siliziumcarbid (SiC) aufweisen.
  • Das Transistorbauelement weist eine Stromflussrichtung auf, welche eine Richtung ist, in der ein Strom zwischen dem Sourceknoten S und dem Drainknoten D innerhalb des Halbleiterkörpers fließen kann. Bei dem in 1 gezeigten Beispiel ist die Stromflussrichtung eine vertikale Richtung z des Halbleiterkörpers 100. Bei der vertikalen Richtung z handelt es sich um eine Richtung senkrecht zu einer ersten Oberfläche (in 1 nicht gezeigt) und einer zweiten Oberfläche 102, die durch das Draingebiet 11 gebildet ist. 1 zeigt eine vertikale Querschnittsansicht, welche eine Schnittansicht senkrecht zu der ersten und zweiten Oberfläche und parallel zu der vertikalen Richtung z ist, der Drift- und Kompensationszellen 20, des Draingebiets 11 und des optionalen Puffergebiets 12. Schnittebenen senkrecht zu der in 1 gezeigten, vertikalen Schnittebene werden nachfolgend als horizontale Schnittebenen bezeichnet.
  • 2 zeigt ein detaillierteres Beispiel der Steuerstruktur 1. Neben der Steuerstruktur 1 sind in 2 an die Steuerstruktur 1 angrenzende Teile der Drift- und Kompensationszellen 20 gezeigt. Bei dem in 2 gezeigten Beispiel weist die Steuerstruktur 1 mehrere Steuerzellen 10 auf, die auch als Transistorzellen bezeichnet werden können. Jede dieser Steuerzellen 10 weist ein Bodygebiet 13 vom zweiten Dotierungstyp, ein Sourcegebiet 14 vom ersten Dotierungstyp, eine Gateelektrode 15 und ein Gatedielektrikum 16 auf. Das Gatedielektrikum 16 isoliert jene Gateelektrode 15, dielektrisch gegenüber dem Bodygebiet 13. Das Bodygebiet 13 einer jeden Steuerzelle 10 trennt das entsprechende Sourcegebiet 14 der Steuerzelle von einem Driftgebiet 21 von wenigstens einer der mehreren Drift- und Kompensationszellen. Das Sourcegebiet 14 und das Bodygebiet 13 einer jeden der mehreren Steuerzellen 10 ist elektrisch an den Sourceknoten S angeschlossen. In diesem Zusammenhang bedeutet „elektrisch angeschlossen“ ohmsch angeschlossen, d.h., es gibt keinen gleichrichtenden Übergang zwischen dem Sourceknoten S und dem Sourcegebiet 14 bzw. dem Bodygebiet 13. Die elektrischen Verbindungen zwischen dem Sourceknoten S und dem Sourcegebiet 14 und dem Bodygebiet 13 der einzelnen Steuerzellen sind in 2 nur schematisch dargestellt. Die Gateelektrode 15 einer jeden Steuerzelle 10 ist elektrisch an den Gateknoten G angeschlossen.
  • Bezug nehmend auf das Obige grenzt das Bodygebiet 13 einer jeden Steuerzelle an das Driftgebiet 21 von wenigstens einer Drift- und Kompensationszelle 20 an, sodass zwischen dem Bodygebiet 13 und dem wenigstens einen Driftgebiet 21 ein pn-Übergang ausgebildet ist. Diese pn-Übergänge bilden den pn-Übergang der Steuerstruktur 1, der in dem Ersatzschaltbild der in 1 gezeigten Steuerstruktur 1 durch die Bipolardiode repräsentiert wird.
  • Bei dem in 2 gezeigten Beispiel ist die Gateelektrode 15 einer jeden Steuerstruktur 1 eine planare Elektrode, die auf der Oberseite der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und durch das Gatedielektrikum 16 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert ist. Bei diesem Beispiel erstrecken sich Abschnitte der Driftgebiete 21 der Drift- und Kompensationszellen 20 benachbart zu den einzelnen Bodygebieten 13 zu der ersten Oberfläche 101.
  • 3 zeigt eine Steuerstruktur 1 gemäß einem weiteren Beispiel. Die gezeigte Steuerstruktur 1 unterscheidet sich von der in 2 gezeigten Steuerstruktur 1 dadurch, dass die Gateelektrode 15 einer jeden Steuerzelle 10 bei der in 3 gezeigten Steuerstruktur 1 eine Grabenelektrode ist. Diese Gateelektrode 15 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt, wobei, wie bei dem in 2 gezeigten Beispiel, ein Gatedielektrikum 16 die Gateelektrode 15 gegenüber dem entsprechenden Bodygebiet 13 dielektrisch isoliert. Das Bodygebiet 13 und das Sourcegebiet 14 einer jeden Steuerzelle 10 ist elektrisch an den Sourceknoten S angeschlossen, und das Bodygebiet 13 grenzt an das Driftgebiet 21 von wenigstens einer Drift- und Kompensationszelle an und bildet mit dem betreffenden Driftgebiet 21 einen pn-Übergang.
  • Bei jedem der in den 2 und 3 Beispiele grenzt ein Bodygebiet 13 an ein Kompensationsgebiet 22, sodass die Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 über die Bodygebiete 13 der Steuerzellen 10 der Steuerstruktur 1 elektrisch an den Sourceknoten S angeschlossen sind.
  • Bei dem in den 2 und 3 gezeigten Beispiel weist jede der Steuerstrukturen 10 eine Gateelektrode 15 auf, wobei die Gateelektrode 15 einer jeden Steuerzelle 10 dazu ausgebildet ist, einen leitenden Kanal zwischen dem Sourcegebiet 14 der betreffenden Steuerzelle 10 und dem Driftgebiet 21 einer Drift- und Kompensationszelle 20 zu steuern, sodass jede Steuerzelle 10 einer Drift- und Kompensationszelle 20 zugeordnet ist. Ferner bildet bei den in den 1 und 2 gezeigten Beispielen ein dotiertes Gebiet vom ersten Dotierungstyp die Sourcegebiete 14 von zwei (oder mehr) benachbarten Steuerzellen 10, ein dotiertes Gebiet vom zweiten Dotierungstyp bildet die Bodygebiete 13 von zwei (oder mehr) benachbarten Steuerzellen, und eine Elektrode bildet die Gateelektrode 15 von zwei oder mehr Steuerzellen. Die Gateelektrode 15 kann dotiertes Polysilizium, ein Metall oder dergleichen aufweisen. Gemäß einem Beispiel ist eine Dotierungskonzentration des Sourcegebiets 14 ausgewählt aus einem Bereich zwischen 1E18 cm–3 und 1E21 cm–3, und eine Dotierungskonzentration des Bodygebiets 13 ist ausgewählt aus einem Bereich zwischen 1E15 cm–3 und 1E19 cm–3.
  • Das Zuordnen einer Steuerzelle 10 der mehreren Steuerzellen zu einer Drift- und Kompensationszelle 20 der mehreren Drift- und Kompensationszellen, wie es in den 2 und 3 gezeigt ist, ist lediglich ein Beispiel. Die Implementierung und die Anordnung der Steuerzellen 10 der Steuerstruktur 1 ist weitgehend unabhängig von der konkreten Implementierung und Anordnung der Drift- und Kompensationszellen 20.
  • Ein Beispiel, das zeigt, dass die Implementierung und Anordnung der Steuerstruktur 1 weitgehend unabhängig von der Implementierung und Anordnung der Drift- und Kompensationszellen 20 ist, ist in 4 gezeigt. Bei diesem Beispiel sind die Driftgebiete 21 und die Kompensationsgebiete 22 in einer ersten lateralen Richtung x des Halbleiterkörpers 100 langgestreckt, während die Sourcegebiete 14, die Bodygebiete 13 und die Gateelektroden 15 der einzelnen Steuerzellen 10 der Steuerstruktur 1 in einer zur ersten lateralen Richtung x senkrechten zweiten lateralen Richtung y langgestreckt sind. Bei diesem Beispiel grenzt das Bodygebiet 13 einer Steuerzelle 10 an die Driftgebiete 21 einer Mehrzahl von Drift- und Kompensationszellen 20 an.
  • Die Drift- und Kompensationszellen können auf eine Vielzahl verschiedener Arten implementiert werden. Einige Beispiele dafür, wie die Drift- und Kompensationszellen 20 implementiert werden können, werden nachfolgend unter Bezugnahme auf die 5, 6 und 7 erläutert. Jeder dieser Figuren zeigt eine Schnittansicht in einer in 1 gezeigten Schnittebene A-A durch ein Gebiet des Halbleiterkörpers 100, in den die Drift- und Kompensationszellen 20 implementiert sind.
  • Bei dem in 5 gezeigten Beispiel sind die Driftgebiete 21 und die Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 in einer lateralen Richtung des Halbleiterkörpers 100 langgestreckt. Lediglich zum Zweck der Darstellung ist diese laterale Richtung bei diesem Beispiel die zweite laterale Richtung y. In der ersten lateralen Richtung x sind Halbleitergebiete vom ersten Dotierungstyp und Halbleitergebiete vom zweiten Dotierungstyp abwechselnd angeordnet, wobei jedes der Halbleitergebiete vom ersten Dotierungstyp die Driftgebiete 21 von zwei benachbarten Drift- und Kompensationszellen 20 bildet, und wobei jedes der Halbleitergebiete vom zweiten Dotierungstyp die Kompensationsgebiete 22 von zwei benachbarten Drift- und Kompensationszellen 20 bildet.
  • Ein Mitte-zu-Mitte-Abstand zweier benachbarter Halbleitergebiete vom ersten Dotierungstyp, die durch ein Halbleitergebiet vom zweiten Dotierungstyp beabstandet sind, oder ein Mitte-zu-Mitte-Abstand zweier benachbarter Halbleitergebiete vom zweiten Dotierungstyp, die durch ein Halbleitergebiet vom ersten Dotierungstyp beabstandet sind, kann als Pitch des Halbleiteraufbaus mit den Halbleitergebieten vom ersten und zweiten Dotierungstyp, der die mehreren Drift- und Kompensationsgebieten bildet, bezeichnet werden. Basierend darauf ist eine Breite der einzelnen Drift- und Kompensationsgebiete 20 in der ersten lateralen Richtung im Wesentlichen gleich 50% des Pitches.
  • Bei dem in 6 gezeigten Beispiel weist das Transistorbauelement mehrere Halbleitergebieten vom zweiten Dotierungstyp auf, wobei jedes dieser Halbleitergebiete eine rechteckige, insbesondere quadratische, Form aufweist. Diese rechteckigen Gebiete vom zweiten Dotierungstyp sind von einem zusammenhängenden Halbleitergebiet vom ersten Typ, das die Form eines Netzes aufweist, umgeben. Bei dieser Topologie bildet jedes der zweiten Halbleitergebiete die Kompensationsgebiete 22 von vier benachbarten Drift- und Kompensationszellen 20. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen 20 werden durch das netzförmige Halbleitergebiet vom ersten Typ gebildet. Die einzelnen Drift- und Kompensationszellen weisen bei diesem Ausführungsbeispiel eine rechteckige, insbesondere eine quadratische, Form auf.
  • Das Implementieren der Drift- und Kompensationszellen 20 mit einer rechteckigen Form ist lediglich ein Beispiel. 7 zeigt eine Abwandlung der in 6 gezeigten Drift- und Kompensationszellen 20. Bei dem in 7 gezeigten Beispiel weisen die Halbleitergebiete vom zweiten Typ, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen 20 bilden, eine hexagonale Form auf, sodass die einzelnen Drift- und Kompensationszellen 20 eine dreieckige Form besitzen. Allerdings handelt es sich hierbei lediglich um ein weiteres Beispiel. Die Halbleitergebiete vom zweiten Typ, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen 20 bilden, können mit einer beliebigen Art von polygonaler, elliptischer oder kreisförmiger Form implementiert werden. Darüber hinaus können die Form und die Positionen der Driftgebiete 21 und der Kompensationsgebiete 22 miteinander vertauscht werden.
  • Bei den oben erläuterten Beispielen besitzen die einzelnen Drift- und Kompensationszellen 20 im Wesentlichen dieselbe Größe. Die Größe einer Drift- und Kompensationszelle 20 ist ihre Größe in der oben erläuterten horizontalen Schnittebene A-A. Allerdings ist die Implementierung der Drift- und Kompensationszellen 20 mit derselben Größe lediglich ein Beispiel. Gemäß einem weiteren, in 8 gezeigten Beispiel können Drift- und Kompensationszellen 20 mit unterschiedlichen Größen in einem Transistorbauelement implementiert sein. Bei dem in 8 gezeigten Beispiel sind die Drift- und Kompensationszellen längliche Zellen des unter Bezugnahme auf 5 erläuterten Typs. Allerdings kann das, was in 8 im Zusammenhang mit langgestreckten Drift- und Kompensationszellen 20 veranschaulicht ist, ebenso gut auf jede andere Art von Drift- und Kompensationszellen angewendet werden.
  • Nachfolgend wird die Funktionsweise des vorangehend erläuterten Transistorbauelements erläutert. Das Transistorbauelement kann in einem in Vorwärtsrichtung vorgespannten (engl. „forward biased“) Zustand und einem in Rückwärtsrichtung vorgespannten (engl. „reverse biased“) Zustand betrieben werden. Ob sich das Bauelement in einem in Vorwärtsrichtung vorgespannten Zustand oder einem in Rückwärtsrichtung vorgespannten Zustand befindet, hängt von einer Polarität einer Drain-Source-Spannung VDS zwischen dem Drainknoten D und dem Sourceknoten S ab. Im in Rückwärtsrichtung vorgespannten Zustand ist die Polarität der Drain-Source-Spannung VDS dergestalt, dass die pn-Übergänge zwischen den Bodygebieten 13 und den Driftgebieten 21 in Vorwärtsrichtung vorgespannt sind, sodass das Transistorbauelement in diesem Betriebszustand einen Strom unabhängig von einem Betriebszustand der Steuerstruktur 1 leitet. In dem in Vorwärtsrichtung vorgespannten Zustand ist die Polarität der Drain-Source-Spannung VDS dergestalt, dass die pn-Übergänge zwischen den Bodygebieten 13 und den Driftgebieten 21 in Rückwärtsrichtung vorgespannt sind. In diesem in Vorwärtsrichtung vorgespannten Zustand kann das Transistorbauelement durch die Steuerstruktur 1 in einem Ein-Zustand oder einem Aus-Zustand betrieben werden. Im Ein-Zustand erzeugt die Steuerstruktur 1 einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21, und im Aus-Zustand ist dieser leitende Kanal unterbrochen. Genauer gesagt gibt es, Bezug nehmend auf die 2 und 3, im Ein-Zustand durch die Gateelektrode 15 gesteuerte, leitende Kanäle in den Bodygebieten 13 zwischen den Sourcegebieten 14 und den Driftgebieten 21. Im Aus-Zustand sind diese leitenden Kanäle unterbrochen. Die Gateelektroden 15 werden durch eine Gate-Source-Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S gesteuert.
  • Das Transistorbauelement kann als Transistorbauelement vom Typ n oder als Transistorbauelement vom Typ p implementiert werden. Bei einem Transistorbauelement vom Typ n ist der erste Dotierungstyp, welcher der Dotierungstyp der Driftgebiete 21, der Sourcegebiete 14, des Draingebiets 11 und des optionalen Puffergebiets 12 ist, vom Typ n, und der zweite Dotierungstyp, welcher der Dotierungstyp der Kompensationsgebiete 22 und der Bodygebiete 13 ist, vom Typ p. Bei einem Transistorbauelement vom Typ p sind die Dotierungstypen der vorangehend erwähnten Bauelementgebiete komplementär zu den Dotierungstypen der entsprechenden Bauelementgebiete bei einem Transistorbauelement vom Typ n. Beispielsweise befindet sich ein Transistorbauelement vom Typ n im in Vorwärtsrichtung vorgespannten Zustand, wenn die Drain-Source-Spannung VDS eine positive Spannung ist. Ferner befindet sich ein Transistorbauelement vom Typ n im Ein-Zustand, wenn die Gate-Source-Spannung VGS positiv und höher als eine Schwellenwertspannung des Transistorbauelements ist. Nachfolgend bedeutet Drain-Source-Spannung eine Drain-Source-Spannung, die das Transistorbauelement in Vorwärtsrichtung vorspannt, und Ein-Zustand und Aus-Zustand bezeichnen Betriebszustände im in Vorwärtsrichtung vorgespannten Zustand.
  • In 9 veranschaulicht die Kurve 210 die Funktionsweise eines herkömmlichen Superjunction-Transistorbauelements im Aus-Zustand. Insbesondere veranschaulicht die Kurve 210 einen Drain-Source-Strom IDS in Abhängigkeit von der zwischen dem Drainknoten D und dem Sourceknoten S angelegten Drain-Source-Spannung VDS im Aus-Zustand. Bei dem Drain-Source-Strom IDS handelt es sich um den Strom zwischen dem Drainknoten D und dem Sourceknoten S des Transistorbauelements. Wenn sich das Transistorbauelement im Aus-Zustand befindet und die Drain-Source-Spannung VDS einen Durchbruchspannungspegel VDS_BRO (welcher nachfolgend kurz als Durchbruchspannung bezeichnet wird) erreicht, tritt ein Lawinendurchbruch tritt auf. Dieser Lawinendurchbruch ist mit einem rapiden Anstieg des Drain-Source-Stroms IDS verbunden und kann wie nachfolgend erläutert entstehen.
  • Im Aus-Zustand spannt die Drain-Source-Spannung VDS den pn-Übergang zwischen dem Bodygebiet (13 in den 2 und 3) und dem Driftgebiet 21 und ebenso den pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 in Rückwärtsrichtung vor. Der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet ist in 1 durch die Bipolardiode repräsentiert. Das Vorspannen dieser pn-Übergänge in Rückwärtsrichtung ist mit einer Ausbreitung von Verarmungsgebieten (Raumladungsgebieten) in dem Driftgebiet 21, dem Kompensationsgebiet 22 und dem Bodygebiet verbunden. Die Ausbreitung von Verarmungsgebieten ist mit einer Ionisierung von Dotierstoffatomen in den betreffenden Bauelementgebieten verbunden. Lediglich zum Zweck der Erläuterung wird angenommen, dass es sich bei dem Transistorbauelement um ein Transistorbauelement vom Typ n handelt, sodass das Driftgebiet 21 Dotierstoffe vom Typ n aufweist, und von dem Bodygebiet 13 und dem Kompensationsgebiet 21 ein jedes Dotierstoffe vom Typ p aufweist. Daher führt die Ionisierung von Dotierstoffen vom Typ n in dem Driftgebiet 21 zu positiven Ladungen in dem Driftgebiet 21, und die Ionisierung von Dotierstoffen vom Typ p in dem Bodygebiet 13 und dem Kompensationsgebiet 22 führt zu negativen Ladungen in dem Kompensationsgebiet 22 bzw. dem Bodygebiet. Jede positive oder negative Ladung in einem dieser Bauelementgebiete weist in einem anderen der Bauelementgebiete eine korrespondierende Gegenladung auf. Das heißt, positive Ladungen in dem Driftgebiet 21 besitzen entweder korrespondierende Gegenladungen in dem Bodygebiet 13 oder dem Kompensationsgebiet 22. Verarmungsgebiete, die sich in dem Driftgebiet 21, dem Kompensationsgebiet 22 und dem Bodygebiet 13 ausbreiten, gehen mit einem elektrischen Feld einher.
  • Wenn sich das Transistorbauelement im Aus-Zustand befindet, tritt ein Lawinendurchbruch auf, wenn das Maximum des elektrischen Feldes einen kritischen Wert, der üblicherweise als kritisches elektrisches Feld ECRIT bezeichnet wird, erreicht. Die Drain-Source-Spannung, bei der ein Lawinendurchbruch auftritt, d.h., bei dem der Betrag des elektrischen Feldes den kritischen Pegel ECRIT erreicht, ist die Durchbruchspannung (oder das Spannungssperrvermögen). Der Pegel des kritischen elektrischen Feldes ECRIT ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100. In Silizium beispielsweise ist ECRIT 2,5E5 V/cm. Ein Lawinendurchbruch tritt auf, wenn das durch ionisierte Dotierstoffatome in dem Driftgebiet 21 und korrespondierende Gegenladungen in dem Bodygebiet 13 erzeugte elektrische Feld das kritische elektrische Feld erreicht. Ohne das Kompensationsgebiet 22 hängt der Pegel der Drain-Source-Spannung VDS, bei dem das kritische elektrische Feld erreicht wird, von der Dotierungskonzentration des Driftgebiets 21 ab, und er hängt deshalb von der Anzahl von Dotierstoffatomen, die ionisiert werden können, wenn der pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 21 in Rückwärtsrichtung vorgespannt wird, ab. Wenn jedoch, wie bei dem vorangehend erläuterten Transistorbauelement, ein an das Driftgebiet 21 angrenzendes Kompensationsgebiet 22 vorhanden ist, finden ionisierte Dotierstoffatome in dem Driftgebiet 21 korrespondierende Gegenladungen nicht nur in dem Bodygebiet 13, sondern auch in dem Kompensationsgebiet 22. Hierdurch kann die Dotierungskonzentration des Driftgebiets 21 erhöht werden, ohne das Spannungssperrvermögen des Transistorbauelements zu verringern. Das Erhöhen der Dotierungskonzentration des Driftgebiets 21 ist jedoch im Hinblick auf einen Ein-Widerstand des Transistorbauelements vorteilhaft. Der „Ein-Widerstand“ des Transistorbauelements ist der elektrische Widerstand des Transistorbauelements zwischen dem Drainknoten D und dem Sourceknoten S, wenn das Transistorbauelement in Vorwärtsrichtung vorgespannt ist und sich im Ein-Zustand befindet.
  • Ein Lawinendurchbruch kann z.B. auftreten, wenn eine zu dem Transistorbauelement in Reihe geschaltete Last einen Strom durch das im Aus-Zustand befindliche Transistorbauelement treibt. Eine Last, die dazu in der Lage ist, einen Strom durch das im Aus-Zustand befindliche Transistorbauelement zu treiben, ist zum Beispiel eine induktive Last. Nachdem der Lawinendurchbruch aufgetreten ist, kann ein Drain-Source-Strom IDS durch das Transistorbauelement fließen, bis die Drain-Source-Spannung VDS unter den Durchbruchspannungspegel abfällt. Ein Betriebszustand des Transistorbauelements, nachdem ein Lawinendurchbruch aufgetreten ist, wird nachfolgend als Lawinen-Zustand bezeichnet. Ein Strom, der im Lawinen-Zustand durch das Transistorbauelement fließt, wird nachfolgend als Lawinenstrom bezeichnet. Ein Strom, der im Aus-Zustand bei Spannungen unterhalb der Durchbruchspannung VDS_BRO fließt, wird nachfolgend als Leckstrom bezeichnet.
  • Kurve 210 in 9 veranschaulicht die Leckstrom- und Lawinencharakteristik eines herkömmlichen Superjunction-Transistorbauelements. In diesem Zusammenhang ist ein herkömmliches Superjunction-Transistorbauelement ein Superjunction-Transistorbauelement, bei dem die Drift- und Kompensationszellen 20 im Wesentlichen identisch sind. Bei diesem herkömmlichen Superjunction-Transistorbauelement befindet sich der Leckstrom auf einem sehr niedrigen Pegel, bis die Drain-Source-Spannung VDS einen Schwellenwert erreicht, der geringer ist als die Durchbruchspannung VDS_BRO. Beginnend bei dieser Schwellenwertspannung steigt der Leckstrom an, wenn die Drain-Source-Spannung VDS weiter ansteigt. Die Schwellenwertspannung, bei der der Leckstrom anzusteigen beginnt, liegt zum Beispiel zwischen 80% und 90% der Durchbruchspannung VDS_BRO.
  • Der Anstieg des Leckstroms, bevor die Spannung VDS die Durchbruchspannung VDS_BRO erreicht, kann es schwierig gestalten, das Transistorbauelement am Ende des Herstellungsprozesses im Hinblick auf Defekte zu testen. Dies wird im Hinblick auf Kurve 210 und die in 9 gezeigten Kurven 211, 212 erläutert. Das Testen des Transistorbauelements kann das Anlegen einer Drain-Source-Spannung mit einem Test-Spannungspegel VDS_TEST (welcher nachfolgend kurz als Testspannung bezeichnet wird) zwischen dem Drainknoten D und dem Sourceknoten S des Transistorbauelements und das Vergleichen des aus der Testspannung VDS_TEST resultierenden Leckstroms mit einem Leckstromschwellenwert IDS_TH umfassen. Das Transistorbauelement besteht den Test, wenn der Leckstrom unterhalb des Schwellenwertes IDS_TH liegt, und das Transistorbauelement besteht den Test nicht, wenn der Leckstrom oberhalb des Schwellenwertes IDS_TH liegt. Bei dem in 9 gezeigten Beispiel würde ein Transistorbauelement mit einem Verhalten gemäß Kurve 210 den Test bestehen.
  • Aufgrund von Schwankungen beim Herstellungsprozess können die Durchbruchspannungen von Transistorbauelementen, die durch denselben Hersteller produziert werden, variieren. Die in 9 gezeigte Kurve 211 zeigt die Leckstrom- und Lawinencharakteristik eines Transistorbauelements vom selben Typ wie das der Kurve 210 zugrunde liegende Transistorbauelement, allerdings mit einer geringeren Durchbruchspannung VDS_BR1. Ferner zeigt die in 9 dargestellte Kurve 212 die Leckstrom- und Lawinencharakteristik eines Transistorbauelements vom selben Typ wie den den Kurven 210 und 211 zugrunde liegenden Transistorbauelementen, jedoch mit einer höheren Durchbruchspannung VDS_BR2. Bei dem in 9 gezeigten Beispiel würden die den Kurven 210 und 212 zugrunde liegenden Transistorbauelemente den Test bestehen, während das der Kurve 211 zugrunde liegende Transistorbauelement den Test nicht bestehen würde, obwohl die Durchbruchspannung VDS_BR1 dieses Transistorbauelements akzeptabel ist.
  • Es ist deshalb wünschenswert, ein Superjunction-Transistorbauelement mit einer verbesserten Leckstromcharakteristik dergestalt zu besitzen, dass es einen steilen Anstieg des Leckstroms in Richtung der Durchbruchspannung gibt, was äquivalent damit ist, dass der Leckstrom hin zu höheren Drain-Source-Spannungen VDS anzusteigen beginnt. Die in 9 gezeigten Kurven 310, 311 und 312 zeigen Kennlinien von Transistorbauelementen mit einem verbesserten Leckstromverhalten. Die Durchbruchspannungen der den Kurven 310, 311, 312 zugrunde liegenden Bauelemente sind dieselben wie die den Kurven 210, 211 bzw. 212 zugrunde liegenden Durchbruchspannungen. Allerdings weisen die Kurven 210, 211, 212 einen steilen Anstieg des Leckstroms auf, sodass jedes der durch die Kurven 310, 311 und 312 repräsentierten Bauelemente trotz einer möglichen Schwankung der Durchbruchspannung einen wie oben erläuterten Test basierend auf VDS_TEST und IDS_TH bestehen würde.
  • Es wurde festgestellt, dass eine verbesserte Charakteristik, wie sie durch die in 9 gezeigten Kurven 310, 311 und 312 repräsentiert wird, erzielt werden kann, indem das Superjunction-Transistorbauelement so implementiert wird, dass die mehreren Drift- und Kompensationszellen 20 eine Gruppe von Drift- und Kompensationszellen vom ersten Typ, die ein Kompensationsgradprofil eines ersten Typs besitzen, und eine Gruppe von Drift- und Kompensationszellen vom zweiten Typ, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweisen, wobei wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ ist. Dies wird nachfolgend unter Bezugnahme auf die 10 bis 12 erläutert. Jede der 10 bis 12 zeigt ein Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ und ein Kompensationsgradprofil von Drift- und Kompensationszellen vom zweiten Typ in dem Transistorbauelement.
  • In den 10, 11 und 12 bezeichnet C(z) den Kompensationsgrad einer Drift- und Kompensationszelle in Abhängigkeit von der Position in der Stromflussrichtung, welcher bei den vorangehend erläuterten Beispielen von der Position in der vertikalen Richtung z abhängt. Die 10, 11 und 12 zeigen die Kompensationsgradprofile zwischen einer ersten Position z0, bei der es sich Bezug nehmend auf 1 um eine Position handelt, an der ein pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 beginnt, und einer Position z1, bei der es sich um eine Position handelt, bei der der pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 endet. Der Kompensationsgrad C(z) bei einer bestimmten vertikalen Position z ist gegeben durch
    Figure DE102016115559A1_0002
    wobei D21(z) die Anzahl von Dotierstoffatomen in dem Driftgebiet 21 an der Position z bezeichnet, und D22(z) die Anzahl von Dotierstoffatomen in dem Kompensationsgebiet 22 an der Position z bezeichnet. D21(z) und D22(z) hängen ab von einer Dotierstoffkonzentration des Driftgebiets 21 und des Kompensationsgebiets 22 an der Position z und der Größe des betreffenden Gebiets 21, 22 an der Position z. Die „Größe“ des Driftgebiets 21 und des Kompensationsgebiets 22 ist die Größe an der Position z in einer Ebene senkrecht zur Stromflussrichtung, die bei den vorangehend erläuterten Beispielen senkrecht zur vertikalen Richtung z verläuft. Die 5 bis 8 zeigen die Größen der Driftgebiete 21 und Kompensationsgebiete 22 gemäß verschiedenen Beispielen in einer Ebene A-A, die senkrecht zur Stromflussrichtung verläuft. Wenn z.B. die Größe des Driftgebiets 21 an der Position z A21(z) ist und die Dotierungskonzentration an der Position z im Wesentlichen konstant und N21(z) ist, dann ist die Gesamtzahl D21(z) von Dotierstoffatomen in dem Driftgebiet 21 an der Position z gegeben durch D21(z) = A21(z)·N21(z) (2a).
  • Entsprechend ist, wenn die Größe des Kompensationsgebiets 22 A22(z) ist und die Dotierungskonzentration des Kompensationsgebiets 22 N22(z) ist, die Gesamtzahl von Dotierstoffatomen in dem Kompensationsgebiet 22 an der Position z gegeben durch D22(z) = N22(z)·A22(z) (2b).
  • Wie aus Gleichung (1) ersichtlich ist, ist der Kompensationsgrad C(z) negativ, wenn die Anzahl von Dotierstoffatomen D21(z) in dem Driftgebiet 21 die Anzahl von Dotierstoffatomen D22(z) in dem Kompensationsgebiet 22 überwiegt, der Kompensationsgrad C(z) ist positiv, wenn die Anzahl D22(z) von Dotierstoffatomen in dem Kompensationsgebiet 22 die Anzahl D21(z) von Dotierstoffatomen in dem Driftgebiet 21 überwiegt, und der Kompensationsgrad C(z) ist im Wesentlichen 0, wenn die Anzahl von Dotierstoffatomen D21(z) in dem Driftgebiet 21 und D22(z) in dem Kompensationsgebiet 22 ausgewogen ist.
  • Jede der 10, 11 und 12 zeigt das Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ und von Drift- und Kompensationszellen vom zweiten Typ in einem Transistorbauelement, wobei die Kurven 401, 402 und 403 Beispiele von Kompensationsgradprofilen von Drift- und Kompensationszellen vom ersten Typ zeigen, und die Kurven 501, 502 und 503 Beispiele von Kompensationsgradprofilen von Drift- und Kompensationszellen vom zweiten Typ zeigen. Der Kompensationsgrad von Drift- und Kompensationszellen vom ersten Typ wird nachfolgend mit C1(z) bezeichnet, und der Kompensationsgrad der Drift- und Kompensationszellen vom zweiten Typ wird mit C2(z) bezeichnet. Ferner wird nachfolgend das Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ als Kompensationsgradprofil vom ersten Typ bezeichnet, und das Kompensationsgradprofil von Drift- und Kompensationszellen vom zweiten Typ wird als Kompensationsgradprofil vom zweiten Typ bezeichnet.
  • Bezug nehmend auf das Obige ist wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ, d.h., c1(z) = c – k·c2(z), für z2 < z < z3 (3), wobei k eine Konstante größer 1 ist (k > 1), c eine Konstante ist, und z2 und z3 die Teile der Drift- und Kompensationsgebiete vom ersten Typ und zweiten Typ festlegen, in denen die Kompensationsgradprofile komplementär sind, wobei komplementär bedeutet, dass in dem betreffenden Teil der Kompensationsgrad des Profils vom ersten Typ (mit k als Proportionalitätsfaktor) proportional dem negativen Wert des Kompensationsgrads des Profils vom zweiten Typ ist. Gemäß einem Beispiel ist k = 1. Gemäß einem Beispiel ist c = 0.
  • Gemäß einem Beispiel ist eine Länge des Teils, in dem das Kompensationsgradprofil vom ersten Typ komplementär zu dem Kompensationsgradprofil vom zweiten Typ ist, größer als ein Schwellenwert p, das heißt, |z3 – z2| > p (4), wobei |z3 – z2| der Betrag der Differenz zwischen z2 und z3 ist und deshalb die Länge des Teils bestimmt, in dem die Kompensationsgradprofile komplementär sind. Gemäß einem Beispiel beträgt p wenigstens 10%, wenigstens 20%, wenigstens 50% oder wenigstens 90% der Länge der Drift- und Kompensationszellen. Diese Länge ist gegeben durch den Abstand zwischen z0 und z1. Bei den in den 10, 11 und 12 gezeigten Beispielen sind die Kompensationsgradprofile im Wesentlichen über die vollständigen Längen der Drift- und Kompensationszellen vom ersten Typ und vom zweiten Typ komplementär. In diesem Fall ist p im Wesentlichen 100% der Länge der Drift- und Kompensationszellen.
  • Wie aus den 10, 11 und 12 ersichtlich ist, können verschiedene Arten von Kompensationsgradprofilen vom ersten Typ (siehe die Kurven 401, 402 und 403) implementiert werden. Gemäß einem Beispiel ist das Kompensationsgradprofil derart implementiert, dass es wenigstens einmal Null durchläuft. Gemäß einem Beispiel sind das Kompensationsgradprofil vom ersten Typ und folglich das Kompensationsgradprofil vom zweiten Typ dergestalt, dass jedes Profil zwischen –0,2 und +0,2, insbesondere zwischen –0,15 und +0,15, liegt.
  • Gemäß einem Beispiel liegt ein Spannungssperrvermögen (eine Durchbruchspannung) der Drift- und Kompensationszellen vom ersten Typ zwischen 90% und 110% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ. Gemäß einem weiteren Beispiel liegt das Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 97% und 103% oder sogar zwischen 99% und 101% des Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ, wobei bei diesen Beispielen die Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ und vom zweiten Typ als im Wesentlichen gleich bezeichnet werden können.
  • Die Durchbruchspannung kann auf bekannte Weise eingestellt werden, indem das Kompensationsgradprofil und/oder die Länge des Drift- und Kompensationsgebiets 20 eingestellt werden. Die „Länge“ ist die Abmessung des Drift- und Kompensationsgebiets 20 in der Stromflussrichtung z. Die Durchbruchspannung ist das Integral des elektrischen Feldes in dem Driftgebiet 21 kurz bevor der Lawinendurchbruch auftritt. Die Profile der elektrischen Felder in den durch die Kompensationsgradprofile 401–403 und 501–503 repräsentierten Drift- und Kompensationsgebieten vom ersten Typ und Drift- und Kompensationsgebieten vom zweiten Typ werden in den 9, 10, 11 durch Kurven 601–603 und 701–703 repräsentiert. Das heißt zum Beispiel, die in 10 gezeigte Kurve 601 repräsentiert das elektrische Feld in dem Drift- und Kompensationsgebiet vom ersten Typ, das ein Kompensationsgradprofil gemäß Kurve 401 aufweist, und die in 10 gezeigte Kurve 701 repräsentiert das elektrische Feld im Drift- und Kompensationsgebiet vom zweiten Typ, das ein Kompensationsgradprofil gemäß Kurve 501 aufweist. Die in den 10 bis 12 gezeigten Profile des elektrischen Feldes repräsentieren die Vertikalkomponente des elektrischen Feldes, das in der betreffenden Drift- und Kompensationszelle 20 auftritt, d.h. die Komponente des elektrischen Feldes, die in die Stromflussrichtung und deshalb parallel zu dem pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 gerichtet ist.
  • Wie den 10, 11 und 12 zu entnehmen ist, beeinflussen die Kompensationsgradprofile die Profile der elektrischen Felder unmittelbar. Insbesondere können komplementäre Kompensationsgradprofile bewirken, dass die Profile der elektrischen Felder komplementär sind. Bezug nehmend auf die 10 bis 12 kann dies beinhalten, dass Minima des elektrischen Feldes in den Drift- und Kompensationszellen vom ersten Typ an jenen Stellen auftreten, an denen Maxima des elektrischen Feldes in den Drift- und Kompensationszellen vom zweiten Typ auftreten, und umgekehrt.
  • 13 zeigt eine vertikale Querschnittsansicht zweier benachbarter Drift- und Kompensationszellen 20 I, 20 II und eines angrenzenden Abschnitts eines Bodygebiets 13 eines Transistorbauelements. Andere Teile des Transistorbauelements sind in 13 nicht gezeigt. Bei diesem Beispiel weisen die beiden Drift- und Kompensationszellen 20 I, 20 II dasselbe Kompensationsgradprofil auf. Eine in 13 gezeigte Kurve 800 zeigt ein elektrisches Feld-Profil, das in jeder der Drift- und Kompensationszellen 20 I, 20 II auftritt, wenn sich das Transistorbauelement im Aus-Zustand befindet und eine Drain-Source-Spannung angelegt wird.
  • Das in 13 gezeigte elektrische Feld besitzt an einer Stelle z2 der Drift- und Kompensationszellen 20 I, 20 II einen (positiven) Peak. Bezug nehmend auf die 10 bis 12 kann ein Peak des elektrischen Feldes an einer Position auftreten, an der ein Gradient dC(z)/dz des Kompensationsgradprofils C(z) und, insbesondere, an der ein Peak des Kompensationsgradprofils auftritt. In 13 wird das elektrische Feld an den pn-Übergängen der Drift- und Kompensationszellen 20 I, 20 II an der Position z2 durch elektrische Feldvektoren EI und EII repräsentiert. Jeder dieser Vektoren weist eine Komponente EI,x, EII,x in einer Richtung senkrecht zu dem betreffenden pn-Übergang, d.h. senkrecht zu der Stromflussrichtung, und eine Komponente EI,z, EII,z parallel zu dem pn-Übergang, d.h. in der Stromflussrichtung, auf. Bei diesem Beispiel ist die Stromflussrichtung die vertikale Richtung z des Halbleiterkörpers, und die Richtung senkrecht zu der Stromflussrichtung ist die erste laterale Richtung x.
  • Bezug nehmend auf 13 sind Driftgebiete 21 I, 21 II durch ein Halbleitergebiet vom ersten Typ gebildet. In diesem Halbleitergebiet vom ersten Typ ist ein elektrisches Feld in der Stromflussrichtung gegeben durch die Summe EI,z + EII,z von zwei in der Stromflussrichtung gerichteten Komponenten EI,z, EII,z des elektrischen Feldes, während sich die lateralen Komponenten EI,x, EII,x gegenseitig kompensieren.
  • In dem Halbleitergebiet vom ersten Typ tritt ein Leckstrom auf, wenn das elektrische Feld in der Stromflussrichtung z hoch genug ist, um Ladungsträgerpaare (Elektron-Loch-Paare) zu erzeugen, die sekundäre Ladungsträgerpaare erzeugen können, aber niedrig genug, um keine Lawinenmultiplikation zu verursachen. In den Drift- und Kompensationszellen 20 I, 20 II werden Ladungsträgerpaare hauptsächlich an der Position z2, an der das Maximum des elektrischen Feldes in der Stromflussrichtung auftritt, erzeugt. Bei dem in 13 gezeigten Beispiel ist die Stelle, an der das Maximum auftritt, die Stelle z2.
  • Derartige Peaks des elektrischen Feldes in dem Halbleitergebiet vom ersten Typ und damit den Driftgebieten 21 I, 21 II können verringert oder sogar vermieden werden, wenn die Kompensationsgradprofile zweier benachbarter Drift- und Kompensationszellen wenigstens teilweise gemäß der oben bereitgestellten Definition komplementär sind. Diese Kompensationsgradprofile führen zu Profilen des elektrischen Feldes, die wenigstens teilweise komplementär sind, sodass ein resultierendes Profil des elektrischen Feldes in den Driftgebieten 21 I, 21 II entweder flach ist oder niedrigere Peaks aufweist.
  • Die gestrichelten und gepunkteten Linien in den 10 bis 12 repräsentieren das elektrische Feld in den Driftgebieten einer Drift- und Kompensationszelle vom ersten Typ und einer Drift- und Kompensationszelle vom zweiten Typ, wenn das Driftgebiet dieser Drift- und Kompensationszellen auf die unter Bezugnahme auf 13 erläuterte Weise durch ein Halbleitergebiet vom ersten Typ ausgebildet sind. Wie den gestrichelten und gepunkteten Linien zu entnehmen ist, ist das Elektrische-Feld-Profil des elektrischen Feldes in den Driftgebieten im Wesentlichen flach, was Bezug nehmend auf das Obige im Hinblick auf einen niedrigen Leckstrom vorteilhaft ist. In den Kompensationsgebieten kann das elektrische Feld jedoch Peaks und Täler aufweisen, was im Hinblick auf eine hohe Lawinenfestigkeit des Transistorbauelements vorteilhaft ist.
  • Gemäß einem Beispiel sind die Drift- und Kompensationsgebiete 20 so ausgelegt, dass sie ein Spannungssperrvermögen zwischen 500 V und 1000 V, insbesondere zwischen 600 V und 800 V, aufweisen. Dies lässt sich dadurch erreichen, dass die Dotierungskonzentrationen der Driftgebiete 21 und der Kompensationsgebiete 22 (unter Berücksichtigung der Kompensationsgradprofile) zwischen 1E13 cm–3 und 1E17 cm–3 ausgewählt werden, und dass die Länge aus einem Bereich zwischen 30 Mikrometer und 100 Mikrometer ausgewählt wird.
  • Die Kompensationsgradprofile C(z) können auf verschiedene Arten erreicht (eingestellt) werden. Gemäß einem in 14 gezeigten Beispiel kann die Dotierungskonzentration des Driftgebiets 21 und/oder des Kompensationsgebiets 22 in der Stromflussrichtung z variieren. 14 zeigt schematisch die Dotierungsprofile N21(z) des Driftgebiets 21, das Dotierungsprofil N22(z) des Kompensationsgebiets 22, und das resultierende Kompensationsgradprofil C(z).
  • Gemäß einem Beispiel werden die Driftgebiete 21 und die Kompensationsgebiete 22 in einem Mehrfach-Epitaxieprozess erzeugt. Bei diesem Prozess werden mehrere Epitaxieschichten aufeinander aufgewachsen, und Dotierstoffatome werden unter Verwendung von einer oder mehr Implantationsmasken in die Epitaxieschichten implantiert. Durch Einstellen der Implantationsdosis kann die Dotierungskonzentration des Driftgebiets 21 und/oder des Kompensationsgebiets 22 an einer bestimmten vertikalen Position, welche die Position der betreffenden Epitaxieschicht ist, eingestellt werden. Um unterschiedliche Dotierungskonzentrationen eines Typs an verschiedenen horizontalen Positionen einer Epitaxieschicht zu erhalten, können zwei verschiedene Implantationsmasken verwendet werden, wobei eine erste Maske in einem ersten Implantationsprozess erste Gebiete der Epitaxieschicht bedeckt und zweite Gebiete nicht bedeckt, und eine zweite Maske in einem zweiten Implantationsprozess die zweiten Gebiete bedeckt und die ersten Gebiete der Epitaxieschicht nicht bedeckt. Die ersten Gebiete können Teile der Driftgebiete oder Kompensationsgebiete der Drift- und Kompensationsgebiete vom ersten Typ bilden, und die zweiten Gebiete können Teile der Driftgebiete oder Kompensationsgebiete der Drift- und Kompensationsgebiete vom zweiten Typ bilden.
  • Gemäß einem weiteren, in 15 gezeigten Beispiel kann eine Größe des Driftgebiets 21 und des Kompensationsgebiets 22 in der lateralen Richtung z variieren. 14 zeigt das resultierende Kompensationsgradprofil C(z) bei einem Beispiel, bei dem das Driftgebiet 21 eine im Wesentlichen konstante Dotierungskonzentration entlang seiner kompletten Länge in der Stromflussrichtung z aufweist und bei dem das Kompensationsgebiet 22 eine im Wesentlichen konstante Dotierungskonzentration entlang seiner gesamten Länge in der Stromflussrichtung z aufweist.
  • Die 16 und 17 zeigen zwei verschiedene Beispiele dafür, wie Drift- und Kompensationsgebiete vom ersten Typ und Drift- und Kompensationsgebiete vom zweiten Typ angeordnet sein können. Die in den 16 und 17 gezeigten Beispiele gelten für längliche Drift- und Kompensationszellen. Allerdings können diese Beispiele ebenso gut auf andere Geometrien der Drift- und Kompensationszellen angewendet werden. In den 16 und 17 bezeichnet das Bezugszeichen 201 Drift- und Kompensationszellen vom ersten Typ, d.h. Drift- und Kompensationszellen mit Kompensationsgradprofilen eines ersten Typs, und das Bezugszeichen 202 bezeichnet Drift- und Kompensationszellen eines zweiten Typs, d.h. Drift- und Kompensationszellen mit einem vom ersten Profil verschiedenen zweiten Profil.
  • Bei dem in 16 gezeigten Beispiel sind die Drift- und Kompensationszellen vom ersten Typ und die Drift- und Kompensationszellen vom zweiten Typ in einer lateralen Richtung des Halbleiterkörpers abwechselnd angeordnet. Bei dem in 17 gezeigten Beispiel sind die Drift- und Kompensationszellen vom ersten Typ gruppiert, und die Drift- und Kompensationszellen vom zweiten Typ sind gruppiert. Das heißt, mehrere der Drift- und Kompensationszellen 201 vom ersten Typ sind nebeneinander angeordnet, und mehrere Drift- und Kompensationszellen 202 vom zweiten Typ sind nebeneinander angeordnet. Gemäß einem Beispiel sind mehrere jener Gruppen abwechselnd angeordnet. Das heißt, Gruppen, die mehrere Drift- und Kompensationszellen 201 vom ersten Typ aufweisen, sind mit Gruppen, von denen jede mehrere Drift- und Kompensationszellen vom zweiten Typ aufweist, abwechselnd angeordnet. Gemäß einem Beispiel weist jede Gruppe zwischen 2 und 10, insbesondere zwischen 2 und 5, Drift- und Kompensationszellen auf.
  • Gemäß einem Beispiel ist eine Gesamtgröße A1 der Drift- und Kompensationszellen vom ersten Typ gleich einer Gesamtgröße der Drift- und Kompensationszellen vom zweiten Typ. Die „Gesamtgröße“ ist die Größe aller Drift- und Kompensationszellen des betreffenden Typs in dem Transistorbauelement. Gemäß einem weiteren Beispiel ist die Gesamtgröße A1 der Drift- und Kompensationszellen vom ersten Typ zwischen 20% und 500% der Gesamtgröße A2 der Drift- und Kompensationszellen vom zweiten Typ.

Claims (15)

  1. Transistorbauelement, das aufweist: einen Drainknoten, einen Sourceknoten und einen Gateknoten; mehrere Drift- und Kompensationszellen, von denen jede wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyp aufweist, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist und das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist; und eine Steuerstruktur, die zwischen das wenigstens eine Driftgebiet einer jeden der Drift- und Kompensationszellen und den Sourceknoten geschaltet ist, wobei jede der mehreren Drift- und Kompensationszellen ein Kompensationsgradprofil aufweist, wobei die mehreren Drift- und Kompensationszellen eine Gruppe von Drift- und Kompensationszellen, die ein Kompensationsgradprofil ersten Typs besitzen, und eine Gruppe von zweiten Drift- und Kompensationszellen, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweist, und wobei wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ ist.
  2. Transistorbauelement gemäß Anspruch 1, bei dem eine Länge des Teils in der Stromflussrichtung ausgewählt ist aus der Gruppe größer als 10% einer Länge der Drift- und Kompensationszellen; größer als 20% einer Länge der Drift- und Kompensationszellen; größer als 50% einer Länge der Drift- und Kompensationszellen; und größer als 90% einer Länge der Drift- und Kompensationszellen.
  3. Transistorbauelement gemäß Anspruch 1 oder 2, bei dem bei jedem von dem Kompensationsgradprofil vom ersten Typ und dem Kompensationsgradprofil vom zweiten Typ ein Kompensationsgrad zwischen –0,2 und +0,2 liegt.
  4. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Gesamtgröße der Drift- und Kompensationszellen vom ersten Typ zwischen 20% und 500% einer Gesamtgröße der Drift- und Kompensationszellen vom zweiten Typ beträgt.
  5. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem die Steuerstruktur mehrere Steuerzellen aufweist, von denen jede aufweist: ein Sourcegebiet vom ersten Dotierungstyp, das an den Sourceknoten angeschlossen ist; ein Bodygebiet vom zweiten Dotierungstyp, das an den Sourceknoten angeschlossen; und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist.
  6. Transistorbauelement gemäß Anspruch 5, bei dem das Bodygebiet einer jeden der mehreren Steuerzellen an das Driftgebiet von wenigstens einer der mehreren Drift- und Kompensationszellen angrenzt.
  7. Transistorbauelement gemäß Anspruch 5 oder 6, bei dem das Bodygebiet einer jeden der mehreren Steuerzellen an das Kompensationsgebiet von wenigstens einer der Drift- und Kompensationszellen angrenzt.
  8. Transistorbauelement gemäß einem der vorangehenden Ansprüche, das ferner aufweist: ein Draingebiet vom ersten Dotierungstyp, das an den Drainknoten angeschlossen und mit den Driftgebieten der mehreren Drift- und Kompensationszellen gekoppelt ist.
  9. Transistorbauelement gemäß Anspruch 8, das ferner aufweist: ein Puffergebiet vom ersten Dotierungstyp, das das Draingebiet mit den Driftgebieten der mehreren Drift- und Kompensationszellen koppelt und eine geringere Dotierungskonzentration als das Draingebiet aufweist.
  10. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem ein Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 90% und 110% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ beträgt.
  11. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem ein Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 99% und 101% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ beträgt.
  12. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration der Driftgebiete und der Kompensationsgebiete ausgewählt ist aus einem Bereich zwischen 1E13 cm–3 und 1E17 cm–3.
  13. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem der wenigstens eine Teil des Kompensationsgradprofils vom ersten Typ einen Peak des Kompensationsgrads aufweist.
  14. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem sich bei dem wenigstens einen Teil des Kompensationsgradprofils vom ersten Typ ein Gradient des Kompensationsgrads ändert.
  15. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem die mehreren Drift- und Kompensationszellen im Wesentlichen dieselbe Größe aufweisen.
DE102016115559.4A 2016-08-22 2016-08-22 Transistorbauelement mit verbesserter leckstromcharakteristik Active DE102016115559B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016115559.4A DE102016115559B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit verbesserter leckstromcharakteristik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115559.4A DE102016115559B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit verbesserter leckstromcharakteristik

Publications (2)

Publication Number Publication Date
DE102016115559A1 true DE102016115559A1 (de) 2018-02-22
DE102016115559B4 DE102016115559B4 (de) 2020-06-04

Family

ID=61083712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115559.4A Active DE102016115559B4 (de) 2016-08-22 2016-08-22 Transistorbauelement mit verbesserter leckstromcharakteristik

Country Status (1)

Country Link
DE (1) DE102016115559B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115805B4 (de) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
DE102006061994A1 (de) * 2006-12-21 2008-07-17 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE102008061962A1 (de) * 2007-12-17 2009-06-25 DENSO CORPORARTION, Kariya-shi Halbleitervorrichtung mit Super Junction
DE102012216648A1 (de) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE102014111062A1 (de) * 2013-08-09 2015-04-30 Infineon Technologies Austria Ag Hochspannungshalbleiterschalter und verfahren zum schalten von hochspannungen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
DE102006061994A1 (de) * 2006-12-21 2008-07-17 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE102008061962A1 (de) * 2007-12-17 2009-06-25 DENSO CORPORARTION, Kariya-shi Halbleitervorrichtung mit Super Junction
DE102012216648A1 (de) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE102014111062A1 (de) * 2013-08-09 2015-04-30 Infineon Technologies Austria Ag Hochspannungshalbleiterschalter und verfahren zum schalten von hochspannungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115805B4 (de) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit

Also Published As

Publication number Publication date
DE102016115559B4 (de) 2020-06-04

Similar Documents

Publication Publication Date Title
DE112013004362B4 (de) Halbleitervorrichtung
DE2853736C2 (de) Feldeffektanordnung
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE112012004985T5 (de) Halbleitervorrichtung
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102015116611A1 (de) Transistorbauelement
DE102017216923A1 (de) Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102017221950A1 (de) Halbleitervorrichtung
DE102006060384B4 (de) Halbleitervorrichtung mit Super-Junction-Struktur
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE102016109774B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016115805B4 (de) Transistorbauelement mit hoher lawinen-festigkeit
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102016115559B4 (de) Transistorbauelement mit verbesserter leckstromcharakteristik

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative