DE102016115559A1 - TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS - Google Patents

TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS Download PDF

Info

Publication number
DE102016115559A1
DE102016115559A1 DE102016115559.4A DE102016115559A DE102016115559A1 DE 102016115559 A1 DE102016115559 A1 DE 102016115559A1 DE 102016115559 A DE102016115559 A DE 102016115559A DE 102016115559 A1 DE102016115559 A1 DE 102016115559A1
Authority
DE
Germany
Prior art keywords
compensation
drift
cells
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016115559.4A
Other languages
German (de)
Other versions
DE102016115559B4 (en
Inventor
Tudor Chirila
Katarzyna Kowalik-Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016115559.4A priority Critical patent/DE102016115559B4/en
Publication of DE102016115559A1 publication Critical patent/DE102016115559A1/en
Application granted granted Critical
Publication of DE102016115559B4 publication Critical patent/DE102016115559B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Es wird ein Transistorbauelement offenbart. Das Transistorbauelement weist einen Drainknoten, einen Sourceknoten und einen Gateknoten auf; mehrere Drift- und Kompensationszellen, von denen jede wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp aufweist, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist, und das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist; und eine Steuerstruktur, die zwischen dem wenigstens einen Driftgebiet einer jeden der Drift- und Kompensationszellen und dem Sourceknoten angeschlossen ist. Jede der mehreren Drift- und Kompensationszellen weist ein Kompensationsgradprofil auf. Die Mehrzahl von Drift- und Kompensationszellen weist eine Gruppe von Drift- und Kompensationszellen vom ersten Typ, die ein Kompensationsgradprofil eines ersten Typs aufweisen, und eine Gruppe von Drift- und Kompensationszellen eines zweiten Typs, die ein Kompensationsgradprofil eines zweiten Typs aufweisen, auf. Wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ ist komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ.A transistor device is disclosed. The transistor device has a drain node, a source node, and a gate node; a plurality of drift and compensation cells, each having at least one drift region of a first doping type and at least one compensation region of a second doping type complementary to the first doping type, wherein the at least one drift region is coupled to the drain node, and the at least one compensation region is coupled to the source node is; and a control structure connected between the at least one drift region of each of the drift and compensation cells and the source node. Each of the multiple drift and compensation cells has a degree of compensation profile. The plurality of drift and compensation cells comprises a group of drift and compensation cells of the first type having a degree of compensation profile of a first type and a group of drift and compensation cells of a second type having a degree of compensation profile of a second type. At least a portion of the first-type compensation grade profile is complementary to a corresponding portion of the second-type compensation grade profile.

Description

Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere ein Superjunction-Transistorbauelement.  This disclosure generally relates to a transistor device, in particular a superjunction transistor device.

Ein Superjunction-Transistorbauelement, das oft auch als Kompensations-Transistorbauelement bezeichnet wird, weist ein Bauelementgebiet mit wenigstens einem Gebiet von einem ersten Dotierungstyp (Leitfähigkeitstyp) und wenigstens ein Gebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp (Leitfähigkeitstyp) auf. Das wenigstens eine Gebiet vom ersten Dotierungstyp wird oft als Driftgebiet bezeichnet, und das wenigstens eine Gebiet vom zweiten Dotierungstyp wird oft als Kompensationsgebiet bezeichnet (obwohl es auch Veröffentlichungen gibt, in denen das Gesamtgebiet mit dem wenigstens einen Gebiet vom ersten Dotierungstyp und wenigstens einen Gebiet vom zweiten Dotierungstyp als Driftgebiet bezeichnet wird). Das Driftgebiet ist mit einem Drainknoten und das Kompensationsgebiet ist mit einem Sourceknoten des Transistorbauelements gekoppelt.  A superjunction transistor device, which is often referred to as a compensation transistor device, has a device region with at least one region of a first doping type (conductivity type) and at least one region of a second doping type (conductivity type) complementary to the first doping type. The at least one region of the first doping type is often referred to as a drift region, and the at least one region of the second doping type is often referred to as a compensation region (although there are publications in which the entire region having the at least one first doping type region and at least one region of the second doping type is called a drift region). The drift region is coupled to a drain node and the compensation region is coupled to a source node of the transistor device.

Ein Superjunction-Transistorbauelement weist darüber hinaus eine Steuerstruktur mit einem Sourcegebiet und einem Bodygebiet auf, von denen jedes mit dem Sourceknoten gekoppelt ist, und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist. Diese Steuerstruktur bestimmt einen Betriebszustand des Transistorbauelements. In einem Ein-Zustand liegt ein leitender Kanal in dem Bodygebiet entlang des Gatedielektrikums zwischen dem Sourcegebiet und dem Driftgebiet vor. Im Aus-Zustand ist der leitende Kanal unterbrochen. Wenn im Aus-Zustand zwischen dem Sourceknoten und dem Drainknoten eine externe Spannung, die einen pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet und einen pn-Übergang zwischen dem Kompensationsgebiet und dem Driftgebiet in Rückwärtsrichtung vorspannt, angelegt wird, breitet sich ein Raumladungsgebiet (Verarmungsgebiet) in jedem von dem Driftgebiet und dem Kompensationsgebiet aus.  A superjunction transistor device further includes a control structure having a source region and a body region, each of which is coupled to the source node, and a gate electrode that is dielectrically isolated from the body region by a gate dielectric. This control structure determines an operating state of the transistor device. In an on state, there is a conductive channel in the body region along the gate dielectric between the source region and the drift region. In the off state, the conductive channel is interrupted. In the off state, when an external voltage biasing a pn junction between the body region and the drift region and a pn junction between the compensation region and the drift region in the reverse direction is applied between the source node and the drain node, a space charge region (depletion region ) in each of the drift region and the compensation region.

Im Aus-Zustand verhindert das Transistorbauelement einen Stromfluss zwischen dem Drainknoten und dem Sourceknoten mit Ausnahme eines Leckstroms, wenn nicht die Spannung zwischen dem Sourceknoten und dem Drainknoten einen Spannungspegel erreicht, der üblicherweise als Durchbruchspannungspegel oder, kürzer, als Durchbruchspannung bezeichnet wird. Wenn die Spannung die Durchbruchspannung erreicht, tritt ein Lawinendurchbruch auf, der bewirkt, dass ein Lawinenstrom fließt. Üblicherweise ist der Leckstrom, der im Aus-Zustand fließt, bevor der Lawinendurchbruch auftritt, wesentlich geringer als der Lawinenstrom, wobei der Leckstrom ansteigen kann, wenn sich die externe Spannung der Durchbruchspannung nähert.  In the off state, the transistor device prevents current flow between the drain node and the source node except for a leakage current unless the voltage between the source node and the drain node reaches a voltage level, commonly referred to as a breakdown voltage level or, more briefly, as a breakdown voltage. When the voltage reaches the breakdown voltage, avalanche breakdown occurs, causing an avalanche current to flow. Typically, the leakage current flowing in the off-state before the avalanche breakdown occurs is substantially less than the avalanche current, and the leakage current may increase as the external voltage approaches the breakdown voltage.

Das Testen eines Transistorbauelements im Hinblick auf Defekte am Ende des Herstellungsprozesses kann das Anlegen einer Testspannung, die das Transistorbauelement in Vorwärtsrichtung vorspannt, im Aus-Zustand des Transistorbauelements, und das Vergleichen des resultierenden Leckstroms mit einem Stromschwellenwert umfassen. Das Transistorbauelement besteht den Test, wenn der Leckstrom geringer ist als ein Schwellenwert, und es besteht ihn nicht, wenn der Leckstrom höher ist als der Schwellenwert. Bei dieser Art von Test kann es wünschenswert sein, einen niedrigen Stromschwellenwert zu verwenden, sodass nur Transistorbauelemente mit einem geringeren Leckstrom den Test bestehen, und eine externe Spannung zu verwenden, die höher ist als die Nennspannung des Transistorbauelements, sodass nur Transistorbauelemente mit einem Spannungssperrvermögen, das höher ist als die Nennspannung, den Test bestehen. Die Nennspannung ist geringer als die Durchbruchspannung, und sie ist die Spannung, der langfristig zu widerstehen das Transistorbauelement ausgelegt ist.  The testing of a transistor device for defects at the end of the fabrication process may include applying a test voltage that biases the transistor device forward, in the off state of the transistor device, and comparing the resulting leakage current to a current threshold. The transistor device passes the test when the leakage current is less than a threshold and does not exist when the leakage current is greater than the threshold. In this type of test, it may be desirable to use a low current threshold such that only transistor devices having a lower leakage current pass the test and using an external voltage higher than the rated voltage of the transistor device, so that only transistor devices having a voltage blocking capability, which is higher than the rated voltage, pass the test. The rated voltage is less than the breakdown voltage, and it is the voltage that is designed to withstand the transistor component in the long term.

Bei einem herkömmlichen Superjunction-Transistorbauelement beginnt der Leckstrom bei einer Spannung anzusteigen, die geringer ist als die Durchbruchspannung. Die Durchbruchspannung und damit die Spannung, bei der der Leckstrom anzusteigen beginnt, unterliegen statistischen Schwankungen. Daher kann der Leckstrom bei einigen Bauelementen bei Spannungen unterhalb der Testspannung anfangen, anzusteigen, und bei manchen Bauelementen kann er bei Spannungen oberhalb der Testspannung anfangen, anzusteigen. Bauelemente, bei denen der Leckstrom bei Spannungspegeln unterhalb der Testspannung ansteigt, tendieren dazu, den Test nicht zu bestehen, selbst wenn diese Bauelemente ein Spannungssperrvermögen haben könnten, das höher ist als die Nennspannung.  In a conventional superjunction transistor device, the leakage current begins to increase at a voltage less than the breakdown voltage. The breakdown voltage and thus the voltage at which the leakage current begins to increase, are subject to statistical fluctuations. Therefore, for some devices, the leakage current may begin to rise at voltages below the test voltage, and for some devices, it may begin to increase at voltages above the test voltage. Devices in which the leakage current increases at voltage levels below the test voltage tend not to pass the test, even if these devices could have a voltage blocking capability higher than the rated voltage.

Daher besteht ein Bedarf, ein Transistorbauelement, insbesondere ein Superjunction-Transistorbauelement, mit einer verbesserten Leckstromcharakteristik bereitzustellen.  Therefore, there is a need to provide a transistor device, particularly a superjunction transistor device, with improved leakage current characteristics.

Ein Beispiel betrifft ein Transistorbauelement. Das Transistorbauelement weist einen Drainknoten, einen Sourceknoten, einen Gateknoten und mehrere Drift- und Kompensationszellen auf. Jede der mehreren Drift- und Kompensationszellen weist wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp auf, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist, und wobei das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist. Eine Steuerstruktur ist zwischen das wenigstens einen Driftgebiet einer jeden der Drift- und Kompensationszellen und den Sourceknoten geschaltet. Eine jede der mehreren Drift- und Kompensationszellen weist ein Kompensationsgradprofil auf, wobei die mehreren Drift- und Kompensationszellen eine Gruppe von Drift- und Kompensationszellen eines ersten Typs, die ein Kompensationsgradprofil eines ersten Typs besitzen, und eine Gruppe von Drift- und Kompensationszellen eines zweiten Typs, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweist. Wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ ist komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ. An example relates to a transistor device. The transistor device has a drain node, a source node, a gate node and a plurality of drift and compensation cells. Each of the plurality of drift and compensation cells has at least one drift region of a first doping type and at least one compensation region of a second doping type complementary to the first doping type, wherein the at least one drift region is coupled to the drain node, and wherein the at least one compensation region is coupled to the source node is. A control structure is connected between the at least one drift region of each of the drift and compensation cells and the source node. Each of the plurality of drift and compensation cells has a degree of compensation profile, wherein the plurality of drift and compensation cells comprises a group of drift and compensation cells of a first type having a compensation degree profile of a first type and a group of drift and compensation cells of a second type having a Kompensationsgradprofil a second type has. At least a portion of the first-type compensation grade profile is complementary to a corresponding portion of the second-type compensation grade profile.

Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, sodass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte gezeigt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.  Hereinafter, examples will be explained with reference to the drawings. The drawings serve to illustrate certain principles so that only the aspects necessary to understand these principles are shown. The drawings are not to scale. In the drawings, the same reference numerals designate like features.

1 zeigt schematisch eine vertikale Querschnittsansicht eines Superjunction-Transistorbauelements, das eine Steuerstruktur und mehrere Drift- und Kompensationszellen aufweist; 1 Fig. 12 schematically shows a vertical cross-sectional view of a superjunction transistor device having a control structure and a plurality of drift and compensation cells;

2 zeigt ein Beispiel einer Steuerstruktur, die mehrere Steuerzellen aufweist; 2 shows an example of a control structure having a plurality of control cells;

3 zeigt ein weiteres Beispiel einer Steuerstruktur, die mehrere Steuerzellen aufweist; 3 shows another example of a control structure having a plurality of control cells;

4 zeigt eine perspektivische Schnittansicht eines Abschnitts eines Superjunction-Transistorbauelements gemäß einem Beispiel; 4 shows a perspective sectional view of a portion of a superjunction transistor device according to an example;

Die 5 bis 8 zeigen Drift- und Kompensationszellen gemäß verschiedenen Beispielen; The 5 to 8th show drift and compensation cells according to various examples;

9 zeigt die Leckstrom- und Lawinencharakteristik verschiedener Superjunction-Bauelemente; 9 shows the leakage current and avalanche characteristics of various superjunction devices;

Von den 10 bis 12 zeigt jede Beispiele für Kompensationsgradprofile und Profile des elektrischen Feldes in einem Aus-Zustand in zwei verschiedenen Arten von Drift- und Kompensationszellen; Of the 10 to 12 shows each example of compensation degree profiles and electric field profiles in an off-state in two different types of drift and compensation cells;

13 zeigt zwei benachbarte Drift- und Kompensationszellen und elektrische Feldvektoren eines elektrischen Feldes im Aus-Zustand des Transistorbauelements; 13 shows two adjacent drift and compensation cells and electrical field vectors of an electric field in the off state of the transistor device;

14 zeigt Dotierungsprofile eines Driftgebiets und eines Kompensationsgebiets einer Drift- und Kompensationszelle, und ein resultierendes Kompensationsgradprofil der Drift- und Kompensationszelle; 14 shows doping profiles of a drift region and a compensation region of a drift and compensation cell, and a resulting degree of compensation profile of the drift and compensation cell;

15 zeigt schematisch eine Drift- und Kompensationszelle, sowie ein Kompensationsgradprofil dieser Drift- und Kompensationszelle; 15 schematically shows a drift and compensation cell, and a Kompensationsgradprofil this drift and compensation cell;

16 zeigt ein Beispiel dafür, wie verschiedene Typen von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können; und 16 shows an example of how different types of drift and compensation cells may be arranged in the transistor device; and

17 zeigt ein weiteres Beispiel dafür, wie verschiedene Typen von Drift- und Kompensationszellen in dem Transistorbauelement angeordnet sein können. 17 shows another example of how different types of drift and compensation cells can be arranged in the transistor device.

In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele, sofern nicht ausdrücklich anders erwähnt, miteinander kombiniert werden können. In the following detailed description, reference is made to the accompanying drawings. The drawings form a part of the description and show with reference to the representation of concrete embodiments, how the invention can be implemented. It should be understood that the features of the various embodiments described herein may be combined with each other unless expressly stated otherwise.

1 zeigt schematisch eine Schnittansicht eines Abschnitts eines Transistorbauelements, insbesondere eines Superjunction-Transistorbauelements. Bezug nehmend auf 1 weist das Transistorbauelement einen Halbleiterkörper 100 und mehrere Drift- und Kompensationszellen 20 in dem Halbleiterkörper 100 auf. Eine jede der mehreren Drift- und Kompensationszellen 20 weist wenigstens ein Driftgebiet 21 von einem ersten Dotierungstyp (Leitfähigkeitstyp) auf, sowie wenigstens ein Kompensationsgebiet 22 von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp. Bei dem ersten Dotierungstyp handelt es sich um einen von einem Typ n und einem Typ p, und bei dem zweiten Dotierungstyp handelt es sich um den anderen von dem Typ n und dem Typ p. Das wenigstens eine Driftgebiet 21 und das wenigstens eine Kompensationsgebiet 22 einer jeden Drift- und Kompensationszelle grenzen aneinander an, sodass jede der mehreren von Drift- und Kompensationszellen 20 wenigstens einen pn-Übergang zwischen dem wenigstens einen Driftgebiet 21 und dem wenigstens einen Kompensationsgebiet aufweist. Lediglich zum Zweck der Darstellung weist jede der in 1 und den nachfolgend erläuterten Beispielen gezeigten Drift- und Kompensationszellen 20 ein Driftgebiet 21, ein Kompensationsgebiet 22 und einen pn-Übergang auf. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Eine Drift- und Kompensationszelle kann ebenso gut mehr als ein Driftgebiet und mehr als ein Kompensationsgebiet aufweisen. 1 schematically shows a sectional view of a portion of a transistor device, in particular a superjunction transistor device. Referring to 1 the transistor device has a semiconductor body 100 and several drift and compensation cells 20 in the semiconductor body 100 on. Each of the multiple drift and compensation cells 20 has at least one drift area 21 of a first doping type (conductivity type) and at least one compensating area 22 of a second doping type complementary to the first doping type. The first doping type is one of type n and one type p, and the second type of doping is the other of type n and type p. The at least one drift area 21 and the at least one compensation area 22 each drift and compensation cell adjoin one another such that each of the plurality of drift and compensation cells 20 at least one pn junction between the at least one drift region 21 and having at least one compensation area. For the purpose of illustration only, each of the 1 and the examples explained below drift and compensation cells 20 a drift area 21 , a compensation area 22 and a pn junction on. However, this is just an example. A drift and compensation cell may also have more than one drift region and more than one compensation region.

Bezug nehmend auf 1 ist das wenigstens eine Driftgebiet 21 einer jeden Drift- und Kompensationszelle 20 an einen Drainknoten D des Transistorbauelements angeschlossen, und das wenigstens eine Kompensationsgebiet 22 einer jeden Drift- und Kompensationszelle 20 ist an einen Sourceknoten S des Transistorbauelements angeschlossen. Eine elektrische Verbindung zwischen den Kompensationszellen 22 und dem Sourceknoten S ist in 1 lediglich schematisch dargestellt. Beispiele dafür, wie diese elektrischen Verbindungen implementiert werden können, werden weiter unten unter Bezugnahme auf Beispiele erläutert. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen 20 sind über ein Draingebiet 11 vom ersten Dotierungstyp an den Drainknoten D angeschlossen. Das Draingebiet 11 kann an die Driftgebiete 21 angrenzen. Allerdings ist dies in 1 nicht gezeigt. Optional ist, wie in 1 gezeigt, ein Puffergebiet 12 vom ersten Dotierungstyp zwischen dem Draingebiet 11 und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 angeordnet. Das Puffergebiet 12 weist den ersten Dotierungstyp, welcher der Dotierungstyp der Driftgebiete 21 und des Draingebiets 11 ist, auf. Gemäß einem Beispiel ist eine Dotierungskonzentration des Puffergebiets 12 geringer als eine Dotierungskonzentration des Draingebiets 11. Die Dotierungskonzentration des Draingebiets 11 ist zum Beispiel ausgewählt aus einem Bereich zwischen 1E17 cm–3 und 1E20 cm–3, und die Dotierungskonzentration des Puffergebiets 12 ist zum Beispiel ausgewählt aus einem Bereich zwischen 1E14 cm–3 und 1E17 cm–3. Gemäß einem Beispiel weist das Puffergebiet 12 zwei oder mehr unterschiedlich dotierte Teilgebiete (nicht gezeigt) auf. Eines dieser Teilgebiete kann eine Dotierungskonzentration zwischen 1E14 cm–3 und 1E15 cm–3 aufweisen, und das andere dieser Teilgebiete kann eine Dotierungskonzentration zwischen 1E15 cm–3 und 1E16 cm–3 aufweisen. Referring to 1 is that at least a drift area 21 each drift and compensation cell 20 connected to a drain node D of the transistor device, and the at least one compensation region 22 each drift and compensation cell 20 is connected to a source node S of the transistor device. An electrical connection between the compensation cells 22 and the source node S is in 1 only shown schematically. Examples of how these electrical connections can be implemented will be explained below with reference to examples. The drift areas 21 the individual drift and compensation cells 20 are about a drainage area 11 of the first doping type connected to the drain node D. The drainage area 11 can contact the drift areas 21 adjoin. However, this is in 1 Not shown. Optional is as in 1 shown a buffer area 12 of the first doping type between the drainage area 11 and the drift areas 21 the individual drift and compensation cells 20 arranged. The buffer area 12 indicates the first doping type, which is the doping type of the drift regions 21 and the drainage area 11 is on. According to one example, a doping concentration of the buffer region 12 less than a doping concentration of the drain region 11 , The doping concentration of the drainage area 11 is selected, for example, from a range between 1E17 cm -3 and 1E20 cm -3 , and the doping concentration of the buffer region 12 is for example selected from a range between 1E14 cm -3 and 1E17 cm -3 . According to one example, the buffer area 12 two or more differently doped subregions (not shown). One of these subregions may have a doping concentration between 1E14 cm -3 and 1E15 cm -3 , and the other of these subregions may have a doping concentration between 1E15 cm -3 and 1E16 cm -3 .

Bezug nehmend auf 1 weist das Transistorbauelement ferner eine Steuerstruktur 1 auf, die zwischen dem Sourceknoten S und dem wenigstens einen Driftgebiet 21 einer jeden der mehreren Drift- und Kompensationszellen 20 angeschlossen ist. Die Steuerstruktur 1 ist wenigstens teilweise in einen Halbleiterkörper 100 integriert. Beispiele dafür, wie die Steuerstruktur 1 implementiert werden kann, werden weiter unten unter Bezugnahme auf Beispiele erläutert. Die Steuerstruktur weist ferner einen Gateknoten G auf und ist dazu ausgebildet, einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21 der einzelnen Drift- und Kompensationszellen 20 abhängig von einer Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S zu steuern. Diese Funktionsweise der Steuerstruktur 1 wird bei dem in 1 gezeigten Beispiel durch einen zwischen dem Sourceknoten S und den Driftgebieten 21 angeschlossenen Schalter repräsentiert. Darüber hinaus weist die Steuerstruktur 1 einen pn-Übergang zwischen den Driftgebieten 21 und dem Sourceknoten S auf. Dieser pn-Übergang ist bei dem in 1 gezeigten Beispiel durch eine Bipolardiode repräsentiert. Referring to 1 the transistor device further has a control structure 1 on, between the source node S and the at least one drift region 21 each of the multiple drift and compensation cells 20 connected. The tax structure 1 is at least partially in a semiconductor body 100 integrated. Examples of how the tax structure 1 can be implemented are explained below with reference to examples. The control structure further includes a gate node G and is configured to provide a conductive channel between the source node S and the drift regions 21 the individual drift and compensation cells 20 depending on a voltage V GS between the gate node G and the source node S to control. This mode of operation of the tax structure 1 will be at the in 1 shown by one between the source node S and the drift regions 21 represented connected switch. In addition, the tax structure indicates 1 a pn junction between the drift regions 21 and the source node S. This pn junction is at the in 1 represented example represented by a bipolar diode.

Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial wie beispielsweise Silizium (Si) oder Siliziumcarbid (SiC) aufweisen. The semiconductor body 100 may comprise a conventional semiconductor material such as silicon (Si) or silicon carbide (SiC).

Das Transistorbauelement weist eine Stromflussrichtung auf, welche eine Richtung ist, in der ein Strom zwischen dem Sourceknoten S und dem Drainknoten D innerhalb des Halbleiterkörpers fließen kann. Bei dem in 1 gezeigten Beispiel ist die Stromflussrichtung eine vertikale Richtung z des Halbleiterkörpers 100. Bei der vertikalen Richtung z handelt es sich um eine Richtung senkrecht zu einer ersten Oberfläche (in 1 nicht gezeigt) und einer zweiten Oberfläche 102, die durch das Draingebiet 11 gebildet ist. 1 zeigt eine vertikale Querschnittsansicht, welche eine Schnittansicht senkrecht zu der ersten und zweiten Oberfläche und parallel zu der vertikalen Richtung z ist, der Drift- und Kompensationszellen 20, des Draingebiets 11 und des optionalen Puffergebiets 12. Schnittebenen senkrecht zu der in 1 gezeigten, vertikalen Schnittebene werden nachfolgend als horizontale Schnittebenen bezeichnet. The transistor device has a current flow direction, which is a direction in which a current can flow between the source node S and the drain node D within the semiconductor body. At the in 1 As shown, the current flow direction is a vertical direction z of the semiconductor body 100 , The vertical direction z is a direction perpendicular to a first surface (in FIG 1 not shown) and a second surface 102 passing through the drainage area 11 is formed. 1 FIG. 12 shows a vertical cross-sectional view, which is a sectional view perpendicular to the first and second surfaces and parallel to the vertical direction z, of the drift and compensation cells. FIG 20 , the drainage area 11 and the optional buffer area 12 , Section planes perpendicular to the in 1 shown, vertical sectional plane are hereinafter referred to as horizontal sectional planes.

2 zeigt ein detaillierteres Beispiel der Steuerstruktur 1. Neben der Steuerstruktur 1 sind in 2 an die Steuerstruktur 1 angrenzende Teile der Drift- und Kompensationszellen 20 gezeigt. Bei dem in 2 gezeigten Beispiel weist die Steuerstruktur 1 mehrere Steuerzellen 10 auf, die auch als Transistorzellen bezeichnet werden können. Jede dieser Steuerzellen 10 weist ein Bodygebiet 13 vom zweiten Dotierungstyp, ein Sourcegebiet 14 vom ersten Dotierungstyp, eine Gateelektrode 15 und ein Gatedielektrikum 16 auf. Das Gatedielektrikum 16 isoliert jene Gateelektrode 15, dielektrisch gegenüber dem Bodygebiet 13. Das Bodygebiet 13 einer jeden Steuerzelle 10 trennt das entsprechende Sourcegebiet 14 der Steuerzelle von einem Driftgebiet 21 von wenigstens einer der mehreren Drift- und Kompensationszellen. Das Sourcegebiet 14 und das Bodygebiet 13 einer jeden der mehreren Steuerzellen 10 ist elektrisch an den Sourceknoten S angeschlossen. In diesem Zusammenhang bedeutet „elektrisch angeschlossen“ ohmsch angeschlossen, d.h., es gibt keinen gleichrichtenden Übergang zwischen dem Sourceknoten S und dem Sourcegebiet 14 bzw. dem Bodygebiet 13. Die elektrischen Verbindungen zwischen dem Sourceknoten S und dem Sourcegebiet 14 und dem Bodygebiet 13 der einzelnen Steuerzellen sind in 2 nur schematisch dargestellt. Die Gateelektrode 15 einer jeden Steuerzelle 10 ist elektrisch an den Gateknoten G angeschlossen. 2 shows a more detailed example of the control structure 1 , In addition to the tax structure 1 are in 2 to the tax structure 1 adjacent parts of the drift and compensation cells 20 shown. At the in 2 The example shown has the control structure 1 several control cells 10 which can also be referred to as transistor cells. Each of these control cells 10 has a body area 13 of the second doping type, a source region 14 of the first doping type, a gate electrode 15 and a gate dielectric 16 on. The gate dielectric 16 isolates that gate electrode 15 , dielectric to the body area 13 , The body area 13 each control cell 10 separates the corresponding source area 14 the control cell of a drift area 21 at least one of the plurality of drift and compensation cells. The source area 14 and the body area 13 each of the multiple control cells 10 is electrically connected to the source node S. In this context, "electrically connected" means ohmic connected, ie, there is no rectifying transition between the source node S and the source region 14 or the body area 13 , The electrical connections between the source node S and the source region 14 and the body area 13 the individual control cells are in 2 shown only schematically. The gate electrode 15 each control cell 10 is electrically connected to the gate node G.

Bezug nehmend auf das Obige grenzt das Bodygebiet 13 einer jeden Steuerzelle an das Driftgebiet 21 von wenigstens einer Drift- und Kompensationszelle 20 an, sodass zwischen dem Bodygebiet 13 und dem wenigstens einen Driftgebiet 21 ein pn-Übergang ausgebildet ist. Diese pn-Übergänge bilden den pn-Übergang der Steuerstruktur 1, der in dem Ersatzschaltbild der in 1 gezeigten Steuerstruktur 1 durch die Bipolardiode repräsentiert wird. With reference to the above, the body area borders 13 of each control cell to the drift area 21 of at least one drift and compensation cell 20 on, so between the body area 13 and the at least one drift area 21 a pn junction is formed. These pn junctions form the pn junction of the control structure 1 in the equivalent circuit of the in 1 shown control structure 1 is represented by the bipolar diode.

Bei dem in 2 gezeigten Beispiel ist die Gateelektrode 15 einer jeden Steuerstruktur 1 eine planare Elektrode, die auf der Oberseite der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und durch das Gatedielektrikum 16 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert ist. Bei diesem Beispiel erstrecken sich Abschnitte der Driftgebiete 21 der Drift- und Kompensationszellen 20 benachbart zu den einzelnen Bodygebieten 13 zu der ersten Oberfläche 101. At the in 2 The example shown is the gate electrode 15 each tax structure 1 a planar electrode placed on top of the first surface 101 of the semiconductor body 100 arranged and through the gate dielectric 16 opposite to the semiconductor body 100 is dielectrically isolated. In this example, portions of the drift regions extend 21 the drift and compensation cells 20 adjacent to the individual body areas 13 to the first surface 101 ,

3 zeigt eine Steuerstruktur 1 gemäß einem weiteren Beispiel. Die gezeigte Steuerstruktur 1 unterscheidet sich von der in 2 gezeigten Steuerstruktur 1 dadurch, dass die Gateelektrode 15 einer jeden Steuerzelle 10 bei der in 3 gezeigten Steuerstruktur 1 eine Grabenelektrode ist. Diese Gateelektrode 15 ist in einem Graben angeordnet, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt, wobei, wie bei dem in 2 gezeigten Beispiel, ein Gatedielektrikum 16 die Gateelektrode 15 gegenüber dem entsprechenden Bodygebiet 13 dielektrisch isoliert. Das Bodygebiet 13 und das Sourcegebiet 14 einer jeden Steuerzelle 10 ist elektrisch an den Sourceknoten S angeschlossen, und das Bodygebiet 13 grenzt an das Driftgebiet 21 von wenigstens einer Drift- und Kompensationszelle an und bildet mit dem betreffenden Driftgebiet 21 einen pn-Übergang. 3 shows a control structure 1 according to another example. The control structure shown 1 is different from the one in 2 shown control structure 1 in that the gate electrode 15 each control cell 10 at the in 3 shown control structure 1 a trench electrode is. This gate electrode 15 is arranged in a ditch extending from the first surface 101 in the semiconductor body 100 extends, wherein, as in the in 2 shown example, a gate dielectric 16 the gate electrode 15 opposite the corresponding body area 13 dielectrically isolated. The body area 13 and the source area 14 each control cell 10 is electrically connected to the source node S, and the body region 13 is adjacent to the drift area 21 of at least one drift and compensation cell and forms with the relevant drift region 21 a pn junction.

Bei jedem der in den 2 und 3 Beispiele grenzt ein Bodygebiet 13 an ein Kompensationsgebiet 22, sodass die Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 über die Bodygebiete 13 der Steuerzellen 10 der Steuerstruktur 1 elektrisch an den Sourceknoten S angeschlossen sind. In each of the in the 2 and 3 Examples borders a body area 13 to a compensation area 22 so that the compensation areas 22 the individual drift and compensation cells 20 about the body areas 13 the control cells 10 the tax structure 1 are electrically connected to the source node S.

Bei dem in den 2 und 3 gezeigten Beispiel weist jede der Steuerstrukturen 10 eine Gateelektrode 15 auf, wobei die Gateelektrode 15 einer jeden Steuerzelle 10 dazu ausgebildet ist, einen leitenden Kanal zwischen dem Sourcegebiet 14 der betreffenden Steuerzelle 10 und dem Driftgebiet 21 einer Drift- und Kompensationszelle 20 zu steuern, sodass jede Steuerzelle 10 einer Drift- und Kompensationszelle 20 zugeordnet ist. Ferner bildet bei den in den 1 und 2 gezeigten Beispielen ein dotiertes Gebiet vom ersten Dotierungstyp die Sourcegebiete 14 von zwei (oder mehr) benachbarten Steuerzellen 10, ein dotiertes Gebiet vom zweiten Dotierungstyp bildet die Bodygebiete 13 von zwei (oder mehr) benachbarten Steuerzellen, und eine Elektrode bildet die Gateelektrode 15 von zwei oder mehr Steuerzellen. Die Gateelektrode 15 kann dotiertes Polysilizium, ein Metall oder dergleichen aufweisen. Gemäß einem Beispiel ist eine Dotierungskonzentration des Sourcegebiets 14 ausgewählt aus einem Bereich zwischen 1E18 cm–3 und 1E21 cm–3, und eine Dotierungskonzentration des Bodygebiets 13 ist ausgewählt aus einem Bereich zwischen 1E15 cm–3 und 1E19 cm–3. In the in the 2 and 3 The example shown has each of the control structures 10 a gate electrode 15 on, wherein the gate electrode 15 each control cell 10 is adapted to a conductive channel between the source region 14 the relevant control cell 10 and the drift area 21 a drift and compensation cell 20 to control, so each control cell 10 a drift and compensation cell 20 assigned. Furthermore, in the forms in the 1 and 2 As shown in the examples, a doped region of the first doping type, the source regions 14 of two (or more) adjacent control cells 10 , a doped region of the second doping type forms the body regions 13 of two (or more) adjacent control cells, and one electrode forms the gate electrode 15 of two or more control cells. The gate electrode 15 may include doped polysilicon, a metal or the like. According to one example, a doping concentration of the source region 14 selected from a range between 1E18 cm -3 and 1E21 cm -3 , and a doping concentration of the body area 13 is selected from a range between 1E15 cm -3 and 1E19 cm -3 .

Das Zuordnen einer Steuerzelle 10 der mehreren Steuerzellen zu einer Drift- und Kompensationszelle 20 der mehreren Drift- und Kompensationszellen, wie es in den 2 und 3 gezeigt ist, ist lediglich ein Beispiel. Die Implementierung und die Anordnung der Steuerzellen 10 der Steuerstruktur 1 ist weitgehend unabhängig von der konkreten Implementierung und Anordnung der Drift- und Kompensationszellen 20. The assignment of a control cell 10 the multiple control cells to a drift and compensation cell 20 the multiple drift and compensation cells, as in the 2 and 3 is shown is merely an example. The implementation and arrangement of the control cells 10 the tax structure 1 is largely independent of the concrete implementation and arrangement of the drift and compensation cells 20 ,

Ein Beispiel, das zeigt, dass die Implementierung und Anordnung der Steuerstruktur 1 weitgehend unabhängig von der Implementierung und Anordnung der Drift- und Kompensationszellen 20 ist, ist in 4 gezeigt. Bei diesem Beispiel sind die Driftgebiete 21 und die Kompensationsgebiete 22 in einer ersten lateralen Richtung x des Halbleiterkörpers 100 langgestreckt, während die Sourcegebiete 14, die Bodygebiete 13 und die Gateelektroden 15 der einzelnen Steuerzellen 10 der Steuerstruktur 1 in einer zur ersten lateralen Richtung x senkrechten zweiten lateralen Richtung y langgestreckt sind. Bei diesem Beispiel grenzt das Bodygebiet 13 einer Steuerzelle 10 an die Driftgebiete 21 einer Mehrzahl von Drift- und Kompensationszellen 20 an. An example that shows that the implementation and arrangement of the tax structure 1 largely independent of the implementation and arrangement of the drift and compensation cells 20 is, is in 4 shown. In this example, the drift areas 21 and the compensation areas 22 in a first lateral direction x of the semiconductor body 100 elongated while the source areas 14 , the body areas 13 and the gate electrodes 15 the individual control cells 10 the tax structure 1 are elongated in a second lateral direction y perpendicular to the first lateral direction x. In this example, the body area borders 13 a control cell 10 to the drift areas 21 a plurality of drift and compensation cells 20 at.

Die Drift- und Kompensationszellen können auf eine Vielzahl verschiedener Arten implementiert werden. Einige Beispiele dafür, wie die Drift- und Kompensationszellen 20 implementiert werden können, werden nachfolgend unter Bezugnahme auf die 5, 6 und 7 erläutert. Jeder dieser Figuren zeigt eine Schnittansicht in einer in 1 gezeigten Schnittebene A-A durch ein Gebiet des Halbleiterkörpers 100, in den die Drift- und Kompensationszellen 20 implementiert sind. The drift and compensation cells can be implemented in a variety of different ways. Some examples, like the drift and compensation cells 20 can be implemented with reference to the following 5 . 6 and 7 explained. Each of these figures shows a sectional view in an in 1 shown section plane AA through a region of the semiconductor body 100 in which the drift and compensation cells 20 are implemented.

Bei dem in 5 gezeigten Beispiel sind die Driftgebiete 21 und die Kompensationsgebiete 22 der einzelnen Drift- und Kompensationszellen 20 in einer lateralen Richtung des Halbleiterkörpers 100 langgestreckt. Lediglich zum Zweck der Darstellung ist diese laterale Richtung bei diesem Beispiel die zweite laterale Richtung y. In der ersten lateralen Richtung x sind Halbleitergebiete vom ersten Dotierungstyp und Halbleitergebiete vom zweiten Dotierungstyp abwechselnd angeordnet, wobei jedes der Halbleitergebiete vom ersten Dotierungstyp die Driftgebiete 21 von zwei benachbarten Drift- und Kompensationszellen 20 bildet, und wobei jedes der Halbleitergebiete vom zweiten Dotierungstyp die Kompensationsgebiete 22 von zwei benachbarten Drift- und Kompensationszellen 20 bildet. At the in 5 example shown are the drift areas 21 and the compensation areas 22 the individual drift and compensation cells 20 in a lateral direction of the semiconductor body 100 elongated. For the purpose of illustration only, this lateral direction is the second lateral direction y in this example. In the first lateral direction x, semiconductor regions of the first doping type and semiconductor regions of the second doping type are alternately arranged, each of the Semiconductor regions of the first doping type the drift regions 21 of two adjacent drift and compensation cells 20 and wherein each of the second doping type semiconductor regions has the compensation regions 22 of two adjacent drift and compensation cells 20 forms.

Ein Mitte-zu-Mitte-Abstand zweier benachbarter Halbleitergebiete vom ersten Dotierungstyp, die durch ein Halbleitergebiet vom zweiten Dotierungstyp beabstandet sind, oder ein Mitte-zu-Mitte-Abstand zweier benachbarter Halbleitergebiete vom zweiten Dotierungstyp, die durch ein Halbleitergebiet vom ersten Dotierungstyp beabstandet sind, kann als Pitch des Halbleiteraufbaus mit den Halbleitergebieten vom ersten und zweiten Dotierungstyp, der die mehreren Drift- und Kompensationsgebieten bildet, bezeichnet werden. Basierend darauf ist eine Breite der einzelnen Drift- und Kompensationsgebiete 20 in der ersten lateralen Richtung im Wesentlichen gleich 50% des Pitches. A center-to-center distance of two adjacent first doped type semiconductor regions spaced by a second doping type semiconductor region, or a center to center distance of two adjacent second doping type semiconductor regions spaced by a first doping type semiconductor region , may be referred to as a pitch of the semiconductor structure having the semiconductor regions of the first and second doping types forming the plurality of drift and compensation regions. Based on this is a width of the individual drift and compensation areas 20 in the first lateral direction is substantially equal to 50% of the pitch.

Bei dem in 6 gezeigten Beispiel weist das Transistorbauelement mehrere Halbleitergebieten vom zweiten Dotierungstyp auf, wobei jedes dieser Halbleitergebiete eine rechteckige, insbesondere quadratische, Form aufweist. Diese rechteckigen Gebiete vom zweiten Dotierungstyp sind von einem zusammenhängenden Halbleitergebiet vom ersten Typ, das die Form eines Netzes aufweist, umgeben. Bei dieser Topologie bildet jedes der zweiten Halbleitergebiete die Kompensationsgebiete 22 von vier benachbarten Drift- und Kompensationszellen 20. Die Driftgebiete 21 der einzelnen Drift- und Kompensationszellen 20 werden durch das netzförmige Halbleitergebiet vom ersten Typ gebildet. Die einzelnen Drift- und Kompensationszellen weisen bei diesem Ausführungsbeispiel eine rechteckige, insbesondere eine quadratische, Form auf. At the in 6 As shown, the transistor device has a plurality of semiconductor regions of the second doping type, wherein each of these semiconductor regions has a rectangular, in particular square, shape. These second doped type rectangular regions are surrounded by a first type continuous semiconductor region having the shape of a mesh. In this topology, each of the second semiconductor regions forms the compensation regions 22 of four adjacent drift and compensation cells 20 , The drift areas 21 the individual drift and compensation cells 20 are formed by the reticulated semiconductor region of the first type. The individual drift and compensation cells in this embodiment have a rectangular, in particular a square, shape.

Das Implementieren der Drift- und Kompensationszellen 20 mit einer rechteckigen Form ist lediglich ein Beispiel. 7 zeigt eine Abwandlung der in 6 gezeigten Drift- und Kompensationszellen 20. Bei dem in 7 gezeigten Beispiel weisen die Halbleitergebiete vom zweiten Typ, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen 20 bilden, eine hexagonale Form auf, sodass die einzelnen Drift- und Kompensationszellen 20 eine dreieckige Form besitzen. Allerdings handelt es sich hierbei lediglich um ein weiteres Beispiel. Die Halbleitergebiete vom zweiten Typ, die die Kompensationsgebiete 22 von mehreren Drift- und Kompensationszellen 20 bilden, können mit einer beliebigen Art von polygonaler, elliptischer oder kreisförmiger Form implementiert werden. Darüber hinaus können die Form und die Positionen der Driftgebiete 21 und der Kompensationsgebiete 22 miteinander vertauscht werden. Implementing Drift and Compensation Cells 20 with a rectangular shape is just an example. 7 shows a modification of the in 6 shown drift and compensation cells 20 , At the in 7 As shown in the example, the semiconductor regions of the second type having the compensation regions 22 of several drift and compensation cells 20 form a hexagonal shape so that the individual drift and compensation cells 20 have a triangular shape. However, this is just another example. The semiconductor regions of the second type, the compensation areas 22 of several drift and compensation cells 20 can be implemented with any type of polygonal, elliptical or circular shape. In addition, the shape and positions of the drift areas 21 and the compensation areas 22 be interchanged with each other.

Bei den oben erläuterten Beispielen besitzen die einzelnen Drift- und Kompensationszellen 20 im Wesentlichen dieselbe Größe. Die Größe einer Drift- und Kompensationszelle 20 ist ihre Größe in der oben erläuterten horizontalen Schnittebene A-A. Allerdings ist die Implementierung der Drift- und Kompensationszellen 20 mit derselben Größe lediglich ein Beispiel. Gemäß einem weiteren, in 8 gezeigten Beispiel können Drift- und Kompensationszellen 20 mit unterschiedlichen Größen in einem Transistorbauelement implementiert sein. Bei dem in 8 gezeigten Beispiel sind die Drift- und Kompensationszellen längliche Zellen des unter Bezugnahme auf 5 erläuterten Typs. Allerdings kann das, was in 8 im Zusammenhang mit langgestreckten Drift- und Kompensationszellen 20 veranschaulicht ist, ebenso gut auf jede andere Art von Drift- und Kompensationszellen angewendet werden. In the examples explained above, the individual drift and compensation cells have 20 essentially the same size. The size of a drift and compensation cell 20 is their size in the horizontal sectional plane AA explained above. However, the implementation of drift and compensation cells is 20 with the same size just an example. According to another, in 8th example shown drift and compensation cells 20 be implemented with different sizes in a transistor device. At the in 8th In the example shown, the drift and compensation cells are elongated cells of the type described with reference to FIG 5 explained type. However, that's what in 8th in connection with elongated drift and compensation cells 20 is just as well applied to any other type of drift and compensation cells.

Nachfolgend wird die Funktionsweise des vorangehend erläuterten Transistorbauelements erläutert. Das Transistorbauelement kann in einem in Vorwärtsrichtung vorgespannten (engl. „forward biased“) Zustand und einem in Rückwärtsrichtung vorgespannten (engl. „reverse biased“) Zustand betrieben werden. Ob sich das Bauelement in einem in Vorwärtsrichtung vorgespannten Zustand oder einem in Rückwärtsrichtung vorgespannten Zustand befindet, hängt von einer Polarität einer Drain-Source-Spannung VDS zwischen dem Drainknoten D und dem Sourceknoten S ab. Im in Rückwärtsrichtung vorgespannten Zustand ist die Polarität der Drain-Source-Spannung VDS dergestalt, dass die pn-Übergänge zwischen den Bodygebieten 13 und den Driftgebieten 21 in Vorwärtsrichtung vorgespannt sind, sodass das Transistorbauelement in diesem Betriebszustand einen Strom unabhängig von einem Betriebszustand der Steuerstruktur 1 leitet. In dem in Vorwärtsrichtung vorgespannten Zustand ist die Polarität der Drain-Source-Spannung VDS dergestalt, dass die pn-Übergänge zwischen den Bodygebieten 13 und den Driftgebieten 21 in Rückwärtsrichtung vorgespannt sind. In diesem in Vorwärtsrichtung vorgespannten Zustand kann das Transistorbauelement durch die Steuerstruktur 1 in einem Ein-Zustand oder einem Aus-Zustand betrieben werden. Im Ein-Zustand erzeugt die Steuerstruktur 1 einen leitenden Kanal zwischen dem Sourceknoten S und den Driftgebieten 21, und im Aus-Zustand ist dieser leitende Kanal unterbrochen. Genauer gesagt gibt es, Bezug nehmend auf die 2 und 3, im Ein-Zustand durch die Gateelektrode 15 gesteuerte, leitende Kanäle in den Bodygebieten 13 zwischen den Sourcegebieten 14 und den Driftgebieten 21. Im Aus-Zustand sind diese leitenden Kanäle unterbrochen. Die Gateelektroden 15 werden durch eine Gate-Source-Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S gesteuert. The operation of the above-explained transistor device will be explained below. The transistor device may be operated in a forward biased state and a reverse biased state. Whether the device is in a forward biased state or a reverse biased state depends on a polarity of a drain-to-source voltage V DS between the drain node D and the source node S. In the reverse biased state, the polarity of the drain-source voltage V DS is such that the pn junctions between the body regions 13 and the drift areas 21 biased in the forward direction, so that the transistor device in this operating state, a current independent of an operating state of the control structure 1 passes. In the forward biased state, the polarity of the drain-source voltage V DS is such that the pn junctions between the body regions 13 and the drift areas 21 are biased in the reverse direction. In this forward biased state, the transistor device may be driven by the control structure 1 be operated in an on state or an off state. In on-state generates the control structure 1 a conductive channel between the source node S and the drift regions 21 , and in the off state, this conductive channel is interrupted. More specifically, there are, with reference to the 2 and 3 in the on state by the gate electrode 15 controlled, conductive channels in the body areas 13 between the source areas 14 and the drift areas 21 , In the off state, these conductive channels are broken. The gate electrodes 15 are controlled by a gate-source voltage V GS between the gate node G and the source node S.

Das Transistorbauelement kann als Transistorbauelement vom Typ n oder als Transistorbauelement vom Typ p implementiert werden. Bei einem Transistorbauelement vom Typ n ist der erste Dotierungstyp, welcher der Dotierungstyp der Driftgebiete 21, der Sourcegebiete 14, des Draingebiets 11 und des optionalen Puffergebiets 12 ist, vom Typ n, und der zweite Dotierungstyp, welcher der Dotierungstyp der Kompensationsgebiete 22 und der Bodygebiete 13 ist, vom Typ p. Bei einem Transistorbauelement vom Typ p sind die Dotierungstypen der vorangehend erwähnten Bauelementgebiete komplementär zu den Dotierungstypen der entsprechenden Bauelementgebiete bei einem Transistorbauelement vom Typ n. Beispielsweise befindet sich ein Transistorbauelement vom Typ n im in Vorwärtsrichtung vorgespannten Zustand, wenn die Drain-Source-Spannung VDS eine positive Spannung ist. Ferner befindet sich ein Transistorbauelement vom Typ n im Ein-Zustand, wenn die Gate-Source-Spannung VGS positiv und höher als eine Schwellenwertspannung des Transistorbauelements ist. Nachfolgend bedeutet Drain-Source-Spannung eine Drain-Source-Spannung, die das Transistorbauelement in Vorwärtsrichtung vorspannt, und Ein-Zustand und Aus-Zustand bezeichnen Betriebszustände im in Vorwärtsrichtung vorgespannten Zustand. The transistor device may be implemented as a n-type transistor device or as a p-type transistor device. In a n-type transistor device, the first doping type is the doping type of the drift regions 21 , the source areas 14 , the drainage area 11 and the optional buffer area 12 is, of the type n, and the second doping type, which is the doping type of the compensation regions 22 and the body areas 13 is of type p. In a p-type transistor device, the doping types of the aforementioned device regions are complementary to the doping types of the corresponding device regions in a n-type transistor device. For example, a n-type transistor device is in the forward biased state when the drain-source voltage is V DS a positive tension is. Further, a n-type transistor device is in the on state when the gate-source voltage V GS is positive and higher than a threshold voltage of the transistor device. Hereinafter, drain-source voltage means a drain-source voltage that biases the transistor device in the forward direction, and on-state and off-state indicate operating states in the forward biased state.

In 9 veranschaulicht die Kurve 210 die Funktionsweise eines herkömmlichen Superjunction-Transistorbauelements im Aus-Zustand. Insbesondere veranschaulicht die Kurve 210 einen Drain-Source-Strom IDS in Abhängigkeit von der zwischen dem Drainknoten D und dem Sourceknoten S angelegten Drain-Source-Spannung VDS im Aus-Zustand. Bei dem Drain-Source-Strom IDS handelt es sich um den Strom zwischen dem Drainknoten D und dem Sourceknoten S des Transistorbauelements. Wenn sich das Transistorbauelement im Aus-Zustand befindet und die Drain-Source-Spannung VDS einen Durchbruchspannungspegel VDS_BRO (welcher nachfolgend kurz als Durchbruchspannung bezeichnet wird) erreicht, tritt ein Lawinendurchbruch tritt auf. Dieser Lawinendurchbruch ist mit einem rapiden Anstieg des Drain-Source-Stroms IDS verbunden und kann wie nachfolgend erläutert entstehen. In 9 illustrates the curve 210 the operation of a conventional superjunction transistor device in the off state. In particular, the curve illustrates 210 a drain-source current I DS in response to the applied between the drain node D and the source node S drain-source voltage V DS in the off state. The drain-source current I DS is the current between the drain node D and the source node S of the transistor device. When the transistor device is in the off state and the drain-source voltage V DS reaches a breakdown voltage level V DS_BRO (which will be referred to as a breakdown voltage for short hereinafter), an avalanche breakdown occurs. This avalanche breakdown is associated with a rapid increase of the drain-source current I DS and may arise as explained below.

Im Aus-Zustand spannt die Drain-Source-Spannung VDS den pn-Übergang zwischen dem Bodygebiet (13 in den 2 und 3) und dem Driftgebiet 21 und ebenso den pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 in Rückwärtsrichtung vor. Der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet ist in 1 durch die Bipolardiode repräsentiert. Das Vorspannen dieser pn-Übergänge in Rückwärtsrichtung ist mit einer Ausbreitung von Verarmungsgebieten (Raumladungsgebieten) in dem Driftgebiet 21, dem Kompensationsgebiet 22 und dem Bodygebiet verbunden. Die Ausbreitung von Verarmungsgebieten ist mit einer Ionisierung von Dotierstoffatomen in den betreffenden Bauelementgebieten verbunden. Lediglich zum Zweck der Erläuterung wird angenommen, dass es sich bei dem Transistorbauelement um ein Transistorbauelement vom Typ n handelt, sodass das Driftgebiet 21 Dotierstoffe vom Typ n aufweist, und von dem Bodygebiet 13 und dem Kompensationsgebiet 21 ein jedes Dotierstoffe vom Typ p aufweist. Daher führt die Ionisierung von Dotierstoffen vom Typ n in dem Driftgebiet 21 zu positiven Ladungen in dem Driftgebiet 21, und die Ionisierung von Dotierstoffen vom Typ p in dem Bodygebiet 13 und dem Kompensationsgebiet 22 führt zu negativen Ladungen in dem Kompensationsgebiet 22 bzw. dem Bodygebiet. Jede positive oder negative Ladung in einem dieser Bauelementgebiete weist in einem anderen der Bauelementgebiete eine korrespondierende Gegenladung auf. Das heißt, positive Ladungen in dem Driftgebiet 21 besitzen entweder korrespondierende Gegenladungen in dem Bodygebiet 13 oder dem Kompensationsgebiet 22. Verarmungsgebiete, die sich in dem Driftgebiet 21, dem Kompensationsgebiet 22 und dem Bodygebiet 13 ausbreiten, gehen mit einem elektrischen Feld einher. In the off state, the drain-source voltage V DS biases the pn junction between the body region ( 13 in the 2 and 3 ) and the drift area 21 and also the pn junction between the drift region 21 and the compensation area 22 in the reverse direction. The pn junction between the body region and the drift region is in 1 represented by the bipolar diode. The biasing of these pn junctions in the reverse direction is with the propagation of depletion regions (space charge regions) in the drift region 21 , the compensation area 22 and the body area connected. The propagation of depletion regions is associated with ionization of dopant atoms in the respective device regions. For the sake of explanation only, it is assumed that the transistor device is a type n transistor device, so that the drift region 21 Having dopants of the type n, and of the body region 13 and the compensation area 21 having each type p dopant. Therefore, the ionization of n type dopants in the drift region 21 to positive charges in the drift area 21 , and the ionization of dopants of type p in the body region 13 and the compensation area 22 leads to negative charges in the compensation area 22 or the body area. Each positive or negative charge in one of these device regions has a corresponding counter charge in another of the device regions. That is, positive charges in the drift region 21 have either corresponding counter charges in the body area 13 or the compensation area 22 , Poverty areas located in the drift area 21 , the compensation area 22 and the body area 13 spread, go with an electric field.

Wenn sich das Transistorbauelement im Aus-Zustand befindet, tritt ein Lawinendurchbruch auf, wenn das Maximum des elektrischen Feldes einen kritischen Wert, der üblicherweise als kritisches elektrisches Feld ECRIT bezeichnet wird, erreicht. Die Drain-Source-Spannung, bei der ein Lawinendurchbruch auftritt, d.h., bei dem der Betrag des elektrischen Feldes den kritischen Pegel ECRIT erreicht, ist die Durchbruchspannung (oder das Spannungssperrvermögen). Der Pegel des kritischen elektrischen Feldes ECRIT ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100. In Silizium beispielsweise ist ECRIT 2,5E5 V/cm. Ein Lawinendurchbruch tritt auf, wenn das durch ionisierte Dotierstoffatome in dem Driftgebiet 21 und korrespondierende Gegenladungen in dem Bodygebiet 13 erzeugte elektrische Feld das kritische elektrische Feld erreicht. Ohne das Kompensationsgebiet 22 hängt der Pegel der Drain-Source-Spannung VDS, bei dem das kritische elektrische Feld erreicht wird, von der Dotierungskonzentration des Driftgebiets 21 ab, und er hängt deshalb von der Anzahl von Dotierstoffatomen, die ionisiert werden können, wenn der pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 21 in Rückwärtsrichtung vorgespannt wird, ab. Wenn jedoch, wie bei dem vorangehend erläuterten Transistorbauelement, ein an das Driftgebiet 21 angrenzendes Kompensationsgebiet 22 vorhanden ist, finden ionisierte Dotierstoffatome in dem Driftgebiet 21 korrespondierende Gegenladungen nicht nur in dem Bodygebiet 13, sondern auch in dem Kompensationsgebiet 22. Hierdurch kann die Dotierungskonzentration des Driftgebiets 21 erhöht werden, ohne das Spannungssperrvermögen des Transistorbauelements zu verringern. Das Erhöhen der Dotierungskonzentration des Driftgebiets 21 ist jedoch im Hinblick auf einen Ein-Widerstand des Transistorbauelements vorteilhaft. Der „Ein-Widerstand“ des Transistorbauelements ist der elektrische Widerstand des Transistorbauelements zwischen dem Drainknoten D und dem Sourceknoten S, wenn das Transistorbauelement in Vorwärtsrichtung vorgespannt ist und sich im Ein-Zustand befindet. When the transistor device is in the off state, avalanche breakdown occurs when the maximum of the electric field reaches a critical value, commonly referred to as the critical electric field E CRIT . The drain-source voltage at which avalanche breakdown occurs, that is, at which the magnitude of the electric field reaches the critical level E CRIT , is the breakdown voltage (or voltage blocking capability ). The level of the critical electric field E CRIT is a material constant of the semiconductor material of the semiconductor body 100 , In silicon, for example, E CRIT is 2.5E5 V / cm. An avalanche breakdown occurs when due to ionized dopant atoms in the drift region 21 and corresponding countercharges in the body area 13 generated electric field reaches the critical electric field. Without the compensation area 22 For example, the level of the drain-source voltage V DS at which the critical electric field is reached depends on the doping concentration of the drift region 21 Therefore, it depends on the number of dopant atoms that can be ionized when the pn junction between the body region 13 and the drift area 21 biased in the reverse direction, from. However, if, as in the previously discussed transistor device, one connects to the drift region 21 adjacent compensation area 22 is present find ionized dopant atoms in the drift region 21 corresponding countercharges not only in the body area 13 , but also in the compensation area 22 , As a result, the doping concentration of the drift region 21 can be increased without reducing the voltage blocking capability of the transistor device. Increasing the Doping concentration of the drift region 21 however, is advantageous in terms of on-resistance of the transistor device. The "on resistance" of the transistor device is the electrical resistance of the transistor device between the drain node D and the source node S when the transistor device is forward biased and in the on state.

Ein Lawinendurchbruch kann z.B. auftreten, wenn eine zu dem Transistorbauelement in Reihe geschaltete Last einen Strom durch das im Aus-Zustand befindliche Transistorbauelement treibt. Eine Last, die dazu in der Lage ist, einen Strom durch das im Aus-Zustand befindliche Transistorbauelement zu treiben, ist zum Beispiel eine induktive Last. Nachdem der Lawinendurchbruch aufgetreten ist, kann ein Drain-Source-Strom IDS durch das Transistorbauelement fließen, bis die Drain-Source-Spannung VDS unter den Durchbruchspannungspegel abfällt. Ein Betriebszustand des Transistorbauelements, nachdem ein Lawinendurchbruch aufgetreten ist, wird nachfolgend als Lawinen-Zustand bezeichnet. Ein Strom, der im Lawinen-Zustand durch das Transistorbauelement fließt, wird nachfolgend als Lawinenstrom bezeichnet. Ein Strom, der im Aus-Zustand bei Spannungen unterhalb der Durchbruchspannung VDS_BRO fließt, wird nachfolgend als Leckstrom bezeichnet. For example, avalanche breakdown may occur when a load connected in series with the transistor device drives a current through the off-state transistor device. For example, a load capable of driving current through the off-state transistor device is an inductive load. After the avalanche breakdown has occurred, a drain-source current I DS can flow through the transistor device until the drain-source voltage V DS falls below the breakdown voltage level. An operating state of the transistor device after an avalanche breakdown has occurred is hereinafter referred to as an avalanche condition. A current that flows through the transistor device in the avalanche state is referred to below as avalanche current. A current that flows in the off state at voltages below the breakdown voltage V DS_BRO is referred to below as leakage current.

Kurve 210 in 9 veranschaulicht die Leckstrom- und Lawinencharakteristik eines herkömmlichen Superjunction-Transistorbauelements. In diesem Zusammenhang ist ein herkömmliches Superjunction-Transistorbauelement ein Superjunction-Transistorbauelement, bei dem die Drift- und Kompensationszellen 20 im Wesentlichen identisch sind. Bei diesem herkömmlichen Superjunction-Transistorbauelement befindet sich der Leckstrom auf einem sehr niedrigen Pegel, bis die Drain-Source-Spannung VDS einen Schwellenwert erreicht, der geringer ist als die Durchbruchspannung VDS_BRO. Beginnend bei dieser Schwellenwertspannung steigt der Leckstrom an, wenn die Drain-Source-Spannung VDS weiter ansteigt. Die Schwellenwertspannung, bei der der Leckstrom anzusteigen beginnt, liegt zum Beispiel zwischen 80% und 90% der Durchbruchspannung VDS_BRO. Curve 210 in 9 illustrates the leakage current and avalanche characteristics of a conventional superjunction transistor device. In this context, a conventional superjunction transistor device is a superjunction transistor device in which the drift and compensation cells 20 are essentially identical. In this conventional superjunction transistor device, the leakage current is at a very low level until the drain-source voltage V DS reaches a threshold lower than the breakdown voltage V DS_BRO . Beginning at this threshold voltage, the leakage current increases as the drain-source voltage V DS continues to increase. The threshold voltage at which the leakage current begins to increase is, for example, between 80% and 90% of the breakdown voltage V DS_BRO .

Der Anstieg des Leckstroms, bevor die Spannung VDS die Durchbruchspannung VDS_BRO erreicht, kann es schwierig gestalten, das Transistorbauelement am Ende des Herstellungsprozesses im Hinblick auf Defekte zu testen. Dies wird im Hinblick auf Kurve 210 und die in 9 gezeigten Kurven 211, 212 erläutert. Das Testen des Transistorbauelements kann das Anlegen einer Drain-Source-Spannung mit einem Test-Spannungspegel VDS_TEST (welcher nachfolgend kurz als Testspannung bezeichnet wird) zwischen dem Drainknoten D und dem Sourceknoten S des Transistorbauelements und das Vergleichen des aus der Testspannung VDS_TEST resultierenden Leckstroms mit einem Leckstromschwellenwert IDS_TH umfassen. Das Transistorbauelement besteht den Test, wenn der Leckstrom unterhalb des Schwellenwertes IDS_TH liegt, und das Transistorbauelement besteht den Test nicht, wenn der Leckstrom oberhalb des Schwellenwertes IDS_TH liegt. Bei dem in 9 gezeigten Beispiel würde ein Transistorbauelement mit einem Verhalten gemäß Kurve 210 den Test bestehen. The increase in the leakage current before the voltage V DS reaches the breakdown voltage V DS_BRO may make it difficult to test the transistor device for defects at the end of the manufacturing process. This will be in terms of curve 210 and the in 9 shown curves 211 . 212 explained. The testing of the transistor device may include applying a drain-source voltage having a test voltage level V DS_TEST (hereinafter referred to as a test voltage) between the drain node D and the source node S of the transistor device and comparing the leakage current resulting from the test voltage V DS_TEST with a leakage current threshold I DS_TH . The transistor device passes the test if the leakage current is below the threshold I DS_TH and the transistor device fails the test if the leakage current is above the threshold I DS_TH . At the in 9 Example shown would be a transistor device with a behavior according to curve 210 to pass the test.

Aufgrund von Schwankungen beim Herstellungsprozess können die Durchbruchspannungen von Transistorbauelementen, die durch denselben Hersteller produziert werden, variieren. Die in 9 gezeigte Kurve 211 zeigt die Leckstrom- und Lawinencharakteristik eines Transistorbauelements vom selben Typ wie das der Kurve 210 zugrunde liegende Transistorbauelement, allerdings mit einer geringeren Durchbruchspannung VDS_BR1. Ferner zeigt die in 9 dargestellte Kurve 212 die Leckstrom- und Lawinencharakteristik eines Transistorbauelements vom selben Typ wie den den Kurven 210 und 211 zugrunde liegenden Transistorbauelementen, jedoch mit einer höheren Durchbruchspannung VDS_BR2. Bei dem in 9 gezeigten Beispiel würden die den Kurven 210 und 212 zugrunde liegenden Transistorbauelemente den Test bestehen, während das der Kurve 211 zugrunde liegende Transistorbauelement den Test nicht bestehen würde, obwohl die Durchbruchspannung VDS_BR1 dieses Transistorbauelements akzeptabel ist. Due to variations in the manufacturing process, the breakdown voltages of transistor devices produced by the same manufacturer may vary. In the 9 shown curve 211 Figure 11 shows the leakage current and avalanche characteristics of a transistor device of the same type as that of the curve 210 underlying transistor device , but with a lower breakdown voltage V DS_BR1 . Furthermore, the in 9 illustrated curve 212 the leakage current and avalanche characteristics of a transistor device of the same type as the curves 210 and 211 underlying transistor devices , but with a higher breakdown voltage V DS_BR2 . At the in 9 The example shown would be the curves 210 and 212 underlying transistor devices pass the test while that of the curve 211 underlying transistor device would fail the test, although the breakdown voltage V DS_BR1 of this transistor device is acceptable.

Es ist deshalb wünschenswert, ein Superjunction-Transistorbauelement mit einer verbesserten Leckstromcharakteristik dergestalt zu besitzen, dass es einen steilen Anstieg des Leckstroms in Richtung der Durchbruchspannung gibt, was äquivalent damit ist, dass der Leckstrom hin zu höheren Drain-Source-Spannungen VDS anzusteigen beginnt. Die in 9 gezeigten Kurven 310, 311 und 312 zeigen Kennlinien von Transistorbauelementen mit einem verbesserten Leckstromverhalten. Die Durchbruchspannungen der den Kurven 310, 311, 312 zugrunde liegenden Bauelemente sind dieselben wie die den Kurven 210, 211 bzw. 212 zugrunde liegenden Durchbruchspannungen. Allerdings weisen die Kurven 210, 211, 212 einen steilen Anstieg des Leckstroms auf, sodass jedes der durch die Kurven 310, 311 und 312 repräsentierten Bauelemente trotz einer möglichen Schwankung der Durchbruchspannung einen wie oben erläuterten Test basierend auf VDS_TEST und IDS_TH bestehen würde. It is therefore desirable to have a superjunction transistor device having an improved leakage characteristic such that there is a sharp increase in the leakage current in the direction of the breakdown voltage, which is equivalent to causing the leakage current to increase toward higher drain-to-source voltages V DS , In the 9 shown curves 310 . 311 and 312 show characteristics of transistor devices with improved leakage current behavior. The breakdown voltages of the curves 310 . 311 . 312 underlying components are the same as the curves 210 . 211 respectively. 212 underlying breakdown voltages. However, the curves show 210 . 211 . 212 a steep rise in leakage, causing each of them to go through the bends 310 . 311 and 312 In spite of a possible variation of the breakdown voltage, components represented would pass a test based on V DS_TEST and I DS_TH as explained above.

Es wurde festgestellt, dass eine verbesserte Charakteristik, wie sie durch die in 9 gezeigten Kurven 310, 311 und 312 repräsentiert wird, erzielt werden kann, indem das Superjunction-Transistorbauelement so implementiert wird, dass die mehreren Drift- und Kompensationszellen 20 eine Gruppe von Drift- und Kompensationszellen vom ersten Typ, die ein Kompensationsgradprofil eines ersten Typs besitzen, und eine Gruppe von Drift- und Kompensationszellen vom zweiten Typ, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweisen, wobei wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ ist. Dies wird nachfolgend unter Bezugnahme auf die 10 bis 12 erläutert. Jede der 10 bis 12 zeigt ein Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ und ein Kompensationsgradprofil von Drift- und Kompensationszellen vom zweiten Typ in dem Transistorbauelement. It was found that an improved characteristic, as determined by the in 9 shown curves 310 . 311 and 312 can be achieved by implementing the superjunction transistor device such that the plurality of drift and compensation cells 20 a group of drift and compensation cells of the first type having a degree of compensation profile of a first type and a group of drift and compensation cells of the second type having a Kompensationsgradprofil a second type, wherein at least a portion of the Kompensationsgradprofils of the first type complementary to a corresponding part of the compensation degree profile of the second type. This will be explained below with reference to the 10 to 12 explained. Each of the 10 to 12 Figure 11 shows a degree of compensation profile of drift and compensation cells of the first type and a degree of compensation profile of drift and compensation cells of the second type in the transistor device.

In den 10, 11 und 12 bezeichnet C(z) den Kompensationsgrad einer Drift- und Kompensationszelle in Abhängigkeit von der Position in der Stromflussrichtung, welcher bei den vorangehend erläuterten Beispielen von der Position in der vertikalen Richtung z abhängt. Die 10, 11 und 12 zeigen die Kompensationsgradprofile zwischen einer ersten Position z0, bei der es sich Bezug nehmend auf 1 um eine Position handelt, an der ein pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 beginnt, und einer Position z1, bei der es sich um eine Position handelt, bei der der pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 endet. Der Kompensationsgrad C(z) bei einer bestimmten vertikalen Position z ist gegeben durch

Figure DE102016115559A1_0002
wobei D21(z) die Anzahl von Dotierstoffatomen in dem Driftgebiet 21 an der Position z bezeichnet, und D22(z) die Anzahl von Dotierstoffatomen in dem Kompensationsgebiet 22 an der Position z bezeichnet. D21(z) und D22(z) hängen ab von einer Dotierstoffkonzentration des Driftgebiets 21 und des Kompensationsgebiets 22 an der Position z und der Größe des betreffenden Gebiets 21, 22 an der Position z. Die „Größe“ des Driftgebiets 21 und des Kompensationsgebiets 22 ist die Größe an der Position z in einer Ebene senkrecht zur Stromflussrichtung, die bei den vorangehend erläuterten Beispielen senkrecht zur vertikalen Richtung z verläuft. Die 5 bis 8 zeigen die Größen der Driftgebiete 21 und Kompensationsgebiete 22 gemäß verschiedenen Beispielen in einer Ebene A-A, die senkrecht zur Stromflussrichtung verläuft. Wenn z.B. die Größe des Driftgebiets 21 an der Position z A21(z) ist und die Dotierungskonzentration an der Position z im Wesentlichen konstant und N21(z) ist, dann ist die Gesamtzahl D21(z) von Dotierstoffatomen in dem Driftgebiet 21 an der Position z gegeben durch D21(z) = A21(z)·N21(z) (2a). In the 10 . 11 and 12 C (z) denotes the degree of compensation of a drift and compensation cell as a function of the position in the current flow direction, which depends on the position in the vertical direction z in the examples explained above. The 10 . 11 and 12 FIG. 2 shows the degree of compensation profiles between a first position z0, with reference to FIG 1 is a position at which a pn junction between the drift region 21 and the compensation area 22 and a position z1, which is a position at which the pn junction between the drift region begins 21 and the compensation area 22 ends. The degree of compensation C (z) at a certain vertical position z is given by
Figure DE102016115559A1_0002
where D 21 (z) is the number of dopant atoms in the drift region 21 at position z, and D 22 (z) denotes the number of dopant atoms in the compensation region 22 designated at the position z. D 21 (z) and D 22 (z) depend on a dopant concentration of the drift region 21 and the compensation area 22 at the position z and the size of the area concerned 21 . 22 at the position z. The "size" of the drift area 21 and the compensation area 22 is the size at the position z in a plane perpendicular to the current flow direction, which is perpendicular to the vertical direction z in the examples explained above. The 5 to 8th show the sizes of the drift areas 21 and compensation areas 22 according to various examples in a plane AA, which is perpendicular to the direction of current flow. For example, if the size of the drift area 21 at the position z A 21 (z) and the doping concentration at the position z is substantially constant and N 21 (z), then the total number D 21 (z) of dopant atoms in the drift region 21 at the position z given by 21 D (z) = A 21 (z) · N 21 (z) (2a).

Entsprechend ist, wenn die Größe des Kompensationsgebiets 22 A22(z) ist und die Dotierungskonzentration des Kompensationsgebiets 22 N22(z) ist, die Gesamtzahl von Dotierstoffatomen in dem Kompensationsgebiet 22 an der Position z gegeben durch D22(z) = N22(z)·A22(z) (2b). Accordingly, if the size of the compensation area 22 A is 22 (z) and the doping concentration of the compensation region 22 N 22 (z) is the total number of dopant atoms in the compensation region 22 at the position z given by D 22 (z) = N 22 (z) · A 22 (z) (2b).

Wie aus Gleichung (1) ersichtlich ist, ist der Kompensationsgrad C(z) negativ, wenn die Anzahl von Dotierstoffatomen D21(z) in dem Driftgebiet 21 die Anzahl von Dotierstoffatomen D22(z) in dem Kompensationsgebiet 22 überwiegt, der Kompensationsgrad C(z) ist positiv, wenn die Anzahl D22(z) von Dotierstoffatomen in dem Kompensationsgebiet 22 die Anzahl D21(z) von Dotierstoffatomen in dem Driftgebiet 21 überwiegt, und der Kompensationsgrad C(z) ist im Wesentlichen 0, wenn die Anzahl von Dotierstoffatomen D21(z) in dem Driftgebiet 21 und D22(z) in dem Kompensationsgebiet 22 ausgewogen ist. As can be seen from equation (1), the degree of compensation C (z) is negative when the number of dopant atoms D 21 (z) in the drift region 21 the number of dopant atoms D 22 (z) in the compensation region 22 is predominant, the degree of compensation C (z) is positive when the number D 22 (z) of dopant atoms in the compensation region 22 the number D 21 (z) of dopant atoms in the drift region 21 is predominant, and the degree of compensation C (z) is substantially 0 when the number of dopant atoms D 21 (z) in the drift region 21 and D 22 (z) in the compensation area 22 balanced.

Jede der 10, 11 und 12 zeigt das Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ und von Drift- und Kompensationszellen vom zweiten Typ in einem Transistorbauelement, wobei die Kurven 401, 402 und 403 Beispiele von Kompensationsgradprofilen von Drift- und Kompensationszellen vom ersten Typ zeigen, und die Kurven 501, 502 und 503 Beispiele von Kompensationsgradprofilen von Drift- und Kompensationszellen vom zweiten Typ zeigen. Der Kompensationsgrad von Drift- und Kompensationszellen vom ersten Typ wird nachfolgend mit C1(z) bezeichnet, und der Kompensationsgrad der Drift- und Kompensationszellen vom zweiten Typ wird mit C2(z) bezeichnet. Ferner wird nachfolgend das Kompensationsgradprofil von Drift- und Kompensationszellen vom ersten Typ als Kompensationsgradprofil vom ersten Typ bezeichnet, und das Kompensationsgradprofil von Drift- und Kompensationszellen vom zweiten Typ wird als Kompensationsgradprofil vom zweiten Typ bezeichnet. Each of the 10 . 11 and 12 FIG. 12 shows the degree of compensation profile of first-type drift and compensation cells and second-type drift and compensation cells in a transistor device, the curves. FIG 401 . 402 and 403 Examples of compensation degree profiles of drift and compensation cells of the first type show and the curves 501 . 502 and 503 Examples of compensation degree profiles of drift and compensation cells of the second type are shown. The degree of compensation of drift and compensation cells of the first type is referred to below as C 1 (z), and the degree of compensation of the drift and compensation cells of the second type is denoted by C 2 (z). Further, hereinafter, the compensation degree profile of drift and compensation cells of the first type will be referred to as the first type compensation degree profile, and the compensation degree profile of the second type drift and compensation cells will be referred to as the second type compensation degree profile.

Bezug nehmend auf das Obige ist wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ, d.h., c1(z) = c – k·c2(z), für z2 < z < z3 (3), wobei k eine Konstante größer 1 ist (k > 1), c eine Konstante ist, und z2 und z3 die Teile der Drift- und Kompensationsgebiete vom ersten Typ und zweiten Typ festlegen, in denen die Kompensationsgradprofile komplementär sind, wobei komplementär bedeutet, dass in dem betreffenden Teil der Kompensationsgrad des Profils vom ersten Typ (mit k als Proportionalitätsfaktor) proportional dem negativen Wert des Kompensationsgrads des Profils vom zweiten Typ ist. Gemäß einem Beispiel ist k = 1. Gemäß einem Beispiel ist c = 0. Referring to the above, at least a part of the first degree compensation degree profile is complementary to a corresponding part of the second type compensation degree profile, ie c 1 (z) = c - k · c 2 (z), for z 2 <z <z 3 (3), where k is a constant greater than 1 (k> 1), c is a constant, and z2 and z3 define the portions of the first type and second type drift and compensation regions in which the compensation degree profiles are complementary, where complementary means that in the degree of compensation of the profile of the first type (with k as a proportionality factor) proportional to the negative value the degree of compensation of the profile of the second type. In one example, k = 1. In one example, c = 0.

Gemäß einem Beispiel ist eine Länge des Teils, in dem das Kompensationsgradprofil vom ersten Typ komplementär zu dem Kompensationsgradprofil vom zweiten Typ ist, größer als ein Schwellenwert p, das heißt, |z3 – z2| > p (4), wobei |z3 – z2| der Betrag der Differenz zwischen z2 und z3 ist und deshalb die Länge des Teils bestimmt, in dem die Kompensationsgradprofile komplementär sind. Gemäß einem Beispiel beträgt p wenigstens 10%, wenigstens 20%, wenigstens 50% oder wenigstens 90% der Länge der Drift- und Kompensationszellen. Diese Länge ist gegeben durch den Abstand zwischen z0 und z1. Bei den in den 10, 11 und 12 gezeigten Beispielen sind die Kompensationsgradprofile im Wesentlichen über die vollständigen Längen der Drift- und Kompensationszellen vom ersten Typ und vom zweiten Typ komplementär. In diesem Fall ist p im Wesentlichen 100% der Länge der Drift- und Kompensationszellen. According to one example, a length of the part in which the first degree compensation degree profile is complementary to the second type compensation degree profile is larger than a threshold value p, that is, | z3 - z2 | > p (4), where | z3 - z2 | is the amount of difference between z2 and z3 and therefore determines the length of the part in which the compensation degree profiles are complementary. According to one example, p is at least 10%, at least 20%, at least 50% or at least 90% of the length of the drift and compensation cells. This length is given by the distance between z0 and z1. In the in the 10 . 11 and 12 As shown, the compensation degree profiles are substantially complementary over the full length of the first and second type drift and compensation cells. In this case, p is substantially 100% of the length of the drift and compensation cells.

Wie aus den 10, 11 und 12 ersichtlich ist, können verschiedene Arten von Kompensationsgradprofilen vom ersten Typ (siehe die Kurven 401, 402 und 403) implementiert werden. Gemäß einem Beispiel ist das Kompensationsgradprofil derart implementiert, dass es wenigstens einmal Null durchläuft. Gemäß einem Beispiel sind das Kompensationsgradprofil vom ersten Typ und folglich das Kompensationsgradprofil vom zweiten Typ dergestalt, dass jedes Profil zwischen –0,2 und +0,2, insbesondere zwischen –0,15 und +0,15, liegt. Like from the 10 . 11 and 12 can be seen, different types of compensation degree profiles of the first type (see the curves 401 . 402 and 403 ). According to one example, the compensation degree profile is implemented such that it goes through zero at least once. According to one example, the compensation degree profile is of the first type and hence the compensation type profile of the second type such that each profile lies between -0.2 and +0.2, in particular between -0.15 and +0.15.

Gemäß einem Beispiel liegt ein Spannungssperrvermögen (eine Durchbruchspannung) der Drift- und Kompensationszellen vom ersten Typ zwischen 90% und 110% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ. Gemäß einem weiteren Beispiel liegt das Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 97% und 103% oder sogar zwischen 99% und 101% des Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ, wobei bei diesen Beispielen die Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ und vom zweiten Typ als im Wesentlichen gleich bezeichnet werden können.  In one example, a voltage blocking capability (a breakdown voltage) of the first type drift and compensation cells is between 90% and 110% of a voltage blocking capability of the second type drift and compensation cells. In another example, the voltage blocking capability of the first type drift and compensation cells is between 97% and 103% or even between 99% and 101% of the voltage blocking capability of the second type drift and compensation cells, in which examples the voltage blocking capabilities of the drift and compensation cells Compensation cells of the first type and the second type may be referred to as substantially equal.

Die Durchbruchspannung kann auf bekannte Weise eingestellt werden, indem das Kompensationsgradprofil und/oder die Länge des Drift- und Kompensationsgebiets 20 eingestellt werden. Die „Länge“ ist die Abmessung des Drift- und Kompensationsgebiets 20 in der Stromflussrichtung z. Die Durchbruchspannung ist das Integral des elektrischen Feldes in dem Driftgebiet 21 kurz bevor der Lawinendurchbruch auftritt. Die Profile der elektrischen Felder in den durch die Kompensationsgradprofile 401–403 und 501–503 repräsentierten Drift- und Kompensationsgebieten vom ersten Typ und Drift- und Kompensationsgebieten vom zweiten Typ werden in den 9, 10, 11 durch Kurven 601–603 und 701–703 repräsentiert. Das heißt zum Beispiel, die in 10 gezeigte Kurve 601 repräsentiert das elektrische Feld in dem Drift- und Kompensationsgebiet vom ersten Typ, das ein Kompensationsgradprofil gemäß Kurve 401 aufweist, und die in 10 gezeigte Kurve 701 repräsentiert das elektrische Feld im Drift- und Kompensationsgebiet vom zweiten Typ, das ein Kompensationsgradprofil gemäß Kurve 501 aufweist. Die in den 10 bis 12 gezeigten Profile des elektrischen Feldes repräsentieren die Vertikalkomponente des elektrischen Feldes, das in der betreffenden Drift- und Kompensationszelle 20 auftritt, d.h. die Komponente des elektrischen Feldes, die in die Stromflussrichtung und deshalb parallel zu dem pn-Übergang zwischen dem Driftgebiet 21 und dem Kompensationsgebiet 22 gerichtet ist. The breakdown voltage can be adjusted in a known manner by the Kompensationsgradprofil and / or the length of the drift and compensation area 20 be set. The "length" is the dimension of the drift and compensation area 20 in the current flow direction z. The breakdown voltage is the integral of the electric field in the drift region 21 just before the avalanche breach occurs. The profiles of the electric fields in the through the Kompensationsgradprofile 401 - 403 and 501 - 503 represented drift and compensation areas of the first type and drift and compensation areas of the second type are in the 9 . 10 . 11 through curves 601 - 603 and 701 - 703 represents. That means, for example, the in 10 shown curve 601 represents the electric field in the drift and compensation region of the first type, which has a Kompensationsgradprofil according to curve 401 has, and the in 10 shown curve 701 represents the electric field in the drift and compensation region of the second type, which has a Kompensationsgradprofil according to curve 501 having. The in the 10 to 12 The electric field profiles shown represent the vertical component of the electric field present in the respective drift and compensation cell 20 occurs, ie the component of the electric field, in the current flow direction and therefore parallel to the pn junction between the drift region 21 and the compensation area 22 is directed.

Wie den 10, 11 und 12 zu entnehmen ist, beeinflussen die Kompensationsgradprofile die Profile der elektrischen Felder unmittelbar. Insbesondere können komplementäre Kompensationsgradprofile bewirken, dass die Profile der elektrischen Felder komplementär sind. Bezug nehmend auf die 10 bis 12 kann dies beinhalten, dass Minima des elektrischen Feldes in den Drift- und Kompensationszellen vom ersten Typ an jenen Stellen auftreten, an denen Maxima des elektrischen Feldes in den Drift- und Kompensationszellen vom zweiten Typ auftreten, und umgekehrt. Like that 10 . 11 and 12 can be seen, the Kompensationsgradprofile directly affect the profiles of the electric fields. In particular, complementary compensation degree profiles can cause the profiles of the electric fields to be complementary. Referring to the 10 to 12 may include that electric field minima occur in the first type drift and compensation cells at those locations where maximum electric field values occur in the second type drift and compensation cells, and vice versa.

13 zeigt eine vertikale Querschnittsansicht zweier benachbarter Drift- und Kompensationszellen 20 I, 20 II und eines angrenzenden Abschnitts eines Bodygebiets 13 eines Transistorbauelements. Andere Teile des Transistorbauelements sind in 13 nicht gezeigt. Bei diesem Beispiel weisen die beiden Drift- und Kompensationszellen 20 I, 20 II dasselbe Kompensationsgradprofil auf. Eine in 13 gezeigte Kurve 800 zeigt ein elektrisches Feld-Profil, das in jeder der Drift- und Kompensationszellen 20 I, 20 II auftritt, wenn sich das Transistorbauelement im Aus-Zustand befindet und eine Drain-Source-Spannung angelegt wird. 13 shows a vertical cross-sectional view of two adjacent drift and compensation cells 20 I , 20 II and an adjacent section of a body area 13 a transistor device. Other parts of the transistor device are in 13 Not shown. In this example, the two drift and compensation cells 20 I , 20 II the same degree of compensation profile. An in 13 shown curve 800 shows an electric field profile in each of the drift and compensation cells 20 I , 20 II occurs when the transistor device is in the off state and a drain-source voltage is applied.

Das in 13 gezeigte elektrische Feld besitzt an einer Stelle z2 der Drift- und Kompensationszellen 20 I, 20 II einen (positiven) Peak. Bezug nehmend auf die 10 bis 12 kann ein Peak des elektrischen Feldes an einer Position auftreten, an der ein Gradient dC(z)/dz des Kompensationsgradprofils C(z) und, insbesondere, an der ein Peak des Kompensationsgradprofils auftritt. In 13 wird das elektrische Feld an den pn-Übergängen der Drift- und Kompensationszellen 20 I, 20 II an der Position z2 durch elektrische Feldvektoren EI und EII repräsentiert. Jeder dieser Vektoren weist eine Komponente EI,x, EII,x in einer Richtung senkrecht zu dem betreffenden pn-Übergang, d.h. senkrecht zu der Stromflussrichtung, und eine Komponente EI,z, EII,z parallel zu dem pn-Übergang, d.h. in der Stromflussrichtung, auf. Bei diesem Beispiel ist die Stromflussrichtung die vertikale Richtung z des Halbleiterkörpers, und die Richtung senkrecht zu der Stromflussrichtung ist die erste laterale Richtung x. This in 13 shown electric field has at a location z2 of the drift and compensation cells 20 I , 20 II a (positive) peak. Referring to the 10 to 12 For example, a peak of the electric field may occur at a position where a gradient dC (z) / dz of the compensation degree profile C (z) and, in particular, at which a peak of the compensation degree profile occurs. In 13 will that electric field at the pn junctions of the drift and compensation cells 20 I , 20 II at the position z2 represented by electric field vectors E I and E II . Each of these vectors has a component E I, x , E II, x in a direction perpendicular to the respective pn junction, ie perpendicular to the current flow direction, and a component E I, z , E II, z parallel to the pn junction , ie in the current flow direction, on. In this example, the current flow direction is the vertical direction z of the semiconductor body, and the direction perpendicular to the current flow direction is the first lateral direction x.

Bezug nehmend auf 13 sind Driftgebiete 21 I, 21 II durch ein Halbleitergebiet vom ersten Typ gebildet. In diesem Halbleitergebiet vom ersten Typ ist ein elektrisches Feld in der Stromflussrichtung gegeben durch die Summe EI,z + EII,z von zwei in der Stromflussrichtung gerichteten Komponenten EI,z, EII,z des elektrischen Feldes, während sich die lateralen Komponenten EI,x, EII,x gegenseitig kompensieren. Referring to 13 are drift areas 21 I , 21 II formed by a semiconductor region of the first type. In this semiconductor region of the first type, an electric field in the current flow direction is given by the sum E I, z + E II, z of two components E I, z , E II, z of the electric field directed in the current flow direction, while the lateral ones Components E I, x , E II, x compensate each other.

In dem Halbleitergebiet vom ersten Typ tritt ein Leckstrom auf, wenn das elektrische Feld in der Stromflussrichtung z hoch genug ist, um Ladungsträgerpaare (Elektron-Loch-Paare) zu erzeugen, die sekundäre Ladungsträgerpaare erzeugen können, aber niedrig genug, um keine Lawinenmultiplikation zu verursachen. In den Drift- und Kompensationszellen 20 I, 20 II werden Ladungsträgerpaare hauptsächlich an der Position z2, an der das Maximum des elektrischen Feldes in der Stromflussrichtung auftritt, erzeugt. Bei dem in 13 gezeigten Beispiel ist die Stelle, an der das Maximum auftritt, die Stelle z2. In the first type semiconductor region, a leakage current occurs when the electric field in the current flow direction z is high enough to generate pairs of carriers (electron-hole pairs) capable of generating secondary pairs of carriers but low enough not to cause avalanche multiplication , In the drift and compensation cells 20 I , 20 II , carrier pairs are generated mainly at the position z2 where the maximum of the electric field occurs in the current flow direction. At the in 13 In the example shown, the point at which the maximum occurs is the point z2.

Derartige Peaks des elektrischen Feldes in dem Halbleitergebiet vom ersten Typ und damit den Driftgebieten 21 I, 21 II können verringert oder sogar vermieden werden, wenn die Kompensationsgradprofile zweier benachbarter Drift- und Kompensationszellen wenigstens teilweise gemäß der oben bereitgestellten Definition komplementär sind. Diese Kompensationsgradprofile führen zu Profilen des elektrischen Feldes, die wenigstens teilweise komplementär sind, sodass ein resultierendes Profil des elektrischen Feldes in den Driftgebieten 21 I, 21 II entweder flach ist oder niedrigere Peaks aufweist. Such peaks of the electric field in the semiconductor region of the first type and thus the drift regions 21 I , 21 II can be reduced or even avoided if the compensation degree profiles of two adjacent drift and compensation cells are at least partially complementary according to the definition provided above. These compensation degree profiles lead to profiles of the electric field that are at least partially complementary, so that a resulting profile of the electric field in the drift regions 21 I , 21 II is either flat or has lower peaks.

Die gestrichelten und gepunkteten Linien in den 10 bis 12 repräsentieren das elektrische Feld in den Driftgebieten einer Drift- und Kompensationszelle vom ersten Typ und einer Drift- und Kompensationszelle vom zweiten Typ, wenn das Driftgebiet dieser Drift- und Kompensationszellen auf die unter Bezugnahme auf 13 erläuterte Weise durch ein Halbleitergebiet vom ersten Typ ausgebildet sind. Wie den gestrichelten und gepunkteten Linien zu entnehmen ist, ist das Elektrische-Feld-Profil des elektrischen Feldes in den Driftgebieten im Wesentlichen flach, was Bezug nehmend auf das Obige im Hinblick auf einen niedrigen Leckstrom vorteilhaft ist. In den Kompensationsgebieten kann das elektrische Feld jedoch Peaks und Täler aufweisen, was im Hinblick auf eine hohe Lawinenfestigkeit des Transistorbauelements vorteilhaft ist. The dashed and dotted lines in the 10 to 12 represent the electric field in the drift regions of a first type drift and compensation cell and a second type drift and compensation cell when the drift region of these drift and compensation cells are as described with reference to FIGS 13 explained way through a semiconductor region of the first type are formed. As can be seen from the dashed and dotted lines, the electric field profile of the electric field in the drift regions is substantially flat, which is advantageous in view of a low leakage current in view of the above. However, in the compensation regions, the electric field may have peaks and valleys, which is advantageous in view of high avalanche resistance of the transistor device.

Gemäß einem Beispiel sind die Drift- und Kompensationsgebiete 20 so ausgelegt, dass sie ein Spannungssperrvermögen zwischen 500 V und 1000 V, insbesondere zwischen 600 V und 800 V, aufweisen. Dies lässt sich dadurch erreichen, dass die Dotierungskonzentrationen der Driftgebiete 21 und der Kompensationsgebiete 22 (unter Berücksichtigung der Kompensationsgradprofile) zwischen 1E13 cm–3 und 1E17 cm–3 ausgewählt werden, und dass die Länge aus einem Bereich zwischen 30 Mikrometer und 100 Mikrometer ausgewählt wird. According to one example, the drift and compensation regions are 20 designed so that they have a Spannungssperrvermögen between 500 V and 1000 V, in particular between 600 V and 800 V. This can be achieved by the doping concentrations of the drift regions 21 and the compensation areas 22 (taking into account the degree of compensation profiles) between 1E13 cm -3 and 1E17 cm -3 are selected, and that the length is selected from a range between 30 microns and 100 microns.

Die Kompensationsgradprofile C(z) können auf verschiedene Arten erreicht (eingestellt) werden. Gemäß einem in 14 gezeigten Beispiel kann die Dotierungskonzentration des Driftgebiets 21 und/oder des Kompensationsgebiets 22 in der Stromflussrichtung z variieren. 14 zeigt schematisch die Dotierungsprofile N21(z) des Driftgebiets 21, das Dotierungsprofil N22(z) des Kompensationsgebiets 22, und das resultierende Kompensationsgradprofil C(z). The compensation degree profiles C (z) can be achieved (set) in various ways. According to a in 14 As shown, the doping concentration of the drift region 21 and / or the compensation area 22 vary in the current flow direction z. 14 schematically shows the doping profiles N 21 (z) of the drift region 21 , the doping profile N 22 (z) of the compensation area 22 , and the resulting degree of compensation profile C (z).

Gemäß einem Beispiel werden die Driftgebiete 21 und die Kompensationsgebiete 22 in einem Mehrfach-Epitaxieprozess erzeugt. Bei diesem Prozess werden mehrere Epitaxieschichten aufeinander aufgewachsen, und Dotierstoffatome werden unter Verwendung von einer oder mehr Implantationsmasken in die Epitaxieschichten implantiert. Durch Einstellen der Implantationsdosis kann die Dotierungskonzentration des Driftgebiets 21 und/oder des Kompensationsgebiets 22 an einer bestimmten vertikalen Position, welche die Position der betreffenden Epitaxieschicht ist, eingestellt werden. Um unterschiedliche Dotierungskonzentrationen eines Typs an verschiedenen horizontalen Positionen einer Epitaxieschicht zu erhalten, können zwei verschiedene Implantationsmasken verwendet werden, wobei eine erste Maske in einem ersten Implantationsprozess erste Gebiete der Epitaxieschicht bedeckt und zweite Gebiete nicht bedeckt, und eine zweite Maske in einem zweiten Implantationsprozess die zweiten Gebiete bedeckt und die ersten Gebiete der Epitaxieschicht nicht bedeckt. Die ersten Gebiete können Teile der Driftgebiete oder Kompensationsgebiete der Drift- und Kompensationsgebiete vom ersten Typ bilden, und die zweiten Gebiete können Teile der Driftgebiete oder Kompensationsgebiete der Drift- und Kompensationsgebiete vom zweiten Typ bilden. According to one example, the drift regions become 21 and the compensation areas 22 generated in a multiple epitaxy process. In this process, multiple epitaxial layers are grown on top of each other, and dopant atoms are implanted into the epitaxial layers using one or more implantation masks. By adjusting the implantation dose, the doping concentration of the drift region 21 and / or the compensation area 22 at a certain vertical position, which is the position of the epitaxial layer concerned. In order to obtain different doping concentrations of one type at different horizontal positions of an epitaxial layer, two different implant masks may be used, wherein a first mask covers first regions of the epitaxial layer and does not cover second regions in a first implantation process, and a second mask covers second regions in a second implantation process Areas covered and the first areas of the epitaxial layer not covered. The first regions may form parts of the drift regions or compensation regions of the drift and compensation regions of the first type, and the second regions may form parts of the drift regions or compensation regions of the drift and compensation regions of the second type.

Gemäß einem weiteren, in 15 gezeigten Beispiel kann eine Größe des Driftgebiets 21 und des Kompensationsgebiets 22 in der lateralen Richtung z variieren. 14 zeigt das resultierende Kompensationsgradprofil C(z) bei einem Beispiel, bei dem das Driftgebiet 21 eine im Wesentlichen konstante Dotierungskonzentration entlang seiner kompletten Länge in der Stromflussrichtung z aufweist und bei dem das Kompensationsgebiet 22 eine im Wesentlichen konstante Dotierungskonzentration entlang seiner gesamten Länge in der Stromflussrichtung z aufweist. According to another, in 15 example shown may be a size of the drift region 21 and the compensation area 22 vary in the lateral direction z. 14 shows the resulting degree of compensation profile C (z) in an example where the drift region 21 has a substantially constant doping concentration along its entire length in the current flow direction z and in which the compensation area 22 has a substantially constant doping concentration along its entire length in the current flow direction z.

Die 16 und 17 zeigen zwei verschiedene Beispiele dafür, wie Drift- und Kompensationsgebiete vom ersten Typ und Drift- und Kompensationsgebiete vom zweiten Typ angeordnet sein können. Die in den 16 und 17 gezeigten Beispiele gelten für längliche Drift- und Kompensationszellen. Allerdings können diese Beispiele ebenso gut auf andere Geometrien der Drift- und Kompensationszellen angewendet werden. In den 16 und 17 bezeichnet das Bezugszeichen 201 Drift- und Kompensationszellen vom ersten Typ, d.h. Drift- und Kompensationszellen mit Kompensationsgradprofilen eines ersten Typs, und das Bezugszeichen 202 bezeichnet Drift- und Kompensationszellen eines zweiten Typs, d.h. Drift- und Kompensationszellen mit einem vom ersten Profil verschiedenen zweiten Profil. The 16 and 17 show two different examples of how drift and compensation regions of the first type and drift and compensation regions of the second type can be arranged. The in the 16 and 17 Examples shown apply to elongated drift and compensation cells. However, these examples can equally well be applied to other drift and compensation cell geometries. In the 16 and 17 denotes the reference numeral 201 Drift and compensation cells of the first type, ie drift and compensation cells with Kompensationsgradprofilen of a first type, and the reference numeral 202 denotes drift and compensation cells of a second type, ie drift and compensation cells with a second profile different from the first profile.

Bei dem in 16 gezeigten Beispiel sind die Drift- und Kompensationszellen vom ersten Typ und die Drift- und Kompensationszellen vom zweiten Typ in einer lateralen Richtung des Halbleiterkörpers abwechselnd angeordnet. Bei dem in 17 gezeigten Beispiel sind die Drift- und Kompensationszellen vom ersten Typ gruppiert, und die Drift- und Kompensationszellen vom zweiten Typ sind gruppiert. Das heißt, mehrere der Drift- und Kompensationszellen 201 vom ersten Typ sind nebeneinander angeordnet, und mehrere Drift- und Kompensationszellen 202 vom zweiten Typ sind nebeneinander angeordnet. Gemäß einem Beispiel sind mehrere jener Gruppen abwechselnd angeordnet. Das heißt, Gruppen, die mehrere Drift- und Kompensationszellen 201 vom ersten Typ aufweisen, sind mit Gruppen, von denen jede mehrere Drift- und Kompensationszellen vom zweiten Typ aufweist, abwechselnd angeordnet. Gemäß einem Beispiel weist jede Gruppe zwischen 2 und 10, insbesondere zwischen 2 und 5, Drift- und Kompensationszellen auf. At the in 16 As shown, the drift and compensation cells of the first type and the drift and compensation cells of the second type are alternately arranged in a lateral direction of the semiconductor body. At the in 17 As shown, the drift and compensation cells of the first type are grouped and the drift and compensation cells of the second type are grouped. That is, several of the drift and compensation cells 201 of the first type are arranged side by side, and several drift and compensation cells 202 of the second type are arranged side by side. According to one example, several of those groups are arranged alternately. That is, groups that have multiple drift and compensation cells 201 of the first type, groups having each of a plurality of second-type drift and compensation cells are alternately arranged. According to one example, each group has between 2 and 10, in particular between 2 and 5, drift and compensation cells.

Gemäß einem Beispiel ist eine Gesamtgröße A1 der Drift- und Kompensationszellen vom ersten Typ gleich einer Gesamtgröße der Drift- und Kompensationszellen vom zweiten Typ. Die „Gesamtgröße“ ist die Größe aller Drift- und Kompensationszellen des betreffenden Typs in dem Transistorbauelement. Gemäß einem weiteren Beispiel ist die Gesamtgröße A1 der Drift- und Kompensationszellen vom ersten Typ zwischen 20% und 500% der Gesamtgröße A2 der Drift- und Kompensationszellen vom zweiten Typ. In one example, a total size A 1 of the first type drift and compensation cells is equal to a total size of the second type drift and compensation cells. The "total size" is the size of all drift and compensation cells of the particular type in the transistor device. In another example, the total size A 1 of the first type drift and compensation cells is between 20% and 500% of the total size A 2 of the second type drift and compensation cells.

Claims (15)

Transistorbauelement, das aufweist: einen Drainknoten, einen Sourceknoten und einen Gateknoten; mehrere Drift- und Kompensationszellen, von denen jede wenigstens ein Driftgebiet von einem ersten Dotierungstyp und wenigstens ein Kompensationsgebiet von einem zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyp aufweist, wobei das wenigstens eine Driftgebiet mit dem Drainknoten gekoppelt ist und das wenigstens eine Kompensationsgebiet mit dem Sourceknoten gekoppelt ist; und eine Steuerstruktur, die zwischen das wenigstens eine Driftgebiet einer jeden der Drift- und Kompensationszellen und den Sourceknoten geschaltet ist, wobei jede der mehreren Drift- und Kompensationszellen ein Kompensationsgradprofil aufweist, wobei die mehreren Drift- und Kompensationszellen eine Gruppe von Drift- und Kompensationszellen, die ein Kompensationsgradprofil ersten Typs besitzen, und eine Gruppe von zweiten Drift- und Kompensationszellen, die ein Kompensationsgradprofil eines zweiten Typs besitzen, aufweist, und wobei wenigstens ein Teil des Kompensationsgradprofils vom ersten Typ komplementär zu einem entsprechenden Teil des Kompensationsgradprofils vom zweiten Typ ist.  A transistor device comprising: a drain node, a source node and a gate node; a plurality of drift and compensation cells, each having at least one drift region of a first doping type and at least one compensation region of a second doping type complementary to the first doping type, wherein the at least one drift region is coupled to the drain node and the at least one compensation region is coupled to the source node is; and a control structure connected between the at least one drift region of each of the drift and compensation cells and the source node, wherein each of the plurality of drift and compensation cells has a degree of compensation profile, wherein the plurality of drift and compensation cells comprises a group of drift and compensation cells having a first degree of compensation profile and a group of second drift and compensation cells having a second degree of compensation profile; wherein at least a portion of the first degree compensation degree profile is complementary to a corresponding portion of the second level compensation grade profile. Transistorbauelement gemäß Anspruch 1, bei dem eine Länge des Teils in der Stromflussrichtung ausgewählt ist aus der Gruppe größer als 10% einer Länge der Drift- und Kompensationszellen; größer als 20% einer Länge der Drift- und Kompensationszellen; größer als 50% einer Länge der Drift- und Kompensationszellen; und größer als 90% einer Länge der Drift- und Kompensationszellen.  A transistor device according to claim 1, wherein a length of the part in the current flow direction is selected from the group greater than 10% of a length of the drift and compensation cells; greater than 20% of a length of the drift and compensation cells; greater than 50% of a length of the drift and compensation cells; and greater than 90% of a length of the drift and compensation cells. Transistorbauelement gemäß Anspruch 1 oder 2, bei dem bei jedem von dem Kompensationsgradprofil vom ersten Typ und dem Kompensationsgradprofil vom zweiten Typ ein Kompensationsgrad zwischen –0,2 und +0,2 liegt.  A transistor device according to claim 1 or 2, wherein in each of the first type compensation degree profile and the second type compensation degree profile, a degree of compensation is between -0.2 and +0.2. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Gesamtgröße der Drift- und Kompensationszellen vom ersten Typ zwischen 20% und 500% einer Gesamtgröße der Drift- und Kompensationszellen vom zweiten Typ beträgt.  A transistor device according to any one of the preceding claims, wherein a total size of the first type drift and compensation cells is between 20% and 500% of a total size of the second type drift and compensation cells. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem die Steuerstruktur mehrere Steuerzellen aufweist, von denen jede aufweist: ein Sourcegebiet vom ersten Dotierungstyp, das an den Sourceknoten angeschlossen ist; ein Bodygebiet vom zweiten Dotierungstyp, das an den Sourceknoten angeschlossen; und eine Gateelektrode, die durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist. Transistor device according to one of the preceding claims, wherein the control structure a plurality of control cells each having: a source region of the first doping type connected to the source node; a body region of the second doping type connected to the source node; and a gate electrode dielectrically isolated from the body region by a gate dielectric. Transistorbauelement gemäß Anspruch 5, bei dem das Bodygebiet einer jeden der mehreren Steuerzellen an das Driftgebiet von wenigstens einer der mehreren Drift- und Kompensationszellen angrenzt.  The transistor device of claim 5, wherein the body region of each of the plurality of control cells is adjacent to the drift region of at least one of the plurality of drift and compensation cells. Transistorbauelement gemäß Anspruch 5 oder 6, bei dem das Bodygebiet einer jeden der mehreren Steuerzellen an das Kompensationsgebiet von wenigstens einer der Drift- und Kompensationszellen angrenzt.  A transistor device according to claim 5 or 6, wherein the body region of each of the plurality of control cells is adjacent to the compensation region of at least one of the drift and compensation cells. Transistorbauelement gemäß einem der vorangehenden Ansprüche, das ferner aufweist: ein Draingebiet vom ersten Dotierungstyp, das an den Drainknoten angeschlossen und mit den Driftgebieten der mehreren Drift- und Kompensationszellen gekoppelt ist.  Transistor device according to one of the preceding claims, further comprising: a drain region of the first doping type connected to the drain node and coupled to the drift regions of the plurality of drift and compensation cells. Transistorbauelement gemäß Anspruch 8, das ferner aufweist: ein Puffergebiet vom ersten Dotierungstyp, das das Draingebiet mit den Driftgebieten der mehreren Drift- und Kompensationszellen koppelt und eine geringere Dotierungskonzentration als das Draingebiet aufweist.  The transistor device of claim 8, further comprising: a first doping type buffer region coupling the drain region to the drift regions of the plurality of drift and compensation cells and having a lower doping concentration than the drain region. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem ein Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 90% und 110% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ beträgt.  A transistor device according to any one of the preceding claims, wherein a voltage blocking capability of the first type drift and compensation cells is between 90% and 110% of a voltage blocking capability of the second type drift and compensation cells. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem ein Spannungssperrvermögen der Drift- und Kompensationszellen vom ersten Typ zwischen 99% und 101% eines Spannungssperrvermögens der Drift- und Kompensationszellen vom zweiten Typ beträgt. A transistor device according to any one of the preceding claims, wherein a voltage blocking capability of the first type drift and compensation cells is between 99% and 101% of a voltage blocking capability of the second type drift and compensation cells. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration der Driftgebiete und der Kompensationsgebiete ausgewählt ist aus einem Bereich zwischen 1E13 cm–3 und 1E17 cm–3. Transistor device according to one of the preceding claims, wherein a doping concentration of the drift regions and the compensation regions is selected from a range between 1E13 cm -3 and 1E17 cm -3 . Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem der wenigstens eine Teil des Kompensationsgradprofils vom ersten Typ einen Peak des Kompensationsgrads aufweist.  A transistor device as claimed in any one of the preceding claims, wherein the at least a portion of the first type compensating degree profile has a peak of the degree of compensation. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem sich bei dem wenigstens einen Teil des Kompensationsgradprofils vom ersten Typ ein Gradient des Kompensationsgrads ändert. A transistor device as claimed in any one of the preceding claims, wherein a gradient of the degree of compensation changes in the at least part of the first degree compensation degree profile. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem die mehreren Drift- und Kompensationszellen im Wesentlichen dieselbe Größe aufweisen. Transistor device according to one of the preceding claims, wherein the plurality of drift and compensation cells have substantially the same size.
DE102016115559.4A 2016-08-22 2016-08-22 TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS Active DE102016115559B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016115559.4A DE102016115559B4 (en) 2016-08-22 2016-08-22 TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115559.4A DE102016115559B4 (en) 2016-08-22 2016-08-22 TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS

Publications (2)

Publication Number Publication Date
DE102016115559A1 true DE102016115559A1 (en) 2018-02-22
DE102016115559B4 DE102016115559B4 (en) 2020-06-04

Family

ID=61083712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115559.4A Active DE102016115559B4 (en) 2016-08-22 2016-08-22 TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS

Country Status (1)

Country Link
DE (1) DE102016115559B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115805B4 (en) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag TRANSISTOR COMPONENT WITH HIGH AVALANCHE STRENGTH

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
DE102006061994A1 (en) * 2006-12-21 2008-07-17 Infineon Technologies Austria Ag Charge compensation device with a drift path between two electrodes and method for producing the same
DE102008061962A1 (en) * 2007-12-17 2009-06-25 DENSO CORPORARTION, Kariya-shi Semiconductor device i.e. n-channel super-junction-MOS-transistor, for power applications, has PN-column layer comprising column layers with impurity amount differences that are positive and negative, respectively
DE102012216648A1 (en) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag An electronic circuit including a transistor having a depletion control structure and a method of operating a transistor
DE102014111062A1 (en) * 2013-08-09 2015-04-30 Infineon Technologies Austria Ag HIGH VOLTAGE SIGNAL SWITCH AND METHOD FOR SWITCHING HIGH VOLTAGE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
DE102006061994A1 (en) * 2006-12-21 2008-07-17 Infineon Technologies Austria Ag Charge compensation device with a drift path between two electrodes and method for producing the same
DE102008061962A1 (en) * 2007-12-17 2009-06-25 DENSO CORPORARTION, Kariya-shi Semiconductor device i.e. n-channel super-junction-MOS-transistor, for power applications, has PN-column layer comprising column layers with impurity amount differences that are positive and negative, respectively
DE102012216648A1 (en) * 2011-09-21 2013-03-21 Infineon Technologies Austria Ag An electronic circuit including a transistor having a depletion control structure and a method of operating a transistor
DE102014111062A1 (en) * 2013-08-09 2015-04-30 Infineon Technologies Austria Ag HIGH VOLTAGE SIGNAL SWITCH AND METHOD FOR SWITCHING HIGH VOLTAGE

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115805B4 (en) 2016-08-25 2020-07-09 Infineon Technologies Austria Ag TRANSISTOR COMPONENT WITH HIGH AVALANCHE STRENGTH

Also Published As

Publication number Publication date
DE102016115559B4 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
DE112013004362B4 (en) SEMICONDUCTOR DEVICE
DE2853736C2 (en) Field effect arrangement
EP1114466B1 (en) High-voltage semiconductor component
DE102011081589B4 (en) DEPLETION TRANSISTOR AND INTEGRATED CIRCUIT WITH DEPLETION TRANSISTOR
DE102008047998B4 (en) Semiconductor device with structured current spreading region and method for its production
DE112013006558B4 (en) Silicon carbide semiconductor device
DE112012004985T5 (en) Semiconductor device
DE102018115110B3 (en) SILICON CARBIDE SEMICONDUCTOR DEVICE
DE102013217850A1 (en) Silicon carbide semiconductor device
DE112019002870T5 (en) Two Gate Conductor Transistors and Related Processes
DE102010051478A1 (en) CMOS compatible low gate charge lateral MOSFET
DE102017216923A1 (en) Semiconductor device
DE102016118543A1 (en) SEMICONDUCTOR COMPONENTS, POWER SEMICONDUCTOR COMPONENTS AND METHOD FOR MAKING SEMICONDUCTOR CONSTRUCTION ELEMENTS
DE112016005558B4 (en) silicon carbide semiconductor device
DE102015116611A1 (en) transistor device
DE102017221950A1 (en) Semiconductor device
DE102006060384B4 (en) Semiconductor device with super-junction structure
DE102008032796A1 (en) Semiconductor device with P-N column section
DE102018128207A1 (en) SWITCHING ELEMENT AND MANUFACTURING METHODS THEREOF
DE102013113540A1 (en) TRANSISTOR CELL ARRANGEMENT WITH SEMICONDUCTOR DIODE
DE102013215378B4 (en) Lateral high voltage transistor and process for its manufacture
DE102016115805B4 (en) TRANSISTOR COMPONENT WITH HIGH AVALANCHE STRENGTH
DE102016109774B4 (en) Semiconductor devices and methods of forming a semiconductor device
WO2021037637A1 (en) Semiconductor device and method for producing a semiconductor device
DE102016115559B4 (en) TRANSISTOR COMPONENT WITH IMPROVED LEAKAGE CHARACTERISTICS

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative