DE102016114940A1 - Thermisches Verarbeitungsverfahren für einen Wafer - Google Patents

Thermisches Verarbeitungsverfahren für einen Wafer Download PDF

Info

Publication number
DE102016114940A1
DE102016114940A1 DE102016114940.3A DE102016114940A DE102016114940A1 DE 102016114940 A1 DE102016114940 A1 DE 102016114940A1 DE 102016114940 A DE102016114940 A DE 102016114940A DE 102016114940 A1 DE102016114940 A1 DE 102016114940A1
Authority
DE
Germany
Prior art keywords
wafer
gas
processing method
thermal processing
deuterium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016114940.3A
Other languages
English (en)
Other versions
DE102016114940B4 (de
Inventor
Deyuan Xiao
Richard R. Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of DE102016114940A1 publication Critical patent/DE102016114940A1/de
Application granted granted Critical
Publication of DE102016114940B4 publication Critical patent/DE102016114940B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die vorliegende Erfindung betrifft ein thermisches Verarbeitungsverfahren für einen Wafer. Ein Wafer wird in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, platziert und ein schneller thermischer Verarbeitungsprozess wird auf einer Oberfläche des Wafers durchgeführt. Dadurch wird eine störungsfreie Zone auf der Oberfläche des Wafers gebildet, wobei Deuteriumatome, die freigesetzt werden können, so dass Eigenschaften an einer Grenzfläche von Halbleitervorrichtungen in einem späteren Herstellungsprozess verbessert werden, in dem Wafer gehalten werden und Volumenmikrodefekte fern von den Halbleitervorrichtungen gebildet werden.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Gebiet der Waferherstellung und insbesondere ein thermisches Verarbeitungsverfahren für einen Wafer.
  • HINTERGRUND DER ERFINDUNG
  • Zylindrische monokristalline Siliciumingots, die durch ein Czochralski(CZ)-Verfahren, ein Float-Zone(FZ)-Verfahren usw. gewachsen sind, dienen als Basismaterialien zur Herstellung von Halbleitervorrichtungen. Nimmt man das CZ-Verfahren als Beispiel, wird hierbei Silicium zum Schmelzen in einem Schmelztiegel erwärmt und ein stabförmiger Impfkristall mit etwa 10 mm im Durchmesser wird dann in das geschmolzene Silicium getaucht. Wenn der Impfkristall gedreht und schrittweise hochgezogen wird, wächst der Einkristall mit fortgesetzten Gittern, die mit Siliciumatomen von dem geschmolzenen Polysilicium aufgebaut werden. Falls die Umgebung stabil ist, wird die Kristallisierung stabil ausgeführt und schließlich wird dann ein monokristalliner Siliciumingot, ein zylindrischer Siliciumeinkristall, gebildet. Der Ingot wird dann in Scheiben geteilt, geschliffen, geätzt, gereinigt und poliert, um Wafer zu bilden.
  • Verschiedene Arten von Defekten können während des Wachstums des monokristallinen Siliciumingots, der Wafer- und Vorrichtungsherstellung aufgrund von Unvollkommenheit des Monokristalls, von Spannung, die in dem Prozess oder von der physischen Struktur erzeugt wird, oder von Verunreinigungen aus der Umgebung usw. gebildet werden. Zum Beispiel können Punktdefekte in der Form von Leerstellen und Eigenzwischengitteratomen, Sauerstoffverunreinigungen von dem Quarzschmelztiegel, Versetzungen, die durch Spannung oder Scherkraft in der Halbleitervorrichtungsherstellung erzeugt werden, Metallverunreinigungen, die im Herstellungsprozess eingeführt werden, und so weiter auftreten. Da die Siliciumatome nahe den Defekten und Siliciumzwischengitteratomen nichtbindende Elektronen besitzen, verursacht dies freie Bindungen an Grenzflächen oder Oberflächen in den Halbleitervorrichtungen. Die Anzahl von Ladungsträgern kann hier, abhängig von der Vorspannung, durch Rekombination verringert oder durch Erzeugung erhöht werden. Die Elektronenbeweglichkeit kann dann verringert werden, so dass die Leistungsfähigkeit der Halbleitervorrichtungen reduziert wird. Auf ähnliche Weise verursachen Metallverunreinigungen Probleme der Halbleitervorrichtungen mit den elektrischen Eigenschaften, wie etwa niedrigere Durchbruchspannung, mehr Leckstrom usw.
  • Ein anderes Problem ist der Heißer-Ladungsträger-Effekt aufgrund von Ladungsträgerinjektion. Ladungsträger können in einem starken elektrischen Feld, das in Zusammenhang mit der geringen Größe der Halbleitervorrichtung steht, genügend Energie aufnehmen und Beschuss durch die Ladungsträger kann dann auftreten, so dass einem kleinen Teil der Ladungsträger ermöglicht wird, in das Gate-Oxid einzutreten. Dies kann eine geringe Leistungsfähigkeit und ungeeignete Zuverlässigkeit der Halbleitervorrichtung verursachen.
  • Eine der gebräuchlichen Lösungen zum Lösen dieser Probleme ist eine Wasserstfoffpassivierungsbehandlung, in der der mit Halbleitervorrichtungen gebildete Wafer in einer wasserstoffreichen Umgebung getempert wird, so dass die freien Bindungen mit Wasserstoff binden. Durch die Wasserstoffpassivierungsbehandlung können sowohl die Anzahl der freien Bindungen als auch die unerwünschten Effekte auf den Betrieb der Halbleitervorrichtungen reduziert werden. Eine andere Lösung ist eine Aufbereitung mit Deuterium, wie im US-Patent Nummer 5872387 offenbart ist. Nachdem die Herstellung der Halbleitervorrichtungen abgeschlossen worden ist, werden die Halbleitervorrichtungen dann durch Deuteriumgas aufbereitet. Die Deuteriumatome werden an Gruppe-III-, -IV- oder -V-Elemente in kovalenten Bindungen gebunden, so dass eine stabile Struktur gebildet wird. Dementsprechend kann eine Depassivierung verzögert werden, können heiße Träger reduziert werden, kann Leckstrom verringert werden und können die Leistungsfähigkeit und Zuverlässigkeit der Halbleitervorrichtungen gefördert werden. Verschiedene Arten von Dotierstoffen in den Halbleitervorrichtungen können jedoch mit aktiver Wasserstoffluft oder Deuteriumluft bei hoher Temperatur reagieren. Dies erhöht die Schwierigkeit, die Prozessparameter für eine Passivierungsbehandlung oder Aufbereitung mit Deuterium zu optimieren.
  • Eine noch andere Möglichkeit ist das Erzeugen von Sauerstoffaussscheidungen in den Wafern aus restlichen Sauerstoffzwischengitteratomen in einem Erwärmungsprozess. Die Sauerstoffausscheidung kann Funktionen als ein Mittel zur intrinsischen Getterung zum Einfangen von Metallverunreinigungen, zum Vermeiden von Gleiten von Versetzungen und zum Fördern von mechanischer Festigkeit und Leistungsfähigkeit der Halbleitervorrichtungen bereitstellen. Falls die Sauerstoffausscheidungen jedoch in einem aktiven Gebiet der Halbleitervorrichtungen auftreten, wird die Integrität des Gate-Oxids zerstört und dies führt zu einem Leckstrom, der die Voraussetzung moderner Halbleitervorrichtungen nicht erfüllt. Entsprechend werden die Sauerstoffausscheidungen notwendigerweise außerhalb des aktiven Gebiets, wie etwa in einem Volumengebiet, gebildet, so dass sie vom Behindern des Betriebs der Halbleitervorrichtungen abgehalten werden. Das Steuern der Tiefe, Dichte und Größe der Sauerstoffausscheidungen in einem Wafer ist ein wichtiges Thema in diesem Gebiet.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Ein Ziel der vorliegenden Erfindung ist die Bereitstellung eines thermischen Verarbeitungsverfahrens für einen Wafer durch Platzieren eines Wafers in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und Durchführen eines schnellen thermischen Prozesses auf einer Oberfläche des Wafers, wodurch eingewachsene Defekte reduziert werden können, angehäufte intrinsische Punktdefekte verhindert werden können und eine störungsfreie Zone (DZ – Denuded Zone) auf der Oberfläche des Wafers gebildet werden kann.
  • Ein anderes Ziel der vorliegenden Erfindung ist die Bereitstellung eines thermischen Verarbeitungsverfahrens für einen Wafer durch Platzieren eines Wafers in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassendem Gasgemisch gefüllt ist, und Durchführen eines schnellen thermischen Prozesses auf einer Oberfläche des Wafers, wodurch Volumenmikrodefekte nahe dem Platz, der zum Bilden einer Halbleitervorrichtung vorbestimmt ist, erzeugt werden können, aber nicht in einem aktiven Gebiet, Gleiten von Versetzungen unterdrückt werden kann und intrinsische Getterung zum Einfangen von Metallverunreinigungen gefördert werden kann.
  • Ein noch anderes Ziel der vorliegenden Erfindung ist die Bereitstellung eines thermischen Verarbeitungsverfahrens für einen Wafer durch Platzieren eines Wafers in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und Durchführen eines schnellen thermischen Prozesses auf einer Oberfläche des Wafers, wodurch ein Teil der Deuteriumatome in dem Wafer als Zwischengitterverunreinigungen bestehen kann, um in einem Herstellungsprozess für eine Halbleitervorrichtung an freie Bindungen an einer Grenzfläche zu binden, so dass eine stabile Struktur gebildet wird, die fähig ist, die Leistungsfähigkeit der Halbleitervorrichtung zu fördern.
  • Das andere Ziel der vorliegenden Erfindung ist die Bereitstellung eines thermischen Verarbeitungsverfahrens für einen Wafer durch Platzieren eines Wafers in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und Durchführen eines schnellen thermischen Prozesses auf einer Oberfläche des Wafers, wodurch Depassivierung abgemildert werden kann, so dass die Leistungsfähigkeit der Halbleitervorrichtungen sichergestellt wird, die Widerstandsfähigkeit des Halbleiters gegenüber heißen Ladungsträgern gestärkt wird, Leckstrom reduziert wird und die Zuverlässigkeit von Halbleitervorrichtungen erhöht wird.
  • Die vorliegende Erfindung stellt ein thermisches Verarbeitungsverfahren für einen Wafer bereit, das Schritte des Platzierens von wenigstens einem Wafer in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und des Durchführens eines schnellen thermischen Prozesses auf einer Oberfläche des wenigstens einen Wafers umfasst.
  • Vorzugsweise wurde der Schritt des Platzierens von wenigstens einem Wafer in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und des Durchführens eines schnellen thermischen Prozesses auf einer Oberfläche des wenigstens einen Wafers durchgeführt, nachdem der wenigstens eine Wafer gebildet worden war, indem ein Ingot in Scheiben geteilt wurde, und bevor eine Struktur mehrerer Halbleitervorrichtungen auf dem wenigstens einen Wafer hergestellt wird. Von daher kann, wenn dieser Schritt durchgeführt wird, eine komplizierte Situation gemischt mit verschiedenen Arten von Materialien oder Strukturen in den Halbleitervorrichtungen und ihre Reaktionen oder Änderungen, die von nachteiliger Art sein können, für die Berücksichtigung gegenüber diesem Schritt vermieden werden. Dies vereinfacht den Prozess zum Optimieren des Schrittes.
  • Außerdem kann zum Beispiel das Gasgemisch in dem thermischen Verarbeitungsverfahren für einen Wafer optional ferner (eine) andere Art(en) von Gas, wie etwa Argongas und Stickstoffgas, umfassen. Jede Art von Gas in dem Gasgemisch kann von variablen Anteil sein, so dass es an Anforderungen oder Eigenschaften des Wafers und/oder der Halbleitervorrichtungen angepasst werden kann. In einem Beispiel kann der Gaspartialdruck des Sauerstoffgases in dem Gasgemisch innerhalb von 1% bis 99% liegen, kann der Gaspartialdruck des Deuteriumgases in dem Gasgemisch innerhalb von 1% bis 99% liegen, kann der Gaspartialdruck des Argongases in dem Gasgemisch innerhalb von 1% bis 99% liegen und kann der Gaspartialdruck des Stickstoffgases in dem Gasgemisch innerhalb von 1% bis 99% liegen.
  • Ferner kann der schnelle thermische Prozess in dem thermischen Verarbeitungsverfahren für einen Wafer mit verschiedenen Arten von Geräten durchgeführt werden.
  • Die Reihenfolge und Anzahl des schnellen Erwärmungsprozesses und schnellen Abkühlungsprozesses in dem schnellen thermischen Prozess, der in dem Verfahren durchgeführt wird, die Anzahl der Übergänge von schnellem Erwärmungsprozess zu schnellem Abkühlungsprozess oder von schnellem Abkühlungsprozess zu schnellem Erwärmungsprozess, die Anfangstemperatur zum Beginnen des schnellen Erwärmungs-/Abkühlungsprozesses, eine vorbestimmte zu erreichende Hochtemperatur und ein Temperaturgradient sind alle beliebig. Vorzugsweise umfasst der schnelle thermische Prozess einen schnellen Erwärmungsprozess und einen schnellen Abkühlungsprozess. Besonders bevorzugt wird in dem schnellen thermischen Prozess der Wafer in dem schnellen Erwärmungsprozess auf die vorbestimmte Hochtemperatur erwärmt, die innerhalb von 1200°C bis 1400°C liegen kann, und dann in dem schnellen Abkühlungsprozess mit einem Temperaturgradienten, der innerhalb von 50°C/s bis 150°C/s liegen kann, abgekühlt.
  • Nach dem Durchführen des thermischen Verarbeitungsverfahrens für einen Wafer gemäß der vorliegenden Erfindung kann vorzugsweise eine Stickstoffkonzentration eines Mischkristalls in dem wenigstens einen Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegen, kann eine Deuteriumkonzentration eines Mischkristalls in dem wenigstens einen Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegen, kann eine störungsfreie Zone in einer Tiefe von 3 μm bis 30 μm von einer Oberfläche des Wafers gebildet werden und können mehrere Volumenmikrodefekte in einer Volumenzone, die sich unter der störungsfreien Zone befindet, gebildet werden.
  • Daher weisen Wafer, die durch das thermische Verarbeitungsverfahren für einen Wafer gemäß der vorliegenden Erfindung verarbeitet wurden, vorzugsweise weniger Punktdefekte auf, sondern weisen eine störungsfreie Zone auf einer Oberfläche auf, und erhalten Deuteriumatome, die freigesetzt werden können, um Eigenschaften bei einer Grenzfläche der Halbleitervorrichtungen in einem späteren Prozess zu verbessern, wodurch die Position der Volumenmikrodefekte von den Halbleitervorrichtungen weg gesteuert wird, Widerstandsfähigkeit gegenüber heißen Ladungsträgern verbessert wird, Leckstrom reduziert wird, Depassivierung abgemildert wird und Leistungsfähigkeit und Zuverlässigkeit der Halbleitervorrichtungen verbessert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Verschiedene Ziele und Vorteile der vorliegenden Erfindung werden leichter anhand der folgenden ausführlichen Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Zeichnungen gelesen wird, in denen:
  • 1 ein Flussdiagramm des thermischen Verarbeitungsverfahrens für einen Wafer gemäß einer Ausführungsform der Erfindung zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Vorteile wird nun Bezug auf die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen genommen, in denen gleiche Bezugsnummern gleiche Merkmale andeuten. Ein Fachmann versteht andere Varianten zur Implementierung von Beispielausführungsformen, einschließlich dieser hier beschriebenen. Die Zeichnungen sind nicht auf einen speziellen Maßstab beschränkt und ähnliche Bezugsnummern werden verwendet, um ähnliche Elemente zu repräsentieren. Wie in den Offenbarungen und den angefügten Ansprüchen verwendet, beziehen sich die Begriffe „Beispielausführungsform”, „beispielhafte Ausführungsform” und „vorliegende Ausführungsform” nicht notwendigerweise auf eine einzige Ausführungsform, obwohl dies der Fall sein kann, und verschiedene Beispielausführungsformen können leicht kombiniert und ausgetauscht werden, ohne von dem Schutzumfang oder dem Wesen der vorliegenden Offenbarung abzuweichen.
  • Bitte beziehen Sie sich auf 1, die ein Flussdiagramm des thermischen Verarbeitungsverfahrens für einen Wafer gemäß einer Ausführungsform der Erfindung zeigt. In Schritt S110 wird ein Wafer gebildet, indem ein Ingot in Scheiben geteilt wird. Der Wafer kann hier optional mit mehreren speziellen Prozessen, wie etwa in Scheiben Teilen, Schleifen, Ätzen, Reinigen, Oberflächenprofilbilden und -polieren, einer Reihe von Waferherstellungsprozessen, gebildet werden, um einen Ingot in Wafer umzuwandeln. In Schritt S120 wird der Wafer dann in einer Umgebung platziert, die mit einem Sauerstoffluft und Deuteriumluft umfassenden Gasgemisch gefüllt ist, und ein schneller thermischer Prozess wird auf einer Oberfläche des Wafers durchgeführt. In Schritt S130 wird dann eine Struktur mehrerer Halbleitervorrichtungen, wie etwa eine Gate-Oxidschicht, eine dielektrische Schicht usw., auf dem Wafer hergestellt. Daher wird optional, wenn der Schritt S120 durchgeführt wird, keine der Strukturen der Halbleitervorrichtungen vollständig oder selbst in der Anfangsphase auf dem Wafer hergestellt und dies verhindert, dass verschiedene Arten von Elementen und Strukturen diese Schritte und eine Komplexität von Steuerungsprozessparametern beeinflussen.
  • Die Oberfläche zum Durchführen von Schritt S120 kann eine einzige Oberfläche oder sowohl eine aktive Oberfläche als auch eine Rückseitenoberfläche des Wafers sein. Nimmt man das vorherige Beispiel, kann die Oberfläche aus der aktiven Oberfläche oder einer Rückseitenoberfläche gewählt werden, aber hier ist nur die aktive Oberfläche gewählt. Ferner ist der Wafer in der vorliegenden Beispielausführungsform zum Beispiel ein monokristalliner Siliciumwafer. In Anbetracht der Orientierung der Gitter des monokristallinen Siliciumwafers kann die Oberfläche zum Durchführen des Schrittes S120 eine Oberfläche entlang einer spezifischen Gitterrichtung, wie etwa die Oberfläche einer [100]-Richtung, einer [110]-Richtung oder dergleichen, sein.
  • Wenn der Schritt S120 angewandt wird, kann die Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, zum Beispiel durch eine Kammer, einen Ofen oder dergleichen implementiert werden, die fähig sind, das Gasgemisch einzuführen, und die mit einem Heizgerät und/oder einem Kühlgerät ausgestattet sind. Das Heizgerät und das Kühlgerät können durch ein Gerät, das eine Halogenlampe und ein Wasserkreislaufsystem umfasst, implementiert werden, das fähig ist, eine schnelle thermische Verarbeitung für einen einzigen Wafer durchzuführen, allerdings ist die vorliegende Erfindung nicht auf dieses spezielle Beispiel beschränkt.
  • Das Gasgemisch kann optional ferner (eine) andere Art(en) von Gas umfassen, wie etwa Argongas und Stickstoffgas, d. h., das Gasgemisch kann Sauerstoffgas, Argongas und Stickstoffgas umfassen. Aufgrund der schnellen Verarbeitungsdauer und der hohen thermischen Effizienz kann das Hinzufügen von Inertgas, wie etwa Argongas, und Gas mit geringer Aktivität, wie etwa Stickstoffgas, zum Gasgemisch die Aktivität des Gasgemischs moderieren. Die Zusammensetzung und das Verhältnis von jeder Art von Gas in dem Gasgemisch kann gemäß den erforderlichen Eigenschaften für den Wafer und/oder die Halbleiterelemente angepasst werden. Zum Beispiel kann der Gaspartialdruck des Sauerstoffgases in dem Gasgemisch innerhalb von 1% bis 99% liegen und vorzugsweise innerhalb von 5% bis 15%; der Gaspartialdruck des Deuteriumgases in dem Gasgemisch kann innerhalb von 1% bis 99% liegen und vorzugsweise innerhalb von 85% bis 95%; der Gaspartialdruck des Argongases in dem Gasgemisch kann innerhalb von 1% bis 99% liegen und vorzugsweise innerhalb von 5% bis 15%; der Gaspartialdruck des Stickstoffgases in dem Gasgemisch kann innerhalb von 1% bis 99% liegen und vorzugsweise innerhalb von 5% bis 15%. In dem schnellen Erwärmungsprozess/schnellen Abkühlungsprozess kann der Gaspartialdruck von jeder Art von Gas in dem Gasgemisch vorzugsweise ein konstanter Wert sein; falls jedoch benötigt, kann er mit der Zeit, der Temperatur oder dem Temperaturgradienten variiert werden.
  • In der Erfindung sind die Anzahl und Reihenfolge des schnellen Erwärmungs-/Abkühlungsprozesses, die Verarbeitungsdauer, die Anfangstemperatur, die zu erreichende vorbestimmte Temperatur und der Temperaturgradient in dem Schritt S120 nicht beschränkt, aber hier ist ein Beispiel in der vorliegenden Ausführungsform gegeben. In dem Schritt S120 zum Beispiel kann der Wafer erst in einem schnellen Erwärmungsprozess erwärmt und dann in einem schnellen Abkühlungsprozess abgekühlt werden und zusätzlich kann nachher eine unbegrenzte Anzahl eines schnellen Erwärmungsprozesses und/oder eines schnellen Abkühlungsprozesses abwechselnd durchgeführt werden.
  • Speziell kann der Wafer von einer Anfangstemperatur, die innerhalb von 1000°C bis 1200°C liegt, mit einem Temperaturgradienten, der innerhalb von 600°C/s bis 800°C/s liegt, auf eine vorbestimmte Hochtemperatur, die innerhalb von 1200°C bis 1400°C liegt, erwärmt werden und dann mit einem Temperaturgradienten, der innerhalb von 50°C/s bis 150°C/s liegt, auf eine vorbestimmte Niedertemperatur, die innerhalb von 400°C bis 600°C liegt, abgekühlt werden. In einer anderen Ausführungsform kann der Wafer, falls benötigt, für eine Zeitspanne auf der vorbestimmten Hochtemperatur oder der vorbestimmten Niedertemperatur gehalten werden. Zum Beispiel kann der Wafer in dem schnellen Erwärmungsprozess auf die vorbestimmte Hochtemperatur erwärmt werden, für eine Zeitspanne auf der vorbestimmten Hochtemperatur gehalten werden und dann in dem schnellen Abkühlungsprozess auf die vorbestimmte Niedertemperatur abgekühlt werden.
  • Ein schneller thermischer Prozess kann Energie bereitstellen, die es Atomen in Unordnung an der Oberfläche des Wafers ermöglicht, sich an eine Stelle mit niedrigster statischer Energie zu bewegen, so dass Leerstellen und Eigenzwischengitteratome beseitigt werden, und eine Schicht eines nahezu perfekten Monokristalls bilden. Durch diesen Prozess können eingewachsene Defekte reduziert werden und können angehäufte intrinsische Punktdefekte verhindert werden. Die Schicht eines nahezu perfekten Monokristalls wird hier eine störungsfreie Zone (DZ – Denuded Zone) genannt, deren Tiefe vorzugsweise innerhalb von 3 μm bis 30 μm liegt. Die störungsfreie Zone kann dem Bilden mehrerer Halbleitervorrichtungen dienen. Aufgrund von spärlichen Defekten in der störungsfreien Zone weist ein solcher Wafer Potential auf, Halbleitervorrichtungen mit großartigen Eigenschaften zu bilden. Das Verhältnis von jeder Art von Gas in dem Gasgemisch kann hier zum Bilden der störungsfreien Zone mit hoher Qualität angepasst werden.
  • Ein schneller thermischer Prozess kann die Erzeugung eines Deuteriummischkristalls und/oder eines Stickstoffmischkristalls in dem Wafer aus einem Teil des Deuteriumgases und/oder des Stickstoffgases erleichtern. Vorzugsweise kann eine Stickstoffkonzentration eines Mischkristalls in dem Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegen und kann eine Deuteriumkonzentration eines Mischkristalls in dem Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegen. Ein Teil des Deuteriumgases in dem Gasgemisch kann als Zwischengitterverunreinigungen zwischen den Siliciumatomen vorliegen. Diese Zwischengitterdeuteriumatome stellen großes Potential für den Wafer dar, welches sich möglicherweise nicht bis zu einem späteren Prozess oder dem Betrieb der Halbleitervorrichtungen zeigt. Wenn zum Beispiel der Wafer als ein Substrat zum Bilden der Halbleitervorrichtungen darauf dient, können die Zwischengitterdeuteriumatome freigesetzt werden, so dass sie an die freien Bindungen an der Grenzfläche zum Bilden einer stabilen kovalenten Bindung binden, und dies kann die Leistungsfähigkeit der Halbleitervorrichtung fördern. Speziell können die Zwischengitterdeuteriumatome freigesetzt werden, so dass sie an die freien Bindungen an der Grenzfläche zwischen einer Gate-Oxidschicht und Silicium oder einer dielektrischen Schicht binden, wenn die Gate-Oxidschicht oder die dielektrische Schicht gebildet wird. Deswegen kann Depassivierung abgemildert werden, so dass die Leistungsfähigkeit der Halbleitervorrichtungen sichergestellt wird, die Widerstandsfähigkeit des Halbleiters gegenüber heißen Ladungsträgern gestärkt werden, der Leckstrom reduziert werden und die Zuverlässigkeit von Halbleitervorrichtungen erhöht werden.
  • Wegen der höheren Konzentration des Mischkristalls in dem Wafer bei einer hohen Temperatur im Vergleich zu der bei einer niedrigen Temperatur, der hohen Konzentration von restlichen Leerstellen auf einer Rückseitenoberfläche des Wafers und dem Sauerstoffgas in dem Gasgemisch, werden Sauerstoffausscheidungen in dem Wafer in dem schnellen thermischen Prozess gebildet, so dass mehrere Volumenmikrodefekte in einer Volumenzone gebildet werden, die sich unter der störungsfreien Zone befindet. Vorzugsweise werden diese Volumenmikrodefekte unter der störungsfreien Zone, die sich in einer Tiefe von 3 μm bis 30 μm von einer Oberfläche des Wafers befindet, und jenseits des aktiven Gebiets der Halbleitervorrichtungen gebildet. Falls das Gasgemisch Stickstoffluft umfasst, können die Sauerstoffausscheidungen mit einer höheren Dichte gebildet werden, so dass die mechanische Festigkeit des Wafers gefördert wird und Leerstellen eingeschränkt werden. Diese Volumenmikrodefekte als Nachbarn des aktiven Gebiets bringen großartige Effekte für die Halbleitervorrichtungen, wie etwa Bereitstellen eines Mittels für intrinsische Getterung zum Einfangen von Metallverunreinigungen, um nachteilige Effekte der Metallverunreinigungen auf die Halbleitervorrichtungen zu vermeiden, usw. Der Temperaturgradient in dem schnellen Erwärmungs-/Abkühlungsprozess kann zum Fördern der Dichte der Volumenmikrodefekte, zum Maßschneidern der Größe der Volumenmikrodefekte gesteuert werden; deswegen können die Versetzungen, die durch die in dem Herstellungsprozess erzeugte Scherspannung verursacht werden, vom Gleiten abgehalten werden, so dass die mechanische Festigkeit der Halbleitervorrichtungen gefördert wird.
  • Wie zuvor erwähnt, weisen deswegen Wafer, die mit dem thermischen Verarbeitungsverfahren gemäß der vorliegenden Erfindung verarbeitet wurden, vorzugsweise weniger Punktdefekte, sondern eine störungsfreie Zone auf einer Oberfläche auf, und erhalten Deuteriumatome, die freigesetzt werden können, so dass Eigenschaften an einer Grenzfläche der Halbleitervorrichtungen in einem späteren Prozess verbessert werden, steuern die Position der Volumenmikrodefekte von den Halbleitervorrichtungen weg, verbessern Widerstandsfähigkeit gegenüber heißen Ladungsträgern, reduzieren Leckstrom, mildern Depassivierung ab und verbessern die Leistungsfähigkeit und Zuverlässigkeit der Halbleitervorrichtungen.
  • Während verschiedene Ausführungsformen in Übereinstimmung mit den offenbarten Prinzipien zuvor beschrieben wurden, versteht es sich, dass sie nur exemplarisch präsentiert sind, und nicht beschränkend sind. Demnach sollen die Bedeutung und der Schutzumfang einer/von beispielhaften Ausführungsform(en) nicht durch eine der zuvor beschriebenen Ausführungsformen beschränkt werden, sondern sollen nur in Übereinstimmung mit den Ansprüchen und deren Äquivalenten, die in dieser Offenbarung veröffentlicht werden, definiert werden. Weiterhin sind die obigen Vorteile und Merkmale in beschriebenen Ausführungsformen bereitgestellt, aber sie sollen die Anwendung von solchen veröffentlichten Ansprüchen auf Prozesse und Strukturen zum Erreichen eines oder aller der obigen Vorteile nicht beschränken.
  • Außerdem sind die Abschnittsüberschriften hier zur Konsistenz mit den Vorschlägen unter 37 C.F.R. 1,77 bereitgestellt oder anderweitig um organisatorische Stichwörter bereitzustellen. Diese Überschriften sollen die Erfindung(en), die in beliebigen der Ansprüche, die von dieser Offenbarung veröffentlicht werden, dargelegt ist/sind, nicht beschränken oder charakterisieren. Speziell ist eine Beschreibung einer Technologie in dem „Hintergrund” nicht als ein Zugeständnis auszulegen, dass eine Technologie der Stand der Technik einer/von Erfindung(en) dieser Offenbarung ist. Weiterhin soll jegliche Bezugnahme in dieser Offenbarung auf „Erfindung” im Singular nicht verwendet werden, um zu argumentieren, dass nur ein einziger Punkt von Neuartigkeit in dieser Offenbarung besteht. Mehrere Erfindungen können gemäß den Beschränkungen der mehreren Ansprüche, die von dieser Offenbarung veröffentlicht werden, dargelegt werden und solche Ansprüche definieren entsprechend die Erfindung(en) und deren Äquivalente, die hierdurch geschützt werden. In allen Fällen soll der Schutzumfang solcher Ansprüche in Anbetracht dieser Offenbarung ihrem eigenen Wert nach betrachtet werden, aber soll nicht durch die Überschriften hier eingeschränkt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5872387 [0005]

Claims (10)

  1. Thermisches Verarbeitungsverfahren für einen Wafer, das Folgendes umfasst: Platzieren von wenigstens einem Wafer in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und Durchführen eines schnellen thermischen Prozesses auf einer Oberfläche des wenigstens einen Wafers.
  2. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei das Gasgemisch ferner Argongas und Stickstoffgas umfasst.
  3. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei der Gaspartialdruck des Sauerstoffgases in dem Gasgemisch innerhalb von 1% bis 99% liegt und der Gaspartialdruck des Deuteriumgases in dem Gasgemisch innerhalb von 1% bis 99% liegt.
  4. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 2, wobei der Gaspartialdruck des Argongases in dem Gasgemisch innerhalb von 1% bis 99% liegt und der Gaspartialdruck des Stickstoffgases in dem Gasgemisch innerhalb von 1% bis 99% liegt.
  5. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei der schnelle thermische Prozess einen schnellen Erwärmungsprozess und einen schnellen Abkühlungsprozess umfasst.
  6. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 5, wobei in dem schnellen thermischen Prozess der wenigstens eine Wafer von einer vorbestimmten Hochtemperatur, die innerhalb von 1200°C bis 1400°C liegt, mit einem Temperaturgradienten, der innerhalb von 50°C/s bis 150°C/s liegt, abgekühlt wurde.
  7. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei eine Stickstoffkonzentration in einem Mischkristall in dem wenigstens einen Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegt.
  8. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei eine Deuteriumkonzentration in einem Mischkristall in dem wenigstens einen Wafer innerhalb von 1·1012 Atome/cm3 bis 8·1018 Atome/cm3 liegt.
  9. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei eine störungsfreie Zone in einer Tiefe von 3 μm bis 30 μm von einer Oberfläche des wenigstens einen Wafers gebildet wird und mehrere Volumenmikrodefekte in einer Volumenzone gebildet werden, die sich unter der störungsfreien Zone befindet.
  10. Thermisches Verarbeitungsverfahren für einen Wafer nach Anspruch 1, wobei der Schritt des Platzierens des wenigstens einen Wafers in einer Umgebung, die mit einem Sauerstoffgas und Deuteriumgas umfassenden Gasgemisch gefüllt ist, und des Durchführens eines schnellen thermischen Prozesses auf einer Oberfläche des wenigstens einen Wafers durchgeführt wurde, nachdem der wenigstens eine Wafer gebildet worden war, indem ein Ingot in Scheiben geteilt wurde, und bevor eine Struktur mehrerer Halbleitervorrichtungen auf dem wenigstens einen Wafer hergestellt wird.
DE102016114940.3A 2016-03-03 2016-08-11 Thermisches Verarbeitungsverfahren für einen Wafer Active DE102016114940B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120844.9 2016-03-03
CN201610120844.9A CN107154354B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法

Publications (2)

Publication Number Publication Date
DE102016114940A1 true DE102016114940A1 (de) 2017-09-07
DE102016114940B4 DE102016114940B4 (de) 2023-04-27

Family

ID=59650576

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114940.3A Active DE102016114940B4 (de) 2016-03-03 2016-08-11 Thermisches Verarbeitungsverfahren für einen Wafer

Country Status (6)

Country Link
US (1) US9779964B2 (de)
JP (1) JP2017157812A (de)
KR (1) KR20170103642A (de)
CN (1) CN107154354B (de)
DE (1) DE102016114940B4 (de)
TW (1) TWI628321B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
KR20000021246A (ko) * 1998-09-28 2000-04-25 김영환 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JP3687456B2 (ja) * 2000-01-05 2005-08-24 三菱住友シリコン株式会社 シリコンウェーハにｉｇ効果を付与する熱処理方法及びこの方法によりｉｇ効果が付与されたｉｇウェーハ
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
DE10119741B4 (de) 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
KR101118462B1 (ko) 2002-06-12 2012-03-06 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 질화된 게이트 유전체 층에서 질소 프로파일을개선하기 위한 방법
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
KR101657970B1 (ko) * 2009-04-13 2016-09-20 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
JP5427636B2 (ja) * 2010-02-17 2014-02-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) * 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
JP5976030B2 (ja) * 2014-04-11 2016-08-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices

Also Published As

Publication number Publication date
TW201732098A (zh) 2017-09-16
CN107154354A (zh) 2017-09-12
US20170256419A1 (en) 2017-09-07
JP2017157812A (ja) 2017-09-07
TWI628321B (zh) 2018-07-01
KR20170103642A (ko) 2017-09-13
DE102016114940B4 (de) 2023-04-27
CN107154354B (zh) 2020-12-11
US9779964B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
DE102006012920B3 (de) Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
EP1979934B1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
EP1626440B1 (de) SOI-Scheibe
DE60026286T2 (de) MIT Ga DOTIERTER CZOCHRALSKI-EINKRISTALL UND WAFER UND VERFAHREN ZU DEREN HERSTELLUNG
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
DE112009000196T5 (de) Verfahren zum Wachsen eines P-SiC-Halbleitereinkristalls und P-SiC-Halbleitereinkristall
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102016115436A1 (de) Verfahren zum Züchten von monokristallinem Silizium und einem daraus hergestellten monokristallinen Siliziumingot
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
EP3555348A1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE102015200890A1 (de) Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE1769298A1 (de) Verfahren zum Zuechten eines einkristallinen Halbleitermaterials auf einem dielektrischen Traegermaterial
DE1922892A1 (de) Verfahren zum Zuechten epitaktischer Filme
DE102016117921A1 (de) Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
DE102016114940A1 (de) Thermisches Verarbeitungsverfahren für einen Wafer
DE2540901A1 (de) Verfahren zur herstellung eines halbleiterbauelements hoher leistung
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung
DE112017005251T5 (de) Bauelementbildungsverfahren
DE102016115518A1 (de) Verfahren zur Bildung eines monokristallinen Siliziumingots und Wafers
DE102020119326A1 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers, epitaktischer Siliziumwafer, Verfahren zur Herstellung eines Siliziumwafers, Siliziumwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005029162A1 (de) Solarzelle mit einer Whisker-Struktur und Verfahren zu deren Hestellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final