DE102016104844A1 - Verfahren zur Herstellung eines Chipverbunds - Google Patents

Verfahren zur Herstellung eines Chipverbunds Download PDF

Info

Publication number
DE102016104844A1
DE102016104844A1 DE102016104844.5A DE102016104844A DE102016104844A1 DE 102016104844 A1 DE102016104844 A1 DE 102016104844A1 DE 102016104844 A DE102016104844 A DE 102016104844A DE 102016104844 A1 DE102016104844 A1 DE 102016104844A1
Authority
DE
Germany
Prior art keywords
control electrodes
interconnection structure
control electrode
semiconductor chips
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016104844.5A
Other languages
English (en)
Other versions
DE102016104844B4 (de
Inventor
Irmgard Escher-Pöppel
Martin Gruber
Alexander Heinrich
Andreas Munding
Catharina Wille
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016104844.5A priority Critical patent/DE102016104844B4/de
Priority to US15/459,151 priority patent/US10014275B2/en
Priority to CN201710156264.XA priority patent/CN107204300A/zh
Publication of DE102016104844A1 publication Critical patent/DE102016104844A1/de
Application granted granted Critical
Publication of DE102016104844B4 publication Critical patent/DE102016104844B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/095—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Chipverbunds. Es werden zwei oder mehr Chipbaugruppen (2) jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens (21) mit einer ersten Hauptelektrode (11) eines Halbleiterchips (1) hergestellt. In einem Freiraum (211) zwischen den Chipbaugruppen (2) wird eine Steuerelektrodenverschaltungsstruktur (70) angeordnet. Zwischen der Steuerelektrodenverschaltungsstruktur (70) und Steuerelektroden (13) der Halbleiterchips (1) der einzelnen Chipbaugruppen (2) werden elektrisch leitendende Verbindungen hergestellt. Die Chipbaugruppen (2) werden mittels einer dielektrischen Einbettmasse (4) stoffschlüssig verbunden.

Description

  • Die vorliegende Erfindung betrifft die Herstellung eines Chipverbunds, der in einer Press-Pack-Zelle verwendet werden kann.
  • Herkömmliche Press-Pack-Zellen weisen eine Anzahl von Halbleiterchips auf, die lose zwischen zwei elektrisch leitende Druckkontaktstücke gepresst und dabei elektrisch kontaktiert und ggf. elektrisch parallel geschaltet werden. Die Handhabung einzelner Halbleiterchips ist jedoch schwierig und es ist daher wünschenswert, diese zu erleichtern.
  • Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Chipverbunds. Dabei werden zwei oder mehr Chipbaugruppen jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens mit einer ersten Hauptelektrode eines Halbleiterchips hergestellt. In einem Freiraum zwischen den Chipbaugruppen wird eine Steuerelektrodenverschaltungsstruktur angeordnet. Zwischen der Steuerelektrodenverschaltungsstruktur und Steuerelektroden der Halbleiterchips der einzelnen Chipbaugruppen werden elektrisch leitendende Verbindungen hergestellt. Die Chipbaugruppen werden mittels einer dielektrischen Einbettmasse stoffschlüssig verbunden.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder gleich wirkende Elemente. Es zeigen:
  • 1 bis 17 verschiedene Schritte eines ersten Beispiels zur Herstellung eines Chipverbunds.
  • 18 bis 20 verschiedene Schritte eines zweiten Beispiels zur Herstellung eines Chipverbunds.
  • 21 bis 23 verschiedene Schritte eines dritten Beispiels zur Herstellung eines Chipverbunds.
  • 24 bis 27 verschiedene Schritte eines vierten Beispiels zur Herstellung eines Chipverbunds.
  • 28 bis 29 verschiedene Schritte eines fünften Beispiels zur Herstellung eines Chipverbunds.
  • 30 bis 31 verschiedene Schritte eines sechsten Beispiels zur Herstellung eines Chipverbunds.
  • 32 bis 33 verschiedene Schritte eines Verfahrens zur Herstellung einer Press-Pack-Zelle, bei der ein Chipverbund zwischen zwei elektrisch leitenden Kontaktplatten eines Gehäuses angeordnet ist.
  • 34 einen Vertikalschnitt durch einen Abschnitt einer Press-Pack-Zelle, die einen gemäß 16 ausgebildeten Chipverbund aufweist.
  • 35 einen Vertikalschnitt durch einen Anordnung, bei der eine Press-Pack-Zelle zwischen zwei Druckkontaktstücke eingespannt und dabei durch diese elektrisch kontaktiert wird.
  • 1 zeigt einen Halbleiterchip 1, sowie weitere Teile zur Herstellung eines Zwischenprodukts, wie es in den 3 dargestellt ist. Der Halbleiterchip 1 weist einen Halbleiterkörper 10 aus einem Halbleitergrundmaterial auf, in dem zur Realisierung eines in den Halbleiterkörper 10 integrierten Leistungshalbleiterbauelements insbesondere p-leitende und n-leitende Halbleiterzonen enthalten sein können. Außerdem kann der Halbleiterchip 1 noch beliebig viele elektrisch leitende Schichten aufweisen wie zum Beispiel Metallisierungen, Silizidschichten oder Schichten aus dotiertem polykristallinem Halbleitermaterial (z. B. polykristallines Silizium), aber auch beliebig viele dielektrische Schichten wie beispielsweise Nitridschichten (z. B. Siliziumnitrid) oder Oxidschichten (z. B. Siliziumoxid), oder Passivierungsschichten wie z. B. Imidschichten. Bei dem Halbleitergrundmaterial kann es sich um jedes bekannte zur Herstellung von Halbleiterbauelementen übliche Halbleitergrundmaterial handeln, beispielsweise um beliebige Elementhalbleiter (z. B. Silizium, Germanium), um beliebige Verbindungshalbleiter (z. B. II-VI-Halbleiter wie Zinkselenid oder Cadmiuimsulfid, III-V-Halbleiter wie Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, oder IV-IV-Halbleiter wie Silziumkarbid oder Siliziumgermanium).
  • Der Halbleiterkörper 10 weist eine Oberseite 10t auf, sowie eine der Oberseite entgegengesetzte Unterseite 10b. Die Oberseite 10t ist in einer vertikalen Richtung v von der Unterseite 10b beabstandet, wobei die vertikale Richtung v senkrecht zur Unterseite 10b verläuft. Auf der Oberseite 10t ist eine erste (obere) Hauptelektrode 11 angeordnet, auf der Unterseite 10b eine zweite (untere) Hauptelektrode 12. Ebenfalls auf der Oberseite 10t befindet sich eine Steuerelektrode 13. Weiterhin kann auf die Oberseite 10t eine optionale obere dielektrische Passivierungsschicht 15 aufgebracht sein. Diese Passivierungsschicht 15 kann zum Beispiel ein Polyimid sein.
  • Bei der oberen Hauptelektrode 11, der unteren Hauptelektrode 12 und der Steuerelektrode 13 kann es sich beispielsweise um dünne Metallisierungsschichten handeln. Derartige Metallisierungsschichten können zum Beispiel bereits während der Herstellung des Halbleiterchips 1 im Waferverbund mit weiteren, identischen Halbleiterchips 1 auf den Halbleiterkörper 10 aufgebracht werden, also noch vor dem Vereinzeln des Wafers zu voneinander unabhängigen Halbleiterchips 1.
  • Wie in 2 dargestellt ist können mehrere derartige Halbleiterchips 1 gemeinsam und voneinander beabstandet auf einem elektrisch leitenden unteren Ausgleichsplättchen 22 montiert werden, indem sie jeweils an ihrer unteren Hauptelektrode 12 mittels einer unteren Verbindungsschicht 32 stoffschlüssig und elektrisch leitend mit dem unteren Ausgleichsplättchen 22 verbunden werden. Das untere Ausgleichsplättchen 22 befindet sich dann auf der dem Halbleiterkörper 10 abgewandten Seite der unteren Hauptelektrode 12.
  • Vor, simultan mit oder – wie vorliegend gezeigt – nach der Montage der Halbleiterchips 1 auf dem unteren Ausgleichsplättchen 22 wird jeder Halbleiterchip 1 stoffschlüssig mit einem eigenen, elektrisch leitenden oberen Ausgleichsplättchen 21 versehen, indem das obere Ausgleichsplättchen 21 mittels einer oberen Verbindungsschicht 31 stoffschlüssig, beispielsweise durch Löten, Kleben oder Sintern, mit der oberen Hauptelektrode 11 verbunden wird. Das obere Ausgleichsplättchen 21 befindet sich dann auf der dem Halbleiterkörper 10 des betreffenden Halbleiterchips 1 abgewandten Seite von dessen oberer Hauptelektrode 11.
  • An der Steuerelektrode 13 eines jeden der Halbleiterchips 1 kann optional noch ein elektrisch leitendes Kontaktstück 23 angebracht sein, das mittels der oberen Verbindungsschicht 31 stoffschlüssig und elektrisch leitend mit der Steuerelektrode 13 verbunden ist. Sofern ein derartiges Kontaktstück 23 vorgesehen ist, kann das daneben liegende obere Ausgleichsplättchen 21 eine Aussparung 213 (1) aufweisen, in der das Kontaktstück 23 platziert wird.
  • Die jeweils optionalen Ausgleichsplättchen 21 und 22 dienen insbesondere dazu, mechanische Spannungen abzubauen, die auftreten, wenn ein derartiges Ausgleichsplättchen 21, 22 mittels einer später erläuterten Kontaktplatte 41 bzw. 42 (z. B. aus Kupfer), die einen vom thermischen Ausdehnungskoeffizienten des Halbleiterkörpers 10 stark unterschiedlichen thermischen Ausdehnungskoeffizienten aufweist, druckkontaktiert wird. Soweit die Ausgleichsplättchen 21, 22 nicht vorhanden sind, kontaktieren die Kontaktplatten 41 bzw. 42 die sehr dünne Hauptelektrode 11 bzw. 12 unmittelbar.
  • Die Ausgleichsplättchen 21 und 22 weisen (vor der Montage auf der oberen Hauptelektrode 11 bzw. der unteren Hauptelektrode 12 sowie unmittelbar nach der Monatage) in der vertikalen Richtung v – unabhängig voneinander und in beliebigen Kombinationen miteinander – relativ große Dicken d21' bzw. d22', beispielsweise wenigstens 0,5 mm, wenigstens 1 mm, oder wenigstens 1,5 mm auf. Durch die großen Dicken soll eine Beschädigung der Hauptelektroden 11 bzw. 12 vermieden werden, wenn die Ausgleichsplättchen 21 und/oder 22, wie später noch erläutert wird, beschliffen werden.
  • Optional können die oberen Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 jeweils einen linearen thermischen Ausdehnungskoeffizienten aufweisen, der signifikant geringer ist als der lineare thermische Ausdehnungskoeffizient der noch zu beschreibenden Kontaktplatten 41, 42, um eine Anpassung eines hohen linearen thermischen Ausdehnungskoeffizienten der Kontaktplatten 41, 42 an den geringen linearen thermischen Ausdehnungskoeffizienten des Halbleiterkörpers 10 zu erreichen. Beispielsweise können die oberen Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 bei einer Temperatur von 20°C einen linearen thermische n Ausdehnungskoeffizienten von weniger als 11 ppm/K aufweisen, oder sogar von weniger als 7 ppm/K. Das obere Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 können dabei beispielsweise aus einem der folgenden Materialien bestehen, eines der folgenden Materialien aufweisen bzw. einen der folgenden Aufbauten besitzen: Molybdän; ein Metallmatrixkompositmaterial (MMC material), beispielsweise AlSiC (Aluminium-Silizium-Karbid); ein Mehrschichtmaterial mit zwei oder mehr Metallschichten, beispielsweise ein Dreischichtmaterial mit der Schichtfolge Kupfer-Molybdän-Kupfer (Cu-Mo-Cu), z. B. mit Schichtdicken im Verhältnis von 1:4:1, was einen Ausdehnungskoeffizienten des Cu-Mo-Cu-Dreischichtmaterials von ca. 7,3 ppm/K ergibt.
  • Die oberen Verbindungsschichten 31 können beispielsweise als beliebige Lotschichten ausgebildet sein, insbesondere auch als Diffusionslotschichten, als gesinterte Schichten (d.h. als Sinterschichten), die ein gesintertes Metallpulver (z. B. Silberpulver oder Silberflocken) enthalten, oder als elektrisch leitende Klebeschicht. Unabhängig davon kann auch die untere Verbindungsschicht 32 als beliebige Lotschicht ausgebildet sein, insbesondere auch als Diffusionslotschicht, als gesinterte Schicht, die ein gesintertes Metallpulver (z. B. Silberpulver oder Silberflocken) enthält, oder als elektrisch leitende Klebeschicht. Die obere Verbindungsschicht 31 und die untere Verbindungsschicht 32 können insbesondere aus demselben Material bestehen, es können aber auch beliebige Kombinationen der für die beiden Schichten genannten Materialen verwendet werden.
  • In 1 sind die Ausgangsmaterialien, die zur Herstellung der oberen Verbindungsschicht 31 bzw. der unteren Verbindungsschicht 32 eingesetzt werden, mit 31' bzw. mit 32' bezeichnet. Damit soll zum Ausdruck gebracht werden, dass die ursprünglichen Verbindungsmittel 31' und 32' nach der Herstellung der Verbindung in veränderter Form vorliegen können.
  • Bei einem als Lot ausgebildeten Ausgangsmaterial 31', 32' (beispielsweise ein Zinn enthaltendes Lot) kann die resultierende Verbindungsschicht 31 bzw. 32 ein Material (z. B. Kupfer) enthalten, das während des Verbindungsprozesses aus der oberen Hauptelektrode 11 bzw. der unteren Hauptelektrode 12 in das Lot eindiffundiert ist und damit einen Bestandteil der fertigen Verbindungsschicht 31 bzw. 32 darstellt. Zur Herstellung der Verbindungen kann das Lot 31', 32' beispielsweise in Form einer Lotpaste auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen 21, 22 aufgetragen werden (beispielsweise mittels Sieb- oder Schablonendruck). Ebenso kann das Lot 31', 32' aber auch in Form von vorgefertigten Lotplättchens ("Preform Lot") zwischen das obere Ausgleichsplättchen 21 und die obere Hauptelektrode 11 des betreffenden Halbleiterchips 1 bzw. zwischen das untere Ausgleichsplättchen 22 und die unteren Hauptelektroden 12 eingelegt werden. In jedem Fall werden die Lotpaste bzw. das/die Lotplättchen zur Herstellung der erläuterten Verbindungen aufgeschmolzen und nachfolgend abgekühlt, so dass zwischen dem oberen Ausgleichsplättchen 21 und der oberen Hauptelektrode 11 bzw. zwischen dem unteren Ausgleichsplättchen 22 und der unteren Hauptelektrode 12 jeweils eine stoffschlüssige Verbindung entsteht.
  • Bei einer als gesinterte Schicht ausgebildeten Verbindungsschicht 31 bzw. 32 kann das dieser zugrunde liegende Ausgangsmaterial 31' bzw. 32' als Paste ausgebildet sein, die ein Metallpulver (z. B. Silberpulver oder Silberflocken) enthält, sowie ein Lösungsmittel. Zur Herstellung der Verbindungen kann die Paste beispielsweise auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen 21, 22 aufgetragen werden (beispielsweise durch Sieb- oder Schablonendruck). Eine aus der Paste gebildete Pastenschicht ist dann jeweils zwischen der oberen Hauptelektrode 11 und dem oberen Ausgleichsplättchen 21 angeordnet und kontaktiert diese jeweils. Entsprechend ist eine aus der Paste gebildete weitere Pastenschicht zwischen den unteren Hauptelektroden 12 und dem unteren Ausgleichsplättchen 22 angeordnet und kontaktiert dieses jeweils. In diesem Zustand werden die Pastenschichten durch Verdunsten des darin enthaltenen Lösungsmittels getrocknet und dann gesintert, wobei das Sintern bei Temperaturen von deutlich unter 250°C erfolgen kann. Durch das Sintern bilden sich aus den Pastenschichten die (elektrisch leitenden) oberen Verbindungsschichten 31 bzw. die (elektrisch leitenden) unteren Verbindungsschichten 32.
  • Bei einer als elektrisch leitende Klebeschicht ausgebildeten Verbindungsschicht 31 bzw. 32 ist das dieser zugrunde liegende Ausgangsmaterial 31' bzw. 32' als elektrisch leitender Kleber ausgebildet. Zur Herstellung der Verbindungen kann der Kleber beispielsweise auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen 21, 22 aufgetragen werden (beispielsweise durch Sieb- oder Schablonendruck). Jeweils eine aus dem Kleber gebildete obere Klebstoffschicht ist zwischen der oberen Hauptelektrode 11 und dem oberen Ausgleichsplättchen 21 angeordnet und kontaktiert diese jeweils. Durch das nachfolgende Aushärten bilden sich aus den oberen Klebstoffschichten die elektrisch leitenden oberen Verbindungsschichten 31. Entsprechend sind aus einem Kleber gebildete untere Klebstoffschichten zwischen den unteren Hauptelektroden 12 und dem unteren Ausgleichsplättchen 22 angeordnet und kontaktieren dieses jeweils. Durch das nachfolgende Aushärten bilden sich aus den unteren Klebstoffschichten die elektrisch leitenden unteren Verbindungsschichten 32.
  • Sofern ein optionales Kontaktstück 23 vorgesehen ist, kann dieses mittels einer beliebigen der Verbindungstechniken stoffschlüssig mit der Steuerelektrode 13 verbunden werden, wie sie bereits für die Verbindung zwischen den oberen Ausgleichsplättchen 21 und den oberen Hauptelektroden 11 erläutert wurden, und zwar unabhängig von den für die Verbindungen zwischen den oberen Ausgleichsplättchen 21 und der oberen Hauptelektrode 11 gewählten Verbindungstechniken.
  • Jeder Halbleiterchip 1 und das zugehörige obere Ausgleichsplättchen 21 bilden Bestandteile einer Chipbaugruppe 2, was in 3 dargestellt ist. Wie in 3 gezeigt ist, können mehrere derartiger Chipbaugruppen 2 an den unteren Hauptelektroden 12 der Halbleiterchips 1 der Chipbaugruppen 2 wie erläutert stoffschlüssig und elektrisch leitend mit dem unteren Ausgleichsplättchen 22 verbunden werden.
  • Nach oder vor der Montage der oberen Ausgleichsplättchen 21 auf den Halbleiterchips 1 oder gar vor der Montage der Halbleiterchips 1 auf dem unteren Ausgleichsplättchen 22 kann das untere Ausgleichsplättchen 22 zur weiteren Verarbeitung vorübergehend, ggf. mit den damit bereits stoffschlüssig verbundenen Halbleiterchips 1 und/oder den mit den Halbleiterchips 1 stoffschlüssig verbundenen oberen Ausgleichsplättchen 21, auf einem Hilfsträger 300 befestigt werden, was im Ergebnis in 4 gezeigt ist. Hierzu kann der Hilfsträger 300 beispielsweise eine adhäsive Oberfläche aufweisen. Es kann auch eine doppelseitige Klebefolie verwendet werden, mittels der das untere Ausgleichsplättchen 22 mit dem Hilfsträger 300 verklebt wird. Im Ergebnis befinden sich die die oberen Ausgleichsplättchen 21 jeweils auf der dem Hilfsträger 300 abgewandten Seite des betreffenden Halbleiterchips 1, während das untere Ausgleichsplättchen 22 zwischen den Halbleiterchips 1 einerseits und dem Hilfsträger 300 andererseits angeordnet ist.
  • Wie weiterhin in 5 dargestellt ist, werden danach die auf dem Hilfsträger 300 befindlichen und mit den oberen Ausgleichsplättchen 21 versehenen Halbleiterchips 1 in eine zähflüssige Einbettmasse 4a eingebettet. Beispielsweise kann die Einbettmasse 4a, wie in 6 dargestellt, mittels eines Stempels 310 in Richtung der Halbleiterchips 1 und des Hilfsträger 300 gepresst werden, so dass zumindest die zwischen jeweils benachbarten Halbleiterchips 1 befindlichen Zwischenräume mit der Einbettmasse 4a verfüllt werden. Hierzu kann ein Stempel 310 von den dem Hilfsträger 300 abgewandten Seiten der Halbleiterchips 1 und der Einbettmasse 4a gegen die Einbettmasse 4a drücken, nachdem die Einbettmasse 4a zuvor auf die auf dem Hilfsträger 300 befindlichen und mit den oberen Ausgleichsplättchen 21 versehenen Halbleiterchips 1 aufgebracht wurde. Hierdurch wird die Einbettmasse 4a gleichmäßig über die Halbleiterchips 1 verteilen und die zwischen den Halbleiterchips 1 befindlichen Zwischenräume werden mit der Einbettmasse 4a verfüllt, was im Ergebnis in 7 nach dem Abheben des Stempels 7 gezeigt ist.
  • Vor, während oder nach dem Abheben des Stempels 7 wird die Einbettmasse 4a ausgehärtet, so dass die in die Einbettmasse 4a eingebetteten Halbleiterchips 1 zusammen mit der Einbettmasse 4a einen festen Verbund bilden. Die Halbleiterchips 1 sind also mittels der Einbettmasse 4a stoffschlüssig miteinander verbunden.
  • Die Einbettmasse 4a ist zumindest im ausgehärteten Zustand dielektrisch. Als Einbettmasse 4a eignen sich beispielsweise polykondensierte Polymere (z.B. ein Epoxidharz oder ein polyurethan-basiertes Vergussmaterial). Insbesondere kann es sich bei der Einbettmasse 4a um eine Moldmasse handeln, die durch Umpressen oder Spritzgießen aufgebracht wird. Prinzipiell können jedoch für sämtliche Ausgestaltungen der Erfindung beliebige Einbettmassen 4a verwendet werden, sofern diese im ausgehärteten Zustand dielektrisch sind. Insbesondere kann eine Einbettmasse 4a gemäß der vorliegenden Erfindung aus einem homogenen Material oder einer homogenen Materialmischung gebildet sein.
  • Gemäß einer optionalen, ebenfalls in den 5 bis 7 gezeigten Ausgestaltung kann der Stempel 310 einen oder mehrere Vorsprünge 311 aufweisen, die, wenn der Stempel 310 gegen die noch nicht ausgehärtete Einbettmasse 4a drückt, in einen Freiraum 211 zwischen benachbarten Chipbaugruppen 2 hineinragt, so dass dieser Freiraum 211 nicht mit Einbettmasse 4a gefüllt wird.
  • Grundsätzlich kann ein derartiger Freiraum 211 zwischen benachbarten Chipbaugruppen 2 auch auf beliebige andere Weise hergestellt werden, beispielsweise durch Fräsen, chemisch (durch maskiertes Ätzen), durch Laserablation oder durch ein beliebiges anderes geeignetes Verfahren.
  • Unabhängig davon, wie ein derartiger Freiraum 211 zustande kommt, können diese dazu genutzt werden, eine Steuerelektrodenverschaltungsstruktur 70 aufzunehmen. Allgemein handelt es sich bei einer Steuerelektrodenverschaltungsstruktur 70 um eine elektrisch leitende Struktur, die dazu dient, die Steuerelektroden 13 der Halbleiterchips 1 elektrisch leitend miteinander zu verbinden, sowie mit einer Anschlussstelle, über die sämtlichen Steuerelektroden 13 dasselbe, d.h. ein gemeinsames, elektrisches Ansteuersignal zugeführt werden kann.
  • Wie aus dem in 8 dargestellten, vergrößerten Abschnitt der (optional von dem Hilfsträger 300 abgenommenen) Anordnung gemäß 7 zu erkennen ist, können die Steuerelektroden 13 noch von einer Schicht der Einbettmasse 4a überdeckt sein. In derartigen Fällen wird die Einbettmasse 4a oberhalb der Steuerelektroden 13 unter Ausbildung von Öffnungen in der Einbettmasse 4a lokal geöffnet, um deren elektrische Kontaktierung zu ermöglichen. Hierzu können beispielsweise ein Laserstrahl 401 und/oder ein Ätzmittel 402 eingesetzt verwendet werden, was in 9 sowie im Ergebnis in 10 dargestellt ist.
  • Im Fall eines Ätzmittels kann die Ätzung maskiert unter Verwendung einer strukturierten Ätzmaske erfolgen, die auf der Einbettmasse 4a erzeugt wird und die oberhalb der Steuerelektroden 13 Öffnungen aufweist. Sofern die Steuerelektroden 13 nur von einer sehr dünnen Schicht der Einbettmasse 4a überdeckt sind, kann eine Ätzung auch unmaskiert erfolgen, da die Steuerelektroden 13 dann beim Ätzen freigelegt werden, während die Einbettmasse 4a in anderen (dickeren) Bereichen nicht geöffnet wird. Als Ätzverfahren eignen sich grundsätzlich beliebige Ätzverfahren, z.B. isotrope (z.B. das Ätzen mit einem flüssigen Ätzmittel) oder anisotrope Ätzverfahren (z.B. reaktives Ionenätzen; RIE). Die horizontalen Pfeile in den 9 und 10 stellen schematisch die Bewegung des Laserstrahls 401 dar.
  • In jedem Fall können die Steuerelektroden 13 im Ergebnis aufgrund der geöffneten Einbettmasse 4a elektrisch kontaktiert und elektrisch miteinander verbunden werden, was grundsätzlich anhand beliebiger Techniken möglich ist. Bei dem gezeigten Beispiel sind die Steuerelektroden mit optionalen Kontaktstücken 23 bestückt. Diese Kontaktstücke 23 liegen nach dem Öffnen der Einbettmasse 4a frei und können direkt kontaktiert werden. Sofern keine Kontaktstücke 23 verwendet werden, sind es die Steuerkontakte 13 selbst, die nach dem Öffnen der Einbettmasse 4a frei liegen und direkt kontaktiert werden können.
  • Gemäß einem anhand der 11 bis 13 veranschaulichten Beispiel kann eine Steuerelektrodenverschaltungsstruktur 70 (12 und 13) mittels eines elektrisch leitenden Klebers 75 durch die geöffnete Einbettmasse 4 hindurch elektrisch leitend entweder mit den Steuerelektroden 13 (soweit keine Kontaktstücke 23 eingesetzt werden) oder mit den Kontaktstücken 23 direkt verklebt werden. In diesem Sinne bedeutet „direkt“, dass der Kleber 75 zum einen an den Steuerelektroden 13 (soweit keine Kontaktstücke 23 eingesetzt werden) oder an den Kontaktstücken 23 anliegt, zum anderen an der Steuerelektrodenverschaltungsstruktur 70.
  • Wie in den 12 und 13 (lediglich beispielhaft) dargestellt ist, kann die Steuerelektrodenverschaltungsstruktur 70 ein strukturiertes oder unstrukturiertes Metallblech aufweisen, oder als strukturiertes oder unstrukturiertes Metallblech ausgebildet sein. Optional können derartige Metallbleche als ebene Bleche ausgebildet sein. In Sinn der vorliegenden Erfindung werden auch dünne Metallfolien als „Metallbleche“ angesehen.
  • Grundsätzlich sind jedoch auch beliebige andere Steuerelektrodenverschaltungsstrukturen 70 einsetzbar. Allgemein kann eine Steuerelektrodenverschaltungsstruktur 70 beliebig aufgebaut sein, solange sich mit ihr eine elektrisch leitende Verbindung der Steuerelektroden 13 erreichen lässt. Optional kann eine Steuerelektrodenverschaltungsstruktur 70 vollständig in dem Freiraum 211 zwischen benachbarten Chipbaugruppen 2 untergebracht werden, was ebenfalls in 13 gezeigt ist.
  • 14 zeigt eine Draufsicht auf die gesamte Anordnung gemäß 13 mit den in der Einbettmasse 4a freiliegenden oberen Ausgleichsplättchen 21 und der Steuerelektrodenverschaltungsstruktur 70. Eine Anschlussstelle 701 der Steuerelektrodenverschaltungsstruktur 70 dient später als Anschlussstelle zur gemeinsamen elektrischen Kontaktierung der Steuerelektroden 13.
  • Bei der Anordnung gemäß 14 sind beispielhaft 16 Halbleiterchips 1 in Form einer 4 × 4 Matrix nebeneinander auf dem unteren Ausgleichsplättchen 22 angeordnet. Wie ebenfalls gezeigt ist, können optional jeweils vier der Halbleiterchips 1 in einer 2 × 2 Matrix derart nebeneinander angeordnet sein, dass sich die Steuerelektroden 13 (in 14 von der Steuerelektrodenverschaltungsstruktur 70 verdeckt; sie befinden sich jeweils im Bereich einer Aussparung 213 eines oberen Ausgleichsplättchens 21) jeweils an den einander zugewandten Ecken der vier Halbleiterchips 1 befinden. Grundsätzlich sind, wie bei allen anderen Beispielen der Erfindung, die Anzahl und die Anordnung der Halbleiterchips 1 beliebig, d.h. es können weniger oder mehr als 16 Halbleiterchips 1 verschaltet werden. Beispielsweise kann die Anzahl der Halbleiterchips 1 durch eine Zweierpotenz 2n mit n > 2 gegeben sein. Unabhängig davon kann die Anzahl der Halbleiterchips 1 beispielsweise wenigstens 4, wenigstens 8 oder gar wenigstens 16 betragen.
  • Eine mit einer Steuerelektrodenverschaltungsstruktur 70 versehene Anordnung, wie sie beispielhaft in den 13 und 14 gezeigt ist, kann optional noch mit einer weiteren Einbettmasse 4b versehen werden, die auch die Steuerelektrodenverschaltungsstruktur 70 teilweise oder vollständig einbettet, was im Ergebnis in 15 gezeigt ist. Als Materialien für die weitere Einbettmasse 4b können sämtliche der bereits erläuterten, für die Einbettmasse 4a verwendbaren Materialien eingesetzt werden, und zwar in beliebigen Materialkombinationen. Insbesondere kann für die Einbettmassen 4a und 4b auch dasselbe Material verwendet werden.
  • Im Rahmen der vorliegenden Anmeldung bezeichnet das Bezugszeichen „4“ eine Einbettmasse. Diese kann nur aus einem ersten Teil 4a bestehen, sie kann aber auch einen ersten Teil 4a und einen zweiten Teil 4b aufweisen oder aus einer ersten Teil 4a und einem zweiten Teil 4b bestehen.
  • Da die oberen Ausgleichsplättchen 21 mit Einbettmasse 4a und/oder 4b überdeckt sein können, kann die Anordnung beschliffen werden, bis die oberen Ausgleichsplättchen 21 jeweils an ihrer dem zugehörigen Halbleiterchip 1 abgewandten Seite frei liegen und somit elektrisch kontaktiert werden können, was im Ergebnis in 16 gezeigt ist. Hierdurch kann beispielsweise erreicht werden, dass die den zugehörigen Halbleiterchips 1 abgewandten Seiten der oberen Ausgleichsplättchen 21 in einer Ebene angeordnet sind. Die auch nach dem Beschleifen mittels der Einbettmasse 4 stoffschlüssig miteinander verbundenen Halbleiterchips 1, die an ihren den Halbleiterchips 1 abgewandten Seiten frei liegenden oberen Ausgleichsplättchen 21, die Einbettmasse 4, sowie die Steuerelektrodenverschaltungsstruktur 70 sind Bestandteile eines Verbunds 6.
  • Das Beschleifen kann beispielsweise durch Bearbeiten (Schleifen, Polieren, Läppen, etc.) in einer konventionellen Waferschleifanlage erfolgen. Bei allen Ausgestaltungen, bei denen die oberen Ausgleichsplättchen 21 beschliffen werden, ist deren Dicken gegenüber ihren ursprünglichen Dicken d21' (siehe 1) geringfügig verringert, beispielsweise um etwa 0,1 mm. Die reduzierte Dicke kann aber immer noch beispielsweise wenigstens 0,4 mm betragen, wenigstens 0,9 mm, oder wenigstens 1,4 mm.
  • 17 zeigt eine Draufsicht auf die gesamte Anordnung gemäß 16 mit den in der gesamten Einbettmasse 4 (diese umfasst die Einbettmassen 4a und 4b) freiliegenden oberen Ausgleichsplättchen 21 und der von der gesamten Einbettmasse 4 verdeckten und deshalb gestrichelt dargestellten Steuerelektrodenverschaltungsstruktur 70.
  • Wie außerdem gezeigt ist, kann die Anschlussstelle 701 in die gesamte Einbettmasse 4 eingebettet sein. In diesem Fall kann die Einbettmasse 4 lokal geöffnet werden, um eine elektrische Kontaktierung der Anschlussstelle 701 zu ermöglichen. Beispielsweise kann dies wiederum mittels eines Laserstrahls, einer maskierten Ätzung, durch Eindrehen einer Anschlussstelle 701 kontaktierenden Anschlussschraube oder durch beliebige andere Kontaktierungsarten erfolgen. Alternativ dazu kann die Anschlussstelle 701 auch aus der Einbettmasse 4 herausragen.
  • Die 18 bis 20 zeigen eine Abwandlung des vorangehend erläuterten Verfahrens. Der einzige Unterschied besteht darin, dass keine Kontaktstücke 23 auf den Steuerelektroden 13 verwendet werden, so dass es die Steuerelektroden 13 selbst sind, die nach dem lokalen Öffnen der Einbettmasse 4a frei liegen und daher unmittelbar elektrisch kontaktiert werden können. Ansonsten entsprechen die 18 bis 20 gezeigten Schritte den 9, 10 bzw. 16. Die mittels der Einbettmasse 4 stoffschlüssig miteinander verbundenen Halbleiterchips 1, die an ihren den Halbleiterchips 1 abgewandten Seiten frei liegenden oberen Ausgleichsplättchen 21, die Einbettmasse 4, sowie die Steuerelektrodenverschaltungsstruktur 70 sind wiederum Bestandteile eines Verbunds 6.
  • Wie weiterhin in 21 dargestellt ist, kann eine Steuerelektrodenverschaltungsstruktur 70 ein oder mehrere vorgefertigte Elemente aufweisen, beispielsweise eine oder mehrere vorgefertigte Leiterplatten 76, von denen jede einen dielektrischen Isolationsträger 74 und eine Leiterplattenmetallisierung 71 besitzt.
  • Als dielektrischer Isolationsträger 74 können beispielsweise Keramiken wie Aluminiumoxid, Aluminiumnitrid oder andere Keramiken eingesetzt werden, aber auch nicht-keramische Materialien wie zum Beispiel Gläser oder FR4. Im Fall eines dielektrischen Isolationsträgers 74 aus Aluminiumoxid kann die Leiterplatte 76 als DCB-Substrat ausgebildet sein (DCB = „direct copper bonding“), bei dem die Leiterplattenmetallisierung 71 aus Kupfer besteht und mit dem Aluminiumoxid-Isolationsträger 74 unmittelbar verbunden ist. Der dielektrische Isolationsträger 74 (Keramik, Glas, Kunststoff) einer Leiterplatte 76 kann zweiseitig oder – wie dargestellt – nur einseitig metallisiert sein. Weitere Beispiele für ein vorgefertigtes Element sind: ein- oder beidseitig leitend metallisiertes Halbleitersubtrat; ein ein- oder beidseitig leitend metallisierter funktioneller Halbleiterchip; ein ein- oder beidseitig leitend metallisiertes Glassubtrat; ein ein- oder beidseitig leitend metallisiertes Keramiksubtrat.
  • Die Steuerelektrodenverschaltungsstruktur 70 mit der/den vorgefertigte(n) Leiterplatte(n) 76 kann wiederum vollständig in dem Freiraum 211 angeordnet werden. Hierbei kann sich die Leiterplattenmetallisierung 71 jeweils auf der den Halbleiterchips 1 abgewandten Seite des Isolationsträgers 74 befinden, so dass die Leiterplattenmetallisierung 71 von oben frei zugänglich ist. Die Leiterplatte 76 kann optional mittels eines elektrisch leitenden oder eines elektrisch isolierenden Klebers 75 an der Einbettmasse 4a und/oder den Halbleiterchips 1 fixiert werden.
  • Wie weiterhin in 22 gezeigt ist, können Bonddrähte 72 eingesetzt werden, die jeweils an einer ersten Bondstelle unmittelbar an die frei liegenden Steuerelektroden 13 oder, soweit Kontaktstücke 32 verwendet werden (nicht dargestellt), unmittelbar an die frei liegenden Kontaktstücke 23 gebondet werden, und an einer zweiten Bondstelle unmittelbar an die oder eine der Leiterplattenmetallisierungen 71. Generell bilden auch die Bonddrähte 72 Bestandteile der Steuerelektrodenverschaltungsstruktur 70.
  • Wie weiterhin in 23 dargestellt ist, kann im Ergebnis auch eine solche Steuerelektrodenverschaltungsstruktur 70 in eine weitere Einbettmasse 4b eingebettet und die Anordnung danach beschliffen werden, so dass die oberen Ausgleichsplättchen 21 an ihren den zugehörigen Halbleiterchips 1 abgewandten Seiten frei liegen und elektrisch kontaktiert werden können. Die mittels der Einbettmasse 4 stoffschlüssig miteinander verbundenen Halbleiterchips 1, die an ihren den Halbleiterchips 1 abgewandten Seiten frei liegenden oberen Ausgleichsplättchen 21, die Einbettmasse 4, sowie die Steuerelektrodenverschaltungsstruktur 70 sind wiederum Bestandteile eines Verbunds 6.
  • Eine Abwandlung des anhand der 21 bis 23 erläuterten Beispiels ist in den 24 und 25 dargestellt. Abweichend von dem Beispiel der 21 bis 23 erfolgt die Montage der Steuerelektrodenverschaltungsstruktur 70 in dem Freiraum 211, bevor die Halbleiterchips 1 mittels einer Einbettmasse 4a und/oder 4b stoffschlüssig miteinander verbunden werden. Die Steuerelektrodenverschaltungsstruktur 70 wird demgemäß mittels des Klebers 75 auf die Halbleiterchips 1 aufgeklebt (24). Erst danach wird diese Anordnung mit einer Einbettmasse 4a (diese kann die gesamte Einbettmasse 4 bilden) versehen, die die Halbleiterchips 1 nach dem Aushärten stoffschlüssig verbindet und die außerdem die Steuerelektrodenverschaltungsstruktur 70 umschließt, so dass die Steuerelektrodenverschaltungsstruktur 70 in die Einbettmasse 4a bzw. 4 eingebettet ist. Nach dem Einbetten kann die Anordnung wieder beschliffen werden, so dass die oberen Ausgleichsplättchen 21 an ihren den zugehörigen Halbleiterchips 1 abgewandten Seiten frei liegen und elektrisch kontaktiert werden können. Auch hier sind die mittels der Einbettmasse 4 stoffschlüssig miteinander verbundenen Halbleiterchips 1, die an ihren den Halbleiterchips 1 abgewandten Seiten frei liegenden oberen Ausgleichsplättchen 21, die Einbettmasse 4, sowie die Steuerelektrodenverschaltungsstruktur 70 Bestandteile eines Verbunds 6.
  • Wie anhand der mit 24 korrespondierenden Draufsicht gemäß 26 zu erkennen ist, kann eine Steuerelektrodenverschaltungsstruktur 70 zwei oder mehr Leiterplatten mit jeweils einem dielektrischen Isolationsträger 74 und einer Leiterplattenmetallisierung 71 aufweisen. Bonddrähte 72 können dann nachfolgend jeweils an einen der Steueranschlüsse 13 und an eine der Leiterplattenmetallisierungen 71 gebondet werden.
  • Optional können weitere Bonddrähte 72 dazu verwendet werden, Leiterplattenmetallisierungen 71 unterschiedlicher Leiterplatten elektrisch miteinander zu verbinden. Außerdem kann die Leiterplattenmetallisierung 71 einer der Leiterplatten als Anschlussstelle 701 verwendet werden.
  • Eine Abwandlung hiervon ist in den 28 und 29 dargestellt. Hier weist die Steuerelektrodenverschaltungsstruktur 70 lediglich eine einzige Leiterplatte mit einem dielektrischen Isolationsträger 74 und einer Leiterplattenmetallisierung 71 auf. 28 zeigt die Anordnung nach dem Aufkleben der Leiterplatte 76. Danach werden Bonddrähte 72 jeweils an einen der Steueranschlüsse 13 und an die Leiterplattenmetallisierungen 71 gebondet, was im Ergebnis in 29 gezeigt ist.
  • Wie bei den anderen Varianten auch kann die Anordnung bei den Beispielen gemäß den 24 bis 27 bzw. den Beispielen gemäß den 28 und 29 nach dem elektrischen Verbinden der Steuerelektroden 13 mittels der Steuerelektrodenverschaltungsstruktur 70 mit einer Einbettmasse 4 versehen werden, die die Halbleiterchips 1 stoffschlüssig miteinander verbindet.
  • Alternativ ist es auch möglich, die Halbleiterchips 1 bereits vor dem elektrischen Verbinden der Steuerelektroden 13 mittels der Steuerelektrodenverschaltungsstruktur 70 mit einer Einbettmasse 4a, die die Halbleiterchips 1 stoffschlüssig miteinander verbindet, und danach mit einer weiteren Einbettmasse 4b, die auch die Steuerelektrodenverschaltungsstruktur 70 umschließt und einbettet, zu versehen.
  • Entsprechendes gilt auch für eine weitere, anhand der 30 und 31 gezeigten Abwandlung, bei der die Leiterplatte(n) 76 zwischen benachbarten Halbleiterchips 1 in dem Freiraum 211 angeordnet ist/sind. Wie gezeigt kann/können die Leiterplatte(n) 76 optional unmittelbar mittels eines elektrisch leitenden oder elektrisch isolierenden Klebers 75 auf das untere Ausgleichsplättchen 22 geklebt sein. Im Übrigen kann die elektrische Verschaltung der Bonddrähte 72 wie bereits anhand der 22 bis 29 erläutert erfolgen. Die gesamte Steuerelektrodenverschaltungsstruktur 70 und damit auch die Bonddrähte 72 können wiederum vollständig in dem Freiraum 211 angeordnet und in die Einbettmasse 4 eingebettet sein.
  • Nach dem elektrischen Verbinden der Steuerelektroden 13 kann die Anordnung mit einer Einbettmasse 4a (diese kann die gesamte Einbettmasse 4 bilden, oder nur einen Teil hiervon) versehen werden, die die Halbleiterchips 1 nach dem Aushärten stoffschlüssig verbindet und die außerdem die Steuerelektrodenverschaltungsstruktur 70 umschließt, so dass die Steuerelektrodenverschaltungsstruktur 70 in die Einbettmasse 4a bzw. 4 eingebettet ist. Nach dem Einbetten kann die Anordnung wiederum beschliffen werden, so dass die oberen Ausgleichsplättchen 21 an ihren den zugehörigen Halbleiterchips 1 abgewandten Seiten frei liegen und elektrisch kontaktiert werden können, was im Ergebnis in 31 gezeigt ist. Die mittels der Einbettmasse 4 stoffschlüssig miteinander verbundenen Halbleiterchips 1, die an ihren den Halbleiterchips 1 abgewandten Seiten frei liegenden oberen Ausgleichsplättchen 21, die Einbettmasse 4, sowie die Steuerelektrodenverschaltungsstruktur 70 sind Bestandteile eines Verbunds 6.
  • In Bezug auf die 23, 25 und 31 wird darauf hingewiesen, dass dort die Darstellung der Bonddrähte 32 insoweit vereinfacht ist, als sie – abgesehen von ihrem Querschnitt – eigentlich von der Einbettmasse 4 verdeckt sein müssten. Gleichwohl wurde diese Darstellung gewählt, um die mittels der Bonddrähte 32 realisierten elektrischen Verbindungen besser zu veranschaulichen.
  • Wie vorangehend erläutert wurde, können bei der Verwendung von Bonddrähten 72 Bondstützpunktelemente eingesetzt werden, die bei den gezeigten Beispielen als Leiterplatten 76 ausgebildet waren. Anstelle von oder zusätzlich zu Leiterplatten 76 kann ein Bondstützpunktelement als Bestandteil einer Steuerelektrodenverschaltungsstruktur 70 jedoch auch einen beliebigen anderen Aufbau aufweisen, solange wenigstens zwei Bonddrähte 72 an jeweils wenigstens einer Bondstelle an das Bondstützpunktelement gebondet werden können. Beispielsweise kann ein Bondstützpunktelement als vorgefertigtes Metallplättchen ausgebildet sein.
  • Ebenso ist es möglich, einen oder mehrere funktonale Chips als Bondstützpunktelemente einzusetzen. Solche funktionalen Chips können beispielsweise Dioden und/oder ohmsche Widerstände enthalten, die in den Signalpfad zur Ansteuerung der Steuerelektroden 13 integriert und dadurch den Steuerelektroden 13 vorgeschaltet werden. Möglich ist auch die Verwendung von elektrischen Widerstandsbauelementen, die z.B. als (beispielsweise auf einem HTTC-Substrat ausgebildete; HTTC = High Temperature Cofired Ceramics) Chipwiderstand oder als SMD-Widerstand oder als pasten-gedruckter Widerstand ausgebildet sind. Des Weiteren können beliebige SMD-Bauelemente eingesetzt werden, z.B. ohmsche SMD-Widerstände, SMD-Dioden, oder allgemein aktive und/oder passive SMD-Bauelemente.
  • Speziell die Verwendung von einem oder mehreren elektrischen Widerstandsbauelementen ermöglicht es, den einzelnen Steuerelektroden, soweit dies erforderlich oder gewünscht ist, Vorwiderstände (zum Beispiel Gate-Vorwiderstände) vorzuschalten, um das Schaltverhalten zu der in den Halbleiterchips 1 integrierten Halbleiterbauelemente an Anforderungen anzupassen, die zum Beispiel durch eine bestimmte Applikation gegeben sein können.
  • Bondstützpunktelemente können ergänzend auch genutzt werden, um sicherzustellen, dass ein elektrisches Ansteuersignal, das sämtlichen Steuerelektroden 13 zugeführt wird, die Steuerelektroden 13 auch simultan und mit derselben Signalstärke (z.B. demselben Spannungspegel) erreicht, was durch eine entsprechende Auslegung der Steuerelektrodenverschaltungsstruktur 70 geschehen kann.
  • Die Verwendung von Bonddrähten 72 zusammen mit einem oder mehreren Bondstützpunktelementen besitzt den Vorteil, dass jede Steuerelektrode 13 oder ein auf dieses aufgebrachtes Kontaktstück 32 unmittelbar mittels eines Bonddrahts 72 angeschlossen werden kann. Die Verwendung von Bonddrähten 72 ist wesentlich einfacher und im Ergebnis zuverlässiger, als wenn beispielsweise ein vorgefertigtes strukturiertes Blech jeweils mittels einer gesinterten Verbindung mit sämtlichen Steuerelektroden 13 bzw. Kontaktstücken 23 verbunden wird.
  • Unter Verwendung eines Verbunds 6 mit zwei oder mehr (optional identischen) Halbleiterchips 1, bei dem die den Halbleiterchips 1 abgewandten Seiten der oberen Ausgleichsplättchen 21 frei liegen, lässt sich nun eine Halbleiteranordnung herstellen, wie sie im Ergebnis in 33 gezeigt ist. 32 zeigt eine Explosionsdarstellung der fertigen Halbleiteranordnung gemäß 33. Wie aus den 32 und 33 hervorgeht, umfasst die auch als „Press-Pack-Zelle“ bezeichnete Halbleiteranordnung ein Gehäuse mit einer elektrisch leitenden oberen Kontaktplatte 41, einer elektrisch leitenden unteren Kontaktplatte 42, sowie einem dielektrischen Abstandsring 50. Der Verbund 6 ist zwischen der oberen Kontaktplatte 41 und der unteren Kontaktplatte 42 angeordnet. Die obere Kontaktplatte 41 dient dazu, von einer jeden der Chipbaugruppen 2 das der oberen Kontaktplatte 41 zugewandte obere Ausgleichsplättchen 21 elektrisch und mechanisch zu kontaktieren. Entsprechend dient die untere Kontaktplatte 42 dazu, das untere Ausgleichsplättchen 22 elektrisch und mechanisch zu kontaktieren. Dabei kann es sich bei der elektrischen Kontaktierung jeweils eine reine Druckkontaktierung handeln, die zumindest dann entsteht, wenn die Kontaktplatten 41 und 42 durch eine hinreichend große äußere Anpresskraft gegeneinander gepresst werden.
  • Als Materialen für das obere Kontaktstück 41 und/oder das untere Kontaktstück 42 eignen sich beispielsweise Kupfer oder eine Kupferlegierung. Optional können das obere Kontaktstück 41 und/oder das untere Kontaktstück 42 mit einer dünnen Nickelschicht versehen sein. Grundsätzlich können jedoch auch beliebige andere elektrisch leitende Materialien, insbesondere Metalle oder Metalllegierungen, verwendet werden, beispielsweise Aluminium oder eine Aluminiumlegierung oder eine Kupferlegierung.
  • Der Abstandsring 50, der zwischen den Kontaktplatten 41 und 42 angeordnet ist und der den Verbund 5 ringförmig umgibt, besteht aus einem dielektrischen Material, beispielsweise aus Keramik, um die Kontaktplatten 41 und 42 elektrisch voneinander zu isolieren. Wie auch bei allen anderen Ausgestaltungen der Erfindung kann der Abstandsring 50 sowohl mit der oberen Kontaktplatte 41 als auch mit der unteren Kontaktplatte 42 stoffschlüssig, beispielsweise durch Löten, Kleben oder Sintern, verbunden sein.
  • Wie in den 32 und 33 weiterhin gezeigt ist, kann auf einen Verbund 6, bei dem die den Halbleiterchips 1 abgewandten Seiten der oberen Ausgleichsplättchen 21 frei liegen, optional eine dünne, elektrisch leitende Verbindungsschicht 80 aufgebracht werden, die die oberen Ausgleichsplättchen 21 elektrisch leitend miteinander verbindet. Die Verbindungsschicht 80 kann beispielsweise in Dünnschichttechnik ausgeführt sein, indem sie mittels eines Abscheideverfahrens, beispielsweise PVD (= Physical Vapor Depsition, z. B. Sputtern), CVD (= Chemical Vapor Deposition) oder Galvanisieren, auf dem Verbund 6 abgeschieden wird. Die Verbindungsschicht 80 kann beispielsweise Ruthenium aufweisen oder aus Ruthenium bestehen, und/oder sie kann z. B. Aluminium aufweisen oder aus Aluminium bestehen. Die Verbindungsschicht 80 erfüllt außerdem bei der erläuterten Druckkontaktierung die Funktion eines Gleitmediums, um die bei der Druckkontaktierung typischerweise entstehenden mechanischen Spannungen zu verringern und damit in dem Verbund 6 eine Rissbildung zu vermeiden.
  • Bei dem Beispiel gemäß 33 kann die obere Kontaktplatte 41 mit der Verbindungsschicht 80 einen reinen elektrischen Druckkontakt ausbilden, wenn die Kontaktplatten 41 und 42 mit einer hinreichenden Anpresskraft gegeneinandergepresst werden.
  • 34 zeigt eine Abwandlung der Anordnung gemäß den 33 und 34 anhand eines vergrößerten Abschnitts lediglich beispielhaft anhand des in 16 dargestellten Verbunds 6 nach dessen Einbau in ein Gehäuse, das obere und untere Kontaktplatten 41 und 42 und einen dielektrischen Abstandsring 50 wie oben erläutert aufweist. Für jeden der Halbleiterchips 1 weist die obere Kontaktplatte 41 auf ihrer dem Verbund 6 zugewandten Seite einen eigenen Kontaktvorsprung 411 auf, der eines der oberen Ausgleichsplättchen 21 an dessen dem betreffenden Halbleiterchip 1 abgewandter Seite druckkontaktiert, wenn die Kontaktplatten 41 und 42 mit einer hinreichenden Anpresskraft gegeneinandergepresst werden. Derartige Kontaktvorsprünge 411 aufweisende Kontaktplatten 41 können insbesondere bei allen Verbünden 6 eingesetzt werden, bei denen die oberen Ausgleichsplättchen 21 frei zugänglich sind, wenn sie also nicht oder nicht vollständig von einer Verbindungsschicht 80 überdeckt sind. Allerdings ist es auch möglich, eine Kontaktvorsprünge 411 aufweisende Kontaktplatte 41 in Verbindung mit einem Verbund 6 einzusetzen, bei dem eine die oberen Ausgleichsplättchen 21 verbindende Verbindungsschicht 80 die oberen Ausgleichsplättchen 21 überdeckt. In solchen Fällen wird zwischen der Verbindungsschicht 80 und einem jeden der Kontaktvorsprünge ein (reiner) Druckkontakt ausgebildet, wenn die Kontaktplatten 41 und 42 mit einer hinreichenden Anpresskraft gegeneinandergepresst werden.
  • Wie anhand der vorangehend erläuterten Ausführungsbeispiele gezeigt wurde, kann eine Steuerelektrodenverschaltungsstruktur 70 in die Einbettmasse 4 eingebettet und in dieser vergraben sein. Hierbei kann die Steuerelektrodenverschaltungsstruktur 70 auf ihrer den Halbleiterchips 1 abgewandten Seite von einem Abschnitt der Einbettmasse 4 überdeckt sein.
  • Vorangehend wurde anhand verschiedener Beispielen erläutert, wie ein Chipverbund aufgebaut sein bzw. hergestellt werden kann, bei dem mehrere Halbleiterchips 1 mittels einer Einbettmasse 4 stoffschlüssig miteinander verbunden sind. Die Halbleiterchips 1 können beispielsweise jeweils ein steuerbares Halbleiterbauelement enthalten, bei dem zwischen der ersten Hauptelektrode 11 und der zweiten Hauptelektrode 12 eine elektrische Laststrecke ausgebildet ist und bei dem ein elektrischer Strom durch die elektrische Laststrecke gesteuert, eingeschaltet oder ausgeschaltet werden kann, indem ein Steuersignal (z.B. ein elektrisches Ansteuerpotential) an die Steuerelektrode 13 angelegt wird. Auf diese Weise können die parallel geschalteten Halbleiterchips 1 bzw. die darin enthaltenen, parallel geschalteten Halbleiterbauelemente synchron und phasengleich geschaltet werden. Prinzipiell können sämtliche Halbleiterchips 1 identisch aufgebaut sein, es können aber auch verschieden aufgebaute Halbleiterchips 1 verwendet werden.
  • Geeignete steuerbare Halbleiterbauelemente sind z.B. Feldeffekt-Transistoren mit elektrisch isoliertem Gate, beispielsweise MOSFETs (MOSFET = Metal Oxid Semiconductor Field Effect Transistor; Metalloxid-Halbleiter-Feldeffekttransistor) oder IGBTs (IBGT = Insulated Gate Bipolar Transistor; Bipolartransistor mit isoliertem Gate. In diesen Fällen stellen die Gate-Elektroden die Steuerelektroden 13 dar. Im Fall von MOSFETs stellen die Source-Elektroden die ersten Hauptelektroden 11 dar und die Drain-Elektroden die zweiten Hauptelektroden 12, und im Fall von IGBTs stellen die Emitter-Elektroden die ersten Hauptelektroden 11 dar und die Kollektor-Elektroden die zweiten Hauptelektroden 12.
  • Wie weiter in 35 gezeigt ist, kann eine Press-Pack-Zelle mit einem Verbund 6, wie er vorangehend erläutert wurde, derart zwischen einem elektrisch leitenden oberen Druckkontaktstück 81 und einem elektrisch leitenden unteren Druckkontaktstück 82 eingespannt werden, dass zwischen dem oberen Druckkontaktstück 81 und der oberen Kontaktplatte 41 sowie zwischen dem unteren Druckkontaktstück 82 und der unteren Kontaktplatte 42 jeweils eine elektrische Druckkontaktverbindung besteht.
  • Bei den Druckkontaktverbindungen kann es sich optional um reine Druckkontaktverbindungen handeln. Die fertige Druckkontaktanordnung 8 mit der Press-Pack-Zelle, dem oberen Druckkontaktstück 81 und dem unteren Druckkontaktstück 82 kann dann elektrisch verschaltet werden. Beispielsweise kann die Druckkontaktanordnung 8 in Reihe mit einer ohmschen und/oder induktiven Last 500 (z.B. einen Elektromotor) zwischen ein positives Versorgungspotential V+ und ein negatives Versorgungspotential V– geschaltet werden.

Claims (19)

  1. Verfahren zur Herstellung eines Chipverbunds, das aufweist: Herstellen von zwei oder mehr Chipbaugruppen (2) jeweils durch stoffschlüssiges und elektrisch leitendes Verbinden eines elektrisch leitenden ersten Ausgleichsplättchens (21) mit einer ersten Hauptelektrode (11) eines Halbleiterchips (1); Anordnen einer Steuerelektrodenverschaltungsstruktur (70) in einem Freiraum (211) zwischen den Chipbaugruppen (2); Herstellen elektrisch leitendender Verbindungen zwischen der Steuerelektrodenverschaltungsstruktur (70) und Steuerelektroden (13) der Halbleiterchips (1) der einzelnen Chipbaugruppen (2); Stoffschlüssiges Verbinden der Chipbaugruppen (2) mittels einer dielektrischen Einbettmasse (4).
  2. Verfahren nach Anspruch 1, bei dem die Halbleiterchips (1) mittels eines ersten Teils (4a) der Einbettmasse (4) stoffschlüssig miteinander verbunden werden, so dass der erste Teil (4a) die Steuerelektroden (13) überdeckt; im ersten Teil (4a) jeweils im Bereich der Steuerelektroden (13) eine Öffnung erzeugt wird, so dass die Steuerelektroden (13) in der jeweiligen Öffnung frei liegen; und die Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) durch die Öffnungen hindurch elektrisch leitend miteinander verbunden werden.
  3. Verfahren nach Anspruch 2, bei dem die Steuerelektrodenverschaltungsstruktur (70) mittels eines elektrisch leitenden Klebers (75) elektrisch leitend mit den Steuerelektroden (13) verbunden wird.
  4. Verfahren nach Anspruch 2 oder 3, bei dem der erste Teil (4a) zum Öffnen mittels zumindest einem von Folgendem lokal entfernt wird: einem Laserstrahl (401); einem Ätzmittel (402).
  5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem die Steuerelektroden (13) unmittelbar nach dem Öffnen der ersten Teil (4a) freigelegt werden; oder bei einem jeden der Halbleiterchips (1) dessen Steuerelektrode (13) an ihrer dem Halbleiterkörper (10) dieses Halbleiterchips (1) abgewandten Seite stoffschlüssig sowie elektrisch leitend mit einem elektrisch leitenden Kontaktstück (23) verbunden wird, wobei die Kontaktstücke (23) unmittelbar nach dem Öffnen des ersten Teils (4a) frei liegen.
  6. Verfahren nach einem der Ansprüche 2 bis 5, bei dem der erste Teil (4a) ein Imid oder eine Moldmasse ist.
  7. Verfahren nach einem der Ansprüche 2 bis 6, bei dem die Steuerelektrodenverschaltungsstruktur (70), nachdem die Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) elektrisch leitend miteinander verbunden wurden, in einen zweite Teil (4b) der Einbettmasse (4) eingebettet und dabei von dem zweiten Teil (4b) überdeckt wird.
  8. Verfahren nach einem der Ansprüche 2 bis 7, bei dem der zweite Teil (4b) eine Moldmasse ist.
  9. Verfahren nach Anspruch 1, bei dem die Steuerelektrodenverschaltungsstruktur (70) mehrere Bonddrähte (72) und ein oder mehr Bondstützpunktelemente (76) aufweist, wobei mindestens ein Bondstützpunktelement (76) in dem Freiraum (211) zwischen den Chipbaugruppen (2) angeordnet wird; und jede der Steuerelektroden (13) mittels eines der Bonddrähte (72) elektrisch leitend mit einem Bondstützpunktelement (76) verbunden wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Steuerelektrodenverschaltungsstruktur (70) einen ersten Bonddraht (72), einen zweiten Bonddraht (72) und ein Bondstützpunktelement (76) aufweist, der erste Bonddraht (72), das Bondstützpunktelement (76) und der zweite Bonddraht (72) zwischen einer ersten der Steuerelektroden (13) und einer zweiten der Steuerelektroden (13) elektrisch in Reihe geschaltet sind und die erste und zweite der Steuerelektroden (13) elektrisch leitend miteinander verbinden; der erste Bonddraht (72) und der zweite Bonddraht (72) jeweils unmittelbar an das Bondstützpunktelement (76) gebondet werden.
  11. Verfahren nach Anspruch 10, bei dem der erste Bonddraht (72) unmittelbar an die erste der Steuerelektroden (13) oder unmittelbar an ein erstes Kontaktstück (23) gebondet wird, das auf der dem zugehörigen Halbleiterkörper (10) abgewandten Seite der ersten der Steuerelektroden (13) angeordnet und elektrisch leitend mit dieser Seite verbunden ist; und der zweite Bonddraht (72) unmittelbar an die zweite der Steuerelektroden (13) oder unmittelbar an ein zweites Kontaktstück (23) gebondet wird, das auf der dem zugehörigen Halbleiterkörper (10) abgewandten Seite der zweiten der Steuerelektroden (13) angeordnet und elektrisch leitend mit dieser Seite verbunden ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem das elektrische Verbinden der Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) erfolgt bevor die Halbleiterchips (1) mittels der dielektrischen Einbettmasse (4) stoffschlüssig miteinander verbunden werden.
  13. Verfahren nach einem der Ansprüche 9 bis 11, bei dem das elektrische Verbinden der Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) erfolgt nachdem die Halbleiterchips (1) durch die dielektrische Einbettmasse (4) stoffschlüssig miteinander verbunden wurden.
  14. Verfahren nach Anspruch 13, bei dem die Steuerelektroden (13), nachdem die Halbleiterchips (1) mittels der Einbettmasse (4) stoffschlüssig miteinander verbunden wurden, von der Einbettmasse (4) abgedeckt werden; in der Einbettmasse (4), bevor die Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) elektrisch verbunden werden, jeweils im Bereich der Steuerelektroden (13) eine Öffnung erzeugt wird, so dass die Steuerelektroden (13) in der jeweiligen Öffnung frei liegen; und die Steuerelektroden (13) mittels der Steuerelektrodenverschaltungsstruktur (70) durch die Öffnungen hindurch elektrisch leitend verbunden werden.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein jedes der ersten Ausgleichsplättchen (21) bei einer Temperatur von 20°C einen linearen thermischen Ausdehnungskoeffizienten von weniger als 11 ppm/K oder von weniger als 7 ppm/K aufweist.
  16. Verfahren nach einem der vorangehenden Ansprüche, bei dem jeder der Halbleiterchips (1) eine zweite Hauptelektrode (12) aufweist, an der er mit einem elektrisch leitenden zweiten Ausgleichsplättchen (22) stoffschlüssig und elektrisch leitend verbunden wird.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein jedes der ersten Ausgleichsplättchen (21) bei einer Temperatur von 20°C einen linearen thermischen Ausdehnungskoeffizienten von weniger als 11 ppm/K oder von weniger als 7 ppm/K aufweist.
  18. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Steuerelektrodenverschaltungsstruktur (70) ein Element (76) aufweist, das zunächst vorgefertigt und danach in dem Freiraum (211) angeordnet und nachfolgend mit zumindest einer Steuerelektrode (13) elektrisch leitend verbunden wird.
  19. Verfahren nach Anspruch 18, bei dem das vorgefertigte Element ausgebildet wird als Metallblech; oder Leiterplatte; oder ein- oder beidseitig leitend metallisiertes Halbleitersubtrat; oder ein- oder beidseitig leitend metallisierter funktioneller Halbleiterchip; oder ein- oder beidseitig leitend metallisiertes Glassubtrat; oder ein- oder beidseitig leitend metallisiertes Keramiksubtrat.
DE102016104844.5A 2016-03-16 2016-03-16 Verfahren zur Herstellung eines Chipverbunds Active DE102016104844B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016104844.5A DE102016104844B4 (de) 2016-03-16 2016-03-16 Verfahren zur Herstellung eines Chipverbunds
US15/459,151 US10014275B2 (en) 2016-03-16 2017-03-15 Method for producing a chip assemblage
CN201710156264.XA CN107204300A (zh) 2016-03-16 2017-03-16 用于制造芯片复合结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016104844.5A DE102016104844B4 (de) 2016-03-16 2016-03-16 Verfahren zur Herstellung eines Chipverbunds

Publications (2)

Publication Number Publication Date
DE102016104844A1 true DE102016104844A1 (de) 2017-09-21
DE102016104844B4 DE102016104844B4 (de) 2022-08-04

Family

ID=59751520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016104844.5A Active DE102016104844B4 (de) 2016-03-16 2016-03-16 Verfahren zur Herstellung eines Chipverbunds

Country Status (3)

Country Link
US (1) US10014275B2 (de)
CN (1) CN107204300A (de)
DE (1) DE102016104844B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016117003A1 (de) * 2016-09-09 2018-03-15 Eaton Industries (Austria) Gmbh Schutzschaltgerät
US10622509B2 (en) * 2017-12-18 2020-04-14 Ingentec Corporation Vertical type light emitting diode die and method for fabricating the same
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
WO2020110170A1 (ja) 2018-11-26 2020-06-04 三菱電機株式会社 半導体パッケージ、その製造方法、及び、半導体装置
CN109727948B (zh) * 2018-12-24 2021-03-02 宁波飞芯电子科技有限公司 一种封装结构以及芯片安装单元
US11605608B2 (en) * 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
US11984424B2 (en) 2020-02-04 2024-05-14 Semiconductor Components Industries, Llc Semiconductor packages using package in package systems and related methods
US11798924B2 (en) 2020-06-16 2023-10-24 Infineon Technologies Ag Batch soldering of different elements in power module
CN118156222A (zh) * 2024-05-13 2024-06-07 日月新半导体(威海)有限公司 一种半导体芯片的封装模块及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2722879A1 (de) * 2011-06-16 2014-04-23 Fuji Electric Co., Ltd. Halbleitereinheit und halbleitervorrichtung damit
DE102013217801A1 (de) * 2013-09-05 2015-03-05 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102013217802B4 (de) * 2013-09-05 2020-01-09 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2722879A1 (de) * 2011-06-16 2014-04-23 Fuji Electric Co., Ltd. Halbleitereinheit und halbleitervorrichtung damit
DE102013217801A1 (de) * 2013-09-05 2015-03-05 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Also Published As

Publication number Publication date
DE102016104844B4 (de) 2022-08-04
US20170271298A1 (en) 2017-09-21
US10014275B2 (en) 2018-07-03
CN107204300A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102012213407A1 (de) Halbleiteranordnung
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
EP0221399A2 (de) Leistungshalbleitermodul
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE102014116082A1 (de) Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102011078806B4 (de) Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0025070000

Ipc: H01L0023480000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0021600000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative