DE102016102152B4 - Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften - Google Patents

Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften Download PDF

Info

Publication number
DE102016102152B4
DE102016102152B4 DE102016102152.0A DE102016102152A DE102016102152B4 DE 102016102152 B4 DE102016102152 B4 DE 102016102152B4 DE 102016102152 A DE102016102152 A DE 102016102152A DE 102016102152 B4 DE102016102152 B4 DE 102016102152B4
Authority
DE
Germany
Prior art keywords
substrate
adapter
adhesive
molding compound
adhesive adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016102152.0A
Other languages
English (en)
Other versions
DE102016102152A1 (de
Inventor
Sebastian Beer
Helmut Wietschorke
Jochen Dangelmaier
Horst Theuss
Bernhard Knott
Thomas Mueller
Andreas Allmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016102152A1 publication Critical patent/DE102016102152A1/de
Application granted granted Critical
Publication of DE102016102152B4 publication Critical patent/DE102016102152B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/147—Details about the mounting of the sensor to support or covering means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/0061—Electrical connection means
    • G01L19/0084—Electrical connection means to the outside of the housing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/148—Details about the circuit board integration, e.g. integrated with the diaphragm surface or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Measuring Fluid Pressure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

Form-Halbleitergehäuse, aufweisend:ein Substrat, das entgegengesetzte erste und zweite Hauptoberflächen aufweist;einen Halbleiternacktchip, der an der ersten Hauptoberfläche des Substrats angebracht ist;ein Haftanpassstück, das an der zweiten Hauptoberfläche des Substrats angebracht ist; undeine Formmasse, die den Halbleiternacktchip, das Haftanpassstück und zumindest einen Teil des Substrats einkapselt,wobei das Haftanpassstück dazu ausgelegt ist, Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats oder Halbleiternacktchips, an dem das Haftanpassstück angebracht ist, derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat oder Halbleiternacktchip, an dem das Haftanpassstück angebracht ist,wobei das Haftanpassstück ein Oberflächenmerkmal aufweist, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt,wobei das Oberflächenmerkmal Rillen oder Vertiefungen oder einzelne oder mehrere Löcher oder Einschnitte in der Oberfläche des Haftanpassstücks aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft Form-Halbleitergehäuse und insbesondere Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften.
  • HINTERGRUND
  • Form-Halbleitergehäuse (engl. molded semiconductor packages) umfassen einen oder mehrere Halbleiternacktchips (oder Chips, engl. dies), die auf einem Substrat angebracht sind und durch eine Formmasse (oder Vergussmasse, engl. mold compound) eingekapselt sind. Delamination zwischen der Formmasse und einem Nacktchip und/oder zwischen der Formmasse und dem Substrat ermöglicht es, dass Feuchtigkeit und Verunreinigungen in das Gehäuse eindringen. Delamination ist ein besonders vordringliches Problem bei Form-Halbleitergehäusen wie etwa Sensorgehäusen, die einen offenen Durchlass aufweisen, um eine Art von Verbindung mit Luft zu erlauben. Beispielsweise wandelt ein Drucksensorwandler einen Druck der Luft, die in den Durchlass einströmt, in ein elektrisches Signal zur Analyse um. Die Formmasse löst sich vom Substrat viel eher entlang der Grenzfläche mit dem offenen Durchlass. Um zu verhindern, dass Delamination auftritt und Feuchtigkeit und Verunreinigungen in das Gehäuse eindringen, sollte die Haftung zwischen der Formmasse und dem Gehäusesubstrat erhöht werden, insbesondere entlang der Grenzfläche mit jeglichen offenen Durchlässen. Haftung ist die Tendenz verschiedener Partikel oder Oberflächen, aneinander zu kleben. Haftung wird in Form-Halbleitergehäusen typischerweise erhöht, indem das Substrat z.B. mit einem Haftverstärker vorbehandelt wird oder Oberflächenaufrauung vorgenommen wird oder indem der Formmasse Substanzen zugegeben werden, die die Haftung erhöhen. Solche Ansätze erhöhen die Kosten und verringern das Delaminationsrisiko möglicherweise nicht ausreichend über das gesamte Betriebsfenster (Druck, Temperatur), für das das Gehäuse ausgelegt ist. Die US 2006 / 0 086 188 A1 offenbart ein Form-Halbleitergehäuse mit einem Substrat, wobei an einer ersten Seite des Substrats ein Halbleiterchip und an einer gegenüberliegenden Seite ein Haftanpassstück angeordnet ist. Der Halbleiterchip und das Haftanpassstück sind durch eine Formmasse des Form-Halbleitergehäuses eingekapselt. Weitere Form-Halbleitergehäuse sind offenbart in der US 2014 / 0 264 955 A1 , in der US 2007 / 0 052 070 A1 , in der US 2012 / 0 181 639 A1 und in der US 2011 / 0 121 469 A1 .
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform eines Form-Halbleitergehäuses umfasst das Form-Halbleitergehäuse ein Substrat, das entgegengesetzte erste und zweite Hauptoberflächen, einen an die erste Hauptoberfläche des Substrats angebrachten Halbleiternacktchip, ein an die zweite Hauptoberfläche des Substrats oder an eine dem Substrat abgewandte Oberfläche des Halbleiternacktchips angebrachtes Haftanpassstück und eine Formmasse aufweist, die den Halbleiternacktchip, das Haftanpassstück und zumindest einen Teil des Substrats einkapselt. Das Haftanpassstück ist konfiguriert, um Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats oder des Halbleiternacktchips, an den das Haftanpassstück angebracht ist, derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat oder Halbleiternacktchip, an dem das Haftanpassstück angebracht ist. Das Haftanpassstück weist auch ein Oberflächenmerkmal auf, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt.
  • Gemäß einer weiteren Ausführungsform eines Form-Halbleitergehäuses umfasst das Form-Halbleitergehäuse ein Substrat, das entgegengesetzte erste und zweite Hauptoberflächen, einen Drucksensor umfassend eine erste Seite mit einer Drucksensoranschlussöffnung, die der ersten Hauptoberfläche des Substrats zugewandt ist, eine der ersten Seite entgegengesetzte zweite Seite und elektrische Kontakte, und einen Logiknacktchip aufweist, der auf den Drucksensor gestapelt ist und eine an der zweiten Seite des Drucksensors angebrachte erste Seite und eine der ersten Seite entgegengesetzte zweite Seite mit elektrischen Kontakten umfasst. Der Logiknacktchip ist gegenüber den elektrischen Kontakten des Drucksensors seitlich versetzt und betriebsfähig, um Signale vom Drucksensor zu verarbeiten. Das Form-Halbleitergehäuse umfasst ferner ein an die zweite Hauptoberfläche des Substrats angebrachtes Haftanpassstück und eine Formmasse, die den Drucksensor, den Logiknacktchip und das Haftanpassstück einkapselt, wobei die Formmasse eine Öffnung aufweist, die einen offenen Durchlass zu der Drucksensoranschlussöffnung definiert. Das Haftanpassstück ist konfiguriert, um Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat. Das Haftanpassstück weist ein Oberflächenmerkmal auf, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Form-Halbleitergehäuses umfasst das Verfahren: das Bereitstellen eines Substrats, das entgegengesetzte erste und zweite Hauptoberflächen umfasst; das Anbringen eines Halbleiternacktchips an die erste Hauptoberfläche des Substrats; das Anbringen eines Haftanpassstücks an die zweite Hauptoberfläche des Substrats oder eine Oberfläche des Halbleiternacktchips, die dem Substrat abgewandt ist; das Einkapseln des Halbleiternacktchips, des Haftanpassstücks und zumindest eines Teils des Substrats in einer Formmasse, wobei das Haftanpassstück konfiguriert ist, um Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats oder des Halbleiternacktchips, an den das Haftanpassstück angebracht ist, derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat oder Halbleiternacktchip, an den das Haftanpassstück angebracht ist; und das Ausstatten des Haftanpassstücks mit einem Oberflächenmerkmal, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Elemente der Zeichnung sind nicht notwendigerweise maßstäblich im Verhältnis zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, außer wenn sie einander ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
    • 1 veranschaulicht eine Schnittdarstellung einer Ausführungsform eines Form-Halbleitergehäuses, das ein Haftanpassstück aufweist.
    • 2 veranschaulicht eine Schnittdarstellung einer weiteren Ausführungsform eines Form-Halbleitergehäuses, das ein Haftanpassstück aufweist.
    • 3 veranschaulicht eine Schnittdarstellung noch einer weiteren Ausführungsform eines Form-Halbleitergehäuses, das ein Haftanpassstück aufweist.
    • 4 veranschaulicht eine Schnittdarstellung noch einer weiteren Ausführungsform eines Form-Halbleitergehäuses, das ein Haftanpassstück aufweist.
    • 5 veranschaulicht eine Schnittdarstellung einer weiteren Ausführungsform eines Form-Halbleitergehäuses, das ein Haftanpassstück aufweist.
    • 6 bis 8 veranschaulichen verschiedene Oberflächenmerkmal-Ausführungsformen für das Haftanpassstück.
    • 9 veranschaulicht eine Schnittdarstellung einer Ausführungsform eines Form-Drucksensorgehäuses, das ein Haftanpassstück aufweist.
    • 10 veranschaulicht eine Ausführungsform eines Verfahrens zum Anbringen des Haftanpassstücks an ein Substrat eines Form-Halbleitergehäuses.
  • DETAILLIERTE BESCHREIBUNG
  • Gemäß hierin beschriebenen Ausführungsformen wird die Haftung an die Formmasse eines Form-Halbleitergehäuses unter Verwendung eines Haftanpassstücks, das an das Substrat oder den Halbleiternacktchip des Gehäuses angebracht ist, lokal erhöht. Das Haftanpassstück kann das gleiche Material oder ein zum Substrat verschiedenes Material umfassen, ist jedoch kein integrierter, fortlaufender Teil des Substrats oder Nacktchips. Vielmehr ist das Haftanpassstück ein einzelnes (zusätzliches) an das Substrat oder den Nacktchip angebrachtes Bauteil. Das Gehäuse kann mehr als ein Haftanpassstück umfassen, z.B. kann ein Haftanpassstück an der unteren Oberfläche des Substrats angebracht sein und ein zusätzliches Haftanpassstück kann an der Seite des Nacktchips, die dem Substrat abgewandt ist, angebracht sein. In jedem Fall ist das Haftanpassstück konfiguriert, um die Hafteigenschaften der Formmasse an die Hafteigenschaften des Gehäusebauteils anzupassen, an das dieses Haftanpassstück angebracht ist, und zwar derart, dass die Formmasse am Haftanpassstück stärker haftet als direkt an dem Bauteil, an dem das Haftanpassstück angebracht ist.
  • 1 veranschaulicht eine Schnittdarstellung einer Ausführungsform eines Form-Halbleitergehäuses 100, das ein Haftanpassstück 102 aufweist. Das Form-Halbleitergehäuse 100 umfasst auch ein Substrat 104, das entgegengesetzte erste und zweite Hauptoberflächen 106, 108 aufweist, und einen Halbleiternacktchip 110, der an der ersten Hauptoberfläche 106 des Substrats 104 angebracht ist. Jede Art von Substrat 104 und Halbleiternacktchip 110 kann verwendet werden. Beispielsweise kann der Halbleiternacktchip 110 ein aktiver Halbleiternacktchip sein, wie etwa ein Leistungstransistor oder Diodennacktchip, ein Logiknacktchip, ein Sensornacktchip, ein Prozessornacktchip etc., oder ein passiver Nacktchip wie etwa ein Kondensatornacktchip. Das Substrat 104 kann eine Leiterplatte wie etwa eine PCB (gedruckte Leiterplatte), eine flexible Leiterplatte etc., eine Folie, Keramik, Metallbasisplatte, ein Leiterrahmen (Leadframe) etc. sein. Mehr als ein Nacktchip 110 kann an dem Substrat 104 angebracht sein und mehr als ein Substrat 104 kann in dem Form-Halbleitergehäuse 100 enthalten sein.
  • Gemäß der in 1 veranschaulichten Ausführungsform ist das Haftanpassstück 102 an der dem Substrat 104 abgewandten Oberfläche 112 des Halbleiternacktchips 110 angebracht. Der Nacktchip 110 und das Haftanpassstück 102 können die gleichen oder unterschiedliche Materialien umfassen und können elektrisch nichtleitend oder leitfähig sein. Als solches kann das Verfahren zum Anbringen des Haftanpassstücks 102 an den Halbleiternacktchip 110 abhängig vom Gehäusetyp weitgehend variieren. Beispielsweise kann das Haftanpassstück 102 an den Halbleiternacktchip 110 durch Kleben, Schweißen, Hartlöten, Löten, Verschrauben, Nieten etc. angebracht werden. Das Haftanpassstück 102 kann aus Metall, Kunststoff, Si, Glas etc. hergestellt sein und kann eine Einzelschicht Material oder Mehrfachschichten der gleichen oder unterschiedlichen Materialien umfassen. Die äußere Form des Haftanpassstücks 102 kann abhängig von der Zusammensetzung und Platzierung des Haftanpassstücks 102 variieren. Beispielsweise kann das Haftanpassstück 102 flach sein, z.B. ein Stanzteil. In jedem Fall ist das Haftanpassstück 102 ein an dem Substrat 104 oder Nacktchip 110 angebrachtes einzelnes Bauteil. Das heißt, das Haftanpassstück 102 ist kein integrierter, fortlaufender Teil des Substrats 104 oder Nacktchips 110, sondern ist vielmehr ein zusätzlicher Teil/ein zusätzliches Bauteil des Form-Halbleitergehäuses 100.
  • Das Form-Halbleitergehäuse 100 umfasst auch eine Formmasse 114, wie etwa Silikon, Epoxid etc., die den Halbleiternacktchip 110, das Haftanpassstück 102 und zumindest einen Teil des Substrats 104 einkapselt. Zuleitungen (engl. leads) 116, die aus der Formmasse 114 hervorstehen können, stellen äußere elektrische Kontaktpunkte für das Gehäuse 100 bereit. In der Formmasse 114 eingekapselte elektrische Leiter 118 wie etwa Bonddrähte, Bänder, Metallklemmen (oder Metallclips) etc. verbinden die Zuleitungen 116 mit den Anschlüssen 120 des Halbleiternacktchips 110. Abhängig vom Nacktchiptyp kann der Halbleiternacktchip 110 an das Substrat 104 geklebt oder gelötet sein. Beispielsweise im Fall eines vertikalen Transistornacktchips 110 kann die Unterseite 122 des Nacktchips 110 eine an das Substrat 104 gelötete Ausgangskontaktstelle umfassen. Die Ausgangskontaktstelle stellt einen elektrischen Kontaktpunkt für den Ausgangsanschluss des im Nacktchip 110 enthaltenen Transistors bereit, z.B. zum Drain-Anschluss eines Leistungs-MOSFET oder Kollektoranschluss eines IGBT. Wenn an der Rückseite 122 keine elektrische Verbindung benötigt wird, kann der Nacktchip 110 an das Substrat 104 geklebt werden, um eine Wärmeverbindung mit der Rückseite 122 des Nacktchips 110 bereitzustellen.
  • Ungeachtet des Typs des im Formgehäuse 100 enthaltenen Halbleiternacktchips 110 ist das Haftanpassstück 102 konfiguriert, um die Hafteigenschaften der Formmasse 114 an die Hafteigenschaften des Halbleiternacktchips 110 derart anzupassen, dass die Formmasse 114 am Haftanpassstück 102 stärker haftet als direkt am Halbleiternacktchip 110. Als solches verbessert das Haftanpassstück 102 die Haftfestigkeit lokal entlang der Grenzfläche zwischen der Formmasse 114 und dem Haftanpassstück 102.
  • Das Haftanpassstück 102 kann an einer Region des Nacktchips 110 oder Substrats 104 angebracht sein, wo eine höhere Haftfestigkeit erwünscht ist. Die durch das Haftanpassstück 102 angepassten Hafteigenschaften können Haftmechanismen wie etwa mechanische Haftung, chemische Haftung, Dispersionshaftung, elektrostatische Haftung und Diffusionshaftung, Oberflächenenergie, Haftfestigkeit und weitere Kräfte umfassen, die zur Haftstärke zwischen den Oberflächen beitragen (z.B. Netzbildung, Mikrostrukturen, Hysterese, Benetzbarkeit und Adsorption sowie Lateralhaftung). Das Haftanpassstück 102 kann auch ein Oberflächenmerkmal aufweisen, das die Haftung zwischen dem Haftanpassstück 102 und der Formmasse 114 festigt. Beispielsweise können Rillen oder Vertiefungen, einzelne oder mehrere Löcher, Einschnitte etc. in der Oberfläche des Haftanpassstücks 102 ausgebildet sein. Zusätzliche Oberflächenmerkmal-Ausführungsformen werden hierin weiter unten detailliert beschrieben. Im Allgemeinen kann eine Schicht Material auf die Oberfläche des Haftanpassstücks 102 aufgetragen werden oder die Oberfläche kann behandelt werden, um die Haftung zwischen dem Haftanpassstück 102 und der Formmasse 114 zu festigen.
  • 2 veranschaulicht eine Schnittdarstellung einer weiteren Ausführungsform eines Form-Halbleitergehäuses 200, das ein Haftanpassstück 102 aufweist. Die in 2 dargestellte Ausführungsform ist ähnlich zu der in 1 dargestellten Ausführungsform. Unterschiedlich ist jedoch, dass das Haftanpassstück 102 an der zweiten Hauptoberfläche 108 des Substrats 104 angebracht ist, z.B. durch ein Haftmittel. In einer Ausführungsform ist das Substrat 104 ein Metallleiterrahmen und das Haftanpassstück 102 umfasst das gleiche Leiterrahmenmaterial wie das Substrat 104. Leiterrahmen sind tendenziell relativ dünn und unterliegen daher Mikrobiegung. Das Anbringen des Haftanpassstücks 102 an ein Leiterrahmensubstrat 104 erhöht die Dicke des Leiterrahmensubstrats 104, was die Wahrscheinlichkeit von Mikrobiegung verringert.
  • Da das Haftanpassstück 102 ein an dem Substrat 104 angebrachtes einzelnes Bauteil ist, muss das Substrat 104 nicht modifiziert werden, um die Haftung mit der Formmasse 114 lokal zu festigen. So kann das Substrat 104 unter Verwendung von Standard-Technologien/-Verfahren hergestellt werden. Das einzelne Haftanpassstück 102 passt die Hafteigenschaften der Formmasse 114 an die Hafteigenschaften des Substrats 104 derart an, dass die Formmasse 114 am Haftanpassstück 102 stärker haftet als direkt am Substrat 104. Die lokalen Eigenschaften des angebrachten Haftanpassstücks 102 können optimiert werden, um die Haftung mit der Formmasse 114 zu festigen, ohne dass notwendigerweise das Substratdesign modifiziert werden müsste. Als solche können verschiedene Eigenschaften des Substrats 104 wie etwa Nacktchip- oder Bonddrahtfähigkeit ignoriert werden, da die Haftung mit der Formmasse 114 durch das Haftanpassstück 102 lokal gefestigt ist. Das Anbringen des Haftanpassstücks 102 an das Substrat 104 resultiert in einer topographischen Änderung des Substrats 104, die positive Auswirkungen haben könnte, wie etwa das Schaffen einer Barriere gegen unerwünschte Feuchtigkeit oder chemische Substanzen, die in das Gehäuse 200 aufgrund von Delamination eindringen.
  • 3 veranschaulicht eine Schnittdarstellung noch einer weiteren Ausführungsform eines Form-Halbleitergehäuses 300, das ein Haftanpassstück 102 aufweist. Die in 3 dargestellte Ausführungsform ist ähnlich zu der in 2 dargestellten Ausführungsform. Unterschiedlich ist jedoch, dass das Formanpassstück 102 eine Vielzahl von mit der Formmasse 114 gefüllten Öffnungen 302 aufweist. Die Öffnungen 302 können vor oder nach dem Anbringen des Haftanpassstücks 102 an die zweite Hauptoberfläche 108 des Substrats 104 ausgebildet werden.
  • 4 veranschaulicht eine Schnittdarstellung noch einer weiteren Ausführungsform eines Form-Halbleitergehäuses 400, das ein Haftanpassstück 102 aufweist. Die in 4 dargestellte Ausführungsform ist ähnlich zu der in 1 dargestellten Ausführungsform. Unterschiedlich ist jedoch, dass ein Teil der dem Substrat 104 abgewandten Oberfläche 112 des Halbleiternacktchips 110 nicht von der Formmasse 114 bedeckt ist. Beispielsweise kann der Nacktchip 110 ein Sensornacktchip sein und der nicht von der Formmasse 114 bedeckte Teil der Oberfläche 112 des Nacktchips 110 kann einen Wandler umfassen. Ein freier Durchlass 402 ist am Wandler bereitgestellt, indem sichergestellt wird, dass die Formmasse 114 diesen Teil der Nacktchipoberfläche 112 nicht bedeckt. Das Haftanpassstück 102 kann den nicht von der Formmasse 114 bedeckten Teil der Nacktchipoberfläche 112 umgeben und den Wandler umschließen. Die Formmasse 114 löst sich vom Halbleiternacktchip 110 viel eher entlang der Grenzfläche zwischen der Formmasse 114 und dem Nacktchip 110 in der Region des offenen Durchlasses 402. Das Haftanpassstück 102 ist konfiguriert, um die Hafteigenschaften der Formmasse 114 an die Hafteigenschaften des Halbleiternacktchips 110 in der Region rund um den offenen Durchlass 402 derart anzupassen, dass die Formmasse 114 am Haftanpassstück 102 stärker haftet als direkt am Nacktchip 110 in dieser lokalen Region erhöhten Delaminationsrisikos.
  • 5 veranschaulicht eine Schnittdarstellung einer weiteren Ausführungsform eines Form-Halbleitergehäuses 400, das ein Haftanpassstück 102 aufweist. Die in 5 dargestellte Ausführungsform ist ähnlich zu der in 4 dargestellten Ausführungsform. Unterschiedlich ist jedoch, dass ein Teil der zweiten Oberfläche 108 des Substrats 104 von der Formmasse 114 nicht bedeckt ist und das Haftanpassstück 102 an die zweite Oberfläche 108 des Substrats 104 angebracht ist. Beispielsweise kann der Halbleiternacktchip 110 ein Drucksensornacktchip sein, der eine erste Seite 112 mit einer Drucksensoranschlussöffnung, eine der ersten Seite 122 entgegengesetzte zweite Seite 112 und elektrische Kontakte 120 aufweist. Die erste Seite 122 des Drucksensornacktchips 110 ist der ersten Hauptoberfläche 106 des Substrats 104 zugewandt. Der von der Formmasse 114 nicht bedeckte Teil der zweiten Oberfläche 108 des Substrats 104 weist eine mit der Drucksensoranschlussöffnung fluchtend ausgerichtete Öffnung 502 auf, wodurch ein offener Durchlass 504 durch die Formmasse 114 und das Substrat 104 zu der Drucksensoranschlussöffnung des Nacktchips 110 bereitgestellt ist. Das Haftanpassstück 102 umgibt die Öffnung 502 im Substrat 104. Beispielsweise kann das Haftanpassstück 102 wie ein flacher Ring geformt sein, der die Drucksensoranschlussöffnung des Nacktchips 110 umschließt. Die Formmasse 114 löst sich vom Halbleiternacktchip 110 viel eher entlang der Grenzfläche zwischen der Formmasse 114 und der zweiten Oberfläche 108 des Substrats 104 in der Region des offenen Durchlasses 504. Das Haftanpassstück 102 ist konfiguriert, um die Hafteigenschaften der Formmasse 114 an die Hafteigenschaften des Substrats 104 in der Region rund um den offenen Durchlass 504 derart anzupassen, dass die Formmasse 114 am Haftanpassstück 102 stärker haftet als direkt am Substrat 104 in dieser lokalen Region erhöhten Delaminationsrisikos.
  • Die 6 bis 8 veranschaulichen verschiedene Oberflächenmerkmal-Ausführungsformen für das Haftanpassstück 102. In jedem Fall kann das Oberflächenmerkmal an einer, manchen oder allen Seiten des Haftanpassstücks 102 bereitgestellt sein. Beispielsweise kann das Oberflächenmerkmal an jeder Seite des Haftanpassstücks 102 bereitgestellt sein, die von der Formmasse 114 bedeckt ist. Das Oberflächenmerkmal kann auch an der Seite des Haftanpassstücks 102 bereitgestellt sein, die am Substrat 104 oder Nacktchip 110 angebracht ist. Im Allgemeinen kann zumindest eine Seite des Haftanpassstücks 102 das Oberflächenmerkmal aufweisen.
  • In 6 umfasst das Oberflächenmerkmal eine Beschichtung 600 haftfördernden Materials, das auf der Oberfläche 101 des Haftanpassstücks 102 aufgetragen ist. Die Beschichtung 600 kann aufgetragen werden, bevor oder nachdem das Haftanpassstück 102 an das Substrat 104 oder den Nacktchips 110 angebracht wird. In einer Ausführungsform ist die Beschichtung 600 eine stabile Oxidschicht, die an der Oberfläche 101 des Haftanpassstücks 102 abgeschieden ist. Die stabile Oxidschicht 600 schafft eine verstärkte chemische Verbindung mit der Formmasse 114. Die stabile Oxidschicht 600 kann durch elektrochemische Abscheidung, chemische Abscheidung, Plasmaabscheidung, CVD (Chemische Dampfabscheidung), PVD (Physikalische Dampfabscheidung) etc. abgeschieden werden. Mögliche Elemente, die verwendet werden können, um die stabile Oxidschicht 600 auszubilden, umfassen z.B. Zn, Al, Cr, Zr, Sn, Si, Ti etc. Im Allgemeinen können Elemente mit negativem Potential verwendet werden.
  • In 7 umfasst das Oberflächenmerkmal eine aufgeraute Oberfläche 700 des Haftanpassstücks 102. Die ursprüngliche Oberfläche 101 des Haftanpassstücks 102 kann durch Abscheiden, Ätzen oder Plattieren von Metall (z.B. Cu, Ni) im Fall eines Metall-Haftanpassstücks 102 aufgeraut werden, um eine definierte und reproduzierbare Mikrorauheit/Topographie und Morphologie 700 zu erzeugen. Zusätzliches Versiegeln der aufgerauten Oberfläche 700 kann für eine stabile Oxidschichterzeugung bereitgestellt werden. Im Fall eines Kunststoff-Haftanpassstücks 102 kann die ursprüngliche Oberfläche 101 aufgeraut werden, indem Laser- oder Ultraschallenergie auf die Oberfläche 101 des Kunststoff-Haftanpassstücks 102 geleitet wird.
  • In 8 umfasst das Oberflächenmerkmal eine auf das Haftanpassstück 102 aufgetragene Schicht 800, die eine aufgeraute Oberfläche 802 aufweist. Beispielsweise im Fall eines Metall-Haftanpassstücks 102 können Dendriten 800, die eine definierte Nanorauheit und Dichte 802 aufweisen, auf der ursprünglichen Oberfläche 101 des Metall-Haftanpassstücks 102 abgeschieden werden, um für eine stärkere chemische und mechanische Verankerung mit der Formmasse 114 zu sorgen. Elemente wie etwa Zn, Cr, Mo, V, Cu etc. können abgeschieden werden, um eine dendritische Schicht 800 auf der ursprünglichen Oberfläche 101 des Metall-Haftanpassstücks 102 auszubilden.
  • 9 veranschaulicht eine Schnittdarstellung einer Ausführungsform eines Form-Drucksensorgehäuses 900, das ein Haftanpassstück 102 aufweist. Das Form-Drucksensorgehäuse 900 umfasst einen Logiknacktchip 902, der auf einem Drucksensor 904 gestapelt ist. Der Drucksensor 904 ist an einer ersten Hauptoberfläche 906 eines Substrats 908 wie etwa eines Leiterrahmens angebracht. Der Drucksensor 904 weist eine erste Seite 910 mit einer Drucksensoranschlussöffnung 912, eine der ersten Seite 910 entgegengesetzte zweite Seite 914 und elektrische Kontakte 916 auf. Der Logiknacktchip 902 weist eine erste Seite 918 auf, die an der zweiten Seite 914 des Drucksensors 904 z.B. durch ein Haft-, Löt- oder anderes Standard-Nacktchipanbringungsmaterial angebracht ist. Die der ersten Seite 918 entgegengesetzte zweite Seite 920 des Logiknacktchips 902 weist elektrische Kontakte 922 für den Logiknacktchip 902 auf. Der Logiknacktchip 902 ist von den elektrischen Kontakten 916 des Drucksensors 904 seitlich versetzt (L), um elektrische Verbindungen mit dem Drucksensor 904 nicht störend zu beeinflussen. In einer Ausführungsform ist der Logiknacktchip 902 eine ASIC (anwendungsspezifische integrierte Schaltung), die dafür ausgelegt ist, Signale vom Drucksensor 904 zu verarbeiten. Dies kann das Verarbeiten, Verstärken, Digitalisieren, Übertragen, Empfangen etc. von Signalen umfassen. Elektrische Leiter 924 verbinden die elektrischen Kontakte 916 des Drucksensors 904 mit den elektrischen Kontakten 922 des Logiknacktchips 902. In 1 sind die elektrischen Leiter 924 als Bonddrähte dargestellt. Es können jedoch andere Typen von elektrischen Leitern, wie etwa Bänder, Metallklemmen (oder Metallclips) etc., verwendet werden. Das Haftanpassstück 102 ist an der zweiten Hauptoberfläche 926 des Substrats 908 angebracht, d.h. an der Oberfläche, die dem Logiknacktchip/Drucksensor-Stapel 902/904 abgewandt ist.
  • Eine Formmasse 928 kapselt den Drucksensor 904, den Logiknacktchip 902, die elektrischen Leiter 924, das Haftanpassstück 102 und einen Teil des Substrats 908 ein. Die Formmasse 928 weist eine Öffnung 930 auf, die einen offenen Durchlass 932 zu der Drucksensoranschlussöffnung 912 des Drucksensors 904 definiert. Der von der Formmasse 928 nicht bedeckte Teil der zweiten Oberfläche 926 des Substrats 908 weist eine Öffnung 934 auf, die mit der Drucksensoranschlussöffnung 912 fluchtend ausgerichtet ist. Äußere elektrische Kontakte 936 stellen elektrische Verbindungspunkte mit dem Drucksensor 904 und Logiknacktchip 902 bereit, die in der Formmasse 928 eingekapselt sind. Der Logiknacktchip 902, der Drucksensor 904 und ein Teil der elektrischen Leiter 924 können von einem Silikongel 938 bedeckt sein. Das Silikongel 938 ist zwischen die Formmasse 928 und sowohl den Logiknacktchip 902 als auch den Drucksensor 904 zwischengesetzt, um den Logiknacktchip 902 und den Drucksensor 904 von durch die Formmasse 928 erzeugter mechanischer Beanspruchung zu entkoppeln. Jedes Standard-Silikongel 938 kann verwendet werden.
  • Gemäß der in 9 dargestellten Ausführungsform umfasst der Drucksensor 904 ein erstes Glassubstrat 940, umfassend eine Öffnung, die die Drucksensoranschlussöffnung 912 bildet, einen Siliziumnacktchip 942, der auf das erste Glassubstrat 940 gestapelt ist und eine piezoaktive aufgehängte Membran 944 umfasst, und ein zweites Glassubstrat 946, das auf dem Siliziumnacktchip 942 gestapelt ist und einen Hohlraum 948 umfasst. Durch den Siliziumnacktchip 942 bereitgestellte Signale entsprechen dem Ausmaß an Bewegung oder Verschiebung der piezoaktiven aufgehängten Membran 944 als Antwort auf das Ausmaß an Luftstrom, der auf der Membran 944 auftrifft. Zu diesem Zweck ist die Öffnung 912 in dem ersten Glassubstrat 940 mit dem offenen Durchlass 932 durch die Formmasse 928 und das Substrat 908 und mit der Membran 944 auf einer Seite der Membran 944 fluchtend ausgerichtet, um zu ermöglichen, dass Luft in den offenen Durchlass 932 einströmt, um auf der Membran 944 aufzutreffen. Der Hohlraum 948 im zweiten Glassubstrat 946 ist mit der Membran 944 auf einer der Membran 944 entgegengesetzten anderen Seite als jener der Öffnung 912 im ersten Glassubstrat 940 fluchtend ausgerichtet, um Bewegung der Membran 944 als Antwort auf den Luftstrom zu ermöglichen.
  • Gemäß einer weiteren Ausführungsform des Drucksensors sind ein oder beide Glassubstrate 940, 946 weggelassen und der Drucksensor 904 umfasst zumindest den Siliziumnacktchip 942 mit der piezoaktiven aufgehängten Membran 944 über einer vertieften Region des Siliziumnacktchips 902. Die vertiefte Region des Siliziumnacktchips 902 bildet die Drucksensoranschlussöffnung gemäß dieser Ausführungsform und ist mit dem offenen Durchlass 932 durch die Formmasse 928 und das Substrat 908 fluchtend ausgerichtet, um es einem hereinkommenden Luftstrom zu ermöglichen, auf die Membran 944 des Siliziumnacktchips 942 aufzutreffen.
  • Im Allgemeinen kann jeglicher Standard-Drucksensor 904 verwendet werden. Der Drucksensor 904 kann Bereiche aktiver Bauelemente einschließlich Transistoren, z.B. zum Erkennen von Beschleunigung, umfassen. Die erste Seite 910 des Drucksensors 904 kann durch ein Löt-, Haft- oder anderes Standard-Nacktchipanbringungsmaterial 950 am Substrat 908 angebracht werden, das eine Nacktchipauflage (auch häufig als Nacktchipkontaktstelle (oder Diepad) bezeichnet) eines Leiterrahmens sein kann. Das Substrat 908 ist teilweise durch die Formmasse 928 eingekapselt, sodass die mit der Drucksensoranschlussöffnung 912 fluchtend ausgerichtete Öffnung 934 im Substrat 908 von der Formmasse 928 nicht bedeckt ist und ermöglicht, dass ein hereinkommender Luftstrom auf die Membran 944 des Drucksensors 904 auftrifft.
  • Im Fall einer Leiterrahmen-Nacktchipauflage als das Substrat 908, an dem die erste Seite 910 des Drucksensors 904 angebracht ist, können die äußeren elektrischen Kontakte 936 des Drucksensorgehäuses 900 Zuleitungen (oder Leads) des Leiterrahmens sein. Die Zuleitungen 936 sind an einem ersten Ende in die Formmasse 928 eingebettet und stehen an einem zweiten Ende aus der Formmasse 928 hervor. Die Zuleitungen 936 können gebogen werden, sodass die zweiten Enden der Zuleitungen 936 äußere elektrische Kontakte auf der Seite des Drucksensorgehäuses 900 gegenüber der Drucksensoranschlussöffnung 912 bilden. Alternativ dazu können die Zuleitungen 936 in die andere Richtung gebogen werden, sodass die zweiten Enden der Zuleitungen 936 äußere elektrische Kontakte auf der Seite des Drucksensorgehäuses 900 mit der Drucksensoranschlussöffnung 912 bilden.
  • Die Formmasse 928 löst sich von der zweiten Oberfläche 926 des Substrats 908 viel eher entlang der Grenzfläche zwischen der Formmasse 928 und dem Substrat 908 in der Region des offenen Durchlasses 932, wie durch die Strichlinie in 9 angezeigt. Das Haftanpassstück 102 ist konfiguriert, um die Hafteigenschaften der Formmasse 928 an die Hafteigenschaften des Substrats 908 in der Region rund um den offenen Durchlass 932 anzupassen, und zwar derart, dass die Formmasse 928 an dem Haftanpassstück 102 stärker haftet als direkt am Substrat 908 in dieser lokalen Region erhöhten Delaminationsrisikos. In einer Ausführungsform umgibt das Haftanpassstück 102 die Öffnung 934 im Substrat 908. Beispielsweise kann das Haftanpassstück 102 wie ein flacher Ring geformt sein, der den offenen Durchlass 932 durch die Formmasse 928 und das Substrat 908 umschließt. Das Haftanpassstück 102 kann auch ein Oberflächenmerkmal z.B. der hierin zuvor beschriebenen Art aufweisen, das die Haftung zwischen dem Haftanpassstück 102 und der Formmasse 928 festigt.
  • 10 veranschaulicht eine Ausführungsform eines Verfahrens zum Anbringen des Haftanpassstücks 102 an ein Substrat eines Form-Halbleitergehäuses. Gemäß dieser Ausführungsform ist das Substrat ein Leiterrahmen (z.B. eine Nacktchipauflage) 1000 und das Haftanpassstück 102 ist aus demselben Material wie der Leiterrahmen 1000 hergestellt. 10 zeigt einen Leiterrahmenstreifen 1002, der eine Vielzahl von Einzelleiterrahmen 1004 aufweist. Jeder Einzelleiterrahmen 1004 umfasst eine Peripheriestruktur (z.B. eine ringähnliche Struktur) 1006, die angrenzende der Einzelleiterrahmen 1004 mit der Peripherie 1008 des Leiterrahmenstreifens 1002 verbindet, eine Nacktchipauflage 1000 innerhalb der Peripheriestruktur 1006 und eine Vielzahl von Zuleitungen 1010, die mit der Peripheriestruktur 1006 verbunden sind und sich zu der Nacktchipauflage 1000 hin erstrecken. Das Haftanpassstück 102 ist in der Peripherie 1008 des Leiterrahmenstreifens 1002 ausgebildet.
  • Als Nächstes wird das Haftanpassstück 102 von der Peripherie 1008 des Leiterrahmenstreifens 1002 z.B. durch Ausstanzen getrennt. Das Haftanpassstück 102 wird dann plattiert, z.B. durch Eintauchen des Haftanpassstücks 102 in eine Plattierungslösung 1012, um eine Legierung wie etwa Zn/Cr (z.B. A2) auf der Oberfläche des Haftanpassstücks 102 auszubilden. Das legierte Haftanpassstück 102 wird dann an der unteren Oberfläche des Leiterrahmens 1000 angebracht. Gemäß dieser Ausführungsform ist das Haftanpassstück 102 wie ein flacher Ring geformt, der eine Öffnung 1014 im Leiterrahmen 1000 umschließt, die einen Durchlass zu einer Drucksensoranschlussöffnung eines Nacktchipstapels bildet, der an der entgegengesetzten Oberfläche des Leiterrahmens 1000 angebracht werden soll. Anschließend werden weitere Standard-Gehäusemontageverfahren durchgeführt, wie etwa Nacktchipanbringen, Drahtbonden, Glob-Topping, Formen (Molding) etc., um z.B. das in 9 dargestellte Form-Drucksensorgehäuse 900 zu erhalten.
  • Wie hierin bereits beschrieben, ist ein Haftanpassstück bereitgestellt, das die Hafteigenschaften einer Formmasse an die Hafteigenschaften eines Substrats oder Halbleiternacktchips eines Form-Halbleitergehäuses, an dem das Haftanpassstück angebracht ist, derart anpasst, dass die Formmasse am Haftanpassstück stärker haftet als direkt an dem Bauteil, an dem das Haftanpassstück angebracht ist. Das Haftanpassstück kann ein Oberflächenmerkmal aufweisen, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt, wie ebenfalls hierin bereits beschrieben. Als solches stellt das Haftanpassstück eine Makroverriegelung mit der Formmasse bereit, was eine Funktion der gesamten äußeren Form des Haftanpassstücks ist. Das Oberflächenmerkmal der Haftanpassstück-Mikroverriegelung mit der Formmasse ist eine Funktion des verwendeten Typs von Oberflächenmerkmal. Das Haftanpassstück kann an dem Nacktchip oder dem Substrat angebracht sein. Es kann mehr als ein Haftanpassstück bereitgestellt sein, sodass sowohl das Substrat als auch der Nacktchip zumindest ein Haftanpassstück aufweisen. Das Haftanpassstück wird nicht verwendet, um eine elektrische Zwischenverbindung mit dem Nacktchip bereitzustellen.
  • Räumlich relative Begriffe wie etwa „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Bauteils relativ zu einem zweiten Bauteil zu erläutern. Es ist beabsichtigt, dass diese Begriffe verschiedene Ausrichtungen der Vorrichtung, zusätzlich zu anderen Ausrichtungen als den in den Figuren dargestellten, umfassen. Ferner werden auch Begriffe wie „erste/r/s“, „zweite/r/s“ und dergleichen verwendet, um verschiedene Bauteile, Regionen, Abschnitte etc. zu beschreiben, und sie sind auch nicht als einschränkend beabsichtigt. Die gleichen Begriffe beziehen sich in der gesamten Beschreibung auf die gleichen Bauteile.
  • Wie hierin verwendet, sind die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „umfassend“ und dergleichen offene Begriffe, die die Gegenwart genannter Bauteile oder Merkmale anzeigen, jedoch nicht zusätzliche Bauteile oder Merkmale ausschließen. Es ist beabsichtigt, dass die Artikel „ein“, „eine“, „der“, „die“ und „das“ den Plural genauso wie den Singular umfassen, es sei denn, der Kontext gibt eindeutig etwas anderes an.

Claims (8)

  1. Form-Halbleitergehäuse, aufweisend: ein Substrat, das entgegengesetzte erste und zweite Hauptoberflächen aufweist; einen Halbleiternacktchip, der an der ersten Hauptoberfläche des Substrats angebracht ist; ein Haftanpassstück, das an der zweiten Hauptoberfläche des Substrats angebracht ist; und eine Formmasse, die den Halbleiternacktchip, das Haftanpassstück und zumindest einen Teil des Substrats einkapselt, wobei das Haftanpassstück dazu ausgelegt ist, Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats oder Halbleiternacktchips, an dem das Haftanpassstück angebracht ist, derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat oder Halbleiternacktchip, an dem das Haftanpassstück angebracht ist, wobei das Haftanpassstück ein Oberflächenmerkmal aufweist, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt, wobei das Oberflächenmerkmal Rillen oder Vertiefungen oder einzelne oder mehrere Löcher oder Einschnitte in der Oberfläche des Haftanpassstücks aufweist.
  2. Form-Halbleitergehäuse nach Anspruch 1, wobei: das Substrat ein Metallleiterrahmen ist; und das Haftanpassstück das gleiche Material wie der Metallleiterrahmen umfasst und an der zweiten Hauptoberfläche des Metallleiterrahmens angebracht ist.
  3. Form-Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei: ein Teil der zweiten Oberfläche des Substrats von der Formmasse unbedeckt ist; und das Haftanpassstück an der zweiten Hauptoberfläche des Substrats angebracht ist.
  4. Form-Halbleitergehäuse nach Anspruch 3, wobei das Haftanpassstück den von der Formmasse unbedeckten Teil der zweiten Oberfläche umgibt.
  5. Form-Halbleitergehäuse nach Anspruch 4, wobei: der Halbleiternacktchip ein Drucksensornacktchip ist, der eine erste Seite mit einer Drucksensoranschlussöffnung, eine der ersten Seite entgegengesetzte zweite Seite und elektrische Kontakte umfasst, wobei die erste Seite des Drucksensornacktchips der ersten Hauptoberfläche des Substrats zugewandt ist; der von der Formmasse unbedeckte Teil der zweiten Oberfläche des Substrats eine Öffnung aufweist, die mit der Drucksensoranschlussöffnung fluchtend ausgerichtet ist; und das Haftanpassstück die Öffnung im Substrat umgibt.
  6. Form-Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei das Oberflächenmerkmal an allen Seiten des Haftanpassstücks bereitgestellt ist.
  7. Drucksensorgehäuse, aufweisend: ein Substrat, das entgegengesetzte erste und zweite Hauptoberflächen aufweist; einen Drucksensor, der eine der ersten Hauptoberfläche des Substrats zugewandte erste Seite mit einer Drucksensoranschlussöffnung, eine der ersten Seite entgegengesetzte zweite Seite und elektrische Kontakte umfasst; einen Logiknacktchip, der auf dem Drucksensor gestapelt ist und eine an der zweiten Seite des Drucksensors angebrachte erste Seite und eine der ersten Seite entgegengesetzte zweite Seite mit elektrischen Kontakten umfasst, wobei der Logiknacktchip von den elektrischen Kontakten des Drucksensors seitlich versetzt und betriebsfähig ist, um Signale vom Drucksensor zu verarbeiten; und ein Haftanpassstück, das an der zweiten Hauptoberfläche des Substrats angebracht ist; eine Formmasse, die den Drucksensor, den Logiknacktchip und das Haftanpassstück einkapselt, wobei die Formmasse eine Öffnung aufweist, die einen offenen Durchlass zu der Drucksensoranschlussöffnung definiert, wobei das Haftanpassstück dazu ausgelegt ist, Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat, wobei das Haftanpassstück ein Oberflächenmerkmal aufweist, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt, und wobei das Oberflächenmerkmal Rillen oder Vertiefungen oder einzelne oder mehrere Löcher oder Einschnitte in der Oberfläche des Haftanpassstücks aufweist.
  8. Verfahren zur Herstellung eines Form-Halbleitergehäuses, wobei das Verfahren umfasst: Bereitstellen eines Substrats, das entgegengesetzte erste und zweite Hauptoberflächen aufweist; Anbringen eines Halbleiternacktchips an der ersten Hauptoberfläche des Substrats; Anbringen eines Haftanpassstücks an der zweiten Hauptoberfläche des Substrats; Einkapseln des Halbleiternacktchips, des Haftanpassstücks und zumindest eines Teils des Substrats in einer Formmasse, wobei das Haftanpassstück dazu ausgelegt ist, Hafteigenschaften der Formmasse an Hafteigenschaften des Substrats oder Halbleiternacktchips, an dem das Haftanpassstück angebracht ist, derart anzupassen, dass die Formmasse am Haftanpassstück stärker haftet als direkt am Substrat oder Halbleiternacktchip, an dem das Haftanpassstück angebracht ist; und Ausstatten des Haftanpassstücks mit einem Oberflächenmerkmal, das die Haftung zwischen dem Haftanpassstück und der Formmasse festigt, wobei das Oberflächenmerkmal Rillen oder Vertiefungen oder einzelne oder mehrere Löcher oder Einschnitte in der Oberfläche des Haftanpassstücks aufweist.
DE102016102152.0A 2015-03-25 2016-02-08 Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften Active DE102016102152B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/667,858 US20160282212A1 (en) 2015-03-25 2015-03-25 Molded semiconductor package having enhanced local adhesion characteristics
US14/667,858 2015-03-25

Publications (2)

Publication Number Publication Date
DE102016102152A1 DE102016102152A1 (de) 2016-09-29
DE102016102152B4 true DE102016102152B4 (de) 2024-04-04

Family

ID=56889771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016102152.0A Active DE102016102152B4 (de) 2015-03-25 2016-02-08 Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften

Country Status (3)

Country Link
US (1) US20160282212A1 (de)
CN (1) CN106017789B (de)
DE (1) DE102016102152B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9952110B2 (en) * 2016-03-29 2018-04-24 Infineon Technologies Ag Multi-die pressure sensor package
JP2018075805A (ja) * 2016-11-11 2018-05-17 株式会社デンソー 樹脂金属接合体及び圧力センサ
US10549985B2 (en) * 2016-11-25 2020-02-04 Infineon Technologies Ag Semiconductor package with a through port for sensor applications
DE102017205244A1 (de) * 2017-03-28 2018-10-04 Robert Bosch Gmbh Mikromechanischer Drucksensor sowie Verfahren zur Herstellung des mikromechanischen Drucksensors
US10781094B2 (en) * 2017-10-23 2020-09-22 Te Connectivity Corporation Pressure sensor assembly mounted to a ceramic substrate
KR102437764B1 (ko) 2017-12-20 2022-08-30 삼성전자주식회사 센서 패키지, 센서 패키지의 제조 방법, 및 리드 구조체의 제조 방법
US10843916B2 (en) * 2019-03-04 2020-11-24 Infineon Technologies Ag Mechanical stress decoupling for microelectromechanical systems (MEMS) elements with gel-filling
DE102020100584B4 (de) * 2019-09-10 2024-01-04 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
US11854922B2 (en) * 2021-06-21 2023-12-26 Texas Instruments Incorporated Semicondutor package substrate with die cavity and redistribution layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086188A1 (en) 2004-10-21 2006-04-27 Honeywell International, Inc. Vacuum sealed surface acoustic wave pressure sensor
US20070052070A1 (en) 2005-09-06 2007-03-08 Shafidul Islam Die pad for semiconductor packages and methods of making and using same
US20110121469A1 (en) 2009-11-25 2011-05-26 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US20120181639A1 (en) 2010-12-23 2012-07-19 Ricardo Ehrenpfordt Component and method for the manufacture thereof
US20140264955A1 (en) 2013-03-15 2014-09-18 Robert Bosch Gmbh Electronic device with an interlocking mold package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8163601B2 (en) * 2010-05-24 2012-04-24 Alpha & Omega Semiconductor, Inc. Chip-exposed semiconductor device and its packaging method
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US9324586B2 (en) * 2011-08-17 2016-04-26 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086188A1 (en) 2004-10-21 2006-04-27 Honeywell International, Inc. Vacuum sealed surface acoustic wave pressure sensor
US20070052070A1 (en) 2005-09-06 2007-03-08 Shafidul Islam Die pad for semiconductor packages and methods of making and using same
US20110121469A1 (en) 2009-11-25 2011-05-26 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US20120181639A1 (en) 2010-12-23 2012-07-19 Ricardo Ehrenpfordt Component and method for the manufacture thereof
US20140264955A1 (en) 2013-03-15 2014-09-18 Robert Bosch Gmbh Electronic device with an interlocking mold package

Also Published As

Publication number Publication date
CN106017789B (zh) 2019-09-10
DE102016102152A1 (de) 2016-09-29
CN106017789A (zh) 2016-10-12
US20160282212A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
DE102016102152B4 (de) Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften
DE102014102006B4 (de) Halbleitermodul
DE102014108951B4 (de) Mikrofon-Baugruppe
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
US6624522B2 (en) Chip scale surface mounted device and process of manufacture
US6175149B1 (en) Mounting multiple semiconductor dies in a package
DE69330711T2 (de) Elektronikgehäuse mit leiterrahmen mit verbesserter adhaesion
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
WO2003067657A2 (de) Halbleiterbauteil mit sensor- bzw. aktoroberfläche und verfahren zu seiner herstellung
DE102014100196B4 (de) Verfahren zum elektrophoretischen Abscheiden (EPD) eines Films auf einer exponierten leitfähigen Oberfläche und ein elektrisches Bauteil daraus
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102013102973A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102012107403A1 (de) Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102009033594A1 (de) Halbleiterbauelement
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE102015122294B4 (de) Isolierter Die
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102013103132B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102011053955B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zum Verbessern der Zuverlässigkeit einer Leistungs-Halbleitervorrichtung
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division