DE102009033594A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102009033594A1
DE102009033594A1 DE102009033594A DE102009033594A DE102009033594A1 DE 102009033594 A1 DE102009033594 A1 DE 102009033594A1 DE 102009033594 A DE102009033594 A DE 102009033594A DE 102009033594 A DE102009033594 A DE 102009033594A DE 102009033594 A1 DE102009033594 A1 DE 102009033594A1
Authority
DE
Germany
Prior art keywords
chip
carrier
semiconductor device
over
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009033594A
Other languages
English (en)
Inventor
Joachim Mahler
Michael Juerss
Stefan Landau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009033594A1 publication Critical patent/DE102009033594A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84909—Post-treatment of the connector or bonding area
    • H01L2224/8492—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleiterbauelement enthält einen Träger (24), einen an dem Träger (24) angebrachten Chip (22), einen durch Dampfabscheidung über dem Chip (22) und dem Träger (24) abgeschiedenen Dichtstoff (28) und über dem abgedichteten Chip (22) und dem abgedichteten Träger (24) abgeschiedenes Kapselungsmaterial (90).

Description

  • Die Erfindung betrifft ein Halbleiterbauelement sowie ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Die Marktnachfrage nach kleineren und funktionelleren Elektronikvorrichtungen hat die Entwicklung von Halbleiterbauelementen vorangetrieben, einschließlich Halbleiter-Leistungspackages und ganzen Systemen, die auf einem Chip angeordnet sind. Einige Elektronikgeräte wie etwa Mobiltelefone verwenden eine Vielzahl von designspezifischen Elektronikkomponenten. Andere Elektronikgeräte, wie etwa in der Kraftfahrzeugindustrie verwendete Leistungspackages, verwenden einen oder mehrere, mit einem Träger verbundene Logikchips und einen oder mehrere mit dem Träger und dem/den Logikchips verbundene Leistungstransistoren. Der innerhalb der Elektronikgeräte verfügbare Raum ist begrenzt, insbesondere da die Elektronikgeräte immer kleiner werden.
  • Drahtverbindungen werden bei einigen bekannten Halbleiter-Packages verwendet, um den oder die Chips elektrisch mit dem Träger zu verbinden. Das Anschließen der Drahtverbindungen ist zeitraubend, aber wenn sie angebracht sind, stellen sie eine Zwischenverbindung auf der ersten Ebene bereit, die zwischen dem Chip und der Außenwelt kommuniziert. Die Drahtverbinder sind auch für Oxidation und/oder Korrosion anfällig, wenn sie Umgebungsbedingungen ausgesetzt werden, was die elektrische Leistungsfähigkeit des Halbleiter-Packages auf unerwünschte Weise reduziert. Teilweise zur Behandlung dieses Problems wird das Package in der Regel innerhalb eines Kunststoffschutzgehäuses gekapselt, wobei das Kunststoffkapselungsmaterial die Drähte und den Chip bedeckt. Die Drahtverbinder haben jedoch auch eine Tendenz, zu oxidieren und/oder zu korrodieren, wenn feuchte Luft durch das Kapselungsmaterial eintritt.
  • Es ist Aufgabe der Erfindung, eine Vorrichtung und ein Verfahren anzugeben, mit welcher/welchem Komponenten von Chippackages besser gegen Umwelteinflüsse geschützt werden können und insbesondere die Funktionstüchtigkeit der Chippackages damit sichergestellt werden kann.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den Merkmalen der abhängigen Ansprüche.
  • Ein Aspekt stellt ein Halbleiterbauelement bereit, das folgendes enthält: einen Träger, einen an dem Träger angebrachten Chip, einen durch Dampfabscheidung über dem Chip und dem Träger abgeschiedenen Dichtstoff oder Versiegelung und über dem abgedichteten oder versiegelten Chip und dem abgedichteten oder versiegelten Träger abgeschiedenes Kapselungsmaterial.
  • Die beiliegenden Zeichnungen sollen ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne Weiteres verstehen, wenn sie in Bezugnahme auf die folgende ausführliche Beschreibung erläutert werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen einander entsprechende oder ähnliche Teile.
  • 1 zeigt eine Querschnittsansicht eines Halbleiter-Packages mit einem an einen Träger angeschlossenen Chip und einem zwischen dem Chip und dem Kapselungsmaterial angeordneten Dichtstoff gemäß einer Ausführungsform.
  • 2 zeigt eine Querschnittsansicht eines Halbleiterbauelements mit einem Chip, wobei ein Verbinder den Chip elektrisch mit einem Träger verbindet, und einem über dem Chip, dem Verbinder und dem Träger abgeschiedenen Dichtstoff gemäß einer Ausführungsform.
  • 3 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 4A zeigt eine Querschnittsansicht eines an einen Träger angebrachten Halbleiterchips.
  • 4B zeigt eine Querschnittsansicht von zwischen dem Chip und dem Träger angebrachten Verbindern, wie in 4A gezeigt.
  • 4C zeigt eine Querschnittsansicht des elektrisch verbundenen Chips und Trägers, die mit einem Dichtstoff/Isolator in einem Abscheidungsprozess beschichtet werden, gemäß einer Ausführungsform.
  • 4D zeigt eine Querschnittsansicht des in 4B gezeigten Halbleiterbauelements mit exponierten Oberflächen, die mit einem Dichtstoff/Isolator gemäß einer Ausführungsform beschichtet sind.
  • 5 zeigt eine Querschnittsansicht des in 4D gezeigten Halbleiterbauelements mit einem über dem Chip und dem Träger abgeschiedenen Kapselungsmaterial gemäß einer Ausführungsform.
  • 6 zeigt ein Flussdiagramm eines Verfahrens, um einem Halbleiterbauelement Korrosionsbeständigkeit zu geben, gemäß einer Ausführungsform.
  • 7A zeigt eine Perspektivansicht und 7B ist eine Querschnittsansicht eines Halbleiterbauelements mit einem Chip, wobei ein Clip den Chip elektrisch mit einem Träger verbindet, und einem über dem Chip, dem Clip und dem Träger abgeschiedenen Dichtstoff gemäß einer Ausführungsform.
  • 8 zeigt eine Querschnittsansicht eines Halbleiterbauelements mit einem über einem Chip und den Chip mit einem laminierten Substrat verbindenden Leitungen abgeschiedenen Dichtstoff gemäß einer Ausführungsform.
  • 9 zeigt eine Querschnittsansicht eines Halbleiterbauelements mit einem über ein Flip-Chip-Verfahren an einem Träger angebrachten Chip und einer zwischen dem Chip und Kapselungsmaterial gemäß einer Ausführungsform angeordneten Antikorrosionsschicht.
  • 10 zeigt eine Querschnittsansicht eines Halbleiterbauelements mit einem Chip mit einer direkten Zwischenverbindung auf der ersten Ebene, durch eine Dünnfilmumverteilungsschicht hergestellt, und einer zwischen dem Chip und Kapselungsmaterial gemäß einer Ausführungsform angeordneten Antikorrosionsschicht.
  • In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht werden Richtungsbegriffe wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer”, usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Darstellung verwendet und sind in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Ausführungsformen schaffen ein Halbleiter-Package mit einem Träger, einem an dem Träger angebrachten Chip, einem durch Dampfabscheidung über dem Chip und dem Träger abgeschiedenen Dichtstoff (Versiegelung) und über dem abgedichteten (versiegelten) Chip und dem abgedichteten (versiegelten) Träger abgeschiedenen Kapselungsmaterial. Der Dichtstoff fördert die Haftung zwischen dem Kapselungsmaterial und dem Chip, was die Wahrscheinlichkeit minimiert, dass sich das Kapselungsmaterial während der Verwendung von dem Chip ablöst. Außerdem schützt der Dichtstoff den Chip und den Träger vor unerwünschter Korrosion und/oder Oxidation, die die elektrische Leistungsfähigkeit des Chips verschlechtert.
  • Ausführungsformen liefern ein Halbleiterbauelement mit einem Chip, der durch einen oder mehrere Verbinder elektrisch mit einem Träger verbunden ist, und einem über einer äußeren Oberfläche des Verbinders, der aktiven Oberfläche und Seiten des Chips und einem Abschnitt des Trägers, der nicht von dem Chip bedeckt ist, abgeschiedenen Dichtstoffdampf. Der Dichtstoff ist dazu ausgelegt, über allen exponierten Oberflächen des elektrisch angeschlossenen Halbleiterbauelements über Dampfabscheidung abgeschieden zu werden, um eine hermetische Abdichtung zu liefern, die die Komponenten vor Oxidation und Korrosion schützt. Bei einer Ausführungsform ist der Dichtstoff dazu ausgelegt, eine gute Haftung zwischen den Halbleiterkomponenten und einer über den Halbleiterkomponenten ausgeformten Kapselungsschicht zu liefern. Zu Ausführungsformen des Dichtstoffs zählen anorganische Dichtstoffe und amorphe Kohlenstoffschichten, die die Halbleiterkomponenten gegenüber Feuchtigkeit und Oxidation abdichten.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiter-Packages 10 mit einem Träger 12, einem an dem Träger 12 angebrachten Chip 14, einer über dem Chip 14 und dem Träger 12 abgeschiedenen Dichtstoffschicht 16 und einem über dem Chip 14 und einem Abschnitt des Trägers 12 abgeschiedenen Kapselungsmaterial 18.
  • Bei einer Ausführungsform ist der Träger 12 ein Systemträger (Leadframe), wenngleich auch andere Träger akzeptabel sind, wie etwa Substrate einschließlich laminierte, Flex-, Keramik- und Siliziumsubstrate und drahtlose Rahmen. Der Chip 14 ist auf geeignete Weise an den Träger 12 angeschlossen, was das elektrische Verbinden des Chips 14 mit dem Träger 12 beinhaltet. Die Dichtstoffschicht 16 liefert eine hermetische Abdichtung, die den Träger 12 und den Chip 14 vor Oxidation und Korrosion schützt und eine verbesserte Haftung zwischen diesen Komponenten und dem Kapselungsmaterial 18 liefert. Die Dichtstoffschicht 16 ist als ein Kohlenstoffisolator, eine kohlenstoffhaltige Schicht wie etwa Hexamethyldisilazan, eine amorphe, eine kohlenstoffhaltige Schicht oder ein über die Dampfphase abgeschiedener Isolator vorgesehen, die oder der dazu ausgelegt ist, die von der Schicht 16 bedeckten Komponenten gegenüber Nässe, Feuchtigkeit oder Oxidation während des Betriebs des Chips 14 zu schützen. Das Kapselungsmaterial 18 ist ein Dielektrikum, das den Chip 14 und den Träger 12 schützt.
  • 2 zeigt eine Querschnittsansicht eines Halbleiterbauelements 20 gemäß einer Ausführungsform. Das Halbleiterbauelement 20 enthält einen an einem Träger 24 angebrachten Chip 22, einen oder mehrere Verbinder 26, die den Chip 22 elektrisch mit dem Träger 24 verbinden, und eine gleichförmig über äußeren Oberflächen der Verbinder 26, des Chips 22 und eines Abschnitts des Trägers 24, der nicht vom Chip 22 bedeckt ist, abgeschiedene Schicht 28.
  • Das Halbleiterbauelement 20 wird von der Schicht 28 hermetisch gegenüber Feuchtigkeit und Sauerstoff abgedichtet. Die Dichtstoffschicht 16 ist dazu ausgelegt, die Feuchtigkeitsexposition des Äußeren der Verbinder 26, der Oberflächen des Chips 22 und des nicht von dem Chip 22 bedeckten Abschnitts des Trägers 24 zu minimieren.
  • Bei einer Ausführungsform liefert das Halbleiterbauelement 20 einen isolierten Kühlkörper, wobei der Träger 24 ein Kühlkörper ist und die Schicht 28 den Kühlkörper 24 isoliert. Bei einer Ausführungsform ist das Halbleiterbauelement 20 für nachfolgende Bearbeitung ausgelegt, einschließlich Kapselung des Bauelements 20, um ein Halbleiter-Package bereitzustellen, das sich zum Anbringen an Elektronikgeräten eignet.
  • Die Schicht 28 enthält Dichtstoffe, die über ein Dampfabscheideverfahren über dem Chip 22, den Verbindern 26 und dem Träger 24 abgeschieden sind, um zu verhindern, dass sich der Chip vom Formmaterial ablöst, das über dem Chip abgeschieden ist, und um Korrosion und/oder Oxidation des Chips 22 während der Verwendung bei erhöhten Betriebstemperaturen zu minimieren. Bei Ausführungsformen wird die Schicht 28 über die chemische Abscheidung aus der Dampfphase (CVD – Chemical Vapor Deposition) bei geeigneten CVD-Bedingungen bis zu einer im Wesentlichen gleichförmigen Dicke von zwischen etwa 100 nm bis zu etwa 20 Mikrometern abgeschieden.
  • Bei Ausführungsformen ist die Schicht 28 als ein Kohlenstoffisolator, eine kohlenstoffhaltige Schicht wie etwa Hexamethyldisilazan, eine amorphe, eine kohlenstoffhaltige Schicht oder ein über das Dampfabscheideverfahren abgeschiedener Isolator bereitgestellt, die oder der dazu ausgelegt ist, die durch die Schicht 28 beschichteten Komponenten während des Betriebs des Chips 22 vor Nässe, Feuchtigkeit oder Oxidation zu schützen. Bei einer Ausführungsform ist die Schicht 28 ein organischer Dichtstoff/Isolator. Bei einer Ausführungsform ist die Schicht 28 ein anorganischer Dichtstoff/Isolator.
  • In dieser Beschreibung bedeutet ”organisch” eine Kohlenstoff enthaltende chemische Verbindung.
  • In dieser Beschreibung bedeutet ”anorganisch” eine chemische Zusammensetzung, die keinen Kohlenstoff enthält.
  • In dieser Beschreibung bedeutet ”Hochtemperatur” eine Temperatur über 100 Grad Celsius, so dass eine Hochtemperaturanwendung Bauelemente Temperaturen von über 100 Grad Celsius aussetzt.
  • Hexamethyldisilazan (HMDS), auch bekannt als bis-(Trimethylsilyl)-amin, ist ein chemischer Wirkstoff mit der Molekülformel C6H19NSi2, gebildet aus Ammoniak substituiert mit zwei Trimethylsilyl-Funktionsgruppen. Es ist eine klare farblose Flüssigkeit, die sich zur Dampfabscheidung in einem geeigneten chemischen Dampfabscheidungsprozess eignet. HMDS hydrolisiert langsam, wenn es Wasser ausgesetzt ist.
  • Bei einer Ausführungsform wird die Schicht 28 als ein diamantartiger Kohlenstoff (DLC – Diamond-Like Carbon) bereitgestellt. DLC enthält eine von sieben Formen von amorphen Kohlenstoffmaterialien, die die Eigenschaften von Naturdiamant aufweisen und Mengen an sp3-hybridisierten Kohlenstoffatomen enthalten. DLC tritt in zwei verschiedenen Arten von kristallinen Polytypen auf, einschließlich kubischem Gitter und hexagonalem Gitter. DLC eignet sich zur Kombination mit Materialien, die mit Vakuumabscheidungsprozessen kompatibel sind. Einige DLCs enthalten Füllstoffe wie etwa Wasserstoff, graphitischen SP2-Kohlenstoff oder Metalle.
  • 3 zeigt ein Flussdiagramm 40 eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform. Ein Träger wird bei 42 bereitgestellt. Bei 44 wird ein Chip an dem Träger angebracht. Bei 46 wird eine kohlenstoffhaltige Schicht über dem Chip und einem nicht von dem Chip abgedeckten Abschnitt des Trägers aufgebracht.
  • Ausführungsformen gemäß dem Verfahren liefern Halbleiterbauelemente, die zur Verwendung in Kraftfahrzeuganwendungen und anderen Anwendungen konfiguriert sind, bei denen sich der Chip bei Verwendung auf eine erhöhte Temperatur erhitzt, beispielsweise über 100 Grad Celsius. Die kohlenstoffhaltige Schicht, die über dem Chip und einem nicht von dem Chip bedeckten Abschnitt des Trägers aufgebracht wird, verhindert, dass sich der Chip von dem über dem Chip abgeschiedenen Formmaterial ablöst, und ermöglicht es, dass der Chip und der Träger den unerwünschten Effekten widerstehen, die durch die Anwesenheit von Feuchtigkeit während eines Hochtemperaturbetriebs des Chips verursacht werden.
  • Die 4A–4D zeigen Querschnittsansichten von Halbleiterbauelementen, die hergestellt worden sind, um einer Korrosion zu widerstehen, gemäß einer Ausführungsform.
  • 4A zeigt eine Querschnittsansicht des durch eine Befestigungsschicht 50 am Träger 24 angebrachten Chips 22. Der Chip 22 enthält eine erste Oberfläche 60, die zum Anbringen am Träger 24 konfiguriert ist, und eine zweite Oberfläche 62. Bei einer Ausführungsform ist die zweite Oberfläche 62 eine aktive Oberfläche, die Kontakt-Pads enthält, die elektrische Kommunikationswege in den Chip 22 bilden. Der Chip 22 beinhaltet Chips, die für Halbleiteranwendungen geeignet sind, einschließlich Logikchips, Steuerchips, Leistungschips oder Transistoren. Ein oder mehrere solche Chips 22 sind am Träger 24 angebracht, da offensichtlich je nach der Designanwendung mehrere Chips 22 am Träger 24 angebracht werden könnten.
  • Der Träger 24 beinhaltet laminierte Substrate, flexible Substrate, Keramiksubstrate, Siliziumsubstrate, Systemträger (Leadframes) oder drahtlose Rahmen. Zu geeigneten Systemträgern zählen mit Anschlüssen versehene Systemträger (Leadframes) wie etwa Thin-Outline-Systemträger, Dual-Inline-Package-Systemträger oder Quad-Flat-Package-Systemträger. Geeignete drahtlose Rahmen beinhalten drahtlose Very-Thin-Quad-Flat-Systemträger und kleine dünne drahtlose Packages.
  • Bei einer Ausführungsform ist das Chip-Befestigungsmaterial 50 ein elektrisch leitender Kleber, der den Chip 22 mit dem Träger 24 verbindet. Bei einer Ausführungsform ist das Chip-Befestigungsmaterial 50 ein doppelseitiges, elektrisch leitendes Klebeband, wenngleich auch andere geeignete Kleber oder Befestigungsmaterialien akzeptabel sind. Bei einer Ausführungsform ist das Chip-Befestigungsmaterial 50 ein elektrisch isolierender Kleber, der den Chip 22 mit dem Träger 24 verbindet. Bei einer Ausführungsform beinhaltet das Chip-Befestigungsmaterial 50 eine Lötpaste, ein Lot oder ein anderes, elektrisch leitendes Befestigungsmaterial.
  • 4B zeigt eine Querschnittsansicht von Verbindern 26, die den Chip 22 elektrisch mit dem Träger 24 verbinden. Bei einer Ausführungsform enthalten die Verbinder 26 Drähte, die elektrisch zwischen die aktive Oberfläche 62 des Chips 22 und eine Zuleitung 72 des Trägers 24 geschaltet sind. Wenn die Verbinder 26 Drähte sind, beinhaltet die Herstellung des Halbleiterbauelements 20 das Verbinden von Drahtverbindern 26 zwischen der aktiven Oberfläche 62 des Chips 22 und der Zuleitung 72 des Trägers 24. Zu geeigneten Drähten für den Verbinder 26 zählen Golddrähte, Silberdrähte, Platindrähte, Kupferdrähte oder andere geeignete Drähte, die dazu ausgelegt sind, die aktive Oberfläche 62 des Chips 22 elektrisch mit dem Träger 24 zu verbinden. Andere geeignete Verbinder 26 beinhalten Bänder, Clips, Leitungen, die in einem planaren Prozess aufgebracht werden, oder andere geeignete elektrische Verbinder, die dazu ausgelegt sind, den Chip 22 elektrisch mit dem Träger 24 zu verbinden.
  • 4C zeigt eine Querschnittsansicht von über dem Chip 22, dem Träger 24 und Verbindern 26 abgeschiedenem Material 80, und 4D zeigt eine Querschnittsansicht der auf dem Chip 22, dem Träger 24 und den Verbindern 26 angeordneten Schicht 28. Bei einer Ausführungsform wird das Material 80 über Dampfabscheidung über der aktiven Oberfläche 62 des Chips 22, der Zuleitung 72 des Trägers 24 und Abschnitten des Trägers 24, die nicht vom Chip 22 bedeckt sind, abgeschieden, um einen Dichtstoff auszubilden. Das Material 80 enthält Dichtstoffmaterialien, elektrisch isolierende Materialien oder andere Materialien, die dazu ausgelegt sind, den Komponenten des Halbleiterbauelements 20 eine Feuchtigkeitsbeständigkeit zu geben. Bei einer Ausführungsform ist das Material 80 ein kohlenstoffhaltiges Material, das über chemische Dampfabscheidung in einer Kammer auf Komponenten 22, 24 und 26 abgeschieden wird. Bei einer Ausführungsform ist das Material 80 Hexamethyldisilazan, das über chemische Dampfabscheidung in einer Kammer abgeschieden wird, um die aktive Oberfläche 62 und Seiten des Chips 22, Verbinder 26, Zuleitungen 72 und den Abschnitt des Trägers 24, der nicht von dem Chip 22 bedeckt ist, zu beschichten.
  • 5 zeigt eine Querschnittsansicht des Halbleiterbauelements 20 mit einer Schicht 28, die über Chip 22 und Träger 24 aufgebracht ist, und einem Kapselungsmaterial 90, das über einem Abschnitt des Halbleiterbauelements 20 ausgebildet ist. Bei einer Ausführungsform beinhaltet das Kapselungsmaterial 90 Epoxid, vernetzendes Polymer, vernetztes Polymer, Harz wie etwa ein formbares Harz oder ein anderes elektrisch isolierendes Material, das sich für das Ausformen über dem Chip 22 und dem Träger 24 eignet.
  • Bei einer Ausführungsform wird die Schicht 28 über dem Chip 22, dem Träger 24 und den Verbindern 26 aufgebracht und ist dazu ausgelegt, eine verstärkte oder verbesserte Haftung zwischen dem Chip 22 und dem Kapselungsmaterial 90 bereitzustellen. Auf diese Weise ist die Schicht 28 dazu ausgelegt, eine Ablösung des Kapselungsmaterials 90 von den Komponenten 22, 24, 26 zu verhindern, was das Eindringen von Feuchtigkeit zu den Komponenten verhindert und somit das Halbleiterbauelement 20 für verbesserte Leistung in Hochtemperaturanwendungen konfiguriert.
  • 6 zeigt ein Flussdiagramm 100 eines Verfahrens zum Herstellen eines korrosionsbeständigen Halbleiterbauelements gemäß einer Ausführungsform. Ein Träger wird bei 102 bereitgestellt, und ein Chip wird bei 104 am Träger angebracht. Bei 106 wird ein Verbindungselement bereitgestellt, um den Chip elektrisch mit dem Träger zu verbinden. Bei einer Ausführungsform verbindet das Verbindungselement eine aktive Oberfläche des Chips elektrisch mit dem Träger. Bei 108 werden Komponenten einschließlich des Chips und eines nicht von dem Chip und dem Verbindungselement bedeckten Abschnitts des Trägers mit einem aus der Dampfphase abgeschiedenen Isolator beschichtet. Bei 110 wird Kapselungsmaterial über den beschichteten Komponenten abgeschieden. Das resultierende Bauelement ist ein Halbleiter-Package mit einem aus der Dampfphase abgeschiedenen und zwischen dem Kapselungsmaterial und dem Chip/den Verbindern/dem Träger positionierten Isolator, wodurch diese beschichteten Komponenten einer Hydrolyse oder einer Aufnahme von Feuchtigkeit widerstehen können, die zu Korrosion der elektrischen Komponenten führen kann. Gemäß dem Flussdiagramm 100 hergestellte Halbleiter-Packages sind dazu ausgelegt, über relativ lange Zeitperioden bei relativ hohen Temperaturen auf eine Weise zu arbeiten, die einer Package Ablösung und -korrosion des Chips und der Verbinder widersteht.
  • 7A zeigt eine Perspektivansicht, und 7B zeigt eine Querschnittsansicht eines Halbleiterbauelements 120 gemäß einer weiteren Ausführungsform. Das Halbleiterbauelement 120 enthält einen an einem Träger 124 angebrachten Chip 122, einen den Chip 122 elektrisch mit dem Träger 124 verbindenden Clip 126 und eine über dem Chip 122, dem Clip 126 und dem Träger 124 abgeschiedene Schicht 128. Der Chip 122 ist den oben beschriebenen Chips 22 ähnlich, und der Träger 124 ist den oben beschriebenen Trägern 24 ähnlich. Bei einer Ausführungsform ist der Clip 126 dazu ausgelegt, eine Source-Zwischenverbindung bereitzustellen, die dafür nützlich ist, das Bauelement 120 mit anderen Elektronikgeräten zu verbinden. Die Schicht 128 ist der oben beschriebenen Schicht 28 ähnlich.
  • Die 8–10 zeigen verschiedene Halbleiter-Packages, wobei jedes einen Dichtstoff oder eine Antikorrosionsschicht enthält, der oder die über einem Träger und einem an dem Träger angebrachten Chip aufgebracht ist.
  • 8 zeigt eine Querschnittsansicht eines planaren Zwischenverbindungshalbleiterbauelements 220 gemäß einer Ausführungsform. Das planare Zwischenverbindungs-Halbleiterbauelement 220 enthält einen an einem laminierten Substrat 224 angebrachten Chip 222, mit dem Chip 222 und dem laminierten Substrat 224 durch Durchgangslöcher verbundene Leitungen 226 und eine über dem Chip 222, den Leitungen 226 und dem laminierten Substrat 224 abgeschiedene Schicht 228.
  • Bei einer Ausführungsform sind die Durchgangslöcher durch eine Isolationsschicht 230 ausgebildet, die über dem Chip 222 und dem laminierten Substrat 224 abgeschieden ist, und Leitungen 226 sind über dem Chip 222 und dem laminierten Substrat 224 gedruckt, um die Durchgangslöcher zu füllen und den Chip 222 mit dem Substrat 224 zu verbinden.
  • Die Schicht 228 ist der oben beschriebenen Schicht 28 ähnlich und ist über Dampfabscheidung über dem Chip 222, den Leitungen 226 und dem Substrat 224 abgeschieden, um Korrosion und/oder Oxidation des Chips 222 während des Betriebs bei erhöhten Temperaturen zu minimieren.
  • 9 zeigt eine Querschnittsansicht eines Flip-Chip-Halbleiterbauelements 320 gemäß einer Ausführungsform. Das Bauelement 320 enthält einen über das Flip-Chip-Verfahren an einem Träger 324 durch Lötkugeln 326 angebrachten Chip 322 und eine zwischen dem Chip 322 und dem Kapselungsmaterial 330 angeordnete Antikorrosionsschicht 328. Bei einer Ausführungsform wird das Bauelement 320 als ein gekapseltes Package bereitgestellt, und die Antikorrosionsschicht 328 ist dazu ausgelegt, die Haftung zwischen dem Kapselungsmaterial 330 und dem Chip 322 und dem Träger 324 zu fördern und dabei die Umweltkorrosion der Zwischenverbindungen zwischen dem Chip 322 und dem Träger 324 zu minimieren. Bei einer Ausführungsform ist die Antikorrosionsschicht 328 als eine dünne gleichförmige Schicht über allen exponierten Seiten des Trägers 324 abgeschieden.
  • 10 zeigt eine Querschnittsansicht eines direkt zusammengeschalteten Halbleiterbauelements 420 gemäß einer Ausführungsform. Das direkt zusammengeschaltete Halbleiterbauelement 420 enthält einen mit einer Dünnfilmumverteilungsschicht 424 kommunizierenden Chip 422 und eine zwischen dem Chip 422 und dem Kapselungsmaterial 430 angeordnete Antikorrosionsschicht 428. Die Dünnfilmumverteilungsschicht (thin film redistribution layer) 424 liefert einen elektrischen Weg zwischen dem Chip 422 und anderen Bauelementen, an denen der Chip 422 angebracht ist. Kugeln 432 sind vorgesehen, um das Bauelement 420 elektrisch mit anderen Elektronikbauelementen wie etwa Leiterplatten zu verbinden.
  • In Übereinstimmung mit den oben beschriebenen Ausführungsformen fördert die Antikorrosionsschicht 428 die Haftung zwischen den Komponenten und dem Kapselungsmaterial 430 und minimiert oder eliminiert auch die Umgebungskorrosion (Feuchtigkeit, Oxidation usw.) der elektrischen Kontakte des Packages 420.
  • Hierin beschriebene Ausführungsformen liefern ein Halbleiter-Package mit einem Träger, einem an dem Träger angebrachten Chip, einem über Dampfabscheidung über dem Chip und dem Träger abgeschiedenen Dichtstoff/Isolator. Der Dichtstoff schützt den Chip und den Träger vor unerwünschter Korrosion und/oder Oxidation, die die elektrische Leistungsfähigkeit des Chips verschlechtert. Wenn das Package gekapselt ist, fördert der Dichtstoff/Isolator die Haftung zwischen dem Kapselungsmaterial und dem Chip, was die Wahrscheinlichkeit minimiert, dass sich das Kapselungsmaterial während der Verwendung von dem Chip löst.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl alternativer und/oder äquivalenter Implementierungen substituiert werden können, ohne von dem Konzept der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen von abgedichteten Chips und Verbindern in Halbleiterbauelementen abdecken, wie hierin erörtert.

Claims (24)

  1. Halbleiterbauelement (10; 20; 120; 220; 320; 420), umfassend: einen Träger (12; 24; 124; 224; 324; 424); einen an dem Träger (12; 24; 124; 224; 324; 424) angebrachten Chip (14; 22; 122; 222; 322; 422); einen durch Dampfabscheidung über dem Chip (14; 22; 122; 222; 322; 422) und dem Träger (12; 24; 124; 224; 324; 424) abgeschiedenen Dichtstoff (16; 28; 128; 228; 328; 428); und über dem abgedichteten Chip (14; 22; 122; 222; 322; 422) und dem abgedichteten Träger (12; 24; 124; 224; 324; 424) abgeschiedenes Kapselungsmaterial (18; 90; 330; 430).
  2. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 1, wobei der Chip (14; 22; 122; 222; 322; 422) eine durch einen Verbinder (26; 126; 226; 326) elektrisch mit dem Träger (12; 24; 124; 224; 324; 424) verbundene aktive Oberfläche (62) umfasst, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) durch Dampfabscheidung über einem Äußeren des Verbinders (26; 126; 226; 326), der aktiven Oberfläche (62) und den Seiten des Chips (14; 22; 122; 222; 322; 422) und einem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) abgeschieden ist.
  3. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 2, wobei der Träger (12; 24; 124; 224; 324; 424) und der Chip (14; 22; 122; 222; 322; 422) einen an einem Systemträger drahtgebondeten Chip (22), einen mit einem Clip (126) an einem Systemträger angeschlossenen Chip (122), einen mit einem laminierten Substrat durch leitende Durchgangslöcher kommunizierenden Chip (222), einen über das Flip-Chip-Verfahren an einem Träger (12; 24; 124; 224; 324; 424) angebrachten Chip (322) oder einen mit einer Filmumverteilungsschicht (424) kommunizierenden Chip (422) umfassen.
  4. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach einem der Ansprüche 1 bis 3, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) einen anorganischen Dichtstoff oder eine amorphe Kohlenstoffschicht aus Hexamethyldisilazan umfasst.
  5. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach einem der Ansprüche 1 bis 4, wobei der Träger (12; 24; 124; 224; 324; 424) einen Systemträger mit einer ersten Oberfläche gegenüber einer zweiten Oberfläche umfasst, wobei der Systemträger ein Chippad und Zuleitungen (72) bei dem Chippad umfasst, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) über der ganzen ersten und zweiten Oberfläche des Chippads, die nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckt sind, und einem Abschnitt der ersten und zweiten Oberfläche der Zuleitungen (72) aufgetragen ist, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) dazu ausgelegt ist, die beschichteten Oberflächen hermetisch abzudichten.
  6. Halbleiterbauelement (10; 20; 120; 220; 320; 420), umfassend: einen Chip (14; 22; 122; 222; 322; 422) mit einer aktiven Oberfläche (62), die elektrisch durch einen Verbinder (26; 126; 226; 326) mit einem Träger (12; 24; 124; 224; 324; 424) verbunden ist, wobei der Träger (12; 24; 124; 224; 324; 424) als ein Kühlkörper für den Chip (14; 22; 122; 222; 322; 422) konfiguriert ist; und einen amorphen Kohlenstoffisolator (16; 28; 128; 228; 328; 428), der den Kühlkörper isoliert und über einem Äußeren des Verbinders (26; 126; 226; 326), der aktiven Oberfläche (62) und Seiten des Chips (14; 22; 122; 222; 322; 422) und einem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) abgeschieden ist.
  7. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 6, weiterhin umfassend: Kapselungsmaterial (18; 90; 330; 430), welches an den Träger (12; 24; 124; 224; 324; 424) durch den amorphen Kohlenstoffisolator (16; 28; 128; 228; 328; 428) gebondet und über dem Verbinder (26; 126; 226; 326) und der aktiven Oberfläche (62) und den Seiten des Chips (14; 22; 122; 222; 322; 422) abgeschieden ist.
  8. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 7, wobei der amorphe Kohlenstoffisolator (16; 28; 128; 228; 328; 428) eine Isolationsgrenzschicht umfasst, die die aktive Oberfläche (62) des Chips (14; 22; 122; 222; 322; 422) und den Verbinder (26; 126; 226; 326) von dem Kapselungsmaterial (18; 90; 330; 430) trennt.
  9. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 8, wobei der Verbinder (26; 126; 226; 326) einen Draht (26) umfasst, der zwischen der aktiven Oberfläche (62) des Chips (14; 22; 122; 222; 322; 422) und dem Träger (12; 24; 124; 224; 324; 424) drahtgebondet ist, und die Isolationsgrenzschicht den Draht (26) von dem Kapselungsmaterial (18; 90; 330; 430) trennt.
  10. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach einem der Ansprüche 6 bis 9, wobei der Träger (12; 24; 124; 224; 324; 424) ein laminiertes Substrat umfasst, der Chip (14; 22; 122; 222; 322; 422) elektrisch mit dem laminierten Substrat verbunden ist und gedruckte Leitungen (226) enthält, die auf dem amorphen Kohlenstoffisolator (16; 28; 128; 228; 328; 428) angebracht sind, die mit dem Chip (14; 22; 122; 222; 322; 422) und dem laminierten Substrat durch in dem amorphen Kohlenstoffisolator (16; 28; 128; 228; 328; 428) ausgebildete Durchkontakte verbunden sind.
  11. Verfahren (40) zum Herstellen eines Halbleiterbauelements (10; 20; 120; 220; 320; 420), wobei das Verfahren folgendes umfasst: Bereitstellen (42) eines Trägers (12; 24; 124; 224; 324; 424); Anbringen (44) eines Chips (14; 22; 122; 222; 322; 422) an dem Träger (12; 24; 124; 224; 324; 424); und Aufbringen (46) einer kohlenstoffhaltigen Schicht (16; 28; 128; 228; 328; 428) über dem Träger (12; 24; 124; 224; 324; 424) und einem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424).
  12. Verfahren (40) nach Anspruch 11, wobei das Anbringen (44) eines Chips (14; 22; 122; 222; 322; 422) an dem Träger (12; 24; 124; 224; 324; 424) das elektrische Verbinden des Chips (14; 22; 122; 222; 322; 422) mit dem Träger (12; 24; 124; 224; 324; 424) mit einem oder mehreren Verbindungselementen (26; 126; 226; 326) umfasst und das Aufbringen (46) einer kohlenstoffhaltigen Schicht (16; 28; 128; 228; 328; 428) das Aufbringen einer amorphen Kohlenstoffschicht über den Verbindungselementen (26; 126; 226; 326) umfasst.
  13. Verfahren (40) nach Anspruch 12, wobei das Aufbringen (46) einer amorphen Kohlenstoffschicht (16; 28; 128; 228; 328; 428) die chemische Dampfabscheidung einer amorphen Kohlenstoffschicht über exponierten Abschnitten des Chips (14; 22; 122; 222; 322; 422), dem Träger (12; 24; 124; 224; 324; 424) und den Verbindungselementen (26; 126; 226; 326) umfasst.
  14. Verfahren (40) nach Anspruch 12 oder 13, wobei die amorphe Kohlenstoffschicht (16; 28; 128; 228; 328; 428) Hexamethyldisilazan umfasst.
  15. Verfahren (40) nach einem der Ansprüche 12 bis 14, weiterhin umfassend: Kapseln des Chips (14; 22; 122; 222; 322; 422), des Trägers (12; 24; 124; 224; 324; 424) und der Verbindungselemente (26; 126; 226; 326) mit einem elektrisch isolierenden Material (18; 90; 330; 430).
  16. Verfahren (40) nach einem der Ansprüche 11 bis 15, wobei der Träger (12; 24; 124; 224; 324; 424) einen Systemträger, ein isoliertes Substrat oder ein laminiertes Substrat umfasst.
  17. Verfahren (100) zum Herstellen eines korrosionsbeständigen Halbleiterbauelements (10; 20; 120; 220; 320; 420), wobei das Verfahren (100) folgendes umfasst: Bereitstellen (102) eines Trägers (12; 24; 124; 224; 324; 424); Anbringen (104) eines Chips (14; 22; 122; 222; 322; 422) an dem Träger (12; 24; 124; 224; 324; 424); elektrisches Verbinden (106) einer aktiven Oberfläche (62) des Chips (14; 22; 122; 222; 322; 422) mit dem Träger (12; 24; 124; 224; 324; 424) mit einem Verbindungselement (26; 126; 226; 326); Beschichten (108) von Komponenten umfassend den Chip (14; 22; 122; 222; 322; 422) und einen nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) und das Verbindungselement (26; 126; 226; 326) mit einem aus der Dampfphase abgeschiedenen Isolator (16; 28; 128; 228; 328; 428); und Abscheiden (110) eines Kapselungsmaterials (18; 90; 330; 430) über den beschichteten Komponenten.
  18. Verfahren (100) nach Anspruch 17, wobei der Träger (12; 24; 124; 224; 324; 424) einen Systemträger umfasst und der Verbinder (26; 126; 226; 326) eine Drahtverbindung (26) umfasst, die zwischen der aktiven Oberfläche (62) des Chips (14; 22; 122; 222; 322; 422) und dem Träger (12; 24; 124; 224; 324; 424) verläuft, und das Beschichten (108) von Komponenten das Beschichten der aktiven Oberfläche (62) und Seiten des Chips (14; 22; 122; 222; 322; 422) und eines Äußeren der Drahtverbindung (26) mit dem aus der Dampfphase abgeschiedenen Isolator (16; 28; 128; 228; 328; 428) umfasst.
  19. Verfahren (100) nach Anspruch 17, wobei der Verbinder (26; 126; 226; 326) einen Clip (126) umfasst und das Beschichten (108) von Komponenten das Beschichten der aktiven Oberfläche (62) und Seiten des Chips (14; 22; 122; 222; 322; 422) und eines Äußeren des Clips (126) mit dem aus der Dampfphase abgeschiedenen Isolator (16; 28; 128; 228; 328; 428) umfasst.
  20. Verfahren (100) nach einem der Ansprüche 17 bis 19, wobei das Abscheiden (110) eines Kapselungsmaterials (18; 90; 330; 430) über den beschichteten Komponenten das Haften eines Kapselungsmaterials (18; 90; 330; 430) über den beschichteten Komponenten umfasst, so dass das Kapselungsmaterial (18; 90; 330; 430) von den Komponenten getrennt ist.
  21. Halbleiterbauelement (10; 20; 120; 220; 320; 420), zur Verwendung in Hochtemperaturanwendungen konfiguriert, wobei das Bauelement (10; 20; 120; 220; 320; 420) folgendes umfasst: einen Träger (12; 24; 124; 224; 324; 424); einen Chip (14; 22; 122; 222; 322; 422), der an dem Träger (12; 24; 124; 224; 324; 424) angebracht ist und einen zwischen dem Chip (14; 22; 122; 222; 322; 422) und dem Träger (12; 24; 124; 224; 324; 424) gekoppelten Verbinder (26; 126; 226; 326) enthält; und einen Dichtstoff (16; 28; 128; 228; 328; 428), der über einem Äußeren des Verbinders (26; 126; 226; 326), Oberflächen des Chips (14; 22; 122; 222; 322; 422) und einem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) abgeschieden ist; wobei der Dichtstoff (16; 28; 128; 228; 328; 428) dazu ausgelegt ist, die Feuchtigkeitsexposition zum Äußeren des Verbinders (26; 126; 226; 326), den Oberflächen des Chips (14; 22; 122; 222; 322; 422) und dem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) zu minimieren.
  22. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 21, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) eine auf einer aktiven Oberfläche (62) und den Seiten des Chips (14; 22; 122; 222; 322; 422), der äußeren Oberfläche des Verbinders (26; 126; 226; 326) und dem nicht von dem Chip (14; 22; 122; 222; 322; 422) bedeckten Abschnitt des Trägers (12; 24; 124; 224; 324; 424) abgeschiedene, gleichförmig dünne Isolationsschicht umfasst.
  23. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 21 oder 22, wobei der Dichtstoff (16; 28; 128; 228; 328; 428) eine amorphe Kohlenstoffschicht umfasst.
  24. Halbleiterbauelement (10; 20; 120; 220; 320; 420) nach Anspruch 23, wobei die amorphe Kohlenstoffschicht ein aus der Dampfphase abgeschiedenes Hexamethyldisilazan umfasst.
DE102009033594A 2008-08-20 2009-07-17 Halbleiterbauelement Ceased DE102009033594A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/195,200 US9953952B2 (en) 2008-08-20 2008-08-20 Semiconductor device having a sealant layer including carbon directly contact the chip and the carrier
US12/195,200 2008-08-20

Publications (1)

Publication Number Publication Date
DE102009033594A1 true DE102009033594A1 (de) 2010-03-04

Family

ID=41606322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009033594A Ceased DE102009033594A1 (de) 2008-08-20 2009-07-17 Halbleiterbauelement

Country Status (2)

Country Link
US (1) US9953952B2 (de)
DE (1) DE102009033594A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216282A1 (de) * 2013-08-16 2015-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess
WO2017174608A1 (en) 2016-04-06 2017-10-12 Abb Schweiz Ag Semiconductor chip with moisture protection layer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545702B (zh) * 2012-10-25 2016-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
EP2960936A4 (de) * 2013-02-22 2016-10-19 Hitachi Ltd Harzversiegelte elektronische steuerungsvorrichtung
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
US9576930B2 (en) * 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
KR101753512B1 (ko) * 2016-01-11 2017-07-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 이의 제조 방법
JP7108415B2 (ja) * 2017-10-06 2022-07-28 シナプティクス インコーポレイテッド 集積回路装置及び電子機器
CN110718508A (zh) * 2018-07-11 2020-01-21 珠海格力电器股份有限公司 一种电子元件封装结构、电器设备及电子元件的封装方法
US11316222B2 (en) 2019-01-08 2022-04-26 The Boeing Company System and method for maintaining thermal control of battery cells

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549368A (en) 1968-07-02 1970-12-22 Ibm Process for improving photoresist adhesion
US4753855A (en) 1986-12-04 1988-06-28 Dow Corning Corporation Multilayer ceramic coatings from metal oxides for protection of electronic devices
KR900019177A (ko) * 1988-05-19 1990-12-24 야마자키 순페이 전기 장치 및 제조방법
US6191492B1 (en) 1988-08-26 2001-02-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device including a densified region
JPH0589663A (ja) 1991-09-27 1993-04-09 Mitsubishi Electric Corp 半導体記憶装置およびその出力制御方法
US5643343A (en) * 1993-11-23 1997-07-01 Selifanov; Oleg Vladimirovich Abrasive material for precision surface treatment and a method for the manufacturing thereof
US5504042A (en) 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications
US5942802A (en) 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
KR100202668B1 (ko) * 1996-07-30 1999-07-01 구본준 크랙 방지를 위한 반도체 패키지와 그 제조방법 및 제조장치
US5897443A (en) 1998-02-26 1999-04-27 Glaser; Paul R. Golf practice mat
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6677549B2 (en) * 2000-07-24 2004-01-13 Canon Kabushiki Kaisha Plasma processing apparatus having permeable window covered with light shielding film
US7279239B2 (en) 2002-08-07 2007-10-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminating product including adhesion layer and laminate product including protective film
US20070262426A1 (en) * 2004-01-27 2007-11-15 Joachim Mahler Semiconductor Housings Having Coupling Coatings
US7511296B2 (en) 2005-03-25 2009-03-31 Canon Kabushiki Kaisha Organic semiconductor device, field-effect transistor, and their manufacturing methods
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
GB0523715D0 (en) * 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
US8110906B2 (en) 2007-01-23 2012-02-07 Infineon Technologies Ag Semiconductor device including isolation layer
US7923823B2 (en) 2007-01-23 2011-04-12 Infineon Technologies Ag Semiconductor device with parylene coating
US20090115060A1 (en) * 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216282A1 (de) * 2013-08-16 2015-02-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess
DE102013216282B4 (de) * 2013-08-16 2020-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches Bauteil mit einer elektrisch zu kontaktierenden Stelle sowie Verfahren zur Vorbereitung eines elektrischen Bauteils für einen Lötprozess und Verwendung einer entsprechenden Matrix
WO2017174608A1 (en) 2016-04-06 2017-10-12 Abb Schweiz Ag Semiconductor chip with moisture protection layer

Also Published As

Publication number Publication date
US9953952B2 (en) 2018-04-24
US20100044841A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
DE102009033594A1 (de) Halbleiterbauelement
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE112011103926B4 (de) Halbleitervorrichtung
TW200600523A (en) Epoxy resin composition for semiconductor encapsulation, semiconductor device using the same, and process for producing semiconductor device
DE102013102973B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
US7626262B2 (en) Electrically conductive connection, electronic component and method for their production
DE102016102152B4 (de) Form-Halbleitergehäuse mit verbesserten lokalen Hafteigenschaften
DE102014100196B4 (de) Verfahren zum elektrophoretischen Abscheiden (EPD) eines Films auf einer exponierten leitfähigen Oberfläche und ein elektrisches Bauteil daraus
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102013114938B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102009044863A1 (de) Halbleiter-Bauelement
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102007009521A1 (de) Bauteil, Leistungsbauteil, Vorrichtung, Verfahren zum Herstellen eines Bauteils und Verfahren zum Herstellen eines Leistungshalbleiterbauteils
DE102008008515B4 (de) Modul mit siliziumbasierter Schicht und Herstellungsverfahren
DE102008028757A1 (de) Halbleiterchipanordnung mit Sensorchip und Herstellungsverfahren
DE102017104305B9 (de) Halbleiterbauelement und Herstellungsverfahren desselben
DE102010000401B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines solchen
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102008028943B4 (de) Integrierter Schaltungschip mit einer beanspruchungspuffernden Schicht, Halbleiterbauelement, Verfahren zum Schützen eines Chips und Einzelchipbaustein
DE102008039939B4 (de) Integriertes Schaltungsbauelement mit einer aus der Gasphase abgeschiedenen Isolationsschicht und Verfahren zu seiner Herstellung
DE102008040727A1 (de) Verfahren und Vorrichtung zur Ermittlung der Rotortemperatur einer permanenterregten Synchronmaschine

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130326