DE102016003957B4

DE102016003957B4 - Phasenverstellvorrichtung, Codierer und Phasenverstellverfahren

Info

Publication number: DE102016003957B4
Application number: DE102016003957.4A
Authority: DE
Inventors: Tetsuro Kiriyama; Toru Yaku
Original assignee: Mitutoyo Corp
Current assignee: Mitutoyo Corp
Priority date: 2015-04-03
Filing date: 2016-04-01
Publication date: 2021-07-22
Anticipated expiration: 2036-04-02
Also published as: JP2016197044A; CN106052593B; DE102016003957A1; CN106052593A; US10003321B2; US20160294364A1

Abstract

Phasenverstellvorrichtung (100), umfassend:eine Widerstandsreihe (1; 12; 13; 14; 15; 16), die dafür konfiguriert ist, eine Anzahl MN von Signalen mit einer Phasendifferenz von 2π/MN durch Aufteilen von Spannung zwischen zwei benachbarten Phasen eines M-phasigen Eingangssignals mit einer Phasendifferenz von 2π/M auszugeben, wobei M eine ganze Zahl größer oder gleich 2 ist, wobei die Widerstandsreihe (1;12;13;14;15;16) ferner dafür konfiguriert ist, eine Anzahl N von Signalen mit einer Phasenverzögerung für jede der Phasen des M-phasigen Eingangssignals zu erzeugen, wobei N eine ganze Zahl größer oder gleich 2 ist;einen Schalter (2; 21; 22; 23, 24; 25; 26), der dafür konfiguriert ist, eine Anzahl L von Signalen mit einer Phasendifferenz von 2π/L aus den MN Signalen zu wählen, wobei L eine ganze Zahl größer oder gleich 2 ist; undeine Anzahl L von Verstärkern (AMP1-AMP4), welche dafür konfiguriert sind, ein L-phasiges Ausgangssignal auszugeben, wobei L die ganze Zahl größer oder gleich 2 ist, indem sie jedes der Anzahl L von Signalen, welche durch das Aufteilen der Spannung mit der Widerstandsreihe (1; 12; 13; 14; 15; 16) abgeschwächt sind, derart verstärken, dass eine Amplitude der Anzahl L von Signalen der Amplitude des M-phasigen Eingangssignals entspricht.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die Erfindung betrifft eine Phasenverstellvorrichtung, einen Codierer und ein Phasenverstellverfahren.
Beschreibung der einschlägigen Technik
Gegenwärtig werden Codierer zum Erfassen einer Position verschiedener Vorrichtungen mit einer Antriebsvorrichtung verwendet. Ein Codierer ist insbesondere eine Vorrichtung zum Messen der Verschiebungsposition, welche an einer Antriebswelle oder einer Drehwelle einer Werkzeugmaschine oder einer Koordinatenmesseinrichtung angebracht ist. Allgemein kann ein Codierer ein Linearcodierer zum Erfassen der linearen Verschiebung und ein Drehcodierer (oder Drehgeber) zum Erfassen eines Drehwinkels sein. Zu den Beispielen für ein Erfassungsverfahren eines Codierers gehören ein magnetisches, ein kapazitives Verfahren und ein Verfahren mit elektromagnetischer Induktion, zusätzlich zu einem fotoelektrischen Verfahren.
Bei einem fotoelektrischen Codierer gibt es eine Art, welche ein vierphasiges Hauptsignal ausgibt, welches eine Phase A (Phase 0°), eine Phase -A (Phase 180°), eine Phase B (Phase 90°) und eine Phase -B (Phase 270°) enthält, wobei jede Phase jeweils um 90° verschieden ist. Nachfolgend wird dieses Hauptsignal als ein vierphasiges Signal mit einer 90°-Phasendifferenz, oder einfach als ein vierphasiges Signal bezeichnet. Durch Kombinieren dieses Signals mit einem Ausgangspunktsignal kann der Codierer eine ABS-Position (eine absolute Position) mit der Genauigkeit einer minimalen Auflösung der Interpolation des Hauptsignals ausgeben.
Außerdem kann bei dem oben erwähnten vierphasigen Signal der fotoelektrische Codierer durch Subtrahieren der Phase -A von Phase A eine Phase a (0°) sowie durch Subtrahieren der Phase -B von Phase B eine Phase b (90°) erzeugen. In einem solchen Fall gibt der fotoelektrische Codierer ein zweiphasiges Hauptsignal aus. Nachfolgend wird dieses Hauptsignal als ein zweiphasiges Signal mit 90° Phasendifferenz, oder einfach als ein zweiphasiges Signal bezeichnet. Obwohl die Anzahl der Phasen zwischen dem zweiphasigen Signal und dem vierphasigen Signal verschieden ist, ist die technische Bedeutung der beiden äquivalent.
Die Verschiebung kann zwischen einer Phase des oben erwähnten vierphasigen Hauptsignals und einer Phase des Ausgangspunktsignals beispielsweise auftreten, wenn der fotoelektrische Codierer an einer Vorrichtung angebracht ist. Als Ergebnis kann ein Fall auftreten, bei dem eine Phasendifferenz zwischen dem Hauptsignal und dem Ausgangspunktsignal nicht auf einen Sollwert definiert werden kann. Folglich wird die Phasendifferenz im Allgemeinen durch mechanisches Ausführen von Feineinstellungen, in einer Bewegungsrichtung des Codierers, an einer Befestigungsposition eines Erfassungskopfs verstellt. Da jedoch eine Pulsweite des Ausgangspunktsignals eng ist, sind Verstellungen nicht möglich, wenn eine Größe des Ausgangspunktsignals beachtet wird. Daher erfordert die Ausführung dieses Verstellprozesses wiederholtes systematisches Ausprobieren und ist zeitaufwändig.
Um zu verhindern, dass eine lange Zeitspanne für den Verstellprozesses benötigt wird, ist ein Verfahren vorgeschlagen worden, bei dem eine Phase eines Hauptsignals durch Umlegen eines Schalters um einen vorgegebenen Wert verschoben wird; und zwischen dem Hauptsignal und einem Ausgangspunktpuls wird Synchronisation erreicht (Japanische Offenlegungsschrift Nr. JP 2002 - 116 060 A ). Bei diesem Ansatz kann eine Häufigkeit des systematischen Ausprobierens gegenüber dem oben erwähnten Fall reduziert werden, bei dem die Feineinstellungen mechanisch erfolgen. Außerdem wurde ein Verfahren vorgeschlagen, bei dem die oben beschriebene Phasenverstellung des Hauptsignals durch eine Operation einer CPU automatisch gesteuert wird (Japanische Offenlegungsschrift Nr. JP - 2002 - 162 253 A ).
Jedoch sind die Erfinder dieser Erfindung bei den oben genannten Verfahren auf ein Problem gestoßen, welches nachstehend besprochen wird. Gemäß den Verfahren in den Japanischen Offenlegungsschriften Nr. JP 2002 - 116 060 A und Nr. JP 2002 - 162 253 A sind lediglich grobe Phasenverstellungen möglich, da eine Teilung der Phasenverstellung 90° beträgt. Je nach einem Zustand des Ausgangspunktsignals kann in einem solchen Fall eine Situation auftreten, bei der eine korrekte Synchronisation zwische dem Hauptsignal und dem Ausgangspunktsignal nach der Phasenverstellung nicht durchgeführt werden kann.
12 zeigt Synchronisationen des Hauptsignals und der Ausgangspunktsignale, wenn ein Pulsweite des Ausgangspunktsignals groß ist. Ursprünglich enthält das Ausgangspunktsignal vorzugsweise eine Pulsweite von einem Zyklus (2π) eines Hauptsignals MAIN, wie bei einem idealen Ausgangspunktsignal ORG_IDEAL der 12 dargestellt. In der Realität jedoch variiert bei dem Ausgangspunktsignal die Pulsweite und das Timing zum Ansteigen und Fallen des Pulses kann variieren. Wie in einem Ausgangspunktsignal ORG1 der 12 gezeigt, kann beispielsweise die Pulsweite eine größere Pulsweite als einen Idealwert (2π) aufweisen, obwohl keine Bewegung in dem Ausgangspunktsignal um eine Pulsmitte vorliegt. Bei dem Beispiel des Ausgangspunktsignals ORG1 ist die Pulsweite 3π. Zu diesem Zeitpunkt ist die Anstiegsposition des Ausgangspunktsignals ORG1 -3π/2 und die Fallposition ist 3π/2. Außerdem ist ein Ausgangspunktsignal ORG2 definiert, bei dem das Timing zum Ansteigen und Fallen des Ausgangpunktsignals um π/8 verzögert ist.
Es wird ein Fall betrachtet, bei dem eine Phasenverstellung mit einem Schritt von 90° (π/2) Weite, wie in den Japanischen Offenlegungsschriften Nr. JP 2002 - 116 060 A und Nr. JP 2002 - 162 253 A präsentiert, bezüglich diesen Ausgangspunktsignalen ORG1 und ORG2 durchgeführt wird.
Wenn die Phasen der Ausgangspunktsignale ORG1 und ORG2 um 90° (π/2) verzögert sind und als Ausgangspunktsignale ORG10 bzw. ORG20 eingestellt sind, wie in 12 gezeigt, kann das Ausganspunktsignal ORG20 so verstanden werden, dass es Aktivierungszustände an zwei Positionen, Phase 0 und Phase 2π, hat. In diesem Fall kann der Codierer zwei Ausgangspunkte an Phase 0 und Phase 2π erfassen, was zu einer falschen Erfassung des Absolutwerts des Ausgangspunkts führt.
Um das Auftreten solcher falschen Erfassungen zu verhindern, ist daher ein solches Verfahren erforderlich, dass die Phasenverstellung eines Hauptsignals durchgeführt werden kann, welche kleiner als 90° (π/2) ist.
DE 10 2006 049 755 A1 beschreibt eine Schaltungsanordnung zur Konvertierung sinusförmiger Sensorsignale mit einer Multiplexereinheit zur Versorgung von Zwischensignalen, in welcher Positionssignale anhand von Schaltvorgängen erzeugt werden, und mit einer Interpolationseinheit mit einer Brückenschaltung.
US 5 140 240 A beschreibt einen Drehpositionserfassungscodierer, welcher mindestens zwei Erfassungsköpfe umfasst, die entlang einer Schlitzkette eines Codeschilds angeordnet sind.
JP 2001 - 56 238 A beschreibt einen Inkrementalgeber zur Stabilisierung einer Phase während der Hochgeschwindigkeitsrotation und im Fall des kurzen Zyklus multiplizierter Signale bei der Erzeugung hochauflösender Signale.
JP H07 - 253 334 A beschreibt einen optischen Codierer, der die Phasendifferenz zwischen zwei erfassten Signalen elektrisch auf eine bestimmte Phasendifferenz einstellt.
ZUSAMMENFASSUNG DER ERFINDUNG
Diese Erfindung wurde vor dem Hintergrund der obigen Umstände konzipiert und passt durch Verstellen einer Phase eines Hauptsignals eine relative Phasenverschiebung des Hauptsignals gegenüber einem Ausgangspunktsignal einer Verschiebungspositionsmessvorrichtung, wie beispielsweise eines fotoelektrischen Codierers leicht an.
Eine Phasenverstellvorrichtung nach einem Aspekt dieser Erfindung enthält eine Widerstandsreihe, einen Schalterteil und Verstärker. Die Widerstandsreihe gibt eine Anzahl MN von Signalen mit einer Phasendifferenz von 2π/MN aus, indem Spannung zwischen zwei benachbarten Phasen eines M-phasigen Eingangssignals mit einer Phasendifferenz von 2π/M (wobei M eine ganze Zahl gleich oder größer als 2 ist) aufgeteilt wird, und eine Anzahl N von Signalen (wobei N eine ganze Zahl gleich oder größer als 2 ist) mit einer Phasenverzögerung für jede der Phasen des M-phasigen Eingangssignals erzeugt wird. Der Schalterteil wählt eine Anzahl L von Signalen mit einer Phasendifferenz von 2π/L (wobei L eine ganze Zahle gleich oder größer als 2 ist) aus den MN Signalen. Eine Anzahl L von Verstärkern gibt ein L-phasiges Ausgangssignal (wobei L eine ganze Zahl gleich oder größer als 2 ist) aus, indem jedes der Anzahl L von Signalen, die durch Aufteilen der Spannung mit der Widerstandsreihe abgeschwächt wurden, derart verstärkt wird, dass eine Amplitude der Anzahl L von Signalen der Amplitude des M-phasigen Eingangssignals entspricht.
Gemäß einer besonderen Ausführungsform wird eine erste Phase, welche eine der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, einem ersten Ende einer Anzahl N von in Reihe geschalteten Widerständen zugeführt; und eine zweite Phase, welche eine andere Phase der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, wird einem zweiten Ende der Anzahl N von in Reihe geschalteten Widerständen zugeführt.
Gemäß einer weiteren besonderen Ausführungsform wird, wenn ein kombinierter Widerstand der Anzahl N von in Reihe geschalteten Widerständen als R_TOTAL definiert ist, ein kombinierter Widerstand R_E einer Anzahl k von Widerständen, welcher als k-ter von der Seite der ersten Phase aus (wobei k eine ganze Zahl ist, welche eine Beziehung 1 ≤ k ≤ N erfüllt) innerhalb der Anzahl N von in Reihe geschalteten Widerständen gezählt wird, durch die untenstehende Formel (1) ausgedrückt, und ein Widerstandswert des k-ten Widerstands, welcher von der Seite der ersten Phase aus innerhalb der Anzahl N von in Reihe geschalteten Widerständen gezählt wird, wird durch die untenstehende Formel (2) ausgedrückt.
[Formel 1] $\begin{array}{l} R_{E} = R_{T O T A L} \cdot \frac{s i n \frac{2 π}{M}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π}{M}} \\ = R_{T O T A L} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \end{array}$

[Formel 2] $R k = R_{E} - \sum_{i = 1}^{k - 1} R_{i}$
Insbesondere verstärkt jeder der Anzahl L von Verstärkern ein Signal, welches von zwischen dem k-ten Widerstand und einem Widerstand k+1 ausgegeben wird, von der Seite der ersten Phase aus gezählt, um 1/β_k, und β_k wird durch die untenstehende Formel (3) ausgedrückt.
[Formel 3] $β_{k} = \frac{s i n \frac{2 π k}{M}}{s i n \frac{2 π k}{M} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})}$
Ferner ist die Anzahl MN von Widerständen in der Widerstandsreihe insbesondere ringförmig in Reihe geschaltet, und der Schalterteil ist als Drehschalter konfiguriert, welcher einen Anschluss hat, der mit einem Knoten verbunden werden kann, welcher um eine Anzahl MN/L von Knoten innerhalb der Anzahl von MN Knoten zwischen der Anzahl MN von Widerständen getrennt ist.
Ein Codierer nach einem anderen Aspekt dieser Erfindung umfasst eine der oben genannten Phasenverstellvorrichtungen; einen Erfassungsteil, welcher ein Ausgangspunktsignal und das M-phasige Eingangssignal, welches ein Hauptsignal ist, liest und ausgibt; und eine Einrichtung zum Synchronisieren des Ausgangspunktsignals, welche eine Position des Ausganspunktsignals bestimmt, indem sie das Ausgangspunktsignal und das L-phasige Ausgangssignal synchronisiert. Gemäß einem weiteren Aspekt dieser Erfindung wird ferner ein Phasenverstellverfahren bereitgestellt, welches die folgenden Schritte umfasst: (a) Ausgeben, mittels einer Widerstandsreihe, einer Anzahl MN von Signalen mit einer Phasendifferenz von 2π/MN durch Aufteilen von Spannung zwischen zwei benachbarten Phasen eines M-phasigen Eingangssignals mit einer Phasendifferenz von 2π/M, wobei M eine ganze Zahl von mindestens 2 ist, wobei die Widerstandsreihe ferner eine Anzahl N von Signalen erzeugt, wobei N eine ganze Zahl von mindestens 2 ist, mit einer Phasenverzögerung für jede der Phasen des M-phasigen Eingangssignals; Wählen, mittels eines Schalters, einer Anzahl L von Signalen mit einer Phasendifferenz von 2π/L, wobei L eine ganze Zahl von mindestens 2 ist, aus den MN Signalen; und Ausgeben, mittels einer Anzahl L von Verstärkern, eines L-phasigen Ausgangssignals, wobei L die ganze Zahl von mindestens 2 ist, durch derartiges Verstärken jedes der Anzahl L von Signalen, welche durch Aufteilen der Spannung mit der Widerstandsreihe abgeschwächt sind, dass eine Amplitude der Anzahl L von Signalen der Amplitude des M-phasigen Signals entspricht.
Gemäß dieser Erfindung ist es möglich, genaue Phasenverstellungen eines mehrphasigen Eingangssignals mit einer einfachen Konfiguration durchzuführen.
Diese Erfindung wird durch die folgende ausführliche Beschreibung und die beigefügten Zeichnungen verdeutlicht. Auf die beigefügten Zeichnungen wird lediglich zum besseren Verständnis Bezug genommen, sie dienen nicht der Einschränkung dieser Erfindung.
Figurenliste
Die Erfindung wird in der folgenden ausführlichen Beschreibung unter Bezugnahme auf die angeführten mehreren Zeichnungen anhand von nicht einschränkenden Beispielen beispielhafter Ausführungsformen der Erfindung weiter beschrieben, wobei gleiche Bezugszeichen über alle verschiedenen Ansichten der Zeichnungen hinweg ähnliche Teile bezeichnen. Es sei darauf hingewiesen, dass zwar Ausführungsformen separat beschrieben sind, jedoch einzelne Merkmale derselben zu weiteren Ausführungsformen kombiniert werden können.

1 ist ein Schaltdiagramm, welches eine Konfiguration einer Phasenverstellvorrichtung nach einer ersten Ausführungsform schematisch darstellt;
2 zeigt eine Phase A, eine Phase B sowie Spannungen V₁ bis V₃ von Ausgangssignalen von Knoten N1 bis N3;
3 zeigt Widerstände, die zwischen einer ersten Phase und einer zweiten Phase angeschlossen sind;
4 ist ein Schaltdiagramm, welches eine Konfiguration des Schalterteils darstellt,
5 ist ein Schaltdiagramm, welches den Schalterteil während eines Phasenversatzes von 67,5° (k = 3) zeigt;
6 ist ein Schaltdiagramm, welches eine Widerstandsreihe 11 und einen Schalterteil 21 zeigt, der ein dreiphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal gegeben ist;
7 ist ein Schaltdiagramm, welches eine Widerstandsreihe 12 und einen Schalterteil 22 zeigt, der ein dreiphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal gegeben ist;
8 ist ein Schaltdiagramm, welches eine Widerstandsreihe 13 und einen Schalterteil 23 zeigt, der ein vierphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal gegeben ist;
9 ist ein Schaltdiagramm, welches eine Widerstandsreihe 14 und einen Schalterteil 24 zeigt, der ein vierphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal gegeben ist;
10 ist ein Schaltdiagramm, welches eine Widerstandsreihe 15 und einen Schalterteil 25 zeigt, der ein achtphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem vierphasigen Eingangssignal gegeben ist;
11 ist ein Schaltdiagramm, welches eine Widerstandsreihe 16 und einen Schalterteil 26 zeigt, der ein vierphasiges Ausgangssignal ausgibt, wenn ein vorgegebener Phasenversatz basierend auf einem achtphasigen Eingangssignal gegeben ist;
12 zeigt eine und eines Synchronisierung eines Hauptsignals Synchronisierung eines Hauptsignals Ausgangspunktsignals, wenn eine Pulsweite des Ausgangspunktsignals groß ist.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Die hier dargestellten Details sind lediglich beispielhaft und zum Zwecke der erläuternden Beschreibung der Ausführungsformen der Erfindung gezeigt, und sie werden dargelegt, um das vorzustellen, was als die nützlichste und am leichtesten zu begreifende Beschreibung der Grundlagen und konzeptuellen Aspekte der vorliegenden Erfindung erachtet wird. In dieser Hinsicht wird nicht versucht, strukturelle Einzelheiten der Erfindung ausführlicher darzustellen als für das grundsätzliche Verständnis der Erfindung notwendig ist, da die Beschreibung zusammen mit den Zeichnungen dem Fachmann auf dem Gebiet der Technik verdeutlicht, wie die Ausführungsformen der vorliegenden Erfindung in der Praxis ausgeführt werden können.
Es folgt eine Beschreibung von Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen. Identische Bezugszeichen sind identischen Elementen in jeder der Vielzahl von Zeichnungen zugeordnet, und auf mehrfache Beschreibungen wird, wo möglich, verzichtet.
Erste Ausführungsform
Beschrieben wird eine Phasenverstellvorrichtung 100 nach einer ersten Ausführungsform. Die Phasenverstellvorrichtung 100 hat eine Konfiguration, welche in der Lage ist, ein Signal auszugeben, bei dem eine Phase A, eine Phase -A, eine Phase B und eine Phase -B eines vierphasigen Eingangssignals jeweils um einen identischen Wert versetzt sind.
Die Phasenverstellvorrichtung 100 ist insbesondere in einen Codierer inkorporiert und versetzt beispielsweise eine Phase eines vierphasigen Signals, welches ein Erfassungsteil (oder ein Detektor) liest und ausgibt, um einen vorgegebenen Wert. Außerdem bestimmt eine Vorrichtung zum Synchronisieren des Ausgangspunktsignals eine Position eines Ausgangspunkts des Codierers durch Synchronisieren eines von dem Erfassungsteil ausgegebenen Ausgangspunktsignals mit dem vierphasigen Signal, bei dem die Phase versetzt ist.
Beispielsweise sind die Phase A, die Phase -A, die Phase B und die Phase -B jeweils durch die folgenden Formeln (4) bis (7) repräsentiert.
[Formel 4] $A = s i n (s i n \frac{2 π}{λ} - 0) = c o s (s i n \frac{2 π k}{λ})$

[Formel 5] $B = s i n (\frac{2 π x}{λ} - 2 π \frac{1}{4}) = c o s (\frac{2 π x}{λ} - \frac{π}{2})$

[Formel 6] $- A = s i n (\frac{2 π x}{λ} - 2 π \frac{1}{4}) = c o s (\frac{2 π x}{λ} - π)$

[Formel 7] $- B = s i n (\frac{2 π x}{λ} - 2 π \frac{3}{4}) = c o s (\frac{2 π x}{λ} - \frac{3 π}{2})$
Die Phasenverstellvorrichtung 100 hat eine Konfiguration, welche jede Phase des zugeführten vierphasigen Eingangssignals um Δθ versetzt. 1 ist ein Schaltdiagramm, welches die Konfiguration der Phasenverstellvorrichtung 100 nach der ersten Ausführungsform schematisch darstellt.
Die Phasenverstellvorrichtung 100 enthält eine Widerstandsreihe 1, einen Schalterteil 2 (oder Schalter) und Verstärker AMP1 bis AMP4. Die Widerstandsreihe 1 hat eine Konfiguration, bei der mehrere die Spannung teilende Widerstände hintereinander geschaltet sind. Bei diesem Beispiel sind sechzehn Widerstände R1 bis R16 in Reihe geschaltet. In diesem Fall wird ein erstes Ende auf der Seite des Widerstands R1 der die Widerstände R1 bis R16 enthaltenden Widerstandsreihe als ein Knoten N0 bezeichnet, und ein zweites Ende auf der Seite des Widerstands R16 wird als ein Knoten N16 bezeichnet. Ein Knoten zwischen einem j-ten Widerstand Rj (wobei j eine ganze Zahl ist, für die 1 ≤ j ≤ 15 gilt), von dem Knoten N0 aus gezählt, und einem (j+1)-ten Widerstand R(j+1), von dem Knoten N0 aus gezählt, wird als ein Knoten Nj bezeichnet.
Die Phasen A, B, -A, -B und A werden den Knoten N0, N4, N8, N12 und N16 jeweils direkt zugeführt.
Die Phase A wird von dem Knoten N0 an den Schalterteil 2 ausgegeben. Signale, bei denen die Phase A um 22,5°, 45° bzw. 67,5° verzögert ist, werden von den Knoten N1 bis N3 an den Schalterteil 2 ausgegeben. 2 zeigt Phase A, Phase B und Spannungen V₁ bis V₃ der Ausgangssignale von den Knoten N1 bis N3.
Die Phase B (Signal, bei dem die Phase A um 90° verzögert ist) wird von dem Knoten N4 an den Schalterteil 2 ausgegeben. Signale, bei denen die Phase B-Phase um 22,5°, 45° bzw. 67,5° (Signale, bei denen die Phase A-Phase um 112,5°, 135° bzw. 157,5° verzögert ist), werden von den Knoten N5 bis N7 an den Schalterteil 2 ausgegeben.
Die Phase -A (Signal, bei dem die Phase A um 180° verzögert ist) wird von dem Knoten N8 an den Schalterteil 2 ausgegeben. Signale, bei denen die Phase -A-Phase um 22,5°, 45° bzw. 67,5° verzögert ist (Signale, bei denen die Phase A-Phase um 202,5°, 225° bzw. 247,5° verzögert ist), werden von den Knoten N9 bis N11 an den Schalterteil 2 ausgegeben.
Die Phase -B (Signal, bei dem die Phase A-Phase um 270° verzögert ist) wird von dem Knoten N12 an den Schalterteil 2 ausgegeben. Signale, bei denen die Phase -B-Phase um 22,5°, 45° bzw. 67,5° verzögert ist (Signale, bei denen die Phase A-Phase um 292,5°, 315° bzw. 337,5° verzögert ist, werden von den Knoten N13 bis N15 an den Schalterteil 2 ausgegeben.
Die Phase A, welche identisch zu dem Knoten N0 ist, wird von dem Knoten N16 an den Schalterteil 2 ausgegeben. Mit anderen Worten: Ein Knoten Nh (wobei h eine ganze Zahl ist, für die die 0 ≤ h ≤ 16 gilt) kann als Ausgeben eines Signals verstanden werden, bei dem die Phase A-Phase um h x 22,5° verzögert ist.
Wie oben beschrieben, wird durch Verwenden einer Widerstandsspannungsteilung durch die in Reihe geschalteten Widerstände zwischen zwei in dem vierphasigen Signal enthaltenen Phasen ein Signal erzeugt, bei dem die Phase um 22,5° verschoben ist. Nachstehend wird ein Verfahren zum Bestimmen eines Widerstandswerts jedes Widerstands angegeben, der die oben erwähnte Widerstandsspannungsteilung erzielt. In obiger Beschreibung ist eine Anzahl von in Reihe geschalteten Widerständen zwischen zwei Phasen beispielhaft vier, und eine Verstellweite der Phase ist 22,5°. Die Anzahl der Widerstände, die Verstellweite der Phase und eine Gesamtzahl an Phasen sind jedoch nicht auf dieses Beispiel beschränkt. Es folgt eine Beschreibung derart, dass eine Anzahl N von Widerständen zwischen zwei benachbarten Phasen, welche in einem M-phasigen Signal (wobei M eine ganze Zahl gleich oder größer als 2 ist) enthalten sind, in Reihe geschaltet sind.
3 zeigt Widerstände, die zwischen einer ersten Phase und einer zweiten Phase geschaltet sind. Die erste Phase wird durch das Ende auf der Seite des Widerstands R1 der Widerstandsreihe mit Widerständen R1 bis RN zugeführt, und die zweite Phase wird durch das Ende auf der Seite des Widerstands RN zugeführt. V_E ist die Spannung der ersten Phase und V_F ist die Spannung der zweiten Phase.
Zuerst wird eine Spannung V_k des Ausgangssignals von dem k-ten Knoten (wobei für k gilt: 1 ≤ k ≤ N-1) abgeleitet. Bei diesem Beispiel wird ein kombinierter Widerstand der Widerstände R1 bis Rk auf der Seite der ersten Phase, von einem Knoten N_k aus, als R_E betrachtet, und ein kombinierter Widerstand der Widerstände Rk+1 bis RN auf der Seite der zweiten Phase, von dem Knoten N_k aus, wird als R_F betrachtet. Zum besseren Verständnis zeigt 3 Knoten N1 bis NN als Knoten N_1 bis N_N. Die kombinierten Widerstände R_E und R_F haben den gleichen Strom und werden daher durch die folgenden Formeln (8) bzw. (9) repräsentiert.
[Formel 8] $R_{E} = \sum_{i = 1}^{k} R_{i}$

[Formel 9] $R_{F} = \sum_{i = k + 1}^{k} R_{i}$
Ferner wird ein Widerstand R_TOTAL, eine Summe der Widerstände R1 bis RN, durch die folgende Formel (10) repräsentiert.
[Formel 10] $R_{T O T A L} = R_{E} + R_{F} = \sum_{i = 1}^{N} R_{i}$
Außerdem haben die Widerstände R1 bis RN in 3 den gleichen Strom, und daher wird die folgende Formel (11) aufgestellt.
[Formel 11] $\frac{V_{E} - V_{k}}{R_{E}} = \frac{V_{F} - V_{k}}{R_{F}}$
Lösen der Formel (11) für die Spannung V_k ergibt Formel (12).
[Formel 12] $V_{k} = \frac{V_{E} R_{F} + V_{F} R_{E}}{R_{E} + R_{F}} = \frac{V_{E} R_{F} + V_{F} R_{E}}{R_{T O T A L}}$
Bei diesem Beispiel ist die Spannung V_E der ersten Phase durch die folgende Formel (13) definiert.
[Formel 13] $V_{E} = V sin θ$
Zu diesem Zeitpunkt ist die Spannung V_F der zweiten Phase durch die folgende Formel (14) repräsentiert.
[Formel 14] $V_{F} = V sin (θ + \frac{2 π}{M})$
Die folgende Formel (15) ergibt sich, wenn die Formeln (13) und (14) in Formel (12) eingesetzt werden.
[Formel 15] $\begin{array}{l} V_{k} = \frac{V sin θ \cdot R_{F} + V sin (θ + \frac{2 π}{M}) \cdot R_{E}}{R_{T O T A L}} \\ = \frac{V_{R}}{R_{T O T A L}} \cdot [R_{F} sin θ + R_{E} (sin θ \cdot cos \frac{2 π}{M} + cos θ \cdot sin \frac{2 π}{M})] \\ = \frac{V}{R_{T O T A L}} \cdot [(R_{F} + R_{E} cos \frac{2 π}{M}) sin θ + R_{E} sin \frac{2 π}{M} \cdot cos θ] \end{array}$
Verglichen mit der Spannung V_E der ersten Phase, ist die Spannung V_k um 2πk/MN phasenverzögert, und die Spannung fällt aufgrund von k Widerständen. Wenn eine Amplitude der Spannung V_k als V_att definiert wird, wird die Spannung V_k durch die folgende Formel (16) repräsentiert.
[Formel 16] $\begin{array}{l} V_{k} = V_{a n} sin (θ + \frac{2 π}{M} \cdot \frac{k}{N}) \\ = V_{a n} [sin θ \cdot cos \frac{2 π k}{M N} + cos θ \cdot sin \frac{2 π k}{M N}] \end{array}$
Die Formeln (15) und (16), welche wie oben beschrieben abgeleitet werden, beschreiben die gleiche Spannung Vk, und daher können die Formeln (15) und (16) als äquivalent betrachtet werden. Folglich sind ein erster Term, welcher sin θ der Formel (15) enthält, und ein erster Term, welcher sin θ der Formel (16) enthält, äquivalent zueinander, und somit wird die folgende Formel (17) aufgestellt.
[Formel 17] $\begin{array}{l} \frac{V}{R_{T O T A L}} \cdot (R_{F} + R_{E} cos \frac{2 π}{M}) s i n θ = V_{a l t} sin θ \cdot cos \frac{2 π k}{M N} \\ R_{F} + R_{E} c o s \frac{2 π}{M} = R_{T O T A L} \frac{V_{a l t}}{V} \cdot c o s \frac{2 π k}{M N} \end{array}$
Außerdem sind ein zweiter Term, welcher cos θ der Formel (15) enthält, und ein zweiter Term, welcher cos θ der Formel (16) enthält, äquivalent zueinander, und somit wird die folgende Formel (18) aufgestellt.
[Formel 18] $\begin{array}{l} \frac{V}{R_{T O T A L}} \cdot R_{E} s i n \frac{2 π}{M} \cdot c o s θ = V_{a l t} c o s θ \cdot s i n \frac{2 π k}{M N} \\ R_{E} s i n \frac{2 π}{M} = R_{T O T A L} \frac{V_{a l t}}{V} \cdot s i n \frac{2 π k}{M N} \end{array}$
Bei diesem Beispiel ist β_k wie in Formel (19) gezeigt definiert, β_k kann als eine Abschwächungsrate für die Spannung V_E der ersten Phase der Spannung V_k und als ein Verstärkungsfaktor für die Spannung V_F der zweiten Phase betrachtet werden.
[Formel 19] $\frac{V_{a l t}}{V} = β_{k}$
Die folgenden Formeln (20) und (21) erhält man durch Einsetzen der Formel (17) bzw. (18) in Formal (19).
[Formel 20] $R_{F} + R_{E} cos \frac{2 π}{M} = R_{T O T A L} \cdot β_{k} \cdot cos \frac{2 π k}{M N}$

[Formel 21] $R_{E} sin \frac{2 π}{M} = R_{T O T A L} \cdot β_{k} \cdot sin \frac{2 π k}{M N}$
Auflösen der Formel (21) für R_E ergibt die folgende Formel (22).
[Formel 22] $R_{E} = R_{T O T A L} \cdot β_{k} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π}{M}}$
Einsetzen von Formel (22) in Formel (20) und nachfolgendes Auflösen für R_F liefert die folgende Formel (23).
[Formel 23] $\begin{array}{l} R_{F} + R_{T O T A L} \cdot β_{k} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π}{M}} \cdot cos \frac{2 π}{M} = R_{T O T A L} \cdot β_{k} \cdot cos \frac{2 π k}{M N} \\ R_{F} = R_{T O T A L} \cdot β_{k} \cdot \frac{sin \frac{2 π}{M} \cdot cos \frac{2 π k}{M N} - cos \frac{2 π}{M} \cdot sin \frac{2 π k}{M N}}{s i n \frac{2 π}{M}} \\ = R_{T O T A L} \cdot β_{k} \cdot \frac{s i n (\frac{2 π}{M} - \frac{2 π k}{M N})}{s i n \frac{2 π}{M}} \end{array}$
Ausgehend von den Formeln (10), (22) und (23), ist β_k durch die folgende Formel (24) repräsentiert.
[Formel 24] $β_{k} = \frac{s i n \frac{2 π}{M}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})}$
Der kombinierte Widerstand R_E ist durch folgende Formel (25) repräsentiert, wenn Formel (24) in Formel (22) eingesetzt ist.
[Formel 25] $R_{E} = R_{T O T A L} \cdot \frac{sin \frac{2 π}{M}}{sin \frac{2 π k}{M N} + sin (\frac{2 π}{M} - \frac{2 π k}{M N})} \cdot \frac{sin \frac{2 π k}{M N}}{sin \frac{2 π}{M}}$
Durch Verwenden der Formel (25) ist die sukzessive Bestimmung der Widerstandswerte der Widerstände R1 bis RN möglich. Beim Bestimmen des Widerstandswerts der ersten Widerstands R1 wird zunächst, ausgehend von R_E = R1, der Widerstandswert des Widerstands R1 als ein Wert bestimmt, welcher durch die folgende Formel (26) repräsentiert wird.
[Formel 26] $R 1 = R_{T O T A L} \cdot \frac{sin \frac{2 π}{M N}}{sin \frac{2 π}{M N} + sin (\frac{2 π}{M} - \frac{2 π}{M N})}$
Dann wird beim Bestimmen des Widerstandswertes des zweiten Widerstands R2, ausgehend von R2 = R_E - R1, der Widerstandswert des Widerstands R2 als der Wert bestimmt, welcher durch die folgende Formel (27) repräsentiert wird.
[Formel 27] $\begin{array}{l} R 2 = R_{E} - R 1 \\ = R_{T O T A L} \cdot \frac{s i n \frac{4 π}{M N}}{sin \frac{4 π}{M N} + sin (\frac{2 π}{M} - \frac{4 π}{M N})} \end{array}$
Nachfolgend kann der Widerstandswert des k-ten Widerstands Rk auf entsprechende Weise als der Wert bestimmt werden, der durch die folgende Formel (28) repräsentiert wird.
[Formel 28] $R k = R_{E} - \sum_{i = 1}^{k - 1} R_{i}$
Beispielsweise kann der Widerstandswert des N-ten Widerstands RN, ausgehend von R_E = R_TOTAL, als der Wert bestimmt werden, der durch die folgende Formel (29) repräsentiert wird.
[Formel 29] $\begin{array}{l} R N = R_{E} - \sum_{i = 1}^{N - 1} R_{i} \\ = R_{T O T A L} - \sum_{i = 1}^{N - 1} R_{i} \end{array}$
Wenn R_TOTAL während der Schaltungsentwicklung ein bestimmter Wert zugewiesen wird, kann der Widerstandswert der Widerstände R1 bis RN spezifisch bestimmt werden. Verglichen mit der Spannung V_E der ersten Phase werden, wie oben erwähnt, außerdem die Spannungen V₁ bis V_N-1 jeweils um ein durch die Koeffizienten β₁ bis β_N-1 gezeigtes Verhältnis schwächer, und die Amplitude wird kleiner. Daher werden die Spannungen V₁ bis V_N-1 der Knoten durch Verstärker AMP1 bis AMPN ausgegeben, welche später vorgesehen sind, nachdem sie jeweils um einen Faktor 1/β₁ bis 1/β_N-1 verstärkt worden sind.
Daher kann in der in 1 dargestellten Konfiguration, ausgehend von N = 4 und M = 4, der Widerstandswert der Widerstandswerte R1 bis R4 jeweils wie in den folgenden Formeln (30) bis (33) bestimmt werden. Es versteht sich von selbst, dass gemäß der in 1 dargestellten Konfiguration gilt: R1 = R5 = R9 = R13, R2 = R6 = R10 = R14, R3 = R7 = R11 = R15 und R4 = R8 = R12 = R16.
[Formel 30] $R 1 = R_{T O T A L} \cdot \frac{sin \frac{2 π}{16}}{sin \frac{2 π}{16} + cos \frac{2 π}{16}}$

[Formel 31] $R 2 = R_{T O T A L} \cdot (\frac{1}{2} - \frac{sin \frac{2 π}{16}}{sin \frac{2 π}{16} + cos \frac{2 π}{16}})$

[Formel 32] $R 3 = R_{T O T A L} \cdot (\frac{sin3 \frac{2 π}{16}}{sin3 \frac{2 π}{16} + cos3 \frac{2 π}{16}} - \frac{1}{2})$

[Formel 33] $R 4 = R_{T O T A L} \cdot (1 - \frac{sin3 \frac{2 π}{16}}{sin3 \frac{2 π}{16} + cos3 \frac{2 π}{16}})$
Der Schalterteil 2 ist so konfiguriert, dass er in der Lage ist zu schalten, welche Knoten mit den Ausgangsanschlüssen T_A, T_B, T_-A und T_-B verbunden sind. Da Signale, welche von den Ausgangsanschlüssen T_A, T_B, T_-A und T_-B ausgegeben werden, das vierphasige Signal darstellen, sind die Ausgangsanschlüsse T_A, T_B, T_-A und T_-B jeweils mit einem Phasenversatz von 90° (d.h. 2π/M) mit einem Knoten verbunden. Wenn der Ausgangsanschluss T_A beispielsweise mit dem Knoten N1 verbunden ist, sind die Ausgangsanschlüssen T_B, T_-A und T_-B mit den Knoten N5, N9 bzw. N13 verbunden.
4 ist ein Schaltdiagramm, welches eine Konfiguration eines Schalterteils 2 darstellt. Bei diesem Beispiel wird durch Verbinden der oben erwähnten Widerstände R1 bis RN in einer Ringform eine ähnliche Konfiguration wie bei 1 erreicht. Um die Zeichnung zu vereinfachen, zeigt 4 nicht die Verstärker im späteren Verlauf des Schalterteils. Der Schalterteil 2 enthält Anschlüsse, welche mit einer Phasendifferenz von 90° mit jedem der Knoten verbunden werden können, und ist als ein so genannter Drehschalter konfiguriert. Ein Drehwinkel des Schalterteils 2 wird durch ein externes Steuersignal CON gesteuert. 4 zeigt eine Situation, wenn der Phasenversatz 0 ist. Das Steuersignal kann von einer in dem Codierer vorgesehen Steuervorrichtung gegeben werden, oder es kann entsprechend dem von einem Benutzer für den Codierer gewünschten Betrag des Phasenversatzes gegeben werden.
5 ist ein Schaltdiagramm, welches den Schalterteil 2 während des Phasenversatzes von 67,5° (k = 3) zeigt. Ähnlich wie bei 4, zeigt 5 nicht die Verstärker im späteren Verlauf des Schalterteils, um die Zeichnung zu vereinfachen. In diesem Fall ist der Ausgangsanschluss T_A mit dem Knoten N3 (67,5°), der Ausgangsanschluss T_B mit dem Knoten N7 (157,5°), der Ausgangsanschluss T_-A mit dem Knoten N11 (247,5°) und der Ausgangsanschluss T_-B mit dem Knoten N15 (337,5°) verbunden.
Von den Ausgangsanschlüssen T_A, T_B, T_-A und T_-B werden vierphasige Signale SA, SB, -SA bzw. -SB ausgegeben, welche den Phasenversatz erfahren haben. Die vierphasigen Signale SA, SB, -SA und -SB werden im späteren Verlauf durch variable Verstärker AMP1 bis AMP4 jeweils um 1/β_k verstärkt. Die verstärkten Signale werden als vierphasige Ausgangssignale AP, BP, -AP und -BP mit abgeglichener Amplitude ausgegeben.
Folglich kann die Phasenverstellvorrichtung 100 die vierphasigen Ausgangssignale AP, BP, -AP und -BP ausgeben, die jeweils durch Versetzen der Phase der Phasen A, B -A und -B um 67,5° (k = 3) erhalten werden.
Wie oben erwähnt, kann die Phasenverstellvorrichtung 100 durch eine einfache Widerstandsreihe die Phase eines mehrphasigen Signals um einen Versatzbetrag kleiner als 90° verzögern, was so verstanden werden kann, dass präzisere Phasenverstellungen möglich sind. Ferner kann der Versatzbetrag durch eine Anzahl bereitgestellter Widerstände zur Spannungsteilung leicht verstellt werden, und daher kann der Phasenversatzbetrag entsprechend der erforderlichen Genauigkeit konfiguriert werden.
Zweite Ausführungsform
Bei der oben beschriebenen ersten Ausführungsform wurde ein spezielles Beispiel beschrieben, bei dem die Phasenverstellvorrichtung das durch Versetzen der Phasen des vierphasigen Eingangssignals das vierphasige Ausgangssignal ausgibt. Bei diesem Beispiel werden ferner andere spezielle beispielhafte Ausführungsformen betrachtet, indem eine Konfiguration eines als Drehschalter konfigurierten Schalterteils dargestellt wird. Um die Zeichnungen zu vereinfachen, wurden außerdem Verstärker im späteren Verlauf des Schalterteils in den folgenden Zeichnungen weggelassen.
Erste beispielhafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines dreiphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des dreiphasigen Eingangssignals jeweils als Phase A(0°), Phase B (120°) und Phase C (240°) bezeichnet. Die dreiphasigen Ausgangssignale sind als AP (0° + Δθ), BP (120° + Δθ) bzw. CP (240° + Δθ) bezeichnet.
6 ist ein Schaltdiagramm, welches eine Widerstandsreihe 11 und einen Schalterteil 21 darstellt, welcher das dreiphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem dreiphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 11 ist so konfiguriert, dass die Widerstände R1 bis R24 in einer Ringform verbunden sind. Mit anderen Worten: Bei diesem Beispiel sind zwischen jedem der benachbarten Signale des dreiphasigen Eingangssignals (M = 3) jeweils 8 Widerstände (N = 8) eingefügt.
Daher ist eine Weite des Phasenversatzes 15°. Um das dreiphasige Ausgangssignals auszugeben, ist der Schalterteil 21 als Drehschalter konfiguriert, welcher Anschlüsse enthält, die mit einer Phasendifferenz von 120° mit jedem der Knoten verbunden werden können. Ein Drehwinkel des Schalterteils 21 wird durch das externe Steuersignal CON gesteuert.
6 zeigt einen Fall, wenn der Phasenversatz 45° ist (k = 3). In diesem Fall werden die dreiphasigen Ausgangssignale AP, BP und CP von den Knoten N3 (45°), N11 (165°) und N19 (285°) ausgegeben.
Zweite beispielshafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines dreiphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem sechsphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des sechsphasigen Eingangssignals jeweils als Phase A(0°), Phase B (60°), Phase C (120°), Phase -A (180°), Phase -B (240°) und Phase -C (300°) bezeichnet. Die dreiphasigen Ausgangssignale sind als AP (0° + Δθ), BP (120° + Δθ) bzw. CP (240° + Δθ) bezeichnet.
7 ist ein Schaltdiagramm, welches eine Widerstandsreihe 12 und einen Schalterteil 22 darstellt, welcher das dreiphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem sechsphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 12 ist, ähnlich der ersten beispielhaften Konfiguration, so konfiguriert, dass die Widerstände R1 bis R24 in einer Ringform verbunden sind. Somit sind bei diesem Beispiel zwischen jedem der benachbarten Signale des sechsphasigen Eingangssignals (M = 6) jeweils 4 Widerstände (N = 4) eingefügt. Folglich ist eine Weite des Phasenversatzes 15°. Um das dreiphasige Ausgangssignal auszugeben, ist der Schalterteil 22 als Drehschalter konfiguriert, welcher Anschlüsse enthält, die mit einer Phasendifferenz von 120° mit jedem der Knoten verbunden werden können. Ein Drehwinkel des Schalterteils 22 wird durch das externe Steuersignal CON gesteuert.
7 zeigt einen Fall, wenn der Phasenversatz 75° ist (k = 5). In diesem Fall werden die dreiphasigen Ausgangssignale AP, BP und CP von den Knoten N5 (75°), N13 (195°) und N21 (315°) ausgegeben.
Dritte beispielhafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines vierphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem dreiphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des dreiphasigen Eingangssignals jeweils als Phase A(0°), Phase B (120°) und Phase C (240°) bezeichnet. Die vierphasigen Ausgangssignale sind als AP (0° + Δθ), BP (90° + Δθ), -AP (180° + Δθ) bzw. -BP (270° + Δθ) bezeichnet.
8 ist ein Schaltdiagramm, welches eine Widerstandsreihe 13 und einen Schalterteil 23 darstellt, welcher das vierphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem dreiphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 13 ähnelt der Widerstandsreihe 11 nach der ersten beispielhaften Konfiguration, und auf Beschreibungen derselben wird hier verzichtet. Um das vierphasige Ausgangssignal auszugeben, ist der Schalterteil 23 als Drehschalter konfiguriert, welcher Anschlüsse enthält, die mit einer Phasendifferenz von 90° mit jedem der Knoten verbunden werden können. Ein Drehwinkel des Schalterteils 23 wird durch das externe Steuersignal CON gesteuert.
8 zeigt einen Fall, wenn der Phasenversatz 75° ist (k = 5). In diesem Fall werden die vierphasigen Ausgangssignale AP, BP, -AP und -BP von den Knoten N5 (75°), N11 (165°), N17 (255°) und N23 (345°) ausgegeben.
Vierte beispielhafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines vierphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem sechsphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des sechsphasigen Eingangssignals jeweils als Phase A(0°), Phase B (60°), Phase C (120°), Phase -A (180°), Phase -B (240°) und Phase -C (300°) bezeichnet. Die vierphasigen Ausgangssignale sind als AP (0° + Δθ), BP (90° + Δθ), -AP (180° + Δθ) bzw. -BP (270° + Δθ) bezeichnet.
9 ist ein Schaltdiagramm, welches eine Widerstandsreihe 14 und einen Schalterteil 24 darstellt, welcher das vierphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem sechsphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 14 ähnelt der Widerstandsreihe 12 nach der zweiten beispielhaften Konfiguration, und auf Beschreibungen derselben wird hier verzichtet. Der Schalterteil 24 ähnelt dem Schalterteil 23 nach der dritten beispielhaften Konfiguration, und auf Beschreibungen derselben wird hier verzichtet.
9 zeigt einen Fall, wenn der Phasenversatz 75° ist (k = 5). In diesem Fall werden die vierphasigen Ausgangssignale AP, BP, -AP und -BP von den Knoten N5 (75°), N11 (165°), N17 (255°) und N23 (345°) ausgegeben.
Fünfte beispielshafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines achtphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem vierphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des vierphasigen Eingangssignals jeweils als Phase A(0°), Phase B (90°), Phase -A (180°) und Phase -B (270°) bezeichnet. Die achtphasigen Ausgangssignale sind als AP (0° + Δθ), BP (45° + Δθ), CP (90° + Δθ), DP (135° + Δθ), -AP (180° + Δθ), -BP (225° + Δθ), -CP (270° + Δθ) bzw. -DP (315° + Δθ) bezeichnet.
10 ist ein Schaltdiagramm, welches eine Widerstandsreihe 15 und einen Schalterteil 25 darstellt, welcher das achtphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem vierphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 15 ähnelt der Widerstandsreihe 1 nach der ersten Ausführungsform, und auf Beschreibungen derselben wird hier verzichtet. Um das achtphasige Ausgangssignal auszugeben, ist der Schalterteil 25 als Drehschalter konfiguriert, welcher Anschlüsse enthält, die mit einer Phasendifferenz von 45° mit jedem der Knoten verbunden werden können. Ein Drehwinkel des Schalterteils 25 wird durch das externe Steuersignal CON gesteuert.
10 zeigt einen Fall, wenn der Phasenversatz 67,5° ist (k = 3). In diesem Fall werden die achtphasigen Ausgangssignale AP, BP, CP, DP, -AP, -BP, -CP und -DP von den Knoten N3 (67,5°), N5 (112,5°), N7 (157,5°), N9 (202,5°), N11 (247,5°), N15 (337,5°) und N1 (22,5° (385,5°)) ausgegeben.
Sechste beispielhafte Ausführungsform
Eine beispielshafte Ausführungsform des Ausgebens eines vierphasigen Ausgangssignals wird beschrieben, bei dem ein vorgegebener Phasenversatz basierend auf einem achtphasigen Eingangssignal eingeprägt wird. Bei diesem Beispiel sind die Phasen des achtphasigen Eingangssignals jeweils als Phase A(0°), Phase B (45°), Phase C (90°), Phase D (135°), Phase -A (180°), Phase -B (225°), Phase -C (270°) und Phase -D (315°) bezeichnet. Die vierphasigen Ausgangssignale sind als AP (0° + Δθ), BP (90° + Δθ), -AP (180° + Δθ) bzw. -BP (270° + Δθ) bezeichnet.
11 ist ein Schaltdiagramm, welches eine Widerstandsreihe 16 und einen Schalterteil 26 darstellt, welcher das vierphasige Ausgangssignal ausgibt, bei dem der vorgegebene Phasenversatz basierend auf dem achtphasigen Eingangssignal eingeprägt ist. Die Widerstandsreihe 16 ähnelt der Widerstandsreihe 1 nach der ersten Ausführungsform, und auf Beschreibungen derselben wird hier verzichtet. Der Schalterteil 26 ähnelt dem Schalterteil 2 nach der ersten Ausführungsform und auf Beschreibungen desselben wird hier verzichtet.
11 zeigt einen Fall, wenn der Phasenversatz 67,5° ist (k = 3). In diesem Fall werden die vierphasigen Ausgangssignale AP, BP, -AP und -BP von den Knoten N3 (67,5°), N7 (157,5°), N11 (247,5°) und N15 (337,5°) ausgegeben.
Andere Ausführungsformen
Darüber hinaus ist die Erfindung nicht auf die oben beschriebenen Ausführungsformen begrenzt und kann bei Bedarf modifiziert werden, ohne vom Umfang der vorliegenden Erfindung, wie er in den angefügten Ansprüchen definiert ist, abzuweichen. Beispielsweise kann bei der obigen Beschreibung das der Widerstandsreihe zugeführte mehrphasige Signal durch einen Puffer zugeführt werden.
Das der Widerstandsreihe zugeführte mehrphasige Signal kann, bevor es der Widerstandsreihe zugeführt wird, unter Verwendung einer Phasentransformationsschaltung und dergleichen eine Anzahl von Phasen transformieren (beispielsweise ein dreiphasiges Signal in ein vierphasiges Signal transformieren).
Vorstehend wurde ein Fall beschrieben, bei dem eine Phasenverstellvorrichtung in einem Codierer verwendet wird, doch kann diese Erfindung selbstverständlich bei anderen Vorrichtungen als einem Codierer eingesetzt werden, welche ein mehrphasiges Signal verwenden.
Es sei darauf hingewiesen, dass die vorstehenden Beispiele und Ausführungsformen rein dem Zwecke der Veranschaulichung dienen und in keiner Weise als die Erfindung einschränkend zu betrachten sind. Während die vorliegende Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben wurde, sei darauf hingewiesen, dass die hier verwendeten Worte der Beschreibung und Veranschaulichung und nicht der Einschränkung dienen. Änderungen können im Rahmen der angefügten Ansprüche, wie definiert und wie geändert, angebracht werden, ohne vom Umfang und Gedanken der vorliegenden Erfindung in ihren Aspekten abzuweichen. Zwar wurde die vorliegende Erfindung hier unter Bezugnahme auf bestimmte Strukturen, Materialien und Ausführungen beschrieben, doch wird die Erfindung nicht als auf die hier offenbarten Details beschränkt verstanden, sondern erstreckt sich vielmehr auf alle funktional äquivalenten Strukturen, Verfahren und Anwendungen, wie sie im Rahmen des Umfangs der angefügten Ansprüche liegen.
Die Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt, und verschiedene Variationen und Modifikationen können möglich sein, ohne vom Umfang der Erfindung abzuweichen, wie er in den angefügten Ansprüchen definiert ist.

Claims

Phasenverstellvorrichtung (100), umfassend: eine Widerstandsreihe (1; 12; 13; 14; 15; 16), die dafür konfiguriert ist, eine Anzahl MN von Signalen mit einer Phasendifferenz von 2π/MN durch Aufteilen von Spannung zwischen zwei benachbarten Phasen eines M-phasigen Eingangssignals mit einer Phasendifferenz von 2π/M auszugeben, wobei M eine ganze Zahl größer oder gleich 2 ist, wobei die Widerstandsreihe (1;12;13;14;15;16) ferner dafür konfiguriert ist, eine Anzahl N von Signalen mit einer Phasenverzögerung für jede der Phasen des M-phasigen Eingangssignals zu erzeugen, wobei N eine ganze Zahl größer oder gleich 2 ist; einen Schalter (2; 21; 22; 23, 24; 25; 26), der dafür konfiguriert ist, eine Anzahl L von Signalen mit einer Phasendifferenz von 2π/L aus den MN Signalen zu wählen, wobei L eine ganze Zahl größer oder gleich 2 ist; und eine Anzahl L von Verstärkern (AMP1-AMP4), welche dafür konfiguriert sind, ein L-phasiges Ausgangssignal auszugeben, wobei L die ganze Zahl größer oder gleich 2 ist, indem sie jedes der Anzahl L von Signalen, welche durch das Aufteilen der Spannung mit der Widerstandsreihe (1; 12; 13; 14; 15; 16) abgeschwächt sind, derart verstärken, dass eine Amplitude der Anzahl L von Signalen der Amplitude des M-phasigen Eingangssignals entspricht.
Phasenverstellvorrichtung nach Anspruch 1, wobei eine erste Phase, welche eine der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, einem ersten Ende einer Anzahl N von in Reihe geschalteten Widerständen zuführbar ist; und eine zweite Phase, welche eine andere Phase der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, einem zweiten Ende der Anzahl N von in Reihe geschalteten Widerständen zuführbar ist.
Phasenverstellvorrichtung nach Anspruch 2, wobei, wenn ein kombinierter Widerstand der Anzahl N von in Reihe geschalteten Widerständen als R_TOTAL definiert ist, ein kombinierter Widerstand R_E einer Anzahl k von Widerständen, welche von der Seite der ersten Phase aus gezählt wird, wobei k eine ganze Zahl ist, welche eine Beziehung 1 ≤ k ≤ N erfüllt, innerhalb der Anzahl N von in Reihe geschalteten Widerständen ausgedrückt wird durch: $\begin{array}{l} R_{E} = R_{T O T A L} \cdot \frac{s i n \frac{2 π}{M}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π}{M}} \\ = R_{T O T A L} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \end{array}$
wobei Rk ein Widerstandswert des k-ten Widerstands, von der Seite der ersten Phase innerhalb der Anzahl N der in Reihe geschalteten Widerstände aus gezählt, ist und ausgedrückt wird durch: $R k = R_{E} - \sum_{i = 1}^{k - 1} R_{i}$
Phasenverstellvorrichtung nach Anspruch 3, wobei jeder der Anzahl L von Verstärkern dafür konfiguriert ist, ein Signal, welches von zwischen dem k-ten Widerstand und einem k+1-ten Widerstand ausgegeben wird, von der Seite der ersten Phase aus gezählt, um 1/β_k zu verstärken, und β_k folgendermaßen ausgedrückt wird: $β_{k} = \frac{s i n \frac{2 π}{M}}{s i n \frac{2 π}{M} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})}$
Phasenverstellvorrichtung nach einem der vorhergehenden Ansprüche 2 bis 4, wobei: die Anzahl MN von Widerständen in der Widerstandsreihe in einer Ringform in Reihe geschaltet sind, und der Schalter ein Drehschalter ist, welcher L Anschlüsse zur Verbindung mit jeweils einem Knoten zwischen der Anzahl MN von Widerständen der Widerstandsreihe aufweist, wobei diese Knoten jeweils um eine Anzahl MN/L-1 Knoten innerhalb der Anzahl MN von Knoten voneinander getrennt sind.
Codierer umfassend: eine Phasenverstellvorrichtung (100) nach einem der vorhergehenden Ansprüche; einen Detektor, welcher dafür konfiguriert ist, ein Ausgangspunktsignal und das M-phasige Eingangssignal, welches ein Hauptsignal ist, zu lesen und auszugeben;und eine Vorrichtung zum Synchronisieren des Ausgangspunktsignals, welche dafür konfiguriert ist, durch Synchronisieren des Ausgangspunktsignals und des L-phasigen Ausgangssignals eine Position des Ausgangspunkts zu bestimmen.
Phasenverstellverfahren, umfassend die folgenden Schritte: Ausgeben, mittels einer Widerstandsreihe (1; 12; 13; 14; 15; 16), einer Anzahl MN von Signalen mit einer Phasendifferenz von 2π/MN durch Aufteilen von Spannung zwischen zwei benachbarten Phasen eines M-phasigen Eingangssignals mit einer Phasendifferenz von 2π/M, wobei M eine ganze Zahl größer oder gleich 2 ist, wobei die Widerstandsreihe (1; 12; 13; 14; 15; 16) ferner eine Anzahl N von Signalen mit einer Phasenverzögerung für jede der Phasen des M-phasigen Eingangssignals erzeugt, wobei N eine ganze Zahl größer oder gleich 2 ist; Wählen, mittels eines Schalters (2; 21; 22; 23; 24; 25; 26), einer Anzahl L von Signalen mit einer Phasendifferenz von 2π/L aus den MN Signalen, wobei L eine ganze Zahl größer oder gleich 2 ist; und Ausgeben, mittels einer Anzahl L von Verstärkern (AMP1-AMP4), eines L-phasigen Ausgangssignals, wobei L die ganze Zahl größer oder gleich 2 ist, durch derartiges Verstärken jedes der Anzahl L von Signalen, welche durch Aufteilen der Spannung mit der Widerstandsreihe (1; 12; 13; 14; 15; 16) abgeschwächt sind, dass eine Amplitude des Anzahl L von Signalen der Amplitude des M-phasigen Eingangssignals entspricht.
Phasenverstellverfahren nach Anspruch 7, wobei eine erste Phase, welche eine der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, einem ersten Ende einer Anzahl N von in Reihe geschalteten Widerständen zuführbar ist; und eine zweite Phase, welche eine andere Phase der beiden benachbarten Phasen des M-phasigen Eingangssignals ist, einem zweiten Ende der Anzahl N von in Reihe geschalteten Widerständen zuführbar ist.
Phasenverstellverfahren nach Anspruch 8, wobei, wenn ein kombinierter Widerstand der Anzahl N von in Reihe geschalteten Widerständen als R_TOTAL definiert ist, ein kombinierter Widerstand R_E einer Anzahl k von Widerständen, welche von der Seite der ersten Phase aus gezählt wird, wobei k eine ganze Zahl ist, welche eine Beziehung 1 ≤ k ≤ N erfüllt, innerhalb der Anzahl N von in Reihe geschalteten Widerständen ausgedrückt wird durch: $\begin{array}{l} R_{E} = R_{T O T A L} \cdot \frac{s i n \frac{2 π}{M}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π}{M}} \\ = R_{T O T A L} \cdot \frac{s i n \frac{2 π k}{M N}}{s i n \frac{2 π k}{M N} + s i n (\frac{2 π}{M} - \frac{2 π k}{M N})} \end{array}$
wobei Rk ein Widerstandswert des k-ten Widerstands, von der Seite der ersten Phase unter der Anzahl N der in Reihe geschalteten Widerstände aus gezählt, ist und ausgedrückt wird durch: $R k = R_{E} - \sum_{i = 1}^{k - 1} R_{i}$
Phasenverstellverfahren nach einem der vorhergehenden Ansprüche 7 bis 9, wobei: die Anzahl MN von Widerständen in der Widerstandsreihe in einer Ringform in Reihe geschaltet sind, und der Schalter ein Drehschalter ist, welcher L Anschlüsse zur Verbindung mit jeweils einem Knoten zwischen der Anzahl MN von Widerständen der Widerstandsreihe aufweist, wobei diese Knoten jeweils um eine Anzahl MN/L-1 Knoten innerhalb der Anzahl MN von Knoten voneinander getrennt sind.