DE102006049755A1

DE102006049755A1 - Schaltungsanordnung zur Konvertierung von Sensorsignalen

Info

Publication number: DE102006049755A1
Application number: DE200610049755
Authority: DE
Inventors: Reiner Burgschat
Original assignee: Dr Johannes Heidenhain GmbH
Current assignee: Dr Johannes Heidenhain GmbH
Priority date: 2006-10-21
Filing date: 2006-10-21
Publication date: 2008-04-24
Anticipated expiration: 2026-10-22
Also published as: DE102006049755B4

Abstract

Es wird eine Schaltungsanordnung zur Konvertierung von Sensorsignalen vorgeschlagen, bei der vier weitgehend sinusförmige Sensorsignale (S1, S2, S3, S4), die eine Frequenz f aufweisen und zueinander um 90° phasenverschoben sind, einer Interpolatoreinheit (10) zugeführt sind, in der je Sensorsignal (S1, S2, S3, S4) n weitgehend sinusförmige Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) mit einer Phasenverschiebung von 90°/n generierbar sind, wobei n eine natürliche Zahl größer oder gleich zwei ist. Die Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) sind einer Multiplexereinheit (20) zugeführt, in der durch sequentielles Umschalten zwischen den linearen Bereichen der Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) wenigstens zwei weitgehend dreieckförmige, zueinander um 90° phasenverschobene Positionssignale (P1, P2, P3, P4) mit einer Frequenz n*f erzeugbar sind.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Konvertierung von Sensorsignalen nach Anspruch 1. Eine derartige Schaltungsanordnung kann zur Vergrößerung der Auflösung von inkrementalen Positionsmesssystemen verwendet werden.
Schaltungsanordnungen zur Vergrößerung der Auflösung inkrementaler Positionsmesssysteme durch Interpolation sind bekannt. Bei analogen Interpolatoren werden häufig Hilfsphasen erzeugt, also Signale, die gegenüber den bei der Abtastung einer Inkrementalspur erzeugten Positionssignalen eine bestimmte Phasenverschiebung aufweisen. Durch Auswertung und Verknüpfung der Positionssignale und der Hilfsphasen werden Zählsignale generiert, die ein Vielfaches der Frequenz der ursprünglichen Positionssignale haben.
Zur Erzeugung der Hilfsphasen kann beispielsweise eine Widerstandsbrückenschaltung eingesetzt werden, bei der in den Brückenzweigen jeweils eine Reihenschaltung von mehreren Widerständen angeordnet ist. Werden an den vier Einspeisepunkten der Brückenschaltung vier um je 90° phasen verschobene Positionssignale angelegt, entstehen an diametral gegenüberliegenden Abgriffspunkten zwischen den Widerständen in den Brückenzweigen Hilfsphasen, die die gleiche Frequenz, aber eine andere Phasenlage wie die Positionssignale aufweisen.
Der Interpolationsfaktor, also der Grad der Unterteilung der Inkrementalsignale, ist dabei direkt von der Anzahl der Widerstände in der Widerstandsbrückenschaltung abhängig. So benötigt man beispielsweise für einen Interpolationsfaktor IF = 100 insgesamt 400 Widerstände. Da es sich bei den Eingangssignalen üblicherweise um sinusförmige, also nicht linear verlaufende Signale handelt, werden, um eine äquidistante Unterteilung zu erreichen, viele unterschiedliche, präzise Widerstände benötigt.
Die DE 195 06 276 A1 beschreibt eine Schaltungsanordnung zur Vergrößerung der Auflösung eines inkrementalen Positionsmesssystems durch Interpolation, d.h. durch weitere Unterteilung der periodischen Inkrementalsignale. Auch hier werden mit Hilfe einer Widerstandsbrückenschaltung Hilfsphasen erzeugt. Wesentlich ist bei der vorgeschlagenen Interpolatorvariante, dass über einen Multiplexer jeweils diametral gegenüberliegende Abgriffspaare der Widerstandsbrückenschaltung zyklisch auf die Eingänge eines einzigen, nachgeordneten Komparators durchgeschaltet werden.
Im Zuge der fortschreitenden Miniaturisierung ist es wünschenswert, derartige Schaltungsanordnungen auf einem Chip zu integrieren. Dabei stellt sich aber das Problem, dass die Herstellung von Präzisionswiderständen auf einem Halbleiterchip sehr aufwendig ist. Einfacher ist es dagegen, Widerstände herzustellen, deren Absolutwert zwar eine höhere Toleranz aufweist, der aber bei Widerständen, die zusammen auf einem Chip gefertigt werden, gleich ist.
Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung anzugeben, mit der sinusförmige Sensorsignale derart konvertierbar sind, dass resultierende Positionssignale zur weiteren Interpolation einen im Vergleich zum Stand der Technik einfacher aufgebauten Interpolator ermöglichen.
Diese Aufgabe wird gelöst durch eine Schaltungsanordnung nach Anspruch 1. Vorteilhafte Details dieser Schaltungsanordnung ergeben sich aus den von Anspruch 1 abhängigen Ansprüchen.
Es wird nun eine Schaltungsanordnung zur Konvertierung von Sensorsignalen vorgeschlagen, bei der vier weitgehend sinusförmige Sensorsignale, die eine Frequenz f aufweisen und zueinander um 90° phasenverschoben sind, einer Interpolatoreinheit zugeführt sind, in der je Sensorsignal n weitgehend sinusförmige Zwischensignale mit einer Phasenverschiebung von 90°/n generierbar sind, wobei n eine natürliche Zahl größer oder gleich zwei ist. Die Zwischensignale sind einer Multiplexereinheit zugeführt, in der durch sequentielles Umschalten zwischen den linearen Bereichen der Zwischensignale wenigstens zwei weitgehend dreieckförmige, zueinander um 90° phasenverschobene Positionssignale mit einer Frequenz n·f erzeugbar sind.
Besonders vorteilhaft ist es, wenn die Positionssignale zur weiteren Interpolation einem Hauptinterpolator zugeführt werden, der auf dem Prinzip der Hilfsphasenerzeugung mittels einer Widerstandsbrückenschaltung basiert, da in diesem Fall die Widerstandsbrückenschaltung des Hauptinterpolators besonders einfach aufgebaut werden kann.
Weitere Vorteile sowie Einzelheiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung einer bevorzugten Schaltungsanordnung zur Konvertierung von Sensorsignalen anhand der Figuren. Dabei zeigt
1 ein schematisiertes Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,
2 Signalverläufe der Zwischen- und Positionssignale einer erfindungsgemäßen Schaltungsanordnung,
3 eine Prinzipschaltung einer Interpolatoreinheit einer erfindungsgemäßen Schaltungsanordnung
4 ein Blockschaltbild einer Multiplexereinheit einer erfindungsgemäßen Schaltungsanordnung
5 eine Prinzipschaltung einer Multiplexereinheit einer erfindungsgemäßen Schaltungsanordnung
6 Signalverläufe der in 5 aufgeführten Prinzipschaltung einer Multiplexereinheit
7 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung, die als Eingangsstufe für einen Hauptinterpolator verwendet ist.
1 zeigt ein schematisiertes Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung. Vier Sensorsignale S1, S2, S3, S4 sind einer Interpolatoreinheit 10 zugeführt. Die Sensorsignale S1, S2, S3, S4 weisen zueinander eine Phasenverschiebung von 90° auf, d.h. das zweite Sensorsignal S2 hat gegenüber dem ersten Sensorsignal S1 eine Phasenverschiebung von 90°, ebenso das dritte Sensorsignal S3 gegenüber dem zweiten Sensorsignal S2 und das vierte Sensorsignal S4 gegenüber dem dritten Sensorsignal S3.
Die Sensorsignale S1, S2, S3, S4 werden in bekannter Art und Weise mit Hilfe einer – nicht dargestellten – Positionsmesseinrichtung erzeugt, die eine Abtasteinheit und eine periodische Messteilung umfasst. Bei einer Relativbewegung der Abtasteinheit gegenüber der Messteilung resultieren die periodischen, weitgehend sinusförmigen Sensorsignale S1, S2, S3, S4. Sie weisen eine Frequenz f auf, die von der Bewegungsgeschwindigkeit der Abtasteinheit gegenüber der Messteilung abhängt. Das verwendete Abtastprinzip spielt dabei keine Rolle, es können optische, magnetische, kapazitive oder auch induktive Abtastprinzipien eingesetzt werden. Ebenso ist es nicht relevant, ob es sich um eine rotatorische oder lineare Positionsmesseinrichtung handelt.
Häufig sind Abtasteinheiten so ausgestaltet, dass sie lediglich zwei um 90° phasenverschobene Sensorsignale S1, S2, S3, S4 erzeugen, also beispielsweise das erste Sensorsignal S1 und das zweite Sensorsignal S2. In diesem Fall kann das dritte Sensorsignal S3 durch invertieren des ersten Sensorsignals S1 und das vierte Sensorsignal S4 durch invertieren des zweiten Sensorsignals erzeugt werten. Das kann auf einfache Weise mit Hilfe von invertierenden Verstärkern erreicht werden. Diese Technik ist hinlänglich bekannt und wird nicht weiter erläutert.
Die Interpolatoreinheit 10 erzeugt aus den vier Sensorsignalen S1, S2, S3, S4 zwölf Zwischensignale Z1 bis Z12 die ebenfalls weitgehend sinusförmig sind und die gleiche Frequenz f wie die Sensorsignale S1, S2, S3, S4 aufweisen. Analog zu den Sensorsignalen S1, S2, S3, S4 haben die Zwischensignale Z1 bis Z12 zueinander eine Phasenverschiebung von 30°. Das heißt, die Anzahl der Ausgangssignale der Interpolatoreinheit 10 beträgt das Dreifache der Anzahl der Eingangssignale, die Phasenverschiebung ein Drittel. Allgemein betrachtet wird in der Interpolatoreinheit 10 die Anzahl der Eingangssignale um einen Interpolationsfaktor n vervielfacht, wobei n eine natürliche Zahl größer oder gleich zwei ist. Entsprechend ergibt sich eine Phasenverschiebung der Ausgangssignale um 90°/n. Im vorliegenden Beispiel wurde n = 3 gewählt.
Die Zwischensignale Z1 bis Z12 sind einer Multiplexereinheit 20 zugeführt, die vier weitgehend dreieckförmige Positionssignale P1, P2, P3, P4 mit einer Frequenz n·f ausgibt. Es findet also auch eine Frequenzvervielfachung statt. Die dreieckförmigen Positionssignale werden dadurch gewonnen, dass in der Multiplexereinheit 20 sequentiell zwischen den Bereichen, in denen die sinusförmigen Zwischensignale Z1 bis Z12 weitgehend linear verlaufen, umgeschaltet wird. Mit Vorteil werden hierzu je Positionssignal P1, P2, P3, P4 drei um 120° (allgemein betrachtet 360°/n) phasenverschobene Zwischensignale verwendet. Um also beispielsweise das erste Positionssignal P1 zu erzeugen, werden das erste Zwischensignal Z1, das fünfte Zwischensignal Z5 und das neunte Zwischensignal Z9 herangezogen, zur Erzeugung des zweiten Positionssignals P2 das zweite Zwischensignal Z2, das sechste Zwischensignal Z6 und das zehnte Zwischensignal Z10, usw.
Zur Verdeutlichung der Vorgehensweise sind in 2 die Signalverläufe der Zwischen- und Positionssignale einer erfindungsgemäßen Schaltungsanordnung dargestellt. Bei der Betrachtung der Signalverläufe der Zwi schensignale Z1 bis Z12 ist ersichtlich, dass sie in einem Bereich von ca. 30° vor und nach einem Nulldurchgang weitgehend linear verlaufen und dadurch durch eine Gerade angenähert werden können.
Das erste Positionssignal P1 und das zweite Positionssignal P2 sind als verstärkte, durchgezogene Linien eingezeichnet, das dritte Positionssignal P3 und das vierte Positionssignal P4 als verstärkte, gestrichelte Linien. Zur Auswertung der Positionsinformation ist es häufig ausreichend, lediglich das erste Positionssignal P1 und das dazu um 90° phasenverschobene zweite Positionssignal P2 zu erzeugen. Aus Gründen der Redundanz und zur weiteren Verarbeitung der Positionssignale in einem einleitend beschriebenen Interpolator, der nach dem Prinzip der Erzeugung von Hilfsphasen mittels einer Widerstandsbrückenschaltung arbeitet, kann es notwendig sein, auch das dritte Positionssignal P3 und das vierte Positionssignal P4 zu erzeugen.
Stellvertretend soll nun die Herleitung des ersten Positionssignals P1 erläutert werden. Es resultiert in den Bereichen von 0° bis +30° und 330° bis 360°, sowie im Bereich von 150° bis 210° aus dem ersten Zwischensignal Z1, im Bereich von 30° bis 90° und im Bereich von 210° bis 270° aus dem fünften Zwischensignal Z5 und im Bereich von 90° bis 150° und im Bereich von 270° bis 330° aus dem neunten Zwischensignal Z9.
Zur Auswahl der entsprechenden Bereiche ist es notwendig, zu Umschaltzeitpunkten t1, t2, t3, t4, t5, t6 Auswahlsignale zu erzeugen. Um den ersten Umschaltzeitpunkt t1 zu definieren, können beispielsweise folgende Ereignisse herangezogen werden:

– Positiver Nulldurchgang von Z12
– Negativer Nulldurchgang von Z6
– Der Momentanwert von Z12 wird größer als der Momentanwert von Z6
– Der Momentanwert von Z1 wird größer als der Momentanwert von Z5
– Der Momentanwert von Z11 wird größer als der Momentanwert von Z7

Zum Detektieren solcher Ereignisse können beispielsweise Komparatoren eingesetzt werden. So führt ein Vergleich der sechsten Zwischenspannung Z6 mit der dazu komplementären zwölften Zwischenspannung Z12 bei einem positiven Nulldurchgang der zwölften Zwischenspannung Z12 zu einer negativen Signalflanke am Ausgang eines Komparators, bei einem negativen Nulldurchgang zu einer positiven Signalflanke. Das resultierende Ausgangssignal des Komparators ist also rechteckförmig. In diesem Beispiel entspricht der Zeitpunkt der negativen Signalflanke dem ersten Umschaltzeitpunkt t1 und die positive Signalflanke dem vierten Umschaltzeitpunkt t4. Die Verwendung von komplementären Zwischensignalen ist dabei besonders vorteilhaft, da der Einfluss eines Gleichspannungsanteils, der in den Signalen gegebenenfalls enthalten ist, dadurch eliminiert wird.
Anhand der 3 soll nun ein Beispiel für eine erfindungsgemäße Interpolatoreinheit 10 beschrieben werden. Das erste Sensorsignal S1 und das dritte Sensorsignal S3 sind einem ersten Eingangsverstärker V1 zugeführt. Der erste Eingangsverstärker V1 hat differentielle Ausgänge, am nicht-invertierenden gibt er das erste Zwischensignal Z1 aus, am invertierenden das komplementäre siebte Zwischensignal Z7. Das erste Zwischensignal weist dabei die gleiche Phasenlage wie das erste Sensorsignal S1 auf, das siebte Zwischensignal Z7 die gleiche Phasenlage wie das dritte Sensorsignal S3. Analog dazu erzeugt ein zweiter Eingangsverstärker V2 aus dem zweiten Sensorsignal S2 und dem vierten Sensorsignal S4 das vierte Zwischensignal Z4 mit gleicher Phasenlage wie das zweite Sensorsignal S2 und das zehnte Zwischensignal Z10 mit der gleichen Phasenlage wie das vierte Sensorsignal S4. Das erste Zwischensignal Z1, das vierte Zwischensignal Z4, das siebte Zwischensignal Z7 und das zehnte Zwischensignal Z10 resultieren also direkt aus den Sensorsignalen S1, S2, S3, S4.
Die Eingangsverstärker V1, V2 dienen lediglich als Puffer für die Sensorsignale S1, S2, S3, S4. Bei ausreichender Signalstärke der Sensorsignale S1, S2, S3, S4 kann ggf. auf die Eingangsverstärker V1, V2 verzichtet und die Sensorsignale S1, S2, S3, S4 direkt als Zwischensignale Z1, Z4, Z7, Z10 verwendet werden. Die Zwischensignale Z1, Z4, Z7, Z10 werden daher auch als Hauptphasensignale Z1, Z4, Z7, Z10 bezeichnet.
Das erste Zwischensignal Z1 ist am oberen Einspeisepunkt einer Widerstandsbrückenschaltung angeschlossen, das vierte Zwischensignal Z4, das siebte Zwischensignal Z7 und das zehnte Zwischensignal Z10 gegen den Uhrzeigersinn der Reihenfolge nach an den drei übrigen Einspeisepunkten. Somit liegen an gegenüberliegenden Einspeisepunkten komplementäre, um 180° phasenverschobene Signale an.
Die Widerstandsbrückenschaltung ist aus ersten Widerständen R1 und zweiten Widerständen R2 aufgebaut, wobei sich in jedem Brückenzweig zwischen zwei Einspeisepunkten eine Reihenschaltung von einem ersten Widerstand R1, einem zweiten Widerstand R2 und einem weiteren ersten Widerstand R1 befindet. Dadurch ergeben sich zwischen den Widerständen R1, R2 jeweils n – 1, also im vorliegenden Ausführungsbeispiel 2 Abgriffspunkte. Die ersten Widerstände R1 und die zweiten Widerstände R2 sind so dimensioniert, dass Signale, die im Uhrzeigersinn an je zwei diametral gegenüberliegenden Abgriffspunkten abgegriffen werden, jeweils gegenüber dem vorhergehenden Signal um 30° phasenverschoben sind. Für diesen Fall errechnet sich ein Verhältnis der ersten Widerstände R1 zu den zweiten Widerständen R2 von 1,366. Dieses wird beispielsweise erreicht, wenn die ersten Widerstände R1 den Wert 915 Ohm und die zweiten Widerstände R2 den Wert 670 Ohm haben. Wie bereits erwähnt, ergeben sich die geforderten 30° Phasenverschiebung durch den im Beispiel verwendeten Interpolationsfaktor n = 3. Allgemein errechnet sich die benötigte Phasenverschiebung mit 90°/n.
Die diametral abgegriffenen Signale haben gegenüber den an den Einspeisepunkten anliegenden Signalen eine um den Faktor 1/1,366 kleinere Amplitude. Um aus ihnen die noch fehlenden Zwischensignale Z2, Z3, Z5, Z6, Z8, Z9, Z11, Z12 zu erzeugen, sind sie Ausgangsverstärkern V3 bis V6 zugeführt, die die Signale zum einen um den Faktor 1,366 verstärken und damit an die Amplituden der Hauptphasensignale Z1, Z4, Z7, Z10 anpassen.
Zum anderen haben die Ausgangsverstärker V3 bis V6, wie auch die Eingangsverstärker V1 und V2, differentielle Ausgänge, d.h. an den Ausgängen der Ausgangsverstärker V3 bis V6 stehen neben den nicht-invertierten Zwischensignalen Z2, Z3, Z5, Z6 auch die komplementären Zwischensignale Z8, Z9, Z11, Z12 zur Verfügung. Die nicht-invertierten Zwischensignale Z2, Z3, Z5, Z6 und die komplementären Zwischensignale Z8, Z9, Z11, Z12 werden zusammengefasst auch als Hilfsphasensignale Z2, Z3, Z5, Z6, Z8, Z9, Z11, Z12 bezeichnet. Der Aufbau der Ausgangsverstärker V3, V4, V5, V6 und insbesondere die Dimensionierung der verstärkungsbestimmenden Widerstände R3, R4 ist dem Fachmann bekannt und wird nicht weiter erläutert.
Zusammengefasst resultieren aus den von den vier Sensorsignalen S1, S2, S3, S4 abgeleiteten Eingangssignalen der Widerstandsbrückenschaltung und den vier an diametral gegenüberliegenden Abgriffspunkten abgegriffenen und in den Ausgangsverstärkern V3 bis V6 verstärkten nicht-invertierten und invertierten Signalen die zwölf Zwischensignale Z1 bis Z12.
Die zwölf Zwischensignale Z1 bis Z12 sind, wie bereits in 1 gezeigt, einer Multiplexereinheit 20 zugeführt.
Anhand der 4, 5 und 6 soll nun die Funktion der Multiplexereinheit 20 erläutert werden. 4 zeigt ein Blockschaltbild einer Multiplexereinheit 20. Die zwölf Zwischensignale Z1 bis Z12 bilden die Eingänge einer Schalteinheit 21 und einer Vergleichereinheit 22. Die Schalteinheit 21 weist vier Ausgänge 21.1, 21.2, 21.3, 21.4 zur Ausgabe der Positionssignale P1 bis P4 auf und ist so ausgestaltet, dass in Abhängigkeit von Auswahlsignalen A1 bis A12 je drei der zwölf Zwischensignale Z1 bis Z12 auf einen der vier Ausgänge 21.1, 21.2, 21.3, 21.4 schaltbar sind. Im dargestellten Beispiel sind zur Bildung des ersten Positionssignals P1 das erste Zwischensignal Z1, das fünfte Zwischensignal Z5 und das neunte Zwischensignal Z9 auf den ersten Ausgang 21.1 der Schalteinheit 21 schaltbar. Analog dazu werden zur Bildung des zweiten Positionssignals P2 am zweiten Ausgang 21.2 das zweite Zwischensignal 22, das sechste Zwischensignal Z6 und das zehnte Zwischensignal Z10 herangezogen, zur Bildung des dritten Positionssignals P3 am dritten Ausgang 21.3 das dritte Zwischensignal Z3, das siebte Zwischensignal Z7 und das elfte Zwischensignal Z11 und schließlich zur Bildung des vierten Positionssignals P4 am vierten Ausgang 21.4 das vierte Zwischensignal Z4, das achte Zwischensignal Z8 und das zwölfte Zwischensignal Z12.
Mit Vorteil werden als Schaltelemente zum Schalten der Zwischensignale Z1 bis Z12 auf die Ausgänge 21.1, 21.2, 21.3, 21.4 der Schalteinheit 21 elektronische Schalter in CMOS-Technologie eingesetzt.
Die Vergleichereinheit 22 dient dazu, die Umschaltzeitpunkte t1, t2, t3, t4, t5, t6 zu ermitteln. Dies kann beispielsweise dadurch erfolgen, dass mittels Komparatoren Nulldurchgänge der Zwischensignale Z1 bis Z12 ermittelt werden. Mit Vorteil werden dazu an die Eingänge der Komparatoren komplementäre Zwischensignale angeschlossen, weil dadurch beispielsweise der Einfluss eines Gleichspannungsanteils eliminiert wird. An den Ausgängen der Komparatoren resultieren rechteckförmige Signale, deren steigende, bzw. fallende Flanken positiven bzw. negativen Nulldurchgängen der Zwischensignale zugeordnet sind.
5 zeigt eine Prinzipschaltung einer Multiplexereinheit 20 mit einer Vergleichereinheit 22, einer Logikeinheit 23 und einer Schalteinheit 21 zur Erzeugung des ersten Positionssignals P1. In der Vergleichereinheit 22 werden mittels Komparatoren die Umschaltzeitpunkte t1, t2, t3, t4, t5, t6 ermittelt. Dazu vergleicht ein erster Komparator K1 das zweite Zwischensignal Z2 mit dem achten Zwischensignal Z8 und gibt ein erstes Schaltsignal 22.1 an die Logikeinheit 23 aus. Ein zweiter Komparator K2 erzeugt durch Vergleich des vierten Zwischensignals Z4 und des zehnten Zwischensignals Z10 ein zweites Schaltsignal 22.2, ein dritter Komparator durch Vergleich des sechsten Zwischensignals Z6 mit dem zwölften Zwischensignal Z12 ein drittes Schaltsignal 22.3.
Die Logikeinheit 23 verarbeitet die Schaltsignale 22.1, 22.2, 22.3 zu Auswahlsignalen 23.1, 23.2, 23.3, die der Schalteinheit 21 zugeführt sind und bestimmen, zu welchen Zeiten welche Zwischensignale an die Ausgänge der Schalteinheit 21 geschaltet werden um die Positionssignale P1, P2, P3, P4 zu bilden.
Wie oben bereits beschrieben, wird das erste Positionssignal P1 aus dem ersten Zwischensignal Z1, dem fünften Zwischensignal Z5 und dem neunten Zwischensignal Z9 erzeugt. Hierzu ist das erste Zwischensignal Z1 über ein erstes Schaltelement SW1, das fünfte Zwischensignal Z5 über ein zweites Schaltelement SW2 und das neunte Zwischensignal Z9 über ein drittes Schaltelement SW3 auf den ersten Positionsausgang 21.1 der Schalteinheit 21 schaltbar. Das erste Schaltelement SW1 wird vom ersten Auswahlsignal 23.1, das zweite Schaltelement SW2 vom zweiten Auswahlsignal 23.2 und das dritte Schaltelement SW3 vom dritten Auswahlsignal 23.3 der Logikeinheit 23 betätigt.
In 6 sind die dazugehörigen Signalverläufe zur in 5 beschriebenen Prinzipschaltung der Schaltsignale 22.1, 22.2, 22.3 der Vergleichereinheit 22, sowie der Auswahlsignale 23.1, 23.2, 23.3 der Logikeinheit 23 dargestellt.
So weist das dritte Schaltsignal 22.1 zum ersten Umschaltzeitpunkt t1 eine fallende und zum vierten Umschaltzeitpunkt t4 eine steigende Flanke auf. Analog dazu weist das zweite Schaltsignal 22.2 zum zweiten Umschaltzeitpunkt t2 eine fallende und zum fünften Umschaltzeitpunkt t5 eine steigende Flanke und das erste Schaltsignal 22.1 zum dritten Umschaltzeitpunkt t3 eine fallende und zum sechsten Umschaltzeitpunkt t6 eine steigende Flanke auf.
Die Logikeinheit 23 verknüpft die Schaltsignale 22.1, 22.2, 22.3 so, dass das erste Auswahlsignal 23.1 vom dritten Umschaltzeitpunkt t3 bis zum vierten Umschaltzeitpunkt t4, sowie vom sechsten Umschaltzeitpunkt t6 bis zum ersten Umschaltzeitpunkt t1 der darauf folgenden Signalperiode High-Pegel aufweist. Das zweite Auswahlsignal 23.2 hat vom ersten Umschaltzeitpunkt t1 bis zum zweiten Umschaltzeitpunkt t2 und vom vierten Umschaltzeitpunkt t4 bis zum fünften Umschaltzeitpunkt t5 High-Pegel, das dritte Auswahlsignal 23.3 vom zweiten Umschaltzeitpunkt t2 bis zum dritten Umschaltzeitpunkt t3 und vom fünften Umschaltzeitpunkt t5 bis zum sechsten Umschaltzeitpunkt t6. Die Schaltelemente SW1, SW2, SW3 der Schalteinheit 21 sind so gewählt, dass sie bei einem High-Pegel betätigt sind. Somit entsteht am ersten Positionsausgang 21.1 der Schalteinheit 21, wie bereits in der Beschreibung der 2 erläutert, ein weitgehend dreieckförmiges erstes Positionssignal P1.
Eine erfindungsgemäße Schaltungsanordnung ist besonders gut geeignet, um in einem anwenderspezifischen Baustein (ASIC) integriert zu werden.
Besonders vorteilhaft ist es, wenn die Positionssignale P1, P2, P3, P4, wie in 7 dargestellt, einem Hauptinterpolator 50 zugeführt werden, der nach dem Prinzip der Erzeugung von Hilfsphasen mittels einer Widerstandsbrückenschaltung arbeitet. Beispielhaft sei hier der in der DE 195 06 276 A1 beschriebene Interpolator angeführt. Bedingt durch die dreieckförmigen Positionssignale P1, P2, P3, P4 ist es jetzt möglich, die Widerstandsbrückenschaltung des Hauptinterpolators 50 aus lauter identischen Widerständen R aufzubauen, was die Integration in einem ASIC erheblich vereinfacht. Darüber hinaus ist ein höherer Gesamtinterpolationsfaktor erreichbar, da die Positionssignale P1, P2, P3, P4 gegenüber den Sensorsignalen S1, S2, S3, S4 bereits eine um den Interpolationsfaktor n höhere Frequenz aufweisen. Wird eine erfindungsgemäße Schaltungsanordnung als Eingangsstufe für einen Hauptinterpolator 50 eingesetzt, ist es besonders vorteilhaft, wenn ein Interpolationsfaktor n im Bereich von 2 bis 20 gewählt wird, da in diesem Fall ein hoher Gesamtinterpolationsfaktor bei geringem Schaltungsaufwand in der Interpolatoreinheit 10 erreichbar ist.

Claims

Schaltungsanordnung zur Konvertierung von Sensorsignalen, wobei – vier weitgehend sinusförmige Sensorsignale (S1, S2, S3, S4), die eine Frequenz f aufweisen und zueinander um 90° phasenverschoben sind, einer Interpolatoreinheit (10) zugeführt sind, in der je Sensorsignal (S1, S2, S3, S4) n weitgehend sinusförmige Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) mit einer Phasenverschiebung von 90°/n generierbar sind, wobei n eine natürliche Zahl größer oder gleich zwei ist, – die Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) einer Multiplexereinheit (20) zugeführt sind, in der durch sequentielles Umschalten zwischen den linearen Bereichen der Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) wenigstens zwei weitgehend dreieckförmige, zueinander um 90° phasenverschobene Positionssignale (P1, P2, P3, P4) mit einer Frequenz n·f erzeugbar sind.
Schaltungsanordnung nach Anspruch 1, wobei die Interpolatoreinheit (10) eine Widerstandsbrückenschaltung mit n – 1 Abgriffspunkten in den Brückenzweigen umfasst und die Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) aus Hauptphasensignalen (Z1, Z4, Z7, Z10) und Hilfsphasensignalen (Z2, Z3, Z5, Z6, Z8, Z9, Z11, Z12) bestehen, wobei die Hauptphasensignale (Z1, Z4, Z7, Z10) direkt aus den Sensorsignalen (S1, S2, S3, S4) resultieren und an den Einspeisepunkten der Widerstandsbrückenschaltung angeschlossen sind und die Hilfsphasensignale (Z2, Z3, Z5, Z6, Z8, Z9, Z11, Z12) durch Abgriff von Signalen an diametral gegenüberliegenden Abgriffspunkten der Widerstandsbrückenschaltung und Anpassung der Amplituden dieser Signale an die Amplituden der Hauptphasensignale (Z1, Z4, Z7, Z10) mit Hilfe von Ausgangsverstärkern (V3, V4, V5, V6) erzeugbar sind.
Schaltungsanordnung nach Anspruch 1 oder 2, wobei die Multiplexereinheit (20) eine Schalteinheit (21) mit Schaltelementen (SW1, SW2, SW3) enthält und mit den Schaltelementen (SW1, SW2, SW3) zur Bildung der Positionssignale (P1, P2, P3, P4) jeweils n Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) auf jeden Ausgang der Multiplexereinheit (20) schaltbar sind.
Schaltungsanordnung nach Anspruch 3, wobei die n Zwischensignale (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) zueinander eine Phasenverschiebung von 360°/n aufweisen.
Schaltungsanordnung nach Anspruch 3 oder 4, wobei die Multiplexereinheit (20) weiter eine Vergleichereinheit (22) zur Ermittlung von Schaltsignalen (22.1, 22.2, 22.3) und eine Logikeinheit (23) zur Ermittlung von Auswahlsignalen (23.1, 23.2, 23.3) durch logische Verknüpfung der Schaltsignale (22.1, 22.2, 22.3) umfasst, und die Schaltelemente (SW1, SW2, SW3) in der Schalteinheit (21) von den Auswahlsignalen (23.1, 23.2, 23.3) schaltbar sind.
Schaltungsanordnung nach Anspruch 5, wobei die Ermittlung der Schaltsignale (22.1, 22.2, 22.3) durch Vergleich von komplementären Zwischensignalen (Z1, Z2, Z3, Z4, Z5, Z6, Z7, Z8, Z9, Z10, Z11, Z12) mittels Komparatoren (K1, K2, K3) erfolgt.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die Schaltungsanordnung in einem ASIC integriert ist.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche wobei die Positionssignale (P1, P2, P3, P4) zur weiteren Interpolation einem Hauptinterpolator (50) zugeführt sind, der auf dem Prinzip der Hilfsphasenerzeugung mittels einer Widerstandsbrückenschaltung basiert.