DE19506276A1 - Verfahren und Schaltungsanordnung zur Interpolation von Sensorsignalen - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Interpolation von Sensorsignalen, wobei je ein Sinus- und ein Cosinussignal eines Sensors einer Brückenschaltung mit mehreren Abgriffs­ punkten zugeführt wird, ein Wertevergleich zwischen einem Ab­ griffspaar, bestehend aus zwei Abgriffen, die in der Brücken­ schaltung diametral gegenüberliegen, durchgeführt wird und bei Feststellung einer Wertegleichheit zwischen dem Abgriffspaar, die einem Nulldurchgang des Abtastwertes entspricht, ein die Stellung des entsprechenden Abgriffspaares repräsentierendes Signal ausgegeben wird.

Die Erfindung betrifft weiterhin eine Schaltungsanordnung zur Interpolation von Sensorsignalen mit einer Widerstandsbrücken­ schaltung in deren Brückenzweigen mehrere Abgriffe vorgesehen sind, und die mit dem Sensorsignal beaufschlagt ist, und mit einem Komparator zum Wertevergleich zwischen einem Ab­ griffspaar, bestehend aus zwei Abgriffen, die in der Brücken­ schaltung diametral gegenüberliegen.

Zur Übertragung von Zustandssignalen sind sogenannte inkremen­ telle Geber bekannt. Derartige Geber werden beispielsweise bei der Übertragung von Drehzeigersignalen eingesetzt. Hierbei werden von einem Sensor an einem rotierenden Teil Sinus- und Cosinussignale erzeugt, die der Lage des rotierenden Teiles bezüglich eines Festpunktes entsprechen. Für eine Weiterver­ arbeitung dieser Signale ist eine Interpolation derselben in Interpolationswerte erforderlich.

Um aus einem Sinus- und einem Cosinussignal eine Vielzahl von Interpolationswerten zu gewinnen, die sich auf eine Periode äquidistant verteilen, sind verschiedene Methoden bekannt geworden. Diese beruhen zumeist auf einer analogen Vorverar­ beitung der Sensorsignale mit anschließender A/D-Wandlung und digitaler Ausgabe.

Die Vorverarbeitung hat die Aufgabe, die Signale ohne Phasen­ fehler auf vorgegebene gleiche Amplitudenwerte zu verstärken und entsprechende Summen- und Differenzsignale zu bilden, die dann einer A/D-Wandlung unterzogen werden. Die A/D-Wandlung nimmt unter Berücksichtigung des nichtlinearen Funktionsver­ laufes eine Digitalisierung in äquidistante Stützstellen vor.

Bei Eingangsfrequenzen des Sinus- und Cosinussignales von einigen hundert kHz und mehr als hundert Stützstellen werden an die A/D-Wandlung sehr hohe Anforderungen gestellt, die nach dem bekannten Stand der Technik nur Flash-Wandler erfüllen können.

Nachteilig ist es, daß bei dem Nutzsignal überlagerten Störun­ gen beliebige Interpolationswerte ausgegeben werden können. Bei der in Antriebstechnik üblichen weiteren Signalverarbei­ tung, die nicht die Absolutwerte sondern nur deren Inkremen­ tierungen zur Ausgabe bringt, kann dies zu Verzählfehlern führen.

Nachteilig ist es bei diesen Flash-Wandlern, daß sie einen hohen Flächen- und Leistungsbedarf aufweisen und daß damit eine Integration der Signalverarbeitung in einem Halbleiter­ chip erschwert wird. Außerdem fügt sich die für diese Wandler erforderliche Taktversorgung zumeist schlecht in übergeordnete Systeme ein.

Außerdem ist es erforderlich, den nichtlinearen Zusammenhang zwischen Signalspannung und Phasenwinkel zu korrigieren und eine ausreichende Unterdrückung von Störspannungen zu gewähr­ leisten. Auch dies führt innerhalb von übergeordneten Systemen zu Problemen, da zumeist gewünschte Systemparameter nicht erreicht werden können.

Aus der Zeitschrift "tm - Technisches Messen", 60 (1993), R. Oldenbourg Verlag, ist auf den Seiten 99 ff. eine Lösung ange­ geben, die die Signalverknüpfung, d. h. die Summen- und Diffe­ renzbildung, und die Korrektur in vorteilhafter Art und Weise löst. Dabei wird eine Brückenschaltung angegeben, die aus Widerständen besteht. Die Widerstände berücksichtigen in ihrer Abstufung den Funktionsverlauf. Es sind mehrere Brückenabgrif­ fe vorgesehen, an die Komparatoren angeschlossen sind. Dabei wird jeweils ein Komparator mit zwei innerhalb der Brücke diagonal gegenüberliegenden Abgriffen beaufschlagt. Das Bild aller Komparatorausgänge liefert das repräsentierende Signal. Zusammen mit den an die Brückenabgriffe angeschlossenen Kom­ paratoren wird also ein an die speziellen Anforderungen ange­ paßter Flash-Converter realisiert.

Nachteilig ist allerdings, daß bei Verwendung dieses Prinzips zur Realisierung eines Analoginterpolators als Einchiplösung dadurch weiterhin die genannten Probleme bestehen, mit der Ausnahme, daß die Aufgabe der Korrektur der Nichtlinearität gelöst ist.

Weiterhin ist es nachteilig, daß sich die Zahl der benötigten Komparatoren erheblich erhöht, da eine Anzahl erforderlich ist, die der Hälfte der Anzahl der Brückenabgriffe entspricht. Wird ein hoher Interpolationsfaktor gefordert, führt diese hohe Anzahl erforderlicher Komparatoren zu einer erheblichen Vergrößerung des Gesamtaufwandes.

Neben dem hohen schaltungstechnischen Aufwand besteht ein großer Flächen- und Leistungsbedarf und es wird eine Überein­ stimmung der Komparatoren in den Parametern Offsetspannung und Verzögerungszeit gefordert, was hohe Anforderungen an den Herstellungsprozeß stellt.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schal­ tungsanordnung anzugeben, die eine Gesamtintegration der ana­ logen Vorverarbeitung mit digitaler Ausgabe auf einem Chip ermöglicht und dabei die Forderungen nach vertretbarem Her­ stellungsaufwand, hoher Verarbeitungsgeschwindigkeit, Gewähr­ leistung einer Verzählsicherheit bei beliebigen Störungen, nichtnotwendigem externen Takt, geringen Stromverbrauch und Chipflächenbedarf sowie nach niedrigen Anforderungen an analo­ ge Präzisionskomponenten erfüllt.

Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß die Abgriffspaare in einer Richtung nacheinander mit einer Fre­ quenz, die größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte, abgetastet und nacheinander dem Wertevergleich unterzogen werden, wobei jedem Abtastereig­ nis ein Zählerwert eindeutig zugeordnet wird. Anschließend wird der Nulldurchgang des Abtastwertes ermittelt, indem ein von einem zum nächsten Abtastereignis eintretender Polaritäts­ wechsel des aus dem Wertevergleich ermittelten Vergleichswer­ tes festgestellt wird. Bei Feststellung eines Nulldurchganges wird der Zählerwert als das der Stellung des entsprechenden Abgriffspaares repräsentierende Signal ausgegeben. Nach Fest­ stellung des Polaritätswechsels des Vergleichswertes werden die Verfahrensschritte in entgegengesetzter Abtastrichtung wiederholt.

Da die Abtastfrequenz wesentlich höher als die Signalfrequenz ist, wird über die Abtastung in der einen Abtastrichtung sehr schnell das Abgriffspaar ermittelt, bei dem der Wertevergleich eine Polaritätsumkehr des Vergleichswertes zeigt. Ist der Vergleichswert ein digitaler Wert, so wird sich diese Polari­ tätsumkehr in einer Änderung des logischen Ausgangspegels darstellen. Neben der Ausgabe des Signales, das die Stellung des entsprechenden Abgriffspaares repräsentiert, kehrt sich die Abtastrichtung um. Es werden also die in dem vorhergehen­ den Abtastschritten abgetasteten Abgriffspaare wieder abgeta­ stet. Hat sich die Stellung des den Nulldurchgang repräsentie­ renden Abgriffspaares nicht verändert, wird also sofort wieder eine Polaritätsumkehr des Vergleichswertes festgestellt. Damit wiederholt sich die Richtungsumkehr erneut. Die Abtastung pendelt also stets um das Abgriffspaar, das den Nulldurchgang repräsentiert.

In einer besonders günstigen Ausgestaltung des erfindungsgemä­ ßen Verfahrens ist vorgesehen, daß jedem Abgriffspaar der Wert eines Zählersignales zugeordnet wird. Danach wird das Zähler­ signal mit auf- oder absteigenden Wertefolge erzeugt. Jeweils das dem jeweiligen Wert des Zählersignales entsprechende Ab­ griffspaar wird sodann dem Wertevergleich unterzogen und der aktuelle Wert dem Zählersignales ausgegeben. Bei Feststellung eines Polaritätswechsels des Vergleichswertes wird die Werte­ folge des Zählersignales umgekehrt.

Durch diese Ausgestaltung wird die Analoginterpolation weitge­ hend digital geführt. Die Erzeugung des Zählersignales und die Verwendung desselben als ein Stellungssignal vereinfacht die Signalverarbeitung erheblich.

Auch hierbei zeigt das Verfahren ein ständiges Pendeln der Abtastung um das Abgriffspaar, bei welchem der Polaritätswech­ sel eintritt.

Die Aufgabe wird weiterhin durch eine Schaltungsanordnung gelöst, bei der ein Multiplexer vorgesehen ist, über den der Komparator mit verschiedenen Abgriffspaaren verbindbar ist. Weiterhin ist eine einen Vor-/Rückwärtszähler beinhaltende digitale Steuerschaltung mit dem Multiplexer steuernd verbun­ den. Dabei ist der Komparatorausgang mit der digitalen Steuer­ schaltung derart verbunden, daß die Zählrichtung in Ab­ hängigkeit von dem Komparatorausgang steht.

In Abhängigkeit von der Stellung des Vor-/Rückwärtszähler werden die Abgriffspaare nacheinander mit dem Komparator ver­ bunden. Der Komparatorausgang seinerseits entscheidet über die Richtung, in die der Vor-/Rückwärtszähler zählt.

Wird ein Abgriffspaar mit dem Komparator verbunden, das den Nulldurchgang des Sensorsignales repräsentiert, wird an dem Komparator eine Umkehr des logischen Ausgangspegels erfolgen, da die Werte an den zu dem Abgriffspaar gehörenden Abgriffen entweder gleich sind oder da deren Differenz umgekehrt ver­ schieden von Null ist als bei dem vorhergehend abgetasteten Abgriffspaar.

Durch die Rückwirkung des Komparatorausganges auf den Vor- /Rückwärtszähler wird die Abtastrichtung durch eine Umkehr der Zählrichtung erzeugt.

In einer günstigen Ausgestaltung der erfindungsgemäßen Schal­ tungsanordnung ist vorgesehen, daß der Multiplexer aus zwei Anologmultiplexern besteht.

Weiterhin ist es zweckmäßig, daß der Vor-/Rückwärtszähler über einen 2-aus-n-Dekoder mit den Analogmultiplexern verbunden ist, durch den diese gesteuert werden.

Weiterhin ist es zweckmäßig, einen Komparator vorzusehen, der aus einem symmetrischen Nullspannungskomparator besteht.

Die Erfindung soll nachfolgend anhand eines Ausführungsbei­ spieles näher erläutert werden. Die zugehörige Zeichnung zeigt ein Blockschaltbild einer erfindungsgemäßen Schaltungsanord­ nung.

Die Schaltungsanordnung dient der digitalen Darstellung der Drehlage eines rotierenden Teiles. Sie stellt damit eine Dreh­ zeigeranordnung dar.

Von nicht näher dargestellten Sensoren, die sich an oder in der Nähe des rotierenden Teiles befinden, wird ein Sinussignal an den Eingang eines Sinusverstärkers 1 und ein Cosinussignal an den Eingang eines Cosinusverstärkers 2 angelegt.

In der Schaltungsanordnung ist eine Brückenschaltung, beste­ hend aus den Brückenwiderständen 3 bis 6 vorgesehen. Dabei ist der Sinusverstärker 1 mit seinem Ausgang 7 und seinem inver­ tierten Ausgang 8 mit den in der Zeichnung dargestellten ver­ tikalen Brückenspeisepunkten der Brückenschaltung und der Ausgang 9 sowie der invertierte Ausgang 10 des Cosinusverstärkers 2 mit den horizontalen Brückenspeisepunkten der Brücken­ schaltung verbunden.

Die Brückenwiderstände 3 bis 6 weisen je 50 Abgriffspunkte auf, die mit einem aus zwei Analogmultiplexern bestehenden Multiplexer 11 verbunden sind.

Weiterhin ist in der Schaltungsanordnung eine Steuerschaltung 12 vorgesehen, die einen 2-aus-n-Dekoder und einen Vor-/Rück­ wärtszähler beinhaltet. Gesteuert wird die Steuerschaltung 12 über einen Taktgenerator 13, wie es nachfolgend näher be­ schrieben wird.

Über den 2-aus-n-Dekoder der Steuerschaltung 12 wird der Mul­ tiplexer 11 derart gesteuert, daß je einen Abgriffspunkt des Brückenwiderstandes 3 mit einem diametral gegenüberliegenden Abgriffspunkt des Brückenwiderstandes 6 oder einen Abgriffs­ punkt des Brückenwiderstandes 4 mit einem diametral gegenüber­ liegenden Abgriffspunkt des Brückenwiderstandes 5 jeweils als ein Abgriffspaar mit den Eingängen eines Komparators 14, der aus einem symmetrischen Nullspannungskomparator besteht, ver­ bunden werden.

Der Ausgang des Komparators 14 ist wiederum mit der Steuersc­ haltung 12 verbunden.

Wie bereits dargestellt, verbindet der Multiplexer 11 in Ab­ hängigkeit des Wertes des Vor-/Rückwärtszählers in der Steu­ erschaltung 12 die Abgriffspaare mit den Eingängen des Kom­ parators 14. Abhängig vom logischen Ausgangspegel des Kompara­ tors 14 wird dann ein Vor- oder Rückwärtszählimpuls erzeugt, wodurch der Komparator 14 über den Multiplexer 11 mit dem nächsten oder dem vorangegangenen Abgriffspaar verbunden wird.

Da die Brückenwiderstände 3 bis 6 so bemessen sind, daß bei Anliegen von orthogonalen Sinusspannungen an den jeweils ge­ genüberliegenden Brückenspeisepunkten die Nulldurchgänge der sinusförmigen Spannungen an den Abgriffspaaren äquidistanten Interpolationspunkten entsprechen, wird der Vor-/Rückwärtszähler vom Komparator 14 so lange in eine Richtung gezählt, bis der Nulldurchgang erreicht ist, wobei die entsprechende Zäh­ lerstellung dann den Interpolationspunkt repräsentiert. Diese Zählerstellung wird, durch die Steuerschaltung 12 kodiert an den Ausgang 15 der Steuerschaltung 12 gegeben.

Im quasistatischen Betrieb pendelt das Abtasten zwischen den beiden Abgriffspaaren, zwischen denen der tatsächliche Null­ durchgang liegt, mit einer Frequenz, die durch die systembe­ dingte Verzögerungszeit vorgegeben ist. Dieses Pendeln kann am digitalen Ausgang durch zusätzliche Schaltungsmaßnahmen unter­ drückt werden.

Mit dieser Schaltungsanordnung wird die erfindungsgemäße Auf­ gabenstellung unabhängig von einem Interpolationsfaktor mit einem einzigen Komparator 14 gelöst, wohingegen nach dem Stand der Technik eine Vielzahl von Komparatoren benötigt wird. Die von diesem Komparator 14 zu erreichenden Parameter, insbeson­ dere Offsetspannung und Verzögerungszeit, müssen zwar bestimm­ ten absoluten Forderungen genügen, sind bezüglich ihrer Tole­ ranzen jedoch unkritisch. Dies ist eine wesentliche Voraus­ setzung für die Realisierbarkeit in einem Standard-CMOS-Pro­ zeß.

Gleichzeitig ermöglicht die Realisierung von nur einem Kom­ parator 14 auch kleinere Absolutwerte für Verzögerungszeit und Offset, da der Wegfall von strengen Restriktionen in Bezug auf die Fläche und die Verlustleistung mehr schaltungstechnischen Spielraum zur Verbesserung der oben genannten Parameter lädt und dennoch mit einer erheblichen Reduzierung von Flächen- und Leistungsbedarf der gesamten Anordnung verbunden ist. Damit ist eine wesentliche Voraussetzung für das Erreichen einer hohen Geschwindigkeit gegeben.

Als Komparator 14 wird in dem Ausführungsbeispiel ein getakte­ ter Komparator, bestehend aus Vorverstärker, gelatchten Flip- Flop und Daten-Transient-Detektor eingesetzt, der an seinen Ausgängen ein Daten- und ein Strobe-Signal bereitstellt. Die­ ser Aufbau sichert für verschiedene Eingangsspannungen die jeweils maximale Geschwindigkeit und verhindert gleichzeitig die Ausgabe von undefinierten Pegeln an die Steuerschaltung 12.

Der Latch-Takt fuhr den Komparator 14 wird erfindungsgemäß über eine Verzögerungsschaltung, die das Zeitverhalten der Steuer­ schaltung 12, der des Multiplexers 11 und des Vorverstärkers simuliert, aus dem Strobe-Impuls gewonnen, welcher als Takt für die Steuerschaltung 12 dient. Dadurch arbeitet die Schal­ tungsanordnung in sich geschlossen und kommt ohne einen exte­ ren Takt aus.

Bezugszeichenliste

1 Sinusverstärker
2 Cosinusverstärker
3 Brückenwiderstand
4 Brückenwiderstand
5 Brückenwiderstand
6 Brückenwiderstand
7 Ausgang des Sinusverstärkers
8 invertierter Ausgang des Sinusverstärkers
9 Ausgang des Cosinusverstärkers
10 invertierter Ausgang des Cosinusverstärkers
11 Multiplexer
12 Steuerschaltung
13 Taktgenerator
14 Komparator
15 digitaler Ausgang

Claims (6)

1. Verfahren zur Interpolation von Sensorsignalen, wobei je ein Sinus- und ein Cosinussignal eines Sensors einer Brückenschaltung mit mehreren Abgriffspunkten zugeführt wird, ein Wertevergleich zwischen einem Abgriffspaar, bestehend aus zwei Abgriffen, die in der Brückenschaltung diametral gegenüberliegen, durchgeführt wird und bei Fest­ stellung einer Wertegleichheit zwischen dem Abgriffspaar, die einem Nulldurchgang des Abtastwertes entspricht, ein die Stellung des entsprechenden Abgriffspaares repräsen­ tierendes Signal ausgegeben wird, dadurch ge­ kennzeichnet, daß die Abgriffspaare in einer Richtung nacheinander mit einer Frequenz, die größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte, abgeta­ stet und nacheinander dem Wertevergleich unterzogen wer­ den, wobei jedem Abtastereignis ein Zählerwert eindeutig zugeordnet wird,
daß anschließend der Nulldurchgang des Abtastwertes ermit­ telt, indem ein von einem zum nächsten Abtastereignis eintretender Polaritätswechsel des aus dem Wertevergleich ermittelten Vergleichswertes festgestellt wird,
daß bei Feststellung eines Nulldurchganges der Zählerwert als das der Stellung des entsprechenden Abgriffspaares re­ präsentierende Signal ausgegeben wird und
daß nach Feststellung des Polaritätswechsels des Ver­ gleichswertes die Verfahrensschritte in entgegengesetzter Abtastrichtung wiederholt werden.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet,
daß jedem Abgriffspaar der Wert eines Zählersignales zu­ geordnet wird,
daß das Zählersignal mit auf- oder absteigenden Wertefolge erzeugt wird,
daß jeweils das dem jeweiligen Wert des Zählersignales entsprechende Abgriffspaar dem Wertevergleich unterzogen und der aktuelle Wert des Zählersignales als repräsen­ tierendes Signal ausgegeben wird und
daß bei Feststellung eines Polaritätswechsels des Ver­ gleichswertes Wertefolge des Zählersignales umgekehrt wird.

3. Schaltungsanordnung zur Interpolation von Sensorsignales mit einer Widerstandsbrückenschaltung in deren Brücken­ zweigen mehrere Abgriffe vorgesehen sind, und die mit dem Sensorsignal beaufschlagt ist, und mit einem Komparator zum Wertevergleich zwischen einem Abgriffspaar, bestehend aus zwei Abgriffen, die in der Brückenschaltung diametral gegenüberliegen, dadurch gekennzeich­ net,
daß ein Multiplexer (11) vorgesehen ist, über den der Komparator (14) mit verschiedenen Abgriffspaaren verbind­ bar ist,
daß eine einen Vor-/Rückwärtszähler beinhaltende digitale Steuerschaltung (12) mit dem Multiplexer (11) steuernd verbunden ist und
daß der Komparatorausgang mit der digitalen Steuerschal­ tung (12) derart verbunden ist, daß die Zählrichtung in Abhängigkeit von dem Komparatorausgang steht.

4. Schaltungsanordnung nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Multiplexer (11) aus zwei Anologmultiplexern besteht.

5. Schaltungsanordnung nach Anspruch 4, dadurch ge­ kennzeichnet, daß der Vor-/Rückwärtszähler über einen 2-aus-n-Dekoder mit den Analogmultiplexern verbunden ist, durch den diese gesteuert werden.

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Komparator (14) aus einem symmetrischen Nullspannungskom­ parator besteht.