-
(1) Technisches Gebiet
-
Diese Offenbarung bezieht sich allgemein auf Gleichstrom-Gleichstrom-Wandler und insbesondere auf ein Verfahren zum Messen des Ausgangsstroms in Tiefsetzstellern (Buck Converter), die im Pulsfrequenzmodulationsmodus (PFM-Modus) und im Pulsbreitenmodulationsmodus (PWM-Modus) arbeiten.
-
(2) Hintergrund
-
Tiefsetzsteller arbeiten typischerweise in einem von zwei Modi: PFM (Pulsfrequenzmodulation) oder PWM (Pulsbreitenmodulation).
-
Der PFM-Modus wird typischerweise für Niederlastströme verwendet. Im PFM-Modus schaltet der Tiefsetzsteller einen hochseitigen PMOS-Schalter ein, wenn die Ausgangsspannung unter eine Referenzspannung fällt. Der hochseitige PMOS-Schalter wird dann ausgeschaltet, wenn der Strom in der Spule einen Grenzwert (Ruhe stromgrenzwert) erreicht. Ein niederseitiger NMOS-Schalter wird eingeschaltet, wenn der hochseitige PMOS-Schalter ausgeschaltet wird. Der niederseitige NMOS-Schalter wird dann ausgeschaltet, wenn der Strom in der Spule vollständig entladen ist. Der PFM-Modus wird üblicherweise nicht für große Ströme verwendet, weil der Stromgrenzwert normalerweise niedrig angesetzt wird, um die Effizienz zu maximieren.
-
Den Ausgangsstrom zu messen ist eine allgemeine Anforderung für Tiefsetzsteller – diese Messung wird oft von dem System benötigt, in das der Wandler integriert ist. Typischerweise misst ein Tiefsetzsteller Strom nur entweder an dem PMOS oder an dem NMOS. Das bedeutet, dass der Ausgangsstrom nur gemessen werden kann, wenn entweder der PMOS eingeschaltet ist oder wenn der NMOS eingeschaltet ist, und nicht zu jeder Zeit.
-
Im Stand der Technik wird der Ausgangsstrom von Tiefsetzstellern nur im PWM-Modus gemessen. Ein Erfassungsschema gemäß dem Stand der Technik funktioniert wie folgt: eine LX-Spannung an einem Spulenanschluss wird während der Einschaltdauer des hochseitigen PMOS-Schalters erfasst. Die Spannung wird über diesen Zeitraum gemittelt, und diese Durchschnittsspannung wird anstelle der LX-Spannung abgetastet, während der niederseitige NMOS-Schalter eingeschaltet ist. Dann wird der Strom aus dieser erfassten Spannung berechnet.
-
Diese Stromberechnung ist gültig, und im PWM-Modus wird kein Fehler eingeführt. Ein Langzeitdurchschnitt dieser erfassten Stromwellenform mittelt korrekt den Ausgangsstrom des Tiefsetzstellers.
-
Das oben diskutierte Schema ist während eines diskontinuierlichen PFM-Modus nicht anwendbar. Hier nimmt die Stromwellenform die Form einer Reihe von Dreieckspulsen mit langen stromlosen Zwischenzeitspannen an.
-
Wenn der Durchschnitt während der Einschaltdauer des PMOS ermittelt und dann geschätzt wird, wenn der PMOS ausgeschaltet ist, wird der durchschnittliche Strom viel zu hoch, weil während einer langen Zeitspanne der Spulenstrom tatsächlich Null ist.
-
Andere Schemata können erzeugt werden, in denen der Strom während der PMOS-Einschaltdauer abgetastet wird und während der Zeit, in der keine der Durchgangsvorrichtungen eingeschaltet ist, kein Strom abgetastet wird und dann der Durchschnitt während der NMOS-Einschaltdauer verwendet wird. Diese Modelle addieren entweder einen Fehler während der NMOS-Einschaltdauer oder sind komplex zu implementieren.
-
Allgemein ist das Messen des Ausgangsstroms in DCM-PFM mit existierenden Lösungen nicht praktikabel.
-
Es ist eine Herausforderung für Konstrukteure von Gleichstrom-Gleichstrom-Wandlern, ein Verfahren zum Messen des Ausgangsstroms eines Tiefsetzstellers während des PFM-Modus zu finden.
-
ZUSAMMENFASSUNG
-
Eine Hauptaufgabe der vorliegenden Offenbarung ist das Messen eines Ausgangsstroms eines Tiefsetzstellers sowohl während er im kontinuierlichen PWM-Modus arbeitet als auch im diskontinuierlichen PFM-Modus.
-
Eine weitere Aufgabe der vorliegenden Offenbarung ist das Schaffen eines Tiefsetzstellers, der den Ausgangsstrom nur an einer Durchgangsvorrichtung abtastet.
-
In Übereinstimmung mit den Aufgaben dieser Offenbarung wird ein Tiefsetzsteller (Buck Converter) geschaffen, der geeignet ist sowohl für die Ausgangsstrommessung im CCM-PWM-Modus als auch für die Ausgangsstrommessung im DCM-PFM-Modus. Der offenbarte Tiefsetzsteller umfasst zunächst: eine Hauptausgangsstufe, die einen PMOS-Durchgangstransistor und einen NMOS-Durchgangstransistor, die beide in Reihe geschaltet sind, umfasst, wobei der PMOS-Durchgangstransistor an der Versorgungsspannung VDD und ein Gate des PMOS-Durchgangstransistors an ein Gate eines Transistors eines ersten Schaltungszweiges angeschlossen sind, und wobei der NMOS-Durchgangstransistor an Masse angeschlossen ist, wobei ein erster Anschluss der Spule an einem Mittenknoten zwischen dem PMOS-Durchgangstransistor und dem NMOS-Durchgangstransistor und ein zweiter Anschluss der Spule an einem Ausgangsanschluss des Tiefsetzstellers angeschlossen sind, und wobei ein Ausgangskondensator zwischen dem Ausgangsanschluss und Masse angeschlossen ist. Ferner umfasst der Tiefsetzsteller den erwähnten ersten Schaltungszweig, der zum Erzeugen eines ersten Referenzstroms konfiguriert ist und eine erste PMOS-Vorrichtung umfasst, die auf den PMOS-Durchgangstransistor abgestimmt ist und über einen ersten Spannungsknoten eine Spannung bereitstellt, die einen Ausgangsstromgrenzwert des Tiefsetzstellers repräsentiert, einen zweiten Schaltungszweig zum Erzeugen eines zweiten Referenzstroms, der auf den ersten Referenzstrom abgestimmt ist, wobei der zweite Schaltungszweig eine zweite PMOS-Vorrichtung umfasst, die relativ zu der ersten PMOS-Vorrichtung abgestimmt ist, und zum Bereitstellen eines zweiten Spannungsknotens für das Abtasten im PFM-Modus immer dann, wenn entweder die PMOS-Durchgangsvorrichtung oder die NMOS-Durchgangsvorrichtung eingeschaltet ist, konfiguriert ist, und einen Schalter, wobei ein erster Anschluss des Schalters drei Kontaktpunkte kontaktieren kann und ein zweiter Anschluss des Schalters an ein Filter angeschlossen ist, wobei ein erster Kontaktpunkt an den zweiten Spannungsknoten, ein zweiter Kontaktpunkt an den Mittenknoten zwischen dem PMOS-Durchgangstransistor und dem NMOS-Durchgangstransistor und ein dritter Kontaktpunkt an die Versorgungsspannung angeschlossen sind, wobei der Schalter im PFM-Modus dafür konfiguriert ist, entweder über den ersten Kontaktpunkt den zweiten Spannungsknoten abzutasten oder über den dritten Kontaktpunkt an der Versorgungsspannung angeschlossen zu sein, und im PWM-Modus dafür konfiguriert ist, entweder über den zweiten Kontaktpunkt die Mittenknotenspannung zwischen dem PMOS-Durchgangstransistor und dem NMOS-Durchgangstransistor abzutasten oder offen zu sein, wobei der Tiefsetzsteller dafür konfiguriert ist, den PMOS-Durchgangstransistor abzuschalten, wenn ein Ausgangsstrom durch die Spule einen maximalen Stromgrenzwert erreicht, der durch den ersten Spannungsknoten angezeigt wird, woraufhin der Strom durch die Spule linear abfällt, bis die Spule vollständig entladen ist.
-
In Übereinstimmung mit den Aufgaben dieser Offenbarung wird ein Verfahren zur Ausgangsstrommessung eines Tiefsetzstellers sowohl im CCM-PWM-Modus als auch im DCM-PFM-Modus geschaffen. Das offenbarte Verfahren umfasst zunächst folgende Schritte: (1) Bereitstellen eines Tiefsetzstellers, der im PWM-Modus oder im PFM-Modus arbeitet und einen PMOS und einen NMOS-Durchgangstransistor, die in Reihe zwischen VDD-Spannung und Masse geschaltet sind, und eine Spule, die zwischen einem Mittenpunkt zwischen den beiden Durchgangstransistoren und einem Ausgangsanschluss des Tiefsetzstellers angeschlossen ist, und ein Filter umfasst, (2) Erzeugen einer Spannung, die einen Referenzgrenzwert für den Ausgangsstrom repräsentiert, gegen den eine Spannung an dem Mittenpunkt verglichen wird, und (3) Erzeugen einer Mittenpunkt-Dummyspannung, die abgetastet wird, um während eines Ausgangs strompulses einen durchschnittlichen Ausgangsstrom bereitzustellen. Ferner umfasst das offenbarte Verfahren die folgenden Schritte: (4) Prüfen, ob der Tiefsetzsteller im PWM-Modus ist, und wenn ja, Abtasten über einen Schalter, der zwischen einer Mittenpunktspannung zwischen den beiden Durchgangstransistoren oder der offen ist, und Leiten des Abtastergebnisses durch ein Filter, um einen Langzeitdurchschnitt des Ausgangsstroms zu erhalten, und Wiederholen von Schritt (4), wenn nein, Weitergehen zu Schritt 5, und (5) Prüfen, ob der Tiefsetzsteller im PFM-Modus ist, und wenn ja, Abtasten über einen Schalter zwischen der Mittenpunkt-Dummyspannung und der Versorgungsspannung und Leiten des Abtastergebnisses durch das Filter, um einen Langzeitdurchschnitt des Ausgangsstroms zu erhalten, und Weitergehen zu Schritt 4.
-
In Übereinstimmung mit den Aufgaben dieser Offenbarung wird ein Verfahren zur digitalen Ausgangsstrommessung eines Tiefsetzstellers sowohl im CCM-PWM-Modus als auch im DCM-PFM-Modus geschaffen. Das offenbarte Verfahren umfasst zunächst die folgenden Schritte: (1) Bereitstellen eines Tiefsetzstellers, der im PWM-Modus oder im PFM-Modus arbeitet und einen PMOS- und einen NMOS-Durchgangstransistor, die in Reihe zwischen VDD-Spannung und Masse geschaltet sind, und eine Spule, die zwischen einem Mittenpunkt zwischen den beiden Transistoren und einem Ausgangsanschluss des Tiefsetzstellers angeschlossen ist, ein Filter und eine digitale Steuereinheit umfasst, und (2) Messen des Ausgangsstroms des Tiefsetzstellers während der Einschaltdauer des PMOS-Durchgangstransistors. Ferner umfasst das offenbarte Verfahren die folgenden Schritte: (3) Akkumulieren der Messergebnisse während der Einschaltdauer des PMOS-Durchgangstransistors durch die digitale Steuereinheit und Addieren eines konstanten Wertes, der gleich dem halben Betrag des Ruhestromgrenzwertes ist, zu dem akkumulierten Wert während der Einschaltdauer des NMOS-Durchgangstransistors, wobei dieser konstante Wert durch Spitzenwertdetektion bei der PMOS-Messung im PFM-Modus identifiziert wird, und (4) Schaffen einer vollständigen Messung des Ausgangsstroms des Tiefsetzstellers in PWM- und PFM-Modus durch Addieren von Null-Codes zu dem akkumulierten Wert für Zeiten, wenn der PMOS- und der NMOS-Durchgangstransistor beide nicht eingeschaltet sind.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
In den beigefügten Figuren, die einen wesentlichen Teil dieser Beschreibung bilden, zeigen:
-
1 eine beispielhafte Schaltung des offenbarten Tiefsetzstellers;
-
2 Zeitablaufpläne des Spulenstroms mit dem angegebenen wahren Langzeitdurchschnitt und der Pulse, die anstelle des Abtastens der aktuellen LX-Spannung verwendet würden;
-
3 drei Zeitablaufplanlinien, von der Spannung an dem LX-Knoten, vom Strom durch die Spule Lout und von der Position von Schalter S1 während der verschiedenen Phasen;
-
4 einen Ablaufplan eines Verfahrens zum Messen eines Ausgangsstroms eines Tiefsetzstellers während DCM PFM-Modus und CCM PWM-Modus;
-
5 einen Ablaufplan des Verfahrens zum digitalen Messen eines Ausgangsstroms eines Tiefsetzstellers während DCM PFM-Modus und CCM PWM-Modus;
-
6a eine alternative Ausführungsform der Offenbarung, wobei das Gate der Vorrichtung P2 so gesteuert wird, dass P2 entweder immer oder immer dann, wenn der NMOS-Durchgangstransistor eingeschaltet ist, eingeschaltet ist; und
-
6b Zeitablaufpläne des Stroms Icoil durch die Spule und des Stroms Isense für den PFM-Modus während verschiedener Phasen.
-
GENAUE BESCHREIBUNG
-
Es werden Ausführungsformen von Verfahren und Schaltungen zum Messen eines Ausgangsstroms eines Tiefsetzstellers während des Betriebs im kontinuierlichen Modus und im diskontinuierlichen Modus offenbart. Es sei erwähnt, dass das offenbarte Verfahren ebenso für spannungsgesteuerte Tiefsetzsteller wie für stromgesteuerte Tiefsetzsteller anwendbar ist.
-
Der Tiefsetzsteller kann in einer integrierten Schaltung für Leistungsmanagement (Power Management Integrated Circuit – PMIC) implementiert werden.
-
1 zeigt eine beispielhafte Schaltung des offenbarten Tiefsetzstellers. Der Strom in der Spule Lout wird linear bis zu einem Stromgrenzwert hochgeladen, dann wird der PMOS-Durchgangstransistor 1 abgeschaltet, und der Strom durch die Spule Lout fällt linear ab, bis die Spule Lout vollständig entladen ist. Der Strom bleibt dann auf null, bis der Zyklus wieder gestartet wird.
-
Die Durchgangsvorrichtungen PMOS 1 und NMOS 2 sind an der Spule Lout und an dem Ausgangskondensator Cout angeschlossen.
-
Es sind zwei abgestimmte, zusammenpassende Vorrichtungen P1 und P2 dargestellt. Die Vorrichtung P1 und der (Bias-)Vorstrom I1 werden verwendet, um den Referenzstromgrenzwert zu erzeugen, gegen den die Spannung an Knoten LX verglichen wird mit dem Spannungsabfall über der Vorrichtung P1.
-
Die abgestimmte Vorrichtung P2 und der Strom I2 werden dann verwendet, um eine LX-Dummyspannung zu erzeugen, die die Spannung über Vorrichtung P2 ist, die abgetastet wird, um den Durchschnittsstrom während des Ausgangsstrompulses wiederzugeben. Diese Schaltung ist ausgelegt, dass entweder die Vorrichtung P2 zweimal so breit ist wie die Vorrichtung P1 oder der Strom I2 die Hälfte des Stroms I1 beträgt.
-
Das Gate von P2 wird in einer Weise gesteuert, dass es entweder immer eingeschaltet ist oder dass es immer dann eingeschaltet ist, wenn der NMOS-Durchgangstransistor eingeschaltet ist.
-
Im PWM-Modus tastet der Schalter S1 entweder LX ab oder er ist offen. Im PFM-Modus tastet der Schalter S1 entweder die Drain-Spannung von P2 ab oder er ist mit der Versorgungsspannung verbunden (oder er ist alternativ mit der Drain-Spannung von P2 verbunden, während der Strom I2 nicht abtastet). Der Strom I2 bleibt zu jeder Zeit für Einstellungszwecke eingeschaltet, aber I2 tastet nicht ab, wenn der NMOS ausgeschaltet ist.
-
Ein Filter 3, der an den Knoten Vsense angeschlossen ist, erzeugt dann den Langzeitdurchschnitt.
-
Es sei erwähnt, dass eine Zustandsmaschine steuert, ob das System im PFM- oder im PWM-Modus arbeitet.
-
Der Durchschnittsstrom ist die Hälfte des Spitzenstroms, weil der Spulenstrom dreieckförmig ist und der Durchschnittsstrom durch die Spule Lout genau durch einen Puls von der Hälfte des Spitzenstroms über die Dauer der beiden PMOS- und NMOS-Einschaltdauern beschrieben werden kann. Der Langzeitdurchschnittsausgangsstrom ist dann der Langzeitdurchschnitt dieses rechteckigen Pulses über mehrere Zyklen. Dies kann durch das Verwenden eines einfachen, langzeitkonstanten Tiefpassfilters erreicht werden.
-
Da der Spitzenstrom bekannt und gleich dem Stromgrenzwert ist, kann der Halb-Spitzenstrom-Puls leicht innerhalb des Tiefsetzstellers wieder erzeugt werden.
-
Der Stromgrenzwert ist zum Beispiel innerhalb des Tiefsetzstellers durch Bereitstellen der abgestimmten Referenz-PMOS-Vorrichtung P1 implementiert, durch die ein Referenzstrom geleitet wird. Die LX-Spannung wird dann direkt mit der Spannung über dieser abgestimmten Vorrichtung P1 verglichen. Wenn die LX-Spannung unter diese Referenzspannung über der Vorrichtung P1 fällt, ist der Stromgrenzwert erreicht und der PMOS wird abgeschaltet.
-
Die Offenbarung schlägt deshalb vor, die zweite abgestimmte Referenz-PMOS-Vorrichtung P2 bereitzustellen, passend zu Vorrichtung P1, die den Stromgrenzwert erzeugt. Ein Referenzstrom I2, passend zu Strom I1, wird verwendet, um den Stromgrenzwert zu erzeugen, und fließt durch diese zweite abgestimmte Vorrichtung P2. Entweder hat die abgestimmte Vorrichtung P2 die zweifache, effektive Weite der Stromgrenzwert-Vorrichtung P1 oder der angepasste Strom I2 beträgt die Hälfte von Strom I1. In einer bevorzugten Ausführungsform der Offenbarung sollte die Vorrichtung P2 50% größer sein als die Vorrichtung P1.
-
Die Vorrichtung P2 muss größer sein als die Vorrichtung P1, so dass der Spannungsabfall über P2 die Hälfte des Spannungsabfalls über P1 beträgt. Die Vorrichtung muss nicht 50% größer sein als die Vorrichtung P1, zum Beispiel 30–40% größer. Da der Spannungsabfall über Vorrichtung P2 die Hälfte des Spannungsabfalls über P1 betragen sollte, hat entweder die Vorrichtung P2 2 × die Breite von P1 (wobei die Ströme I1 und I2 gleich groß sind) oder beide Vorrichtungen haben dieselbe Größe und der Strom I2 beträgt die Hälfte des Wertes des Stroms I1.
-
Das Gate von Vorrichtung P2 ist so gesteuert, dass P2 entweder immer eingeschaltet ist, wenn der Schalter S1 seine Drain-Spannung abtastet, oder in einer anderen Ausführungsform so, dass sie immer eingeschaltet ist, wenn der NMOS-Durchgangstransistor eingeschaltet ist, wie in 6 gezeigt ist.
-
6a zeigt einen Zeitablaufplan des Stroms durch den PMOS-Durchgangstransistor, wobei der tatsächliche Strom 60 durch den PMOS-Durchgangstransistor gemessen wird.
-
Es sei erwähnt, dass die Messung während der PMOS-Einschaltdauer direkt durch Messen des Spannungsabfalls über dem PMOS-Transistor erfolgt. Während der Einschaltdauer des NMOS-Durchgangstransistors ist der Stromwert nur eine Schätzung. Allerdings hat die Schätzung während der Einschaltdauer des NMOS-Durchgangstransistors nichts mit dem Messwert während der Einschaltdauer des PMOS-Durchgangstransistors zu tun. Stattdessen wird der halbe Betrag des Stromgrenzwertes verwendet. Es ist bekannt, dass der Strom in der Spule linear sein muss, er muss bei dem Betrag des Stromgrenzwertes starten (weil dort der PMOS-Durchgangstransistor abgeschaltet worden wäre) und bei Null enden (weil der Strom in diesem Modus Null erreicht). So muss der mathematische Mittelwert der halbe Betrag des Stromgrenzwertes sein. Da die Informationen über den Stromgrenzwert intern bekannt sind, kann dieses Wissen verwendet werden, um den Durchschnittsstrom während der NMOS-Einschaltdauer zu schätzen. Konsequenterweise ist die Vorrichtung P2 immer EIN, wenn der NMOS-Durchgangstransistor EIN ist.
-
Im PWM-Modus tastet der Schalter S1 entweder den LX-Knoten ab oder er ist offen. Die offene Position 4 ist in 1 gezeigt. Der Schalter S1 kann im PWM-Modus alternativ mit dem LX-Knoten verbunden bleiben oder offen sein.
-
Im PFM-Modus tastet der Schalter S1 entweder die Drain-Spannung von P2 ab, immer wenn der NMOS- oder der PMOS-Durchgangstransistor eingeschaltet sind, oder er ist an die Versorgungsspannung VDD angeschlossen, wenn keiner der Durchgangstransistoren eingeschaltet ist, und erzeugt so die Rechteckpulse, die dem Durchschnittsstrom in der Spule entsprechen. Alternativ kann anstelle des Anschließens an die Versorgungsspannung VDD die Drain-Spannung von P2 verwendet werden, während Strom I2 EIN/AUS geschaltet wird.
-
6b zeigt Zeitablaufpläne des Stroms Icoil durch die Spule und des Stroms Isense für den PFM-Modus während verschiedener Phasen (PMOS ist eingeschaltet, NMOS ist eingeschaltet, keine Durchgangsvorrichtung ist eingeschaltet – HIZ). S1 wählt aus, ob die Schaltung den Spannungsabfall über dem PMOS-Durchgangstransistor (den tatsächlichen Spulenstrom, wenn der PMOS-Durchgangstransistor eingeschaltet ist), den geschätzten Spulenstrom (eine statische Schätzung von der Hälfte des. Stromgrenzwertes) oder die Versorgungsspannung (die keinem Strom entspricht) misst. Wenn keine Durchgangsvorrichtung eingeschaltet ist (wenn der Ausgang hochohmig „Hiz” ist und der Ausgangsstrom null ist), muss die Schaltung einen Wert Null abtasten. Sie kann das auf zwei Arten tun. Die erste besteht darin, die Versorgungsspannung abzutasten. Dies kann durch Setzen von Schalter S1 auf den oberen Anschluss und direktes Abtasten der Versorgungsspannung durchgeführt werden. Die andere Art besteht darin, den Strom I2 auf Null zu setzen. Da der PMOS P2 eingeschaltet bleibt, ist das im Grunde genommen dasselbe. Ohne Strom durch P2 tritt kein Spannungsabfall über P2 auf, und die Spannung an seinem Drain ist gleich der Versorgungsspannung.
-
Die Zeitablaufpläne von 2 zeigen das offenbarte Verfahren. Die Linie 20 zeigt den Spulenstrom mit dem markierten, echten Langzeitdurchschnitt 21. Linie 22 zeigt die Pulse, die anstelle des Abtastens der tatsächlichen LX-Spannung verwendet würden. Der Spulenstrom, der der Linie 20 entspricht, ist ebenfalls in gepunkteter Linie gezeigt, um die Umwandlung der dreieckförmigen Stromwelle in die Rechteckpulse von Linie 22 zu demonstrieren.
-
Nach dem Filtern der Pulse der Linie 22 mit einer Langzeitkonstante ist eine Durchschnittsstrommessung im DCM-PFM-Modus verfügbar.
-
4 stellt einen Ablaufplan eines Verfahrens zum Messen eines Ausgangsstroms eines Tiefsetzstellers während des DCM-PFM-Modus und des CCM-PWM-Modus dar. Ein erster Schritt 40 stellt das Bereitstellen eines Tiefsetzstellers, der im PWM-Modus oder im PFM-Modus arbeitet, dar, der einen PMOS- und einen NMOS-Durchgangstransistor, die in Reihe zwischen der VDD-Spannung und Masse geschaltet sind, und eine Spule, die zwischen einem Mittenpunkt zwischen den beiden Durchgangstransistoren und einem Ausgangsanschluss des Tiefsetzstellers angeschlossen ist, und ein Filter umfasst. Der nächste Schritt 41 zeigt das Erzeugen einer Spannung, die einen Referenzgrenzwert für den Ausgangsstrom repräsentiert, gegen die eine Spannung an dem Mittenpunkt verglichen wird. Schritt 42 beschreibt das Erzeugen einer Mittenpunkt-Dummyspannung, die abgetastet wird, um während eines Ausgangsstrompulses einen Durchschnittsausgangsstrom bereitzustellen.
-
Schritt 43 veranschaulicht das Prüfen, ob der Tiefsetzsteller im PWM-Modus ist, und wenn ja, Abtasten durch einen Schalter zwischen der Mittenpunktspannung und offen und das Leiten des Abtastergebnisses durch das Filter, um einen Langzeitdurchschnitt des Ausgangsstroms zu erhalten, und das Wiederholen von Schritt 43, wenn nein, das Weitergehen zu Schritt 44. Der letzte Schritt 44 stellt das Prüfen, ob der Tiefsetzsteller im PFM-Modus ist, dar, und wenn ja, das Abtasten durch. einen Schalter zwischen der Mittenpunkt-Dummyspannung und der Versorgungsspannung und das Leiten des Abtastergebnisses durch das Filter, um einen Langzeitdurchschnitt des Ausgangsstroms zu erhalten, und das Weitergehen zu Schritt 43.
-
Das offenbarte Verfahren kann digital implementiert werden. In einer Ausführungsform dieses digital implementierten Verfahrens würde der Strom durch den PMOS-Durchgangstransistor in Echtzeit durch Verwenden eines Analog/Digital-Umsetzers (ADC) gemessen. Diese Strommessung würde dann digital akkumuliert, wobei ein konstanter Wert gleich dem halben Betrag des Ruhestromgrenzwertes während der NMOS-Einschaltdauer verwendet würde. Dieser konstante Wert könnte durch Spitzenwertdetektion auf der PMOS-Messung im PFM-Modus identifiziert werden. Die digitale Steuereinheit würde außerdem für Phasen, in denen sowohl der PMOS als auch der NMOS ausgeschaltet sind, einen Null-Code akkumulieren. 3 zeigt drei Zeitablaufplanlinien, von der Spannung an dem LX-Knoten, von dem Strom durch die Spule Lout und von der Position des Schalters S1 während der verschiedenen Phasen.
-
5 stellt einen Ablaufplan des Verfahrens zum digitalen Messen eines Ausgangsstroms eines Tiefsetzstellers während des DCM-PFM-Modus und des CCM-PWM-Modus dar. Ein erster Schritt 50 stellt das Bereitstellen eines Tiefsetzstellers, der im PWM-Modus oder im PFM-Modus arbeitet, dar, der einen PMOS- und einen NMOS-Durchgangstransistor, die in Reihe zwischen der VDD-Spannung und Masse geschaltet sind, und eine Spule, die zwischen einem Mittenpunkt zwischen den beiden Durchgangstransistoren und einem Ausgangsanschluss des Tiefsetzstellers angeschlossen ist, ein Filter und eine digitale Steuereinheit umfasst. Der nächste Schritt 51 zeigt das Messen des Ausgangsstroms des Tiefsetzstellers während der Einschaltdauer des PMOS-Durchgangstransistors. Schritt 52 veranschaulicht das Akkumulieren der Messergebnisse während der Einschaltdauer des PMOS-Durchgangstransistors durch die digitale Steuereinheit und das Addieren eines konstanten Wertes, der gleich dem halben Betrag des Ruhestromgrenzwertes ist, zu dem akkumulierten Wert während der Einschaltdauer des NMOS-Durchgangstransistors, wobei dieser konstante Wert durch Spitzenwertdetektion auf der PMOS-Messung im PFM-Modus identifiziert wird. Der letzte Schritt 53 stellt das Schaffen einer vollständigen Messung des Ausgangsstroms des Tiefsetzstellers im PWM- und im PFM-Modus durch Addieren von Null-Codes zu dem akkumulierten Wert für Zeiten, wenn der PMOS- und der NMOS-Durchgangstransistor beide ausgeschaltet sind, dar.
-
Auch wenn die Offenbarung insbesondere mit Bezug auf die hiervon bevorzugten Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann auf dem Gebiet, dass verschiedene Änderungen in Form und Ausführung gemacht werden können, ohne vom Erfindungsgedanken und vom Umfang der Offenbarung abzuweichen.
