-
Die
vorliegende Erfindung betrifft allgemein eine Schaltung und ein
Verfahren zum Verbessern des Betriebs eines getakteten Schaltnetzteils
und insbesondere eine Schaltung und ein Verfahren für den effizienten
Betrieb einer DC-DC-Wandlerschaltung
unter Verwendung eines Synchrongleichrichters (SR – Synchronous
Rectifier).
-
Im
allgemeinen wird ein Gleichrichter in einem getakteten Leistungsversorgungssystem
benötigt,
um aus einer Eingangsspannung eine Ausgangs-Gleichspannung zu erzeugen.
Ein SR kann die Effizienz der Leistungswandlung (power conversion
efficiency) durch Reduzieren der Leistungsverluste in dem Gleichrichterbauelement
verbessern. Jüngst
sind Metalloxidhalbleiter-Feldeffekttransistor-Bauelemente (MOSFET)
als SR verwendet worden, und zwar wegen der niedrigen Leitungsverluste eines
entsprechend ausgewählten
MOSFET in diesen Anwendungen.
-
Bei
MOSFET-SR-Schaltungen muss das Einschalten und Ausschalten des SR-Transistors
mit dem Steuersignal des Primarschalters synchronisiert werden.
Bei dem im vorliegenden Text als Beispiel angenommenen Sperrwandler
wird der SR-Transistor durch ein Ansteuersignal (ein Potential am
Gate des MOS-Transistors
gegenüber
dem Sourceanschluss) während
der Zeit ausgeschaltet, in der der Primärschalter eingeschaltet ist
oder der Sekundärstrom
Null erreicht, und eingeschaltet, wenn der Primärschalter ausgeschaltet wird.
Zusätzlich
wird auf der Primärseite
eines Schaltwandlers ein Primärgate, üblicherweise
ein großer
MOSFET-Leistungstransistor, zum Steuern des durch eine Primärspule fließenden Stroms
verwendet. In der Regel wird der Primärschalter oder Transistor durch
ein pulsweitenmoduliertes (PWM) Signal mit einem festen Tastver hältnis oder
durch ein pulsfrequenzmoduliertes (PFM) Signal (PFM) ein- und ausgeschaltet.
-
Eine ”Totzeit” sollte
zwischen Schaltzyklen festgelegt werden, so dass es nicht zu einer
sogenannten ”Durchzündung” kommt.
Durchzündung
bedeutet, dass der Wandlerausgang durch den SR-Transistor und die
sekundärseitige
Wicklung des Transformators kurzgeschlossen wird und der Ausgangskondensator
unnötigerweise
entladen wird. Zusätzlich
kann diese Durchzündung
einen Überstrom auf
der Primärseite
verursachen und den korrekten Betrieb des Wandlers stören. Abgesehen
davon können
auch die Effizienz des Systems und die EMI-Eigenschaften negativ
beeinflusst werden. Um diesen Durchzündungseffekt zu verhindern,
wird eine Zeitablaufschaltung (timing circuitry) verwendet, um sicherzustellen,
dass das Ansteuersignal zu dem SR-MOSFET-Transistor ausgeschaltet
wird, bevor sich die Polarität
der sekundärseitigen
Spannung des Transformators ändert.
-
Herkömmliche
Ansätze
zu dem Umschaltproblem auf der Sekundärseite bestehen in dem Erfassen
des Umschaltens des Primärgates
(in der Regel wird ein Transistor als das Umschaltelement verwendet)
auf der Sekundärseite
des Wandlers. Eine Ansteuerschaltung verwendet dann dieses Signal zum
Steuern des Gates des SR auf der Sekundärseite, um die Totzeit zu erzeugen,
so dass die beiden Transistoren nicht zur gleichen Zeit eingeschaltet werden.
Herkömmlicherweise
wird ein Impulstransformator verwendet, um das Schaltsignal des
Primärgates
an die Sekundärseite
der Schaltung zu liefern. Alternativ kann das Einschalten für die Primärseite durch
Erfassen der Spannung an dem Drain/Source des SR-Transistors auf
der Sekundärseite
des Wandlers bestimmt werden. Durch Beobachten einer ansteigenden
Flanke der Drain-Source-Spannung des SR kann das Einschalten des
Primärgates
detektiert werden.
-
Ein
erster Nachteil dieser Ansätze
besteht darin, dass sie zusätzliche
Komponenten erfordern. Außerdem
ist die Zuverläs sigkeit
des Betriebs der sekundärseitigen
Leistungsregelungsschaltungen (secondary side power regulation circuits)
nicht über
einen Bereich von Bedingungen sichergestellt, die in unterschiedlichen
Spannungswandleranwendungen auftreten können. Bei einem bekannten Ansatz
wird eine Steuerschaltung auf der Sekundärseite des Wandlers bereitgestellt,
die einen Anstiegsflankendetektor an dem SR verwendet, um das Einschalten des
Primärgates
zu bestimmen. Diese Schaltung kann jedoch ein Schwingungs- oder
Rauschereignis nicht von einem richtigen Einschaltendes Primärgates unterscheiden.
Bei einer bekannten Verbesserung dieses Ansatzes wird eine die Anstiegsgeschwindigkeit
(slew rate) überwachende
Detektionsschaltung auf der Sekundärseite verwendet, um ein wirkliches
Einschalten des Primärgates
zu detektieren und von Schwingungen oder Rauschereignissen zu unterscheiden.
Diese die Anstiegsgeschwindigkeit überwachende Schaltung erfordert
jedoch zusätzliche
Komponenten hinzu und setzt eine bestimmte Anstiegsgeschwindigkeit
voraus, was die Anwendbarkeit dieses Ansatzes begrenzt.
-
Ein
zweiter Nachteil von herkömmlichen
Ansätzen
besteht darin, dass eine sekundärseitige Steuerschaltung,
die den SR-MOSFET
Basis der an den Source-Drain-Anschlüssen des SR-MOSFET erfassten Spannung einschaltet,
unter bestimmten Umständen
das Ansteuersignal aufgrund von Schwingungen oder Rauschen in dem
erfassten Source-Drain-Spannungssignal fälschlicherweise ein zweites
Mal innerhalb einer Zyklusperiode einschaltet. Diese Spannungsschwingungen
liegen in der Regel aufgrund von parasitären Elementen vor, die in der
Schaltungsanordnung unvermeidlich sind. Das fälschliche zweite Einschalten
des SR-MOSFET führt zu
einem ungeeigneten Schaltungsbetrieb.
-
Die
Aufgabe der Erfindung besteht somit darin eine effiziente und zuverlässige Schaltung
und ein Verfahren zum Steuern des Betriebs eines SR in einer Schaltwandlerschaltung
zur Verfügung
zu stellen.
-
Ausführungsformen
der vorliegenden Erfindung ermöglichen
eine effiziente und zuverlässige Detektion
des Einschaltens des Primärgates
und somit eine effiziente Steuerung des SR-MOSFET in einer Wandlerschaltung.
Weiterhin liefern bevorzugte Ausführungsformen der Erfindung
ein System und ein Verfahren zum Sicherstellen, dass der SR-MOSFET
als Reaktion auf Schwingungen oder Rauschen in der Spannung oder
dem Strom, der überwacht wird,
nicht fälschlicherweise
eingeschaltet wird.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren zum Detektieren
eines Einschaltens eines Primärschalters
in der sekundärseitigen
Steuerschaltungsanordnung eines Wandlers das Überwachen der Drain-Source-Spannung des SR-MOSFET-Transistors;
das Vergleichen der überwachten
Spannung mit einem Schwellenwert; das dynamische Justieren der Schwellenwertspannung
Zyklus für
Zyklus, um der Variation der Eingangsspannung auf der Primärseite zu
folgen; das Verwenden des Vergleicherausgangssignals zum Generieren
eines Primärseiten-Einschalt-Detektionssignals
und Steuern des SR-MOSFET unter Verwendung des der Vergleicherausgangssignals.
-
Gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren zum Detektieren
der richtigen Zeit zum Einschalten des SR-MOSFET in der sekundärseitigen
Steuerschaltung eines Spannungswandlers das Detektieren eines richtigen
Zustands zum Einschalten des SR-MOSFET, das Einschalten des SR-MOSFET
für eine
Periode, das Ausschalten des SR-MOSFET und das Verhindern eines
nachfolgenden Einschaltens des SR-MOSFET, bis nachdem ein Primärgate-Einschalt-Detektionssignal
aufgetreten ist.
-
Gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung wird eine Schaltung zum Steuern eines
SR-MOSFET bereitgestellt, die umfasst: eine an den Drain- und Sourceanschluss
des SR-MOSFET gekoppelte Drain-Source-Spannung- Überwachungsschaltung;
ein erstes Set-Reset-Flag, das an die Überwachungsschaltung gekoppelt
ist und das gesetzt ist, wenn die Überwachungsschaltung einen Übergang
der Drain-Source-Spannung
detektiert; eine Impulsgenerierungsschaltung zum Erzeugen eines
Impulses als Reaktion auf das erste Set-Reset-Flag; ein zweites Set-Reset-Flag zum
Erzeugen eines Steuersignals als Reaktion auf die Ausgabe des Impulsgenerators,
und eine Schaltungsanordnung zum Blockieren nachfolgender Steuersignale,
bis ein Primärseiten-Einschalt-Detektionssignal
empfangen wird.
-
Gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung wird eine Schaltung zum Generieren des
Primärseiten-Einschalt-Detektionssignals
bereitgestellt, die umfasst: einen Differenzverstärker zum
Ausgeben einer ersten Spannung als Reaktion auf die Drain-Source-Spannung;
eine Offsetschaltung zum Versetzen bzw. Offset-behafteten (offsetting)
der ersten Spannung und Ausgeben einer Offsetspannung, die um eine
Spannung Δv
versetzt ist; eine Abtast- und -Haltespannungsschaltung zum Abtasten
der Offsetspannung als Reaktion auf ein Abtasteingangssignal und
Ausgeben einer Referenzspannung; und einen Vergleicher zum Erzeugen
des Primärseiten-Einschalt-Detektionssignals,
wenn die erste Spannung die Referenzspannung übersteigt.
-
Für ein umfassenderes
Verständnis
der vorliegenden Erfindung und der Vorteile wird auf die folgende
Beschreibung in Verbindung mit den beiliegenden Zeichnungen Bezug
genommen, in denen
-
1 ein
vereinfachtes Schaltungsschema für
einen Merkmale der Erfindung enthaltenden Spannungswandler zeigt;
-
2 Spannungssignalverläufe für wesentliche
Knoten der in 1 dargestellten Schaltung veranschaulicht,
wenn der Wandler im nichtlückenden Betrieb
(CCM – Continuous
Conduction Mode) arbeitet;
-
3 Spannungssignalverläufe für die in 1 dargestellte
Schaltung zeigt, wenn der Wandler im lückenden Betrieb (DCM – Discontinuous
Conduction Mode) arbeitet;
-
4 eine
Ausführungsform
der Erfindung zum Erzeugen eines Steuersignals für einen SR veranschaulicht;
-
5 anhand
eines Blockdiagramms eine Ausführungsform
der Erfindung zum Erzeugen eines Primärschalter-Einschalt-Detektionssignals
veranschaulicht;
-
6 Spannungssignalverläufe der
in 5 gezeigten Ausführungsform zeigt, wenn der
Wandler im DCM arbeitet;
-
7 zusätzliche
Spannungssignalverläufe der
in 5 gezeigten Ausführungsform zeigt, wenn der
Wandler im CCM arbeitet;
-
8 eine
mögliche
Schaltungsimplementierung für
die in 5 gezeigte Ausführungsform veranschaulicht;
-
9 ein
Blockdiagramm für
eine andere Ausführungsform
der Erfindung veranschaulicht;
-
10 eine
mögliche
Schaltungsimplementierung der Ausführungsform gemäß 9 veranschaulicht;
-
11 ein
Blockdiagramm für
eine andere alternative Ausführungsform
der Erfindung veranschaulicht; und
-
12 eine
mögliche
Schaltungsimplementierung der Ausführungsform gemäß 11 veranschaulicht.
-
Die
Figuren sollen das Verständnis
der Ausführungsformen
verbessern, und sind repräsentativ, nicht
maßstabsgerecht
und sind nicht beschränkend bezüglich der
Ausführungsformen,
der Erfindung oder der beigefügten
Ansprüche.
-
Die
Herstellung und die Verwendung der gegenwärtig bevorzugten Ausführungsformen
werden unten ausführlich
erörtert.
Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare
erfindungsgemäße Konzepte
liefert, die in einer Vielzahl spezifischer Zusammenhänge verwendet
werden können.
Die erörterten
spezifischen Ausführungsformen
veranschaulichen lediglich spezifische Möglichkeiten zum Herstellen
und Verwenden der Erfindung und beschränken nicht den Schutzbereich der
Erfindung.
-
Die
vorliegende Erfindung wird im Hinblick auf bevorzugte Ausführungsformen
in einem spezifischen Zusammenhang beschrieben, nämlich einem getakteten
Leistungswandler. Die Erfindung kann jedoch auch auf andere Schaltungen
angewendet werden, in denen ein SR verwendet wird.
-
In 1 ist
eine beispielhafte Leistungswandlerschaltung mit einem Sperrwandler
gezeigt, die die Merkmale von Ausführungsformen der vorliegenden
Erfindung enthält.
In 1 ist ein Transformator mit primärseitiger
Spule 15 und sekundärseitiger
Spule 17 dargestellt. Ein primärseitiger Steuerschaltungs-Pulsweitenmodulator
ist gezeigt, der die Gatespannung VPG für einen Primärschalter
MP liefert. Dieser Primärschalter
MP ist – wie
dargestellt – beispielsweise
ein MOS FET-Transistor, es können jedoch
auch andere Schalteinrichtungen verwendet werden. Eine Eingangsspannung
V+ ist an die primärseitige
Spule 15 gekoppelt.
-
Ein
mit MSR bezeichneter SR-MOSFET ist an die Sekundarspule 17 und
den Ausgangsanschluss Vout gekoppelt. Eine sekundarseitige SR-Steuerschaltung 19 steuert
den Gateanschluss VSRG des SR-MSR an. Ein Ausgangskondensator Co ist so gekoppelt, dass er die Wandlerschaltung vervollständigt.
-
Im
Betrieb erzeugt die Schaltung gemäß 1 ein Gleichspannungs-Ausgangssignal
am Anschluss Vout aus einer Eingangsspannung V+. Ein pulsweiten-
oder pulsfrequenzmoduliertes Signal wird erzeugt, um den primärseitigen
Transistor MP durch ein Spannungssignal an dem Gate VPG zu steuern,
wobei ein in der primärseitigen
Spule 15 fließender
Strom ein Magnetfeld in dem Transformator erzeugt und Energie in
dem Transformator in Form von magnetischer Energie gespeichert wird.
Nachdem der Primärschalter
MP abgeschaltet ist, wird die magnetische Energie in elektrische
Energie zurückgewandelt
und dementsprechend fließt
ein Strom in der Sekundärspule 17.
Der SR-MOSFET MSR wird ein- und ausgeschaltet, indem eine Gatespannung VSRG
von der SR-Steuerschaltung 19 an den Gateanschluss angelegt
wird. Die SR-Steuerschaltung 19 überwacht die Spannung zwischen
dem Drain und dem Source VDS des SR-MOSFET. Basierend auf der beobachteten
Spannung VDS schaltet die SR-Steuerschaltung 19 die Gatespannung
VSRG. Wenn der Primärtransistor
MP aktiv (eingeschaltet) ist, wird der SR-Transistor ausgeschaltet, und dem Transformator
wird Energie zugeführt.
Nachdem der Primärschalter
MP ausgeschaltet ist, ist der SR aktiv (eingeschaltet), der sekundarseitige
Strom fließt,
und die gespeicherte Energie wird in den Ausgangskondensator Co entladen bzw. eine an den Ausgangskondensator
Co anschließbare Last (nicht dargestellt)
entladen.
-
Die
Schaltung von 1 kann in mindestens zwei Betriebsarten
arbeiten: dem nichtlückenden
Betrieb (CCM); und dem lü ckenden
Betrieb (DCM). Bei CCM erreicht ein durch die Sekundärspule 17 fließender Strom
zu Beginn des folgenden Schaltzyklus, wenn der primärseitige
Schalter wieder eingeschaltet wird, nicht Null. Bei DCM wird der
Stromfluss vor Beginn des folgenden Schaltzyklus Null. Im DCM-Modus,
der etwa dann vorliegt, wenn der von der Last verbrauchte Strom
sehr klein ist (gering belastete Schaltung), kann die Drain-Source-Spannung VDS des
SR-MOSFET Schwingungen enthalten, wie weiter unten beschrieben wird.
-
2 zeigt
ein Zeitdiagramm, das Signalverläufe
an mehreren wesentlichen Punkten in der Schaltung von 1 während des
CCM-Betriebs veranschaulicht. Die mit ”sekundärseitiger Strom” bezeichnete
obere Kurve in 2 zeigt den durch die Sekundärspule und
den SR-MOSFET fließenden Strom über der
Zeit. Die mit VPG bezeichnete Kurve zeigt die Spannung am Gate des
primärseitigen Schalttransistors
MP. Die mit VSRG bezeichnete Kurve zeigt die Spannung am Gate des
SR-Transistors MSR. Die mit VDS bezeichnete Kurve zeigt die Drain-Source-Spannung des SR-MOSFET
MSR über
der Zeit.
-
Das
Zeitdiagramm gemäß 2 beginnt
damit, dass die Spannung VSRG am Gate des SR-MOSFET ”high” ist, so
dass der SR-MOSFET eingeschaltet
ist. Zu Beginn ist der Stromfluss auf der Sekundärseite stark, fällt aber
auf Null ab, wenn die zuvor im Transformator gespeicherte Ladung
an den Ausgang entladen wurde. Mit abnehmendem Sekundärstrom fällt die
Spannung VDS ab, die das Produkt aus dem sekundärseitigen Strom und dem Kanalwiderstand
des SR-MOSFET ist. Nach einer Totzeit Δt, die verwendet wird, um Durchzündungsprobleme
zu verhindern, die auftreten können,
wenn sowohl der Primärtransistor
MP als auch der SR-MOSFET simultan aktiv sind, wird die Primärgatespannung
VPG aktiv. Die Spannung VDS steigt dann schnell an. Zu diesem Zeitpunkt
ist der SR-MOSFET MSR inaktiv (abgeschaltet), und der sekundärseitige
Strom ist Null.
-
Nach
dem Übergang
der Primärgatespannung
VPG auf einem niedrigen oder inaktiven Pegel ist der SR-MOSFET MSR
wieder aktiv, weil die Spannung VSRG an dem Gateanschluss auf ”high” geht. Die
Spannung VSRG liegt am Ausgang der SR-Steuerschaltung and, und wird beispielsweise
zum Einschalten des SR-MOSFET aktiviert, wenn beobachtet wird, dass
die Spannung VDS des SR-MOSFET unter einen Schwellenwert abfällt. Diese Änderung der
Spannung VDS zeigt an, dass der primärseitige Transistor MP abgeschaltet
hat. Auf diese Weise kann die SR-Steuerschaltung 19 das
Ansteuersignal VSRG an den SR-MOSFET
ausgeben und sowohl die Einschaltzeit als auch die Totzeit Δt liefern,
die benötigt
werden, um die Spannung gleichzurichten und am Ausgang Vout bereitzustellen.
-
Der
periodische Betrieb der Schaltung von 1 geht weiter,
und die Periode des Taktzyklus T ist in 2 gezeigt.
Die Totzeit Δt
wird verwendet, um sicherzustellen, dass die Schaltung nicht derart
betrieben wird, dass sowohl der primärseitige Schalter MP als auch
der SR-MOSFET MSR beide zur gleichen Zeit aktiv sind.
-
3 zeigt
den Betrieb der Schaltungsanordnung von 1 im DCM.
Gemäß 3 wird
das primärseitige
Ansteuersignal VPG periodisch ein- und ausgeschaltet. Über die
SR-MOSFET-Steuerschaltung 19 wird
der SR-MOSFET MSR eingeschaltet, wenn die Primärschaltung ausgeschaltet wird. Der
SR-MOSFET MSR wird ausgeschaltet, wenn sich der sekundärseitige
Strom Null nähert
und wenn entsprechend die Drain-Source-Spannung VDS Null erreicht.
-
In 3 ist
die Spannung an dem SR-MOSFET MSR in der unteren Kurve dargestellt.
Gemäß dem in 3 dargestellten
Beispiel tritt beim Abschalten des Sekundärschalters MSR eine Schwingung
in Verlauf der Drain-Source-Spannung VDS aufgrund parasitärer Elemente
in der Schaltung auf. Die SR-Steuerschaltung 19 in 1 verwendet
die Spannung VDS, um das Steuersignal VSRG zum Steuern des SR-MOSFET
MSR zu gene rieren. Unter bestimmten Umständen kann die Schwingung ein zweites
Einschalten des als Sekundärschalter
dienenden SR-MOSFET
MSR auslösen.
Dies wäre
fehlerhaft und würde
zu einem falschen Schaltungsbetrieb führen. Schwingungen wie in 3 gezeigt
treten bekannterweise auf, wenn Wandlerschaltungen im lückenden
Betrieb betrieben werden. Der DCM-Betrieb kann bei sehr geringer
Belastung auftreten und bedeutet, dass der Stromfluss durch den Transformator
vor dem Beginn des nächsten
Schaltzyklus auf Null geht. Bei CCM fließt kontinuierlich ein Strom,
und in dieser Betriebsart treten die Schwingungen von 3 nicht
auf.
-
4 zeigt
in einem vereinfachten Blockdiagramm eine Ausführungsform der Erfindung zum
korrekten Generieren der Steuerspannung VSRG bei Vorliegen von Schwingungen
wie sie etwa in 3 dargestellt sind. Diese Ausführungsform
arbeitet soso, dass sie die Spannung VDS des SR erfasst und die
Gatesteuerspannung für
den SR trotz möglicherweise
in der Spannung VDS an dem SR-MOSFET auftretender Schwingungen korrekt
generiert.
-
Gemäß 4 ist
eine SR-MOSFET-Drain-Source-Überwachungsschaltung 41 an ein
mit 43 bezeichnetes Flip-Flop-Register gekoppelt, das als
eine -Blockierungseinrichtung für
ein zweites Einschalten wirkt, wodurch die Schaltung einen VSRG-Impuls in einem periodischen
Zyklus T generieren kann. Ein Ein-Impuls-Generator 47 (manchmal
als ein ”One-Shot” bezeichnet)
erzeugt als Reaktion auf das Ausgangssignal des Flip-Flop 43 einen
Spannungsimpuls. Dieser Ein-Impuls-Generator ist an ein zweites
Flip-Flop 45 gekoppelt. Dieses zweite Flip-Flop 45 ist
in dem Beispiel ein RS-Flip-Flop, an dessen Setz-Eingang der Ein-Impuls-Generator
angeschlossen ist. Der Ausgang des zweiten Flip-Flops 45 ist
so verschaltet, dass er das Ansteuersignal VSRG liefert, und dieser
Ausgang ist an das Gate des SR-MOSFET MSR gemäß 1 gekoppelt.
-
Im
Betrieb vergleicht die Drain-Source-Spannung-Überwachungsschaltung 41 die
Spannung mit einer erwarteten Spannung. Wenn die Drain-Source-Spannung
VDS abfällt,
wenn der Primärschalter ausgeschaltet
wird, kann die Überwachungsschaltung
beispielsweise anzeigen, dass die Spannung eine Schwellwertspannung
durchschritten hat, indem sie einen oberen Spannungspegel an den
Setz-Eingang des ersten Flip-Flops 43 anlegt, was bewirkt, dass
das Flip-Flop gesetzt wird (dessen Zustand zu ”1” wird) und das Flip-Flop eine
hohen Spannungspegel an seinem Ausgang Q ausgibt. Der Ein-Impuls-Generator sieht dann
an seinem Eingang einen hohen Spannungspegel und generiert einen
Impuls an dem Setz-Eingang S des Flip-Flop 45, was bewirkt,
dass dessen Ausgangssignal, und damit das Ansteuersignal VSRG auf
einen oberen Signalpegel (”high”) geht,
bei dem der SR-MOSFET eingeschaltet wird.
-
Wenn
die Energie von der sekundärseitigen Transformatorspule
an die Last übertragen
wurde, steigt die Spannung VDS, und mit fallendem Strom wird das
dem Rücksetz-Eingang
des zweiten Flip-Flops 45 zugeführte SR-Abschaltsignal das zweite
Flip-Flop 45 zurücksetzen,
so dass das Ausgangssignal VSRG wieder auf ”low” geht, wodurch der SR-MOSFET
abgeschaltet wird. An diesem Punkt ist das Blockierungs-Flip-Flop 43 immer
noch gesetzt und bleibt weiterhin gesetzt. Wenn nach dem SR-Abschaltsignal in
der Spannung VDS eine Schwingung auftritt, wie dies in 3 gezeigt
ist, wird das Blockierungs-Flip-Flop 43 den
Zustand selbst dann nicht verändern,
wenn ein zweites Setzsignal von der SR-Drain-Source-Spannung-Überwachungsschaltung empfangen
wird. Dementsprechend wird das Signal VSRG auf ”low” bleiben.
-
Wenn
der Primärschalter
MP wieder eingeschaltet wird, was anzeigt, dass ein neuer Zyklus
gestartet hat, ist ein mit ”Einschalten-der-Primärseite-detektiert” bezeichnetes
Signal aktiv und setzt das Flip-Flop 43, das Blockierungs-Flip-Flop,
auf (einen Zustand ”0”) zurück. Nun
beginnt in diesem Zyklus das Blockierungs-Flip-Flop 43 wieder
bei Zustand 0, und wenn die Spannung VDS für den SR-MOSFET MSR nach dem
Ausschalten des Primärschalters wieder
abfällt,
wird das erste Flip-Flop 43 wieder gesetzt und die Ein-Impuls-
Schaltung 47 und das zweite Flip-Flop 45 können wieder
den Einschaltimpuls VSRG für
das Gate des SR-MOSFET MSR generieren. Die Verwendung des ersten
Flip-Flop 43 stellt somit sicher, dass das ein Einschaltpegel
des Steuersignal VSRG zum Einschalten des sekundärseitigen Schalters MSR in
jedem Zyklus nur einmal generiert wird, so dass der sekundärseitige
Schalter MSR nicht als Reaktion auf Rauschen oder Schwingungen in der
VDS-Spannung fälschlicherweise
ein zweites Mal eingeschaltet wird.
-
Das ”SR-Abschaltsignal” gemäß 4 kommt
von einer anderen Schaltung, die nicht Gegenstand dieser Anmeldung
ist. Mit diesem Signal wird der SR-MOSFET MSR zum richtigen Zeitpunkt abgeschaltet.
Genauer gesagt ist das SR-Abschaltsignal aktiv zu dem Zeitpunkt Δt vor dem
Beginn des nächsten
Schaltzyklus im CCM oder bei einem Zustand von quasi Null des sekundärseitigen
Stroms im DCM. Für
das Ende der Abschaltsignalgenerierung wird die Spannung VDS des
SR-MOSFET überwacht.
-
Die
Schaltung in 4 benötigt ein Signal ”Einschaltender-Primärseite-detektiert”. Dieses
Signal wird bevorzugt von einer Ausführungsform generiert, die nur
an Komponenten in der Sekundärschaltung
gekoppelt ist, wodurch die Notwendigkeit für eine andere Transformatorspule
oder ein anderes, an die Primärschaltung
gekoppeltes Signal entfällt.
-
5 zeigt
in einem vereinfachten Blockdiagramm eine Ausführungsform zum Liefern des
Einschalten-der-Primärseitedetektiert-Signals
PTN an die Steuerschaltung von 4. In 5 sind
der Drain- und Sourceanschluss des SR-MOSFET MSR (von 1)
an Eingangsanschlüsse
gekoppelt, die mit Drain und Source gekennzeichnet sind. Dioden Db2
und Db3 liefern eine Signaltrennung von anderen Schaltungskomponenten;
ein Vergleicher 53 vergleicht die Drain-Source-Spannung
mit einer Referenzspannung Vref1, und der Ausgang des Vergleichers
wird von einem Impulsgenerator 1 zum Generieren eines Signals
C1 verwendet, und ein zweiter Impulsgenerator 2 generiert
einen zweiten Impuls C2. Die Eingangsspannung VDS wird auch einem Differenzverstärker 51 mit
einem Rauschfilter zugeführt,
der die Spannung V1 ausgibt. Die Spannung V1 wird einer Spitzendetektorschaltung 55 zugeführt, und
die Spitzendetektorschaltung gibt eine Spannung V2 aus. Eine Offsetschaltung 57 liefert
ein Spannungsoffset, und das Ausgangssignal ist die Spannung V3.
Eine Abtast- und -Halteschaltung 59 tastet die Spannung
V3 gemäß dem vom
Vergleicher erzeugten Signal C1 ab. Schließlich vergleicht ein zweiter
Spannungsvergleicher die Spannung Vref von der Abtast-Halteschaltung 59 mit
der Spannung V1, und wenn eine bestimmte Bedingung erfüllt ist, gibt
sie das Signal PTN an die Steuerschaltung von 4 aus.
-
6 zeigt
in einem Spannungszeitverlauf beispielhafte Spannungsverläufe an verschiedenen Punkten
der Schaltung gemäß dem Blockdiagramm von 5.
Bei dem Beispiel gemäß 6 liegt
ein DCM-Betrieb vor. Die obere, mit ”isec” bezeichnete Kurve zeigt den
durch die Sekundärschaltung
fließenden
Strom. Der von dem Impulsgenerator 1 aus dem Ausgangssignal
des ersten Vergleichers 53 erzeugte Taktimpuls C1 ist in
der zweiten Kurve gezeigt. Der Taktimpuls C2 zum Freimachen der
Spitzendetektorschaltung 55 ist in der dritten Kurve dargestellt.
Die Spannung V1 zeigt die verstärkte
und gefilterte Drain-Source-Spannung VDS von den Eingangsanschlüssen nach
Verstärkung
durch den Verstärker 51.
Die dargestellte Schwingung, die einer in der empfangenen Einschaltspannung
VDS vorhandenen Schwingung entspricht, zeigt, dass die Wandlerschaltung
im DCM-Modus arbeitet.
-
In 6 entspricht
die Spannung V1 der verstärkten
Version der am SR-MOSFET MSR beobachteten Eingangsspannung VDS.
Die Spannung V2 ist ein Ausgangssignal der Spitzendetektorschaltung 55,
und somit sind die in V1 vorhandenen Schwingungen im Signalverlauf
von V2 nicht vorhanden, wie in dem Zeitdiagramm zu sehen ist. V3
wird von einer Offsetschaltung 57 ausgegeben, die die Spannung V2
als Eingangssignal erhält.
Die Offsetschaltung 57 stellt sicher, dass zwischen der
Spannung V1 und der Referenzspannung immer eine Differenz Δv vorliegt, so
dass eine für
einen korrekten Betrieb des Vergleichers G1 erforderliche ausreichende
Differenzspannung vorliegt. Vref wird beim Takten mit dem Impuls C1
von der Abtast-Halteschaltung 59 generiert.
Der Vergleicher gibt das Signal PTN aus, wenn die Spannung V1 die
Spannung Vref um einen Schwellenwert übersteigt, wie in der Figur
gezeigt ist. Die Schwingungen in V1 werden nicht durch das PTN-Signal wiedergegeben,
da sie durch die Spitzendetektor-Abtast-Halteschaltung entfernt werden.
-
Im
Betrieb beginnt die Ausführungsform
von 5 einen Arbeitszyklus, wenn der Vergleicher 53 anzeigt,
dass der Strom isec in dem Sekundärkreis zu fließen begonnen
hat. Dies wird durch Vergleichen der Spannung am Eingang VDS des
SR-MOSFET mit einem Referenzpotential Vrefl bestimmt. Wie aus 2 ersichtlich
ist, ist die Spannung VDS auf ”high”, wenn
der Primärtransistor
eingeschaltet ist (die Spannung VPG in 2 ist auf ”high”), und
VDS fällt unter
einen Schwellwert, wenn der Primärtransistor oder
-schalter abgeschaltet ist (Spannung VPG fällt auf Null), was einer Spitze
in dem sekundärseitigen Strom
entspricht. Somit kann eine Referenzspannung für Vref1 gesetzt werden, die
der Vergleicher mit der ankommenden Spannung VDS vergleichen kann.
Der Vergleicher 53 gibt ein Signal an den Impulsgenerator 1 aus,
und ein Impuls C1 wird dann generiert, um die Abtast-Halteschaltung 59 zu
takten. Die Abtast-Halteschaltung 59 hält dann die Spannung V3 als
Referenz für
den Vergleicher 61. Die Spannung V3 ist ein von der Offsetschaltung 57 ausgegebenes
Potential, die eine abgesenkte Spannung ist, die erzeugt wird, durch
Reduzieren oder Verlagern der Spannung V2 (offsetting) des Spitzendetektors 55 um
einen Offset Δv,
so dass Vref immer um einen Wert niedriger ist als die ankommende
Spannung V1, was sicherstellt, dass der Vergleicher 61 die Spannung
an V1 korrekt detektieren kann. Nachdem die Abtast-Halteschaltung 59 vom
Signal C1 getaktet wird, wird ein Signal C2 gesendet, um den Ausgang des
Spitzendetektors 55 freizumachen. Die Referenzspannung
Vref wird dann aus der Spitzenspannung des vorausgegangenen Zyklus
von V1 abgeleitet. Da die beobachtete Eingangsspannung – die Drain-Source-Spannung
VDS des SR-MOSFET – ansteigt,
steigt V1, und wenn sie Vref übersteigt,
gibt die Schaltung ein Signal PTN durch den Vergleicher 61 aus.
Die Generierung der Referenzspannung Vref unter Verwendung der Spitzendetektor-
und Abtast-Halteschaltungsanordnung gemäß 5 stellt sicher,
dass die Referenzspannung bei jedem Zyklus dynamisch justiert wird.
Somit arbeitet die PTN-Detektionsschaltung,
sollte die Eingangsspannung V+ auf der Primärseite sich ändern, korrekt
weiter, weil die Schaltung dementsprechend dynamische Änderungen
der Referenz Vref bewirkt. Auf diese Weise kann die Schaltung von 5 das
Signal PTN, das anzeigt, dass der Primärtransformator eingeschaltet wurde,
präzise
ausgeben. Mit diesem Signal von der Steuerschaltung von 4 wird
dann das Flip-Flop 43 zurückgesetzt, das die Blockierung
für ein
zweites Einschalten” liefert,
so dass das Signal VSRG zum Gate des SR-MOSFET korrekt ausgegeben
wird. Weiterhin kann die PTN-Detektionsschaltung
von der SR-Steuergateschaltung von 1 verwendet
werden, um das Steuergatesignal VSRG auszugeben; kein zusätzliches
Signal oder kein zusätzlicher
Impulstransformator ist von der Primärseite erforderlich, da die
gesamte Erfassung auf der Sekundärseite
erfolgt. Man beachte in den Signalformen in 6, dass
das Ausgangssignal PTN auf ”high” ist wenn
die Spannung V1 die Referenzspannung Vref übersteigt, die von der Spannung
V1 in dem vorausgegangenen Zyklus gesetzt wurde. Somit wird die
Referenzspannung bei jedem Zyklus nach dem Ausgeben des PTN-Signals
justiert. Auf diese Weise vergleicht der Vergleicher 61 die
vorliegende Spannung V1 mit einer in einem vorausgegangenen Zyklus
bestimmten Referenz Vref.
-
7 zeigt
die Spannungssignalverläufe
der Schaltung von 5, wenn der Wandler im CCM betrieben
wird. Keine Schwingung an der Drain-Source-Spannungseingang, des
SR-MOSFET, liegt
bei dieser Betriebsart vor, wie anhand der Spannungssignalverlaufs
V1 im Diagramm zu sehen ist. Die anderen Signalverläufe in dem
Zeitverlauf von 7 sind sehr ähnlich den Signalverläufen in 6 und
werden hier nicht näher
beschrieben.
-
Ein
Ausführungsbeispiel
zum Implementieren der Funktionsblöcke von 5 in einer
praktischen Schaltung ist in 8 dargestellt.
In 8 bilden der Operationsverstärker 81 und passive
Widerstände
Rb4, Rb2, Rb1, Rb3, Rb5, Kondensatoren Cb1, Dioden Db1, Db2, Db3
und der Operationsverstärker 83 und
die Widerstände
Rb6, Rb7 und Rb8 eine Ausführungsform
des Differenzverstärkers 51 in 5,
wobei die aus dem Operationsverstärker 83 und den Widerständen Rb6,
Rb7 und Rb8 bestehende Stufe optional ist. Der Differenzverstärker gibt
die Spannung V1 aus. Die Widerstände
Rb14, Db4, der Kondensator Cb2 und der Schalter SW bilden eine beispielhafte
Schaltung zum Implementieren der Spitzendetektorfunktion 55 in 5 und
geben die Spannung V2 aus. Der Operationsverstärker 85 ist als Spannungsfolger
verschaltet, der die Spannung V2 und die folgende Spannungsoffsetschaltung
entkoppelt. Der Operationsverstärker 87,
die Widerstände
Rb9, Rb13, Rb10, Rb11 und Rb12 liefern die Offsetfunktion 57 von 5 und
geben die Spannung V3 aus. Die Abtast- und -Halteschaltung 88 generiert eine
abgetastete Version der Spannung V3 als Reaktion auf das Taktsignal
C1. Der Vergleicher 89 vergleicht die Spannung bei V1 mit
der von der Abtast- und -Halteschaltung 88 ausgegebenen
Vref, und wenn die Spannung V1 die Spannung Vref übersteigt,
wird das PTN-Signal, für ”Einschalten-der-Primärseite-detektiert”, von der
Schaltung ausgegeben.
-
9 zeigt
in einem vereinfachten Blockdiagramm eine alternative Ausführungsform
für die ”Einschalten-der-Primärseite-detektiert” Funktion.
In 9 sind die Eingän ge ”Drain” und ”Source” wieder an den Drain- und
Sourceanschluss des SR-MOSFET (siehe 1) gekoppelt,
um die Änderung
bei der Drain-Source-Spannung zu detektieren. Der Differenzverstärker 91 empfängt diese
Spannung als Eingangssignal und gibt eine verstärkte und gefilterte Spannung
V1 aus, die der Eingangsspannung entspricht. Ein Spitzendetektor 93 empfängt dann
die Spannung V1 und gibt die Spannung V2 aus. Eine Offsetschaltung 95 addiert
dann einen Spannungsoffset und gibt die Spannung V3 aus. Die Abtast-
und -Haltefunktion 97 tastet dann das Ausgangssignal V3 der
Offsetfunktion ab und hält
sie, um die Spannung Vref zu bilden. Der Vergleicher 99 vergleicht
dann die generierte Referenzspannung Vref mit der Spannung V1, und
wenn die Spannung V1 diese Referenzspannung übersteigt, gibt er das Signal
PTN aus. Wenngleich diese Ausführungsform
geringfügig
anders angeordnet ist als das Blockdiagramm in 5,
arbeitet der Ausgang PTN auf die gleiche Weise, und die Spannungssignalverläufe von 6 und 7 gelten
immer noch für
diese Ausführungsform.
-
10 veranschaulicht
als eine Ausführungsform
eine beispielhafte Schaltungsimplementierung der Schaltung gemäß dem Blockdiagramm von 9.
In 10 sind die Schaltungselemente im wesentlichen
die gleichen wie für
die Ausführungsform
von 8, allerdings sind die Verbindungen etwas anders,
um die Schaltung zu vereinfachen. Der Operationsverstärker 81 und
die Widerstände
Rb1, Rb2, Rb3, Rb4 und Rb5, die Dioden Db1, Db2 und Db3 der Kondensator
Cb1 und der Operationsverstärker 83 und
die Widerstände
Rb6, Rb7 und Rb8 bilden die Differentialverstärker- und Rauschfilterfunktion 91 von 9 und
geben die Spannung V1 aus. Der Widerstand Rb14, die Dioden Db4 und
Db5 und die Kondensatoren Cb2 und Rb9 geben die Spitzendetektorspannung
V2 am Eingang des Operationsverstärkers 85 aus. Die
Widerstände
Rb13, Rb10, Rb9, Rb11 und Rb12 und der Operationsverstärker 87 geben
die Offsetspannung V3 am Ausgang des Operationsverstärkers aus.
Die Abtast-Halteschaltung 88 gibt die Abtast-Haltespannung
Vref aus, wird aber nun von dem Signalausgangssignal PTN getaktet.
-
Der
Betrieb des Schaltungsausführungsbeispiels
von 10 ist ähnlich
dem der Schaltung von 8, doch entfällt durch Verwendung einer
selbsttaktenden Abtast- und -Halteschaltung 88 und einer sich
selbst zurücksetzenden
Spitzendetektorschaltung die Notwendigkeit für Taktsignale C1 und C2. Somit
ist die Schaltung einfacher zu implementieren. Die Signalverläufe für V1, V2,
Vref und PTN gemäß der 6 und 7 gelten
immer noch für
diese Ausführungsform,
und die in den 9 und 10 dargestellten
Blockdiagramme sind die gleichen wie für die Ausführungsformen von 5 und 8.
-
Analog
zeigt 11 in einem vereinfachten Blockdiagramm
eine weitere alternative Ausführungsform
zum Bereitstellen der ”Einschalten-der-Primärseite-detektiert”-Funktion.
In 11 sind die Blöcke 91, 95, 97 und 99 wieder
gekoppelt, um das Signal PTN auszugeben, das anzeigt, dass eine
Detektion eines Einschaltens der Primärseite erfolgt ist. Die Funktionen
sind jedoch bei diesem Ausführungsbeispiel
durch Eliminieren der Spitzendetektorfunktion weiter vereinfacht
worden. Der Differenzverstärker 91 ist
wieder an die Eingänge ”Drain” und ”Source” gekoppelt,
die so gekoppelt sind, dass die Drain-Source-Spannung des SR-MOSFET
in 1 beobachtet wird.
-
12 zeigt
ein Ausführungsbeispiel
einer Schaltung zum Implementieren der Funktionsblöcke von 11.
In 12 ist der Differenzverstärker 81 wieder so
gekoppelt, dass er die Drain-Source-Spannung des SR-MOSFET MSR empfängt. Passive
Dioden Dbl, Db2 und Db3, Widerstände
Rbl, Rb2, Reb3, Rb4 und Rb5 und ein Kondensator Cb1 bilden einen Differenzverstarker
und bilden mit dem Operationsverstärker 81 und den Widerständen Rb6,
Rb7 und Rb8 eine Schaltung, die die Spannung V1 ausgibt. Der Operationsverstärker 87 und
passive Komponenten Rb10, Rb11, Rb12, Rb13 und Rb14 bilden die Offset schaltung,
die die Spannung V3 ausgibt. Der Abtast-und-Halteblock 88 tastet wieder
die Spannung V3 als Reaktion auf das Ausgangssignal PTN ab und hält sie.
Der Vergleicher 89 empfängt
die von dem Abtast- und -Halteblock 88 ausgegebene Spannung
Vref und vergleicht die Spannung V1 mit dieser Spannungsreferenz
und gibt ein Signal PTN aus, wenn die Spannung Vi die Referenz übersteigt,
was anzeigt, dass das Einschalten der Primärseite erfolgt ist. Somit wird
das zum Steuern des SR-MOSFET MSR an seinem Gate benötigte ”Einschalten-der-Primärseite-detektiert”-Signal
PTN wieder bestimmt.
-
Die
oben in den 5 und 8 bis 12 dargestellten
Ausführungsform
für eine
Detektion des Einschaltens der Primärseite bieten jeweils Vorteile
dadurch, dass die zum Vergleichen der beobachteten Drain-Source-Spannung
verwendete Referenzspannung dynamisch angepasst wird. Durch Verwenden
der Abtast- und
-Haltefunktion zum Bestimmen von Vref für jeden Zyklus werden dynamische Änderungen
in der Spannung V1 zu der eingegebenen Spannung berücksichtigt.
Wenn im Gegensatz dazu eine feste Referenz für Vref verwendet würde, kann
die Primärseitendetektionsfunktion
nur in Anwendungen arbeiten, wo diese feste Spannungsreferenz gilt.
Durch dynamisches Anpassen der Spannungsreferenz Vref auf einer
Zyklus-für-Zyklus-Basis
liefern die hier vorgestellten Ausführungsformen vorteilhafterweise
eine ”Einschalten-der-Primärseite-detektiert”-Funktion,
die für
viele Anwendungen der Wandlerschaltung gelten kann, ohne dass die
Notwendigkeit besteht, die verwendete Spannungsreferenz zu ändern.
-
Die
Ausführungsformen
zum Blockieren des zweiten Einschaltens des SR-MOSFET liefern vorteilhafterweise
eine Funktion, die effizient eine Fehlauslösung des SR-Gate mit einer
minimalen Anzahl von Komponenten verhindert, wodurch die Leistung der
Funktion gegenüber
Ansätzen
nach dem Stand der Technik mit einem Minimum an zusätzlichen
Kosten verbessert wird.
-
Die
Ausführungsformen
für die
oben beschriebenen Merkmale der ”Einschalten-der-Primärseite-detektiert”-Funktion
und der Blockierung eines zweiten Einschaltens können zusammen in einer Ausführungsform
für eine
sekundärseitige
Steuerschaltung verwendet werden. Dies ist jedoch nicht erforderlich,
die Ausführungsformen
für ein
Detektieren eines Einschaltens der Primärseite können einzeln verwendet werden,
oder die Ausführungsformen
zum Blockieren eines zweiten Einschaltens können einzeln verwendet werden,
und die Verwendung dieser Ausführungsformen
liefert Vorteile gegenüber
den bekannten herkömmlichen
Ansätzen.
-
Eine
Ausführungsform
eines Verfahrens zum Liefern eines sekundärseitigen SR-Gatesignals, das ein
fälschliches
Einschalten während
eines Zyklus verhindert, besteht darin, die Drain-Source-Spannung
an dem SR-MOSFET zu beobachten, ein erstes Flag zu setzen, das einen Übergang
der Drain-Source-Spannung
unter einen Schwellwert anzeigt, als Reaktion auf das gesetzte Flag
einen Impuls zu liefern, als Reaktion auf den Impuls ein zweites
Flag zu setzen, das zweite Flag als Reaktion auf ein SR-Abschaltsignal
zurückzusetzen
und das SR-Gateausgangssignal
an das Gate des SR-MOSFET zu koppeln. Das erste Flag bleibt gesetzt,
bis ein Einschalten-der-Primärseite-detektiert-Signal
empfangen wird, das das erste Flag zurücksetzt. Auf diese Weise werden,
nachdem ein Setzsignal zu dem SR-Gate ausgegeben ist, keine zusätzlichen
Signale an das SR-Gate ausgegeben, bis ein nachfolgendes ”Einschalten-der-Primärseite-detektiert”-Signal
empfangen wird.
-
Eine
Ausführungsform
eines Verfahrens zum Bereitstellen eines ”Einschalten-der-Primärseite-detektiert”-Signals
in einer Sekundärschaltung
wird bereitgestellt, das keinerlei Kopplung zu der Primärseite erfordert.
Bei diesem Verfahren wird die Drain-Source-Spannung an dem SR-MOSFET
beobachtet. Ein in der Bodydiode des SR-MOSFET fließender Strom wird
bestimmt, wenn die beobachtete Spannung VDS einen Schwellwert übersteigt.
Ein Taktsignal wird für
eine Abtast-Halteschaltung generiert, die eine detektierte Spitzenspannung
eines vorausgegangenen Zyklus als Referenzspannung hält. Die
beobachtete Spannung wird verstärkt
und gefiltert, und eine erste Spannung wird entsprechend der beobachteten
Spannung ausgegeben. Die erste Spannung wird mit der Referenzspannung
verglichen, und ein ”Einschalten-der-Primärseite-detektiert”-Signal wird
ausgegeben, wenn die erste Spannung die Referenzspannung übersteigt.
Die Referenzspannung wird bei jedem Zyklus aktualisiert. Dieses
Verfahren erfordert vorteilhafterweise keine Kopplung an die Primärseite,
und die Verwendung einer dynamisch generierten Referenzspannung,
die während
jedes Zyklus justiert wird, ermöglicht
ein Verfahren zum Ermitteln des Einschaltens der Primärseite über einen großen Bereich
von Betriebsbedingungen.
-
Wenngleich
die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, versteht
sich, dass verschiedene Änderungen,
Substitutionen und Abänderungen
vorgenommen werden können,
ohne von dem Gedanken und Schutzbereich der Erfindung, wie er durch
die beigefügten
Ansprüche
definiert ist, abzuweichen. Beispielsweise sind zwar Differenzoperationsverstärkerschaltungen bei
einigen Ausführungsformen
gezeigt, doch könnten
zum Implementieren der Funktionen bekannte Schaltungsdesignalternativen
verwendet werden.