DE102015207323A1 - Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts - Google Patents
Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts Download PDFInfo
- Publication number
- DE102015207323A1 DE102015207323A1 DE102015207323.8A DE102015207323A DE102015207323A1 DE 102015207323 A1 DE102015207323 A1 DE 102015207323A1 DE 102015207323 A DE102015207323 A DE 102015207323A DE 102015207323 A1 DE102015207323 A1 DE 102015207323A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit functions
- placing
- mask
- functions
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000002194 synthesizing effect Effects 0.000 title claims abstract description 5
- 230000006870 function Effects 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000003786 synthesis reaction Methods 0.000 claims 2
- 238000011990 functional testing Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Verfahren zur Synthese eines Schaltungslayouts, gekennzeichnet durch folgende Merkmale: – primäre Schaltungsfunktionen (11, 12, 13, 14, 15) werden auf dem Schaltungslayout platziert, – sekundäre Schaltungsfunktionen werden auf dem Schaltungslayout platziert, – mindestens eine erste Maske wird derart generiert, dass die erste Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15) abbildet und die sekundären Schaltungsfunktionen verdeckt, wenn ein Halbleitersubstrat gemäß dem Schaltungslayout durch die erste Maske strukturiert wird, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass mindestens eine geänderte Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15) und die sekundären Schaltungsfunktionen abbildet, wenn das Halbleitersubstrat gemäß dem Schaltungslayout durch mindestens eine zweite Maske strukturiert wird.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Synthese eines Schaltungslayouts. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
- Stand der Technik
- Ein integrierter Schaltkreis, auch integrierte Schaltung (integrated circuit, IC) ist eine auf einem Halbleiter aufgebrachte elektronische Schaltung und wird in Fachkreisen auch als Festkörperschaltkreis (solid-state circuit) oder monolithischer Schaltkreis (monolithic integrated circuit) bezeichnet. Ein gattungsmäßiger Schaltkreis kann aus einer Kombination von mehreren miteinander elektrisch verbundenen elektronischen Halbleiterbauelementen wie Transistoren, Dioden sowie weiteren aktiven oder passiven Bauelementen bestehen.
- Um eine Konfiguration des Schaltkreises im Felde zu ermöglichen, wurden programmierbare Anordnungen von Logikgattern (field-programmable logic array, FPGA) vorgeschlagen, mittels derer sich unterschiedlichste Schaltungen realisieren lassen. Die Offenlegungsschrift
DE 10 2006 049 245 A1 beschreibt ein auf einem FPGA basierendes Steuergerät, wobei vorgesehen ist, dass ein ausführbarer Code, der zum Ausführen einer der Funktionen des FPGAs ausgebildet ist, in diesen zu laden ist. - Offenbarung der Erfindung
- Die Erfindung stellt ein Verfahren zur Synthese eines Schaltungslayouts, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium gemäß den unabhängigen Patentansprüchen bereit.
- Ein Vorzug dieser Lösung liegt in der eröffneten Möglichkeit, vorerst nicht benötigte Funktionen zu implementieren, um diese dann kostengünstig später im Wege einer Maskenänderung und der dadurch geänderten Funktion als sinnvolle Funktionserweiterung – etwa in einem Mikrocontroller – benutzen zu können.
- Der Vorteil dabei ist, dass die Kosten für die Implementierung der neuen Funktion, die im Idealfall lediglich eine Maskenänderung erfordert, sehr gering sind, da anstelle eines kompletten Maskensatzes nur einzelne Masken generiert werden müssen. Auch der Flächenoverhead des FPGA wird nicht benötigt, da die Änderung der Funktion nicht über Transferschaltungen zwischen beliebigen Knoten die Fläche vergrößert.
- Schließlich kann die Funktionserweiterung im Vergleich zu herkömmlichen Schaltungslayouts wesentlich später und schneller erfolgen. Über die beträchtliche Dauer einschlägiger Entwicklungsprojekte, die bis zur Serienreife der resultierenden Schaltung durchaus fünf Jahre betragen kann, lassen sich derartige Anforderungen erfindungsgemäß durch eine Anpassung der Hardware umsetzen. Die ersatzweise Anpassung oder Ergänzung von Software – mit dem inhärenten Nachteil einer ineffizienteren Ausführung der nachträglichen Schaltungsfunktionen – lässt sich auf diese Weise vermeiden.
- Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, das vorgeschlagene Verfahren im Rahmen der Mikrocontroller-Entwicklung anzuwenden. Ein entsprechender Mikrocontroller (μC) lässt auch nach dem Tape-out noch hinsichtlich seiner Leistung und Ausstattung auf verschiedenste Anwendungen anpassen. Ein gewöhnlicher Zeitgeberbaustein (generic timer module, GTM) etwa, wie er im Rahmen einer Motorelektronik zur Ansteuerung von Aktuatoren und zum Einlesen von Sensoren benötigt wird, kann so in einem gänzlich anderen Anwendungsbereich mit denselben Schaltungsteilen – über eine Maske lediglich anders verschaltet – mehrere Ethernet-Controller oder andere Schnittstellen darstellen. Die unterschiedlichen Anforderungen verschiedener Anwendungen lassen sich auf diesem Wege kostengünstiger umsetzen, ohne alle Anforderungen von allen Anwendungen gemeinsam implementieren zu müssen.
- Die Vorzüge des Verfahrens werden anhand der Funktionserweiterung eines Mikrocontrollers in einem Anwendungssegment deutlich: So sind in einer 28-Nanometer-Technologie auf einer Fläche von einem Quadratmillimeter des Halbleitersubstrats etwa 1,5 Millionen Transistorgatter implementierbar. Bei einer angenommenen Komplexität von etwa 20.000 Transistoren eines einzelnen CAN-Modules können auf einer beispielhaften Fläche von einem siebtel Quadratmillimeter somit etwa zehn derartige CAN-Schnittstellen implementiert werden.
- Während der Produktlaufzeit lassen sich durch Änderung der Maske aus der Logik der hierzu verwendeten 200.000 Transistoren neue Funktionen bereitstellen, ohne dass diese zum Designzeitpunkt als genau diese Funktion benötigt werden.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
-
1 schematisch den Rohzustand eines Mikrocontrollers beim initialen Tape-out, dessen Schaltungslayout gemäß einer Ausführungsform synthetisiert wurde. -
2 den Rohzustand des Mikrocontrollers nach dessen Funktionsanpassung. - Ausführungsformen der Erfindung
- Eine Ausführungsform des vorgeschlagenen Verfahrens sei nunmehr anhand einer Gegenüberstellung der
1 und2 erläutert, die zwei alternative Rohzustände10 ,20 eines in 28-Nanometer-Technik strukturierten Mikrocontrollers abbilden. - Wie bereits
1 erkennen lässt, wurden auf dem Schaltungslayout dieses Mikrocontrollers zwei Prozessorkerne11 ,12 ,21 ,22 , ein Flash-EEPROM14 ,24 sowie ein Direktzugriffsspeicher15 ,25 (random-access memory, RAM) als primäre Schaltungsfunktionen11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 platziert. Zu den primären Schaltungsfunktionen11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 zählen auch die Peripheriefunktionen13 ,23 einer seriellen Peripherieschnittstelle (serial peripheral interface, SPI) sowie eines CAN-Controllers. - Neben den genannten primären Schaltungsfunktionen
11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 wurde auf einer Fläche von einem siebtel Quadratmillimeter die Logik für 20 weitere CAN-Controller platziert, die lediglich sekundären, beim initialen Tape-out noch nicht benötigten Schaltungsfunktionen27 ,28 ,29 ,30 ,31 dient. Die erste, dem Rohzustand10 der1 entsprechende Maske wurde derart generiert, dass sie ausschließlich die primären Schaltungsfunktionen11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 abbildet. Die sekundären Schaltungsfunktionen27 ,28 ,29 ,30 ,31 hingegen werden im selben Schritt als CAN Knoten verschalten (dies hat den Vorteil das dies Logik auch vor der Umstrukturierung gestestet werden kann, um Nebeneffekte auszuschließen und ausreichend Schaltungsteile für Test im Layout zu haben), wenn das zugrundeliegende Halbleitersubstrat gemäß dem Schaltungslayout durch die erste Maske strukturiert wird. - Anders verhält es sich nach der durch Metalländerung herbeigeführten Funktionsanpassung des Mikrocontrollers, wie
2 eindrücklich belegt: Hier wurde das Halbleitersubstrat gemäß demselben Schaltungslayout, jedoch durch eine zweite, geänderte Maske strukturiert. Infolge dieser Anpassung treten neben einer angemessenen Reserve27 für weitere neue Funktionen die sekundären Schaltungsfunktionen28 ,29 ,30 ,31 hervor. - Es sei bemerkt, dass nach dem oben beschriebenen Ansatz nicht nur Zellen für die Fehlerbehebung oder Umsetzung technischer Änderungsanweisungen (engineering change order, ECO) reserviert werden. Vielmehr handelt es sich um wesentlich mehr Logik in einer komplexen Verschaltung, die es erleichtert, später eine funktionale, überprüfbare Schaltung durch Änderung der Maske daraus zu implementieren.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- DE 102006049245 A1 [0003]
Claims (9)
- Verfahren zur Synthese eines Schaltungslayouts, gekennzeichnet durch folgende Merkmale: – primäre Schaltungsfunktionen (
11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) werden auf dem Schaltungslayout platziert, – sekundäre Schaltungsfunktionen (27 ,28 ,29 ,30 ,31 ) werden auf dem Schaltungslayout platziert, – mindestens eine erste Maske wird derart generiert, dass die erste Maske die primären Schaltungsfunktionen (11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) abbildet und die sekundären Schaltungsfunktionen (27 ,28 ,29 ,30 ,31 ) verdeckt, wenn ein Halbleitersubstrat gemäß dem Schaltungslayout durch die mindestens erste Maske strukturiert wird, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass mindestens eine geänderte Maske die primären Schaltungsfunktionen (11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) und die sekundären Schaltungsfunktionen (27 ,28 ,29 ,30 ,31 ) abbildet, wenn das Halbleitersubstrat gemäß dem Schaltungslayout durch mindestens eine zweite Maske strukturiert wird. - Verfahren nach Anspruch 1, gekennzeichnet durch folgende Merkmale: – das Platzieren der primären Schaltungsfunktionen (
11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) umfasst das Platzieren mindestens eines Prozessorkernes (11 ,12 ,21 ,22 ), – das Platzieren der primären Schaltungsfunktionen (11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) umfasst das Platzieren mindestens einer Peripheriefunktion (13 ,23 ), insbesondere einer seriellen Peripherieschnittstelle oder eines CAN-Controllers, und – das Platzieren der primären Schaltungsfunktionen (11 ,12 ,13 ,14 ,15 ,21 ,22 ,23 ,24 ,25 ) umfasst das Platzieren mindestens eines Speichers. - Verfahren nach Anspruch 2, gekennzeichnet durch folgende Merkmale: – das Platzieren des Speichers umfasst das Platzieren eines elektrisch löschbaren programmierbaren Nur-Lese-Speichers, insbesondere eines Flash-EEPROMs (
14 ,24 ), und – das Platzieren des Speichers umfasst das Platzieren eines Direktzugriffsspeichers (15 ,25 ). - Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch folgende Merkmale: – das Platzieren der sekundären Schaltungsfunktionen (
27 ,28 ,29 ,30 ,31 ) umfasst das Platzieren mindestens einer Peripheriefunktion (13 ,23 ), insbesondere einer seriellen Peripherieschnittstelle oder eines CAN-Controllers, und – das Platzieren der sekundären Schaltungsfunktionen (27 ,28 ,29 ,30 ,31 ) umfasst das Platzieren geeignet verschalteter CMOS-Synthesegrundgatter. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Platzieren der CMOS-Synthesegrundgatter umfasst das Platzieren zumindest eines der folgenden Elemente: – ein Nicht-Gatter, – ein Nicht-Und-Gatter, – ein Nicht-Oder-Gatter, – ein zustandsgesteuertes Flipflop, insbesondere ein D-Latch, und – ein taktflankengesteuertes Flipflop, insbesondere ein Register.
- Verfahren nach Anspruch 5, gekennzeichnet durch folgende Merkmale: – das Platzieren der Schaltungsfunktionen umfasst ein Integrieren einer Hintereinanderschaltung der Flipflops derart, dass eine Funktionsprüfung insbesondere der sekundären Schaltungsfunktionen (
27 ,28 ,29 ,30 ,31 ) erfolgen kann, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass die Elemente unter verringerter Stromaufnahme in einem definierten Zustand betrieben werden können. - Computerprogramm, welches eingerichtet ist, das Verfahren nach einem der Ansprüche 1 bis 6 auszuführen.
- Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 7 gespeichert ist.
- Vorrichtung, die eingerichtet ist, das Verfahren nach einem der Ansprüche 1 bis 6 auszuführen.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015207323.8A DE102015207323A1 (de) | 2015-04-22 | 2015-04-22 | Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts |
KR1020177033324A KR102503184B1 (ko) | 2015-04-22 | 2016-03-23 | 회로 레이아웃을 합성하기 위한 방법 및 장치 |
PCT/EP2016/056398 WO2016169720A1 (de) | 2015-04-22 | 2016-03-23 | Verfahren und vorrichtung zur synthese eines schaltungslayouts |
US15/564,495 US10706198B2 (en) | 2015-04-22 | 2016-03-23 | Method and device for synthesizing a circuit layout |
CN201680023069.3A CN107533573B (zh) | 2015-04-22 | 2016-03-23 | 用于综合电路布局的方法和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015207323.8A DE102015207323A1 (de) | 2015-04-22 | 2015-04-22 | Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102015207323A1 true DE102015207323A1 (de) | 2016-10-27 |
Family
ID=55589876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015207323.8A Pending DE102015207323A1 (de) | 2015-04-22 | 2015-04-22 | Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts |
Country Status (5)
Country | Link |
---|---|
US (1) | US10706198B2 (de) |
KR (1) | KR102503184B1 (de) |
CN (1) | CN107533573B (de) |
DE (1) | DE102015207323A1 (de) |
WO (1) | WO2016169720A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017200456A1 (de) | 2017-01-12 | 2018-07-12 | Robert Bosch Gmbh | Recheneinheit und Betriebsverfahren hierfür |
DE102017200458A1 (de) | 2017-01-12 | 2018-07-12 | Robert Bosch Gmbh | Recheneinheit und Betriebsverfahren hierfür |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006049245A1 (de) | 2006-10-19 | 2008-04-24 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Steuergeräts |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6600341B2 (en) * | 2001-05-01 | 2003-07-29 | Lattice Semiconductor Corp. | Integrated circuit and associated design method using spare gate islands |
US7873776B2 (en) | 2004-06-30 | 2011-01-18 | Oracle America, Inc. | Multiple-core processor with support for multiple virtual processors |
TWI301631B (en) * | 2006-07-21 | 2008-10-01 | Via Tech Inc | Integrated circuit with spare cells |
US8495395B2 (en) * | 2010-09-14 | 2013-07-23 | Advanced Micro Devices | Mechanism for controlling power consumption in a processing node |
US8581365B2 (en) | 2011-04-22 | 2013-11-12 | Monolithic Power Systems, Inc. | Bipolar junction transistor with layout controlled base and associated methods of manufacturing |
US9335624B2 (en) * | 2013-10-30 | 2016-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-patterning system and method using pre-coloring or locked patterns |
US9454632B1 (en) * | 2015-01-16 | 2016-09-27 | Apple Inc. | Context specific spare cell determination during physical design |
-
2015
- 2015-04-22 DE DE102015207323.8A patent/DE102015207323A1/de active Pending
-
2016
- 2016-03-23 KR KR1020177033324A patent/KR102503184B1/ko active IP Right Grant
- 2016-03-23 US US15/564,495 patent/US10706198B2/en active Active
- 2016-03-23 WO PCT/EP2016/056398 patent/WO2016169720A1/de active Application Filing
- 2016-03-23 CN CN201680023069.3A patent/CN107533573B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006049245A1 (de) | 2006-10-19 | 2008-04-24 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Steuergeräts |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017200456A1 (de) | 2017-01-12 | 2018-07-12 | Robert Bosch Gmbh | Recheneinheit und Betriebsverfahren hierfür |
DE102017200458A1 (de) | 2017-01-12 | 2018-07-12 | Robert Bosch Gmbh | Recheneinheit und Betriebsverfahren hierfür |
Also Published As
Publication number | Publication date |
---|---|
CN107533573A (zh) | 2018-01-02 |
CN107533573B (zh) | 2021-09-17 |
KR102503184B1 (ko) | 2023-02-23 |
WO2016169720A1 (de) | 2016-10-27 |
US20180076219A1 (en) | 2018-03-15 |
KR20170138516A (ko) | 2017-12-15 |
US10706198B2 (en) | 2020-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10244757B3 (de) | Programmierung eines Speicherbausteins über ein Boundary Scan-Register | |
DE102006000943A1 (de) | HiL-System und -Verfahren zum Testen von Steuergeräten eines Steuersystems | |
EP2002340B1 (de) | Verfahren zum testen zumindest einer in einem steuergerät eingebauten recheneinheit | |
DE102015207323A1 (de) | Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts | |
DE10134985B4 (de) | Test eines Halbleiterspeichers mit mehreren Speicherbänken | |
DE10038327A1 (de) | Integrierter Schaltkreis mit Selbsttest-Schaltung | |
DE102008024193A1 (de) | System mit konfigurierbaren Funktionseinheiten und Verfahren | |
DE4327652C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung | |
DE2038123C3 (de) | Schaltungsanordnung zur logischen Verknüpfung | |
DE2235802A1 (de) | Verfahren und einrichtung zur pruefung nichtlinearer schaltkreise | |
EP1430320B1 (de) | Elektronischer baustein und verfahren zu dessen qualifizierungsmessung | |
DE2346966B2 (de) | Verfahren zur uebertragung von signalen zwischen zwei chips mit schnellen komplementaer-mos-schaltungen | |
DE69910566T2 (de) | Elektronische integrierte Schaltung mit Trimmmittel und Verfahren dafür | |
DE60320057T2 (de) | System und Verfahren zur Schaltungsprüfung | |
DE102009054567A1 (de) | Verfahren und Vorrichtung zum Entwurf einer SEE-toleranten Schaltung | |
DE102019220472A1 (de) | Synchronvorrichtung mit Schlupfschutzschaltung | |
EP0457769B1 (de) | Verfahren zur erzeugung von testmustern für einen baustein | |
DE3827959C2 (de) | ||
DE10204885A1 (de) | Boundary-Scan mit Modussteuerzellen | |
DE69821537T2 (de) | Verfahren und Gerät zur Rauschverringerung in einem Oszillator mit niedrigem Strom | |
DE112013005760T5 (de) | Musterbasierende Versorgungs-und-Masse(PG)-Verdrahtung und Durchkontakterzeugung | |
DE112019007422T5 (de) | Speicherkomponente für ein system-on-chip-gerät | |
DE10318847B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen | |
DE2066205C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
EP1543528A2 (de) | Beschleunigung der programmierung eines speicherbausteins mit hilfe eines boundary scan (bscan)-registers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: G06F0017500000 Ipc: G06F0030000000 |
|
R012 | Request for examination validly filed |