DE102015207323A1

DE102015207323A1 - Verfahren und Vorrichtung zur Synthese eines Schaltungslayouts

Info

Publication number: DE102015207323A1
Application number: DE102015207323.8A
Authority: DE
Inventors: Axel Aue
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2015-04-22
Filing date: 2015-04-22
Publication date: 2016-10-27
Also published as: WO2016169720A1; CN107533573B; US20180076219A1; CN107533573A; KR20170138516A; KR102503184B1; US10706198B2

Abstract

Verfahren zur Synthese eines Schaltungslayouts, gekennzeichnet durch folgende Merkmale: – primäre Schaltungsfunktionen (11, 12, 13, 14, 15) werden auf dem Schaltungslayout platziert, – sekundäre Schaltungsfunktionen werden auf dem Schaltungslayout platziert, – mindestens eine erste Maske wird derart generiert, dass die erste Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15) abbildet und die sekundären Schaltungsfunktionen verdeckt, wenn ein Halbleitersubstrat gemäß dem Schaltungslayout durch die erste Maske strukturiert wird, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass mindestens eine geänderte Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15) und die sekundären Schaltungsfunktionen abbildet, wenn das Halbleitersubstrat gemäß dem Schaltungslayout durch mindestens eine zweite Maske strukturiert wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Synthese eines Schaltungslayouts. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
Stand der Technik
Ein integrierter Schaltkreis, auch integrierte Schaltung (integrated circuit, IC) ist eine auf einem Halbleiter aufgebrachte elektronische Schaltung und wird in Fachkreisen auch als Festkörperschaltkreis (solid-state circuit) oder monolithischer Schaltkreis (monolithic integrated circuit) bezeichnet. Ein gattungsmäßiger Schaltkreis kann aus einer Kombination von mehreren miteinander elektrisch verbundenen elektronischen Halbleiterbauelementen wie Transistoren, Dioden sowie weiteren aktiven oder passiven Bauelementen bestehen.
Um eine Konfiguration des Schaltkreises im Felde zu ermöglichen, wurden programmierbare Anordnungen von Logikgattern (field-programmable logic array, FPGA) vorgeschlagen, mittels derer sich unterschiedlichste Schaltungen realisieren lassen. Die Offenlegungsschrift DE 10 2006 049 245 A1 beschreibt ein auf einem FPGA basierendes Steuergerät, wobei vorgesehen ist, dass ein ausführbarer Code, der zum Ausführen einer der Funktionen des FPGAs ausgebildet ist, in diesen zu laden ist.
Offenbarung der Erfindung
Die Erfindung stellt ein Verfahren zur Synthese eines Schaltungslayouts, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium gemäß den unabhängigen Patentansprüchen bereit.
Ein Vorzug dieser Lösung liegt in der eröffneten Möglichkeit, vorerst nicht benötigte Funktionen zu implementieren, um diese dann kostengünstig später im Wege einer Maskenänderung und der dadurch geänderten Funktion als sinnvolle Funktionserweiterung – etwa in einem Mikrocontroller – benutzen zu können.
Der Vorteil dabei ist, dass die Kosten für die Implementierung der neuen Funktion, die im Idealfall lediglich eine Maskenänderung erfordert, sehr gering sind, da anstelle eines kompletten Maskensatzes nur einzelne Masken generiert werden müssen. Auch der Flächenoverhead des FPGA wird nicht benötigt, da die Änderung der Funktion nicht über Transferschaltungen zwischen beliebigen Knoten die Fläche vergrößert.
Schließlich kann die Funktionserweiterung im Vergleich zu herkömmlichen Schaltungslayouts wesentlich später und schneller erfolgen. Über die beträchtliche Dauer einschlägiger Entwicklungsprojekte, die bis zur Serienreife der resultierenden Schaltung durchaus fünf Jahre betragen kann, lassen sich derartige Anforderungen erfindungsgemäß durch eine Anpassung der Hardware umsetzen. Die ersatzweise Anpassung oder Ergänzung von Software – mit dem inhärenten Nachteil einer ineffizienteren Ausführung der nachträglichen Schaltungsfunktionen – lässt sich auf diese Weise vermeiden.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, das vorgeschlagene Verfahren im Rahmen der Mikrocontroller-Entwicklung anzuwenden. Ein entsprechender Mikrocontroller (μC) lässt auch nach dem Tape-out noch hinsichtlich seiner Leistung und Ausstattung auf verschiedenste Anwendungen anpassen. Ein gewöhnlicher Zeitgeberbaustein (generic timer module, GTM) etwa, wie er im Rahmen einer Motorelektronik zur Ansteuerung von Aktuatoren und zum Einlesen von Sensoren benötigt wird, kann so in einem gänzlich anderen Anwendungsbereich mit denselben Schaltungsteilen – über eine Maske lediglich anders verschaltet – mehrere Ethernet-Controller oder andere Schnittstellen darstellen. Die unterschiedlichen Anforderungen verschiedener Anwendungen lassen sich auf diesem Wege kostengünstiger umsetzen, ohne alle Anforderungen von allen Anwendungen gemeinsam implementieren zu müssen.
Die Vorzüge des Verfahrens werden anhand der Funktionserweiterung eines Mikrocontrollers in einem Anwendungssegment deutlich: So sind in einer 28-Nanometer-Technologie auf einer Fläche von einem Quadratmillimeter des Halbleitersubstrats etwa 1,5 Millionen Transistorgatter implementierbar. Bei einer angenommenen Komplexität von etwa 20.000 Transistoren eines einzelnen CAN-Modules können auf einer beispielhaften Fläche von einem siebtel Quadratmillimeter somit etwa zehn derartige CAN-Schnittstellen implementiert werden.
Während der Produktlaufzeit lassen sich durch Änderung der Maske aus der Logik der hierzu verwendeten 200.000 Transistoren neue Funktionen bereitstellen, ohne dass diese zum Designzeitpunkt als genau diese Funktion benötigt werden.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
1 schematisch den Rohzustand eines Mikrocontrollers beim initialen Tape-out, dessen Schaltungslayout gemäß einer Ausführungsform synthetisiert wurde.
2 den Rohzustand des Mikrocontrollers nach dessen Funktionsanpassung.
Ausführungsformen der Erfindung
Eine Ausführungsform des vorgeschlagenen Verfahrens sei nunmehr anhand einer Gegenüberstellung der 1 und 2 erläutert, die zwei alternative Rohzustände 10, 20 eines in 28-Nanometer-Technik strukturierten Mikrocontrollers abbilden.
Wie bereits 1 erkennen lässt, wurden auf dem Schaltungslayout dieses Mikrocontrollers zwei Prozessorkerne 11, 12, 21, 22, ein Flash-EEPROM 14, 24 sowie ein Direktzugriffsspeicher 15, 25 (random-access memory, RAM) als primäre Schaltungsfunktionen 11, 12, 13, 14, 15, 21, 22, 23, 24, 25 platziert. Zu den primären Schaltungsfunktionen 11, 12, 13, 14, 15, 21, 22, 23, 24, 25 zählen auch die Peripheriefunktionen 13, 23 einer seriellen Peripherieschnittstelle (serial peripheral interface, SPI) sowie eines CAN-Controllers.
Neben den genannten primären Schaltungsfunktionen 11, 12, 13, 14, 15, 21, 22, 23, 24, 25 wurde auf einer Fläche von einem siebtel Quadratmillimeter die Logik für 20 weitere CAN-Controller platziert, die lediglich sekundären, beim initialen Tape-out noch nicht benötigten Schaltungsfunktionen 27, 28, 29, 30, 31 dient. Die erste, dem Rohzustand 10 der 1 entsprechende Maske wurde derart generiert, dass sie ausschließlich die primären Schaltungsfunktionen 11, 12, 13, 14, 15, 21, 22, 23, 24, 25 abbildet. Die sekundären Schaltungsfunktionen 27, 28, 29, 30, 31 hingegen werden im selben Schritt als CAN Knoten verschalten (dies hat den Vorteil das dies Logik auch vor der Umstrukturierung gestestet werden kann, um Nebeneffekte auszuschließen und ausreichend Schaltungsteile für Test im Layout zu haben), wenn das zugrundeliegende Halbleitersubstrat gemäß dem Schaltungslayout durch die erste Maske strukturiert wird.
Anders verhält es sich nach der durch Metalländerung herbeigeführten Funktionsanpassung des Mikrocontrollers, wie 2 eindrücklich belegt: Hier wurde das Halbleitersubstrat gemäß demselben Schaltungslayout, jedoch durch eine zweite, geänderte Maske strukturiert. Infolge dieser Anpassung treten neben einer angemessenen Reserve 27 für weitere neue Funktionen die sekundären Schaltungsfunktionen 28, 29, 30, 31 hervor.
Es sei bemerkt, dass nach dem oben beschriebenen Ansatz nicht nur Zellen für die Fehlerbehebung oder Umsetzung technischer Änderungsanweisungen (engineering change order, ECO) reserviert werden. Vielmehr handelt es sich um wesentlich mehr Logik in einer komplexen Verschaltung, die es erleichtert, später eine funktionale, überprüfbare Schaltung durch Änderung der Maske daraus zu implementieren.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 102006049245 A1 [0003]

Claims

Verfahren zur Synthese eines Schaltungslayouts, gekennzeichnet durch folgende Merkmale: – primäre Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) werden auf dem Schaltungslayout platziert, – sekundäre Schaltungsfunktionen (27, 28, 29, 30, 31) werden auf dem Schaltungslayout platziert, – mindestens eine erste Maske wird derart generiert, dass die erste Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) abbildet und die sekundären Schaltungsfunktionen (27, 28, 29, 30, 31) verdeckt, wenn ein Halbleitersubstrat gemäß dem Schaltungslayout durch die mindestens erste Maske strukturiert wird, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass mindestens eine geänderte Maske die primären Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) und die sekundären Schaltungsfunktionen (27, 28, 29, 30, 31) abbildet, wenn das Halbleitersubstrat gemäß dem Schaltungslayout durch mindestens eine zweite Maske strukturiert wird.
Verfahren nach Anspruch 1, gekennzeichnet durch folgende Merkmale: – das Platzieren der primären Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) umfasst das Platzieren mindestens eines Prozessorkernes (11, 12, 21, 22), – das Platzieren der primären Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) umfasst das Platzieren mindestens einer Peripheriefunktion (13, 23), insbesondere einer seriellen Peripherieschnittstelle oder eines CAN-Controllers, und – das Platzieren der primären Schaltungsfunktionen (11, 12, 13, 14, 15, 21, 22, 23, 24, 25) umfasst das Platzieren mindestens eines Speichers.
Verfahren nach Anspruch 2, gekennzeichnet durch folgende Merkmale: – das Platzieren des Speichers umfasst das Platzieren eines elektrisch löschbaren programmierbaren Nur-Lese-Speichers, insbesondere eines Flash-EEPROMs (14, 24), und – das Platzieren des Speichers umfasst das Platzieren eines Direktzugriffsspeichers (15, 25).
Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch folgende Merkmale: – das Platzieren der sekundären Schaltungsfunktionen (27, 28, 29, 30, 31) umfasst das Platzieren mindestens einer Peripheriefunktion (13, 23), insbesondere einer seriellen Peripherieschnittstelle oder eines CAN-Controllers, und – das Platzieren der sekundären Schaltungsfunktionen (27, 28, 29, 30, 31) umfasst das Platzieren geeignet verschalteter CMOS-Synthesegrundgatter.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Platzieren der CMOS-Synthesegrundgatter umfasst das Platzieren zumindest eines der folgenden Elemente: – ein Nicht-Gatter, – ein Nicht-Und-Gatter, – ein Nicht-Oder-Gatter, – ein zustandsgesteuertes Flipflop, insbesondere ein D-Latch, und – ein taktflankengesteuertes Flipflop, insbesondere ein Register.
Verfahren nach Anspruch 5, gekennzeichnet durch folgende Merkmale: – das Platzieren der Schaltungsfunktionen umfasst ein Integrieren einer Hintereinanderschaltung der Flipflops derart, dass eine Funktionsprüfung insbesondere der sekundären Schaltungsfunktionen (27, 28, 29, 30, 31) erfolgen kann, und – das Platzieren der Schaltungsfunktionen erfolgt derart, dass die Elemente unter verringerter Stromaufnahme in einem definierten Zustand betrieben werden können.
Computerprogramm, welches eingerichtet ist, das Verfahren nach einem der Ansprüche 1 bis 6 auszuführen.
Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 7 gespeichert ist.
Vorrichtung, die eingerichtet ist, das Verfahren nach einem der Ansprüche 1 bis 6 auszuführen.