DE102015206208A1

DE102015206208A1 - Hoch auflösender analog-digital-wandler

Info

Publication number: DE102015206208A1
Application number: DE102015206208.2A
Authority: DE
Inventors: John Memishian
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2014-04-08
Filing date: 2015-04-08
Publication date: 2015-10-08
Anticipated expiration: 2035-04-09
Also published as: CN104980157B; US20150288378A1; CN104980157A; JP2015201847A; DE102015206208B4; TWI663838B; TW201541873A; JP6618701B2; US9236880B2

Abstract

Die offenbarten Systeme, Verfahren und Vorrichtungen betreffen einen Bit-pro-Stufe-ADW. Der Bit-pro-Stufe-ADW extrahiert ein oder mehrere Bits auf jeder Stufe und erzeugt einen Rest, so dass nachfolgende ähnliche oder identische Stufen mehr Bits extrahieren können. Der ADW verwendet einen reflektierten binären Ausgangscode, so dass ein Bit durch Beachten des Vorzeichens (z. B. der Polarität) eines Eingangs extrahiert werden kann. Der Rest kann durch Gleichrichten des Eingangs, Multiplizieren desselben mit zwei und Pegelverschieben um die halbe Spanne erzeugt werden. Die Erzeugung des Restes wird durch Kondensatoren und Schalter erreicht. Dies bewirkt, dass der ADW eine geringere Leistungsaufnahme und eine geringere Größe aufweist.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 61/977,020, eingereicht am 8. April 2014, deren Inhalt hiermit in seiner Gesamtheit in den vorliegenden Gegenstand mit einbezogen wird.
TECHNISCHES GEBIET
Diese Offenbarung betrifft Systeme und Verfahren zur Analog-Digital-Umwandlung.
HINTERGRUND
Analog-Digital-Wandler (ADW) wandeln einen Analogspannungseingang mit einer bestimmten Abtastfrequenz in einen Digitalausgang, normalerweise einen Binärcode, um. ADW wurden unter Verwendung verschiedener Architekturen implementiert, darunter sukzessive Approximation, Sigma-Delta- und Bit-pro-Stufe-Architekturen. ADW sind üblicherweise durch ihre Auflösung (die Anzahl von Ausgangspegeln, ausgedrückt in Bits, auf die sie ein Signal quantifizieren können) und ihre Abtastfrequenz gekennzeichnet.
In bestimmten Anwendungen ist es notwendig, die Auflösung üblicher Analog-Digital-Wandler (ADW) zu erhöhen, während ihre Größe gering gehalten wird. Insbesondere kann die Beibehaltung einer geringen Größe in eingebetteten Anwendungen wichtig sein, etwa für ADW, die in Beschleunigungsmessern oder Mikroleistungsaufprallsensoren eingebettet sind. Es ist auch wünschenswert, dass ein ADW eine geringe Leistungsaufnahme und eine variable Auflösung (z. B. eine variable Anzahl von Ausgangsbits) bereitstellt.
Es ist schwierig, die Auflösung bestehender Analog-Digital-Wandler mit sukzessiver Approximation zu erhöhen, da diese Wandler bereits relativ groß sind und weiter vergrößert werden müssten, um 14 oder mehr Bits aufzunehmen. Ferner können jenseits von 13 Bits zusätzliche Abgleichfunktionen erforderlich sein. Sigma-Delta-ADW stellen eine höhere Auflösung bereit, jedoch auf Kosten einer höheren Leistungsaufnahme. Außerdem ist bei Sigma-Delta-Wandlern normalerweise kein Multiplexing möglich. Binäre Bit-pro-Stufe-ADW erzeugen Restausgangssignale mit Diskontinuitäten, die den Punkten entsprechen, an denen der Komparator den Zustand ändert und bewirkt, dass ein DAW schaltet. Diese Diskontinuitäten in Restausgangswellenformen sind ein grundlegendes Problem einer solchen Architektur. Es muss eine angemessene Ausgleichszeit gewährt werden, damit diese Transienten sich durch eine Stufe verbreiten und am abschließenden Komparatoreingang zur Ruhe kommen, weshalb es schwierig ist, diese Architekturen bei hohen Geschwindigkeiten zu betreiben.
Faltende Bit-pro-Stufe-ADW vermeiden die Diskontinuitätsprobleme der binären Bit-pro-Stufe-Architekturen. F. D. Waldhauer präsentiert eine Implementierung der Faltarchitektur in der US-Patentschrift 3,187,325 . Die Implementierung der Falttransferfunktion von Waldhauer verwendet Festkörper-Operationsverstärker mit Dioden im Rückführkreis. Allerdings ist die Implementierung von Waldhauer am besten für Anwendungen mit niedriger Auflösung geeignet, da sie verschiedene unabhängige Fehlerquellen aufweist. Beispielsweise unterliegt eine Kaskade von Stufen bei Waldhauer auf jeder Stufe unabhängigen Fehlern. Außerdem weist die Waldhauer-Implementierung eine hohe Leistungsaufnahme auf. Daher besteht weiterhin Bedarf an ADW, die eine hohe Auflösung (z. B. 12 Bits oder mehr) bereitstellen, während sie eine geringe Leistungsaufnahme und eine geringe Größe aufweisen. Ferner besteht ein Bedarf an kleinen Niedrigleistungs-ADW mit variabler Auflösung.
KURZDARSTELLUNG
Es werden Systeme, Verfahren und Vorrichtungen zur Analog-Digital-Umwandlung beschrieben. Die offenbarten Systeme, Verfahren und Vorrichtungen betreffen einen Bit-pro-Stufe-ADW. Der Bit-pro-Stufe-ADW extrahiert ein oder mehr Bits auf jeder Stufe und erzeugt einen Rest, so dass nachfolgende ähnliche oder identische Stufen mehr Bits extrahieren können. Der ADW verwendet einen reflektierten binären Ausgangscode, so dass ein Bit durch Beachten des Vorzeichens (z. B. der Polarität) eines Eingangs extrahiert werden kann. Der Rest kann durch Gleichrichten des Eingangs, Multiplizieren desselben mit zwei und Pegelverschieben um die halbe Spanne erzeugt werden. In einem Aspekt schließt ein Verfahren zur Analog-Digital-Umwandlung Folgendes ein: Aufladen eines ersten Kondensators und eines zweiten Kondensators mit einer Eingangsspannung, wobei jeder Kondensator eine erste und eine zweite Platte aufweist, Verbinden einer ersten Referenzspannung mit der zweiten Platte des ersten Kondensators, Verbinden einer zweiten Referenzspannung mit der ersten Platte des zweiten Kondensators, Bestimmen, mithilfe eines Komparators, einer Polarität einer Ausgangsspannung, wobei die Ausgangsspannung eine Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators ist, Ausgeben eines Binärbits, das die Polarität darstellt, und Umschalten der Polarität der Ausgangsspannung auf Grundlage des Binärbits, um die Ausgangsspannung gleichzurichten.
In einigen Ausführungsformen ist ein erster Ausgangsanschluss mit der ersten Platte des ersten Kondensators verbunden und ein zweiter Ausgangsanschluss ist mit der zweiten Platte des zweiten Kondensators verbunden. In diesen Fällen schließt das Gleichrichten das Umschalten von Verbindungen zu dem ersten Ausgangsanschluss und dem zweiten Ausgangsanschluss auf Grundlage des Binärbits ein. In bestimmten Ausführungsformen schließt das Gleichrichten, wenn die Polarität positiv ist, das Verbinden des ersten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und das Verbinden des zweiten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators und, wenn die Polarität negativ ist, das Verbinden des zweiten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und das Verbinden des ersten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators ein. In einigen Ausführungsformen schließt das Verfahren auch das Rezirkulieren eines Restes durch Verbinden des ersten und zweiten Ausgangsanschlusses mit dem positiven und negativen Eingangsanschluss ein. In bestimmten Ausführungsformen ist eine Spannungsdifferenz zwischen der ersten Referenzspannung und der zweiten Referenzspannung gleich einer Halbausschlagspannung.
In einigen Ausführungsformen werden der Schritt des Verbindens der ersten Referenzspannung mit der zweiten Platte des ersten Kondensators und der Schritt des Verbindens der zweiten Referenzspannung mit der ersten Platte des zweiten Kondensators gleichzeitig ausgeführt. In bestimmten Ausführungsformen wird das Verfahren wiederholt, um 14 Bits oder mehr zu extrahieren, bevor die Eingangsspannung geändert wird. In einigen Ausführungsformen ist die Eingangsspannung eine Differenzspannung, die um eine Gleichtaktspannung zentriert ist. In bestimmten Ausführungsformen werden die erste Referenzspannung und die zweite Referenzspannung jeweils durch einen dritten Kondensator bzw. einen vierten Kondensator bereitgestellt. In einigen Ausführungsformen ist eine Kapazität des ersten Kondensators nicht gleich einer Kapazität des zweiten Kondensators.
In einem weiteren Aspekt schließt ein System zur Analog-Digital-Umwandlung einen ersten Kondensator und einen zweiten Kondensator ein, wobei jeder Kondensator eine erste Platte und eine zweite Platte, einen positiven Eingangsanschluss und einen negativen Eingangsanschluss aufweist, wobei der positive und der negative Eingangsanschluss dazu konfiguriert sind, den ersten Kondensator und den zweiten Kondensator mit einer Eingangsspannung aufzuladen, eine erste Referenzspannungsquelle, die umschaltbar mit der zweiten Platte des ersten Kondensators verbunden ist, eine zweite Referenzspannungsquelle, die umschaltbar mit der ersten Platte des zweiten Kondensators verbunden ist, einen Komparator, der mit der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators verbunden ist und einen Komparatorausgang und einen ersten und einen zweiten Ausgangsanschluss aufweist, wobei jeder Anschluss umschaltbar mit der ersten Platte des ersten Kondensators und mit der zweiten Platte des zweiten Kondensators verbunden ist, wobei die umschaltbaren Verbindungen der Anschlüsse von dem Komparatorausgang gesteuert werden.
In einigen Ausführungsformen sind die umschaltbare Verbindungen der Anschlüsse dazu konfiguriert, wenn die Polarität positiv ist, den ersten Ausgangsanschluss elektrisch an die zweite Platte des zweiten Kondensators zu koppeln und den zweiten Ausgangsanschluss elektrisch an die erste Platte des ersten Kondensators zu koppeln, und, wenn die Polarität negativ ist, den zweiten Ausgangsanschluss elektrisch an die zweite Platte des zweiten Kondensators zu koppeln und den ersten Ausgangsanschluss elektrisch an die erste Platte des ersten Kondensators zu koppeln. In bestimmten Ausführungsformen sind der erste und zweite Ausgangsanschluss jeweils mit dem positiven bzw. dem negativen Eingangsanschluss verbunden. In einigen Ausführungsformen ist eine Spannungsdifferenz zwischen der ersten Referenzspannungsquelle und der zweite Referenzspannungsquelle gleich einer Halbausschlagspannung. In bestimmten Ausführungsformen weist die erste Referenzspannungsquelle einen dritten Kondensator auf und die zweite Referenzspannungsquelle weist einen vierten Kondensator auf. In einigen Ausführungsformen ist eine Kapazität des ersten Kondensators nicht gleich einer Kapazität des zweiten Kondensators.
In einem weiteren Aspekt umfasst ein System zur Analog-Digital-Umwandlung einen ersten Kondensator und einen zweiten Kondensator, wobei jeder Kondensator eine erste und eine zweite Platte aufweist, ein Mittel zum Aufladen des ersten Kondensators und des zweiten Kondensators mit einer Eingangsspannung, ein Mittel zum Verbinden einer ersten Referenzspannung mit der zweiten Platte des ersten Kondensators, ein Mittel zum Verbinden einer zweiten Referenzspannung mit der ersten Platte des zweiten Kondensators, ein Mittel zum Bestimmen einer Polarität einer Ausgangsspannung, wobei die Ausgangsspannung eine Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators ist, ein Mittel zum Ausgeben eines Binärbits, das die Polarität darstellt, und ein Mittel zum Gleichrichten der Spannungsdifferenz der Ausgangsspannung auf Grundlage des Binärbits.
In einigen Ausführungsformen schließt das Mittel zum Gleichrichten, wenn die Polarität positiv ist, ein Mittel zum Verbinden des ersten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und zum Verbinden des zweiten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators und, wenn die Polarität negativ ist, zum Verbinden des zweiten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und zum Verbinden des ersten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators ein. In bestimmten Ausführungsformen schließt das System auch ein Mittel zum Rezirkulieren eines Restes durch Verbinden des ersten und zweiten Ausgangsanschlusses mit dem positiven und negativen Eingangsanschluss ein. In einigen Ausführungsformen werden die erste Referenzspannung und die zweite Referenzspannung jeweils durch einen dritten Kondensator bzw. einen vierten Kondensator bereitgestellt.
In einigen Ausführungsformen wird eine einzelne Stufe benutzt, um mehrere Bits anhand von Rezirkulation eines Restes zu extrahieren. Die Rezirkulation kann durch alternierendes Verwenden von zwei Zellen ermöglicht werden, wobei jede als Halteglied für die andere dient. In bestimmten Ausführungsformen wird ein Abtast-Halte-Glied oder ein Verfolgungs-Halte-Glied verwendet, um den rezirkulierenden Rest zwischen Wandlungsstufen zu speichern. Der ADW mit variabler Länge kann eine geringere Größe als übliche Analog-Digital-Wandler aufweisen.
In bestimmten Ausführungsformen kann der ADW als eine gerade Kaskade von Stufen implementiert sein.
In einigen Ausführungsformen nimmt die Größe des Analog-Digital-Wandlers mit variabler Länge nicht proportional zum Anstieg der Anzahl von Bits der Auflösung zu.
In bestimmten Ausführungsformen werden alle der begrenzten Anzahl von Fehlerquellen auf jedes Bit angewandt, so dass ein Satz von Abgleichwerten benötigt wird, um die Gesamtgenauigkeit zu korrigieren.
In einigen Ausführungsformen weist der Analog-Digital-Wandler mit variabler Länge Schalter und Kondensatoren auf, die bewirken können, dass der Analog-Digital-Wandler einen niedrigen Temperaturkoeffizienten und einen breiten Taktbereich aufweist.
In bestimmten Ausführungsformen dauert jede Umwandlung wenige Mikrosekunden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorstehenden und weitere Merkmale der vorliegenden Offenbarung, einschließlich ihrer Beschaffenheit und verschiedenen Vorteile, werden durch die nachfolgende ausführliche Beschreibung in Verbindung mit den anliegenden Zeichnungen deutlicher; es zeigen:
1 eine veranschaulichende Stufe eines Bit-pro-Stufe-Analog-Digital-Wandlers (ADW) und den entsprechenden Eingang, Rest und Bitausgang;
2 einen veranschaulichenden Mehrstufen-Bit-pro-Stufe-ADW und entsprechende Restwellenformen R1 und R2;
3 eine veranschaulichende Schaltung für einen Analog-Digital-Wandler mit variabler Länge;
4 eine veranschaulichende Schaltung eines Bit-pro-Stufe-Wandlers zum Gleichrichten eines Eingangssignals;
5 eine veranschaulichende Schaltung eines Bit-pro-Stufe-Wandlers zum Anwenden einer Verstärkung von zwei mithilfe von Kondensatoren und Schaltern;
6 eine veranschaulichende Schaltung eines Bit-pro-Stufe-Wandlers zum Anwenden einer Pegelverschiebung; und
7 ein Ablaufdiagramm eines veranschaulichenden Verfahrens zur Analog-Digital-Umwandlung.
Gleiche Bezugszeichen und Bezeichnungen in den verschiedenen Zeichnungen verweisen auf gleiche Elemente.
DETAILLIERTE BESCHREIBUNG
Die folgende Beschreibung offenbart eine Gestaltung für einen Niedrigleistungs-Bit-pro-Stufe-Analog-Digital-Wandler (ADW). Der ADW kann einen Faltungs-Bit-pro-Stufe-Wandler implementieren, der ein Bit aus einem Eingang durch Messen und Bestimmen der Polarität des Eingangs extrahiert und dann einen Rest ausgibt, der von einer identischen Stufe verwendet werden kann, um nachfolgende Bits zu bestimmen. Der ADW kann mithilfe einer kompakten rezirkulierenden Gestaltung implementiert werden, die die Größe des ADW relativ zu üblichen ADW reduziert. Aufgrund einer rezirkulierenden Implementierung kann die Auflösung des ADW variabel zu sein. Beispielsweise kann der ADW ermöglichen, dass mehr Bits aus einem Eingang extrahiert werden, indem ein Rest in zusätzlichen Zyklen rezirkuliert wird, und benötigt möglicherweise keine Änderung der Schaltungen. Eine Kaskadengestaltung ist ebenfalls vorgesehen, die einen höheren Durchsatz bereitstellen kann, während sie eine niedrige Leistungsaufnahme beibehält.
1 stellt eine veranschaulichende Stufe 100 eines Bit-pro-Stufe-ADW dar. Stufe 100 weist einen Eingangsknoten 114, Verstärkungen 108 und 110, einen Komparator 112, einen Schalter 118, einen Summierer 120 und einen Bitausgangsknoten 116 auf. Die Stufe 100 kann ein Eingangssignal, wie etwa Eingang 102, empfangen und einen Rest und einen Bitausgang, etwa den dargestellten Rest 104 und Bitausgang 106, erzeugen. Die Stufe 100 verwendet eine Faltarchitektur, um einen Analogeingang in eine Serie von Bits umzuwandeln, die den Analogeingang digital darstellen. Zu diesem Zweck bestimmt die Stufe 100 die Polarität ihres Eingangs 102, tun einen Bitausgang 106 zu erzeugen, und transformiert den Eingang 102 in den Rest 104. Die Rest 104 wird an den Eingang einer identischen Stufe gesendet, was in einigen Ausführungsformen das Senden des Restes an seinen eigenen Eingang einschließt. Diese nächste Stufe bestimmt den nächsten Bitausgang. Dieser iterative Prozess des Bestimmens eines Bits anhand der Polarität des Eingangs und des Weiterleitens eines Restes an die nächste Stufe wird wiederholt, bis die gewünschte Anzahl von Bits erhalten wurde. Jede Stufe erzeugt ihren Rest aus ihrem Eingang, indem sie ihren Eingang gleichrichtet, verdoppelt und verschiebt. Der Einfachheit halber sind die Verdoppelungs- und Verschiebungsvorgänge in 1 derart dargestellt, dass sie von Verstärkern 108 und 110 und einem Summierer 120 durchgeführt werden. Wie allerdings in 3 dargestellt wird, stellen diese Komponenten Kombinationen von Kondensatoren und Schaltern dar, die zum Durchführen der Verstärkungs- und Summierungsvorgänge benutzt werden. Die Verwendung von Kondensatoren und Schaltern anstelle von Operationsverstärkern auf der Stufe 100 eliminiert mehrere Fehlerquellen im Zusammenhang mit Operationsverstärkern, während die Leistungsaufnahme reduziert wird.
Im Betrieb wird eine Eingangsspannung V_IN mit dem Knoten 114 verbunden und am Komparator 112 mit der Masse verglichen. Der Ausgang des Komparators am Knoten 116 ist der Bitausgang der Stufe 100. Es wird eine logische Null für negative Spannungen in Bezug auf die Masse ausgegeben, und eine logische Eins wird für positive Spannungen in Bezug auf die Masse ausgegeben. Auf diese Weise erkennt der Komparator 112 die Polarität des Eingangssignals V_IN und stellt einen entsprechenden Bitausgang für die Stufe 100 bereit. Der Ausgang des Komparators 112 wird ebenfalls benutzt, um den Schalter 118 zu steuern. Wenn der Ausgang an Knoten 116 eine logische Null ist, verbindet der Schalter 118 den Ausgang des Verstärkers 108 mit dem Summierer 120. Wenn umgekehrt der Ausgang am Knoten 116 eine logische Eins ist, verbindet der Schalter 118 den Ausgang des Verstärkers 110 mit dem Summierer 120. Auf diese Weise bestimmt die Polarität der Eingangsspannung, ob die Gesamtstufenverstärkung +2 oder –2 ist. Wie in 1 dargestellt, ist der Schalter 118 in einer Position, die einer negativen Eingangsspannung entspricht. Am Summierer 120 wird der Ausgang des Verstärkers 108 oder Verstärkers 110 zu V_R hinzuaddiert, und der Ausgang des Summierers ist der Rest der Stufe. Die Transferfunktion von Stufe 100 lautet daher: Rest = –2|V_IN| + V_R
Wenn eine oder mehr Stufen nach der Stufe 100 vorliegen, wird das Restsignal an die nächste Stufe weitergeleitet.
Graph 102 zeigt einen Beispielspannungseingang V_IN an Stufe 100, während die Graphen 104 und 106 jeweils den entsprechenden Rest bzw. Bitausgang zeigen. Die x-Achse von Graph 102 zeigt die Zeit und die y-Achse zeigt die Spannung. Um die Funktionsweise der Stufe 100 zu veranschaulichen, ist der Eingang ein linearer Spannungsanstieg, dessen Spanne zwischen –V_R und +V_R liegt. Der Spannungseingang ist zunächst negativ und wird zum Zeitpunkt 122 positiv. Vor dem Zeitpunkt 122 gibt der Komparator 116 eine logische Null aus, wie in Graph 106 gezeigt. Außerdem ist der Verstärker 108 mit dem Summierer 120 verbunden, so dass der Rest 2V_IN + Vr ist. Zum Zeitpunkt 122 geht V_IN von negativ auf positiv über. Daraufhin geht der Bitausgang bei 116 von 0 auf 1 über, und der Schalter 118 verbindet den Verstärker 110 mit dem Summierer 120. In dieser Konfiguration ist der Rest –2V_IN + Vr. Es ist zu beachten, dass, anders als bei Restwelligkeits-ADW mit natürlichem Binärcode, dieser Übergang nicht zu einer Sprungdiskontinuität im Rest führt, da bei V_in = 0, 2V_IN + V_R = –2V_IN + V_R = V_R
2 zeigt einen veranschaulichenden Mehrstufen-Bit-pro-Stufe-ADW 200 und entsprechende Restwellenformen R1 und R2. Der Mehrstufen-ADW 200 weist n Stufen auf. Der Klarheit halber werden nur die ersten beiden und die letzten beiden Stufen (Stufen 204a–d) gezeigt. Jede Stufe des Mehrstufen-ADW 200 kann unter Verwendung von Stufe 100 aus 1 implementiert werden. Ein Spannungseingang V_IN wird an den Eingang von Stufe 204 angelegt. Wie in dem Beispiel aus 1 ist V_IN ein linearer Spannungsanstieg, dessen Spanne zwischen –V_R und +V_R liegt. Stufe 204a wendet die Transferfunktion R1 = –2|V_IN| + V_R an und gibt R1 an Stufe 204b aus. Ebenso wendet Stufe 204b dieselbe Transferfunktion auf R1 an und gibt R2 an die nächste Stufe (nicht dargestellt) aus. Wie in Graph 202 gezeigt, wird der Eingang von jeder Stufe wirksam gefaltet. Der Code, den die ersten drei Stufen ausgeben würden, ist unter R2 gezeigt. Der Code ist in der Form b₀b₁b₂ dargestellt. Das höchstwertige Bit (MSB) des Codes, in diesem Beispiel das Bit b₀, wird durch die Polarität des Eingangs bestimmt. Das Bit b₁ wird durch die Polarität von R1 bestimmt und das Bit b₂ wird durch die Polarität von R2 bestimmt. Beispielsweise ist der Code zunächst 000, da der Eingang, R1 und R2 allesamt negativ sind. Wenn R2 positiv wird, geht das Bit b₂ von 0 auf 1 über und der Code ist 001. Wenn R1 positiv wird, geht das Bit b₁ des Codes von 0 auf 1 über und der Code ist 011. Wenn der Faltprozess auf nachfolgenden Stufen fortgesetzt wird, wächst der ausgegebene Code mit jeder zusätzlichen Stufe um ein Bit an.
Der von dem Mehrstufen-ADW 200 ausgegebene Code kann Gray-Code sein. Gray-Code, der auch als reflektierter Binärcode bezeichnet wird, ist ein stetiger Code, da aufeinanderfolgende Werte sich nur um ein Bit voneinander unterscheiden. Diese Eigenschaft der Stetigkeit ermöglicht einen Betrieb bei hohen Geschwindigkeiten, da, anders als bei natürlichem Binärcode, kein abrupter Übergang bei einem der Faltstufenreste vorliegt. Wenn außerdem negative und positive Werte durch Gray-Code dargestellt werden, kann das MSB das Vorzeichen eines Wertes darstellen, und die übrigen Bits können die Stärke darstellen. In dem Beispiel aus 2 gelten die acht Gray-Codes als um die Linie 224 reflektiert, da Gray-Codes in gleichem Abstand von der Linie 224 die gleichen unteren zwei Bits aufweisen.
3 zeigt eine veranschaulichende Schaltung 300 für einen Analog-Digital-Wandler variabler Länge. Schaltung 300 weist Kondensatoren 314, 316, 328 und 330, Gatter 304a–b, 310a–b, 312a–b, 318a–b, 320a–b, 324a–b, 326a–b, 332a–b und 334a–b, Schalter 306a–b, Puffer 332a–b, Komparator 308 und Durchschaltungen auf. Die Schaltung 300 implementiert die Analog-Digital-Umwandlung, die in 1 und 2 demonstriert wurde. Die Schaltung 300 arbeitet mit zwei Stufen. Auf Stufe 1 sind die mit „1” bezeichneten Gatter geschlossen (310a–b, 312a–b, 318a–b, 320a–b). Auf dieser Stufe wird eine gleichgerichtete Eingangsspannung an die Kondensatoren 314 und 316 angelegt, während eine Verstärkung von zwei und eine Pegelverschiebung auf die Spannungen angewandt werden, die an den Kondensatoren 328 und 330 gespeichert sind. Auf Stufe 2 sind die mit „2” bezeichneten Gatter geschlossen (324a–b, 326a–b, 332a–b, 334a–b). Auf dieser Stufe werden eine Verstärkung von zwei und eine Pegelverschiebung auf die Spannungen angewandt, die auf Stufe 1 an den Kondensatoren 314 und 316 gespeichert wurden, während ein gleichgerichtetes Restsignal von Stufe 1 an die Kondensatoren 328 und 330 angelegt wird. Ein Einlesesignal wird benutzt, um eine neue Eingangsspannung einzulesen. Wenn das Einlesesignal hoch („high”) ist, werden die Gatter, die Eingang RD empfangen (Gatter 304a und 304b), geschlossen. Wenn das Einlesesignal auf Stufe 1 niedrig („low”) ist, werden auch die Gatter 320a–b geschlossen. Die Gatter der Schaltung 300 können Schalter sein und sind in der Regel Transistoren, die zumeist als Teil einer Halbleitervorrichtung gebildet sind.
Im Gebrauch wird ein Spannungseingang V_IN zwischen V_A und V_B an den Knoten 302a bzw. 302b angelegt, so dass V_IN = V_A – V_B. Diese Spannung ist ein Differenzeingang, der um eine Gleichtaktspannung V_CM zentriert ist, so dass: V_A = V_CM + V_IN/2 V_B = V_CM – V_IN/2
Der Differenzbetrieb kann aufgrund der Unterdrückung von Stromrauschen vorteilhaft sein. Ein Einlesesignal schließt die Gatter 304a–b und bewirkt dadurch, dass die Eingangsspannung an die Eingänge des Komparators 308 angelegt wird. Der Komparator 308 bestimmt die Polarität des Eingangs und gibt dann das Signal b aus. Das Signal b ist das erste Ausgangsbit der Schaltung 300. Das Signal b wird auch zum Steuern der Schalter 306a–b benutzt. Die Schalter 306a–b dienen zusammen mit dem Komparator 308 als Gleichrichter, da sie die Polarität der Spannung zwischen den Knoten 338a und 338b der Schaltung 300 auf Grundlage der Polarität von V_IN umschalten. Da diese Gleichrichtung durch Kreuzen der Drähte eines Differenzsignals durchgeführt wird, ist der Gleichrichter im Wesentlichen fehlerfrei. Wie in 3 gezeigt, sind die Schalter 306a–b in der Position gezeigt, die einer positiven V_IN entspricht.
Auf Stufe 1 wird die Spannung bei 338a (V_B) an die oberen Platten der Kondensatoren 314 und 316 angelegt, und die Spannung bei 338b (V_A) wird an die unteren Platten der Kondensatoren 314 und 316 angelegt. Da die Gleichrichtung von den Schaltern 306a–b ausgeführt wird, ist die Spannung, die an die Kondensatoren angelegt wird, allgemein –|V_IN|. Außerdem wird +V_R an Kondensator 328 angelegt und –V_R wird an Kondensator 330 angelegt, wobei sich +V_R und –V_R ergeben aus: +V_R = V_CM + V_SH/2 –V_R = V_CM – V_SH/2
V_SH kann gleich der Halbausschlagspannung der Schaltung 300 sein.
Auf Stufe 2 wird +VR an die Bodenplatte des Kondensators 314 angelegt und –VR wird an die obere Platte des Kondensators 316 angelegt. Als Ergebnis weist die obere Platte des Kondensators 314 eine Spannung auf, die sich ergibt aus: V_B – V_A + V_R
Und die untere Platte des Kondensators 316 weist eine Spannung auf, die sich ergibt aus: –V_R – (V_B – V_A)
Daher ist die Spannungsdifferenz zwischen der oberen Platte des Kondensators 314 und der unteren Platte des Kondensators 316: 2(V_B – V_A) + V_SH
Diese Spannungsdifferenz lässt sich allgemeiner ausdrücken als: –2|V_IN| + V_SH was die Transferfunktion des Bit-pro-Stufe-Wandlers aus 1 ist. Diese Spannungsdifferenz ist der Rest R1 der ersten Stufe.
Da die Verstärkung von zwei und die Pegelverschiebung durch Anlegen von Referenzspannungen an die Bodenplatten der Kondensatoren 314 und 316 erzielt werden, ist die Transformation im Wesentlichen fehlerfrei und reduziert oder eliminiert negative Wirkungen der Bodenplattenstreuverluste von Kondensatoren integrierter Schaltungen (IC). Außerdem besteht kein oder ein reduzierter Bedarf an einer bestimmten Kapazität für die Kondensatoren 314 und 316 oder an der Übereinstimmung der Kapazitäten der Kondensatoren 314 und 316. Es können kleine Fehler vorliegen, die von den absoluten Kapazitäten der Kondensatoren 314 und 316 abhängen, doch sie sind in der Regel Wirkungen zweiter Ordnung und können durch Abgleich (z. B. durch Abgleich der Verstärkung der Puffer 332a–b) oder durch Erhöhen der Kapazitäten reduziert werden. Ein Fehler kann sich durch Aufladen der Oberseite der Kondensatoren durch Schaltungsstreukapazität ergeben, was das Signal geringfügig reduzieren kann. Dieser Fehler kann mittels Gestaltung verringert werden (z. B. Reduzieren der Schaltungsstreukapazität durch Minimieren der Größe aktiver Vorrichtungen, die mit den oberen Platten verbunden sind) und kann durch eine geringfügige Anpassung der Verstärkung der Rückkopplungspufferverstärker korrigiert werden. Diese Wirkung wird durch Steigern der Kapazität der Kondensatoren 314 und 316 unmittelbar reduziert.
Es ist vorteilhaft, dass die Verdoppelungs- und Verschiebungsfunktionen in einem Schritt ausgeführt werden, da das Verdoppeln des Signals ohne gleichzeitiges Verschieben bewirken könnte, dass ein Signal sich den Grenzwerten einer Versorgungsspannung annähert oder diese überschreitet. Durch gemeinsames Ausführen dieser Schritte wird ein Signalhub minimiert, und der nutzbare Eingangsspannungsbereich für eine jeweilige Versorgungsspannung wird erhöht.
R1 wird durch die Gatter 334a–b und die Puffer 322a–b zurück an den Eingang geleitet. Die Puffer 322a–b wenden eine Verstärkung G auf den Rest an. In bestimmten Ausführungsformen beträgt diese Verstärkung etwa eins. Die Verwendung der Verstärkung G anstelle eines Spannungsfolgers oder Einheitspuffers ermöglicht einen Abgleich zum Korrigieren von Fehlern. Da die Schaltung 300 eine rezirkulierende Darstellung implementiert, verwenden alle Stufen der Umwandlung dieselben Puffer 322a–b, und die meisten der beschränkten Anzahl von Fehlerquellen in der Schaltung 300 werden auf jedes Bit angewandt. Folglich kann ein Einzellinearitätsabgleich auf alle Bits gleichzeitig angewandt werden. Diese Eigenschaft kann den Abgleich erleichtern und kann einen automatischen Abgleich im Hintergrund ermöglichen.
Wenn der Rest durch die Puffer 322a–b geleitet wurde, bestimmt der Komparator 308 die Polarität des Restes und gibt ein neues Signal b aus. Der neue Wert von b ist der zweite Bitausgang der Schaltung 300 und dient dazu, den Zustand der Schalter 306a–b zu bestimmen. Nach dem Einstellen der Schalter 306a–b wird der gleichgerichtete Rest auf die Kondensatoren 328 und 330 angewandt. Die Gatter 310a–b und 312a–b bleiben während Stufe 2 offen, so dass der rezirkulierte Rest die Spannungen an den Kondensatoren 314 und 316 nicht negativ beeinflusst.
Nach Stufe 2 wird Stufe 1 wiederholt. Die Gatter 318a–b sind geschlossen und die Spannungsdifferenz zwischen der oberen Platte des Kondensators 328 und der Bodenplatte des Kondensators 330 ergibt sich aus: R2 = –2|R1| + V_SH
Diese Spannungsdifferenz R2 wird durch die Gatter 320a–b (sofern das Einlesesignal niedrig („low”) ist) und durch die Puffer 322a–b zurück an den Eingang geleitet. Der Komparator 308 bestimmt die Polarität von R2, um das dritte Ausgangsbit auszugeben. R2 wird auch auf die Kondensatoren 314 und 316 angewandt.
Auf diese Weise erzeugt der erste Zyklus ein erstes Bit, der zweite Zyklus erzeugt ein zweites Bit und einen ersten Rest und der dritte Zyklus erzeugt ein drittes Bit und einen zweiten Rest. Dieser Prozess kann fortgesetzt werden, bis eine neue Eingangsspannung in die Schaltung 300 eingelesen wird. In bestimmten Ausführungsformen werden 14 Bits aus der Eingangsspannung extrahiert, bevor eine neue Eingangsspannung eingelesen wird. Die Schaltung kann eine beliebige Anzahl von Bits erzeugen, indem die Anzahl der Zyklen zwischen jedem Einlesen einer neuen Eingangsspannung gesteuert wird. Fehlerwirkungen der zweiten und dritten Ordnung können die Anzahl der genauen Ausgangsbits einschränken. Da die Anzahl der Ausgangsbits erhöht werden kann, ohne die Anzahl der Systemkomponenten zu erhöhen, kann der rezirkulierende ADW eine geringere Größe aufweisen als übliche ADW.
Aus diesem Beispiel geht auch hervor, dass in der Schaltung 300 zwei Zellen vorliegen. Die erste Zelle weist die Kondensatoren 314 und 316 auf und die zweite Zelle weist die Kondensatoren 328 und 330 auf. Im Dauerzustand wird eine der Zellen mit der gleichgerichteten Form des vorherigen Restes aufgeladen, und die andere Zelle liest den nächsten Rest aus. Die zwei Zellen werden somit alternierend benutzt, wobei jede als ein Halteglied für die andere dient.
In einigen Ausführungsformen wird die Pegelverschiebung mithilfe der parasitären Kondensatoren an den Bodenplatten der Kondensatoren erzielt. In diesen Ausführungsformen können die Referenzspannungen +V_R und –V_R wegfallen. In bestimmten Ausführungsformen kann die Schaltung 300 ohne Puffer 322a–b betrieben werden, da die Verwendung der Gatter die Ladung der Kondensatoren minimieren kann. Obwohl der Ausgang des Komparators 308 Gray-Code ist, kann der Gray-Code-Ausgang in natürlichen Binärcode umgewandelt werden. Wenn beispielsweise die Schaltung 200 ihren Gray-Code-Ausgang seriell erzeugt, mit dem MSB als Erstes, dann kann die Umwandlung in natürlichen Binärcode durch Empfangen des unveränderten MSB und dann anschließende XOR(exklusives Oder)-Behandlung jedes nachfolgenden Bits mit dem vorangehenden natürlichen Binärbit erfolgen.
In einigen Ausführungsformen kann die Schaltung 300 als eine natürliche Kaskade von Stufen implementiert sein. Der Vorteil der natürlichen Kaskade ist ihr hoher Durchsatz. Im Dauerzustand findet die gesamte Umwandlung unabhängig von der Anzahl der Ausgangsbits in zwei Taktzyklen statt. Wenn beispielsweise eine Auflösung von 14 Bit erforderlich ist, kann eine natürliche Kaskade den 14-fachen Durchsatz einer zirkulierenden Darstellung aufweisen.
Da die Schaltung 300 Schalter und Kondensatoren verwendet, kann die Schaltung einen sehr niedrigen Temperaturkoeffizienten (z. B. weniger Variabilität aufgrund von Änderungen der Betriebstemperatur), eine geringe Leistungsaufnahme und einen breiten Taktbereich aufweisen. Obgleich Operationsverstärker die traditionelle Implementierung der Stufen in einem Bit-pro-Stufe-Wandler waren, erfordert eine Implementierung mit Schaltern und Komparatoren weniger Leistung und ist genauer, da keine Abhängigkeit von Komponentenwerten vorliegt. Die in Schaltung 300 verwendeten Kondensatoren müssen nicht genau, stabil oder mit der Versorgungsspannung invariant sein. Der gesamte Resterzeugungsmechanismus kann frei von Komponentenabhängigkeiten der ersten Ordnung sein, mit Ausnahme des Offsets des Komparators und der Puffer. Diese Offsets lassen sich leicht durch automatische Standard-Nullpunktrückstelltechniken einmal pro Umwandlung erreichen.
Die 4–6 zeigen veranschaulichende Transferkurven für Elemente eines Bit-pro-Stufe-Wandlers. Die 4–6 unterteilen die Transformation, die von der Schaltung 300 durchgeführt wird, in drei Schritte: Gleichrichtung, Anwenden einer Verstärkung von zwei und Anwenden einer Pegelverschiebung. Diese Schritte werden jeweils von den veranschaulichenden Schaltungen 412, 414 bzw. 416 durchgeführt. 4 zeigt eine veranschaulichende Schaltung 412 zum Gleichrichten eines Eingangssignals. Die Schaltung 412 empfängt einen Spannungseingang, der an Komparator 420 angelegt wird. Der Komparator 420 bestimmt die Polarität des Eingangs und gibt dann ein Signal φ aus. Das Signal φ ist der Bitausgang der Schaltung 412 und steuert außerdem die Schalter 422a–b so dass: V_OUT = –|V_IN|
Da diese Gleichrichtung durch Kreuzen der Drähte eines Differenzsignals durchgeführt wird, kann der Gleichrichter im Wesentlichen fehlerfrei sein. Die Schalter der Schaltung 412 sind in einer Position gezeigt, die einem positiven Eingang entspricht. Die Wirkung der Schaltung 412 ist in der Transferfunktion 402 gezeigt.
5 zeigt eine veranschaulichende Schaltung 414 zum Anwenden einer Verstärkung von zwei mithilfe von Kondensatoren und Schaltern. Die Schaltung 414 wendet auf zwei Stufen eine Verstärkung von zwei an. Auf Stufe 1 sind die mit 1 bezeichneten Gatter geschlossen und der Spannungseingang wird an die Kondensatoren C₁ und C₂ angelegt. Auf Stufe 2 sind nur die mit 2 bezeichneten Gatter gesclossen, und die Kondensatoren C₁ und C₂ sind in Reihe geschaltet. Die Ausgangsspannung, die Spannungsdifferenz zwischen der oberen Platte von C₁ und der unteren Platte von C₂, beträgt das Zweifache der Eingangsspannung. Daher wendet die Schaltung 414 eine Verstärkung von zwei auf ihren Eingang an. Eine Gleichtaktspannung V_CM wird zwischen den Kondensatoren angelegt, um die Spannungsdifferenz um V_CM zu zentrieren. Die Wirkung der Schaltungen 412 und 414 in Reihe ist in der Transferfunktion 404 gezeigt.
6 zeigt eine veranschaulichende Schaltung 416 zum Anwenden einer Pegelverschiebung. Die Schaltung 416 wendet auf zwei Stufen, die Stufe 2 und die Stufe 3, eine Pegelverschiebung an. Auf Stufe 2 beginnen die Kondensatoren C₁ und C₂ in Schaltung 416 mit der Spannung der Kondensatoren C₁ und C₂ ab Stufe 2 in Schaltung 414. Auf Stufe 3 wird die Gleichtaktspannung getrennt, da die Gatter mit der Bezeichnung 2 offen sind. Eine Spannung +V_SH/2 wird an die Bodenplatte des Kondensators C₁ angelegt und eine Spannung –V_SH/2 wird an die untere Platte des Kondensators C₂ angelegt. Daher erhöht die Schaltung 416 die Spannungsdifferenz zwischen der oberen Platte von C₁ und der Bodenplatte von C₂ um V_SH. Die Transferfunktion 406 zeigt die Nettowirkung der Schaltungen 412, 414 und 416. Anhand der Transferfunktionen ist zu erkennen, dass die Schaltung 412 ein Eingangssignal gleichrichtet, die Schaltung 414 eine Verstärkung von zwei anwendet und die Schaltung 416 eine Pegelverschiebung anwendet, die dem Vollausschlag entspricht. Die Schaltungen 412, 414 und 416 veranschaulichen so die Funktionsprinzipien der Schaltung 300. Obwohl die Funktionsprinzipien in 3 in einer rezirkulierenden Auslegung dargestellt wurden, können sie in verschiedenen Darstellungen implementiert werden, darunter einer kaskadierten mehrstufigen Darstellung.
7 zeigt ein Ablaufdiagramm eines veranschaulichenden Verfahrens 700 zur Analog-Digital-Umwandlung. Das Verfahren 700 extrahiert ein Bit aus einem Analogeingang durch Bestimmen der Polarität des Eingangs und gibt dann einen Rest aus, der zum Bestimmen nachfolgender Bits verwendet werden kann. Das Verfahren 700 kann mithilfe einer Bit-pro-Stufe-Faltarchitektur implementiert werden. Beispielsweise kann das Verfahren 700 mit der Stufe 100 aus 1, dem Mehrstufen-ADW 200 aus 2, der Schaltung 300 aus 3 oder der Kombination von Schaltungen 412, 414 und 416 aus 4 durchgeführt werden.
In Schritt 702 werden ein erster Kondensator und ein zweiter Kondensator mit einer Eingangsspannung V_IN aufgeladen. Jeder Kondensator weist eine erste und zweite Platte auf. Die Eingangsspannung kann ein Differenzeingang sein, der um eine Gleichtaktspannung zentriert ist. Der Differenzbetrieb kann aufgrund der Unterdrückung von Stromrauschen vorteilhaft sein. Nach dem Durchführen von Schritt 702 kann die erste Platte jedes Kondensators ein Potential V_A aufweisen und die zweite Platte jedes Kondensators kann ein Potential V_B aufweisen, wobei V_IN = V_A – V_B.
In Schritt 704 wird eine erste Referenzspannung mit der zweiten Platte des ersten Kondensators verbunden, und in Schritt 706 wird eine zweite Referenzspannung mit der ersten Platte des zweiten Kondensators verbunden. Ein derartiges Verbinden der Kondensatoren kann die Eingangsspannung V_IN verdoppeln und verschieben. Die Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators kann die Ausgangsspannung einer Schaltung sein. In solchen Fällen, wenn die erste und zweite Referenzspannung +V_R bzw. –V_R sind, kann die Ausgangsspannung 2V_IN + 2V_R sein. Die Schritte 704 und 706 können gleichzeitig erfolgen. Dies kann vorteilhaft sein, da das Verdoppeln der Eingangsspannung ohne gleichzeitiges Verschieben bewirken könnte, dass die Eingangsspannung sich den Grenzwerten einer Versorgungsspannung annähert oder diese überschreitet. In einigen Ausführungsformen ist die Spannungsdifferenz zwischen der ersten Referenz und der zweiten Referenz gleich einer Halbausschlagspannung, so dass die Eingangsspannung um einen halben Ausschlag verschoben wird.
In Schritt 708 wird die Polarität der Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators (z. B. die Polarität der Ausgangsspannung aus Schritt 706) mithilfe eines Komparators bestimmt. Diese Bestimmung kann mit dem Komparator 112 aus 1, dem Komparator 308 aus 3 oder dem Komparator 720 aus 4 oder einem beliebigen geeigneten Komparator durchgeführt werden. Ein Binärbit, das die Polarität darstellt, wird in Schritt 710 ausgegeben. In einigen Ausführungsformen wird eine logische Null für negative Spannungen in Bezug auf die Masse ausgegeben, und eine logische Eins wird für positive Spannungen in Bezug auf die Masse ausgegeben. Das Binärbit kann dazu verwendet werden, einen Schalter zu steuern, um die Eingangsspannung, die in Schritt 702 empfangen wurde, oder die Ausgangsspannung aus Schritt 706 gleichzurichten.
In Schritt 712 wird die Polarität der Ausgangsspannung aus Schritt 706 auf Grundlage des Binärbits umgeschaltet, um die Ausgangsspannung gleichzurichten. In einigen Ausführungsformen erfolgt die Gleichrichtung, indem auf Grundlage des Binärbits Verbindungen zu einem Paar Ausgangsanschlüsse umgeschaltet werden. Wenn beispielsweise in bestimmten Ausführungsformen die Polarität positiv ist, wird ein positiver Ausgangsanschluss an die zweite Platte des zweiten Kondensators gekoppelt, und ein negativer Ausgangsanschluss wird an die erste Platte des ersten Kondensators gekoppelt. Wenn dagegen die Polarität negativ ist, wird der negative Ausgangsanschluss an die zweite Platte des zweiten Kondensators gekoppelt, und der positive Ausgangsanschluss wird an die erste Platte des ersten Kondensators gekoppelt. Die gleichgerichtete Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators (z. B. die gleichgerichtete Ausgangsspannung) ist ein Rest. In solchen Fällen ergibt sich der vom Verfahren 700 ausgegebene Rest durch: Rest = –2|V_IN| + V_R wobei V_R die Spannungsdifferenz zwischen der ersten und zweiten Referenzspannung ist.
Das Verfahren 700 kann an dem Rest wiederholt werden, um weitere Bits zu extrahieren (z. B. durch Rezirkulieren des Restes). In einigen Ausführungsformen wird der Rest durch Verbinden positiver und negativer Ausgangsanschlüsse einer Schaltung mit positiven und negativen Eingangsanschlüssen derselben Schaltung rezirkuliert. Aufgrund einer solchen Implementierung kann die Auflösung einer ADW-Schaltung variabel sein. Beispielsweise kann der ADW zulassen, dass mehr Bits aus einem Eingang extrahiert werden, indem ein Rest für zusätzliche Zyklen rezirkuliert wird, ohne dass die physische Struktur der Schaltungen geändert wird. Das Verfahren 700 kann auch mit einer Kaskadendarstellung implementiert werden, etwa dem Mehrstufen-ADW 200 aus 2, der einen höheren Durchsatz als eine rezirkulierende Implementierung bereitstellt.
Der Ausgang wiederholter Iterationen des Verfahrens 700 kann einen Gray-Code erzeugen, der den Analogspannungseingang darstellt, der anfangs am ersten und zweiten Kondensator angelegt wurde. Das höchstwertige Bit (MSB) des Gray-Codes kann durch die Polarität des anfänglichen Spannungseingangs bestimmt werden, und die nachfolgenden Bits können durch die Polarität nachfolgender Reste bestimmt werden, die durch aufeinanderfolgende Iterationen des Verfahrens 700 ausgegeben werden. Wenn negative und positive Werte durch Gray-Code dargestellt werden, kann das MSB das Vorzeichen eines Wertes darstellen, und die übrigen Bits können die Größe darstellen.
Im hier verwendeten Sinne bezeichnet ein Ausdruck, der sich auf „wenigstens eins von” einer Liste von Teilen bezieht, eine beliebige Kombination dieser Teile einschließlich einzelner Elemente. Beispielsweise soll „wenigstens eins von: a, b oder c” alle Folgenden abdecken: a, b, c, a-b, a-c, b-c und a-b-c.
Die vorstehende Beschreibung betrifft bestimmte Implementierungen zu Zwecken der Beschreibung der innovativen Aspekte dieser Offenbarung. Ein Durchschnittsfachmann wird jedoch erkennen, dass sich die vorliegenden Lehren auf unterschiedlichste Weise anwenden lassen. Die beschriebenen Implementierungen können in beliebigen Geräten, Vorrichtungen oder Systemen implementiert werden, einschließlich solcher, die zum Messen von Beschleunigung, Aufprall oder Kraft konfiguriert werden können. Somit sollen die Lehren nicht nur auf die Implementierungen beschränkt sein, die in den Figuren dargestellt sind, sondern weisen stattdessen eine breite Anwendbarkeit auf, wie ein Durchschnittsfachmann leicht erkennen wird.
Verschiedene Modifikationen an den in dieser Offenbarung beschriebenen Implementierungen liegen für Fachleute auf der Hand, und die hier definierten Grundprinzipien können auf andere Implementierungen angewandt werden, ohne vom Geiste oder Umfang dieser Offenbarung abzuweichen. Daher sollen die Ansprüche nicht auf die hier aufgezeigten Implementierungen beschränkt sein, sondern sind im breitestmöglichen Umfang gemäß dieser Offenbarung, der offenbarten Grundgedanken und der neuartigen Merkmale auszulegen. Auch wird ein Durchschnittsfachmann verstehen, dass die Begriffe „obere(r/s)” und „untere(r/s)” bisweilen zur einfacheren Beschreibung der Figuren verwendet werden und relative Positionen entsprechend der Ausrichtung der Figur auf einer normal ausgerichteten Seite angeben und möglicherweise nicht die tatsächliche Ausrichtung z. B. einer Schaltung in implementierter Form wiedergeben.
Bestimmte Merkmale, die in dieser Beschreibung im Zusammenhang mit separaten Implementierungen beschrieben werden, können auch in Kombination in einer einzelnen Implementierung implementiert werden. Umgekehrt können verschiedene Merkmale, die im Zusammenhang mit einer einzelnen Implementierung beschrieben werden, auch in mehreren Implementierungen separat oder in beliebiger geeigneter Kombination implementiert werden. Obwohl ferner Merkmale vorstehend als in bestimmten Kombinationen wirkend beschrieben und zunächst sogar als solche beansprucht werden mögen, können in einigen Fällen ein oder mehrere Merkmale einer beanspruchten Kombination aus dieser Kombination herausgelöst werden, und die beanspruchte Kombination kann eine untergeordnete Kombination oder eine Abwandlung einer untergeordneten Kombination betreffen.
Obwohl Vorgänge in den Zeichnungen in einer bestimmten Reihenfolge dargestellt sind, wird ein Durchschnittsfachmann außerdem ebenso erkennen, dass diese Vorgänge nicht in der bestimmten gezeigten Reihenfolge oder in sequenzieller Reihenfolge ausgeführt werden müssen oder dass nicht sämtliche dargestellten Vorgänge ausgeführt werden müssen, um die gewünschten Ergebnisse zu erzielen. Ferner können die Zeichnungen auf schematische Weise einen oder mehrere Beispielprozesse in Form eines Ablaufdiagramms darstellen. Allerdings können andere Vorgänge, die nicht dargestellt sind, in die schematisch dargestellten Beispielprozesse aufgenommen werden. Beispielsweise können ein oder mehrere weitere Vorgänge vor, nach, gleichzeitig mit oder zwischen beliebigen der dargestellten Vorgänge ausgeführt werden. Unter bestimmten Umständen können Multitasking und parallele Verarbeitung vorteilhaft sein. Darüber hinaus ist die Trennung verschiedener Systemkomponenten in den oben beschriebenen Implementierungen nicht als in sämtlichen Implementierungen eine solche Trennung erfordernd auszulegen, und es versteht sich, dass die beschriebenen Komponenten und Systeme allgemein gemeinsam in einer einzelnen Schaltung integriert oder in mehreren Schaltungen verkörpert sein können. Außerdem fallen weitere Implementierungen in den Umfang der nachfolgenden Ansprüche. In einigen Fällen können die Handlungen, die in den Ansprüchen genannt sind, in einer anderen Reihenfolge ausgeführt werden und trotzdem die gewünschten Ergebnisse erzielen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 3187325 [0006]

Claims

Verfahren zur Analog-Digital-Umwandlung, umfassend: Laden eines ersten Kondensators und eines zweiten Kondensators mit einer Eingangsspannung, wobei jeder Kondensator eine erste und eine zweite Platte aufweist; Verbinden einer ersten Referenzspannung mit der zweiten Platte des ersten Kondensators; Verbinden einer zweite Referenzspannung mit der ersten Platte des zweiten Kondensators; Bestimmen, mithilfe eines Komparators, einer Polarität einer Ausgangsspannung, wobei die Ausgangsspannung eine Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators ist; Ausgeben eines Binärbits, das die Polarität der Ausgangsspannung darstellt; und Umschalten der Polarität der Ausgangsspannung auf Grundlage des Binärbits zum Gleichrichten der Ausgangsspannung.
Verfahren nach Anspruch 1, wobei ein erster Ausgangsanschluss mit der ersten Platte des ersten Kondensators verbunden ist und ein zweiter Ausgangsanschluss mit der zweiten Platte des zweiten Kondensators verbunden ist, und wobei das Umschalten der Polarität das Umschalten von Verbindungen zum ersten Ausgangsanschluss und dem zweiten Ausgangsanschluss auf Grundlage des Binärbits einschließt.
Verfahren nach Anspruch 1 oder 2, wobei das Umschalten der Polarität Folgendes umfasst: wenn die Polarität positiv ist, Verbinden des ersten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und Verbinden des zweiten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators; und wenn die Polarität negativ ist, Verbinden des zweiten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und Verbinden des ersten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators.
Verfahren nach einem der Ansprüche 1–3, ferner umfassend Rezirkulieren eines Restes durch Verbinden des ersten und zweiten Ausgangsanschlusses mit dem positiven bzw. dem negativen Eingangsanschluss.
Verfahren nach einem der Ansprüche 1–4, wobei eine Spannungsdifferenz zwischen der ersten Referenzspannung und der zweiten Referenzspannung gleich einer Halbausschlagspannung ist.
Verfahren nach einem der Ansprüche 1–5, wobei der Schritt des Verbindens der ersten Referenzspannung mit der zweiten Platte des ersten Kondensators und der Schritt des Verbindens der zweiten Referenzspannung mit der ersten Platte des zweiten Kondensators gleichzeitig ausgeführt werden.
Verfahren nach Anspruch 4, wobei das Verfahren wiederholt wird, um 14 Bits oder mehr zu extrahieren, bevor die Eingangsspannung geändert wird.
Verfahren nach einem der Ansprüche 1–7, wobei die Eingangsspannung eine Differenzspannung ist, die um eine Gleichtaktspannung zentriert ist.
Verfahren nach einem der Ansprüche 1–8, wobei die erste Referenzspannung und die zweite Referenzspannung jeweils durch einen dritten Kondensator bzw. einen vierten Kondensator bereitgestellt werden.
Verfahren nach einem der Ansprüche 1–9, wobei eine Kapazität des ersten Kondensators nicht gleich einer Kapazität des zweiten Kondensators ist.
System zur Analog-Digital-Umwandlung, umfassend: einen ersten Kondensator und einen zweiten Kondensator, wobei jeder Kondensator eine erste Platte und eine zweite Platte aufweist; einen positiven Eingangsanschluss und einen negativen Eingangsanschluss, wobei der positive und der negative Eingangsanschluss dazu konfiguriert sind, den ersten Kondensator und den zweiten Kondensator mit einer Eingangsspannung aufzuladen; eine erste Referenzspannungsquelle, die umschaltbar mit der zweiten Platte des ersten Kondensators verbunden ist; eine zweite Referenzspannungsquelle, die umschaltbar mit der ersten Platte des zweiten Kondensators verbunden ist; einen Komparator, der mit der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators verbunden ist und einen Komparatorausgang aufweist; und einen ersten und einen zweiten Ausgangsanschluss, wobei jeder Anschluss umschaltbar mit der ersten Platte des ersten Kondensators und mit der zweiten Platte des zweiten Kondensators verbunden ist, wobei die umschaltbaren Verbindungen der Anschlüsse vom Komparatorausgang gesteuert werden.
System nach Anspruch 11, wobei die umschaltbaren Verbindungen der Anschlüsse zu Folgendem konfiguriert sind: wenn die Polarität positiv ist, elektrisches Koppeln des ersten Ausgangsanschlusses an die zweite Platte des zweiten Kondensators und elektrisches Koppeln des zweiten Ausgangsanschlusses an die erste Platte des ersten Kondensators; und wenn die Polarität negativ ist, elektrisches Koppeln des zweiten Ausgangsanschlusses an die zweite Platte des zweiten Kondensators und elektrisches Koppeln des ersten Ausgangsanschlusses an die erste Platte des ersten Kondensators.
System nach Anspruch 11 oder 12, wobei der erste und zweite Ausgangsanschluss mit dem positiven bzw. dem negativen Eingangsanschluss verbunden sind.
System nach einem der Ansprüche 11–13, wobei eine Spannungsdifferenz zwischen der ersten Referenzspannungsquelle und der zweiten Referenzspannungsquelle gleich einer Halbausschlagspannung ist.
System nach einem der Ansprüche 11–14, wobei die erste Referenzspannungsquelle einen dritten Kondensator und die zweite Referenzspannungsquelle einen vierten Kondensator umfasst.
System nach einem der Ansprüche 11–15, wobei eine Kapazität des ersten Kondensators nicht gleich einer Kapazität des zweiten Kondensators ist.
System zur Analog-Digital-Umwandlung, umfassend: einen ersten Kondensator und einen zweiten Kondensator, wobei jeder Kondensator eine erste und eine zweite Platte aufweist; ein Mittel zum Aufladen des ersten Kondensators und des zweiten Kondensators mit einer Eingangsspannung; ein Mittel zum Verbinden einer ersten Referenzspannung mit der zweiten Platte des ersten Kondensators; ein Mittel zum Verbinden einer zweiten Referenzspannung mit der ersten Platte des zweiten Kondensators; ein Mittel zum Bestimmen einer Polarität einer Ausgangsspannung, wobei die Ausgangsspannung eine Spannungsdifferenz zwischen der ersten Platte des ersten Kondensators und der zweiten Platte des zweiten Kondensators ist; ein Mittel zum Ausgeben eines Binärbits, das die Polarität der Ausgangsspannung darstellt; und ein Mittel zum Umschalten der Polarität der Ausgangsspannung auf Grundlage des Binärbits zum Gleichrichten der Ausgangsspannung.
System nach Anspruch 17, wobei das Mittel zum Umschalten der Polarität ein Mittel umfasst zum: wenn die Polarität positiv ist, Verbinden des ersten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und Verbinden des zweiten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators; und wenn die Polarität negativ ist, Verbinden des zweiten Ausgangsanschlusses mit der zweiten Platte des zweiten Kondensators und Verbinden des ersten Ausgangsanschlusses mit der ersten Platte des ersten Kondensators.
System nach Anspruch 17 oder 18, ferner umfassend ein Mittel zum Rezirkulieren eines Restes durch Verbinden des ersten und zweiten Ausgangsanschlusses mit dem positiven bzw. negativen Eingangsanschluss.
System nach einem der Ansprüche 17–19, wobei die erste Referenzspannung und die zweite Referenzspannung jeweils durch einen dritten Kondensator bzw. einen vierten Kondensator bereitgestellt werden.