CN104980157A - 高分辨率模数转换器 - Google Patents
高分辨率模数转换器 Download PDFInfo
- Publication number
- CN104980157A CN104980157A CN201510162131.4A CN201510162131A CN104980157A CN 104980157 A CN104980157 A CN 104980157A CN 201510162131 A CN201510162131 A CN 201510162131A CN 104980157 A CN104980157 A CN 104980157A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- plate
- lead
- voltage
- out terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 171
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000008859 change Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
- H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及高分辨率模数转换器。所公开的系统、方法和装置涉及每级一位ADC。所述每级一位ADC在每一个级处提取一个或多个位并且产生残差，以使得后继类似或相同级可提取更多个位。所述ADC使用反射二进制输出码，以使得可通过观察输入的符号(例如，极性)来提取位。所述残差可通过整流输入，使所述输入乘以二，并且使所述输入电平移位半个跨度来生成。使用电容器和开关来实现所述残差的所述生成。这使所述ADC具有低的功率消耗和小的大小。
Description
相关申请的交叉引用
本申请要求2014年4月8日提交的美国临时申请序列号61/977,020的优先权权益，所述美国临时申请的内容据此以全文引用的方式并入本文。
技术领域
本公开涉及用于模数转换的系统和方法。
背景技术
模数转换器(ADC)以特定采样率将模拟电压输入转换为通常呈二进制码形式的数字输出。ADC已使用包括逐次近似体系结构、Sigma Delta体系结构和每级一位(bit-per-stage)体系结构的各种体系结构加以实现。ADC通常以其分辨率(以位表示的输出电平的数目，ADC可将信号量子化成的所述输出电平)和其采样率来表征。
在某些应用中，有必要提高常规模数转换器(ADC)的分辨率，同时维持小的大小。具体来说，在嵌入式应用中，维持小的大小可为重要的，如嵌入加速计或微功率冲击传感器中的ADC的情况。ADC提供低功率消耗和可变分辨率(例如，可变数目的输出位)也是合乎需要的。
难以提高现有逐次近似模数转换器的分辨率，因为这类转换器已经相对较大并且将需要进一步扩大来适应14个或更多个位。此外，超过13个位的情况下，可能需要另外的修整特征。Sigma-delta ADC提供较高分辨率，但是以较高功率消耗为代价。另外，sigma-delta转换器通常无法多路复用。二进制的每级一位ADC产生具有不连续性的残差输出信号，所述不连续性对应于比较器改变状态并引起DAC切换的点。残差输出波形中的这些不连续性是这种体系结构的基本问题。对于这些瞬态来说，必须允许充分的稳定时间以传播穿过一个级并在最终比较器输入处稳定，并且因此难以使这些体系结构以高速操作。
折叠式每级一位ADC避免了二进制的每级一位体系结构的不连续性问题。F.D.Waldhauer在美国专利3,187,325中提出折叠体系结构的实现方式。Waldhauer的折叠传递函数的实现方式使用在反馈回路中具有二极管的固态运算放大器。然而，Waldhauer实现方式最适合于低分辨率应用，因为这种实现方式具有各种独立的误差源。例如，Waldhauer的各个级的级联在每一个级中都遭遇独立误差。另外，Waldhauer实现方式表现出高功率消耗。因此，仍然需要提供高分辨率(例如，12个位或更多个位)同时具有低功率消耗和小的大小的ADC。此外，需要具有可变分辨率的小的低功率ADC。
发明内容
本文描述用于模数转换的系统、方法和装置。本文所公开的系统、方法和装置涉及每级一位ADC。所述每级一位ADC在每一个级处提取一个或多个位，并且产生残差以使得后继类似或相同级可提取更多个位。所述ADC使用反射二进制输出码，以使得可通过观察输入的符号(例如，极性)来提取位。残差可通过整流输入，使所述输入乘以二，并且使所述输入电平移位半个跨度来生成。一方面，用于模数转换的方法包括：用输入电压对第一电容器和第二电容器充电，每一个电容器具有第一板和第二板；将第一参考电压连接至第一电容器的第二板；将第二参考电压连接至第二电容器的第一板；使用比较器确定输出电压的极性，其中输出电压为第一电容器的第一板与第二电容器的第二板之间的电压差；输出表示极性的二进制位；以及，基于二进制位切换输出电压的极性以整流输出电压。
在一些实施方案中，将第一输出端子连接至第一电容器的第一板，并且将第二输出端子连接至第二电容器的第二板。在这类情况下，整流包括：基于二进制位切换连到第一输出端子和第二输出端子的连接。在某些实施方案中，整流包括：如果极性为正，那么将第一输出端子连接至第二电容器的第二板，并且将第二输出端子连接至第一电容器的第一板，并且如果极性为负，那么将第二输出端子连接至第二电容器的第二板，并且将第一输出端子连接至第一电容器的第一板。在一些实施方案中，所述方法还包括通过将第一输出端子和第二输出端子连接至正输入端子和负输入端子来再循环残差。在某些实施方案中，第一参考电压与第二参考电压之间的电压差等于半标度电压。
在一些实施方案中，同时执行将第一参考电压连接至第一电容器的第二板的步骤和将第二参考电压连接至第二电容器的第一板的步骤。在某些实施方案中，重复所述方法以在改变输入电压之前提取14个位或更多个位。在一些实施方案中，输入电压为以共模电压为中心的差分电压。在某些实施方案中，第一参考电压和第二参考电压分别由第三电容器和第四电容器供应。在一些实施方案中，第一电容器的电容与第二电容器的电容不相等。
另一方面，用于模数转换的系统包括：第一电容器和第二电容器，每一个电容器具有第一板和第二板；正输入端子和负输入端子，所述正输入端子和所述负输入端子被配置来用输入电压对第一电容器和第二电容器充电；第一参考电压源，其可切换地连接至第一电容器的第二板；第二参考电压源，其可切换地连接至第二电容器的第一板；比较器，其连接至第一电容器的第一板和第二电容器的第二板，并且具有比较器输出；以及，第一输出端子和第二输出端子，每一个端子可切换地连接至第一电容器的第一板并且连接至第二电容器的第二板，所述端子的可切换连接是由比较器输出控制。
在一些实施方案中，所述端子的可切换连接被配置来：如果极性为正，那么将第一输出端子电耦合至第二电容器的第二板，并且将第二输出端子电耦合至第一电容器的第一板，并且如果极性为负，那么将第二输出端子电耦合至第二电容器的第二板，并且将第一输出端子电耦合至第一电容器的第一板。在某些实施方案中，第一输出端子和第二输出端子分别连接至正输入端子和负输入端子。在一些实施方案中，第一参考电压源与第二参考电压源之间的电压差等于半标度电压。在某些实施方案中，第一参考电压源包括第三电容器，并且第二参考电压源包括第四电容器。在一些实施方案中，第一电容器的电容与第二电容器的电容不相等。
另一方面，用于模数转换的系统包括：第一电容器和第二电容器，每一个电容器具有第一板和第二板；用于用输入电压对第一电容器和第二电容器充电的装置；用于将第一参考电压连接至第一电容器的第二板的装置；用于将第二参考电压连接至第二电容器的第一板的装置；用于确定输出电压的极性的装置，其中所述输出电压为第一电容器的第一板与第二电容器的第二板之间的电压差；用于输出表示极性的二进制位的装置；以及，用于基于二进制位来整流输出电压的电压差的装置。
在一些实施方案中，用于整流的装置包括用于以下的装置：如果极性为正，那么将第一输出端子连接至第二电容器的第二板，并且将第二输出端子连接至第一电容器的第一板，并且如果极性为负，那么将第二输出端子连接至第二电容器的第二板，并且将第一输出端子连接至第一电容器的第一板。在某些实施方案中，所述系统还包括用于通过将第一输出端子和第二输出端子连接至正输入端子和负输入端子来再循环残差的装置。在一些实施方案中，第一参考电压和第二参考电压分别由第三电容器和第四电容器供应。
在一些实施方案中，单个级被用于使用残差的再循环来提取多个位。再循环可通过交替地使用两个单元来支持，每一个单元用作对另一个单元的保持(hold)。在某些实施方案中，将采样与保持(sample andhold)或追踪与保持(track and hold)用于存储转换级之间的再循环残差。可变长度的ADC可具有比常规模数转换器更小的大小。
在某些实施方案中，ADC可实现为各个级的直接级联。
在一些实施方案中，可变长度的模数转换器的大小并不随着分辨率的位的数目增加而成比例地增加。
在某些实施方案中，将所有有限数目的误差源施加至每一个位，因此需要一组修整值来校正总精确度。
在一些实施方案中，可变长度的模数转换器包括开关和电容器，所述开关和电容器可使模数转换器具有低的温度系数和宽的时钟范围。
在某些实施方案中，每一次转换耗时几微秒。
附图说明
本公开的以上和其它特征(包括本公开的性质和本公开的各种优点)将在结合附图考虑以下详细描述后更为明显，在附图中：
图1示出每级一位模数转换器(ADC)的说明性级以及对应输入、残差和位输出；
图2示出说明性多级式每级一位ADC以及对应残差波形R1和R2；
图3示出用于可变长度模数转换器的说明性电路；
图4示出用于整流输入信号的每级一位转换器的说明性电路；
图5示出用于使用电容器和开关来施加增益2的每级一位转换器的说明性电路；
图6示出用于施加电平移位的每级一位转换器的说明性电路；以及
图7示出用于模数转换的说明性方法的流程图。
各图中的相同参考数字和标号指示相同元件。
具体实施方式
以下描述公开了用于低功率每级一位模数转换器(ADC)的设计。ADC可实现折叠式每级一位转换器，其通过测量和确定输入的极性来从输入提取位，并且随后输出可由相同级用来确定后续位的残差。ADC可使用紧凑再循环设计加以实现，所述紧凑再循环设计相对于常规ADC减小了ADC的大小。再循环实现方式可允许ADC的分辨率为可变。例如，ADC可允许通过使残差再循环另外的循环来从输入提取更多个位，并且可不需要电路的变化。还设想了级联设计，所述级联设计可提供较高吞吐量，同时维持低功率消耗。
图1示出每级一位ADC的说明性级100。级100包括输入节点114、增益108和110、比较器112、开关118、加法器120和位输出节点116。级100可接收如输入102的输入信号，并且生成残差和位输出，如所示的残差104和位输出106。级100使用折叠式体系结构来将模拟输入转换为以数字方式表示模拟输入的一系列位。为此，级100确定其输入102的极性以产生位输出106，并且将输入102变换为残差104。随后将残差104发送至相同级的输入端，在一些实施方案中，这包括将残差发送至所述级自己的输入端。这个下一级确定下一个位输出。重复根据输入的极性确定位并将残差传递至下一级的这个迭代过程，直到获得所需数目的位为止。每一个级通过整流、倍增和移位其输入来从其输入生成所述级的残差。为简单起见，倍增和移位操作在图1中描绘为由增益108和110以及加法器120来执行。然而，如将在图3中所示，这些部件表示用来执行增益和求和操作的电容器和开关的组合。在级100中电容器和开关而不是运算放大器的使用消除了与运算放大器相关联的一些误差源，同时降低功率消耗。
在操作中，将输入电压V输入连接至节点114，并且在比较器112处与接地进行比较。比较器在节点116处的输出为级100的位输出。对于相对于接地的负电压来说输出逻辑零，并且对于相对于接地的正电压来说输出逻辑1。因此，比较器112检测输入信号V输入的极性，并且提供级100的对应位输出。比较器112的输出也用来控制开关118。当节点116处的输出为逻辑零时，开关118将增益108的输出连接至加法器120。相反，当116处的输出为逻辑1时，开关118将增益110的输出连接至加法器120。因此，输入电压的极性决定总体级增益是+2还是–2。如图1中所示，开关118处于对应于负输入电压的位置中。在加法器120处，将增益108或增益110的输出加至VR，并且加法器的输出为所述级的残差。级100的传递函数因此为：
残差＝-2|V输入|+VR
如果在级100之后存在一个或多个级，那么将残差信号传递至下一级。
图表102示出级100的示例性电压输入V输入，而图表104和图表106分别示出对应残差和位输出。图表102的x轴示出时间，并且y轴示出电压。为了说明级100的运行，输入为范围在-VR与+VR之间的线性斜坡电压。电压输入最初为负并且在时间122处变为正。在时间122之前，比较器116输出逻辑零，如图表106中所示。另外，增益108连接至加法器120，因此残差为2V输入+Vr。在时间122处，V输入从负的转变为正。因此，116处的位输出从0转变至1，并且开关118将增益110连接至加法器120。在这个配置中，残差为-2V输入+Vr。值得注意的是，不同于在直接二进制纹波ADC中，这个转变并不导致残差中的跳跃不连续性，因为在V输入＝0时，
2V输入+VR＝-2V输入+VR＝VR
图2示出说明性多级式每级一位ADC 200以及对应残差波形R1和R2。多级ADC 200包括n个级。为清晰起见，仅示出前两个级和最后两个级(级204a-d)。多级ADC 200的每一个级可使用来自图1的级100加以实现。将电压输入V输入施加至级204的输入端。如在图1的实例中，V输入为范围在-VR与+VR之间的线性斜坡电压。级204a施加传递函数R1＝-2|V输入|+VR并且将R1输出至级204b。类似地，级204b将相同传递函数施加至R1并且将R2输出至下一级(未示出)。如图表202中所示，输入由每一个级有效折叠。将由前三个级输出的码展示在R2下方。码以b0b1b2的形式加以展示。码的最高有效位(MSB)(在这个实例中为位b0)由输入的极性决定。位b1由R1的极性决定，并且位b2由R2的极性决定。例如，码最初为000，因为输入R1和R2全部为负。当R2变为正时，位b2从0转变至1，并且码为001。当R1变为正时，码的位b1从0转变至1，并且码为011。如果折叠过程在后续级中继续，那么码输出每多一级增加一个位。
由多级ADC 200输出的码可为格雷码(Gray code)。格雷码也称为反射二进制码，它是单位距离码，因为逐次值仅相差一个位。这个单位距离性质使高速操作可行，因为不同于直接二进制码，在折叠级残差的任何残差中不存在突然转变。另外，如果负值和正值由格雷码表示，那么MSB可表示值的符号，并且剩余位可表示量值。在图2中的实例中，八个格雷码可以说是关于线224反射，因为距线224相等距离的格雷码具有相同的较低两个位。
图3示出用于可变长度模数转换器的说明性电路300。电路300包括电容器314、316、328和330，闸304a-b、310a-b、312a-b、318a-b、320a-b、324a-b、326a-b、332a-b和334a-b，开关306a-b，缓冲器332a-b，比较器308和互连件。电路300实现图1和图2中说明的模数转换。电路300在两个级中操作。在级1中，标记为“1”的闸(310a-b、312a-b、318a-b、320a-b)闭合。在这个级中，跨电容器314和316施加整流输入电压，同时将增益2和电平移位施加至存储在电容器328和330上的电压。在级2中，标记为“2”的闸(324a-b、326a-b、332a-b、334a-b)闭合。在这个级中，将增益2和电平移位施加至在级1中存储在电容器314和316上的电压，同时跨电容器328和330施加来自级1的整流残差信号。读取信号用来在新输入电压中读取。如果读取信号高，那么接收输入RD的闸(闸304a和304b)闭合。如果读取信号在级1中是低的，那么闸320a-b也闭合。电路300的闸可为开关，并且通常将为晶体管，其最常形成为半导体装置的部分。
在使用中，将电压输入V输入分别施加位于节点302a和302b处的VA与VB之间，以使得V输入＝VA-VB。这个电压为以共模电压VCM为中心的差分输入，以使得：
VA＝VCM+V输入/2
VB＝VCM-V输入/2
差分操作可由于电源噪声抑制而为有益的。读取信号闭合闸304a-b，因此使输入电压施加至比较器308的输入端。比较器308确定输入的极性，并且随后输出信号b。信号b为电路300的第一输出位。信号b也用来控制开关306a-b。开关306a-b连同比较器308一起充当整流器，因为所述开关和比较器基于V输入的极性来切换电路300的节点338a与338b之间的电压的极性。因为这个整流是通过交叉差分信号的导线来执行，所以整流器基本上是无误差的。如图3中所示，示出处于对应于正V输入的位置中的开关306a-b。
在级1中，338a处的电压(VB)施加至电容器314和316的上板，并且338b处的电压(VA)施加至电容器314和316的下板。由于由开关306a-b执行的整流，施加至电容器的电压通常为-|V输入|。另外，+VR施加至电容器328并且-VR施加至电容器330，其中+VR和-VR由以下公式给出：
+VR＝VCM+VSH/2
-VR＝VCM-VSH/2
VSH可等于电路300的半标度电压。
在级2中，+VR施加至电容器314的底板并且–VR施加至电容器316的上板。因此，电容器314的上板具有由以下公式给出的电压：
VB-VA+VR
并且电容器316的下板具有由以下公式给出的电压：
-VR-(VB-VA)
因此，电容器314的上板与电容器316的下板之间的电压差为：
2(VB-VA)+VSH
这个电压差可更一般地表示为：
-2|V输入|+VSH
这是图1中所示的每级一位转换器的传递函数。这个电压差为第一级的残差R1。
因为增益2和电平移位是通过将参考电压施加至电容器314和316的底板来实现，所以变换是大致上无误差的，并且降低或消除集成电路(IC)电容器的底板杂散的负面效应。另外，对于电容器314和316的任何特定电容或对于电容器314与316之间的电容匹配没有要求或具有降低的要求。可存在小的误差，这取决于电容器314和316的绝对电容，但是所述小的误差通常为二阶效应并且可通过修整(例如，通过修整缓冲器332a-b的增益)或通过提高电容来减小。误差可起因于电容器的顶部通过杂散电路电容的负载，所述杂散电路电容可稍微降低信号。这个误差可通过设计(例如通过最小化连接至顶板的有源装置的大小来降低杂散电路电容)变小，并且可由反馈缓冲放大器的增益的轻微调整来校正。这个效应通过增加电容器314和316的电容直接降低。
有益的是，在一个步骤中执行倍增函数和移位函数，因为在没有同时移位的情况下使信号倍增可使信号接近或超过电源电压的限制。通过一起执行这些步骤，信号摆幅得以最小化，并且对于任何给定供应电压来说可用输入电压范围增加。
R1通过闸334a-b和缓冲器322a-b馈送回到输入端。缓冲器322a-b将增益G施加至残差。在某些实施方案中，这个增益为约1。增益G代替单一缓冲器的使用允许修整以校正误差。因为电路300实现再循环设计，所以所有转换级使用相同缓冲器322a-b，并且电路300中的有限数目个误差源中的大多数施加至每一个位。因此，可同时将单个线性修整施加至所有位。这个性质可促进修整并且可允许背景自动修整。
在残差通过缓冲器322a-b之后，比较器308确定残差的极性并且输出新信号b。b的新值为电路300的第二位输出，并且用以确定开关306a-b的状态。在设定开关306a-b之后，将整流残差施加至电容器328和330。闸310a-b和312a-b在级2期间保持断开，因此再循环残差并不破坏电容器314和316上的电压。
在级2之后，重复级1。闸318a-b闭合，并且电容器328的上板与电容器330的底板之间的电压差由以以下公式给出：
R2＝-2|R1|+VSH
这个电压差R2通过闸320a-b(假定读取信号为低的)并且通过缓冲器322a-b馈送回到输入。比较器308确定R2的极性以输出第三输出位。R2也施加至电容器314和316。
因此，第一循环产生第一位，第二循环产生第二位和第一残差，并且第三循环产生第三位和第二残差。这个过程可持续直到将新输入电压读入电路300中为止。在某些实施方案中，在读取新输入电压之前从输入电压提取14个位。电路可通过控制新输入电压的每一个读取之间的循环数目来产生任意数目的位。二阶误差效应和三阶误差效应可限制精确输出位的数目。因为可在不增加系统部件的数目的情况下增加输出位的数目，所以再循环ADC可具有比常规ADC更小的大小。
根据这个实例，还要明白的是，在电路300中存在两个单元。第一单元包括电容器314和316，并且第二单元包括电容器328和330。在稳定状态中，单元中的一个用先前残差的整流形式充电，并且另一个单元读取下一个残差。因此交替地使用两个单元，每一个单元用作对另一单元的保持。
在一些实施方案中，使用电容器的底板上的寄生电容器来实现电平移位。在这些实施方案中，可省略参考电压+VR和-VR。在某些实施方案中，电路300可在没有缓冲器322a-b的情况下操作，因为闸的使用可最小化电容器的负载。虽然比较器308的输出为格雷码，但是可将格雷码输出转换成直接二进制码。例如，如果电路200连续地产生其格雷码输出，那么首先产生MSB，随后可通过接收未改变的MSB，并且随后对每一个后继位与先前直接二进制位进行异或运算(XORing)来实现向直接二进制的转换。
在一些实施方案中，电路300可实现为各个级的直接级联。直接级联的优点为高吞吐量。在稳定状态中，整个转换在两个时钟循环中发生，而不管输出位的数目。例如，如果需要14个位的分辨率，那么直接级联可具有循环设计的吞吐量的14倍。
因为电路300使用开关和电容器，所以电路可具有非常低的温度系数(例如，归因于操作温度变化的较少可变性)、低的功率消耗和宽的时钟范围。虽然运算放大器已为每级一位转换器中的级的传统实现方式，但是使用开关和比较器的实现方式需要较少功率，并且因为不存在对分量值的相依性而更加精确。在电路300中所使用的电容器不必为精确的、稳定的或随供应电压不变的。除比较器和缓冲器的偏置之外，整个残差生成机制可不含任何一阶部件相依性。这些偏置可容易通过每转换一次的标准自动调零技术获得。
图4至图6示出用于每级一位转换器的元件的说明性传递曲线。图4至图6将由电路300执行的变换分成三个步骤：整流、施加增益2和施加电平移位。这些步骤分别由说明性电路412、414和416执行。图4示出用于整流输入信号的说明性电路412。电路412接收施加至比较器420的电压输入。比较器420确定输入的极性并且随后输出信号信号为电路412的位输出并且还控制开关422a-b，以使得：
V输出＝-|V输入|
因为这个整流是通过交叉差分信号的导线来执行，所以整流器可为大致上有误差。示出处于对应于正输入的定位中的电路412的开关。电路412的效应展示于传递函数402中。
图5示出用于使用电容器和开关来施加增益2的说明性电路414。电路414在两个级中施加增益2。在级1中，标记为1的闸闭合，并且电压输入施加至电容器C1和C2。在级2中，仅标记为2的闸闭合，并且电容器C1和C2串联连接。输出电压即C1的上板与C2的下板之间的电压差为输入电压的两倍。因此，电路414将增益2施加至所述电路的输入。在电容器之间将共模电压VCM施加至围绕VCM的电压差的中心。串联的电路412和414的效应展示于传递函数404中。
图6示出用于施加电平移位的说明性电路416。电路416在两个级即级2和级3中施加电平移位。在级2中，电路416中的电容器C1和C2以来自电路414中的级2的电容器C1和C2的电压开始。在级3中，共模电压被切断，因为标记为2的闸断开。电压+VSH/2施加至电容器c1的底板，并且电压–VSH/2施加至电容器C2的下板。因此，电路416使C1的上板与C2的底板之间的电压差增加VSH。传递函数406示出电路412、414和416的净效应。可从传递函数看出，电路412整流输入信号，电路414施加增益2，并且电路416施加等于全标度的电平移位。电路412、414和416因此说明了电路300的操作原理。虽然操作原理在图3中的再循环设计中示出，但是可在包括级联式多级设计的各种设计中加以实现。
图7示出用于模数转换的说明性方法700的流程图。方法700通过确定输入的极性来从模拟输入提取位，并且随后输出可用以确定后续位的残差。方法700可使用折式每级一位体系结构加以实现。例如，方法700可使用图1的级100、图2的多级ADC 200、图3的电路300或图4的电路412、414和416的组合加以执行。
在步骤702中，用输入电压V输入对第一电容器和第二电容器充电。每一个电容器具有第一板和第二板。输入电压可为以共模电压为中心的差分输入。差分操作可由于电源噪声抑制而为有益的。在执行步骤702之后，每一个电容器的第一板可具有电势VA，并且每一个电容器的第二板可具有电势VB，其中V输入＝VA–VB。
在步骤704中，将第一参考电压连接至第一电容器的第二板，并且在步骤706中，将第二参考电压连接至第二电容器的第一板。以此方式连接电容器可使输入电压V输入倍增并且移位。第一电容器的第一板与第二电容器的第二板之间的电压差可为电路的输出电压。在这类情况下，如果第一参考电压和第二参考电压分别为+VR和-VR，那么输出电压可为2V输入+2VR。步骤704和706可为同时的。这会是有益的，因为在没有同时移位的情况下使输入电压倍增可使输入电压接近或超过电源电压的限制。在一些实施方案中，第一参考与第二参考之间的电压差等于半标度电压，以使得输入电压移位半标度。
在步骤708中，使用比较器确定第一电容器的第一板与第二电容器的第二板之间的电压差的极性(例如，来自步骤706的输出电压的极性)。这个确定可使用图1中的比较器112、图3中的比较器308、或图4中的比较器720或任何适合的比较器来执行。在步骤710中输出表示极性的二进制位。在一些实施方案中，对于相对于接地的负电压来说输出逻辑零，并且对于相对于接地的正电压来说输出逻辑1。二进制位可用来控制开关以整流在步骤702中接收的输入电压或来自步骤706的输出电压。
在步骤712中，基于二进制位切换来自步骤706的输出电压的极性以整流输出电压。在一些实施方案中，通过基于二进制位切换连到一对输出端子的连接来执行整流。例如，在某些实施方案中，如果极性为正，那么将正输出端子耦合至第二电容器的第二板，并且将负输出量端子耦合至第一电容器的第一板。对比来说，如果极性为负，那么将负输出量端子耦合至第二电容器的第二板，并且将正输出端子耦合至第一电容器的第一板。第一电容器的第一板与第二电容器的第二板之间的整流电压差(例如，整流输出电压)为残差。在这类情况下，通过方法700输出的残差由以下公式给出：
残差＝-2|V输入|+VR
其中VR为第一参考电压与第二参考电压之间的电压差。
可对残差重复方法700以提取更多个位(例如，通过再循环残差)。在一些实施方案中，通过将电路的正输出端子和负输出端子连接至相同电路的正输入端子和负输入端子来再循环残差。这样的实现方式可允许ADC电路的分辨率为可变的。例如，ADC可允许通过使残差再循环另外的循环而不改变电路的物理结构来从输入提取更多个位。方法700也可以使用如图2的多级ADC 200的级联设计加以实现，所述级联设计与再循环实现方式相比提供较高的吞吐量。
方法700的重复迭代的输出可产生格雷码，所述格雷码表示最初跨于第一电容器和第二电容器所施加的模拟电压。格雷码的最高有效位(MSB)可由初始电压输入的极性决定，并且后续位可由通过方法700的逐次迭代输出的后续残差的极性决定。如果负值和正值都由格雷码表示，那么MSB可表示值的符号，并且剩余位可表示量值。
如本文所使用，提及一列项中的“至少一个”的用语提及的是那些项的任何组合，包括单个成员。例如，“a、b或c中的至少一个”意图涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
出于描述本公开的新颖性方面的目的，前述描述针对某些实现方式。然而，本领域普通技术人员将认识到，可以大量不同方式来应用本文的教导。所描述的实现方式可在任何装置、设备和系统中加以实现，所述装置、设备或系统包括可被配置来感测加速度、冲击或力的那些装置、设备或系统。因此，教导不意图限于仅在各图中所示的实现方式，而是取而代之具有广泛的适用性，如本领域一般技术人员将易于明白的。
本领域技术人员可易于明白对本公开中所描述的实现方式的各种修改，并且本文所定义的一般原理可在不脱离本公开的精神和范围的情况下应用于其它实现方式。因此，权利要求书不意图限于本文所示的实现方式，而是根据与本文所公开的本公开、原理和新颖特征一致的最广泛的范围。另外，本领域普通技术人员将了解的是，术语“上”和“下”有时是便于描述各图而使用，并且指示对应于适当定向的页面上的图的定向的相对位置，并且可能并不反映例如所实现的电路的适当定向。
在本说明书中描述于独立实现方式的上下文中的某些特征也可以在单个实现方式中以组合形式加以实现。相反，描述于单个实现方式的上下文中的各种特征也可以单独地或以任何适合的子组合实现于多个实现方式中。此外，虽然以上可将特征描述为在某些组合中起作用并且甚至最初如此要求，但是来自所要求组合的一个或多个特征在一些情况下可从组合去除，并且所要求组合可针对子组合或子组合的变化。
类似地，虽然操作在附图中以特定次序加以示出，但是本领域普通技术人员将认识到，这类操作不需要以所示的特定次序或以相继次序执行，或者需要执行所有所说明的操作，以实现合乎需要的结果。此外，附图可以流程图的形式示意性地示出另一个示例性过程。然而，没有示出的其它操作可并入示意性地说明的示例性过程中。例如，可在所说明的操作中的任何操作之前、之后、同时或之间执行一个或多个另外的操作。在某些环境中，多任务和平行处理可为有利的。此外，以上所描述的实现方式中的各种系统部件的分离不应被理解为在所有实现方式中要求这种分离，而应理解，所描述的部件和系统可通常一起整合在单个电路中或并入多个电路中。另外，其它实现方式在随附权利要求书的范围内。在一些情况下，权利要求书中所阐述的动作可以不同次序加以执行，并且仍实现合乎需要的结果。
Claims (20)
1.一种用于模数转换的方法，所述方法包括：
用输入电压对第一电容器和第二电容器充电，每一个电容器具有第一板和第二板；
将第一参考电压连接至所述第一电容器的所述第二板；
将第二参考电压连接至所述第二电容器的所述第一板；
使用比较器确定输出电压的极性，其中所述输出电压为所述第一电容器的所述第一板与所述第二电容器的所述第二板之间的电压差；
输出表示所述输出电压的所述极性的二进制位；以及
基于所述二进制位切换所述输出电压的所述极性以整流所述输出电压。
2.如权利要求1所述的方法，其中将第一输出端子连接至所述第一电容器的所述第一板，并且将第二输出端子连接至所述第二电容器的所述第二板，并且
其中切换所述极性包括基于所述二进制位切换连到所述第一输出端子和所述第二输出端子的连接。
3.如权利要求1或2所述的方法，其中切换所述极性包括：
如果所述极性为正，那么将所述第一输出端子连接至所述第二电容器的所述第二板，并且将所述第二输出端子连接至所述第一电容器的所述第一板；以及
如果所述极性为负，那么将所述第二输出端子连接至所述第二电容器的所述第二板，并且将所述第一输出端子连接至所述第一电容器的所述第一板。
4.如权利要求1-3中任一项所述的方法，其还包括通过将所述第一输出端子和所述第二输出端子连接至所述正输入端子和所述负输入端子来再循环残差。
5.如权利要求1-4中任一项所述的方法，其中所述第一参考电压与所述第二参考电压之间的电压差等于半标度电压。
6.如权利要求1-5中任一项所述的方法，其中同时执行将所述第一参考电压连接至所述第一电容器的所述第二板的所述步骤和将所述第二参考电压连接至所述第二电容器的所述第一板的所述步骤。
7.如权利要求4所述的方法，其中重复所述方法以在改变所述输入电压之前提取14个位或更多个位。
8.如权利要求1-7中任一项所述的方法，其中所述输入电压为以共模电压为中心的差分电压。
9.如权利要求1-8中任一项所述的方法，其中所述第一参考电压和所述第二参考电压分别由第三电容器和第四电容器供应。
10.如权利要求1-9中任一项所述的方法，其中所述第一电容器的电容与所述第二电容器的电容不相等。
11.一种用于模数转换的系统，所述系统包括：
第一电容器和第二电容器，每一个电容器具有第一板和第二板；
正输入端子和负输入端子，所述正输入端子和所述负输入端子被配置来用输入电压对所述第一电容器和所述第二电容器充电；
第一参考电压源，其可切换地连接至所述第一电容器的所述第二板；
第二参考电压源，其可切换地连接至所述第二电容器的所述第一板；
比较器，其连接至所述第一电容器的所述第一板和所述第二电容器的所述第二板，并且具有比较器输出；以及
第一输出端子和第二输出端子，每一个端子可切换地连接至所述第一电容器的所述第一板并且连接至所述第二电容器的所述第二板，所述端子的所述可切换连接是由所述比较器输出控制。
12.如权利要求11所述的系统，其中所述端子的所述可切换连接被配置来：
如果所述极性为正，那么将所述第一输出端子电耦合至所述第二电容器的所述第二板，并且将所述第二输出端子电耦合至所述第一电容器的所述第一板；并且
如果所述极性为负，那么将所述第二输出端子电耦合至所述第二电容器的所述第二板，并且将所述第一输出端子电耦合至所述第一电容器的所述第一板。
13.如权利要求11或12所述的系统，其中所述第一输出端子和所述第二输出端子分别连接至所述正输入端子和所述负输入端子。
14.如权利要求11-13中任一项所述的系统，其中所述第一参考电压源与所述第二参考电压源之间的电压差等于半标度电压。
15.如权利要求11-14中任一项所述的系统，其中所述第一参考电压源包括第三电容器，并且所述第二参考电压源包括第四电容器。
16.如权利要求11-15中任一项所述的系统，其中所述第一电容器的电容与所述第二电容器的电容不相等。
17.一种用于模数转换的系统，所述系统包括：
第一电容器和第二电容器，每一个电容器具有第一板和第二板；
用于用输入电压对所述第一电容器和所述第二电容器充电的装置；
用于将第一参考电压连接至所述第一电容器的所述第二板的装置；
用于将第二参考电压连接至所述第二电容器的所述第一板的装置；
用于确定输出电压的极性的装置，其中所述输出电压为所述第一电容器的所述第一板与所述第二电容器的所述第二板之间的电压差；
用于输出表示所述输出电压的所述极性的二进制位的装置；以及
用于基于所述二进制位来切换所述输出电压的所述极性以整流所述输出电压的装置。
18.如权利要求17所述的系统，其中用于切换所述极性的所述装置包括用于以下的装置：
如果所述极性为正，那么将所述第一输出端子连接至所述第二电容器的所述第二板，并且将所述第二输出端子连接至所述第一电容器的所述第一板；以及
如果所述极性为负，那么将所述第二输出端子连接至所述第二电容器的所述第二板，并且将所述第一输出端子连接至所述第一电容器的所述第一板。
19.如权利要求17或18所述的系统，其还包括用于通过将所述第一输出端子和所述第二输出端子连接至所述正输入端子和所述负输入端子来再循环残差的装置。
20.如权利要求17-19中任一项所述的系统，其中所述第一参考电压和所述第二参考电压分别由第三电容器和第四电容器供应。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461977020P | 2014-04-08 | 2014-04-08 | |
| US61/977,020 | 2014-04-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104980157A true CN104980157A (zh) | 2015-10-14 |
| CN104980157B CN104980157B (zh) | 2018-06-08 |
Family
ID=54146655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510162131.4A Active CN104980157B (zh) | 2014-04-08 | 2015-04-08 | 高分辨率模数转换器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9236880B2 (zh) |
| JP (1) | JP6618701B2 (zh) |
| CN (1) | CN104980157B (zh) |
| DE (1) | DE102015206208B4 (zh) |
| TW (1) | TWI663838B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3088364A1 (en) | 2018-01-14 | 2019-07-18 | Light Field Lab, Inc. | Systems and methods for transverse energy localization in energy relays using ordered structures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013571A1 (en) * | 2005-07-14 | 2007-01-18 | Sharp Kabushiki Kaisha | AD converter |
| US7515086B2 (en) * | 2006-07-19 | 2009-04-07 | Samsung Electronics Co., Ltd | Pipelined analog-to-digital converter and method of analog-to-digital conversion |
| CN101938279A (zh) * | 2009-06-30 | 2011-01-05 | 比亚迪股份有限公司 | 一种模数转换电路、模数转换方法及图像处理系统 |
| US20110020598A1 (en) * | 2006-09-22 | 2011-01-27 | Nitto Denko Corporation | Underlay substrate for printing a printed circuit on a substrate |
| CN102239639A (zh) * | 2008-12-05 | 2011-11-09 | 高通股份有限公司 | 用于逐次逼近模/数转换的设备和方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3187325A (en) | 1962-07-02 | 1965-06-01 | Bell Telephone Labor Inc | Analog-to-digital converter |
| JPS6011493B2 (ja) * | 1977-11-21 | 1985-03-26 | 横河電機株式会社 | アナログ・デジタル変換器 |
| US4667180A (en) * | 1986-01-27 | 1987-05-19 | General Datacomm, Inc. | Continuous time domain analog-digital converter |
| US4691190A (en) | 1986-01-27 | 1987-09-01 | General Datacomm, Inc. | Analog-digital converter |
| US4931797A (en) | 1987-11-11 | 1990-06-05 | Matsushita Electric Industrial Co., Ltd. | Folding circuit and serial-type A/D converter |
| JPH05235766A (ja) * | 1991-10-07 | 1993-09-10 | Nec Corp | Ａ／ｄ変換器 |
| US5461381A (en) * | 1993-12-13 | 1995-10-24 | Motorola, Inc. | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor |
| US5499027A (en) * | 1994-02-24 | 1996-03-12 | Massachusetts Institute Of Technology | Digitally self-calibrating pipeline analog-to-digital converter |
| US5581252A (en) * | 1994-10-13 | 1996-12-03 | Linear Technology Corporation | Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters |
| WO1996037951A1 (en) * | 1995-05-23 | 1996-11-28 | Analog Devices, Inc. | Switched capacitor offset suppression |
| US5703589A (en) * | 1996-03-08 | 1997-12-30 | Burr-Brown Corporation | Switched capacitor input sampling circuit and method for delta sigma modulator |
| SE9604617L (sv) | 1996-12-16 | 1998-06-17 | Ericsson Telefon Ab L M | Cyklisk analog-digitalomvandling |
| US6630898B1 (en) * | 2001-08-14 | 2003-10-07 | National Semiconductor Corporation | Low voltage, unit delay quantizer with feedforward auto-zero mechanism |
| US6445331B1 (en) * | 2001-08-14 | 2002-09-03 | National Semiconductor Corporation | Apparatus and method for common-mode regulation in a switched capacitor circuit |
| US6674386B2 (en) * | 2002-05-10 | 2004-01-06 | Analog Devices, Inc. | Dual channel analog to digital converter |
| JP4751667B2 (ja) * | 2005-08-12 | 2011-08-17 | 富士通セミコンダクター株式会社 | 逐次比較型ａｄ変換器。 |
| TWI304686B (en) * | 2006-01-06 | 2008-12-21 | Realtek Semiconductor Corp | Pipeline analog-to-digital converter capable of sharing comparators |
| US8390489B2 (en) * | 2008-01-17 | 2013-03-05 | President And Fellows Of Harvard College | Digital background calibration in pipelined ADCS |
| EP2141802A1 (en) * | 2008-07-03 | 2010-01-06 | Stmicroelectronics SA | Switched capacitor amplifier |
| JP5338493B2 (ja) * | 2009-06-08 | 2013-11-13 | 富士通セミコンダクター株式会社 | スイッチトキャパシタ回路及びそれを有するパイプライン型ａｄ変換回路 |
| US8736471B2 (en) * | 2012-08-22 | 2014-05-27 | Hittite Microwave Corporation | Methods and apparatus for calibrating stages in pipeline analog-to-digital converters |
| US8791845B2 (en) * | 2012-08-31 | 2014-07-29 | Texas Instruments Incorporated | Circuitry and method for reducing area and power of a pipelince ADC |
| US8860599B1 (en) * | 2013-06-06 | 2014-10-14 | Mediatek Inc. | Analog-to-digital conversion apparatus and method capable of achieving fast settling |
-
2015
- 2015-04-06 JP JP2015077547A patent/JP6618701B2/ja active Active
- 2015-04-07 US US14/680,271 patent/US9236880B2/en active Active
- 2015-04-07 TW TW104111146A patent/TWI663838B/zh active
- 2015-04-08 CN CN201510162131.4A patent/CN104980157B/zh active Active
- 2015-04-08 DE DE102015206208.2A patent/DE102015206208B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013571A1 (en) * | 2005-07-14 | 2007-01-18 | Sharp Kabushiki Kaisha | AD converter |
| US7515086B2 (en) * | 2006-07-19 | 2009-04-07 | Samsung Electronics Co., Ltd | Pipelined analog-to-digital converter and method of analog-to-digital conversion |
| US20110020598A1 (en) * | 2006-09-22 | 2011-01-27 | Nitto Denko Corporation | Underlay substrate for printing a printed circuit on a substrate |
| CN102239639A (zh) * | 2008-12-05 | 2011-11-09 | 高通股份有限公司 | 用于逐次逼近模/数转换的设备和方法 |
| CN101938279A (zh) * | 2009-06-30 | 2011-01-05 | 比亚迪股份有限公司 | 一种模数转换电路、模数转换方法及图像处理系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015206208B4 (de) | 2023-01-12 |
| TW201541873A (zh) | 2015-11-01 |
| DE102015206208A1 (de) | 2015-10-08 |
| JP6618701B2 (ja) | 2019-12-11 |
| US9236880B2 (en) | 2016-01-12 |
| US20150288378A1 (en) | 2015-10-08 |
| TWI663838B (zh) | 2019-06-21 |
| CN104980157B (zh) | 2018-06-08 |
| JP2015201847A (ja) | 2015-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10797714B2 (en) | Pipelined SAR with TDC converter | |
| JP4836670B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| US8089388B2 (en) | Folding analog-to-digital converter | |
| US9432046B1 (en) | Successive approximation analog-to-digital converter | |
| CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
| CN104980157A (zh) | 高分辨率模数转换器 | |
| US8547269B2 (en) | Robust encoder for folding analog to digital converter | |
| US20150116140A1 (en) | Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit | |
| CN101098145B (zh) | 数字模拟数据转换器以及其转换方法 | |
| US10819360B2 (en) | Delta-sigma modulator, delta-sigma modulation type A/D converter and incremental delta-sigma modulation type A/D converter | |
| TW202222043A (zh) | 導管式類比數位轉換器之控制電路 | |
| US7652612B2 (en) | Cyclic pipeline analog-to-digital converter | |
| CN113315519B (zh) | 一种逐次比较型模数转换器 | |
| US20240039553A1 (en) | Successive approximation ad converter circuit | |
| JP5585465B2 (ja) | アナログデジタル変換器 | |
| US10396813B2 (en) | Successive approximation analog-to-digital converter | |
| CN116137530A (zh) | 时间交错式模拟数字转换器 | |
| CN117914314A (zh) | 基于快闪式模拟数字转换的时间交错式模拟数字转换器 | |
| JP2020061723A (ja) | Ｄ／ａ変換回路、量子化回路およびａ／ｄ変換回路 | |
| CN113655993A (zh) | 乘积和运算装置 | |
| JP2018064188A (ja) | 逐次比較型ａｄ変換装置 | |
| TW200406995A (en) | Analog-digital conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |