DE102015120541A1 - Halbleiterchip - Google Patents

Halbleiterchip Download PDF

Info

Publication number
DE102015120541A1
DE102015120541A1 DE102015120541.6A DE102015120541A DE102015120541A1 DE 102015120541 A1 DE102015120541 A1 DE 102015120541A1 DE 102015120541 A DE102015120541 A DE 102015120541A DE 102015120541 A1 DE102015120541 A1 DE 102015120541A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
semiconductor chip
electrode
electrode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015120541.6A
Other languages
English (en)
Other versions
DE102015120541B4 (de
Inventor
Herbert Gietler
Robert Pressl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015120541A1 publication Critical patent/DE102015120541A1/de
Application granted granted Critical
Publication of DE102015120541B4 publication Critical patent/DE102015120541B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/24—Investigating the presence of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Electrochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip (300) enthalten: ein Halbleiter-Body-Gebiet (111), das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche enthält; eine kapazitive Struktur (230) zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet (111); wobei die kapazitive Struktur (230) ein erstes Elektrodengebiet (230a) enthalten kann, das zumindest teilweise das Halbleiter-Body-Gebiet (111) umgibt und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt; wobei die kapazitive Struktur (230) ferner ein zweites Elektrodengebiet (230b) enthalten kann, das neben dem ersten Elektrodengebiet (230a) angeordnet ist, und ein elektrisch isolierendes Gebiet (230i), das sich zwischen dem ersten Elektrodengebiet (230a) und dem zweiten Elektrodengebiet (230b) erstreckt.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen einen Halbleiterchip.
  • Im Allgemeinen kann ein Halbleiterchip (auch als integrierte Schaltung, IC, Chip oder Mikrochip bezeichnet) in der Halbleitertechnologie auf und/oder in einem Wafer (oder einem Substrat oder einem Träger) verarbeitet werden. Der Wafer kann mehrere Halbleiterchips in entsprechenden Gebieten des Wafers enthalten. Während der Bearbeitung kann der Halbleiterchip durch mechanischen Stress beschädigt werden. Zum Beispiel kann mechanischer Stress z.B. während einer Vereinzelung des Halbleiterchips vom Wafer, während einer Handhabung des Halbleiterchips durch Positionierungssysteme (auch als Pick-and-Place-Anwendungen bezeichnet) oder während einer Wärmebehandlung des Halbleiterchips, z.B. während einer Einkapselung oder eines Lötens des Halbleiterchips, eintreten.
  • Ein solcher mechanischer Stress kann eine Rissbildung und Rissausbreitung im Halbleiterchip verursachen. Die Auswirkung eines Risses auf einen Halbleiterchip (oder eine Vorrichtung, die den Halbleiterchip betreibt) kann zu einem unkontrollierten oder undefinierten Verhalten, z.B. einem Versagen oder einer Fehlfunktion, des Halbleiterchips führen. Herkömmliche Verfahren oder Sensoren zum Erfassen von Chip-Rissen in einem Halbleiterchip können in ihrer Zuverlässigkeit eingeschränkt sein, was zu nicht erfassten Rissen führt, wobei eine Erhöhung ihrer Zuverlässigkeit zeitaufwändig und kostenintensiv sein kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip enthalten: ein Halbleiter-Body-Gebiet mit einer ersten Oberfläche und einer zweiten Oberfläche gegenüber der ersten Oberfläche; eine kapazitive Struktur zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet; wobei die kapazitive Struktur ein erstes Elektrodengebiet enthalten kann, das zumindest teilweise das Halbleiter-Body-Gebiet umgibt und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt; wobei die kapazitive Struktur des Weiteren ein zweites Elektrodengebiet enthalten kann, das neben dem ersten Elektrodengebiet angeordnet ist, und ein elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstreckt.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben.
  • Gemäß verschiedenen Ausführungsformen kann sich das zweite Elektrodengebiet zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip ferner ein erstes Kontaktpad und ein zweites Kontaktpad enthalten, wobei das erste Elektrodengebiet elektrisch an das erste Kontaktpad gekoppelt sein kann; und wobei das zweite Elektrodengebiet elektrisch an das zweite Kontaktpad gekoppelt sein kann; wobei das erste Kontaktpad und das zweite Kontaktpad zur elektrischen Kopplung an eine Messschaltung gestaltet sein können, um eine Kenngröße der kapazitiven Struktur zu messen.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip ferner die Messschaltung enthalten, die zum Messen eines Wertes der Kenngröße der kapazitiven Struktur durch elektrisches Charakterisieren der kapazitiven Struktur gestaltet ist; wobei die Messschaltung ferner zum Bestimmen eines Risses anhand des gemessenen Wertes der Kenngröße gestaltet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Material enthalten und das zweite Elektrodengebiet kann ein zweites Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das erste Material ein erstes Metall oder eine erste Metalllegierung sein und das zweite Material kann ein zweites Metall oder eine zweite Metalllegierung sein.
  • Gemäß verschiedenen Ausführungsformen können das erste Material und das zweite Material dasselbe Material sein.
  • Gemäß verschiedenen Ausführungsformen kann das erste Material ein dotierter Halbleiter eines ersten Leitfähigkeitstyps (z.B. n-Typ dotiert) sein und das zweite Material kann ein dotierter Halbleiter eines zweiten Leitfähigkeitstyps (z.B. p-Typ dotiert) sein.
  • Gemäß verschiedenen Ausführungsformen kann das erste Material ein Metall oder eine Metalllegierung sein und das zweite Material kann ein dotierter Halbleiter sein.
  • Gemäß verschiedenen Ausführungsformen kann das elektrisch isolierende Gebiet ein dielektrisches Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur einen Graben enthalten, der das erste Elektrodengebiet, das zweite Elektrodengebiet und das elektrisch isolierende Gebiet enthält.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Metall oder eine erste Metalllegierung enthalten, das bzw. die zumindest den Graben füllt, und das zweite Elektrodengebiet kann ein zweites Metall oder eine zweite Metalllegierung enthalten, das bzw. die zumindest teilweise den Graben füllt.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps enthalten, das eine Seitenwand des Grabens enthält, wobei das zweite Elektrodengebiet ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps enthalten kann; und wobei das elektrisch isolierende Gebiet ein Verarmungsgebiet enthalten kann, das durch das erste Halbleitergebiet und das zweite Halbleitergebiet gebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur einen ersten Graben enthalten, der das erste Elektrodengebiet enthält, wobei die kapazitive Struktur einen zweiten Graben enthalten kann, der das zweite Elektrodengebiet enthält.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Metall oder eine erste Metalllegierung enthalten, das bzw. die zumindest teilweise den ersten Graben füllt, und das zweite Elektrodengebiet kann ein zweites Metall oder eine zweite Metalllegierung enthalten, das bzw. die zumindest teilweise den zweiten Graben füllt.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip ferner ein drittes Elektrodengebiet, das neben dem ersten Elektrodengebiet angeordnet ist, und ein weiteres elektrisch isolierendes Gebiet, das sich zwischen dem dritten Elektrodengebiet und dem ersten Elektrodengebiet erstreckt, enthalten.
  • Gemäß verschiedenen Ausführungsformen können das dritte Elektrodengebiet und das zweite Elektrodengebiet an gegenüberliegenden Seiten des ersten Elektrodengebiets angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen bilden das erste Elektrodengebiet und zweite Elektrodengebiet einen p-n-Übergang, wobei das elektrisch isolierende Gebiet ein Verarmungsgebiet des p-n-Übergangs enthalten kann.
  • Gemäß verschiedenen Ausführungsformen kann ein dotierter Teil des Halbleiter-Body-Gebiets das zweite Elektrodengebiet bilden.
  • Gemäß verschiedenen Ausführungsformen kann ein oxidierter Teil des Halbleiter-Body-Gebiets, z.B. ein Oxid des dotierten Teils des Halbleiter-Body-Gebiets, das elektrisch isolierende Gebiet bilden.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet eine Seitenwand des Halbleiterchips oder eine Seitenwand des Halbleiter-Body-Gebiets bilden.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Elektrodengebiet eine Seitenwand des Halbleiterchips oder eine Seitenwand des Halbleiter-Body-Gebiets bilden. Das zweite Elektrodengebiet kann zwischen dem ersten Elektrodengebiet und dem Halbleiterchip oder dem Halbleiter-Body-Gebiet angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip enthalten: ein Halbleiter-Body-Gebiet, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche enthält; eine kapazitive Struktur zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet; wobei die kapazitive Struktur ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps enthalten kann, wobei das erste Halbleitergebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben kann und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken kann; wobei die kapazitive Struktur ferner ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyp enthalten kann, wobei das zweite Halbleitergebiet neben dem ersten Halbleitergebiet angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Halbleitergebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben, wobei sich das zweite Halbleitergebiet zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip ein Halbleiter-Body-Gebiet enthalten, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche enthält; eine kapazitive Struktur zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet; wobei die kapazitive Struktur ein erstes Elektrodengebiet enthalten kann, das ein erstes Metall oder eine erste Metalllegierung enthält, und ein zweites Elektrodengebiet, das ein zweites Metall oder eine zweite Metalllegierung enthält, das neben dem ersten Elektrodengebiet angeordnet ist, wobei das erste und zweite Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben können und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken können; und wobei die kapazitive Struktur ferner ein elektrisch isolierendes Gebiet enthalten kann, das zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur einen Graben enthalten, der das erste Elektrodengebiet, das zweite Elektrodengebiet und das elektrisch isolierende Gebiet enthält.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip enthalten: ein Halbleiter-Body-Gebiet, das eine obere Seite, eine untere Seite gegenüber der oberen Seite und eine seitliche Seite, die sich zwischen der oberen Seite und der unteren Seite erstreckt, enthält; wobei die seitliche Seite (z.B. eine Seitenwand) das Halbleiter-Body-Gebiet umgeben kann; eine kapazitive Struktur zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet; wobei die kapazitive Struktur eine Metallelektrode über der seitlichen Seite und eine elektrisch isolierende Schicht, die zwischen der Metallelektrode und der seitlichen Seite angeordnet ist, enthalten kann; und wobei die kapazitive Struktur ferner eine Halbleiterelektrode enthalten kann, die durch einen dotierten Teil des Halbleiter-Body-Gebiets gebildet ist.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Schicht ein Oxid des dotierten Teils des Halbleiter-Body-Gebiets enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip enthalten: ein Halbleiter-Body-Gebiet, das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche enthält; ein Rissabsorptionsgebiet, das zumindest teilweise das Halbleiter-Body-Gebiet umgibt, wobei sich das Rissabsorptionsgebiet von der ersten Oberfläche in eine Richtung zur zweiten Oberfläche erstrecken kann; wobei das Rissabsorptionsgebiet eine größere Bruchdehnung als das Halbleiter-Body-Gebiet enthalten kann.
  • Gemäß verschiedenen Ausführungsformen kann sich das Rissabsorptionsgebiet im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann sich das Rissabsorptionsgebiet zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet ein verformbares Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet ein Elastomer enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet ein Polymer enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet einen Graben enthalten, der zumindest teilweise mit zumindest einem von einem verformbaren Material, einem Elastomer und einem Polymer gefüllt ist.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet eine Seitenwand des Halbleiterchips bilden.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip ferner ein erstes Elektrodengebiet und ein zweites Elektrodengebiet enthalten, wobei sich das Rissabsorptionsgebiet zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstrecken kann und wobei das erste Elektrodengebiet, das Rissabsorptionsgebiet und das zweite Elektrodengebiet eine kapazitive Struktur zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet bilden können.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet ein dielektrisches Elastomer enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Halbleiterchips ein Bilden eines Grabens im Halbleiterchip enthalten, wobei der Graben zumindest teilweise ein Halbleiter-Body-Gebiet des Halbleiterchips umgeben kann und sich zumindest im Wesentlichen von einer ersten Oberfläche des Halbleiter-Body-Gebiets zu einer zweiten Oberfläche des Halbleiter-Body-Gebiets gegenüber der ersten Oberfläche erstrecken kann; ein Bilden einer kapazitiven Struktur, die ein erstes Elektrodengebiet, ein zweites Elektrodengebiet und ein elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstreckt, enthält; wobei zumindest das erste Elektrodengebiet zumindest in oder am Graben gebildet sein kann, so dass das erste Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben kann und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken kann.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Elektrodengebiet im Graben gebildet sein, so dass das zweite Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben kann und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken kann.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Metall oder eine Metalllegierung enthalten, das zweite Elektrodengebiet kann ein zweites Metall oder eine Metalllegierung enthalten und das elektrisch isolierende Gebiet kann ein dielektrisches Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner enthalten:
    Bilden eines weiteren Grabens im Halbleiterchip, wobei der weitere Graben zumindest teilweise das Halbleiter-Body-Gebiet des Halbleiterchips umgeben kann und sich zumindest im Wesentlichen von der ersten Oberfläche des Halbleiter-Body-Gebiets zur zweiten Oberfläche des Halbleiter-Body-Gebiets erstrecken kann; wobei das zweite Elektrodengebiet in dem weiteren Graben gebildet sein kann, so dass das zweite Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben kann und sich zumindest im Wesentlichen von der ersten Oberfläche des Halbleiter-Body-Gebiets zur zweiten Oberfläche des Halbleiter-Body-Gebiets erstrecken kann; wobei das elektrisch isolierende Gebiet aus einem Teil des Halbleiterchips zwischen dem Graben und dem weiteren Graben gebildet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet ein erstes Metall oder eine Metalllegierung enthalten, das zweite Elektrodengebiet kann ein zweites Metall oder eine Metalllegierung enthalten und das elektrisch isolierende Gebiet kann ein dielektrisches Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Elektrodengebiet neben dem ersten Elektrodengebiet gebildet sein und so, dass das zweite Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgeben kann; wobei das erste Elektrodengebiet einen ersten Halbleiter eines ersten Leitfähigkeitstyps enthalten kann, das zweite Elektrodengebiet einen zweiten Halbleiter eines zweiten Leitfähigkeitstyp enthalten kann und das elektrisch isolierende Gebiet ein Verarmungsgebiet enthalten kann, das durch den ersten und den zweiten Halbleiter gebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann ein Bilden der kapazitiven Struktur enthalten: Abscheiden eines Dotierungsmaterials in den Graben; und Ausdiffundieren eines Dotierungsmittels aus dem Dotierungsmaterial in eine Seitenwand des Grabens, wobei das erste Elektrodengebiet aus dem ausdiffundierten Dotierungsmittel gebildet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das Ausdiffundieren des Dotierungsmittels aus dem Dotierungsmaterial ein Erwärmen des Dotierungsmaterials enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Bilden der kapazitiven Struktur ferner ein Entfernen des Dotierungsmaterials aus dem Graben nach dem Ausdiffundieren des Dotierungsmittels aus dem Dotierungsmaterial und zumindest teilweise Füllen des Grabens mit einem Füllmaterial enthalten. Das Füllmaterial kann ein leitendes Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der kapazitiven Struktur enthalten: Abscheiden eines weiteren Dotierungsmaterials in den weiteren Graben; und Ausdiffundieren eines weiteren Dotierungsmittels aus dem weiteren Dotierungsmaterial in eine Seitenwand des weiteren Grabens, wobei das zweite Elektrodengebiet aus dem ausdiffundierten weiteren Dotierungsmittel gebildet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der kapazitiven Struktur ferner ein Entfernen des weiteren Dotierungsmaterials aus dem weiteren Graben nach dem Ausdiffundieren des weiteren Dotierungsmittels aus dem weiteren Dotierungsmaterial und zumindest ein teilweises Füllen des weiteren Grabens mit einem Füllmaterial enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der kapazitiven Struktur ferner enthalten: Bilden eines dritten Elektrodengebiets neben dem ersten Elektrodengebiet, wobei das dritte Elektrodengebiet und das zweite Elektrodengebiet an gegenüberliegenden Seiten des ersten Elektrodengebiets angeordnet sein können; und Bilden eines weiteren elektrisch isolierenden Gebiets zwischen dem dritten Elektrodengebiet und dem ersten Elektrodengebiet.
  • Gemäß verschiedenen Ausführungsformen kann das dritte Elektrodengebiet ein drittes Metall oder eine Metalllegierung oder einen Halbleiter eines dritten Leitfähigkeitstyps enthalten. Der dritte Leitfähigkeitstyp kann derselbe sein wie der zweite Leitfähigkeitstyp. Das dritte Metall oder die Metalllegierung kann dasselbe bzw. dieselbe sein wie das zweite Metall oder die Metalllegierung.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip Teil eines Wafers sein und das Verfahren kann ferner ein Trennen des Halbleiterchips vom Wafer nach dem Bilden der kapazitiven Struktur enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Halbleiterchips ein Bilden einer kapazitiven Struktur an einer Seitenwand des Halbleiterchips enthalten; wobei die kapazitive Struktur eine Halbleiterelektrode enthalten kann, die durch einen dotierten Teil der Seitenwand gebildet ist, eine Metallelektrode die über der Seitenwand angeordnet ist, und eine elektrisch isolierende Schicht, die zwischen der Metallelektrode und der Seitenwand angeordnet ist; ein Bilden eines ersten Kontaktpads, das mit der Metallelektrode in elektrischem Kontakt steht; und ein Bilden eines zweiten Kontaktpads, das mit der Halbleiterelektrode in elektrischem Kontakt steht, wobei das erste und das zweite Kontaktpad so gestaltet sein können, dass sie elektrisch an eine Messvorrichtung gekoppelt sind, um eine Spannung zwischen der Metallelektrode und der Halbleiterelektrode anzulegen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der elektrisch isolierenden Schicht ein Oxidieren der Seitenwand des Halbleiterchips enthalten. Die Seitenwand des Halbleiterchips kann eine Seitenwand des Halbleiterkörpers oder eine Seitenwand des Halbleiter-Body-Gebiets enthalten.
  • Die Seitenwand des Halbleiterchips kann eine seitliche Seite des Halbleiterchips, eine seitliche Seite des Halbleiterkörpers oder eine seitliche Seite des Halbleiter-Body-Gebiets enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip Teil eines Wafers sein und das Verfahren kann ferner ein Trennen des Halbleiterchips vom Wafer nach dem Bilden der kapazitiven Struktur enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers enthalten: Bilden eines Grabens zwischen einem ersten Halbleiterchip des Wafers und einem zweiten Halbleiterchip des Wafers; wobei sich der Graben im Wesentlichen von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstrecken kann; Bilden einer kapazitiven Struktur im Graben; und Trennen des ersten Halbleiterchips vom zweiten Halbleiterchip, wobei die kapazitive Struktur am ersten Halbleiterchip befestigt bleiben kann.
  • Gemäß verschiedenen Ausführungsformen kann eine kapazitive Struktur zumindest zwei Elektrodengebiete enthalten, z.B. ein erstes Elektrodengebiet und ein zweites Gebiet. Ferner kann eine kapazitive Struktur mehr als zwei Elektrodengebiete enthalten, z.B. drei Elektrodengebiete, z.B. ein erstes Elektrodengebiet, ein zweites Gebiet und ein drittes Gebiet. Ferner kann eine kapazitive Struktur vier Elektrodengebiete, fünf Elektrodengebiete, oder mehr als fünf Elektrodengebiete, z.B. zehn Elektrodengebiete, z.B. zwanzig Elektrodengebiete, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner enthalten: Bilden einer weiteren kapazitiven Struktur im Graben, die z.B. zumindest zwei weitere Elektroden enthält; wobei der erste Halbleiterchip vom zweiten Halbleiterchip getrennt sein kann, so dass die weitere kapazitive Struktur am zweiten Halbleiterchip verbleibt. Die weitere kapazitive Struktur kann das dritte Elektrodengebiet und das weitere elektrisch isolierende Gebiet enthalten (siehe z.B. 8B).
  • Die erste kapazitive Struktur kann zumindest im Wesentlichen den ersten Halbleiterchip umgeben, wobei die zweite kapazitive Struktur zumindest im Wesentlichen den zweiten Halbleiterchip umgeben kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers ein Bilden eines Grabens neben einem Halbleiterchip des Wafers; wobei sich der Graben im Wesentlichen von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstrecken kann; ein Bilden einer kapazitiven Struktur im Graben, wobei die kapazitive Struktur ein erstes Elektrodengebiet, ein zweites Elektrodengebiet, das an einer ersten Seite des ersten Elektrodengebiets angeordnet ist, ein drittes Elektrodengebiet, das an einer zweiten Seite des ersten Elektrodengebiets angeordnet ist, ein erstes elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstreckt, und ein zweites elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem dritten Elektrodengebiet erstreckt, enthalten kann; wobei sich zumindest eines des ersten, des zweiten und des dritten Elektrodengebiets im Wesentlichen von der ersten Oberfläche des Wafers zur zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstreckt; und ein Schneiden des Wafers durch den Graben, wobei zumindest das erste Elektrodengebiet und das zweite Elektrodengebiet am Halbleiterchip befestigt bleiben können, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die erste Oberfläche des Wafers eine erste Oberfläche des Halbleiterchips oder erste Oberfläche des Halbleiter-Body-Gebiets enthalten, z.B. wenn der Halbleiterchip Teil des Wafers ist. Die zweite Oberfläche des Wafers kann eine zweite Oberfläche des Halbleiterchips oder zweite Oberfläche des Halbleiter-Body-Gebiets enthalten, wenn z.B. der Halbleiterchip Teil des Wafers ist.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers ein Bilden eines Grabens neben einem Halbleiterchip des Wafers enthalten; ein Bilden eines Rissabsorptionsgebiets im Graben, wobei sich das Rissabsorptionsgebiet von der ersten Oberfläche in eine Richtung zur zweiten Oberfläche erstrecken kann; wobei das Rissabsorptionsgebiet eine Bruchdehnung größer als der Halbleiterchip enthalten kann. Zum Beispiel kann das Rissabsorptionsgebiet eine größere Bruchdehnung als das Halbleiter-Body-Gebiet enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Halbleiterchips enthalten: Bilden eines Grabens im Halbleiterchip; wobei der Graben zumindest teilweise ein Halbleiter-Body-Gebiet des Halbleiterchips umgeben kann und sich von einer ersten Oberfläche des Halbleiter-Body-Gebiets in eine Richtung zu einer zweiten Oberfläche des Halbleiter-Body-Gebiets gegenüber der ersten Oberfläche erstrecken kann; Bilden eines Rissabsorptionsgebiets im Graben, wobei das Rissabsorptionsgebiet eine größere Bruchdehnung als das Halbleiter-Body-Gebiet enthalten kann.
  • In den Zeichnungen beziehen sich in allen verschiedenen Ansichten gleiche Bezugszeichen im Allgemeinen auf dieselben Teile. Die Zeichnungen sind nicht im Maßstab, der Schwerpunkt liegt vielmehr im Allgemeinen auf einer Darstellung der Prinzipien der Erfindung. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen dargestellt, in welchen:
  • 1A und 1B jeweils einen Halbleiterchip zeigen, der einen herkömmlichen Risssensor enthält;
  • 2A bis 2C jeweils einen Halbleiterchip gemäß verschiedenen Ausführungsformen zeigen;
  • 3A und 3B jeweils einen Halbleiterchip gemäß verschiedenen Ausführungsformen zeigen;
  • 4A bis 4F jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 5A bis 5C jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 6A bis 6C jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 7A bis 7C jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 8A und 8B jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 9A und 9B jeweils einen Halbleiterchip gemäß verschiedenen Ausführungsformen zeigen;
  • 10A bis 10C jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 11A bis 11C jeweils einen Halbleiterchip in verschiedenen Stufen während einer Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
  • 12 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Halbleiterchips gemäß verschiedenen Ausführungsformen zeigt;
  • 13 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Halbleiterchips gemäß verschiedenen Ausführungsformen zeigt;
  • 14 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 15 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 16 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen zeigt; und
  • 17 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Halbleiterchips gemäß verschiedenen Ausführungsformen zeigt.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die beispielweise spezielle Einzelheiten und Ausführungsformen zeigen, in welchen die Erfindung ausgeführt werden kann.
  • Das Wort "beispielhaft" wird hier in der Bedeutung "als Beispiel, Fall oder Veranschaulichung dienend" verwendet. Jede hier als "beispielhaft" beschriebene Ausführungsform oder Gestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen auszulegen.
  • Das Wort "über", das in Hinblick auf ein abgeschiedenes Material verwendet wird, das “über” einer Seite oder Oberfläche gebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material "direkt auf”, z.B. in direktem Kontakt mit, der genannten Seite oder Oberfläche gebildet werden kann. Das Wort "über", das in Hinblick auf ein abgeschiedenes Material verwendet wird, das “über” einer Seite oder Oberfläche gebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material "indirekt auf ” der genannten Seite oder Oberfläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schicht(en) zwischen der genannten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sein können.
  • Der Begriff "seitlich", der in Hinblick auf die “seitliche” Ausdehnung einer Struktur (oder eines Substrats, eines Wafers oder eines Trägers) verwendet wird, oder “seitlich” neben, kann hier in der Bedeutung einer Ausdehnung oder eines Positionsverhältnisses entlang einer Oberfläche eines Substrats, eines Wafers oder eines Trägers verwendet werden. Dies bedeutet, dass eine Oberfläche eines Substrats (z.B. eine Oberfläche eines Trägers oder eine Oberfläche eines Wafer) als Referenz dienen kann, die allgemein als die Hauptbearbeitungsfläche des Substrats (oder die Hauptbearbeitungsfläche des Trägers oder Wafers) bezeichnet wird. Ferner kann der Begriff “Breite”, der in Hinblick auf eine “Breite” einer Struktur (oder eines Strukturelements) verwendet wird, hier in der Bedeutung der seitlichen Ausdehnung einer Struktur verwendet werden. Ferner kann der Begriff “Höhe”, der in Hinblick auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier in der Bedeutung einer Ausdehnung einer Struktur entlang einer Richtung senkrecht zur Oberfläche eines Substrats (z.B. senkrecht zur Hauptbearbeitungsfläche eines Substrats) verwendet werden. Der Begriff “Dicke”, der in Hinblick auf eine “Dicke” einer Schicht verwendet wird, kann hier in der Bedeutung der räumlichen Ausdehnung der Schicht senkrecht zur Oberfläche der Auflage (des Materials) verwendet werden, auf der (dem) die Schicht abgeschieden ist. Wenn die Oberfläche der Auflage parallel zur Oberfläche des Substrats (z.B. zur Hauptbearbeitungsfläche) liegt, kann die “Dicke” der Schicht, die auf der Auflage abgeschieden ist, dieselbe sein wie die Höhe der Schicht. Ferner kann eine “vertikale” Struktur als eine Struktur bezeichnet werden, die sich in eine Richtung senkrecht zur seitlichen Richtung (z.B. senkrecht zur Hauptbearbeitungsfläche eines Substrats) erstreckt und eine “vertikale” Ausdehnung kann als eine Ausdehnung entlang einer Richtung senkrecht zur seitlichen Richtung bezeichnet werden (z.B. eine Ausdehnung senkrecht zur Hauptbearbeitungsfläche eines Substrats).
  • Der Begriff "Bilden" in Hinblick auf eine Schicht, ein Material oder ein Gebiet kann sich auf ein Positionieren, Anordnen oder Abscheiden der Schicht, des Materials oder des Gebiets beziehen. Ein Verfahren zum Bilden z.B. einer Schicht, eines Materials, eines Gebiets, usw., kann verschiedene Abscheidungsverfahren enthalten, welche unter anderen sein können: chemische Dampfphasenabscheidung, physikalische Dampfphasenabscheidung (z.B. für dielektrische Materialien), Elektroabscheidung (auch als Elektroplattieren bezeichnet, z.B. für Metalle oder Metalllegierungen) oder Rotationsbeschichten (z.B. für fluide Materialien). Im Allgemeinen kann eine Dampfphasenabscheidung durch Sputtern, Laserablation, Lichtbogenverdampfen oder Wärmeverdampfen durchgeführt werden. Ein Verfahren zum Bilden von Metallen kann Metallplattieren, z.B. Galvanisieren oder chemisches Plattieren enthalten.
  • Der Begriff "Bilden" in Hinblick auf eine Schicht, ein Material oder ein Gebiet kann auch eine chemische Reaktion oder Herstellung einer chemischen Zusammensetzung enthalten, wo z.B. zumindest ein Teil der Schicht, des Materials oder des Gebiets durch eine Umformung eines Satzes chemischer Substanzen in die chemische Zusammensetzung gebildet wird. "Bildung" kann zum Beispiel eine Änderung der Positionen von Elektronen durch Brechen oder Bilden chemischer Bindungen zwischen Atomen das Satzes chemischer Substanzen enthalten. "Bildung" kann ferner eine Oxidation und Reduktion, Komplexbildung, Ausfällung, eine Säure-Base-Reaktion, eine Festkörperreaktion, ein Substituieren oder Dotieren, ein Hinzufügen und Eliminieren, eine Diffusion oder eine photochemische Reaktion enthalten. "Bildung" kann zum Beispiel die chemischen und physikalischen Eigenschaften des Satzes chemischer Substanzen ändern, die chemisch den Teil der Schicht, des Materials oder des Gebiets bilden, die unter anderen elektrische Leitfähigkeit, Phasenzusammensetzung, optische Eigenschaften usw. sein können. "Bildung" kann zum Beispiel das Auftragen eines chemischen Reagens auf eine Stammverbindung enthalten, um die chemischen und physikalischen Eigenschaften der Stammverbindung zu ändern.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip von einem Wafer durch Entfernen von Material von einem Sägeschlitzgebiet des Wafers vereinzelt werden (auch bezeichnet als Zertrennen oder Schneiden des Wafers). Zum Beispiel kann eine Materialentfernung von dem Sägeschlitzgebiet des Wafers durch Ritzen und Brechen, Spalten, Zertrennen mit einer Klinge oder mechanisches Sägen (z.B. unter Verwendung einer Säge) erfolgen. Mit anderen Worten, der Halbleiterchip kann durch einen Wafer-Zertrennungsprozess vereinzelt werden. Nach dem Wafer-Zertrennungsprozess kann der Halbleiterchip elektrisch angeschlossen und, z.B. durch Formmaterialien, in einen Chip-Träger (auch bezeichnet als ein Chip-Gehäuse) eingekapselt werden, der dann zur Verwendung in elektronischen Vorrichtungen, wie Computern, geeignet ist. Zum Beispiel kann der Halbleiterchip an einen Chip-Träger durch Drähte gebondet werden und der Chip-Träger kann auf eine gedruckte Leiterplatte gelötet werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip einen Halbleiterkörper enthalten, der aus Halbleitermaterialien verschiedener Arten besteht, einschließlich eines Halbleiters der Gruppe IV (z.B. Silizium oder Germanium), eines Verbindungshalbleiters, z.B. eines Verbindungshalbleiters der Gruppe III-V (z.B. Galliumarsenid) oder anderer Arten, einschließlich zum Beispiel Halbleiter der Gruppe III, Halbleiter der Gruppe V oder Polymere. In einer Ausführungsform besteht der Halbleiterkörper aus Silizium (dotiert oder undotiert), in einer alternativen Ausführungsform ist der Halbleiterkörper ein Silizium-auf-Isolator (SOI) Wafer. Als Alternative kann jedes andere geeignete Halbleitermaterial für den Halbleiterkörper verwendet werden, zum Beispiel Halbleiterverbindungsmaterial wie Galliumphosphid (GaP), Indiumphosphid (InP), aber auch jedes geeignete ternäre Halbleiterverbindungsmaterial oder quaternäre Halbleiterverbindungsmaterial wie Indiumgalliumarsenid (InGaAs).
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip ferner eine Passivierungsschicht zum Schutz des Halbleiterkörpers des Halbleiterchips vor Umwelteinflüssen, z.B. Oxidation, enthalten. Die Passivierungsschicht kann ein Metalloxid, ein Oxid des Halbleiterkörpers, z.B. Siliziumoxid, ein Nitrid, z.B. Siliziumnitrid, ein Polymer, z.B. Benzocyclobuten (BCB) oder Polyimid (PI), ein Harz, einen Fotolack oder ein dielektrisches Material enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip einen Dichtungsring zum elektrischen Erden des Halbleiterkörpers des Halbleiterchips enthalten. Der Dichtungsring kann einen elektrischen Leiter (Power-Metall) enthalten, der auf dem Halbleiterkörper verläuft und elektrisch an eine Leitungsstruktur im Halbleiterkörper angeschlossen ist. Die Leitungsstruktur kann ein Metall oder eine Metalllegierung enthalten, die sich in den Halbleiterkörper erstreckt. Ferner kann der Dichtungsring eine Schutzstruktur, z.B. eine Deckschicht, die Imid enthält, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Metall ein Element der folgenden Gruppe von Elementen enthalten: Auminium, Kupfer, Nickel, Magnesium, Chrom, Eisen, Zink, Zinn, Gold, Silber, Iridium, Platin oder Titan. Gemäß verschiedenen Ausführungsformen kann eine Metalllegierung ein Element oder mehr als ein Element der Gruppe von Elementen enthalten. Zum Beispiel kann eine Metalllegierung eine intermetallische Verbindung, z.B. eine intermetallische Verbindung von Gold und Aluminium, eine intermetallische Verbindung von Kupfer und Aluminium, eine intermetallische Verbindung von Kupfer und Zink (“Messing”) oder eine intermetallische Verbindung von Kupfer und Zinn (“Bronze”) enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip eine aktive Chip-Fläche enthalten. Die aktive Chip-Fläche kann in einem Teil des Halbleiterkörpers (mit anderen Worten, einem Halbleiter-Body-Gebiet) angeordnet sein und kann einen oder mehrere Transistoren, Widerstände und Kondensatoren enthalten, die zum Durchführen von Rechnungs-oder Speicheroperationen gestaltet sind. Die aktive Chip-Fläche kann einige Mikrometer dick sein und kann sich entlang einer oberen Seite des Halbleiterkörpers erstrecken. Mit anderen Worten, die aktive Chip-Fläche kann Teil eines Halbleiter-Body-Gebiets sein oder kann sich auf ein Halbleiter-Body-Gebiet beziehen. Unter der aktiven Chip-Fläche kann sich ein Bodenteil des Halbleiter-Body-Gebiets erstrecken. Der Bodenteil des Halbleiterkörpers (auch bezeichnet als Basisschicht) kann dicker sein als die aktive Chip-Fläche, z.B. einige hundert Mikrometer dick sein, und kann sich entlang einer Bodenseite des Halbleiterkörpers erstrecken.
  • 1A zeigt einen Halbleiterchip 100, der einen herkömmlichen Risssensor 130 enthält, in einer Querschnittsansicht während der Bearbeitung des Halbleiterchips 100, z.B. während einer Vereinzelung 112 des Halbleiterchips 100 von einem Wafer (vergleiche z.B. 7A) durch Entfernen 112 von Material aus einem Sägeschlitzgebiet 142 des Wafers, mit anderen Worten, während des Zertrennens 112 des Wafers.
  • Der Halbleiterchip 100 kann einen Halbleiterkörper 102 mit einem Halbleiter-Body-Gebiet 111 enthalten. Zum Beispiel kann das Halbleiter-Body-Gebiet 111 eine aktive Fläche des Halbleiterchips 100 enthalten. Ferner kann der Halbleiterchip 100 eine Passivierungsschicht 104 und einen Dichtungsring 120 mit einer Schutzstruktur 122 über einem Power-Metall 124 enthalten, wobei das Power-Metall 124 elektrisch an eine Leitungsstruktur 126 angeschlossen ist.
  • Während der Bearbeitung des Halbleiterchips 100 (oder einer Vorrichtung, die den Halbleiterchip 100 betreibt) kann ein Chip-Riss 110 (auch als Riss 110 bezeichnet) eintreten, z.B. kann der Chip-Riss 110 an einer Seitenwand 102s des Halbleiterchips 100 oder einer Seitenwand 102s des Halbleiter-Body-Gebiets 111 auftreten und sich von der Seitenwand 102s zum Inneren des Chips 100 ausbreiten. Ein solcher Chip-Riss 100 kann aufgrund zahlreicher Gründe und während zahlreicher Verfahren zur Bearbeitung des Halbleiterchips 100, z.B. während des Zertrennens des Wafers oder der Handhabung des Halbleiterchips 100 (z.B. durch eine Pick-and-Place Anwendung) oder des Lötens des Halbleiterchips 100 (oder einer Vorrichtung, die den Halbleiterchip 100 betreibt), wie hier beschrieben, auftreten.
  • Die Länge eines Chip-Risses 110 direkt nach der Bearbeitung des Halbleiterchips 100 kann kurz sein und somit kann sich der Chip-Riss 110 noch nicht in das Halbleiter-Body-Gebiet 111 (die aktive Fläche) oder eine der Schaltungskomponenten im Halbleiter-Body-Gebiet 111 ausgebreitet haben. Die Länge eines Chip-Risses 110 kann jedoch während einer Weiterbearbeitung des Halbleiterchips 100 oder des Betriebs des Halbleiterchips 100 selbst zunehmen, z.B. nach Einkapseln des Halbleiterchips 100 und Verwendung des Halbleiterchips 100 in einer Vorrichtung. Wie in 1A dargestellt, kann sich ein Chip-Riss 110 in den Halbleiterkörper 102 eines Halbleiterchips 100 ausbreiten 110a, sich weiter in die aktive Chip-Fläche 111 ausbreiten 110b und kann in der aktiven Chip-Fläche 111 auftauchen. Herkömmliche Screening-Verfahren zum Erfassen von Chip-Rissen 110, z.B. bevor sie das Verhalten des Halbleiterchips 100 oder die Funktionalität des Halbleiterchips 100 beeinträchtigen, können zeitaufwändig, kompliziert und unzuverlässig sein.
  • Ein herkömmliches Screening-Verfahren zum elektrischen Erfassen einer Ausbreitung eines Chip-Risses 110 kann einen Stresstest, in dem z.B. der Halbleiterchip 100 bei erhöhten Temperaturen belastet wird, einen sogenannten Einbrenn-Stresstest oder ein Anwenden mehrerer Temperaturzyklen an dem Halbleiterchip 100 durch Reflow-Lötsimulation enthalten. Das Anwenden des Stresstests an einem Halbleiterchip 100 mit einem Chip-Riss 110 kann das Ausbreiten des Chip-Risses 110 bewirken, bis der Chip-Riss 110 in eine Risserfassungsfläche, z.B. die aktive Fläche 111 des Halbleiterchips 100, gelangt, wo der Chip-Riss 110 durch elektrische Testverfahren erfasst und gefiltert werden kann (z.B. durch Erfassen einer Fehlfunktion von Schaltungskomponenten in der aktiven Fläche 111).
  • Ein Anwenden eines Stresstests kann möglicherweise unzureichend sein, z.B. kann eine Testdauer zu kurz sein, um eine Chip-Rissausbreitung 110 auszulösen, die sich in die Risserfassungsfläche fortsetzt, die durch die aktive Fläche 111 bereitgestellt ist. Somit kann ein Chip-Riss 110 unerkannt bleiben, obwohl Stresstests bei einem Halbleiterchip 100 angewendet wurden. Der Halbleiterchip 100 kann aufgrund eines unerkannten Chip-Risses 110 versagen, da sich der unerkannte Chip-Riss 110 nach Betrieb des Halbleiterchips 100 über eine gewisse Zeit in die aktive Chip-Fläche 111 ausbreiten kann. Der Halbleiterchip 100 kann versagen, wodurch ein undefiniertes Verhalten des Halbleiterchips 100 verursacht wird.
  • Neben Chip-Rissen 110, die im Halbleiterchip 100 während der Bearbeitung des Halbleiterchips 100 vorhanden sind (z.B. wenn ein Stresstest unzureichend war, den Chip-Riss 110 zu erfassen), können Chip-Risse 110 auch während des Betriebs des Halbleiterchips 100 (oder einer Vorrichtung, die den Halbleiterchip 100 betreibt), z.B. während eines anhaltenden Betriebs oder nach dem Betrieb des Halbleiterchips 100 über eine Zeitperiode, die länger ist als herkömmliche Stresstests simulieren können, auftreten.
  • Ein herkömmlicher Risssensor 130 (auch bezeichnet als eine Umfangslinie 130) zum Erfassen von Chip-Rissen 110 kann einen Metalldraht enthalten, der entlang der Oberfläche des Halbleiterchips 100 (z.B. der Oberfläche des Siliziums im Halbleiterkörper 102) verläuft, und kann die aktive Chip-Fläche 111 umgeben. Ein Chip-Riss 110, der den Metalldraht der Umfangslinie 130 beeinträchtigt, kann eine Änderung im Widerstand der Umfangslinie 130 verursachen und daher kann der Chip-Riss 110 anhand des Widerstands der Umfangslinie 130 erfasst werden. Als Reaktion auf einen erfassten Chip-Riss 110 kann der Halbleiterchip 100 (oder ein Produkt, das den Halbleiterchip 100 betreibt) in einen richtigen Betriebsmodus geschaltet werden, um ein undefiniertes Verhalten des Halbleiterchips 100 oder kritische Situationen zu vermeiden. Zum Beispiel kann der Halbleiterchip 100 in einen Bereitschaftsmodus geschaltet oder abgeschaltet werden.
  • Mit anderen Worten, ein unerkannter Riss 110 kann sich im Halbleiterchip während des Betriebs des Halbleiterchips ausbreiten, z.B. in einer elektrischen Vorrichtung, wodurch ein undefiniertes Verhalten des Halbleiterchips oder der elektrischen Vorrichtung verursacht wird. Ein undefiniertes Verhalten des Halbleiterchips oder der Vorrichtung kann zu kritischen, z.B. lebensbedrohlichen Situationen führen, wenn das undefinierte Verhalten unerkannt bleibt. Wenn zum Beispiel der Halbleiterchip in einem Auto verwendet wird, könnte ein undefiniertes Verhalten dazu führen, dass Airbags unabsichtlich aktiviert werden.
  • 1B zeigt einen Halbleiterchip 100, der einen herkömmlichen Risssensor 130 enthält, in einer Querschnittsansicht, wobei sich ein Chip-Riss 110 in das Halbleiter-Body-Gebiet 111 ausgebreitet haben kann. Obwohl eine Umfangslinie 130 verwendet wird, kann es unsicher sein, ob der Chip-Riss 110 erfasst wird, da sich die Umfangslinie 130 nur an der Oberfläche des Halbleiterchips 100 erstreckt. Daher kann der Chip-Riss 110 möglicherweise an der Umfangslinie 130 vorbeigehen (ohne den Metalldraht der Umfangslinie 130 zu beeinträchtigen), wie durch Pfeil 110c in 1B dargestellt. Wie in einer beispielhaften Form in 1B dargestellt, kann der Chip-Riss 110 unterhalb der Umfangslinie 130 verlaufen und sich in die aktive Fläche 111 ausbreiten, ohne erfasst zu werden.
  • 2A zeigt einen Halbleiterchip 200 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht entlang einer Linie 201 (siehe 2B oder 2C). Der Halbleiterchip 200 kann eine kapazitive Struktur 230 zum Erfassen einer Rissausbreitung im Halbleiterchip 200 enthalten. Der Halbleiterchip 200 kann einen Halbleiterkörper 102 mit einem Halbleiter-Body-Gebiet 111 enthalten, mit anderen Worten, einem Teil 111 des Halbleiterkörpers 102.
  • Gemäß verschiedenen Ausführungsformen kann das Halbleiter-Body-Gebiet 111 eine aktive Fläche oder eine integrierte Schaltung des Halbleiterchips 200 enthalten. Das Halbleiter-Body-Gebiet 111 kann eine erste Oberfläche 102t (z.B. ein obere Seite 102t des Halbleiter-Body-Gebiets 111) und eine zweite Oberfläche 102b (z.B. eine untere Seite 102b des Halbleiter-Body-Gebiets 111) gegenüber der ersten Oberfläche 102t enthalten. Mit anderen Worten, das Halbleiter-Body-Gebiet 111 kann sich zwischen der ersten Oberfläche 102t und der zweiten Oberfläche 102b erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 ein erstes Elektrodengebiet 230a enthalten, das sich zumindest im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstreckt. Das erste Elektrodengebiet 230a kann ein elektrisch leitendes Material, z.B. ein Metall, eine Metalllegierung, ein Silicid (z.B. Titansilicid, Molybdänsilicid, Tantalsilicid oder Wolframsilicid), ein leitendes Polymer, einen polykristallinen Halbleiter oder einen dotierten Halbleiter, z.B. Wolfram, Aluminium, Kupfer, polykristallines Silizium oder dotiertes Silizium, enthalten. Ein elektrisch leitendes Material kann eine elektrische Leitfähigkeit (gemessen bei Raumtemperatur und konstanter elektrischer Feldrichtung) von mehr als etwa 1 S/m, z.B. mehr als etwa 102 S/m, z.B. mehr als etwa 104 S/m aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine Ausdehnung von der ersten Oberfläche 102t zur zweiten Oberfläche 102b als (vertikale) Ausdehnung durch den Halbleiterkörper 102 des Halbleiterchips 200 verstanden werden. Ein Gebiet, z.B. das erste Elektrodengebiet 230a, das sich zumindest im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstreckt, kann als eine Ausdehnung des Gebiets in eine Richtung von der ersten Oberfläche 102t zur zweiten Oberfläche 102b verstanden werden, z.B. in die Richtung senkrecht zur ersten Oberfläche 102t (mit anderen Worten, eine vertikale Ausdehnung). Die Ausdehnung des Gebiets, die sich zumindest im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstreckt, kann mehr als etwa 80% einer Distanz zwischen der ersten Oberfläche 102t und der zweiten Oberfläche 102b in Richtung von der ersten Oberfläche 102t zur zweiten Oberfläche 102b sein, z.B. mehr als etwa 90%, z.B. mehr als etwa 95%. Gemäß verschiedenen Ausführungsformen kann sich das Gebiet vollständig von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstrecken. Mit anderen Worten, das Gebiet kann sich durch die gesamte Dicke des Halbleiterkörpers 102 oder des Halbleiter-Body-Gebiets 111 erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 ferner ein zweites Elektrodengebiet 230b enthalten, das neben dem ersten Elektrodengebiet 230a angeordnet ist. Das zweite Elektrodengebiet 230b kann ein elektrisch leitendes Material enthalten, ähnlich dem ersten Elektrodengebiet 230a. Das erste Elektrodengebiet 230a kann mit einer Distanz vom zweiten Elektrodengebiet 230b beabstandet sein.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 ferner ein elektrisch isolierendes Gebiet 230i enthalten, das sich zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b erstreckt. Das elektrisch isolierende Gebiet 230i kann ein elektrisch isolierendes Material, z.B. ein dielektrisches Material, z.B. eine Dielektrikum hoher Dielektrizitätszahl (high-k) oder ein Dielektrikum niedriger Dielektrizitätszahl (low-k) enthalten. Zum Beispiel kann das elektrisch isolierende Material ein Harz, einen Fotolack, ein Halbleiteroxid, ein Metalloxid, eine Keramik, ein Halbleiternitrid, ein Metallnitrid, ein Halbleitercarbid, ein Metallcarbid, ein Glas, z.B. Fluorsilicatglas (FSG), ein Silicat, z.B. Hafniumsilicat oder Zirconiumsilicat, ein Siliziumoxynitrid, ein Übergangsmetalloxid, z.B. Hafniumdioxid oder Zirconiumdioxid, ein elektrisch isolierendes Polymer, z.B. Benzocyclobuten (BCB) oder Polyimid (PI), oder einen undotierten Halbleiter (z.B. undotiertes Silizium), z.B. einen undotierten Teil des Halbleiterkörpers 102 zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b, z.B. einen oxidierten Teil des Halbleiterkörpers 102 zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b enthalten. Ein elektrisch isolierendes Material kann eine elektrische Leitfähigkeit (gemessen bei Raumtemperatur und konstanter elektrischer Feldrichtung) von weniger als etwa 10–2 S/m, z.B. weniger als etwa 10–5 S/m, z.B. weniger als etwa 10–7 S/m aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das elektrisch isolierende Gebiet 230i zum elektrischen Isolieren des ersten Elektrodengebiets 230a vom zweiten Elektrodengebiet 230b gestaltet sein. Ferner kann das elektrisch isolierende Gebiet 230i elektrische Eigenschaften, z.B. eine dielektrische Stärke oder einen Leckstrom, der kapazitiven Struktur 230 definieren. Mit anderen Worten, das elektrisch isolierende Gebiet 230i kann einem elektrischen Feld zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b bis zu einer gewissen Feldstärke standhalten, ohne zusammenzubrechen (mit anderen Worten, ohne ein Versagen seiner isolierenden Eigenschaften zu erfahren, z.B. ohne im Wesentlichen seine elektrische Leitfähigkeit zu ändern). Das elektrische Feld zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b kann durch Anlegen einer elektrischen Spannung zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b, z.B. einer Vorspannung bereitgestellt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Chip-Riss 110, der sich in das erste Elektrodengebiet 230a oder in das elektrisch isolierende Gebiet 230i ausbreitet, die elektrischen Eigenschaften der kapazitiven Struktur 230 ändern. Zum Beispiel kann die dielektrische Stärke der kapazitiven Struktur 230 geändert (z.B. verringert) werden, wenn das elektrisch isolierende Gebiet 230i beeinträchtigt ist, z.B. aufgrund eines Risses 110, der sich in das elektrisch isolierende Gebiet 230i ausbreitet.
  • 2B zeigt einen Halbleiterchip 200 gemäß verschiedenen Ausführungsformen in einer Draufsicht oder in einer Querschnittsansicht entlang einer Linie 205 (siehe 2A). Das erste Elektrodengebiet 230a und das zweite Elektrodengebiet 230b können das Halbleiter-Body-Gebiet 111 in eine seitliche Richtung umgeben. Mit anderen Worten, die kapazitive Struktur 230 kann als Ringstruktur gebildet sein, z.B. kann sich die kapazitive Struktur 230 entlang eines geschlossenen Pfades erstrecken, wobei der geschlossene Pfad das Halbleiter-Body-Gebiet 111 umgibt.
  • Das erste Elektrodengebiet 230a kann das zweite Elektrodengebiet 230b umgeben, wie in 2B dargestellt. Alternativ kann das zweite Elektrodengebiet 230b gemäß verschiedenen Ausführungsformen das erste Elektrodengebiet 230a teilweise umgeben. Beide Gestaltungen können zu einer kapazitiven Struktur 230 führen, die zumindest teilweise das Halbleiter-Body-Gebiet 111 in einer seitlich Richtung umgibt.
  • Eine kapazitive Struktur 230 kann gemäß verschiedenen Ausführungsformen möglicherweise unerkannte Chip-Risse 110 überwinden, die sich wie hier beschrieben in das Halbleiter-Body-Gebiet 111 ausbreiten. Stresstests, die bei dem Halbleiterchip 200 angewendet werden, um eine Ausbreitung eines Chip-Risses 110 in die Risserfassungsfläche fortzusetzen, können möglicherweise unnötig werden, da sich die Risserfassungsfläche, die durch die kapazitive Struktur 230, wie in 2A und 2B dargestellt, bereitgestellt wird, in die Fläche ausdehnen kann, wo eine Ausbreitung eines Chip-Risses 110 anfänglich auftritt. Ein Chip-Riss 110, der sich in das Halbleiter-Body-Gebiet 111 ausbreitet, kann zumindest teilweise durch die kapazitive Struktur 230 gehen müssen, um in das Halbleiter-Body-Gebiet 111 einzudringen. Zum Beispiel können Chip-Risse 110, die unterhalb der Chip-Erfassungsfläche verlaufen, vermieden werden, da sich die kapazitive Struktur 230 im Wesentlichen durch den Halbleiterkörper 102 erstrecken kann.
  • 2C zeigt einen Halbleiterchip 250 gemäß verschiedenen Ausführungsformen in einer Draufsicht oder in einer Querschnittsansicht entlang einer Linie 205 (siehe 2A). Das erste Elektrodengebiet 230a und das zweite Elektrodengebiet 230b können sich entlang der Seitenwand 102s des Halbleiterkörpers 102 erstrecken. Ein Chip-Riss 110, der an der Seitenwand 102s des Halbleiterkörpers 102 (z.B. nach dem Sägen in den Wafer) auftritt, kann durch die kapazitive Struktur 230 gehen, da die kapazitive Struktur 230 neben der Seitenwand 102s des Halbleiterkörpers 102 angeordnet sein kann. Ebenso kann ein Auftreten von Chip-Rissen 110, die unterhalb der Chip-Erfassungsfläche verlaufen, verringert werden, da sich die kapazitive Struktur 230 im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b, wie hier beschrieben, erstrecken kann.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 als Ringstruktur gebildet sein, die eine Öffnung 230o oder einen Spalt 230o enthält. Die Öffnung 230o kann eine Öffnungsbreite (z.B. eine Spaltbreite) der kapazitiven Struktur 230 definieren. Die Öffnungsbreite kann der Distanz zwischen den Teilen der kapazitiven Struktur 230 neben der Öffnung 230o entsprechen. Die Öffnung 230o kann ein Gebiet (z.B. einen Durchlass) bereitstellen, durch das sich Leitungen, die im Halbleiterkörper 102 eingebettet sind (oder andere eingebettete Schaltungsstrukturen) von außerhalb des Halbleiter-Body-Gebiets 111 in das Halbleiter-Body-Gebiet 111 erstrecken können.
  • Gemäß verschiedenen Ausführungsformen kann ein Gebiet, z.B. das erste oder das zweite Elektrodengebiet 230a, 230b oder die kapazitive Struktur 230, das zumindest teilweise das Halbleiter-Body-Gebiet 111 umgibt, als ein Gebiet verstanden werden, das eine Öffnung 230o enthält, die den Pfad unterbricht, entlang dem das Gebiet das Halbleiter-Body-Gebiet 111 umgibt. Die Breite der Öffnung 230o kann geringer als die Länge des Pfades sein, entlang dem das Gebiet das Halbleiter-Body-Gebiet 111 umgibt. Die Breite der Öffnung 230o kann z.B. weniger als etwa 50%, z.B. weniger als etwa 25%, z.B. weniger als etwa 10% der Länge des Pfads sein, der das Halbleiter-Body-Gebiet 111 umgibt. Ein Gebiet, das zumindest teilweise das Halbleiter-Body-Gebiet 111 umgibt, kann ferner als ein Gebiet verstanden werden, das mehr als eine Öffnung 230o enthält, z.B. zwei, drei, vier oder mehr als vier Öffnungen 230o. Gemäß verschiedenen Ausführungsformen kann ein zumindest teilweises Umgeben des Halbleiter-Body-Gebiet 111s den Fall eines vollständigen Umgebens des Halbleiter-Body-Gebiets 111 enthalten.
  • 3A zeigt einen Halbleiterchip 300 gemäß verschiedenen Ausführungsformen in einer Draufsicht (ähnlich 2B und 2C). Die kapazitive Struktur 230 kann elektrisch an eine Messschaltung 310 gekoppelt sein. Die Messschaltung 310 kann zum Erfassen eines Chip-Risses, der sich in die kapazitive Struktur 230 ausbreitet, gestaltet sein. Die Messschaltung 310 kann in den Halbleiterchip 300 integriert sein, z.B. in dem Halbleiter-Body-Gebiet 111 angeordnet sein. Alternativ kann die Messschaltung 310 vom Halbleiterchip 300 getrennt sein, z.B. kann die Messschaltung 310 Teil einer eigenen Schaltung sein, z.B. Teil eines externen Chips, der elektrisch mit dem Halbleiterchip 300 gekoppelt ist, z.B. eine Erfassungseinheit oder eine Messvorrichtung 310 (auch bezeichnet als Überwachungseinheit oder Watchdog bezeichnet).
  • Die kapazitive Struktur 230 kann ein erstes Elektrodengebiet 230a, ein zweites Elektrodengebiet 230b und ein elektrisch isolierendes Gebiet 230i zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b (nicht dargestellt in 3A, siehe z.B. 2A bis 2C) enthalten. Gemäß verschiedenen Ausführungsformen kann die Messschaltung 310 zum elektrischen Analysieren der kapazitiven Struktur 230 gestaltet sein, z.B. Messen der dielektrischen Stärke der kapazitiven Struktur 230 oder des Leckstroms der kapazitiven Struktur 230, mit anderen Worten, zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b. Daher kann die Messschaltung 310 zum Anlegen einer Spannung zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b und Messen einer Kenngröße der kapazitiven Struktur, z.B. eines Stroms zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b, gestaltet sein, wobei der Strom der Spannung entspricht. Die Messschaltung 310 kann ferner zum Identifizieren eines Chip-Risses, der sich in die kapazitive Struktur 230 oder das Halbleiter-Body-Gebiet 111 ausbreitet, anhand des gemessenen Stroms gestaltet sein.
  • Alternativ kann gemäß verschiedenen Ausführungsformen die Messschaltung 310 zum Anlegen eines Stroms zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b (z.B. eines Vormagnetisierungsstroms) und Messen einer Kenngröße der kapazitiven Struktur 230 gestaltet sein, z.B. einer Spannung zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b, wobei die Spannung dem Strom entspricht. Die Messschaltung 310 kann ferner zum Identifizieren eines Chip-Risses, der sich in die kapazitive Struktur 230 oder das Halbleiter-Body-Gebiet 111 ausbreitet, anhand der gemessenen Spannung gestaltet sein.
  • Mit anderen Worten, die Messschaltung 310 kann zum Messen eines Wertes der Kenngröße der kapazitiven Struktur 230 durch elektrisches Charakterisieren der kapazitiven Struktur 230 gestaltet sein. Ferner kann die Messschaltung 310 zum Bestimmen eines Risses anhand des gemessenen Wertes der Kenngröße gestaltet sein.
  • Ein Layout der Messschaltung 310 gemäß verschiedenen Ausführungsformen ist in Form eines Beispiels in 3A dargestellt. Abgesehen von der in 3A dargestellten Messschaltung 310 können andere Layouts der Messschaltung 310 zum elektrischen Charakterisieren der kapazitiven Struktur 230 verwendet werden.
  • Wie in 3A dargestellt, kann eine Messschaltung 310 einen ersten Steckverbinder 310a, der elektrisch an das erste Elektrodengebiet 230a gekoppelt werden kann, und einen zweiten Steckverbinder 310b, der elektrisch an das zweite Elektrodengebiet 230b gekoppelt werden kann, enthalten. Alternativ kann der erste Steckverbinder 310a elektrisch an das zweite Elektrodengebiet 230b gekoppelt sein und der zweite Steckverbinder 310b kann elektrisch an das erste Elektrodengebiet 230a gekoppelt sein. Ferner kann die Messschaltung 310 eine Spannungsquelle 312b, einen Komparator 316 und zusätzliche Schaltungskomponenten 314 enthalten (z.B. einen Widerstand, einen Kondensator, eine Diode, einen Induktor oder andere elektrische Komponenten).
  • Gemäß verschiedenen Ausführungsformen kann die Messschaltung 310 zum Anlegen einer Vorspannung zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b gestaltet sein. Daher kann der erste Steckverbinder 310a an die Spannungsquelle 312b gekoppelt sein (z.B. zum Zuleiten der Vorspannung) und der zweite Steckverbinder 310b kann an eine elektrische Masse gekoppelt sein.
  • Ferner kann der erste Steckverbinder 310a an einen ersten Eingang des Komparators 316 gekoppelt sein. Der Komparator 316 kann zum Vergleichen einer elektrischen Spannung, die an den ersten Eingang des Komparators 316 gekoppelt ist, mit einer Referenzspannung 312r, die an einen zweiten Eingang des Komparators 316 gekoppelt ist gestaltet sein. Der Komparator 316 kann ferner zum Ausgeben eines ersten Signals gestaltet sein, wenn eine Spannungsdifferenz zwischen dem ersten und dem zweiten Eingang des Komparators 316 größer als eine vorbestimmte Differenz ist, und zum Ausgeben eines zweiten Signals, wenn die Spannungsdifferenz zwischen dem ersten und dem zweiten Eingang des Komparators 316 kleiner als die vorbestimmte Differenz ist.
  • Ein Chip-Riss, der sich in die kapazitive Struktur 230 ausbreitet, kann zum Beispiel die dielektrische Stärke des elektrisch isolierenden Gebiets 230i ändern, was zu einer Änderung der Spannungsdifferenz zwischen dem ersten und dem zweiten Eingang des Komparators 316 führt. Als Reaktion auf den Chip-Riss, der sich in die kapazitive Struktur 230 ausbreitet, kann die Messschaltung 310 das erste Signal ausgeben, das weiter verarbeitet (oder berechnet) werden kann, um den Betriebsmodus des Halbleiterchips 300 zu ändern. Die zusätzlichen Schaltungskomponenten 314 können zum Abstimmen des Erfassungsverhaltens (auch bezeichnet als Ausgangsverhalten) der Messschaltung 310 gestaltet sein, z.B. einer Erfassungszeit, Erfassungsverzögerung oder einer Erfassungsempfindlichkeit.
  • Gemäß verschiedenen Ausführungsformen können das erste Signal und das zweite Signal Teil eines Watchdog-Signals sein, das die Messschaltung 310 bereitstellen kann. Das Watchdog-Signal kann weiter verarbeitet (oder berechnet) werden, um den Betriebsmodus des Halbleiterchips 300 zu steuern (z.B. zu ändern).
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterchip Teil eines Wafers 702 sein, wobei der Halbleiterchip von einem Sägeschlitzgebiet 142 (in einer seitlichen Richtung) des Wafers 702 (nicht dargestellt, siehe zum Beispiel Halbleiterchip 700 in 7A) umgeben sein kann. Im Sägeschlitzgebiet 142 kann der Wafer 702 dazu bestimmt sein, geschnitten z.B. gesägt, gefräst, zertrennt, usw. zu werden, um den Halbleiterchip vom Wafer 702 (z.B. siehe 7A) zu vereinzeln. Zur Erfassung von Chip-Rissen, die während der Vereinzelung des Halbleiterchips vom Wafer 702 erzeugt werden, kann die kapazitive Struktur 230 zwischen dem Sägeschlitzgebiet 142 und dem Halbleiter-Body-Gebiet 111 des Halbleiterchips angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 zwischen dem Sägeschlitzgebiet 142 und dem Dichtungsring 120 des Halbleiterchips angeordnet sein, wie in 3A dargestellt. Alternativ kann gemäß verschiedenen Ausführungsformen die kapazitive Struktur 230 zwischen dem Dichtungsring 120 des Halbleiterchips und dem Halbleiter-Body-Gebiet 111 des Halbleiterchips angeordnet sein.
  • 3B zeigt einen Halbleiterchip 350 gemäß verschiedenen Ausführungsformen in einer Draufsicht (ähnlich 2B und 2C), wobei der Halbleiterchip 350 eine zusätzliche kapazitive Struktur 330 enthalten kann, die zumindest teilweise ein zusätzliches Halbleiter-Body-Gebiet 311 des Halbleiterchips 350 in einer seitlichen Richtung umgeben kann. In einer oder mehreren Ausführungsform(en) kann das zusätzliche Halbleiter-Body-Gebiet 311 vom Halbleiter-Body-Gebiet 111 umgeben sein.
  • Ebenso kann ein Halbleiterchip gemäß verschiedenen Ausführungsformen mehrere kapazitive Strukturen enthalten, wobei jede kapazitive Struktur der mehreren kapazitiven Strukturen zumindest teilweise zumindest ein Halbleiter-Body-Gebiet umgeben kann.
  • Gemäß verschiedenen Ausführungsformen kann eine erste kapazitive Struktur (z.B. 230) der mehreren kapazitiven Strukturen eine zweite kapazitive Struktur (z.B. 330) der mehreren kapazitiven Strukturen umgeben, wie in Form eines Beispiels in 3B dargestellt ist. Alternativ können gemäß verschiedenen Ausführungsformen die erste kapazitive Struktur (z.B. 230) der mehreren kapazitiven Strukturen und die zweite kapazitive Struktur (z.B. 330) der mehreren kapazitiven Strukturen Seite an Seite angeordnet sein.
  • 4A bis 4F zeigen jeweils einen Halbleiterchip 400 in einer Querschnittsansicht, z.B. in einer Querschnittsansicht entlang einer Linie 201 oder in einer ähnlichen Querschnittsansicht wie einer Querschnittsansicht entlang einer Linie 201 oder 301, während einer Bearbeitung des Halbleiterchips 400, z.B. während eines Verfahrens zum Bilden einer kapazitiven Struktur 230 gemäß verschiedenen Ausführungsformen.
  • 4A zeigt den Halbleiterchip 400 in einer Querschnittsansicht in einer Bearbeitungsstufe. Zum Beispiel kann der Halbleiterchip 400 gemäß verschiedenen Ausführungsformen ein Halbleiterchip in einer anfänglichen Bearbeitungsstufe sein, wobei der Halbleiterchip 400 zum Bilden einer integrierten Schaltungsstruktur im Halbleiterchip 400 bestimmt ist (z.B. in einem Halbleiter-Body-Gebiet 111). Alternativ kann der Halbleiterchip 400 gemäß verschiedenen Ausführungsformen ein vollständig bearbeiteter Halbleiterchip sein, der eine integrierte Schaltungsstruktur enthält. Zum Beispiel kann der Halbleiterchip 400 ein Teil eines Wafers 702 sein und kann dazu bestimmt sein, vom Wafer 702 getrennt zu werden, oder der Halbleiterchip 400 kann ein Teil eines Waferlevel-Package sein.
  • Der Halbleiterchip 400 kann einen Halbleiterkörper 102 mit einem Halbleiter-Body-Gebiet 111 enthalten. Gemäß verschiedenen Ausführungsformen kann zumindest ein Graben 430, z.B. ein Blindgraben 430 (analog zu einem Blindloch), im Halbleiterkörper 102 neben dem Halbleiter-Body-Gebiet 111 gebildet werden. Der Graben 430 kann eine Seitenwand 430s auf dem Halbleiter-Body-Gebiet 111 definieren.
  • Der Graben 430 kann so gebildet sein, dass sich der Graben 430 von der ersten Oberfläche 302t (z.B. einer oberen Oberfläche) des Halbleiterchips 400 in den Halbleiterkörper 102 erstrecken kann. Mit anderen Worten, der Graben 430 kann so gebildet werden, dass sich der Graben 430 vertikal in den Halbleiterkörper 102 erstrecken kann. Der Graben 430 kann durch Durchführen jedes in der Halbleitertechnologie bekannten Verfahrens gebildet werden, z.B. durch Ätzen oder Sägen. Der Graben 430 kann so gebildet werden, dass er sich in einen Bodenteil des Halbleiter-Body-Gebiets 111 (auch als tiefer Graben bezeichnet) erstreckt. Zum Beispiel kann der Graben 430 so gebildet werden, dass er sich durch zumindest 50% der Dicke des Halbleiterkörpers 102, z.B. zumindest 60%, z.B. zumindest 70%, z.B. zumindest 80%, z.B. zumindest 90% erstreckt.
  • Gemäß verschiedenen Ausführungsformen kann sich der Graben 430 zumindest im Wesentlichen von der ersten Oberfläche 302t des Halbleiterkörpers 102 zu einer zweiten Oberfläche 302b des Halbleiterkörpers 102 erstrecken, wobei die zweite Oberfläche 302b gegenüber der ersten Oberfläche 302t liegt. Der Graben 430 kann gebildet werden, ohne zur zweiten Oberfläche 302b durchzubrechen. Der Graben 430 kann so gebildet werden, dass der Graben 430 zumindest teilweise das Halbleiter-Body-Gebiet 111 des Halbleiterchips 400 umgeben kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Dotierungsmaterial 402 (das als Dotierungsmittel-Donor dienen kann) im Graben 430 angeordnet sein. Das Dotierungsmaterial 402 kann so angeordnet werden, dass die Seitenwand 430s zumindest im Wesentlichen mit dem Dotierungsmaterial bedeckt sein kann. Zum Beispiel kann der Graben 430 zumindest im Wesentlichen mit dem Dotierungsmaterial 402 gefüllt sein, wie in 4B dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen ist "zumindest im Wesentlichen gefüllt" so zu verstehen, dass ein Teil eines Innenvolumens eines Hohlraums, einer Vertiefung oder eines Grabens mit einem Material gefüllt ist, z.B. mehr als etwa 70% des Innenvolumens, z.B. mehr als etwa 80%, z.B. mehr als etwa 90%, z.B. etwa 100%.
  • Das Dotierungsmaterial 402 kann ein Dotierungsmittel (auch bezeichnet als Dotierungsagens) enthalten. Gemäß verschiedenen Ausführungsformen, wenn die Seitenwand 430s Halbleiter der Gruppe IV (z.B. Silizium oder Germanium) enthält, kann das Dotierungsmaterial 402 ein Gruppe III Element (Dotierungsmittel vom p-Typ) oder ein Gruppe V Element (Dotierungsmittel vom n-Typ) enthalten, zum Beispiel ein chemisches Element aus der folgenden Gruppe chemischer Elemente: Bor, Arsen, Phosphor, Antimon, Aluminium oder Gallium. Alternativ, gemäß verschiedenen Ausführungsformen, wenn die Seitenwand 430s einen III-V Verbindungshalbleiter (z.B. Galliumarsenid) enthält, kann das Dotierungsmaterial 402 ein chemisches Element aus der folgenden Gruppe chemischer Elemente enthalten: Schwefel, Selen, Tellur, Silizium, Germanium, Magnesium, Zink, Cadmium. Zum Beispiel kann das Dotierungsmaterial 402 ein Glas (z.B. ein Borglas) enthalten, das Bor als Dotierungsmittel enthält.
  • Das Dotierungsmittel kann zum Verändern der elektrischen Eigenschaften der Seitenwand 430s gestaltet sein, z.B. Ladungsträger in die Seitenwand 430s einsetzen, wenn das Dotierungsmittel in die Seitenwand 430s eingeführt wird. Das Dotierungsmittel zum Dotieren zumindest der Seitenwand 430s gestaltet sein, um einen Halbleiter 430a vom ersten Dotierungtyp zu bilden (auch als erstes Halbleitergebiet 430a eines ersten Leitfähigkeitstyps bezeichnet), z.B. ein Halbleiter vom n-Typ oder ein Halbleiter vom p-Typ, mit anderen Worten, um eine dotierte Seitenwand 430a aus der Seitenwand 430s zu bilden, wie in 4C dargestellt. Mit anderen Worten, das Dotierungsmittel kann zum Dotieren zumindest der Seitenwand 430s gestaltet sein, um ein erstes Halbleitergebiet 430a eines ersten Leitfähigkeitstyps aus der Seitenwand 430s zu bilden.
  • Zum Beispiel kann das Dotierungsmaterial 402 getempert werden, um das Dotierungsmittel in die Seitenwand 430s einzuführen, z.B. durch temperaturinduzierte Diffusion 402d (auch bezeichnet als Ausdiffundieren) des Dotierungsmittels in die Seitenwand 403s. Nach dem Einführen des Dotierungsmittels in die Seitenwand 430s kann das Dotierungsmaterial 402 entfernt werden, um z.B. die dotierte Seitenwand 430a freizulegen. Die dotierte Seitenwand 430a kann Teil des ersten Elektrodengebiets 230a sein.
  • Alternativ kann ein Bilden des Halbleiters vom ersten Dotierungstyp 430a ein Implantieren eines Dotierungsmittels in das erste Elektrodengebiet 230a, z.B. durch Ionenimplantation oder andere bekannte Dotierungsverfahren enthalten.
  • Ferner kann ein Füllmaterial 432, z.B. ein polykristalliner Halbleiter, z.B. polykristallines Silizium, oder ein anderes elektrisch leitendes Material, z.B. ein Metall oder eine Metalllegierung, im Graben 430 angeordnet werden, wie in 4D dargestellt. Das Füllmaterial 432 kann für einen elektrischen Kontakt mit der dotierten Seitenwand 430a gestaltet sein. Das Füllmaterial 432 kann Teil des ersten Elektrodengebiets 230a sein.
  • Ferner kann ein Halbleiter vom zweiten Dotierungstyp 430b, z.B. ein Halbleiter vom n-Typ oder ein Halbleiter vom p-Typ (auch als zweites Halbleitergebiet 430b eines zweiten Leitfähigkeitstyps bezeichnet), nahe, z.B. neben, dem Halbleiter vom ersten Dotierungstyp 430a gebildet werden, wie in 4E dargestellt. Die Bildung des Halbleiters vom zweiten Dotierungstyp 430b kann ein Bilden eines Grabens und eine Dotierung einer Seitenwand des Grabens enthalten, ähnlich dem Halbleiter vom ersten Dotierungstyp 430a. Alternativ kann ein Bilden des Halbleiters vom zweiten Dotierungstyp 430b ein Implantieren eines Dotierungsmittels in das zweite Elektrodengebiet 230b enthalten, z.B. durch Ionenimplantation oder andere bekannte Dotierungsverfahren. Gemäß verschiedenen Ausführungsformen kann der Halbleiter vom zweiten Dotierungstyp 430b ein Teil des zweiten Elektrodengebiets 230b sein.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiter vom zweiten Dotierungstyp 430b so gestaltet sein, dass der Halbleiter vom ersten Dotierungstyp 430a und der Halbleiter vom zweiten Dotierungstyp 430b einen p-n-Übergang bereitstellen. Zum Beispiel kann der Halbleiter vom ersten Dotierungstyp 430a p-Typ dotiertes Silizium enthalten und der Halbleiter vom zweiten Dotierungstyp 430b kann n-Typ dotiertes Silizium enthalten. Der Halbleiter vom ersten Dotierungstyp 430a und der Halbleiter vom zweiten Dotierungstyp 430b können ein Verarmungsgebiet zwischen ihnen (oder an ihrem Grenzflächengebiet) bilden. Das Verarmungsgebiet kann das elektrisch isolierende Gebiet 230i bilden oder Teil desselben sein und kann den Halbleiter vom ersten Dotierungstyp 430a vom Halbleiter vom zweiten Dotierungstyp 430b isolieren.
  • Ein Riss, der sich in das Verarmungsgebiet (elektrisch isolierendes Gebiet 230i) ausbreitet, kann ein Kurzschluss (elektrischer Kurzschluss) zwischen dem Halbleiter vom ersten Dotierungstyp 430a und dem Halbleiter vom zweiten Dotierungstyp 430b sein oder kann eine Erhöhung des Leckstroms des p-n-Übergangs verursachen.
  • Beispielsweise kann gemäß verschiedenen Ausführungsformen der Halbleiter vom ersten Dotierungstyp 430a Teil einer ersten Halbleiterelektrode 230a (eines ersten Leitfähigkeitstyps) sein und der Halbleiter vom zweiten Dotierungstyp 430b kann Teil einer zweiten Halbleiterelektrode 230b (eines zweiten Leitfähigkeitstyps) sein.
  • Ferner kann ein erstes Kontaktpad 434a gebildet werden, das z.B. auf dem Halbleiter vom ersten Dotierungstyp 430a abgeschieden ist, wie in 4F dargestellt. Das erste Kontaktpad 434a kann mit dem Halbleiter vom ersten Dotierungstyp 430a in elektrischem Kontakt stehen. Ebenso kann ein zweites Kontaktpad 434b gebildet werden, wobei das zweite Kontaktpad 434b mit dem Halbleiter vom zweiten Dotierungstyp 430b elektrisch in Kontakt stehen kann. Das erste Kontaktpad 434a und das zweite Kontaktpad 434b können ein elektrisch leitendes Material (z.B. ein Metall oder eine Metalllegierung) oder einen metallisierten Halbleiter enthalten. Gemäß verschiedenen Ausführungsformen kann ein Bilden des ersten Kontaktpads 434a und des zweiten Kontaktpads 434b ein Anordnen, z.B. Abscheiden, z.B. Plattieren, eines Metalls oder einer Metalllegierung enthalten.
  • Während der Bearbeitung des Halbleiterchips 400 kann der Halbleiterkörper 102 des Halbleiterchips 400 z.B. durch abrasive Bearbeitung (z.B. Schleifen) oder chemische Bearbeitung (z.B. Ätzen) z.B. auf das Niveau 450 ausgedünnt werden. Ein Ausdünnen kann durchgeführt werden, wenn z.B. die Dicke des Halbleiterkörpers 102 größer ist als die (geplante) Dicke des vollständig bearbeiteten Halbleiterchips 400. Die Dicke des Halbleiterkörpers 102, z.B. vor dem Ausdünnen, kann als eine vertikale Ausdehnung des Halbleiterkörpers 102 verstanden werden, z.B. eine Distanz von der ersten Oberfläche 302t des Halbleiterkörpers 102 zur zweiten Oberfläche 302b des Halbleiterkörpers 102. Nach dem Ausdünnen kann die Dicke verringert sein und kann zum Beispiel einer Distanz von der ersten Oberfläche 302t zur Oberfläche 302b' (oder dem Niveau 450) entsprechen.
  • Gemäß verschiedenen Ausführungsformen kann die Dicke des Halbleiterkörpers 102, z.B. vor dem Ausdünnen des Halbleiterchips 400, in einem Bereich von mehreren hunderten Mikrometern bis etwa einigen tausend Mikrometern liegen, z.B. im Bereich von etwa 100 µm bis etwa 5 mm, z.B. kann die Dicke des Halbleiterkörpers 102 im Bereich von etwa 200 µm bis etwa 1 mm, z.B. im Bereich von etwa 300 µm bis etwa 800 mm sein.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 400 nach dem Bilden der kapazitiven Struktur 230 ausgedünnt werden. Gemäß verschiedenen Ausführungsformen kann ein Ausdünnen des Halbleiterchips 400 die untere Seite des Halbleiter-Body-Gebiets 111 oder den vollständig bearbeiteten Halbleiterchip 400 bereitstellen. Zum Beispiel kann nach dem Ausdünnen die Oberfläche 302b' die untere Seite 102b des Halbleiter-Body-Gebiets 111 enthalten oder dieser entsprechen.
  • Gemäß verschiedenen Ausführungsformen können die Tiefe des Grabens 430 und die entsprechende Tiefe oder vertikale Ausdehnung der kapazitiven Struktur 230 (z.B. des ersten Elektrodengebiets 230a oder des zweiten Elektrodengebiets 230b) im Bereich von etwa mehreren Mikrometern bis etwa mehreren hundert Mikrometern sein, z.B. im Bereich von etwa 5 µm bis etwa 500 µm, z.B. weniger als etwa 400 µm, z.B. weniger als etwa 100 µm, z.B. weniger als etwa 50 µm. Beispielsweise kann die kapazitive Struktur 230 so gebildet werden, dass durch Ausdünnen des Halbleiterchips 400 die kapazitive Struktur 230 durch die zweite Oberfläche 302b' durchbrechen kann.
  • Gemäß verschiedenen Ausführungsformen kann die Dicke des Halbleiter-Body-Gebiets 111, z.B. nach dem Ausdünnen des Halbleiterchips 400, im Bereich von etwa mehreren Mikrometern bis etwa mehreren hundert Mikrometern, z.B. im Bereich von etwa 5 µm bis etwa 500 µm sein kann, z.B. kann die Dicke des Halbleiter-Body-Gebiets 111 weniger als etwa 400 µm, z.B. weniger als etwa 100 µm, z.B. weniger als etwa 50 µm sein.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Oberfläche 302b des Halbleiterkörpers 102 die zweite Oberfläche 102b des Halbleiter-Body-Gebiets 111 bereitstellen, wenn z.B. der Halbleiterkörper 102 bereits ausgedünnt ist oder kein Ausdünnen des Halbleiterkörpers 102 durchgeführt wird. Mit anderen Worten, die Dicke des Halbleiterkörpers 102 kann die Dicke der vollständig bearbeiteten Halbleiterchips 400 sein.
  • 5A bis 5C zeigen jeweils einen Halbleiterchip 500 in einer Querschnittsansicht, z.B. in einer ähnlichen Querschnittsansicht wie einer Querschnittsansicht entlang einer Linie 201 oder 301, während der Bearbeitung des Halbleiterchips 500, z.B. während eines Verfahrens zum Bilden einer kapazitiven Struktur 230 gemäß verschiedenen Ausführungsformen.
  • Es kann ein Graben 430 in einem Halbleiterkörper 102 (nicht dargestellt, siehe 4A) gebildet werden. Gemäß verschiedenen Ausführungsformen kann ein elektrisch isolierendes Material 430i im Graben 430 nach dem Bilden des Grabens 430 angeordnet werden, wie in 5A dargestellt. Das elektrisch isolierende Material 430i kann Teil des elektrisch isolierenden Gebiets 230i sein. Das elektrisch isolierende Material 430i kann so angeordnet werden, dass die Seitenwand 430s des Grabens 430 zumindest im Wesentlichen von dem elektrisch isolierenden Material 430i bedeckt (z.B. vollständig bedeckt) sein kann. Das elektrisch isolierende Material 430i kann so angeordnet werden, dass eine Vertiefung 530 im elektrisch isolierenden Material 430i bereitgestellt ist.
  • Alternativ kann gemäß verschiedenen Ausführungsformen das elektrisch isolierende Material 430i aus der Seitenwand 430s des Grabens, z.B. durch Bilden eines Oxids (durch Oxidieren) oder durch Bilden eines Nitrids aus der Seitenwand 430s des Grabens, gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch leitendes Material 532 in der Vertiefung 530 angeordnet werden, z.B. ein Metall, eine Metalllegierung oder ein polykristallines Silizium (wie in 5B dargestellt). Das elektrisch leitende Material 532 kann in einigen Ausführungsformen Teil des ersten Elektrodengebiets 230a sein (auch als Metallelektrode 230a bezeichnet).
  • Ferner kann ein erstes Kontaktpad 434a gebildet werden, z.B. auf dem leitenden Material 532 abgeschieden werden, wie in 5C dargestellt. Das erste Kontaktpad 434a kann mit dem leitenden Material 532 (zum Beispiel der Metallelektrode 230a) in elektrischem Kontakt sein. Ein zweites Kontaktpad 434b kann auf dem Halbleiterkörper 102 gebildet werden. Das zweite Kontaktpad 434b kann mit dem Halbleiterkörper 102 in elektrischem Kontakt sein. Der Halbleiterkörper 102, der mit dem zweiten Kontaktpad 434b in elektrischem Kontakt ist, kann Teil des zweiten Elektrodengebiets 230b sein (auch als Halbleiterelektrode 230b bezeichnet). Gemäß verschiedenen Ausführungsformen kann der Halbleiterkörper 102 ein dotiertes halbleitendes Material enthalten, z.B. einen Halbleiter vom n-Typ oder einen Halbleiter vom p-Typ, das mit dem zweiten Kontaktpad 434b in Kontakt steht.
  • Mit anderen Worten, das erste Elektrodengebiet 230a kann ein Metall oder eine Metalllegierung enthalten (um eine Metallelektrode 230a bereitzustellen) und das zweite Elektrodengebiet 230b kann einen dotierten Halbleiter, z.B. p-Typ dotiertes Silizium, enthalten (um eine Halbleiterelektrode bereitzustellen). Gemäß verschiedenen Ausführungsformen kann die Halbleiterelektrode 230b aus einem dotierten Teil des Halbleiter-Body-Gebiets 111 gebildet werden.
  • 6A bis 6C zeigen jeweils einen Halbleiterchip 600 in einer Querschnittsansicht, z.B. in einer ähnlichen Querschnittsansicht wie eine Querschnittsansicht entlang einer Linie 201 oder 301, während der Bearbeitung des Halbleiterchips 600, z.B. während eines Verfahrens zum Bilden einer kapazitiven Struktur 230 gemäß verschiedenen Ausführungsformen.
  • Es kann ein Graben 430 in einem Halbleiterkörper 102 (nicht dargestellt, siehe 4A) gebildet werden. Gemäß verschiedenen Ausführungsformen kann ein erstes elektrisch leitendes Material 532 nach dem Bilden des Grabens 430 im Graben 430 angeordnet werden, wie in 6A dargestellt. Das erste elektrisch leitende Material 532 kann Teil des ersten Elektrodengebiets 230a sein. Das erste elektrisch leitende Material 532 kann so angeordnet werden, dass die Seitenwand 430s des Grabens 430 zumindest im Wesentlichen vom ersten elektrisch leitenden Material 532 bedeckt ist (z.B. vollständig bedeckt). Das erste elektrisch leitende Material 532 kann so angeordnet werden, dass eine Vertiefung 530 im ersten elektrisch leitenden Material 532 bereitgestellt ist. Das erste elektrisch leitende Material 532 kann Teil einer ersten Metallelektrode 230a sein.
  • Ferner kann ein elektrisch isolierendes Material 430i in der Vertiefung 530 angeordnet werden, wie in 6B dargestellt ist. Das elektrisch isolierende Material 430i kann Teil des elektrisch isolierenden Gebiets 230i sein. Das elektrisch isolierende Material 430i kann so angeordnet werden, dass das erste elektrisch leitende Material 532 zumindest im Wesentlichen von dem elektrisch isolierenden Material 430i bedeckt ist (z.B. vollständig bedeckt). Das elektrisch isolierende Material 430i kann so angeordnet werden, dass eine weitere Vertiefung 630 im elektrisch isolierenden Material 430 bereitgestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterkörper 102 ausgedünnt werden, z.B. auf ein Niveau 450, wie hier beschrieben, wobei die weitere Vertiefung 630 im elektrisch isolierenden Material 430i den Halbleiterkörper 102 in zwei Teile trennen kann (die zwei getrennte Halbleiterkörpergebiete 111 bilden können, wobei eines der zwei getrennten Halbleiterkörpergebiete 111 bereitgestellt werden kann, wie in 7C dargestellt), wobei jeder der zwei Teile eine kapazitive Struktur 230 enthält.
  • In einer anderen Ausführungsform kann ein zweites elektrisch leitendes Material 632 in der Vertiefung 630 angeordnet werden, wie in 6C dargestellt. Das zweite elektrisch leitende Material 632 kann Teil des zweiten Elektrodengebiets 230b sein (in einigen Ausführungsformen auch als zweite Metallelektrode 230b bezeichnet). Das zweite elektrisch leitende Material 632 kann so angeordnet werden, dass das elektrisch isolierende Material 430i zumindest im Wesentlichen von dem zweiten elektrisch leitenden Material 632 bedeckt sein kann (z.B. vollständig bedeckt, z.B. durch im Wesentlichen Füllen der Vertiefung 630). Der Halbleiterkörper 102 kann, z.B. auf ein Niveau 450, ausgedünnt werden, um die untere Oberfläche 102b des Halbleiter-Body-Gebiets 111 bereitzustellen. Gemäß verschiedenen Ausführungsformen kann sich das zweite Elektrodengebiet 230b im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstrecken, wie in 6C dargestellt.
  • Ferner können das erste elektrisch leitende Material 532 und das zweite elektrisch leitende Material 632 elektrisch an ein Kontaktpad gekoppelt werden, wie hier beschrieben. Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet 230a ein erstes Metall oder eine erste Metalllegierung enthalten (um eine erste Metallelektrode 230a bereitzustellen) und das zweite Elektrodengebiet 230b kann ein zweites Metall oder eine zweite Metalllegierung enthalten (um eine zweite Metallelektrode 230b bereitzustellen).
  • 7A bis 7C zeigen jeweils einen Halbleiterchip 700 in einer Querschnittsansicht, z.B. in einer ähnlichen Querschnittsansicht wie eine Querschnittsansicht entlang einer Linie 201 oder 301, während der Bearbeitung des Halbleiterchips 700, z.B. während eines Verfahrens zur Vereinzelung eines Halbleiterchips 700 von einem Wafer 702 und Bilden einer kapazitiven Struktur 230 gemäß verschiedenen Ausführungsformen.
  • Für die Vereinzelung des Halbleiterchips 700 von einem Wafer 702 kann ein bekannter Prozess 112 zum Zertrennen des Wafers im Sägeschlitzgebiet 142 ausgeführt werden, z.B. ein Prozess 112 zum mechanischen Zertrennen des Wafers, z.B. mechanisches Sägen (z.B. unter Verwendung einer Säge 712), wie in 7A dargestellt, oder andere Prozesse 112 zum Zertrennen des Wafers (z.B. Laserschneiden).
  • Nach dem Prozess 112 zum Zertrennen des Wafers kann der Halbleiterkörper 102 des Halbleiterchips 700 eine Seitenwand 102s (seitliche Seite 102s) enthalten, die sich zwischen der oberen Seite 102t und der unteren Seite 102b des Halbleiterkörpers 102 erstreckt, wie in 7B dargestellt. Aufgrund des Prozesses 112 zum Zertrennen des Wafers kann ein Chip-Riss 110 auftreten, z.B. der Chip-Riss 110, der aus der Seitenwand 102s des Halbleiterchips 700 austritt.
  • Gemäß verschiedenen Ausführungsformen kann eine kapazitive Struktur 230 an der Seitenwand 102s des Halbleiterchips 700 gebildet werden, wie in 7C dargestellt. Die kapazitive Struktur 230 kann ein Erfassen von Chip-Rissen 110 bereitstellen, die bereits im Halbleiterchip 700 nach dem Zertrennen 112 vorhanden sind, und auch das Erfassen von Chip-Rissen 110, die während des Betriebs des vollständig bearbeiteten Halbleiterchips 700, z.B. in einer elektrischen Vorrichtung, auftreten.
  • Mit anderen Worten, die kapazitive Struktur 230, die auf der Seitenwand 102s des Halbleiterchips 700 gebildet ist, kann einen möglicherweise vorhandenen Chip-Riss 110 in der Seitenwand 102s erfassen. Der Chip-Riss 110 kann die kapazitive Struktur 230, wie sie gebildet ist, beeinträchtigen, z.B. nebenschließen, oder der Chip-Riss 110 kann die kapazitive Struktur 230 beeinträchtigen, wenn sich der Chip-Riss 110 weiter in den Halbleiterchip 700 ausbreitet.
  • Zur Bildung der kapazitiven Struktur 230 kann gemäß verschiedenen Ausführungsformen ein elektrisch isolierendes Material 430i auf der Seitenwand 102s gebildet (z.B. abgeschieden) werden, so dass die Seitenwand 102s (seitliche Seite 102s) zumindest im Wesentlichen von dem elektrisch isolierenden Material 430i bedeckt (z.B. vollständig bedeckt) sein kann. Alternativ kann die Seitenwand 102s des Halbleiterchips 700 oxidiert werden, um eine Halbleiteroxidschicht zu bilden. Der Begriff "im Wesentlichen bedeckt" kann so verstanden werden, dass er eine Fläche, z.B. die Oberfläche der Seitenwand 102s oder ein Oberfläche eines Grabens 430 bezeichnet, die mehr als 80%, z.B. mehr als 90%, z.B. vollständig bedeckt sein kann. Beispielsweise kann das elektrisch isolierende Material 430i eine elektrisch isolierende Schicht 230i über der Seitenwand 102s bilden, wobei das elektrisch isolierende Material 430i das elektrisch isolierende Gebiet 230i der kapazitiven Struktur 230 bereitstellen kann.
  • Ferner kann ein elektrisch leitendes Material 532 (z.B. Bilden einer Metallelektrode 230a) über dem elektrisch isolierenden Material 430i gebildet (z.B. abgeschieden) werden, so dass das elektrisch isolierende Material 430i zumindest im Wesentlichen von dem elektrisch leitenden Material 532 bedeckt (z.B. vollständig bedeckt) sein kann. Beispielsweise kann das elektrisch leitende Material 532 eine elektrisch leitende Schicht über der elektrisch isolierenden Schicht 230i bilden. Das elektrisch leitende Material 532 kann das erste Elektrodengebiet 230a der kapazitiven Struktur 230 bilden.
  • In einigen Ausführungsformen kann die kapazitive Struktur 230 eine Metallelektrode 230a über der seitlichen Seite 102s und eine elektrisch isolierende Schicht 230i, die zwischen der Metallelektrode 230a und der seitlichen Seite 102s angeordnet ist, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann ein erstes elektrisches Kontaktpad 434a gebildet werden, wobei das erste elektrische Kontaktpad 434a mit der Metallelektrode 230a (mit anderen Worten, dem elektrisch leitenden Material 532) in elektrischem Kontakt ist, und es kann ein zweites elektrisches Kontaktpad 434b gebildet werden, wobei das zweite elektrische Kontaktpad 434b mit einem Teil des Halbleiterkörpers 102, z.B. einem dotierten Teil des Halbleiter-Body-Gebiets 111 in elektrischem Kontakt ist, wie hier beschrieben. Der dotierte Teil des Halbleiter-Body-Gebiets 111 kann eine Halbleiterelektrode 230b bereitstellen, wie hier beschrieben.
  • Das elektrisch leitende Material 532 kann ein Material enthalten, das in einen Chip-Riss 110 durch Kapillarfluss fließen (oder kriechen, z.B. durch plastisches Verformen des Materials) kann, so dass das Material mit einem Teil des Halbleiterkörpers 102 (oder des Halbleiter-Body-Gebiets 111) neben dem Chip-Riss 110 in elektrischen Kontakt gelangt. Der Kapillarfluss oder die Kapillarbewegung kann als Fähigkeit des Materials 532 verstanden werden, in enge Räume durch Kapillarkräfte zu fließen, ohne Hilfe von und auch entgegengesetzt zu externen Kräften, wie Schwerkraft. Zum Beispiel kann ein Kapillarfluss auf eine Kohäsion und Adhäsion zurückzuführen sein, die das Material 532 veranlassen, sich in einen Chip-Riss 110 zu bewegen.
  • Wenn sich ein Chip-Riss 110 in das elektrisch isolierende Material 430i ausbreitet oder ein Chip-Riss 110 bereits vorhanden ist, wenn das elektrisch isolierende Material 430i gebildet wird, kann der Chip-Riss 110 eine Öffnung des elektrisch isolierenden Materials 430i bewirken (mit anderen Worten, die Öffnung im elektrisch isolierenden Material 430i kann einen Teil der Seitenwand 102s freilegen). Das Material 532 kann sich durch Kapillarfluss in die Öffnung im elektrisch isolierenden Material 430i bewegen und kann mit der Halbleiterelektrode 230b (oder dem Halbleiter-Body-Gebiet 111) in elektrischen Kontakt gelangen. Daher kann die Halbleiterelektrode 230b zum elektrisch leitenden Material 532 nebengeschlossen werden.
  • In einer anderen Ausführungsform kann ein Halbleiterchip 700, dargestellt in 7C, durch Ausdünnen 450 eines Halbleiterkörpers 102, wie in 5C dargestellt, und optional Trennen 112, z.B. durch Zertrennen, des Halbleiterkörpers 102 durch das erste Elektrodengebiet 230a bereitgestellt werden. Mit anderen Worten, die Seitenwand 430s des Grabens 430 kann eine Seitenwand des Halbleiterkörpers 102 nach dem Trennen 112 des Halbleiterkörpers 102 bilden.
  • 8A zeigt einen Halbleiterchip 800 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (ähnlich 2A oder 7C). Der Halbleiterchip 800 kann eine kapazitive Struktur 230 zum Erfassen einer Rissausbreitung in den Halbleiterchip 800 enthalten. Zum Bereitstellen eines Halbleiterchips 800 mit einer kapazitiven Struktur 230, wie in 8A dargestellt, können verschiedene Verfahren zur Bearbeitung des Halbleiterchips 800 ausgeführt werden, wie hier beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 800, wie in 8A dargestellt, durch Ausdünnen 450 eines Halbleiterkörper 102, wie in 6C dargestellt, und optional Trennen 112, z.B. durch Zertrennen, des Halbleiterkörpers 102 durch das zweite elektrisch leitende Material 632 bereitgestellt werden. Mit anderen Worten, die Seitenwand 430s des Grabens 430 kann eine Seitenwand des Halbleiterkörpers 102 nach dem Trennen 112 des Halbleiterkörpers 102 bilden.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 800, wie in 8A dargestellt, durch Anordnen eines zweiten elektrisch leitenden Materials 632 zwischen der Seitenwand 102s eines Halbleiterkörpers 102, wie in 7C dargestellt, und der elektrisch isolierenden Schicht 430i bereitgestellt werden.
  • Die kapazitive Struktur 230 kann zwei Elektroden 230a, 230b (mit anderen Worten, zwei Elektrodengebiete 230a, 230b) enthalten, die durch eine Trennschicht 230i (mit anderen Worten, eine elektrisch isolierende Schicht 230i) getrennt (z.B. elektrisch isoliert) sind. Die kapazitive Struktur 230 kann am Übergangsgebiet zwischen dem Halbleiterchip 800 und dem Sägeschlitzgebiet 142 (auch bezeichnet als Sägerahmen 142) angeordnet sein. Die zwei Elektroden 230a, 230b können das Halbleiter-Body-Gebiet 111 des Halbleiterchips 800 vollständig umgeben und können sich von der oberen Seite 102t zur unteren Seite 102b des Halbleiterchips 800 erstrecken.
  • Ein Chip-Riss 110, der aus der Seitenwand des Halbleiterchips 800 austritt (die sich neben dem Sägerahmen 142 befinden kann), kann sich durch die kapazitive Struktur 230 ausbreiten (auch als Umfangsfläche 230 bezeichnet). Der Chip-Riss 110, der sich durch die kapazitive Struktur 230 ausbreitet, kann die Trennschicht 230i beschädigen oder zerstören, wie durch eine elektrische Charakterisierung der kapazitiven Struktur 230, z.B. durch eine Messschaltung, z.B. Messschaltung 310 von 3A, erfasst werden kann. Die elektrische Charakterisierung (z.B. Bereitstellen einer sogenannten Versagenskartierung) kann charakteristische Versagenssymptome bereitstellen, z.B. einen Kurzschluss, einen veränderten (z.B. erhöhten) Leckstrom oder eine veränderte (z.B. verringerte) dielektrische Stärke der kapazitiven Struktur 230. Ein Auftreten eines oder mehrerer charakteristischer Versagenssymptome kann mit der Ausbreitung von Chip-Rissen 110 korrelieren und kann ermöglichen, entsprechende Gegenmaßnahmen einzuleiten, z.B. Ändern des Betriebsmodus des Halbleiterchips 800, um ein undefiniertes Verhalten des Halbleiterchips 800 zu vermeiden.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 800 an einem Leiterrahmen 802 zur Weiterbearbeitung des Halbleiterchips 800 angeordnet (z.B. befestigt, z.B. geklebt oder gelötet) werden, z.B. kann der Leiterrahmen 802 elektrisch mit dem Halbleiterchip 800 in Kontakt gelangen. Der Leiterrahmen 802 kann eine Metallstruktur (oder eine Metalllegierungsstruktur) oder eine Kontaktstruktur enthalten, die zum Übertragen von Signalen zum oder vom Halbleiterchip 800 gestaltet sein kann. Wenn zum Beispiel der vollständig bearbeitete Halbleiterchip 800 in ein Chip-Package eingekapselt wird, kann der Leiterrahmen 802 die Übertragung von Signalen zwischen der Außenseite eines Chip-Package (z.B. eines Verbindungspads des Chip-Package) und dem Halbleiterchip 800 bereitstellen.
  • Die untere Seite 102b des Halbleiter-Body-Gebiets 111 kann durch die untere Oberfläche des vollständig bearbeiteten Halbleiterchips 800 definiert sein, die am Leiterrahmen 802 befestigt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Schicht 230i ein viskoses Material enthalten. Das viskose Material kann so gestaltet sein, dass es durch eine Öffnung in einem Elektrodengebiet 230a, 230b (einfach auch als Elektrode 230a, 230b bezeichnet) leckt. Die Öffnung in der Elektrode 230a, 230b kann durch einen Chip-Riss 110 verursacht werden. Mit anderen Worten das viskose Material kann einen Scherfluss oder eine andere lineare Verformung im Laufe der Zeit aufweisen, wenn Stress oder eine Kraft, z.B. durch Schwerkraft, auf das viskose Material ausgeübt wird. Das viskose Material kann durch die Öffnung in der Elektrode 230a, 230b lecken, was die elektrischen Eigenschaften (z.B. die dielektrische Stärke) der kapazitiven Struktur 230 (z.B. zwischen den Elektroden 230a, 230b neben dem viskosen Material) verändern kann. Das viskose Material kann ein pastenartiges Material, ein gelartiges Material, eine Schmiere, ein flüssiges Material, oder ein Gemisch aus einem festen Material und einem flüssigen Material enthalten. Zum Beispiel kann das viskose Material ein Glas, ein Polymer oder ein Öl enthalten
  • 8B zeigt einen Halbleiterchip 850, gemäß verschiedenen Ausführungsformen, in einer Querschnittsansicht (analog 2A oder 6C). Der Halbleiterchip 850 kann eine kapazitive Struktur 230 mit mehreren Elektrodengebieten 230a, 230b, ..., 230f (auch als mehrere Elektroden 230a, 230b, ..., 230f bezeichnet) und mehreren elektrisch isolierenden Schichten 230i enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 850 Teil eines Wafers sein, wobei der Halbleiterchip 850 zur Vereinzelung vom Wafer 702 (z.B. durch Schneiden des Wafers, z.B. durch Sägen des Wafers) bestimmt sein kann. Beispielsweise kann der Wafer 702 im Sägeschlitzgebiet 142 zur Vereinzelung des Halbleiterchips 850 geschitten werden.
  • Gemäß verschiedenen Ausführungsformen kann eine kapazitive Struktur 230 mit mehreren Elektrodengebieten 230a, 230b, ..., 230f im Sägeschlitzgebiet 142 des Wafers 702 vor dem Schneiden des Wafers 702 bereitgestellt werden. Sechs Elektrodengebiete 230a, 230b, 230c, 230d, 230e, 230f sind als ein Beispiel in 8B dargestellt. Die Anzahl von Elektrodengebieten kann sich jedoch von sechs unterscheiden. Die kapazitive Struktur 230 kann so bereitgestellt werden, dass der Wafer 702 durch die kapazitive Struktur 230 geschnitten, z.B. gesägt 112 werden kann, wobei zumindest zwei Elektrodengebiete, z.B. 230a und 230b, getrennt durch eine elektrisch isolierende Schicht 230i, am Halbleiterchip 850 befestigt bleiben, wie in 8B dargestellt.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers 702, z.B. Bilden der kapazitiven Struktur 230 mit mehreren Elektrodengebieten 230a, 230b, ..., 230f, ein Bilden eines Grabens 430 neben dem Halbleiterchip 850 des Wafers 702 enthalten. Der Graben 430 kann im Sägeschlitzgebiet 142 gebildet sein. Der Graben 430 kann sich im Wesentlichen von einer ersten Oberfläche 102t des Wafers 702 zu einer zweiten Oberfläche 102b des Wafers 702 gegenüber der ersten Oberfläche 102 erstrecken. Die erste Oberfläche 102t des Wafers 702 kann die erste Oberfläche 102t des Halbleiter-Body-Gebiets 111 enthalten und die zweite Oberfläche 102b des Wafers 702 gegenüber der ersten Oberfläche 102 kann die zweite Oberfläche 102b des Halbleiter-Body-Gebiets 111 enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner ein Bilden einer kapazitiven Struktur 230 im Graben 430 enthalten, die kapazitive Struktur 230 kann die mehreren Elektrodengebiete 230a, 230b, ..., 230f mit zumindest einem ersten Elektrodengebiet, z.B. 230a, einem zweiten Elektrodengebiet, z.B. 230b, das an einer ersten Seite des ersten Elektrodengebiets, z.B. 230a, angeordnet ist, und einem dritten Elektrodengebiet, z.B. 230c, das an einer zweiten Seite des ersten Elektrodengebiets, z.B. 230a, angeordnet ist, enthalten. Ferner kann die kapazitive Struktur 230 ein erstes elektrisch isolierendes Gebiet 230i, das sich zwischen dem ersten Elektrodengebiet, z.B. 230a, und dem zweiten Elektrodengebiet, z.B. 230b, erstreckt, und ein zweites elektrisch isolierendes Gebiet 230i, das sich zwischen dem ersten Elektrodengebiet, z.B. 230a, und dem dritten Elektrodengebiet, z.B. 230c, erstreckt, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die kapazitive Struktur 230 so gebildet werden, dass sich zumindest eines von dem ersten, zweiten und dritten Elektrodengebiet im Wesentlichen von der ersten Oberfläche 102t des Wafers zur zweiten Oberfläche 102b des Wafers 702 gegenüber der ersten Oberfläche 102t erstreckt.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner ein Schneiden des Wafers 702 durch den Graben 430 enthalten, um den Halbleiterchip 850 vom Wafer 702 zu vereinzeln, wobei zumindest das erste Elektrodengebiet, z.B. 230a, und das zweite Elektrodengebiet, z.B. 230b, am Halbleiterchip 850 befestigt bleiben können.
  • Mit anderen Worten, die mehreren Elektrodengebiete 230a, 230b, ..., 230f und die mehreren elektrisch isolierenden Schichten 230i können im Sägeschlitzgebiet 142 angeordnet sein. Die Funktionalität von zumindest zwei Elektrodengebieten der mehreren Elektrodengebiete 230a, 230b, ..., 230f kann gemäß verschiedenen Ausführungsformen, wie z.B. in 8B dargestellt, möglicherweise von der exakten Position des Sägens (oder des Sägeblatts 712) unabhängig sein. Daher kann ein Chip-Riss 110, der sich durch zumindest eine elektrisch isolierende Schicht 230i der mehreren elektrisch isolierenden Schichten 230i ausbreitet, einen Kurzschluss oder eine geänderte dielektrische Stärke der kapazitiven Struktur 230 verursachen.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 850, wie in 8B dargestellt, durch ein hier beschriebenes Verfahren, z.B. ähnlich 6A bis 6C, bereitgestellt sein, wobei die mehreren Elektrodengebiete 230a, 230b, ..., 230f und die mehreren elektrisch isolierenden Schichten 230i im Graben 430 angeordnet sein können.
  • Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 850, wie in 8B dargestellt, z.B. durch Bereitstellen mehrerer Gräben, ähnlich dem in 4A dargestellten Graben 430 bereitgestellt werden, wobei zumindest ein Elektrodengebiet der mehreren Elektrodengebiete 230a, 230b, ..., 230f in einem Graben 430 der mehreren Gräben gebildet werden kann, ähnlich dem ersten Elektrodengebiet 230a, wie in 5C oder 6C dargestellt.
  • 9A zeigt einen Halbleiterchip 900 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (ähnlich 1A). Der Halbleiterchip 900 kann eine kapazitive Struktur 230 enthalten, die zwischen dem Dichtungsring 120 und der Seitenwand 102s des Halbleiterchips 900 angeordnet ist.
  • Beispielsweise funktioniert die kapazitive Struktur 230 wie ein Plattenkondensator, enthaltend zwei Elektroden 230a, 230b (die auch als Umfangsflächen 230a, 230b bezeichnet werden). Wenn die kapazitive Struktur 230 bei oder nahe der Seitenwand 102s des Halbleiterchips 900 angeordnet ist, kann ein Chip-Riss 110 zu einer Beeinträchtigung des elektrisch isolierenden Gebiets 230i zwischen den zwei Elektroden 230a, 230b führen (z.B. bei null Stunden Betriebszeit oder null Stunden Testzeit). Die Beeinträchtigung des elektrisch isolierenden Gebiets 230i kann durch elektrische Charakterisierung der kapazitiven Struktur 230 erfassbar sein.
  • Gemäß verschiedenen Ausführungsformen können einerseits komplizierte Stresstests, z.B. Beschleunigungstests für ein frühes Versagen, z.B. Einbrennen, nicht notwendig sein, während andererseits eine Erfassungszuverlässigkeit gemäß verschiedenen Ausführungsformen im Vergleich zu herkömmlichen Verfahren zum Erfassen von Chip-Rissen 110 größer sein kann. Ferner kann ein Chip-Riss 110, der während des Betriebs eines Halbleiterchips 900, z.B. an einer Seitenwand 102s eines Halbleiterchips 900, erscheint, durch eine kapazitive Struktur 230 gemäß verschiedenen Ausführungsformen identifiziert werden.
  • 9B zeigt einen Halbleiterchip 950 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (ähnlich 1A). Der Halbleiterchip 950 kann eine kapazitive Struktur 230 mit mehreren Gräben enthalten. In jedem Graben 430 der mehreren Gräben können eine erste Elektrode 230a (z.B. eine Metallelektrode 230a oder eine Halbleiterelektrode 230a) und eine elektrisch isolierende Schicht 230i angeordnet sein (ähnlich 5B). Ferner kann eine zweite Elektrode gebildet werden, z.B. kann die zweite Elektrode 230b einen dotierten Teil des Halbleiter-Body-Gebiets 111 enthalten.
  • 10A und 10B zeigen jeweils einen Halbleiterchip 1000 in einer Querschnittsansicht während der Bearbeitung des Halbleiterchips 1000, z.B. während eines Verfahrens zum Bilden einer kapazitiven Struktur 230 gemäß verschiedenen Ausführungsformen.
  • Ein Graben mit einer Seitenwand 430s kann in einem Halbleiterkörper 102 gebildet werden (nicht dargestellt, siehe 4A). Gemäß verschiedenen Ausführungsformen können eine erste Elektrode 230a und eine zweite Elektrode 230b im Graben gebildet werden, wie in 10A dargestellt. Die erste Elektrode 230a und die zweite Elektrode 230b können zumindest teilweise gegenüberliegende Seiten der Seitenwand 430s des Grabens bedecken. Die erste Elektrode 230a und die zweite Elektrode 230b können mit einer Distanz zueinander angeordnet sein. Ferner können die erste Elektrode 230a und die zweite Elektrode 230b eine Vertiefung 530 bilden und können an gegenüberliegenden Seiten der Vertiefung 530 angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch isolierendes Gebiet 230i in der Vertiefung 530 gebildet werden, wie in 10B dargestellt. Das elektrisch isolierende Gebiet 230i kann zumindest teilweise die Vertiefung 530 füllen.
  • 10C zeigt einen Halbleiterchip 1050 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (analog 1A). Der Halbleiterchip 1050 kann mehrere Gräben enthalten, einschließlich eines ersten Grabens 1030a und eines zweiten Grabens 1030b. Der erste Graben 1030a kann ein erstes Elektrodengebiet 230a der kapazitiven Struktur 230 enthalten; und der zweite Graben 1030b kann ein zweites Elektrodengebiet 230b der kapazitiven Struktur 230 enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der erste Graben 1030a zumindest teilweise mit einem ersten Metall oder einer ersten Metalllegierung gefüllt sein und der zweite Graben 1030b kann zumindest teilweise mit einem zweiten Metall oder einer zweiten Metalllegierung gefüllt sein. Das erste Metall oder die erste Metalllegierung und das zweite Metall oder die zweite Metalllegierung können dasselbe Metall oder dieselbe Metalllegierung sein.
  • 11A zeigt einen Halbleiterchip 1100 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (analog 1A). Der Halbleiterchip 1100 kann ein Rissabsorptionsgebiet 1130 enthalten. Das Halbleiter-Body-Gebiet 111 des Halbleiterchips 1100 kann eine erste Oberfläche 102t, z.B. eine obere Oberfläche 102t, und eine zweite Oberfläche 102b, z.B. eine untere Oberfläche 102b, gegenüber der ersten Oberfläche 102t, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet 1130 zumindest teilweise das Halbleiter-Body-Gebiet 111 umgeben. Ferner kann sich das Rissabsorptionsgebiet 1130 von der ersten Oberfläche 102t in eine Richtung zur zweiten Oberfläche 102b erstrecken. Das Rissabsorptionsgebiet 1130 kann zum Absorbieren einer Ausbreitung des Chip-Risses 110 gestaltet sein. Mit anderen Worten, das Rissabsorptionsgebiet 1130 kann so gestaltet sein, dass es einem Bruch widersteht oder vermeidet, dass sich ein Riss 110 durch das Rissabsorptionsgebiet 1130 ausbreitet und/oder vermeidet, dass sich ein Riss 110 vom Rissabsorptionsgebiet 1130 weiter in das Halbleiter-Body-Gebiet 111 ausbreitet.
  • Daher kann das Rissabsorptionsgebiet 1130 ein Rissabsorptionsmaterial 1132, mit anderen Worten, ein Rissstoppmaterial 1132 enthalten. Das Rissabsorptionsmaterial 1132 kann eine Bruchdehnung definieren, mit anderen Worten, eine Ausdehnung beim Bruch des Rissabsorptionsgebiets 1130, die höher sein kann als die Bruchdehnung des Halbleiter-Body-Gebiets 111. Die Bruchdehnung kann als maximale Dehnung, mit anderen Worten, maximale Ausdehnung, des Rissabsorptionsmaterials 1132 betrachtet werden, bei der das Rissabsorptionsmaterial 1132 einer Rissbildung standhält. Die Dehnung eines gedehnten Körpers, z.B. eines festen Körpers, kann nach dem Bruch bei relativer Ausdehnung, dL, des Körpers zur Länge des Körpers, L, vor der Ausdehnung definiert werden. Mit anderen Worten, ein Dehnen eines festen Körpers in eine bestimmte Richtung führt zu einer Vergrößerung der Länge L des festen Körpers um dL in diese Richtung. Die Bruchdehnung kann als die relative Ausdehnung verstanden werden, bei der Rissen in festen Körper auftauchen, mit anderen Worten, bis die Ausdehnung zu einem Materialversagen führt.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 eine Bruchdehnung von mehr als etwa 5%, z.B. mehr als etwa 10%, z.B. mehr als etwa 50%, z.B. mehr als etwa 100%, z.B. mehr als etwa 200% enthalten. Gemäß verschiedenen Ausführungsformen ist die Bruchdehnung des Rissabsorptionsmaterials 1132 größer als eine Bruchdehnung des Halbleiterkörpers 102, z.B. mehr als das Zweifache der Bruchdehnung des Halbleiterkörpers 102, z.B. mehr als das Fünffache der Bruchdehnung des Halbleiterkörpers 102, z.B. mehr als das Zehnfache der Bruchdehnung des Halbleiterkörpers 102. Die Bruchdehnung des Halbleiterkörpers 102 kann durch das Halbleitermaterial des Halbleiterkörpers 102, z.B. durch eine Bruchdehnung von Silizium definiert sein.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 Material mit geringer Brüchigkeit enthalten, z.B. ein verformbares Material oder ein elastisches Material. Zum Beispiel kann das Rissabsorptionsmaterial 1132 ein Verbundmaterial oder ein Elastomer, einen Kautschuk, ein Imid, ein Metall, z.B. Aluminium, ein druckbares Polymer, einen Polymerlack oder einen Fotolack enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 ein Material mit einer Bruchzähigkeit größer als die Bruchzähigkeit des Halbleiter-Body-Gebiets 111, z.B. ein Metall oder eine Metalllegierung, enthalten. Die Bruchzähigkeit kann als die Fähigkeit eines Materials, das einen Riss enthält, einem Bruch zu widerstehen, angesehen werden, z.B. einer mechanischen Last (z.B. mechanischem Stress) zu widerstehen, ohne ein Wachsen des Risses zu bewirken oder ohne Versagen in seinen mechanischen Eigenschaften zu erfahren. Die Bruchzähigkeit eines Materials kann aus dem Stress nahe der Spitze eines Risses im Material, der durch eine ferne mechanische Last verursacht wird oder durch Restspannungen verursacht wird, bei welchen der Riss im Material zu wachsen beginnt, bestimmt werden. Zum Beispiel kann die Bruchzähigkeit des Rissabsorptionsmaterials 1132 mehr als etwa 10 MPa m1/2, z.B. mehr als etwa 20 MPa m1/2 sein.
  • Gemäß verschiedenen Ausführungsformen kann sich das Rissabsorptionsgebiet 1130 zumindest im Wesentlichen von der ersten Oberfläche 102t zur zweiten Oberfläche 102b erstrecken. Zum Beispiel kann sich das Rissabsorptionsgebiet 1130 durch das Halbleiter-Body-Gebiet 111 erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 in einem Graben 430 (siehe 4A) angeordnet sein. Der Graben 430 kann sich in den Halbleiterkörper 102 erstrecken. Der Graben 430 kann zumindest teilweise mit dem Rissabsorptionsmaterial 1132 gefüllt sein.
  • 11B zeigt einen Halbleiterchip 1150 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (ähnlich 1A), wobei das Rissabsorptionsgebiet 1130 eine Seitenwand 1130s des Halbleiter-Body-Gebiets 111 bilden kann. Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 an einer Seitenwand 102s des Halbleiter-Body-Gebiets 111 angeordnet sein, z.B. nach Vereinzelung des Halbleiterchips 1150 von einem Wafer 702. Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 1150 durch das Rissabsorptionsmaterial 1132 vereinzelt werden, z.B. durch Schneiden (z.B. durch Sägen) durch das Rissabsorptionsmaterial 1132.
  • 11C zeigt einen Halbleiterchip 1170 gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (analog 1A), wobei der Halbleiterchip 1170 ferner ein erstes Elektrodengebiet 230a und ein zweites Elektrodengebiet 230b enthält, die gemäß verschiedenen Ausführungsformen, wie hier beschrieben, gestaltet sein können.
  • Das erste Elektrodengebiet 230a und das zweite Elektrodengebiet 230b können so angeordnet werden, dass sich das Rissabsorptionsgebiet 1130 zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b erstreckt. Zum Beispiel kann das Rissabsorptionsmaterial 1132 in einer Vertiefung 530 angeordnet sein, die durch das erste Elektrodengebiet 230a und das zweite Elektrodengebiet 230b gebildet sein kann (siehe 10A).
  • Gemäß verschiedenen Ausführungsformen können das erste Elektrodengebiet 230a, das Rissabsorptionsgebiet 1130 und das zweite Elektrodengebiet 230b eine kapazitive Struktur 230 zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet, wie hier beschrieben, bilden. Die elektrischen Eigenschaften des Rissabsorptionsgebiets 1130 können eine dielektrische Stärke der kapazitiven Struktur 230 definieren. Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsgebiet 1130 ein dielektrisches Rissabsorptionsmaterial 1132, z.B. ein dielektrisches Elastomer oder ein dielektrisches Polymer enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 ein Isoliermaterial, z.B. ein isolierendes Polymer, z.B. Benzocyclobuten (BCB), ein Imid (z.B. Polyimid (PI) oder anders Imid), ein Harz oder einen Fotolack enthalten. Das Rissabsorptionsmaterial 1132 kann stärker verformbar, z.B. flexibler, beispielsweise weicher, als der Halbleiterkörper 102, z.B. als Silizium, sein. Das Rissabsorptionsmaterial 1132 kann für ein Absorbieren einer "Rissausbreitungsenergie" sorgen, die eine Rissausbreitung in das Rissabsorptionsmaterial 1132 ermöglicht. Mit anderen Worten, das Rissabsorptionsmaterial 1132 kann geeignet sein, eine Rissausbreitung durch das Rissabsorptionsmaterial 1132 zu absorbieren oder zu stoppen. Das Rissabsorptionsmaterial 1132 kann ferner eine elektrische Isolierung zwischen dem ersten Elektrodengebiet 230a und dem zweiten Elektrodengebiet 230b bereitstellen und kann ferner eine Messung von Veränderungen in der Isolierung ermöglichen, wenn z.B. ein Riss in das Rissabsorptionsmaterial 1132 eindringt.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 ein Spin on Glass-Material, z.B. ein Silicat oder ein Siloxan oder dergleichen enthalten. Zum Beispiel kann das Rissabsorptionsmaterial 1132 (z.B. ein Spin on Glass-Material oder ein Imid) durch Rotation abgeschieden oder aufgetragen werden, z.B. durch eine Rotationstechnik, z.B. in Kombination mit einer Sol-Gel-Technik. Zum Beispiel kann das Rissabsorptionsmaterial 1132 in einer flüssigen Form bereitgestellt werden, z.B. als Sol-Gel oder in einem Lösemittel enthalten, und in den Graben 430 durch Strömungsbewegung eingeführt werden. Nach dem Einführen des Rissabsorptionsmaterials 1132 in den Graben 430 kann das Rissabsorptionsmaterial 1132 gehärtet werden, z.B. durch Tempern des Rissabsorptionsmaterials 1132 oder des gesamten Halbleiterchips. Daher kann das Rissabsorptionsmaterial 1132 nach dem Härten im Graben 430 befestigt sein. Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 nach dem Härten porös sein. Ein Rissabsorptionsmaterial 1132 in poröser Form kann aufgrund seiner Inhomogenitäten ein mäßiger Isolator sein, aber Porösigkeit kann die Fähigkeit erhöhen, einen Riss zu stoppen oder zu absorbieren.
  • Gemäß verschiedenen Ausführungsformen kann das Rissabsorptionsmaterial 1132 ein synthetisches Material, z.B. Kunststoff, z.B. ein Polymer, wie oben beschrieben, enthalten. Zum Beispiel kann das Rissabsorptionsmaterial 1132 in den Graben 430 durch Spritzguss eingeführt werden.
  • 12 zeigt ein schematisches Flussdiagramm eines Verfahrens 1200 zur Bearbeitung eines Halbleiterchips (mit anderen Worten, einer integrierten Schaltung, IC, eines Chips oder Mikrochips), wobei das Verfahren 1200 enthalten kann: in 1202 Bilden eines Grabens im Halbleiterchip, wobei der Graben zumindest teilweise ein Halbleiter-Body-Gebiet des Halbleiterchips umgibt und sich zumindest im Wesentlichen von einer ersten Oberfläche des Halbleiter-Body-Gebiets zu einer zweiten Oberfläche des Halbleiter-Body-Gebiets gegenüber der ersten Oberfläche erstreckt; und in 1204 Bilden einer kapazitiven Struktur, die ein erstes Elektrodengebiet, ein zweites Elektrodengebiet und ein elektrisch isolierendes Gebiet enthält, das sich zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstreckt; wobei zumindest das erste Elektrodengebiet zumindest in einem oder bei dem Graben gebildet ist, so dass das erste Elektrodengebiet zumindest teilweise das Halbleiter-Body-Gebiet umgibt und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt.
  • Gemäß verschiedenen Ausführungsformen kann das erste Elektrodengebiet im Graben gebildet sein, z.B. im Graben abgeschieden sein (z.B. ähnlich 6A). Das erste Elektrodengebiet kann am Graben gebildet sein, z.B. von einer Seitenwand des Grabens (z.B. ähnlich 4B). Das Verfahren 1200 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • 13 zeigt ein schematisches Flussdiagramm eines Verfahrens 1300 zur Bearbeitung eines Halbleiterchips, wobei das Verfahren 1300 enthalten kann: in 1302 Bilden einer kapazitiven Struktur an einer Seitenwand des Halbleiterchips; wobei die kapazitive Struktur eine Halbleiterelektrode (auch als zweites Elektrodengebiet bezeichnet, das einen Halbleiter enthält), die durch einen dotierten Teil der Seitenwand gebildet ist, eine Metallelektrode (auch als erstes Elektrodengebiet bezeichnet, das ein Metall oder eine Metalllegierung enthält), die über der Seitenwand angeordnet ist, und eine elektrisch isolierende Schicht (auch als elektrisch isolierendes Gebiet bezeichnet), die zwischen der Metallelektrode und der Seitenwand angeordnet ist, enthalten kann; in 1304 Bilden eines ersten Kontaktpads, das mit der Metallelektrode in elektrischem Kontakt steht; und in 1306 Bilden eines zweiten Kontaktpads, das mit der Halbleiterelektrode in elektrischem Kontakt steht, wobei das erste und das zweite Kontaktpad so gestaltet sein können, dass sie elektrisch an eine Messvorrichtung gekoppelt sind, um eine Spannung zwischen der Metallelektrode und der Halbleiterelektrode anzulegen. Das Verfahren 1300 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • 14 zeigt ein schematisches Flussdiagramm eines Verfahrens 1400 zur Bearbeitung eines Wafers (mit anderen Worten, eines Trägers, z.B. eines Substrats), wobei das Verfahren 1400 enthalten kann: in 1402 Bilden eines Grabens zwischen einem ersten Halbleiterchip des Wafers und einem zweiten Halbleiterchip des Wafers; wobei sich der Graben im Wesentlichen von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstrecken kann; in 1404 Bilden einer kapazitiven Struktur im Graben; und in 1406 Trennen des ersten Halbleiterchips vom zweiten Halbleiterchip, wobei die kapazitive Struktur am ersten Halbleiterchip befestigt bleibt. Das Verfahren 1400 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • 15 zeigt ein schematisches Flussdiagramm eines Verfahrens 1500 zur Bearbeitung eines Wafers, wobei das Verfahren 1500 enthalten kann: in 1502 Bilden eines Grabens neben einem Halbleiterchip des Wafers; wobei sich der Graben im Wesentlichen von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstrecken kann; in 1504 Bilden einer kapazitiven Struktur im Graben, wobei die kapazitive Struktur ein erstes Elektrodengebiet, ein zweites Elektrodengebiet, das an einer ersten Seite des ersten Elektrodengebiets angeordnet ist, ein drittes Elektrodengebiet, das an einer zweiten Seite des ersten Elektrodengebiets angeordnet ist, ein erstes elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem zweiten Elektrodengebiet erstreckt, und ein zweites elektrisch isolierendes Gebiet, das sich zwischen dem ersten Elektrodengebiet und dem dritten Elektrodengebiet erstreckt, enthalten kann; wobei sich zumindest eines des ersten, des zweiten und des dritten Elektrodengebiets im Wesentlichen von der ersten Oberfläche des Wafers zur zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstreckt; und in 1506 Schneiden des Wafers durch den Graben, wobei zumindest das erste Elektrodengebiet und das zweite Elektrodengebiet am Halbleiterchip befestigt bleiben. Das Verfahren 1500 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • 16 zeigt ein schematisches Flussdiagramm eines Verfahrens 1600 zur Bearbeitung eines Wafers, wobei das Verfahren 1600 enthalten kann: in 1602 Bilden eines Grabens neben einem Halbleiterchip des Wafers; und in 1604 Bilden eines Rissabsorptionsgebiets im Graben, wobei sich das Rissabsorptionsgebiet von der ersten Oberfläche in eine Richtung zur zweiten Oberfläche erstreckt; wobei das Rissabsorptionsgebiet eine größere Bruchdehnung als der Halbleiterchip haben kann. Das Verfahren 1600 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • 17 zeigt ein schematisches Flussdiagramm eines Verfahrens 1700 zur Bearbeitung eines Halbleiterchips, wobei das Verfahren 1700 enthalten kann: in 1702 Bilden eines Grabens im Halbleiterchip; wobei der Graben zumindest teilweise ein Halbleiter-Body-Gebiet des Halbleiterchips umgeben kann und sich von einer ersten Oberfläche des Halbleiter-Body-Gebiets in eine Richtung zu einer zweiten Oberfläche des Halbleiter-Body-Gebiets gegenüber der ersten Oberfläche erstrecken kann; und in 1704 Bilden eines Rissabsorptionsgebiets im Graben, wobei das Rissabsorptionsgebiet eine größere Bruchdehnung als das Halbleiter-Body-Gebiet haben kann. Das Verfahren 1700 kann ferner gemäß einer oder mehreren hier beschriebenen Ausführungsform(en) gestaltet sein.
  • Die Erfindung wurde zwar insbesondere unter Bezugnahme auf spezielle Ausführungsformen dargestellt und beschrieben, aber für Fachleute auf dem Gebiet sollte klar sein, dass verschiedene Änderungen an Form und Detail vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung, wie durch die beiliegenden Ansprüche definiert, abzuweichen. Der Umfang der Erfindung ist somit durch die beiliegenden Ansprüche angegeben und alle Änderungen, die in der Bedeutung und im Bereich einer Äquivalenz der Ansprüche liegen, sollen daher enthalten sein.

Claims (19)

  1. Halbleiterchip (300), aufweisend: ein Halbleiter-Body-Gebiet (111), das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist; eine kapazitive Struktur (230) zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet (111); wobei die kapazitive Struktur (230) ein erstes Elektrodengebiet (230a), das zumindest teilweise das Halbleiter-Body-Gebiet (111) umgibt und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt, aufweist; und wobei die kapazitive Struktur (230) ferner ein zweites Elektrodengebiet (230b), das neben dem ersten Elektrodengebiet (230a) angeordnet ist, und ein elektrisch isolierendes Gebiet (230i), das sich zwischen dem ersten Elektrodengebiet (230a) und dem zweiten Elektrodengebiet (230b) erstreckt, aufweist.
  2. Halbleiterchip (300) nach Anspruch 1, wobei das zweite Elektrodengebiet (230b) zumindest teilweise das Halbleiter-Body-Gebiet (111) umgibt.
  3. Halbleiterchip (300) nach Anspruch 1 oder 2, wobei sich das zweite Elektrodengebiet (230b) zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt.
  4. Halbleiterchip (300) nach einem der Ansprüche 1 bis 3, ferner aufweisend ein erstes Kontaktpad und ein zweites Kontaktpad, wobei das erste Elektrodengebiet (230a) elektrisch an das erste Kontaktpad gekoppelt ist; und wobei das zweite Elektrodengebiet (230b) elektrisch an das zweite Kontaktpad gekoppelt ist; und wobei das erste Kontaktpad und das zweite Kontaktpad zur elektrischen Kopplung an eine Messschaltung (310) gestaltet sind, um eine Kenngröße der kapazitiven Struktur (230) zu messen; wobei optional der Halbleiterchip (300) ferner die Messschaltung (310) aufweist, die zum Messen eines Wertes der Kenngröße der kapazitiven Struktur (230) durch elektrisches Charakterisieren der kapazitiven Struktur (230) gestaltet ist, wobei die Messschaltung (310) ferner zum Bestimmen eines Risses anhand des gemessenen Wertes der Kenngröße gestaltet ist.
  5. Halbleiterchip (300) nach einem der Ansprüche 1 bis 4, wobei das erste Elektrodengebiet (230a) ein erstes Material aufweist und das zweite Elektrodengebiet (230b) ein zweites Material aufweist; wobei optional das erste Material ein erstes Metall oder eine erste Metalllegierung ist und das zweite Material ein zweites Metall oder eine zweite Metalllegierung ist, oder wobei optional das erste Material ein dotierter Halbleiter eines ersten Leitfähigkeitstyps ist und das zweite Material ein dotierter Halbleiter eines zweiten Leitfähigkeitstyps ist.
  6. Halbleiterchip (300) nach Anspruch 5, wobei das erste Material ein Metall oder eine Metalllegierung ist und das zweite Material ein dotierter Halbleiter ist.
  7. Halbleiterchip (300) nach einem der Ansprüche 1 bis 6, wobei das elektrisch isolierende Gebiet (230i) ein dielektrisches Material aufweist.
  8. Halbleiterchip (300) nach einem der Ansprüche 1 bis 7, wobei die kapazitive Struktur (230) einen Graben aufweist, der das erste Elektrodengebiet (230a), das zweite Elektrodengebiet (230b) und das elektrisch isolierende Gebiet (230i) aufweist wobei optional das erste Elektrodengebiet (230a) ein erstes Metall oder eine erste Metalllegierung aufweist, das bzw. die zumindest teilweise den Graben füllt, und das zweite Elektrodengebiet (230b) ein zweites Metall oder eine zweite Metalllegierung aufweist, das bzw. die zumindest teilweise den Graben füllt.
  9. Halbleiterchip (300) nach einem der Ansprüche 1 bis 8, ferner aufweisend einen Graben, wobei das erste Elektrodengebiet (230a) ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps aufweist, das eine Seitenwand des Grabens aufweist, wobei das zweite Elektrodengebiet (230b) ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps aufweist; und wobei das elektrisch isolierende Gebiet (230i) ein Verarmungsgebiet aufweist, das durch das erste Halbleitergebiet und das zweite Halbleitergebiet gebildet wird.
  10. Halbleiterchip (300) nach einem der Ansprüche 1 bis 9, wobei die kapazitive Struktur (230) einen ersten Graben aufweist, der das erste Elektrodengebiet (230a) aufweist; und wobei die kapazitive Struktur (230) einen zweiten Graben aufweist, der das zweite Elektrodengebiet (230b) aufweist; wobei optional das erste Elektrodengebiet (230a) ein erstes Metall oder eine erste Metalllegierung aufweist, das bzw. die zumindest teilweise den ersten Graben füllt, und das zweite Elektrodengebiet (230b) ein zweites Metall oder eine zweite Metalllegierung aufweist, das bzw. die zumindest teilweise den zweiten Graben füllt.
  11. Halbleiterchip (300) nach einem der Ansprüche 1 bis 10, ferner aufweisend ein drittes Elektrodengebiet, das neben dem ersten Elektrodengebiet (230a) angeordnet ist, und ein weiteres elektrisch isolierendes Gebiet, das sich zwischen dem dritten Elektrodengebiet und dem ersten Elektrodengebiet (230a) erstreckt; wobei optional das dritte Elektrodengebiet und das zweite Elektrodengebiet (230b) an gegenüberliegenden Seiten des ersten Elektrodengebiets (230a) angeordnet sind.
  12. Halbleiterchip (300) nach einem der Ansprüche 1 bis 11, wobei das erste Elektrodengebiet (230a) und das zweite Elektrodengebiet (230b) einen p-n-Übergang bilden, wobei das elektrisch isolierende Gebiet (230i) ein Verarmungsgebiet des p-n-Übergangs aufweist.
  13. Halbleiterchip (300) nach einem der Ansprüche 1 bis 12, wobei ein dotierter Teil des Halbleiter-Body-Gebiets (111) das zweite Elektrodengebiet (230b) bildet.
  14. Halbleiterchip (300) nach einem der Ansprüche 1 bis 13, wobei ein oxidierter Teil des Halbleiter-Body-Gebiets (111) das elektrisch isolierende Gebiet (230i) bildet.
  15. Halbleiterchip (300) nach einem der Ansprüche 1 bis 14, wobei das erste Elektrodengebiet (230a) eine Seitenwand des Halbleiterchips (300) bildet.
  16. Halbleiterchip (300), aufweisend: ein Halbleiter-Body-Gebiet (111), das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist; eine kapazitive Struktur (230) zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet (111); wobei die kapazitive Struktur (230) ein erstes Halbleitergebiet eines ersten Leitfähigkeitstyps aufweist, wobei das erste Halbleitergebiet zumindest teilweise das Halbleiter-Body-Gebiet (111) umgibt und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt; und wobei die kapazitive Struktur (230) ferner ein zweites Halbleitergebiet eines zweiten Leitfähigkeitstyps aufweist, wobei das zweite Halbleitergebiet neben dem ersten Halbleitergebiet angeordnet ist.
  17. Halbleiterchip (300) nach Anspruch 16, wobei das zweite Halbleitergebiet zumindest teilweise das Halbleiter-Body-Gebiet (111) umgibt und wobei sich das zweite Halbleitergebiet zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstreckt.
  18. Halbleiterchip (300), aufweisend: ein Halbleiter-Body-Gebiet (111), das eine erste Oberfläche und eine zweite Oberfläche gegenüber der ersten Oberfläche aufweist; eine kapazitive Struktur (230) zum Erfassen einer Rissausbreitung in das Halbleiter-Body-Gebiet (111); wobei die kapazitive Struktur (230) ein erstes Elektrodengebiet (230a) aufweist, das ein erstes Metall oder eine erste Metalllegierung aufweist, und ein zweites Elektrodengebiet (230b), das ein zweites Metall oder eine zweite Metalllegierung aufweist, das neben dem ersten Elektrodengebiet (230a) angeordnet ist, wobei das erste und zweite Elektrodengebiet (230b) zumindest teilweise das Halbleiter-Body-Gebiet (111) umgeben und sich zumindest im Wesentlichen von der ersten Oberfläche zur zweiten Oberfläche erstrecken; und wobei die kapazitive Struktur (230) ferner ein elektrisch isolierendes Gebiet (230i) aufweist, das zwischen dem ersten Elektrodengebiet (230a) und dem zweiten Elektrodengebiet (230b) angeordnet ist.
  19. Halbleiterchip (300) nach Anspruch 18, wobei die kapazitive Struktur (230) einen Graben aufweist, der das erste Elektrodengebiet (230a), das zweite Elektrodengebiet (230b) und das elektrisch isolierende Gebiet (230i) aufweist.
DE102015120541.6A 2014-11-28 2015-11-26 Halbleiterchip Active DE102015120541B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,735 US9589914B2 (en) 2014-11-28 2014-11-28 Semiconductor chip
US14/555,735 2014-11-28

Publications (2)

Publication Number Publication Date
DE102015120541A1 true DE102015120541A1 (de) 2016-06-02
DE102015120541B4 DE102015120541B4 (de) 2019-12-24

Family

ID=55967939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120541.6A Active DE102015120541B4 (de) 2014-11-28 2015-11-26 Halbleiterchip

Country Status (3)

Country Link
US (2) US9589914B2 (de)
CN (1) CN105655330A (de)
DE (1) DE102015120541B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156734A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3201562A4 (de) * 2014-09-29 2018-04-11 Sikorsky Aircraft Corporation Vorrichtung zur erkennung von korrosion an einem gegenstand
US9818655B2 (en) 2015-12-08 2017-11-14 International Business Machines Corporation Method and structure for flip-chip package reliability monitoring using capacitive sensors groups
US20190206748A1 (en) * 2017-12-28 2019-07-04 Sanken Electric Co., Ltd. Semiconductor Device and Method for Detecting a Crack of the Semiconductor Device
US11054468B2 (en) * 2018-05-30 2021-07-06 Micron Technology, Inc. Segmented digital die ring
US11061064B2 (en) * 2019-05-15 2021-07-13 Nanya Technology Corporation Semiconductor device and method for detecting cracks
WO2020237683A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种检测芯片裂缝的装置
US11145605B2 (en) * 2019-10-18 2021-10-12 Nanya Technology Corporation Semiconductor device and method for fabricating the same
JP7304827B2 (ja) * 2020-01-20 2023-07-07 三菱電機株式会社 半導体装置およびクラック検出方法
EP3933419B1 (de) 2020-07-01 2024-04-03 NXP USA, Inc. Screeningverfahren und vorrichtung zur detektion von tiefen grabenisolations- und soi-defekten
DE102021130953A1 (de) 2021-11-25 2023-05-25 Infineon Technologies Ag Risssensor
CN115376905B (zh) * 2022-10-27 2023-01-31 山东中清智能科技股份有限公司 一种半导体晶片的切割工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1211920B1 (de) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Mehrschichtige leiterplatte und leiterplatten-herstellungsmethode
US6813189B2 (en) * 2002-07-16 2004-11-02 Fujitsu Limited System for using a dynamic reference in a double-bit cell memory
US7098676B2 (en) * 2003-01-08 2006-08-29 International Business Machines Corporation Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor
JP2007305739A (ja) 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
US7741196B2 (en) 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US20080246491A1 (en) * 2007-04-06 2008-10-09 Texas Instruments Incorporated Scalable method for identifying cracks and fractures under wired or ball bonded bond pads
US8253033B2 (en) * 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet
CN100570886C (zh) * 2007-12-28 2009-12-16 中国电子科技集团公司第五十五研究所 减小晶体管延伸电极电容的结构及制作方法
US8342031B2 (en) * 2008-10-27 2013-01-01 The Regents Of The University Of California Capacitive strain sensor
IT1392793B1 (it) * 2008-12-30 2012-03-23 St Microelectronics Srl Condensatore integrato con piatto a spessore non-uniforme
US8618827B2 (en) 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device
US8860185B2 (en) * 2012-01-25 2014-10-14 Globalfoundries Singapore Pte Ltd Crack-arresting structure for through-silicon vias
DE102013102557B4 (de) * 2012-03-16 2014-07-10 Intel Mobile Communications GmbH Erfassung von Umgebungsbedingungen in einem Halbleiterchip
US9343381B2 (en) * 2013-05-22 2016-05-17 Infineon Technologies Ag Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156734A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit

Also Published As

Publication number Publication date
US20170133289A1 (en) 2017-05-11
US20160155712A1 (en) 2016-06-02
DE102015120541B4 (de) 2019-12-24
CN105655330A (zh) 2016-06-08
US9589914B2 (en) 2017-03-07
US10522432B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
DE102015120541B4 (de) Halbleiterchip
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012105848A1 (de) Rissdetektionslinien-Einrichtung und Verfahren
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014114294B4 (de) Verfahren zur herstellung einer anordnung
DE102014107003B4 (de) Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
EP2223336B1 (de) Leuchtdiodenchip mit überspannungsschutz
EP3295476A1 (de) Kontaktviakette als korrosionsdetektor
DE102015120547A1 (de) Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements
DE102015118309B4 (de) Verfahren zum bearbeiten eines substrats
DE102018115326B3 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE112015006037T5 (de) Halbleitervorrichtung-Auswertungshaltevorrichtung, Halbleitervorrichtung-Auswertungsvorrichtung und Halbleitervorrichtung-Auswertungsverfahren
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102015101200B4 (de) Elektronische Anordnung und Chipbaugruppe
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
DE102010040062B4 (de) Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
DE10251317B4 (de) Halbleiterchip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative