DE102015106511A1 - Grenzschicht-Graphen-Transistor - Google Patents

Grenzschicht-Graphen-Transistor Download PDF

Info

Publication number
DE102015106511A1
DE102015106511A1 DE102015106511.8A DE102015106511A DE102015106511A1 DE 102015106511 A1 DE102015106511 A1 DE 102015106511A1 DE 102015106511 A DE102015106511 A DE 102015106511A DE 102015106511 A1 DE102015106511 A1 DE 102015106511A1
Authority
DE
Germany
Prior art keywords
graphene
electrode
graphene layer
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015106511.8A
Other languages
English (en)
Inventor
Anmelder Gleich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE102015106511A1 publication Critical patent/DE102015106511A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauelement (10, 40), ein Verfahren zum Betrieb eines elektronischen Bauelements (10, 40) sowie ein Verfahren zur Herstellung eines elektronischen Bauelements (10, 40). Um eine für eine Massenanfertigung geeignete Lösung zur Nutzung von Graphen für elektronische Bauelemente aufzuzeigen, wird ein elektronisches Bauelement (10, 40) vorgeschlagen, mit mindestens einer ersten Graphenschicht (11, 41) und mindestens einer zweiten Graphenschicht (12 42), die derart zueinander angeordnet sind, daß in einem ersten Zustand des Bauelements (10, 40) eine als Bandlücke dienende Grenzschicht (19) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) definiert ist und daß mit Hilfe eines externen elektrischen Feldes (E) ein zweiter Zustand des Bauelements (10, 40) hervorrufbar ist, in welchem zweiten Zustand diese Grenzschicht (19) derart verändert ist, daß ein elektrischer Strom (I) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) fließt.

Description

  • Die Erfindung betrifft ein elektronisches Bauelement, ein Verfahren zum Betrieb eines elektronischen Bauelements sowie ein Verfahren zur Herstellung eines elektronischen Bauelements.
  • Um immer mehr Transistoren auf einem Halbleiterchip unterbringen zu können, werden Transistoren immer weiter verkleinert. Konventionelle Silizium-Transistoren stoßen dabei heute an ihre physikalischen Grenzen, da eine bestimmte Mindestanzahl an Atomen notwendig ist, um einen Transistor zu bauen. Außerdem besitzt jeder Transistor, unabhängig von der Größe, eine bestimmte Verlustleistung. Da in heutigen Chips Millionen von Transistoren verwendet werden, addieren sich die einzelnen Verlustleistungen auf. Diese enorme Verlustleistung wird in Form von Wärme an die Umgebung abgegeben. Integrierte Schaltkreise werden daher mit zunehmender Anzahl an Transistoren immer ineffizienter. Um dem entgegenzuwirken, arbeitet man an der Entwicklung neuer Transistoren, die eine geringere Verlustleistung aufweisen und gleichzeitig kleinere Abmessungen aufweisen.
  • Im Zusammenhang mit der Entwicklung neuer Transistoren wird auch an alternativen Materialien geforscht, insbesondere an Materialien, die geringe Verlustleistungen aufweisen. Eine dieser Alternativen ist Graphen. Graphen besteht aus hexagonal angeordneten Kohlenstoffen und ist nur ein Atom dünn (Monolage). Graphen leitet den elektrischen Strom besser als Kupfer. Diese Eigenschaften macht es zu einem perfekten Ersatz für Silizium.
  • Es gibt verschiedene Möglichkeiten, Graphen als Transistor zu nutzen. Eine Möglichkeit ist die Verwendung von Graphen in Form von Kohlenstoffnanoröhren, bestehend aus hexagonal angeordneten Kohlenstoffen, die in Form einer Röhre verbunden sind. Die Herstellung von solchen Kohlenstoffröhren ist zwar einfach, jedoch ist die Weiterverarbeitung zu einem Transistor sehr aufwendig. So müssen einzelne Röhrchen mit Hilfe einer speziellen Probe einzeln plaziert werden. Das heißt, ein integrierter Schaltkreis, beispielsweise ein moderner Computerprozessor, muß aus mehreren Milliarden Röhrchen aufgebaut werden, die nur wenige Atome dünn sind und individuell bearbeitet werden müssen. Dieser Prozeß ist nicht nur sehr zeitaufwendig, sonder auch teuer, da spezielle Geräte notwendig sind, die eine solch filigrane Arbeit ermöglichen. Daher ist dieser Lösungsansatz für eine Massenanfertigung unbrauchbar.
  • Eine weitere Möglichkeit der Nutzung von Graphen als Transistor ist die Verwendung einer zweidimensionalen, planaren Graphenebene, das großflächig auf einem Substrat aufgebracht werden kann. Anschließend kann man daraus, ähnlich wie bei einem Lithographie-Verfahren, einzelne voneinander getrennte Flächen erzeugen. Aus diesen Flächen lassen sich Transistoren realisieren, die dann untereinander verbunden einen integrierten Schaltkreis bilden.
  • Von Nachteil bei diesem Lösungsansatz ist es jedoch, daß diese Transistoren nicht ausschaltbar sind, so daß sie nur als Verstärker eingesetzt werden können, aber nicht als Schalter, wie er für binäre Berechnungen notwendig wäre. Dieser Nachteil ist darauf zurückzuführen, daß der Stromfluß zwar (mit Hilfe einer angelegten Basisspannung, die zwischen der Basiselektrode und der Graphenschicht einen Tunneleffekt erzeugt) kontrolliert, jedoch nicht komplett unterbrochen werden kann, so daß der Transistor immer angeschaltet bleibt.
  • Der Grund dafür liegt in den physikalischen Eigenschaften von Graphen. Um einen ausschaltbaren, beziehungsweise sperrenden Graphen-Transistor zu bauen, benötigt man eine Bandlücke im Material, die bei Graphen jedoch nicht vorhanden ist. Zur Lösung dieses Problems ist es bekannt, das Graphenmaterial gezielt zu dotieren. Dabei muß dotiertes und undotiertes Graphen lückenlos miteinander verbunden werden. Da dieser Prozeß äußerst aufwendig und kostspielig ist, kommt er für die Massenanfertigung ebenfalls nicht in Frage.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine für eine Massenanfertigung geeignete Lösung zur Nutzung von Graphen für elektronische Bauelemente aufzuzeigen.
  • Diese Aufgabe wird durch ein elektronisches Bauelement nach Anspruch 1 bzw. durch ein Verfahren zum Betrieb eines elektronischen Bauelements nach Anspruch 6 bzw. durch ein Verfahren zur Herstellung eines elektronischen Bauelements nach Anspruch 7 gelöst.
  • Das erfindungsgemäße elektronische Bauelement umfaßt mindestens eine erste Graphenschicht und mindestens eine zweite Graphenschicht, wobei diese Graphenschichten derart zueinander angeordnet sind, daß in einem ersten Zustand des Bauelements eine als Bandlücke dienende Grenzschicht zwischen der mindestens einen ersten Graphenschicht und der mindestens einen zweiten Graphenschicht definiert ist und daß mit Hilfe eines externen elektrischen Feldes ein zweiter Zustand des Bauelements hervorrufbar ist, in welchem zweiten Zustand diese Grenzschicht derart verändert ist, daß ein elektrischer Strom zwischen der mindestens einen ersten Graphenschicht und der mindestens einen zweiten Graphenschicht fließt.
  • Das erfindungsgemäße Verfahren zum Betrieb eines elektronischen Bauelements, welches elektronische Bauelement mindestens eine erste Graphenschicht und mindestens eine zweite Graphenschicht aufweist, die derart zueinander angeordnet sind, daß in einem ersten Zustand des Bauelements eine als Bandlücke dienende Grenzschicht zwischen der mindestens einen ersten Graphenschicht und der mindestens einen zweiten Graphenschicht definiert ist, zeichnet sich dadurch aus, daß mit Hilfe eines externen elektrischen Feldes ein zweiter Zustand des Bauelements hervorgerufen wird, in welchem zweiten Zustand diese Grenzschicht derart verändert ist, daß ein elektrischer Strom zwischen der mindestens einen ersten Graphenschicht und der mindestens einen zweiten Graphenschicht fließt.
  • Das erfindungsgemäße Verfahren zur Herstellung eines elektronischen Bauelements umfaßt die Schritte: Bilden eines ersten Abschnittes einer ersten Elektrode auf einem Isolator und Bilden eines ersten Abschnittes einer zweiten Elektrode auf dem Isolator, Bilden mindestens einer ersten Graphenschicht auf die erste Elektrode und Bilden mindestens einer zweiten Graphenschicht auf die zweite Elektrode derart, daß die mindestens eine erste Graphenschicht parallel zu der mindestens einen zweiten Graphenschicht angeordnet ist, dabei die mindestens eine zweite Graphenschicht zumindest teilweise überdeckt und von der mindestens einen zweiten Graphenschicht beabstandet ist.
  • Vorteilhafte Ausführungen der Erfindung sind in den Unteransprüchen angegeben. Die im Folgenden im Zusammenhang mit dem elektronischen Bauelement erläuterten Vorteile und Ausgestaltungen gelten sinngemäß auch für die erfindungsgemäßen Verfahren und umgekehrt. Insbesondere gelten die speziell im Zusammenhang mit dem Grenzschicht-Graphen-Transistor getroffenen Aussagen in den meisten Fällen auch unmittelbar oder zumindest analog auch für andere, insbesondere gleichwirkende oder ähnlich aufgebaute elektronische Bauelemente.
  • Die Erfindung schlägt vor, einen Transistor auf Graphen-Basis zu entwickeln, der ein- und ausschaltbar ist, nicht dotiert werden muß und günstig in der Herstellung ist. Eine Kernidee der Erfindung ist es, anstelle einer chemischen Dotierung des Graphenmaterials eine überwindbare physikalische Isolation zwischen zwei definiert zueinander beabstandeten Graphenschichten zu erzeugen. Ein auf dieser Basis hergestellter Transistor ist im Grundzustand ausgeschaltet bzw. ausschaltbar. Dabei ist jede Graphenschicht ausschließlich mit einer einzigen Elektrode verbunden. Das Anlegen eines auf die Graphenschichten wirkenden elektrischen Feldes ermöglicht es Elektronen, den Abstand zwischen den Graphenschichten zu überwinden und einen Stromfluß und damit einen eingeschalteten Zustand zu erreichen.
  • Der erfindungsgemäße Grenzschicht-Graphen-Transistor ist ein aus mehreren Graphenschichten aufgebauter Transistor, der sowohl als Verstärker als auch als Schalter mit zwei Zuständen genutzt werden kann. Dieser Transistor kann ganz ein- oder ausgeschaltet werden, was ihn von konventionellen Graphen-Transistoren unterscheidet. Außerdem zeichnet er sich durch eine geringe Verlustleistung im Vergleich zu heutigen Silizium-Transistoren aus, so daß eine wesentlich höhere Taktfrequenz und ein größerer Wirkungsgrad erzielt werden kann. Außerdem ist der Transistor nur wenige Atomschichten dünn, wodurch er flexibel (biegsam) wird. Diese Eigenschaft eröffnet ein neues, breites Spektrum an Einsatzgebieten.
  • Die Herstellung des Grenzschicht-Graphen-Transistors ist im Vergleich zu heutigen Transistoren einfacher. Es werden lediglich drei Materialien benötigt: Graphen, ein Metall und ein Isolator. Diese werden in wenigen Arbeitsschritten zu einem Transistor verarbeitet. Es müssen lediglich insgesamt mindestens drei Elektroden aufgedampft und zwei Graphenschichten übereinander gestapelt werden. Die Fertigung kann mit denselben Maschinen erfolgen, die heute bei der Silizium-Technologie genutzt werden. Somit sind keine teuren Fertigungsprozesse nötig.
  • Besonders vorteilhaft ist es, daß keine aufwendige und kostspielige Dotierung erfolgen muß. Es tritt kein Tunneleffekt zwischen der Basis des Transistors und der Graphenschicht auf. Statt dessen gibt es zwei Graphenschichten, die voneinander isoliert sind. Durch eine Basisspannung wird ein elektrisches Feld erzeugt, das Tunneleffekte zwischen den Graphenschichten auslöst. Der Transistor ist im Grundzustand, also bei nicht angelegter Basisspannung, gesperrt. Erst wenn die Basisspannung einen bestimmten Wert erreicht hat, wird der Transistor leitend.
  • Insgesamt ist der Grenzschicht-Graphen-Transistor nicht nur günstig herstellbar, sondern auch effizient, klein und schnell.
  • Das bei dem Grenzschicht-Graphen-Transistor zum Tragen kommende erfinderische Prinzip läßt sich auch auf andere elektronische Bauelemente übertragen. So läßt sich beispielsweise auch ein Ein-Transistor-Logikgatter, insbesondere ein NAND-Gatter oder ein XOR-Gatter, aufbauen.
  • Sowohl der Grenzschicht-Graphen-Transistor als auch das Ein-Transistor-Logikgatter und andere auf der Erfindung beruhende elektronische Bauelemente umfassen mindestens zwei übereinanderliegende Graphenschichten, nämlich mindestens eine erste und mindestens eine zweite Graphenschicht.
  • Durch die Verwendung von mehr als zwei Graphenschichten lassen sich Grenzschicht-Graphen-Transistoren und Ein-Transistor-Logikgatter und andere auf der Erfindung beruhende elektronische Bauelemente realisieren, die eine höhere Elektronendurchflußdichte aufweisen, als solche mit lediglich genau zwei Graphenschichten und mit exakt demselben Graphenschichtabstand. Auf diese Weise ist es möglich, Hochleistungs-Transistoren und -Logikgatter bauen.
  • Die übereinanderliegenden Graphenschichten können entweder dotiert oder undotiert sein. Eine Dotierung ist, wie oben beschrieben, für die Funktion des Grenzschicht-Graphen-Transistors, des Ein-Transistor-Logikgatters oder anderer auf der Erfindung beruhender elektronischer Bauelemente nicht notwendig. Eine Dotierung kann jedoch dazu verwendet werden, diesen Bauelementen bei gleichbleibenden Graphenschichtabständen unterschiedliche Eigenschaften, wie Durchschaltspannung oder Arbeitsspannung, zu verleihen. Außerdem läßt sich unter Verwendung einer Dotierung die Durchschaltspannung eines Transistors mit einem kleinen Graphenschichtabstand vergrößern oder verkleinern.
  • Dieselben Eigenschaften lassen sich jedoch auch durch das Variieren der Höhe der unteren Elektrodenabschnitte herstellen, wobei die kleinstmögliche Höhe Null beträgt. Folglich sind die unteren Abschnitte der Elektroden, ebenso wie die Dotierung, für die Funktion des Grenzschicht-Graphen-Transistors, des Ein-Transistor-Logikgatters oder anderer auf der Erfindung beruhender elektronischer Bauelemente nicht notwendig.
  • Die Steuerung des Stromflusses in dem Grenzschicht-Graphen-Transistor, dem Ein-Transistor-Logikgatter oder anderen auf der Erfindung beruhenden elektronischen Bauelementen erfolgt mit mindestens einer Elektrode, an der entweder ein negatives oder ein positives Potential anliegt. Die räumliche Anordnung der Elektroden, der Graphenschichten sowie der Isolatoren ist dabei nahezu beliebig wählbar. Die Graphenschichten sind von der Basiselektrode, der Z-Elektrode, der A- und B-Elektrode und weiteren Steuerelektroden mittels eines beliebigen Isolators getrennt. Die Grenzschichten bestehen aus leerem Raum.
  • Die Graphenschichten, zwischen denen ein Elektronenaustausch stattfinden soll, sind horizontal leicht versetzt, so daß jeweils eine Graphenschicht mit genau einer Elektrode verbunden ist. Die Graphenschichten sind dabei derart positioniert, daß die mindestens eine erste Graphenschicht und die mindestens eine zweite Graphenschicht zumindest teilweise übereinander angeordnet sind. Die Schichten überlappen sich. Anders ausgedrückt decken sich diese Graphenschichten in einer Richtung, nämlich senkrecht zur Schichtebene, teilweise.
  • Das Substrat, auf dem sich der Grenzschicht-Grapheno-Transistor, das Ein-Transistor-Logikgatter oder andere auf der Erfindung beruhende elektronische Bauelemente befinden, ist ebenso irrelevant wie die Art der Herstellung des Grenzschicht-Graphen-Transistors, des Ein-Transistor-Logikgatters oder der anderen auf der Erfindung beruhenden elektronischen Bauelemente an sich.
  • Die Abmessungen des Grenzschicht-Graphen-Transistors, des Ein-Transistor-Logikgatters und anderer auf der Erfindung beruhender elektronischer Bauelemente sind abhängig von dem jeweiligen Anwendungsgebiet. Das heißt, daß der Abstand zwischen den Graphenschichten und die Längen und Höhen der einzelnen Elektroden beliebig gewählt werden können. Gleiches gilt auch für die Stärke der elektrischen Felder, für die Spannungen und für die elektrischen Ströme.
  • Mit Hilfe der Erfindung können nicht nur vorhandene Halbleiterchips schneller und effizienter gemacht machen. Es entstehen durch die Erfindung auch neue Einsatzmöglichkeiten, die mit konventionellen Transistoren nicht denkbar wären. Diese Einsatzmöglichkeiten sind nicht auf die erwähnten Ein-Transistor-Logikgatter beschränkt, sondern betreffen eine Vielzahl elektronischer Bauelemente, wie beispielsweise auch schnelle, dünne, und flexible (biegbare) Datenspeicher.
  • Anwendungsmöglichkeiten ergeben sich insbesondere im medizinischen Bereich. Beispielsweise wäre es möglich, einen auf der Grundlage erfindungsgemäßer Grenzschicht-Graphen-Transistoren konstruierten, biegsamen Computer auf die Gehirnoberfläche eines Menschen aufzubringen. Eine solche Gehirn-Computer-Schnittstelle könnte blinde Menschen wieder sehen lassen. Statt wie bei herkömmlichen Interfaces für blinde Patienten den Sehkortex mit Hilfe implantierter Elektroden zu stimulieren, deren Kabel aus dem Kopf herausgeführt werden müssen, wird die neuartige, biegsame Gehirn-Computer-Schnittstelle samt Elektroden und Computer unmittelbar auf die Oberfläche des Sehkortex gelegt, an die es sich anschmiegt. Auf diese Weise kann das ganze System direkt im Kopf verbaut werden, so daß Komplikationen, wie z.B. Entzündungen oder auslaufende Gehirnflüssigkeit nicht auftreten. Ein solcher Graphen-Computer wird dann mittels einer Spule in der Augenhöhle und eines Akkus in der Augenprothese mit Strom versorgt. Auf die gleiche Art und Weise könnte man auch andere Prothesen, wie z.B. Arm- oder Handprothesen realisieren, mit denen die Patienten sogar Berührungs- oder Wärmeunterschiede wahrnehmen könnten.
  • Weitere Vorteile werden nachfolgend im Zusammenhang mit Ausführungsbeispielen der Erfindung anhand der Zeichnungen näher erläutert. Hierbei zeigen:
  • 1 eine Graphenschicht schräg von oben,
  • 2 die Darstellung übereinander angeordneter Graphenschichten in einem ersten (nichtleitenden) Zustand,
  • 3 die Darstellung übereinander angeordneter Graphenschichten in einem zweiten (leitenden) Zustand,
  • 4 einen konventionellen Graphen-Transistor,
  • 5 einen selbstsperrenden Grenzschicht-Graphen-Transistor,
  • 6 bis 10 die Schritte bei der Herstellung eines Grenzschicht-Graphen-Transistors,
  • 11 einen positiv-selbstleitenden Grenzschicht-Graphen-Transistor,
  • 12 einen negativ-selbstleitenden Grenzschicht-Graphen-Transistor,
  • 13 ein als NAND-Gatter ausgeführtes Ein-Transistor-Logikgatter,
  • 14 ein als XOR-Gatter ausgeführtes Ein-Transistor-Logikgatter.
  • Sämtliche Figuren zeigen die Erfindung nicht maßstabsgerecht, dabei lediglich schematisch und nur mit ihren wesentlichen Bestandteilen. Gleiche Bezugszeichen entsprechen dabei Elementen gleicher oder vergleichbarer Funktion.
  • Vielfach wird heute der herkömmliche Graphen-Feldeffekttransistor 1, wie er in 4 abgebildet ist, als potentieller Nachfolger des Siliziumtransistors angesehen. Aufgrund der einmaligen Eigenschaften von Graphen läßt sich ein solcher Transistor mit wesentlich höheren Frequenzen betreiben und hat dabei gleichzeitig kleinere Verlustleistungen als ein Siliziumtransistor.
  • Der Aufbau eines solchen herkömmlichen Graphen-Feldeffekttransistors 1 ist vergleichsweise einfach. Er umfaßt genau eine Graphenschicht 2, die auf einem Isolator 3 angebracht ist. Jedes Ende der Graphenschicht 2 ist mit einer Elektrode 4, 5 verbunden, nämlich einem elektronenliefernden Anschluß (Source) 4 und einem elektronenziehenden Anschluß (Drain) 5. Ein weiterer Anschluß (Gate) 6 dient zur Steuerung des Stroms zwischen Source und Drain. Diese dritte Elektrode 6 befindet sich genau unterhalb der Graphenschicht 2. Dazwischen befindet sich der Isolator 3, der die Graphenschicht 2 von dem Gateanschluß 6 trennt.
  • Steigt die Spannung am Gate 6, so nimmt die Anzahl der hindurchfließenden Elektronen zwischen Drain 5 und Source 4 ab, wodurch sich der elektrische Strom steuern läßt. Während man bei Siliziumtransistoren auf diese Art und Weise zwei Zustände (AN/AUS bzw. „Eins“/“Null“) erzeugen kann, ist dies bei einem Graphen-Transistor 1 aufgrund der zu kleinen Bandlücke des Materials nicht der Fall. Selbst bei sehr hohen Gate-Spannungen läßt sich der Transistor 1 nicht komplett abschalten. Somit entfällt der Zustand „Null“ und ein Rechnen im binären System ist somit unmöglich. Erst durch ein aufwendiges Dotieren des Graphenmaterials ist es möglich, eine größere Bandlücke zu schaffen, die den Zustand „Null“ eines Transistors ermöglichen könnte. Dennoch ist bisher kein funktionierender Graphentransistor bekannt.
  • Nachfolgend wird die Funktion und der Aufbau eines erfindungsgemäßen Grenzschicht-Graphen-Transistors 10 erläutert.
  • Die Funktionsweise des Grenzschicht-Graphen-Transistors 10 beruht auf den Eigenschaften von Graphen, das ein sp2-hybridisiertes Material ist. Das heißt, es besitzt ober- und unterhalb seiner Bindungsebene delokalisierte Elektronen. Diese sind in sogenannten Orbitalen wiederzufinden. Ein Orbital beschreibt einen dreidimensionalen Raum, in dem sich Elektronen mit einer sehr hohen Wahrscheinlichkeit befinden.
  • Graphen liegt in Form einer lediglich ein Atom dicken, ebenen Schicht 11, 12 vor. Da die Bindungsebene des Graphens planar, beziehungsweise zweidimensional ist, sind auch die Orbitale planar. Das heißt, daß die Orbitale parallel zu der Bindungsebene verlaufen. Da Elektronen sich nur in den Orbitalen bewegen können, ist Graphen nur entlang seiner Bindungsebene leitend, siehe 1. Die einzelnen Kohlenstoffatome 13 sind über Atombindungen 14 miteinander verbunden. Die Flußrichtung 15 der Elektronen in der Bindungsebene ist durch Pfeile symbolisiert.
  • Da das Graphen nur entlang seiner Bindungsebene (Schichtebene) leitend ist, ist ein Stromfluß senkrecht zu dieser Graphenebene unmöglich. Diese Eigenschaft wird erfindungsgemäß genutzt, um eine Isolation zwischen zwei übereinander gelegten Graphenschichten 11, 12 zu erzeugen, siehe 2. Beide Schichten 11, 12 haben einen bestimmten Abstand 16 zueinander, von dem die Durchschaltspannung des Grenzschicht-Graphen-Transistors 10 abhängt. Zwischen den übereinanderliegenden Schichten 11, 12, genauer gesagt einer Source-Graphenschicht 11 und einer Drain-Graphenschicht 12, befinden sich zwei Orbitale 17, 18 mit delokalisierten Elektronen, wobei jeweils eines der Orbitale 17, 18 einer der Graphenschichten 11, 12 zugeordnet ist. Zwischen diesen Orbitalen 17, 18 gibt es eine Grenzschicht 19, in der die Wahrscheinlichkeit, ein Elektron anzutreffen, sehr klein ist. Diese isolierende Grenzschicht 19 wird erfindungsgemäß als Ersatz für eine Bandlücke genutzt.
  • Wird nun ein über die Graphenschichten wirkendes äußeres elektrisches Feld E angelegt, verschieben sich die Elektronen zum positiven Potential. Das führt dazu, daß die Grenzschicht 19 immer kleiner (dünner, schmaler) wird. Das bedeutet, daß die Wahrscheinlichkeit, dort ein Elektron anzutreffen, steigt. Dies läßt sich damit erklären, daß in der durch das elektrische Feld verkleinerten Grenzschicht 19 Tunneleffekte häufiger auftreten. Ab einer bestimmten Stärke des elektrischen Feldes verschwindet die Grenzschicht 19, so daß Elektronen aufgrund des Tunneleffekts von der einen Graphenschicht 11 in die andere Graphenschicht 12 gelangen. In 3 dargestellt ist der sich nach dem Verschwinden der Grenzschicht ergebende Bereich 21, in dem Elektronen von Source zu Drain tunneln. Zwischen den Graphenschichten 11, 12 erfolgt ein Stromfluß I.
  • Um dies zu realisieren, sind die zwei Graphenschichten 11, 12 auf eine bestimmte Art und Weise benachbart zueinander angeordnet. Genauer gesagt ist eine erste Graphenschicht (Source-Graphenschicht) 11 im wesentlichen parallel zu einer zweiten Graphenschicht (Drain-Graphenschicht) 12 angeordnet, siehe 5. Dabei überdeckt die zweite Graphenschicht 12 die erste Graphenschicht 11 teilweise. Zudem weist die erste Graphenschicht 11 zu der zweiten Graphenschicht 12 einen definierten, den erfindungsgemäßen Effekt zulassenden Abstand 16 auf. Die erste Graphenschicht 11 ist ausschließlich mit einer Source-Elektrode 22 elektrisch verbunden, die zweite Graphenschicht 12 ist ausschließlich mit einer Drain-Elektrode 23 elektrisch verbunden. Zwischen den Graphenschichten 11, 12 befindet sich leerer Raum 24. Unterhalb der zweiten Graphenschicht 12 ist ein Isolator 25 angeordnet. Unterhalb des Isolators 25 ist eine im wesentlichen parallel zu den Graphenschichten 11, 12 verlaufende Basiselektrode 26 vorgesehen.
  • Da kein Strom senkrecht zu der Graphenschicht fließen kann, sind die zwei Anschlüsse (Source, Drain) 22, 23 in einem ersten Zustand (Ausgangszustand) des Transistors 10 voneinander isoliert (Zustand „Null“). Liegt jedoch ein positives Potential an der Basiselektrode 26 an, so könnten sich die Orbitale oberhalb und unterhalb der Graphenschichten 11, 12 so stark verschieben, bis die delokalisierten Elektronen der Source-Graphenschicht 11 einen gemeinsamen Raum mit der Drain-Graphenschicht 12 bilden, in dem Tunneleffekte auftreten. Dadurch wird ein zweiter Zustand des Transistors 10 definiert, in dem ein Elektronenübergang von einer Schicht in die andere erfolgt (Zustand „Eins“). Im Ergebnis fließt dann über die Graphenschichten 11, 12 zwischen den Elektroden 22, 23 ein elektrischer Strom. Im Bereich der Graphenschichten 11, 12 fließt dieser Strom senkrecht zur Graphenebene. Der erfindungsgemäße Grenzschicht-Graphen-Transistor 10 ist somit vollständig ein- und ausschaltbar, wobei der Arbeitsstromkreis vom Steuerstromkreis abhängig ist.
  • Die Basisspannung ist im Vergleich zu konventionellen Graphen-Transistoren 1 gering, da die bei dem Grenzschicht-Graphen-Transistor 10 zu überwindende Barriere 28 wesentlich kleiner (dünner, schmaler) ist, als die durch den Isolator 3 eines gewöhnlichen Graphen-Feldeffekttransistors 1 definierte Barriere 29, siehe 4 und 5. Daraus resultiert ein sehr viel größerer Verstärkungsfaktor des Grenzschicht-Graphen-Transistors 10. Außerdem tritt bei dem Grenzschicht-Graphen-Transistor 10 kein Tunneleffekt zwischen der Basiselektrode 26 und der Drain-Graphenschicht 12 auf. Dadurch können Elektronen nicht in den Steuerschaltkreis gelangen, so daß der Eigenwiderstand des Transistors 10 sehr klein bleibt.
  • Aufgrund dieser Eigenschaften kann der vorgeschlagene Grenzschicht-Graphen-Transistor 10 einen heutigen Silizium-Transistor vollständig ersetzen. Der Grenzschicht-Graphen-Transistor 10 kann als Verstärker und als Schalter eingesetzt werden, wodurch eine Anwendung in digitaler und analoger Elektronik möglich wird.
  • Im Folgenden wird die Herstellung eines Grenzschicht-Graphen-Transistors 10 erläutert, siehe 6 bis 10.
  • In einem ersten Arbeitsschritt (6) wird eine Basiselektrode 26 auf ein beliebiges Substrat 27 aufgedampft oder anderweitig aufgebracht. Anschließend wird auf der Basiselektrode 26 eine Isolation 25 erzeugt, wofür ein geeigneter elektrisch isolierendes Material verwendet werden kann (7). Oberhalb dieses isolierenden Bereiches 25 werden voneinander beabstandet untere Abschnitte 31, 33 der Source-Elektrode 22 und der Drain-Elektrode 23 aufgebracht (8), auf die anschließend jeweils mindestens eine Graphenschicht 11, 12 gelegt wird (9). Dabei müssen die Graphenschichten 11, 12 leicht versetzt zueinander positioniert sein, so daß jeweils eine Graphenschicht 11, 12 auf einem der Elektrodenabschnitte 31, 33 liegt. Jede der (ersten und zweiten) Graphenschichten 11, 12 ist also mit genau einer einzigen Elektrode 22, 23 elektrisch verbunden. Auch sind die Graphenschichten 11, 12 im wesentlichen parallel zueinander angeordnet, so daß ihr Abstand 16 voneinander im wesentlichen konstant ist.
  • Das Aufbringen der unteren Abschnitte 31, 33 der Source-Elektrode 22 und der Drain-Elektrode 23 ist optional und für die Funktion der Erfindung niht erforderlich. Dieser Schritt kann mit anderen Worten auch weggelassen werden.
  • In dem hier beschriebenen Ausführungsbeispiel der Erfindung, in dem unteren Abschnitte 31, 33 der Elektroden 22, 23 aufgebracht werden, weisen sie eine voneinander verschiedene Bauhöhe auf. Die Differenz in der Höhe der unteren Abschnitte 31, 33 der Elektroden 22, 23 bestimmt dabei den Abstand 16 zwischen den Graphenschichten 11, 12 und kann dazu genutzt werden, bestimmte Eigenschaften des Transistors 10 zu erzeugen.
  • Abschließend werden obere Abschnitte 32, 34 der Elektroden 22, 23 aufgetragen (10). Dabei sind die unteren Abschnitte 31, 33 mit den oberen Abschnitten 32, 34 verbunden, so daß die unteren und oberen Abschnitte insgesamt jeweils eine ganze Elektrode 22, 23 bilden. Wie in 5 abgebildet, können die unteren Abschnitte 31, 33 der Source- bzw. Drain-Elektroden 22, 23 auch die Höhe null aufweisen. Die Drain-Graphenschicht 12 liegt dann auf der Isolation 25 und die Source-Graphenschicht 11 auf der Drain-Graphenschicht 12 auf.
  • In den Figuren dargestellt sind ausschließlich einzelne (erste und zweite) Graphenschichten 11, 12. Es können jedoch einer Elektrode 22, 23 auch mehrere (erste oder zweite) Graphenschichten 11, 12 zugeordnet sein. So kann beispielsweise sowohl der Sourceanschluß 22 als auch der Drainanschluß 23 mit einem Stapel Graphenschichten verbunden sein. Sowohl die Source- als auch die Drain-Graphenschicht 11, 12 kann anders ausgedrückt als ein Graphenschichtstapel ausgebildet sein, der mehrere übereinanderliegende Einzel-Graphenschichten umfaßt. Dabei können den Elektroden 22, 23 die gleiche Anzahl Graphenschichten 11, 12 zugeordnet sein. Die Anzahl der ersten Graphenschichten 11 kann sich jedoch auch von der Anzahl der zweiten Graphenschichten unterscheiden.
  • Bisher wurde ein selbstsperrender Grenzschicht-Graphen-Transistor 10 beschrieben, siehe insbesondere 5. Es ist jedoch auch möglich, einen selbstleitenden Grenzschicht-Graphen-Transistor zu bauen. Der selbstleitende Grenzschicht-Graphen-Transistor unterscheidet sich im Aufbau von dem selbstsperrenden Grenzschicht-Graphen-Transistor 10 dadurch, daß er eine weitere Elektrode (Z-Elektrode) 36 besitzt, die entweder mit dem Sourceanschluß 22 oder mit dem Drainanschluß 23 verbunden ist. Die der Basiselektrode 26 gegenüberliegend angeordnete Z-Elektrode 36 liegt dabei im wesentlichen parallel zu den Graphenschichten 11, 12 und befindet sich oberhalb der Source-Graphenschicht 11, dabei die Source-Graphenschicht 11 zumindest teilweise überdeckend. Dabei ist die Z-Elektrode 36 durch einen Isolator 37 von der Source-Graphenschicht 11 getrennt.
  • Wenn die Z-Elektrode 36 über eine Verbindungsstelle 38 an den Sourceanschluß 22 des Grenzschicht-Graphen-Transistors angeschlossen ist, handelt es sich um einen negativ-selbstleitenden Grenzschicht-Graphen-Transistor 10a, siehe 11. Da der Source-Anschluß 22 der elektronenliefernde Anschluß ist, entsteht in der Z-Elektrode 36 ein negatives Potential. Dadurch wird ein elektrisches Feld erzeugt, das eine Kraft erzeugt, welche die Elektronen aus der Source-Graphenschicht 11 in Richtung der Drain-Graphenschicht 12 bewegt. Infolgedessen überwinden die Elektronen die Grenzschicht 19 zwischen der Source-Graphenschicht 11 und der Drain-Graphenschicht 12, wodurch der Transistor 10a leitend wird. Legt man nun ein negatives Potential an der Basiselektrode 26 des Transistors 10a an, so gleichen sich die Kräfte aus und die Grenzschicht 19 wird nicht überwunden, was dazu führt, daß der Transistor 10a sperrt.
  • Wird die Z-Elektrode 36 über eine andere Verbindungsstelle 39 hingegen mit dem Drainanschluß 23 verbunden, so entsteht ein positiv-selbstleitender Grenzschicht-Graphen-Transistor 10b, siehe 12. Da der Drainanschluß 23 der elektronenziehende Anschluß ist, entsteht an der Z-Elektrode 36 ein positives Potential, das dazu führt, daß Elektronen aus der Drain-Graphenschicht 12 in Richtung der Source-Graphenschicht 11 verschoben werden. Dabei überwinden die Elektronen die Grenzschicht 19 und der Transistor 10b wird leitend. Beim Anlegen eines positiven Potentials an die Basiselektrode 26 gleichen sich die Kräfte aus, so daß die Grenzschicht 19 nicht überwunden werden kann und der Transistor 10b sperrt.
  • Nachfolgend wird ein Ein-Transistor-Logikgatter 40 näher beschrieben, das auf demselben erfindungsgemäßen Grundprinzip beruht, wie der zuvor erläuterte Grenzschicht-Graphen-Transistor 10. Ebenso wie bei dem Grenzschicht-Graphen-Transistor 10 wird auch bei dem Ein-Transistor-Logikgatter 40 eine Grenzschicht 19 zwischen mindestens zwei Graphenschichten 41, 42 genutzt, um die fehlende Bandlücke von Graphen zu ersetzen. Im Gegensatz zum Grenzschicht-Graphen-Transistor 10 kann das Ein-Transistor-Logikgatter 40 einfache logische Operationen durchführen.
  • Von Vorteil bei dem Ein-Transistor-Logikgatter 40 ist es, daß es die gleiche Grundfläche wie ein Grenzschicht-Graphen-Transistor 10 nutzt. Bei einer integrierten Schaltung, deren Logikgatter jeweils aus einzelnen Transistoren aufgebaut sind, kann man durch die Verwendung von Ein-Transistor-Logikgattern 40 mehr Logikgatter und somit mehr Rechenleistung auf ein und derselben Fläche unterzubringen. Das Ein-Transistor-Logikgatter 40 ist nicht nur platzsparend, sondern macht den kompletten Schaltkreis wesentlich effizienter, da die Verbindungen zwischen den einzelnen Komponenten des Schaltkreises kürzer sind und dadurch deren Widerstand sinkt.
  • Das Ein-Transistor-Logikgatter 40 umfaßt mindestens zwei Graphenschichten 41, 42 und wird ebenso wie der Grenzschicht-Graphen-Transistor 10 durch externe elektrische Felder gesteuert. Der Unterschied zwischen einem Ein-Transistor-Logikgatter 40 und einem Grenzschicht-Graphen-Transistor 10 besteht in der räumlichen Anordnung der Elektroden, Graphenschichten, Isolatoren und deren Anzahl. Dies soll anhand von zwei Beispielen erläutert werden.
  • Das erste, als NAND-Gatter ausgeführte Ein-Transistor-Logikgatter 40’ umfaßt eine unterhalb der Graphenschichten 41, 42 angeordnete Y-Elektrode 43 sowie eine A-Elektrode 44 und eine B-Elektrode 45, die beabstandet voneinander beide oberhalb der Graphenschichten 41, 42 angeordnet sind sowie eine V-Elektrode 46, die mit der einen Graphenschicht 41 verbunden ist und eine X-Elektrode 47, die mit der anderen Graphenschicht 42 verbunden ist, siehe 13.
  • Die Y-Elektrode 43 hat im Betrieb immer ein positives Potential, das im Betrag gleich der Summe der Potentiale der A- und B-Elektroden 44, 45 ist. Das heißt, daß auf die Elektronen der Graphenschichten 41, 42 immer eine Kraft in Richtung der Y-Elektrode 43 wirkt. In einem ersten Zustand des Gatters 40’, wenn kein Potential an den A- und B-Elektroden 44, 45 anliegt, werden die Elektronen der Graphenschichten 41, 42 zur Y-Elektrode 43 hin verschoben. Dadurch wird die Grenzschicht 19 zwischen der V-Elektroden-Graphenschicht 41 und der X-Elektroden-Graphenschicht 42 überwunden, so daß der Ausgang (X-Elektrode) 47 den logischen Zustand „Eins“ erreicht. Liegt hingegen ein positives Potential an der A-Elektrode 44 oder an der B-Elektrode 45 an, wirkt auf die Elektronen der Graphenschichten 41, 42 eine von der Y-Elektrode 43 weg weisende Kraft. Da aber das Potential der Y-Elektrode 43 größer als das der A- oder B-Elektrode 44, 45 ist, wirkt die daraus resultierende, auf die Elektronen der Graphenschichten 41, 42 wirkende Kraft immer noch in Richtung der Y-Elektrode 43, so daß immer noch die Grenzschicht 19 überwunden werden kann und der Ausgang (X-Elektrode) 47 gleich „Eins“ bleibt. Erst wenn ein positives Potential sowohl an der A-Elektrode 44 als auch an der B-Elektrode 45 anliegt, gleichen sich die auf die Elektronen der Graphenschichten 41, 42 wirkenden Kräfte aus. Die Summe der auf die Elektronen wirkenden Kräfte ist dann gleich Null. Die Grenzschicht 19 kann nicht mehr überwunden werden. Es entsteht mit anderen Worten keine Elektronenübergangszone und das NAND-Gatter 40’ sperrt, wodurch der logische Zustand des Ausgangs (X-Elektrode) 47 gleich „Null“ wird.
  • Das zweite, als XOR-Gatter ausgeführte Ein-Transistor-Logikgatter 40’’ umfaßt ebenfalls zwei Graphenschichten 41, 42, darüber hinaus eine oberhalb der Graphenschichten 41, 42 angeordnete A-Elektrode 44 sowie eine unterhalb der Graphenschichten 41, 42 angeordnete B-Elektrode 45. Eine V-Elektrode 46 und eine X-Elektrode 47 sind, wie zuvor, mit jeweils einer der Graphenschichten 41, 42 verbunden, siehe 14. Im Anfangszustand, wenn kein Potential an den A- oder B-Elektroden 44, 45 anliegt, wirken keine Kräfte auf die Elektronen in den Graphenschichten 41, 42. Folglich kann die Grenzschicht 19 nicht überwunden werden und der logische Zustand des Ausgangs (X-Elektrode) 47 ist gleich „Null“. Erst wenn ein Potential an der A-Elektrode 44 oder der B-Elektrode 45 anliegt, kann die Grenzschicht 19 überwunden werden, so daß der Ausgang (X-Elektrode) 47 gleich dem logischen Zustand „Eins“ wird. Wenn jedoch gleichzeitig an der A- und der B-Elektrode 44, 45 ein positives Potential anliegt, gleichen sich die auf die Elektronen der Graphenschichten 41, 42 wirkenden Kräfte aus. Die Grenzschicht 19 kann dann nicht überwunden werden. Der Ausgang (X-Elektrode) 47 erreicht den Zustand „Null“.
  • Alle in der Beschreibung, den nachfolgenden Ansprüchen und der Zeichnung dargestellten Merkmale können sowohl einzeln. als auch in beliebiger Kombination miteinander erfindungswesentlich sein.
  • Bezugszeichenliste
    • 1
    Graphen-Feldeffekttransistor (Stand der Technik)
    2
    Graphenschicht
    3
    Isolator
    4
    Source-Elektrode
    5
    Drain-Elektrode
    6
    Gate-Elektrode
    7
    (frei)
    8
    (frei)
    9
    (frei)
    10
    (selbstsperrender) Grenzschicht-Graphen-Transistor
    10a
    negativ-selbstleitender Grenzschicht-Graphen-Transistor
    10b
    positiv-selbstleitender Grenzschicht-Graphen-Transistor
    11
    erste (Source-)Graphenschicht
    12
    zweiten (Drain-)Graphenschicht
    13
    Kohlenstoffatom
    14
    Atombindung
    15
    Elektronenflußrichtung
    16
    Abstand
    17
    Orbital der ersten Graphenschicht
    18
    Orbital der zweiten Graphenschicht
    19
    Grenzschicht
    20
    (frei)
    21
    Tunnelbereich
    22
    Source-Elektrode
    23
    Drain-Elektrode
    24
    leerer Raum
    25
    Isolator
    26
    Basiselektrode
    27
    Substrat
    28
    Barriere
    29
    Barriere
    30
    (frei)
    31
    unterer Abschnitt der Source-Elektrode
    32
    oberer Abschnitt der Source-Elektrode
    33
    unterer Abschnitt der Drain-Elektrode
    34
    oberer Abschnitt der Drain-Elektrode
    35
    (frei)
    36
    Z-Elektrode
    37
    Isolator
    38
    Verbindungsstelle
    39
    Verbindungsstelle
    40
    Ein-Transistor-Logikgatter
    40’
    NAND-Gatter
    40’’
    XOR-Gatter
    41
    erste Graphenschicht
    42
    zweite Graphenschicht
    43
    Y-Elektrode
    44
    A-Elektrode
    45
    B-Elektrode
    46
    V-Elektrode
    47
    X-Elektrode

Claims (10)

  1. Elektronisches Bauelement (10, 40), mit mindestens einer ersten Graphenschicht (11, 41) und mindestens einer zweiten Graphenschicht (12, 42), die derart zueinander angeordnet sind, daß in einem ersten Zustand des Bauelements (10, 40) eine als Bandlücke dienende Grenzschicht (19) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) definiert ist und daß mit Hilfe eines externen elektrischen Feldes (E) ein zweiter Zustand des Bauelements (10, 40) hervorrufbar ist, in welchem zweiten Zustand diese Grenzschicht (19) derart verändert ist, daß ein elektrischer Strom (I) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) fließt.
  2. Elektronisches Bauelement (10, 40) nach Anspruch 1, wobei die mindestens eine erste Graphenschicht (11, 41) parallel zu der mindestens einen zweiten Graphenschicht (12, 42) angeordnet, dabei die mindestens eine zweite Graphenschicht (12, 42) zumindest teilweise überdeckend und von der mindestens einen zweiten Graphenschicht (12, 42) beabstandet ist.
  3. Elektronisches Bauelement (10, 40) nach Anspruch 1 oder 2, mit einer ersten Elektrode (22, 46) und einer zweiten Elektrode (23, 47), wobei die mindestens eine erste Graphenschicht (11, 41) mit der ersten Elektrode (22, 46) elektrisch verbunden ist und wobei die mindestens einer zweite Graphenschicht (12, 42) mit der zweiten Elektrode (23, 47) elektrisch verbunden ist.
  4. Elektronisches Bauelement (10, 40) nach einem der Ansprüche 1 bis 3, wobei es sich dabei um einen Transistor (10), insbesondere um einen Feldeffekt-Transistor, handelt und die beiden Elektroden eine Source-Elektrode (22) und eine Drain-Elektrode (23) sind.
  5. Elektronisches Bauelement (10, 40) nach einem der Ansprüche 1 bis 3, wobei es sich dabei um ein Ein-Transistor-Logikgatter (40), insbesondere ein NAND-Gatter (40’) oder ein XOR-Gatter (40’’), handelt.
  6. Verfahren zum Betrieb eines elektronischen Bauelements (10, 40), welches elektronische Bauelement (10, 40) mindestens eine erste Graphenschicht (11, 41) und mindestens eine zweite Graphenschicht (12, 42) aufweist, die derart zueinander angeordnet sind, daß in einem ersten Zustand des Bauelements (10, 40) eine als Bandlücke dienende Grenzschicht (19) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) definiert ist, wobei mit Hilfe eines externen elektrischen Feldes (E) ein zweiter Zustand des Bauelements (10, 40) hervorgerufen wird, in welchem zweiten Zustand diese Grenzschicht (19) derart verändert ist, daß ein elektrischer Strom (I) zwischen der mindestens einen ersten Graphenschicht (11, 41) und der mindestens einen zweiten Graphenschicht (12, 42) fließt.
  7. Verfahren zur Herstellung eines elektronischen Bauelements (10, 40), mit den Schritten: – Bilden eines ersten Abschnittes (31) einer ersten Elektrode (22) auf einem Isolator (25) und Bilden eines ersten Abschnittes (33) einer zweiten Elektrode (23) auf dem Isolator (25), – Bilden mindestens einer ersten Graphenschicht (11) auf dem ersten Abschnitt (31) der ersten Elektrode (22) und Bilden mindestens einer zweiten Graphenschicht (12) auf dem ersten Abschnitt (33) der zweiten Elektrode (23) derart, daß die mindestens eine erste Graphenschicht (11) parallel zu der mindestens einen zweiten Graphenschicht (12) angeordnet ist, dabei die mindestens eine zweite Graphenschicht (12) zumindest teilweise überdeckt und von der mindestens einen zweiten Graphenschicht (12) beabstandet ist.
  8. Verfahren nach Anspruch 7, mit folgendem weiteren Schritt: – Bilden eines zweiten Abschnittes (32) der ersten Elektrode (22) auf dem mit der mindestens einen ersten Graphenschicht (11) versehenen ersten Abschnitt (31) der ersten Elektrode (22) zur Vervollständigung der ersten Elektrode (22) und Bilden eines zweiten Abschnittes (34) der zweiten Elektrode (23) auf dem mit der mindestens einen zweiten Graphenschicht (12) versehenen ersten Abschnitt (33) der zweiten Elektrode (23) zur Vervollständigung der zweiten Elektrode (23).
  9. Verfahren nach Anspruch 7 oder 8, wobei die ersten Abschnitte (31, 33) der Elektroden (22, 23) zur Herstellung eines definierten Abstandes (16) zwischen der mindestens einen ersten Graphenschicht (11) und der mindestens einen zweiten Graphenschicht (12) unterschiedlich hoch auf dem Isolator (25) aufgebracht werden.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei auf die erste Elektrode (22) eine Anzahl erster Graphenschichten (11) aufgelegt wird, die mit der Anzahl der zweiten Graphenschichten (12) übereinstimmt, die auf die zweite Elektrode (23) aufgelegt wird, oder wobei auf die erste Elektrode (22) eine Anzahl erster Graphenschichten (11) aufgelegt wird, die sich von der Anzahl auf die zweite Elektrode (23) aufgelegter, zweiter Graphenschichten (12) unterscheidet.
DE102015106511.8A 2015-02-25 2015-04-28 Grenzschicht-Graphen-Transistor Withdrawn DE102015106511A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015102690 2015-02-25
DE102015102690.2 2015-02-25

Publications (1)

Publication Number Publication Date
DE102015106511A1 true DE102015106511A1 (de) 2016-08-25

Family

ID=56577283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106511.8A Withdrawn DE102015106511A1 (de) 2015-02-25 2015-04-28 Grenzschicht-Graphen-Transistor

Country Status (1)

Country Link
DE (1) DE102015106511A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006837A1 (en) * 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
DE112011103809T5 (de) * 2011-01-07 2013-08-14 International Business Machines Corporation Graphen-Einheiten mit lokalen Dual-Gates
EP2667417A1 (de) * 2012-05-23 2013-11-27 Imec Halbleitervorrichtung auf Graphenbasis
DE102014103131A1 (de) * 2013-04-11 2014-10-16 Infineon Technologies Ag Ein zweidimensionales Material enthaltende elektronische Komponente

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110006837A1 (en) * 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
DE112011103809T5 (de) * 2011-01-07 2013-08-14 International Business Machines Corporation Graphen-Einheiten mit lokalen Dual-Gates
EP2667417A1 (de) * 2012-05-23 2013-11-27 Imec Halbleitervorrichtung auf Graphenbasis
DE102014103131A1 (de) * 2013-04-11 2014-10-16 Infineon Technologies Ag Ein zweidimensionales Material enthaltende elektronische Komponente

Similar Documents

Publication Publication Date Title
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE102016111237B3 (de) Rekonfigurierbarer Nanodraht-Feldeffekt-Transistor und dessen Herstellung sowie ein Nanodraht-Array und dessen Rekonfigurierung
DE3247197C2 (de)
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE2901510A1 (de) Halbleiteranordnung
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE19623846A1 (de) Halbleitereinrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112015001353T5 (de) Halbleitervorrichtung
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE10127391A1 (de) Halbleiter-Vorrichtung
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
EP1336989A2 (de) Transistorbauelement
DE102018213735B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE3114971A1 (de) Dmos-halbleiterbauelement
DE102015106511A1 (de) Grenzschicht-Graphen-Transistor
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102011003213A1 (de) Halbleiterbauelement mit einer Vielzahl von FET-Zellen
DE19614011A1 (de) Halbleiterbauelement mit einem geteilten Floating Gate
EP3014658B1 (de) Feldeffekttransistor-anordnung
DE102006035073B4 (de) Halbleiterbauelement mit einem Dünnfilmtransistor und CMOS-Transistoren, Verfahren zur Herstellung eines solchen Bauelements sowie Verwendung eines solchen Bauelements
DE102004006001B3 (de) Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen
DD147897A5 (de) Dielektrisch isolierter hochspannungs-festkoerperschalter

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee