-
Die vorliegende Erfindung betrifft Schaltleistungswandler, insbesondere die Erkennung von Phasenfehlern in Schaltleistungswandlern.
-
Schaltleistungswandler werden aufgrund ihrer hohen Effizienz und der geringen benötigten Fläche/Volumen in einer Vielzahl von Applikationen und Leistungsstufen verwendet. Allgemein akzeptierte Schaltleistungswandler umfassen Tiefsetzsteller- (engl.: buck), Hochsetzsteller- (engl.: boost), Tief-Hochsetzsteller-(engl.: buck boost), Durchflusswandler- (engl.: forward), Sperrwandler- (engl.: flyback), Halbbrücken-, Vollbrücken- und SEPIC-Topologien. Mehrphasen-Tiefsetzsteller sind besonders gut geeignet, um hohe Ströme bei niedrigen Spannungen bereitzustellen, was von Hochleistungs-ICs (IC = integrierte Schaltung), wie beispielsweise Mikroprozessoren, Grafikprozessoren und Netzwerkprozessoren, benötigt wird. Tiefsetzsteller werden mit aktiven Komponenten implementiert, wie beispielsweise einem pulsweitenmodulierten (PWM) Steuer-IC, Treiberschaltungen, eine oder mehreren Phasen umfassende Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor, engl.: Metal-Oxid-Semiconductor Field-Effect Transistors) sowie mit passiven Komponenten, wie beispielsweise Induktoren, Transformatoren oder gekoppelten Induktoren, Kapazitäten und Widerständen. Mehrere Phasen können parallel zueinander geschaltet sein, um die Anforderungen an hohe Ausgangsströme zu erfüllen.
-
Die große Anzahl an Komponenten in Schaltleistungswandlern und die typischerweise hohen Ausgangsströme und -leistungen solcher Systeme machen es wünschenswert, sämtliche Ausfälle von Komponenten oder Verbindungen zu erkennen, um die volle Funktionalität dieser Systeme zu überprüfen und um sicherzustellen, dass der Schaltleistungswandler über seinen gesamten Betriebsbereich richtig funktioniert. Die Überwachung von Spannungen, Strömen, Leistung und Temperatur ist allgemein vorgesehen, um den korrekten Betrieb unter veränderlichen, unvorhersehbaren und unvorhergesehenen Betriebsbedingungen sicherzustellen. Hochleistungs-ICs, wie beispielsweise Mikroprozessoren, Grafikprozessoren und Netzwerkprozessoren, erfordern verschiedene Schutzmechanismen zum Schutz vor variierenden Spannungen und Strömen. Die Phasenfehlererkennung (PFD, engl. phase fault detection) ist ein Schutzmechanismus, welcher die Last schützt und zudem effektiv diagnostische Hinweise für den Nutzer bereitstellt.
-
Die
US 2013/0 009 479 A1 beschreibt einen Schaltleistungswandler mit mehreren an einem Ausgang des Schaltleistungswandlers parallel geschalteten Modulen. Ein Fehler in einem der Module wird anhand eines Stromwerts detektiert, der einen durch das Modul gelieferten Strom repräsentiert. Ein Fehler liegt vor, wenn der Stromwert unter eine vorgegebene Schwelle absinkt oder über eine vorgegebene Schwelle ansteigt.
-
Die
US 2012/0 078 556 A1 beschreibt ein Verfahren zur Strommessung in einem Schaltleistungswandler.
-
Die
DE 10 2010 002 078 A1 beschreibt ein Verfahren zur Diagnose eines Lüfters. Bei diesem Verfahren ist vorgesehen, einen durch den Lüfter aufgenommenen Strom auszuwerten.
-
Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zu effektiven, verlässlichen und kostengünstigen Detektion eines Phasenfehlers in einem Schaltleistungswandler und einen entsprechenden Schaltleistungswandler zur Verfügung zu stellen. Diese Aufgabe wird jeweils durch ein Verfahren nach Anspruch 1 und 2 und jeweils einen Schaltleistungswandler nach Anspruch 5 und 6 gelöst.
-
Fachleute auf dem Gebiet werden beim Lesen der folgenden, detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
-
Die Elemente der Zeichnungen sind zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen bezeichnen einander entsprechende, ähnliche Elemente. Die Merkmale der verschiedenen dargestellten Ausführungsformen können miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen wiedergegeben und in der folgenden Beschreibung detailliert wiedergegeben.
- 1 zeigt ein Blockdiagramm einer Ausführungsform eines Schaltleistungswandlers mit Phasenfehlererkennung.
- 2 zeigt ein Blockdiagramm einer Ausführungsform einer Phase und eines korrespondierenden diskreten Strommess-Netzwerks, welches von dem Schaltleistungswandler aus 1 umfasst wird.
- 3 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Phasenfehlererkennung in einem Schaltleistungswandler.
- 4 zeigt verschiedene Wellenformdiagramme, welche mit dem Verfahren zur Phasenfehlererkennung aus 3 und dem Betrieb des Schaltleistungswandlers aus 1 in Verbindung stehen.
- 5 zeigt ein Blockdiagramm einer Ausführungsform einer Phasenstrom-Analyseeinheit, welche von dem Schaltleistungswandler umfasst wird.
- 6 zeigt ein Blockdiagramm einer weiteren Ausführungsform einer Phasenstrom-Analyseeinheit, welche von dem Schaltleistungswandler umfasst wird.
- 7 zeigt ein Blockdiagramm einer Ausführungsform einer Phase und eines korrespondierenden integrierten Strommess-Netzwerks, welches von dem Schaltleistungswandler aus 1 umfasst wird.
- 8A zeigt verschiedene Wellenformdiagramme, welche mit einem fehlerhaften High-Side-Stromspiegel in Verbindung stehen, welcher von dem integrierten Strommess-Netzwerk aus 7 detektiert wird.
- 8B zeigt verschiedene Wellenformdiagramme, welche mit einem fehlerhaften Low-Side-Stromspiegel in Verbindung stehen, welcher durch das integrierte Strommess-Netzwerk aus 7 detektiert wird.
-
Die im Folgenden beschriebenen Ausführungsformen analysieren Phasenstrommessungen für einen Schaltleistungswandler, um mögliche Phasenfehler zu erkennen. Der Phasenstrom kann an zwei oder mehr verschiedenen Punkten des Schaltzyklusses der Phase gemessen werden, um die positive und die negative Welligkeit (engl.: ripple) zu ermitteln, und die Messergebnisse können mit einem Schwellenwert verglichen werden, um jegliche unerwartete Reaktion zu identifizieren, welche einen Phasenfehler anzeigt. Die im Folgenden beschriebenen Verfahren können eine fehlerhafte Phase detektieren, wenn der Strom dieser Phase nicht ist wie erwartet. Dies kann das Messen des Phasenstromes an zwei oder mehr verschiedenen Punkten während des negativen Teils, des positiven Teils oder beider Teile des Phasenstromes aufweisen. Das Bestimmen von zwei oder mehr Stichproben entweder des positiven und/oder des negativen Teils des Phasenstromes kann anzeigen, ob sich der Phasenstrom wie erwartet verhält.
-
1 zeigt eine Ausführungsform eines Schaltleistungswandlers mit einer Leistungsstufe 100, welche eine Vielzahl an Phasen 102 aufweist, und mit einem Controller 200, wie beispielsweise einem Mikrocontroller, Mikroprozessor, ASIC (anwendungsspezifische integrierte Schaltung, engl.: application-specific integrated-circuit), etc., zum Steuern des Betriebs der Leistungsstufe 100. Jede Phase 102 kann derart betrieben werden, dass sie einen Phasenstrom (IPX) über einen separaten Induktor (LX) an eine Last 104 bereitstellt, welche mit dem Schaltleistungswandler über die Induktoren und eine Ausgangskapazität (Cout) verbunden ist. Die Induktorströme sind in 1 mit IP1, IP2, ..., IPN bezeichnet. Die Last 104 kann ein Hochleistungs-IC, wie beispielsweise ein Mikroprozessor, ein Grafikprozessor, ein Netzwerkprozessor, etc. oder eine andere Art integrierte Schaltung sein, welche eine Spannungsregelung erfordert.
-
Jede Phase 102 weist einen High-Side-Transistor (HSX) und einen Low-Side-Transistor (LSX) auf, um die Last 104 über den korrespondierenden Induktor zu verbinden. Der High-Side-Transistor jeder Phase 102 verbindet die Last 104 schaltbar mit einer Eingangsspannung (Vin) des Schaltleistungswandlers und der korrespondierende Low-Side-Transistor verbindet die Last schaltbar während verschiedener Zeitintervalle mit Masse. In 1 sind zur leichteren Darstellung lediglich drei Phasen 102 (N=3) dargestellt, die Leistungsstufe 100 kann jedoch jegliche Anzahl an Phasen 102 aufweisen, beispielsweise eine einzelne Phase oder mehr als eine Phase.
-
Der Controller 200 steuert die Spannung (Vsense) welche der Last 104 durch die Leistungsstufe 100 bereitgestellt wird, indem er die Phasenströme, welche der Last 104 bereitgestellt werden, anpasst. Der Controller 200 weist einen Pulsweitenmodulator (PWM) 202 auf, zum Schalten jeder Phase 102 der Leistungsstufe 100 mittels eines PWM-Steuersignals (PWM1, PWM2, ..., PWMN), so dass die Leistungsstufe 100 über den korrespondierenden Induktor und den High-Side- oder Low-Side-Transistor einen Strom an die Last 104 bereitstellt oder von dieser aufnimmt. Wenn das PWM-Steuersignal einen hohen logischen Pegel aufweist, wird der High-Side-Transistor in einen leitenden Zustand versetzt, der Induktorstrom wird über den High-Side-Transistor bereitgestellt oder aufgenommen und der Strom durch den Induktor erhöht sich für die Dauer. Dies wird hierin im Allgemeinen als Einschaltzeit bezeichnet und die Leistungsstufe 100 wird als eingeschaltet angesehen. Wenn das PWM-Steuersignal einen niedrigen logischen Pegel aufweist, wird der Low-Side-Transistor in einen leitenden Zustand versetzt, der Strom wird über den Low-Side-Transistor bereitgestellt oder aufgenommen und der Strom durch den Induktor verringert sich über die Dauer. Dies wird hierin im Allgemeinen als Ausschaltzeit bezeichnet und die Leistungsstufe 100 wird als ausgeschaltet angesehen. Wenn das PWM-Steuersignal einen dreiwertigen (engl.: trivalent) oder hochohmigen Logikpegel aufweist (das PWM-Steuersignal weist weder einen High-Pegel noch einen Low-Pegel auf), werden sowohl der High-Side-, als auch der Low-Side-Transistor in einen nicht-leitenden Zustand versetzt, der Strom wird entweder über die Low-Side- oder die High-Side-Transistorbodydiode bereitgestellt oder aufgenommen und der Betrag des Stromes durch den Induktor verringert sich gegen Null. Dies wird hierin im Allgemeinen als „HiZ-Zeit“ oder inaktive Zeit bezeichnet und die Leistungsstufe 100 wird als inaktiv oder in „High Z“ angesehen. Alternativ kann ein zweiter digitaler Eingang verwendet werden, um die Leistungsstufe 100 zu aktivieren oder deaktivieren, so dass die Eingänge den High-Side-Ieitenden, Low-Side-leitenden und nicht-leitenden Zustand der Leistungsstufe 100 repräsentieren können. Während dem nicht-lückenden Betrieb (CCM, engl.: continuous conduction mode) besteht jeder Schaltzyklus aus einer Einschaltzeit und einer Ausschaltzeit mit einer minimalen Totzeit dazwischen, zum Umschalten des leitenden Zustands der Transistoren. Der Schaltleistungswandler kann Strom bereitstellen oder aufnehmen und der Induktorstrom weist eine erwartete sägezahnförmige oder dreieckförmige Form oder eine Wellenform auf, da sich der Induktorstrom entweder verringert oder erhöht, in Abhängigkeit davon, welcher Transistor leitend ist. Im lückenden Betrieb (DCM, engl.: discontinuous conduction mode) wird verhindert, dass der Low-Side-Transistor leitend ist, wenn der Induktorstrom Null ist. Der Zyklus besteht dann aus einer Einschaltzeit, gefolgt von einer Ausschaltzeit, gefolgt von einer HiZ-Zeit. Während der HiZ-Zeit nähert sich der Induktorstrom Null und ändert sich für die Dauer des Zyklus nicht, sobald sie nahe Null ist.
-
Sowohl im CCM-Betrieb, als auch im DCM-Betrieb stellen die Treiber 106 an den Gates des High-Side-Transistors und des Low-Side-Transistors der entsprechenden Phasen 102 als Reaktion auf die von dem Pulsweitenmodulator 202 bereitgestellten PWM-Steuersignalen Gatetreibersignale (GHX, GLX) bereit. Der Aktivierungszustand der Phasen 102 und das Tastverhältnis der High-Side- und Low-Side-Transistoren werden zumindest teilweise in Abhängigkeit von der an der Last 104 bereitgestellten Ausgangsspannung (Vsense) bestimmt, so dass der Schaltleistungswandler so schnell und verlässlich wie möglich auf sich ändernde Lastbedingungen reagieren kann.
-
Der Controller 200 kann Änderungen von einer Referenzspannung zu einer anderen bewältigen. Der Controller kann ebenfalls Fehler zwischen der Ausgangsspannung (Vsense) und einer Referenzspannung bestimmen und die Fehlerspannung in eine digitale Darstellung umwandeln, welche von dem Pulsweitenmodulator 202 bereitgestellt wird, um den Schaltzyklus der Phasen zu verändern, beispielsweise durch Anpassen des Tastverhältnisses. Derartige Funktionen zur Spannungsregelung sind in typischen digital gesteuerten Schaltleistungswandlern Standard, weswegen darauf nicht näher eingegangen wird.
-
Zusätzlich zu der Regelung der an die Last 104 bereitgestellten Spannung überwacht der Controller 200 auch die durch die Phasen 102 an die Last 104 bereitgestellten Phasenströme, beispielsweise durch Abtasten der Phasenströme, welche in die korrespondierenden Induktoren (IsenX) eingespeist werden. Der Controller 200 kann bestimmen, ob die überwachten Phasenströme anzeigen, ob irgendeine der einzelnen Phasen 102 fehlerhaft ist. Phasenfehler können innerhalb der einzelnen Phasen 102 (z.B. schlechter High-Side- und/oder Low-Side-Transistor), an den einzelnen Induktoren (z.B. schlechte Verbindung) oder an der Ausgangskapazität (z.B. schlechte Verbindung) auftreten. Die Bezeichnung „Phasenfehler“ wie sie hierin verwendet wird, bezieht sich auf ein fehlerhaftes Bauteil oder eine fehlerhafte Verbindung (z.B. an einem der Treiber, High-Side-Transistoren, Low-Side-Transistoren oder Induktoren wie in 1 dargestellt), welche den korrekten Betrieb der Phasen 102 der Leistungsstufe 100 beeinträchtigt. Ein solch fehlerhaftes Bauteil oder eine fehlerhafte Verbindung können zu einem oder mehreren der Folgenden führen: Ausfall des High-Side-Gates (z.B. nicht einschalten oder nicht ausschalten des Gates in Abhängigkeit von dem PWM-Steuersignal); Ausfall des Low-Side-Gates (z.B. nicht einschalten oder nicht ausschalten in Abhängigkeit von dem Steuersignal); Ausfall der Phasenstrommessung (z.B. entspricht der gemessene Phasenstrom nicht dem aktuellen Induktorstrom); und/oder ein Induktor fehlt, hat einen im Wesentlichen falschen Wert oder ist in der Sättigung. Die Phasenströme können im DCM- oder im CCM-Betrieb überprüft werden.
-
Genauer gesagt misst eine Strommesseinheit 204, welche in dem Controller 200 umfasst ist oder mit diesem verbunden ist, die einzelnen Phasenströme (Isen1, Isen2, ..., IsenN) der Phasen 102 und wandelt die gemessenen Strominformationen in Phasenstrominformationen um. In einer Ausführungsform misst die Strommesseinheit 204 den Phasenstrom an zwei verschiedenen Punkten des PWM-Schaltzyklus. Eine fehlerhafte Phase 102 kann detektiert werden, wenn der Strom für diese Phase nicht so ist, wie erwartet. Dies kann das Messen des Phasenstromes an zwei oder mehr verschiedenen Punkten während des negativen Teils, des positiven Teils oder beider Teile des Phasenstromes umfassen. Sind zwei oder mehr Stichproben entweder des positiven und/oder des negativen Teils des Phasenstromes vorhanden, kann dies einen Hinweis darauf geben, ob sich der Phasenstrom verhält wie erwartet. Beispielsweise können eine oder mehrere der Messungen oberhalb eines Mittelwertes des Phasenstromes in einem Zyklus genommen werden, z.B. am Ende des PWM-Pulses, und eine oder mehrere der Messungen können unterhalb eines Mittelwertes des Phasenstromes in einem Zyklus genommen werden, z.B. zu Beginn des PWM-Pulses (vgl. 4, welche im Weiteren in größerem Detail beschrieben wird). Eine oder mehrere zusätzliche Messungen können nahe des Mittelwertes in einem Zyklus genommen werden, z.B. am oder nahe des Mittelpunktes des PWM-Pulses.
-
2 zeigt eine Ausführungsform einer Phase
102 des Schaltleistungswandlers. Gemäß dieser Ausführungsform ist die Strommesseinheit
204 als
DCR-Netzwerk (engl.:
DC resistance network) mit einem
ADC (Analog-/DigitalWandler, engl.: analog to digital converter) 206 zum Wandeln des Phasenstromes (Isen) in eine abgetastete digitale Darstellung (Isample) ausgebildet. Jeglicher Standard-
ADC 206 kann zum Abtasten des Phasenstromes verwendet werden. Die Ausführungsform der
DCR-Phasenfehlererkennung kann ein defektes oder freilaufendes Strommess-Netzwerk mit einem verrauschten Ausgangssignal oder einem Offset detektieren. Die
DCR-Phasenstrommessung verwendet eine parallele
RC-Messschaltung, basierend auf dem
DCR des Induktors. Die Wellenform des Stromes durch den Induktor wird als Spannung über der Kapazität nachgebildet, wenn die RC-Zeitkonstante mit der L/DCR-Zeitkonstante des Induktors abgestimmt wird, wie beispielsweise beschrieben in den Patentschriften
US 5,982,160 und
US 6,469,481 , welche beide hierin durch Bezugnahme in ihrer Gesamtheit mit aufgenommen sind. Bei der
DCR-Strommessung bedingt ein fehlender, ungenauer oder defekter Widerstand
R oder Kondensator
C, dass die Spannung über dem Kondensator nicht der erwarteten dreieckförmigen oder sägezahnförmigen Wellenform entspricht. Dieser fehlerhafte Zustand kann mittels einer Phasenstrom-Analyseeinheit
208 detektiert werden, welche von dem Controller
200 umfasst wird oder mit diesem verbunden ist, da sie nicht der idealen Wellenform entspricht.
-
Im Allgemeinen analysiert die Phasenstrom-Analyseeinheit 208 die Phasenstrominformation, welche von der Strommesseinheit 204 gewonnen wird, um zu bestimmen, ob ein Phasenfehler aufgetreten ist. Beispielsweise kann die Phasenstrom-Analyseeinheit 208 detektieren, ob der Schaltleistungswandler fehlende Komponenten einer Phase oder fehlende Verbindungen aufweist, basierend auf der Phasenstrominformation, welche durch die Strommesseinheit 204 bereitgestellt wird. Eine oder beide der Phasenstrom-Analyseeinheit 208 und der Strommesseinheit 204 können als Teil des Controllers 200 integriert sein oder können als diskrete Komponenten implementiert werden, welche kommunikativ mit dem Controller 200 verbunden sind. Der Betrieb der Phasenstrom-Analyseeinheit 208 und der Strommesseinheit 204 wird unter Bezugnahme auf die 3 und 4 im Weiteren in größerem Detail dargestellt.
-
3 zeigt eine Ausführungsform eines Verfahrens zum Detektieren eines Phasenfehlers in der Phase 102 des Schaltleistungswandlers aus 2 und 4 zeigt verschiedene zu dem Betrieb dieser Phase 102 korrespondierende Wellenformen.
-
Das Verfahren zur Phasenfehlererkennung aus 3 umfasst das Messen des aktuellen Phasenstromes (Isen) an zwei oder mehr verschiedenen Punkten des Schaltzyklusses der Phase, während welchem die Phase 102 während eines ersten Zeitintervalls eingeschaltet und während eines zweiten Zeitintervalls ausgeschaltet ist (Schritt 300). Die Wellenform (a) in 4 zeigt den idealen Phasenstrom (Iph_ideal), welcher eine erwartete sägezahnförmige oder dreieckförmige Wellenform aufweist. Der Induktorstrom jeder Phase 102 weist die erwartete Wellenform (a) in 4 auf, wenn die Phase 102 ordnungsgemäß funktioniert (z.B. wie erwartet oder wie vorgesehen), beispielsweise wenn sich in der Phase 102 keine fehlerhaften Transistoren befinden, wenn der mit der Phase 102 verbundene Induktor nicht fehlerhaft ist, wenn der Ausgangskondensator nicht fehlerhaft ist und wenn die Verbindungen zwischen der Phase 102 und der Last 104 nicht fehlerhaft sind. Andernfalls wird der von der Phase 102 bereitgestellte Strom nicht die erwartete Wellenform (a) in 4 aufweisen, sondern die positive (P) und/oder die negative (N) Flanke des Phasenstroms wird eine steilere oder flachere Steigung aufweisen als erwartet oder wird sogar ganz fehlen. Dieser Zustand entspricht einer defekten integrierten Strommessung. Bei einem Fehler vom DCR-Typ ist die Wellenform des aktuellen Phasenstromes entweder Null oder verrauscht oder in irgendeiner Weise nicht ähnlich zu der erwarteten Wellenform (a) aus 4.
-
Der Begriff „Wellenform“ (engl.: ripple) wie er hierin verwendet wird, beschreibt die sägezahnförmige/dreieckförmige Form des idealen Phasenstroms. Die Wellenform (b) in 4 zeigt das PWM-Steuersignal, welches dem Treiber 106 bereitgestellt wird, welcher mit der analysierten Phase 102 verbunden ist. In jedem Schaltzyklus der Phase 102 weist das PWM-Steuersignal ein erstes Intervall (A) auf, während welchem das PWM-Steuersignal aktiv ist und den High-Side-Transistor der Phase 102 einschaltet. Der Rest des PWM-Schaltzyklus entspricht einen zweiten Intervall (B) des PWM-Steuersignals, während welchem das PWM-Steuersignal inaktiv ist und den Low-Side-Transistor der Phase 102 einschaltet. In einigen Fällen kann die Phase 102 in einem dritten Zustand sein (engl.: tri-stated), also zum Beispiel in einen hochohmigen Zustand (HiZ) versetzt werden. Die Wellenform (c) in 4 zeigt den Mittelpunkt des zweiten Intervalls des Schaltzyklus der Phase in einem normalen Zustand.
-
Der ideale Phasenstrom (Iph_ideal) weist eine erwartete positive Flanke (P) während des ersten Intervalls (A) der Schaltzyklus der Phase auf, wenn die Phase 102 einwandfrei funktioniert, und weist eine erwartete negative Flanke (N) während des zweiten Intervalls (B) des Schaltzyklus der Phase auf, wenn die Phase 102 einwandfrei funktioniert. Die Phasenstrom-Analyseeinheit 208 kann bestimmen, ob die Phase fehlerhaft ist, basierend auf den an zwei oder mehr verschiedenen Punkten des Schaltzyklus durchgeführten Phasenstrommessungen. Z.B. kann die Phasenstrom-Analyseeinheit 208 bestimmen, ob ein erstes Paar von Strommessungen anzeigt, dass der Phasenstrom eine fehlerhafte positive Flanke (P) aufweist, oder ob ein zweites Paar von Strommessungen anzeigt, dass der Phasenstrom eine fehlerhafte negative Flanke (N) aufweist.
-
Die Strommesseinheit 204, in 2 beispielsweise der ADC 206, misst den Phasenstrom (Isen) mit einer festgelegten Abtastrate zur Analyse durch die Phasenstrom-Analyseeinheit 208. Die Punkte an welchen der Phasenstrom gemessen wird, können von dem Impedanz-Zustand (engl.: impedance state) der Phase 102 abhängen. Wenn die Phase 102 beispielsweise in einem normalen Zustand ist, misst die Strommesseinheit 204 den Phasenstrom (Isen) am Mittelpunkt (mid_off) des zweiten Intervalls (B) des Schaltzyklus, zu Beginn des ersten Intervalls (A) des Schaltzyklus (z.B. an der steigenden Flanke des PWM-Pulses) und am Ende des ersten Intervalls des Schaltzyklus (z.B. an der fallenden Flanke des PWM-Pulses). Wenn die Phase 102 in den hochohmigen Zustand (HiZ) geht, kann die Phasenfehlererkennung deaktiviert werden. Im Allgemeinen misst die Strommesseinheit 204 den Phasenstrom an zwei oder mehr verschiedenen Punkten des PWM-Schaltzyklus. Dies kann das Messen des Phasenstromes an zwei oder mehr verschiedenen Punkten während des negativen Teils, des positiven Teils oder beider Teile des Phasenstromes umfassen. Liegen zwei oder mehr Stichproben entweder des positiven und/oder des negativen Teils des Phasenstromes vor, kann angezeigt werden, ob sich der Phasenstrom wie erwartet verhält. Eine oder mehr der Messungen können beispielsweise oberhalb eines Mittelwertes des Phasenstromes in einem Zyklus durchgeführt werden (der Mittelwert des Phasenstromes in einem Zyklus ist in 4 mit Iph_ideal_mid bezeichnet), beispielsweise am Ende des PWM-Pulses, und eine oder mehr der Messungen können unterhalb eines Mittelwertes des Phasenstromes in einem Zyklus durchgeführt werden, beispielsweise zu Beginn und/oder am Mittelpunkt des PWM-Pulses. Zusätzlich können eine oder mehr Messungen nahe des Mittelwertes des Phasenstromes in einem Zyklus durchgeführt werden, beispielsweise am oder nahe des in 4 mit mid-off bezeichneten Punktes. Der Mittelwert des Phasenstromes in einem Zyklus kann bestimmt werden, indem eine oder mehrere der Phasenstrommessungen miteinander kombiniert werden.
-
Die Phasenfehlererkennung kann in manchen Zuständen aktiviert werden und in anderen Zuständen deaktiviert werden. Beispielsweise kann die Phasenfehlererkennungsfunktion deaktiviert werden, wenn die Ausgangsspannung (Vout) kleiner ist als ein Schwellwert oder wenn sich der Schaltleistungswandler in einem Inbetriebnahme-Modus (engl.: start-up mode) befindet. Im Allgemeinen bestimmt die Phasenstrom-Analyseeinheit 208 basierend auf den an zwei oder mehr verschiedenen Punkten des Schaltzyklus durch die Strommesseinheit 204 durchgeführten Phasenstrommessungen, ob die Phase 102 fehlerhaft ist (Schritt 310). Wenn sich die Phase 102 zum Beispiel in einem normalen Zustand befindet, bestimmt die Phasenstromanalyseeinheit 208 einen ersten Differenzwert (Δln) zwischen dem Phasenstrom, welcher am Mittelpunkt (mid_off) des zweiten Intervalls (B) des Schaltzyklus gemessen wurde, und dem Phasenstrom, welcher zu Beginn des ersten Intervalls (A) des Schaltzyklus gemessen wurde (z.B. an der steigenden Flanke des PWM-Pulses). Die Phasenstromanalyseeinheit 208 bestimmt weiterhin einen zweiten Differenzwert (Δlp) zwischen dem Phasenstrom, welcher zu Beginn des ersten Intervalls des Schaltzyklus gemessen wurde, und dem Phasenstrom, welcher am Ende des ersten Intervalls des Schaltzyklus gemessen wurde, zum Beispiel an der fallenden Flanke des PWM-Pulses.
-
Im Allgemeinen verwendet die Phasenstromanalyseeinheit 208 den ersten Differenzwert (Δln), um den negativen Teil des Phasenstromes zu untersuchen und den zweiten Differenzwert (Δlp), um den positiven Teil des Phasenstromes zu untersuchen. Der zweite Differenzwert kann dadurch erhalten werden, indem der Phasenstrom, welcher zu Beginn des ersten Intervalls des Schaltzyklus gemessen wurde, von dem Phasenstrom subtrahiert wird, welcher am Ende des ersten Intervalls des Schaltzyklus gemessen wurde, woraus sich eine Differenz (2Δlp) ergibt, und indem 2Δlp um die Hälfte skaliert wird, um Δlp zu erhalten.
-
In jedem Fall wird die Phase 102 von der Phasenstromanalyseeinheit 208 als fehlerhaft angesehen, wenn die Minimalwerte des ersten und des zweiten Differenzwertes (min{Δln, Δlp}) einen Schwellwert nicht übersteigen. Der Schwellwert kann ein prozentualer Anteil der erwarteten Wellenform des Phasenstromes sein. Wenn der gemessene Phasenstrom beispielsweise für eine vorgegebene Anzahl von Zyklen unterhalb eines bestimmten Prozentsatzes der erwarteten Wellenform des Phasenstromes bleibt, liegt ein Phasenfehler vor. In einer Ausführungsform weist die Wellenform des Phasenstromes (Iph_ideal) einen Maximalwert (lph_ideal_max) und einen Minimalwert (lph_ideal_min) auf und der Schwellwert entspricht 50% oder weniger des Maximalwertes der erwarteten Wellenform des Phasenstromes. Jeglicher geeigneter Schwellwert kann dazu verwendet werden, die Empfindlichkeit der Phasenstromanalyseeinheit 208 in Bezug auf Phasenfehler zu optimieren.
-
5 zeigt eine Ausführungsform der Phasenstrom-Analyseeinheit 208, welche die Minimalwerte des ersten und des zweiten Differenzwertes (Min{Δln, Δlp}) mit einem Schwellwert vergleicht, um zu ermitteln, ob die Phase 102 fehlerhaft ist. Die Phasenstrom-Analyseeinheit 208 weist einen ersten Subtrahierer 400 auf, um den ersten Differenzwert Δln zu berechnen, indem er den Phasenstrom, welcher zu Beginn des ersten Intervalls des Schaltzyklus gemessen wurde (Iph@pwm_rising), von dem Phasenstrom, welcher zum Mittelpunkt des zweiten Intervalls gemessen wurde (Iph@mid_off) subtrahiert. Die Phasenstrom-Analyseeinheit 208 weist einen zweiten Subtrahierer 402 auf, um den zweiten Differenzwert Δlp zu berechnen, indem er Iph@pwm_rising von dem Phasenstrom subtrahiert, welcher am Ende des ersten Intervalls des Schaltzyklus gemessen wurde (Iph@pwm_falling), und diese Differenz um die Hälfte (1/2) skaliert.
-
Die Phasenstrom-Analyseeinheit 208 weist weiterhin einen Logikblock 404 auf, um die Minima des ersten und des zweiten Differenzwertes (Min{Δln, Δlp}) zu bestimmen. Die Phasenstrom-Analyseeinheit 208 kann einen weiteren Logikblock 406 aufweisen, welcher schlechte Stichproben entfernt. Die Phase 102 kann beispielsweise typische Schaltzyklen aufweisen, während welchen das PWM-Steuersignal innerhalb eines normalen Bereichs eingestellt wird, und kann atypische Schaltzyklen aufweisen, während welchen das PWM-Steuersignal außerhalb des normalen Bereiches liegt, beispielsweise durch Hinzufügen von PWM-Pulsen, durch erhebliche Verbreiterung der PWM-Pulse, etc., als Reaktion auf erhebliche Änderungen von Lastanforderungen oder einer geringen Welligkeit, wie beispielsweise wenn die Ausgangsspannung niedrig ist. Der Logikblock 406 zur Entfernung von Proben kann die während atypischen Schaltzyklen durchgeführten Messungen des Phasenstromes ignorieren.
-
Die Phasenstrom-Analyseeinheit 208 weist gemäß dieser Ausführungsform weiterhin ein Tiefpassfilter (LPF) 408 auf, um die über mehrere Schaltzyklen der Phase 102 durchgeführten Phasenstrommessungen zu mitteln. Die Phasenstromanalyseeinheit 208 bestimmt anhand der von dem Filter 408 ausgegebenen gemittelten Phasenstrommessungen, ob die Phase 102 fehlerhaft ist. Zu diesem Zweck weist die Phasenstrom-Analyseeinheit 208 einen Komparator 410 auf, um den Ausgangswert des Tiefpassfilters 408 mit einem Schwellwert (THR) zu vergleichen. Die Phasenstrom-Analyseeinheit 208 zeigt dem Controller 200 eine fehlerhafte Phase an, wenn der Ausgangswert des Tiefpassfilters 408 den Schwellwert nicht überschreitet. Die Phasenstrom-Analyseeinheit 208 kann jeglichen gewöhnlichen digitalen Tiefpassfilter 408 aufweisen, um die über eine Vielzahl von Schaltzyklen der zu analysierenden Phase 102 durchgeführten Phasenstrommessungen zu mitteln. Alternativ können der Logikblock 406 und das Filter 408 vor dem Komparator 410 angeordnet werden, um die Phasenfehlerentscheidungen vor dem Vergleich mit dem Schwellwert (THR) zu mitteln. In dieser Ausführungsform werden die Phasenfehlerentscheidungen über zwei oder mehr PWM-Schaltzyklen gemittelt und der Mittelwert wird mit dem Schwellwert verglichen.
-
6 zeigt eine weitere Ausführungsform der Phasenstrom-Analyseeinheit 208. Die in 6 dargestellte Ausführungsform ähnelt der in 5 dargestellten Ausführungsform, das Tiefpassfilter 408 ist jedoch durch einen Aufwärts-/ Abwärtszähler 412 ersetzt, um die über eine Vielzahl von Schaltzyklen der zu analysierenden Phase 102 durchgeführten Phasenstrommessungen zu mitteln. Gemäß der in 6 dargestellten Ausführungsform wird das Minimum jedes Paares von ersten und zweiten Differenzwerten (Min{Δln, Δlp}) durch den Komparator-Logikblock 404 mit dem Schwellwert (THR) verglichen und das Bestanden-/ Nichtbestanden-Ergebnis (engl.: pass/ fail result) wird durch den Zähler 412 über ein vorgegebenes Zeitfenster angesammelt, um die Phasenstrommessungen in diesem Zeitfenster zu glätten (mitteln). Die in 6 dargestellte Phasenstrom-Analyseeinheit 208 kann einen Logikblock 406 aufweisen, um schlechte Proben zu entfernen, wie in Verbindung mit 5 oben beschrieben. Ein solcher Logikblock ist aus Gründen der leichteren Darstellung in 6 nicht dargestellt. Generell kann jeder Fehler, der bewirkt, dass sich der Phasenstrom anders als erwartet verhält, gemäß den hierin beschriebenen Ausführungsformen detektiert werden. Die 5 und 6 zeigen einige Implementierungsbeispiele. In einer anderen Ausführungsform können entweder Δln oder Δlp dazu verwendet werden, einen Phasenfehler zu detektieren, anstatt sowohl Δln, als auch Δlp. Wenn nur Δln oder Δlp einzeln verwendet werden, werden mindestens zwei Punkte zur Phasenstrommessung benötigt. Beispielsweise kann entweder Min{Δln, Δlp} verwendet werden oder es können nur Δln oder Δlp verwendet werden, anstatt Min{Δln, Δlp}.
-
7 zeigt eine weitere Ausführungsform einer Phase 102 des Schaltleistungswandlers. Gemäß dieser Ausführungsform wird die Strommesseinheit 204 als integriertes Strommess-Netzwerk implementiert, in welchem das Strommess-Netzwerk mit dem High-Side- und dem Low-Side-Transistor der Phase 102 integriert ist und kann Stromspiegel aufweisen, um den Phasenstrom zu messen. Die Ausführungsform mit der integrierten Phasenfehlererkennung kann einen Fehler in nur einem der Stromspiegel erkennen. Beispielsweise kann eine fehlende positive Steigung (P) in dem gemessenen Phasenstrom (Isen), wie in 8(A) dargestellt, durch die Phasenstrom-Analyseeinheit 208 detektiert werden, durch Vergleichen des abgetasteten Phasenstroms (Isample), welcher von dem ADC 206 ausgegeben wird, mit der erwarteten Wellenform des Phasenstromes (Iph_ideal) während eines Zyklus, wenn das PWM-Steuersignal (PWM) aktiv ist (z.B. wenn ein PWM-Puls anliegt). Eine fehlerhafte positive Steigung in Isample zeigt an, dass der High-Side-Stromspiegel defekt ist. Eine fehlende negative Steigung (N) in dem gemessenen Phasenstrom (Isen), wie in 8(B) dargestellt, kann ebenfalls durch die Phasenstrom-Analyseeinheit 208 detektiert werden, durch Vergleichen von Isample mit Iph_ideal während eines Zyklus, in dem das PWM-Steuersignal (PWM) nicht aktiv ist (z.B. wenn kein PWM-Puls anliegt). Eine fehlerhafte negative Steigung in Isample zeigt an, dass der Low-Side-Stromspiegel defekt ist. In jedem Fall zeigt der abgetastete Phasenstrom (Isample), welcher von dem ADC 206 ausgegeben wird und von der Phasenstrom-Analyseeinheit 208 analysiert wird, ob die positive und/oder die negative Steigung des Phasenstromes fehlerhaft ist, durch Vergleich mit der erwarteten Wellenform des Phasenstromes (Iph_deal). Der Controller 200 kann als Reaktion auf eine Meldung einer fehlerhaften Phase Korrekturmaßnahmen ergreifen. Zum Beispiel kann die fehlerhafte Phase/ können die fehlerhaften Phasen deaktiviert werden oder der Schaltleistungswandler kann ausgeschaltet werden, beispielsweise im Fall eines mehrphasigen Tiefsetzstellers. Alternativ kann der Controller 200 über einen Pin oder einen digitalen Datenbus ein Warnsignal ausgeben, aber die Regulierung als Reaktion auf den Hinweis einer fehlerhaften Phase weiter führen.
-
Selbstverständlich können die hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden, sofern nicht anders angegeben.
