DE102014203851A1 - Schaltungsanordnung - Google Patents

Schaltungsanordnung Download PDF

Info

Publication number
DE102014203851A1
DE102014203851A1 DE102014203851.0A DE102014203851A DE102014203851A1 DE 102014203851 A1 DE102014203851 A1 DE 102014203851A1 DE 102014203851 A DE102014203851 A DE 102014203851A DE 102014203851 A1 DE102014203851 A1 DE 102014203851A1
Authority
DE
Germany
Prior art keywords
contact
circuit arrangement
transistor
schottky reverse
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014203851.0A
Other languages
English (en)
Other versions
DE102014203851B4 (de
Inventor
Richard Reiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102014203851.0A priority Critical patent/DE102014203851B4/de
Priority to US14/636,531 priority patent/US9331193B2/en
Publication of DE102014203851A1 publication Critical patent/DE102014203851A1/de
Application granted granted Critical
Publication of DE102014203851B4 publication Critical patent/DE102014203851B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung mit zumindest einem Source-Kontakt (7), einem Gate-Kontakt (6) und einem Schottky-Reverse-Kontakt (2), welcher als Schottky-Kontakt über einem Transistorkanal ausgebildet und derart mit dem Source-Kontakt (7) verbunden ist, dass in einem Rücklaufbetrieb Elektronen über den Schottky-Reverse-Kontakt (2) von einem Drain-Kontakt (5, 5.1, 5.2) zu dem Source-Kontakt (7) fließen können. Wesentlich ist, dass die Schaltungsanordnung zumindest zwei Transistorbereiche (A, A', B, B') aufweist, wobei ein erster Transistorbereich (A, A') den Schottky-Reverse-Kontakt (2) aufweist und ein zweiter Transistorbereich (B, B') ohne den Schottky-Reverse-Kontakt ausgebildet ist, welche zwei Transistorbereiche (A, A', B, B') derart alternierend angeordnet und ausgebildet sind, dass zumindest in einem Vorwärtsbetrieb Elektronen unter Umgehung eines Einflussbereichs (12) des Schottky-Reverse-Kontakts in einem Transistorkanal von einem Source-Kontakt (7) zu dem Drain-Kontakt (5, 5.1, 5.2) fließen können.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung gemäß Oberbegriff des Anspruchs 1. Eine solche Schaltungsanordnung weist zumindest einen Source-Kontakt, einen Gate-Kontakt und einen Schottky-Reverse-Kontakt auf, welcher Schottky-Reverse-Kontakt als Schottky-Kontakt auf einer Barriereschicht der Schaltungsanordnung ausgebildet und derart mit dem Source-Kontakt verbunden ist, dass in einem Rücklaufbetrieb Elektronen über den Schottky-Reverse-Kontakt von einem Drain-Kontakt zu dem Source-Kontakt fließen können.
  • Schaltungsanordnungen der genannten Art werden typischerweise für Leistungsanwendungen, wie zum Beispiel Leistungstransistoren, eingesetzt. Ein derartiger Leistungstransistor umfasst typischerweise einen Drain-Kontakt, einen Source-Kontakt und einen Gate-Kontakt. Der Gate-Kontakt ist auf einer Barriereschicht angeordnet. Zwischen Drain-Kontakt und Source-Kontakt ist eine Passivierung ausgebildet, welche den Gate-Kontakt umgibt und die drei Kontakte im Sperrzustand im Wesentlichen voneinander isoliert. Unterhalb der Barrierenschicht ist typischerweise in einem Vorwärtsbetrieb des Leistungstransistors ein zweidimensionales Elektronengas in einem Transistorkanal ausgebildet, sodass die Elektronen von dem Source-Kontakt zu dem Drain-Kontakt fließen können.
  • Bei einer Vielzahl von Leistungsanwendungen, z. B. bei Halb- und Vollbrücken-Topologien, ist zwischen dem Source-Kontakt und dem Drain-Kontakt eines Leistungstransistors ein Diodenverhalten erwünscht, um den Leistungstransistor, insbesondere im Rücklaufbetrieb vor Beschädigungen durch zu hohe Spannungen zu schützen.
  • Aus dem Stand der Technik ist es hierzu bekannt, dieses Diodenverhalten durch eine Parallelschaltung des Leistungstransistors mit einer Diode herzustellen, einer sogenannten Rücklaufdiode.
  • Nachteilig an den bekannten Realisierungen aus dem Stand der Technik mit einer Parallelschaltung einer Diode ist, dass sowohl der Leistungstransistor als auch die parallel geschaltete Diode als separate Bauelemente realisiert werden müssen. Dies kann entweder in monolithischer oder hybrider Form realisiert werden. In der monolithischen Realisierung kommt es zu einem großen Platzbedarf und somit zu einem großflächigen und kostenintensiven Bauelement.
  • Alternativ ist es aus dem Stand der Technik ein Transistor bekannt, bei dem zwischen Drain-Kontakt und Gate-Kontakt ein Schottky-Reverse-Kontakt angeordnet ist. Dieser Schottky-Reverse-Kontakt ersetzt als integrierte Rücklaudiode die Parallelschaltung der Diode und führt im Rücklaufbetrieb zu einem Diodenverhalten der Anordnung.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung für Leistungsanwendungen zur Verfügung zu stellen, die, insbesondere im Rücklaufbetrieb, ein Diodenverhalten zwischen Source-Kontakt und Drain-Kontakt aufweist und im Vorwärtsbetrieb einen im Vergleich zum Stand der Technik gesteigerten Stromfluss ermöglicht.
  • Gelöst wird diese Aufgabe durch eine Schaltungsanordnung gemäß Anspruch 1. Vorzugsweise Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung finden sich in den Ansprüchen 2 bis 15. Hiermit wird der Wortlaut sämtlicher Ansprüche explizit per Referenz in die Beschreibung einbezogen.
  • Die erfindungsgemäße Schaltungsanordnung umfasst, wie an sich bekannt, einen Source-Kontakt, zumindest einen Gate-Kontakt und einen Schottky-Reverse-Kontakt. Der Schottky-Reverse-Kontakt ist als Schottky-Kontakt über einem Transistorkanal der Schaltungsanordnung ausgebildet und derart mit dem Source-Kontakt verbunden, dass in einem Rücklaufbetrieb Elektronen über den Schottky-Reverse-Kontakt von einem Drain-Kontakt zu dem Source-Kontakt fließen können.
  • Wesentlich ist, dass die Schaltungsanordnung zumindest zwei Transistorbereiche aufweist, wobei ein erster Transistorbereich den zusätzlichen Schottky-Reverse-Kontakt aufweist und ein zweiter Transistorbereich ohne den zusätzlichen Schottky-Reverse-Kontakt ausgebildet ist, welche zwei Transistorbereiche derart alternierend angeordnet und ausgebildet sind, dass zumindest in einem Vorwärtsbetrieb Elektronen unter Umgehung eines Einflussbereichs des Schottky-Reverse-Kontakts in einen Transistorkanal von dem Source-Kontakt zu einem Drain-Kontakt fließen können.
  • Untersuchungen des Anmelders haben gezeigt, dass bei den vorbekannten Transistoren mit integrierter Rücklaufdiode der Stromfluss zwischen Source-Kontakt und Drain-Kontakt im Vorwärtsbetrieb durch den Schottky-Reverse-Kontakt stark eingeschränkt ist. Derartige Transistoren können somit nicht den gewünschten maximalen Stromfluss erreichen.
  • Die Erfindung ist in der Erkenntnis des Anmelders begründet, dass in Leistungstransistoren der Nachteil einer eingeschränkten Stromflussmöglichkeit, durch die mittels eines Schottky-Reverse-Kontakts ausgebildete integrierte Rücklaufdiode entsteht. Diese Einschränkung kann mittels der alternierenden Anordnung von Transistorbereichen mit und ohne Schottky-Reverse-Kontakt überwunden werden.
  • Die erfindungsgemäße Schaltungsanordnung unterscheidet sich somit in wesentlichen Aspekten von vorbekannten Schaltungsanordnungen: Die erfindungsgemäße Schaltungsanordnung weist zumindest zwei unterschiedliche Transistorbereiche auf. Ein erster Transistorbereich umfasst den Schottky-Reverse-Kontakt, während ein zweiter Transistorbereich ohne den zusätzlichen Schottky-Reverse-Kontakt ausgebildet ist. In dem Einflussbereich des Schottky-Reverse-Kontakts im Transistorkanal des ersten Transistorbereichs ist der Stromfluss insoweit eingeschränkt, dass an dem Schottky-Reverse-Kontakt durch die leitende Verbindung zu dem Source-Kontakt maximal die Ground-Spannung anliegt. Durch die alternierende Anordnung der zwei Transistorbereiche können die Elektronen im Vorwärtsbetrieb in jedem Fall unter Umgehung des Einflussbereichs des Schottky-Reverse-Kontakts in dem Transistorkanal d. h. in dem zweiten Transistorbereich ohne den zusätzlichen Schottky-Reverse-Kontakt zwischen Source-Kontakt und Drain-Kontakt fließen.
  • Hierdurch ergibt sich der Vorteil, dass im Vorwärtsbetrieb, d. h., wenn der Gate-Kontakt einen Stromfluss zulässt, der Stromfluss nicht nur über den Einflussbereich des Schottky-Reverse-Kontakts erfolgen kann, sondern auch Bereiche des Transistorkanals vorhanden sind, die nicht von dem Schottky-Reverse-Kontakt beeinflusst werden, so dass der Stromfluss in dem zweiten Transistorbereich erfolgen kann. Der Stromfluss von dem Drain-Kontakt zum Source-Kontakt ist somit durch den Schottky-Reverse-Kontakt in dem ersten Transistorbereich für die gesamte Schaltungsordnung nicht signifikant eingeschränkt, wohingegen das vorteilhafte Diodenverhalten des Schottky-Reverse-Kontaktes, insbesondere im Rücklaufbetrieb, vorhanden ist.
  • Im Rahmen dieser Beschreibung wird der Stromfluss mit der physikalischen Stromrichtung angegeben. Die Elektronen fließen somit im Vorwärtsbetrieb (Durchflussbetrieb) des Transistors, d. h., wenn die Gate-Source-Spannung größer ist als eine Schwellspannung des Transistors, von dem Source-Kontakt zum Drain-Kontakt. Im Rücklaufbetrieb können die Elektronen, unabhängig von einer Gate-Spannung, vom Drain-Kontakt in dem Transistorkanal über den Schottky-Reverse-Kontakt und somit zum Source-Kontakt fließen.
  • Im Rahmen dieser Beschreibung umfasst der Schottky-Reverse-Kontakt einen Metallkontakt auf der Barriereschicht sowie die Barriereschicht selbst. Vorzugsweise ist der Schottky-Reverse-Kontakt als Nickel-Kontakt ausgebildet, kann jedoch auch mittels anderer Metalle ausgebildet werden.
  • Der Einflussbereich des Schottky-Reverse-Kontakts bezeichnet den Bereich, in dem der Schottky-Reverse-Kontakt das Verhalten der Elektronen wesentlich beeinflusst. Der Einflussbereich des Schottky-Reverse-Kontaktes reicht typischerweise bis in den Transistorkanal, d. h. bis in das zweidimensionale Elektronengas knapp unterhalb der Barriereschicht in der Pufferschicht. Der Einfluss des Schottky-Reverse-Kontaktes auf den Einflussbereich des Schottky-Reverse-Kontaktes kann in einer Verarmung, in einer Anreicherung oder auch in einem Abschnüren der Elektronen im Transistorkanal bestehen.
  • Vorzugsweise ist der Schottky-Reverse-Kontakt möglichst nahe an dem Gate-Kontakt angeordnet. Hierdurch ergibt sich der Vorteil, dass die Drift-Zone der Elektronen des Transistorkanals möglichst klein bleibt. Dabei kann der Gate-Kontakt Normally-on- oder Normally-off-Verhalten aufweisen. Ebenso kann der Gate-Kontakt als Schottky-Gate oder zu dem Transistorkanal isoliert ausgebildet sein.
  • In einer vorzugsweisen Ausführungsform sind die zumindest zwei Transistorbereiche senkrecht zu einer Verbindungslinie von Drain-Kontakt und Source-Kontakt alternierend angeordnet. Vorzugsweise ist die alternierende Anordnung der zumindest zwei Transistorbereiche senkrecht zu einer Verbindungslinie von dem Drain-Kontakt und dem Source-Kontakt durch eine durchbrochene Ausgestaltung des Schottky-Reverse-Kontaktes ausgebildet. Der Schottky-Reverse-Kontakt ist unterbrochen ausgebildet, so dass Unterbrechungsbereiche ohne einen Schottky-Reverse-Kontakt, d. h. Bereiche, die Teil des zweiten Transistorbereichs darstellen, umfasst sind. Unterbrechungsbereiche, d. h. ohne Schottky-Reverse-Kontakte und Bereiche mit Schottky-Reverse-Kontakt sind alternierend angeordnet, derart, dass die alternierende Anordnung der zumindest zwei Transistorbereiche senkrecht zu der Verbindungslinie von Drain-Kontakt und Source-Kontakt erfolgt. Höchstvorzugsweise sind Drain-Kontakt, Source-Kontakt und Gate-Kontakt für alle Transistorbereiche durchgehend ausgebildet, d. h. die alternierend angeordneten Transistorbereiche sind mit einem gemeinsamen Drain-Kontakt, einem gemeinsamen Gate-Kontakt und einem gemeinsamen Source-Kontakt ausgebildet.
  • Vorteilhaft ist hier, dass durch die durchbrochene Ausgestaltung des Schottky-Reverse-Kontaktes in einfacher Art und Weise eine platzsparende alternierende Anordnung der zumindest zwei Transistorbereiche ausgebildet werden kann. Außerdem führt diese Ausführung zu einer guten Wärmeverteilung.
  • In einer weiteren vorzugsweisen Ausführungsform weist die Schaltungsanordnung eine Schottky-Reverse-Kontakt-Reihe auf. Die Schottky-Reverse-Kontakt-Reihe umfasst eine Mehrzahl Schottky-Reverse-Kontakt-Punkte, die voneinander beabstandet, vorzugsweise mit regelmäßigem Abstand, angeordnet sind. In der Schottky-Reverse-Kontakt-Reihe sind somit die Schottky-Reverse-Kontakt-Punkte sowie Unterbrechungsbereiche, die vorzugsweise durch die Passivierung ausgefüllt sind, alternierend angeordnet. Hierdurch kann in einfacher Art und Weise eine alternierende Anordnung der zumindest zwei Transistorbereiche erreicht werden, die regelmäßig, platzsparend und gut kontrollierbar im Herstellungsprozess oder elektronisch ausgebildet ist.
  • Vorzugsweise sind die Schottky-Reverse-Kontakt-Punkte als runde und/oder quadratische Kontakte ausgebildet. Bei einer runden und/oder quadratischen Ausgestaltung der Schottky-Reverse-Kontakt-Punkte fließt der Strom zusätzlich auch von der dem Drain-Kontakt abgewandten Seite, d. h. von der dem Gate-Kontakt zugewandten Seite in die Schottky-Reverse-Kontakt-Punkte. Hierdurch kann der Stromfluss auch auf Flächen ausweichen auf denen keine Schottky-Reverse-Kontakt-Punkte angeordnet sind. Zusätzlich ergibt sich eine vorteilhafte thermische Verteilung der Wärmequellen.
  • In einer alternativen vorzugsweisen Ausführungsform sind die zumindest zwei Transistorbereiche in Richtung einer Verbindungslinie vom Drain-Kontakt und Source-Kontakt alternierend angeordnet. Hierdurch ergibt sich der Vorteil einer effizienten Flächenauslastung.
  • Vorzugsweise sind der erste Transistorbereich und der zweite Transistorbereich nebeneinanderliegend alternierend angeordnet. In Richtung einer Verbindungslinie von Drain-Kontakt und Source-Kontakt sind somit beispielhaft beginnend mit einem ersten Transistorbereich auf den Drain-Kontakt der Schottky-Reverse-Kontakt, der Gate-Kontakt, der Source-Kontakt und anschließend der zweite Transistorbereich mit Source-Kontakt, Gate-Kontakt und Drain-Kontakt angeordnet. Diese Abfolge kann alternierend fortgesetzt werden. Hierdurch ergibt sich der Vorteil, dass in einfacher und platzsparender Art und Weise eine alternierende Anordnung von erstem und zweitem Transistorbereich ausgebildet wird. Insbesondere bevorzugt sind nebeneinanderliegende erste und zweite Transistorbereiche mit einem gemeinsamen Source-Kontakt oder mit einem gemeinsamen Drain-Kontakt ausgebildet. Hierdurch ergibt sich eine weitere Platzersparnis.
  • In einer vorzugsweisen Ausführungsform sind der Gate-Kontakt, der Source-Kontakt, der Drain-Kontakt sowie der Schottky-Reverse-Kontakt oder die Schottky-Reverse-Kontakt-Reihe linienförmig, vorzugsweise linienförmig und zueinander parallel ausgebildet. Hierdurch kann in einfacher Art und Weise eine Schaltungsanordnung mit einer alternierenden Anordnung ausgebildet werden, die eine platzsparende und bezüglich der Wärmeverteilung vorteilhafte Anordnung erlaubt.
  • Vorzugsweise ist die Schaltungsanordnung auf einem Chip angeordnet. Insbesondere bevorzugt ist die Schaltungsanordnung mit einer Kammstruktur ausgebildet. Hierdurch ergibt sich der Vorteil, dass die Schaltungsanordnung platzsparend auf dem Chip ausgebildet ist und eine möglichst gleichmäßige Wärmespreizung, d. h. eine gleichmäßige Wärmeverteilung auf dem Chip erfolgt. Vorzugsweise sind sowohl der Gate-Kontakt, der Source-Kontakt als auch der Drain-Kontakt als Kammstruktur ausgebildet, insbesondere bevorzugt als ineinander verschränkte Kammstrukturen. Hierdurch kann in einfacher und platzsparender Art und Weise ein Transistor mit hoher Leistung ausgebildet werden, der eine erfindungsgemäße alternierende Anordnung der zumindest zwei Transistorbereiche aufweist.
  • In einer vorzugsweisen Ausführungsform umfasst die Schaltungsanordnung Feldplatten zur Verteilung von Feldspitzen. Die Feldplatten verteilen auftretende Felder und dienen so insbesondere zum Schutz des Gate-Kontaktes im Sperrzustand. Typischerweise sind Feldplatten als Potentialplatten ohne einen Stromfluss ausgebildet.
  • In einer vorzugsweisen Ausführungsform ist in dem ersten Transistorbereich eine obere Feldplatte mit dem Source-Kontakt und dem Schottky-Reverse-Kontakt leitend verbunden und eine untere Feldplatte an dem Schottky-Reverse-Kontakt angeordnet und mit diesem leitend verbunden. Hier ist somit ein Stromfluss über die Feldplatten zu und von dem Source-Kontakt möglich. Durch den Einsatz der Feldplatten kann in einfacher Art und Weise eine leitende Verbindung zwischen dem Schottky-Reverse-Kontakt und dem Source-Kontakt gebildet werden, derart, dass in einem Rücklaufbetrieb die Elektronen über den Schottky-Reverse-Kontakt von dem Drain-Kontakt zu dem Source-Kontakt fließen können.
  • Vorzugsweise überlappt die untere Feldplatte die Schottky-Reverse-Kontakte parallel zu der Verbindungslinie zwischen Drain-Kontakt und Source-Kontakt, insbesondere bevorzugt überlappt die obere Feldplatte die Schottky-Reverse-Kontakte und die untere Feldplatte parallel zu der Verbindungslinie zwischen Drain-Kontakt und Source-Kontakt. Hierdurch werden die Feldspitzen der Felder die an den Schottky-Reverse-Kontakten enden verteilt und potentiell zerstörerische Feldspitzen in der Schaltungsanordnung vermindert.
  • In einer vorzugsweisen Ausführungsform ist die Schaltungsanordnung als GaN-basierte Schaltungsanordnung ausgebildet. Aufgrund des hohen Bandabstands ist GaN als Halbleitermaterial für Leistungsanwendungen besonders geeignet. Alternativ kann die Schaltungsanordnung auch als GaAs-Schaltungsanordnung ausgebildet sein. Insbesondere bevorzugt ist die Schaltungsanordnung als Hetero-Junction-Feldeffekt-Transistor ausgebildet. Hierdurch kann in einfacher Art und Weise ein GaN-basierter Hetero-Junction-Feldeffekt-Transistor als Leistungsbauelement mit einem Diodenverhalten zwischen Source-Kontakt und Drain-Kontakt ausgebildet werden.
  • In einer vorzugsweisen Ausführungsform umfasst die Schaltungsanordnung eine Passivierung, welche Passivierung zumindest oberhalb der Barriereschicht zwischen dem Source-Kontakt und dem Drain-Kontakt sowie zwischen der oberen Feldplatte und dem Gate-Kontakt ausgebildet ist. Vorteilhaft ist hier, dass die Passivierung die Oberfläche des Transistors isoliert und undefinierte Oberflächenzustände, insbesondere der Barriereschicht, verhindert.
  • Vorzugsweise ist die Barriereschicht als dotierte Schicht, insbesondere bevorzugt als Aluminium-dotierte GaN-Schicht ausgebildet. Die Barriereschicht ist vorzugsweise unmittelbar auf der Pufferschicht angeordnet; höchstvorzugsweise ist die Pufferschicht als undotierte GaN-Schicht ausgebildet.
  • Die erfindungsgemäße Schaltungsanordnung ist grundsätzlich geeignet für Halbleiterbauelemente in der Leistungselektronik. Die erfindungsgemäße Schaltungsanordnung ist daher vorzugsweise als GaN-basierter Hetero-Junction-Feld-Effekt-Transistor ausgebildet.
  • Weitere vorzugsweise Merkmale und Ausführungsformen der erfindungsgemäßen Schaltungsanordnung werden im Folgenden anhand von Ausführungsbeispielen und den Figuren erläutert. Dabei zeigt:
  • 1 eine schematische Darstellung einer vorbekannte Schaltungsanordnung mit integrierter Rücklaufdiode nach dem Stand der Technik im Querschnitt;
  • 2 eine schematische Darstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung in der Draufsicht;
  • 3 ein Detailausschnitt eines ersten Ausführungsbeispiels gemäß 2; Teilabbildung im Querschnitt, Teilabbildung in der Draufsicht;
  • 4 eine schematische Darstellung eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung im Querschnitt;
  • 5 eine schematische Darstellung eines dritten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung im Querschnitt;
  • 6 eine schematische Darstellung einer erfindungsgemäßen Schaltungsanordnung in der Draufsicht; mit den Teilabbildungen a) des Ausführungsbeispiels gemäß 4 und b) des Ausführungsbeispiels gemäß 5.
  • In den 1 und 6 bezeichnen gleiche Bezugszeichen, gleiche oder gleichwirkende Elemente.
  • 1 zeigt eine schematische Darstellung eines vorbekannten Transistors 1 mit einer integrierten Rücklaufdiode nach dem Stand der Technik.
  • Der Transistor 1 umfasst ein Substrat 3 sowie eine Pufferschicht 4. Auf der Pufferschicht sind ein Drain-Kontakt 5, ein Gate-Kontakt 6 und ein Source-Kontakt 7 angeordnet. Zwischen Drain-Kontakt 5 und Source-Kontakt 7 ist die Passivierung 8 aufgebracht, die auch den Gate-Kontakt 6 umschließt. Zwischen Drain-Kontakt 5 und Gate-Kontakt 6 ist ein Schottky-Reverse-Kontakt 2 angeordnet. Dieser Schottky-Reverse-Kontakt 2 stellt die integrierte Rücklaufdiode dar. Der Schottky-Reverse-Kontakt 2 ist auf der Barrierenschicht 20 ausgebildet.
  • An dem Schottky-Reverse-Kontakt 2 ist eine untere Feldplatte 9 angeordnet. Die untere Feldplatte 9 ist über den Schottky-Reverse-Kontakt 2 leitend mit einer oberen Feldplatte 10 verbunden. Die obere Feldplatte 10 ist weiter leitend mit dem Source-Kontakt 7 verbunden und ist auf der Passivierungsschicht 8 angeordnet. Der Gate-Kontakt 6 ist von der Passivierungsschicht 8 umgeben und somit sowohl zu der unteren Feldplatte 9 als auch zu der oberen Feldplatte 10 isoliert ausgebildet. Über den Gate-Kontakt 6 kann der Elektronenfluss unterhalb der Passivierung in dem Transistorkanal in dem zweidimensionalen Elektronengas, insbesondere zwischen Drain-Kontakt 5 und Source-Kontakt 7 gesteuert werden.
  • Im Rücklaufbetrieb fließen die Elektronen in dem zweidimensionalen Elektronengas 11 über den Schottky-Reverse-Kontakt 2 von dem Drain-Kontakt 5 zu dem Source-Kontakt 7. Die hier angegebene Stromrichtung ist die physikalische Stromrichtung, d. h. die tatsächliche Stromrichtung der Elektronen.
  • Nachteilig ist hier, wie bereits ausgeführt, dass in einem Vorwärtsbetrieb der Strom durch den Schottky-Reverse-Kontakt 2 gehemmt wird, d. h. durch den Einflussbereich 12 des Schottky-Reverse-Kontakts 2 in dem Transistorkanal 11 gehemmt wird. Der Einflussbereichs 12 des Schottky-Reverse-Kontakts 2 in dem Transistorkanal 11 befindet sich im Wesentlichen unterhalb des Schottky-Reverse-Kontakts 2. Hier ist der Stromfluss insoweit eingeschränkt, dass an dem Schottky-Reverse-Kontakt 2 durch die leitende Verbindung zu dem Source-Kontakt 7 maximal die Ground-Spannung anliegt.
  • In 2 ist ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einer durchbrochenen Ausgestaltung des Schottky-Reverse-Kontakts 2 dargestellt. Der Transistor 1 ist vorliegend als Hetero-Junction-Feldeffekttransistor ausgebildet.
  • Der Transistor 1 umfasst einen Drain-Kontakt 5, einen Gate-Kontakt 6 und einen Source-Kontakt 7. Zwischen Drain-Kontakt 5 und Gate-Kontakt 6 ist der Schottky-Reverse-Kontakt 2 angeordnet. An dem Schottky-Reverse-Kontakt 2 ist eine oberen Feldplatte 10 angeordnet. Die obere Feldplatte 10 ist leitend mit dem Source-Kontakt 7 verbunden und ist auf der Passivierungsschicht 8 angeordnet. Der Gate-Kontakt 6 ist von der Passivierungsschicht 8 umgeben und somit zu der oberen Feldplatte 10 isoliert ausgebildet. Über den Gate-Kontakt 6 kann der Elektronenfluss in dem Transistorkanal in dem zweidimensionalen Elektronengas 11, insbesondere zwischen Drain-Kontakt 5 und Source-Kontakt 7 gesteuert werden. Im Rücklaufbetrieb fließen die Elektronen in dem zweidimensionalen Elektronengas 11 über den Schottky-Reverse-Kontakt 2 von dem Drain-Kontakt 5 zu dem Source-Kontakt 7.
  • Der Transistor 1 umfasst zwei Transistorbereiche, beispielhaft gekennzeichnet A und B. Ein erster Transistorbereich A umfasst den Drain-Kontakt 5, den Source-Kontakt 7, den Gate-Kontakt sowie zusätzlich den Schottky-Reverse-Kontakt, beispielhaft gekennzeichnet 2.1, 2.3. Der Einflussbereichs der Schottky-Reverse-Kontakte 2.1, 2.3 in dem Transistorkanal befindet sich im Wesentlichen unterhalb der Schottky-Reverse-Kontakts 2.1, 2.3 in der Pufferschicht 4. Ein zweiter Transistorbereich B umfasst einen Unterbrechungsbereich, beispielhaft gekennzeichnet 2.2, 2.4, und ist ohne den zusätzlichen Schottky-Reverse-Kontakt ausgebildet. Ein zweiter Transistorbereich B umfasst als Kontaktierung also lediglich den Drain-Kontakt 5, den Source-Kontakt 7 sowie den Gate-Kontakt 6. Die beiden Transistorbereiche A und B sind senkrecht zu einer Verbindungslinie von Drain-Kontakt 5 und Source-Kontakt 7 alternierend angeordnet. Vorliegend sind die beiden Transistorbereiche A und B mit einem gemeinsamen Drain-Kontakt 5, einem gemeinsamen Source-Kontakt 7 sowie einem gemeinsamen Gate-Kontakt 6 ausgebildet. Drain-Kontakt 5, Gate-Kontakt 6 und Source-Kontakt 7 sind als parallele linienförmige Kontakte ausgebildet.
  • Die alternierende Anordnung der Transistorbereiche A und B wird vorliegend dadurch erreicht, dass der Schottky-Reverse-Kontakt 2 durchbrochen ausgebildet ist. Hier wechseln sich also Bereiche mit einem Schottky-Reverse-Kontakt 2.1, 2.3 und Durchbrechungsbereiche 2.2, 2.4 ohne den Schottky-Reverse-Kontakt ab. Die Schottky-Reverse-Kontakte 2.1, 2.3 sind als Schottky-Reverse-Kontakt-Punkte 2.1, 2.3 ausgebildet. Die Anzahl der Schottky-Reverse-Kontakt-Punkte 2.1, 2.3 bildet zusammen mit den Unterbrechungsbereichen 2.2, 2.4 eine Schottky-Reverse-Kontakt-Reihe 2 mit einer durchbrochenen Ausgestaltung.
  • Durch die alternierende Anordnung der zwei Transistorbereiche A, B können die Elektronen im Vorwärtsbetrieb in jedem Fall unter Umgehung des Einflussbereichs 12 des Schottky-Reverse-Kontakts 2 in dem Transistorkanal d. h. über die Bereiche des Transistorkanals unter den Unterbrechungsbereichen 2.2, 2.4 des zweiten Transistorbereichs zu dem Source-Kontakt 7 fließen. In diesen Bereichen ist der Stromfluss nicht durch den Einfluss der Schottky-Reverse-Kontakte 2.1, 2.3 eingeschränkt.
  • Zur Vermeidung von Wiederholungen soll im Folgenden lediglich auf die Unterschiede zu den oben beschriebenen Figuren eingegangen werden.
  • In 3 ist das Ausführungsbeispiel aus 2 vergrößert in Teilabbildung a im Querschnitt und in Teilabbildung b in der Draufsicht dargestellt.
  • In 3a ist ein Schnitt durch den Transistor 1 in einem ersten Transistorbereich A mit Schottky-Reverse-Kontakt 2.1. Der Schottky-Reverse-Kontakt 2.1 ist als Metallkontakt auf der Barrierenschicht 20 ausgebildet, vorliegend als Nickel-Schottky-Kontakt.
  • An dem Schottky-Reverse-Kontakt 2.1 ist die untere Feldplatte 9 angeordnet. Die untere Feldplatte 9 ist über den Schottky-Reverse-Kontakt 2.1 leitend mit der oberen Feldplatte 10 verbunden. Die obere Feldplatte 10 ist weiter leitend mit dem Source-Kontakt 7 verbunden und ist auf der Passivierungsschicht 8 angeordnet. Der Gate-Kontakt 6 ist von der Passivierungsschicht 8 umgeben und somit sowohl zu der unteren Feldplatte 9 als auch zu der oberen Feldplatte 10 isoliert ausgebildet.
  • Die Pufferschicht 4 ist vorliegend als undotierte GaN-Schicht ausgebildet. Auf der Pufferschicht 4 ist die Barriereschicht 20 angeordnet, die vorliegend als Al-GaN-Schicht, d. h. mit einer Aluminium-Dotierung ausgebildet ist.
  • In 3b ist die alternierende Anordnung der Transistorbereiche A und B dargestellt. Die Dimensionierung der Schottky-Reverse-Kontakt-Punkte 2.1, 2.3 kann je nach Anwendung unterschiedlich ausgebildet sein. Beispielsweise beträgt die Ausdehnung der Schottky-Reverse-Kontakt-Punkte 2.1, 2.3 in Richtung der alternierenden Anordnung, gekennzeichnet durch den Buchstaben A, zwischen 0.5 μm und 2 μm, vorliegend A = 1 μm Senkrecht zu der alternierenden Anordnung, gekennzeichnet durch den Buchstaben C, beträgt die Ausdehnung beispielsweise zwischen 0.5 μm und 1 μm, vorliegend C = 0,75 μm. Die Schottky-Reverse-Kontakt-Punkte sind beabstandet angeordnet, d. h. zwischen zwei Schottky-Reverse-Kontakt-Punkten 2.1 und 2.3 liegt ein Unterbrechungsbereich 2.2. Der Unterbrechungsbereich 2.2 weist in Richtung der alternierenden Anordnung, gekennzeichnet durch den Buchstaben B, eine Ausdehnung beispielsweise zwischen 0.5 μm und 5 μm, vorliegend B = 3 μm auf.
  • In 4 ist ein zweites Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung dargestellt. Der Transistor 1 ist vorliegend als Hetero-Junction-Feldeffekttransistor ausgebildet. Die zumindest zwei Transistorbereiche A und B' sind in Richtung einer Verbindungslinie von Drain-Kontakt 5 und Source-Kontakt 7 alternierend angeordnet. Ein erster Transistorbereich A' umfasst den Drain-Kontakt 5, den Source-Kontakt 7, den Gate-Kontakt 6 sowie zusätzlich den Schottky-Reverse-Kontakt 2.1, 2.3. Ein zweiter Transistorbereich B' umfasst den Source-Kontakt 7, den Gate-Kontakt 6 sowie den Drain-Kontakt 5 und ist ohne einen zusätzlichen Schottky-Reverse-Kontakt ausgebildet. Im Rücklaufbetrieb fließen die Elektronen über die Schottky-Reverse-Kontakte 2.1, 2.3 von dem Drain-Kontakt 5 zu dem Source-Kontakt 7.
  • Durch die alternierende Anordnung der zwei Transistorbereiche A', B' können die Elektronen im Vorwärtsbetrieb in jedem Fall in dem Transistorbereich B, und damit unter Umgehung des Einflussbereichs 12 des Schottky-Reverse-Kontakts 2 in dem Transistorkanal in dem Transistorbereich A', zu dem Source-Kontakt 7 fließen. In dem Transistorbereich B' ist kein Schottky-Reverse-Kontakts 2 vorhanden, sodass der Stromfluss nicht durch den Einfluss der Schottky-Reverse-Kontakte 2.1, 2.3 eingeschränkt ist.
  • In dem vorliegenden Ausführungsbeispiel ist der Transistor 1 gespiegelt ausgebildet. Die alternierende Anordnung kann sich zu beiden Seiten beliebig fortsetzen. Zwei nebeneinanderliegende Transistorbereiche A' und B' sind jeweils mit einem gemeinsamen Source-Kontakt 7 ausgebildet. Ebenso sind zwei nebeneinanderliegende Transistorbereiche B' und A' mit einem gemeinsamen Drain-Kontakt 5 ausgebildet.
  • 5 zeigt ein drittes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung. Die alternierende Anordnung der zumindest zwei Transistorbereiche A und B ist hier durch einen durchbrochenen Schottky-Reverse-Kontakt 2.1.1, 2.1.2 analog zu 2 und 3 ausgebildet. Die Darstellung zeigt einen Schnitt durch einen Transistorbereich A mit Schottky-Reverse-Kontakt.
  • Zusätzlich ist die Schaltungsanordnung gespiegelt ausgebildet, vorliegend an einer Spiegelachse, die entlang des Source-Kontaktes 7 verläuft. Die Schaltungsanordnung ist also senkrecht zu der Verbindungslinie von Drain-Kontakt 5.1 und Source-Kontakt 7 alternierend ausgebildet durch eine unterbrochene Schottky-Reverse-Kontakt-Reihe 2.1.2. Eine zweite unterbrochen ausgebildete Schottky-Reverse-Kontakt-Reihe 2.1.2 ist an der Spiegelachse gespiegelt, d. h. auf der anderen Seite des Source-Kontaktes 7 spiegelsymmetrisch angeordnet. Zwischen Schottky-Reverse-Kontakt 2.1.2 und Source-Kontakt 7 ist ein Gate-Kontakt 6.2 angeordnet. Auf der dem Gate-Kontakt 6.2 abgewandten Seite des Schottky-Reverse-Kontakt 2.1.2 ist ein weiterer Drain-Kontakt 5.2 angeordnet. Die Schaltungsanordnung 1 setzt sich auf der gegenüberliegenden Seite des Drain-Kontaktes 5.2 weiter in gespiegelter Art und Weise fort.
  • In 6a) ist das Ausführungsbeispiel gemäß 4 gezeigt. Hier ist die Draufsicht auf die Kontaktierungsstruktur eines Transistors 1 gezeigt. Die Kontaktierungsstruktur umfasst eine Drain-Kontaktierungsstruktur 5, eine Source-Kontaktierungsstruktur 7 sowie eine Gate-Kontaktierungsstruktur 6. In den ersten Transistorbereichen, beispielhaft gekennzeichnet A', sind zusätzlich Schottky-Reverse-Kontakt-Strukturen 21 angeordnet.
  • Die Kontaktierungsstrukturen 5, 6, 7 sind, wie an sich bekannt, als ineinander verschränkte Kammstrukturen ausgebildet. Ausgehend von einer Hauptkontaktierungsbahn gehen jeweils abzweigend senkrechte Finger ab. Die Finger der drei Kontaktierungsstrukturen 5, 6, 7 verlaufen voneinander beabstandet und parallel. Die Schottky-Reverse-Kontakt-Strukturen 21 verlaufen linienförmig und parallel zu den Kontaktierungsstrukturen 5, 6, 7.
  • Ein erster Transistorbereich A' umfasst den Drain-Kontakt 5, den Source-Kontakt 7, den Gate-Kontakt 6 sowie zusätzlich den Schottky-Reverse-Kontakt 21. Ein zweiter Transistorbereich B' umfasst den Source-Kontakt 7, den Gate-Kontakt 6 sowie den Drain-Kontakt 5 und ist ohne einen zusätzlichen Schottky-Reverse-Kontakt ausgebildet.
  • In 6b) ist das Ausführungsbeispiel gemäß 5 gezeigt. Hier ist die Draufsicht auf die Kontaktierungsstruktur eines Transistors 1 gezeigt. Die Kontaktierungsstruktur umfasst eine Drain-Kontaktierungsstruktur 5, eine Source-Kontaktierungsstruktur 7 sowie eine Gate-Kontaktierungsstruktur 6. Zusätzlich sind zwischen den Drain-Kontakt-Fingern und den Gate-Kontakt-Fingern Schottky-Reverse-Kontakt-Reihen 22 angeordnet.
  • Die Kontaktierungsstrukturen 5, 6, 7 sind, wie an sich bekannt, als ineinander verschränkte Kammstrukturen ausgebildet. Ausgehend von einer Hauptkontaktierungsbahn gehen jeweils abzweigend senkrechte Finger ab. Die Finger der drei Kontaktierungsstrukturen 5, 6, 7 verlaufen voneinander beabstandet und parallel. Die Schottky-Reverse-Kontakt-Reihen 22 umfassen eine Anzahl Schottky-Reverse-Kontakt-Punkte. Diese bilden zusammen mit den Unterbrechungsbereichen eine mit einer durchbrochenen Ausgestaltung ausgebildete Schottky-Reverse-Kontakt-Reihe 22.

Claims (15)

  1. Schaltungsanordnung mit zumindest einem Source-Kontakt (7), einem Gate-Kontakt (6) und einem Schottky-Reverse-Kontakt (2), welcher als Schottky-Kontakt über einem Transistorkanal ausgebildet und derart mit dem Source-Kontakt (7) verbunden ist, dass in einem Rücklaufbetrieb Elektronen über den Schottky-Reverse-Kontakt (2) von einem Drain-Kontakt (5, 5.1, 5.2) zu dem Source-Kontakt (7) fließen können, dadurch gekennzeichnet, dass die Schaltungsanordnung zumindest zwei Transistorbereiche (A, A', B, B') aufweist, wobei ein erster Transistorbereich (A, A') den Schottky-Reverse-Kontakt (2) aufweist und ein zweiter Transistorbereich (B, B') ohne den Schottky-Reverse-Kontakt ausgebildet ist, welche zwei Transistorbereiche (A, A', B, B') derart alternierend angeordnet und ausgebildet sind, dass zumindest in einem Vorwärtsbetrieb Elektronen unter Umgehung eines Einflussbereichs (12) des Schottky-Reverse-Kontakts in einem Transistorkanal von einem Source-Kontakt (7) zu dem Drain-Kontakt (5, 5.1, 5.2) fließen können.
  2. Schaltungsanordnung nach Anspruch 1 dadurch gekennzeichnet, dass die zumindest zwei Transistorbereiche (A, A', B, B') senkrecht zu einer Verbindungslinie von Drain-Kontakt (5, 5.1, 5.2) und Source-Kontakt (7) alternierend angeordnet sind.
  3. Schaltungsanordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass eine alternierende Anordnung der zumindest zwei Transistorbereiche (A, B) senkrecht zu einer Verbindungslinie von Drain-Kontakt (5, 5.1, 5.2) und Source-Kontakt (7) durch eine durchbrochene Ausgestaltung des Schottky-Reverse-Kontakts (2) ausgebildet ist.
  4. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung eine Schottky-Reverse-Kontakt-Reihe (2) aufweist, welche Schottky-Reverse-Kontakt-Reihe (2) eine Mehrzahl Schottky-Reverse-Kontakt-Punkte (2.1, 2.2) umfasst, die voneinander beabstandet, vorzugsweise mit regelmäßigem Abstand, angeordnet sind.
  5. Schaltungsanordnung nach Anspruch 1 dadurch gekennzeichnet, dass die zumindest zwei Transistorbereiche (A', B') in Richtung einer Verbindungslinie von Drain-Kontakt (5, 5.1, 5.2) und Source-Kontakt (7) alternierend angeordnet sind.
  6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass eine alternierende Anordnung der zumindest zwei Transistorbereiche (A', B') in Richtung einer Verbindungslinie von Drain-Kontakt (5, 5.1 5.2) und Source-Kontakt (7) derart ausgebildet ist, dass der erste Transistorbereich (A') und der zweite Transistorbereich (B') nebeneinanderliegend angeordnet sind.
  7. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass erster Transistorbereich (A') und zweiter Transistorbereich (B') mit einem gemeinsamen Source-Kontakt (7) ausgebildet sind.
  8. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Gate-Kontakt (6), der Source-Kontakt (7), der Drain-Kontakt (5, 5.1, 5.2) sowie der Schottky-Reverse-Kontakt (2) oder die Schottky-Reverse-Kontakt-Reihe (2) linienförmig, vorzugsweise linienförmig und zueinander parallel ausgebildet sind.
  9. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung gespiegelt ausgebildet ist, vorzugsweise dass die Spiegelachse senkrecht zu der Verbindungslinie von Drain-Kontakt (5, 5.1, 5.2) und Source-Kontakt (7) oder parallel zu der Verbindungslinie von Drain-Kontakt (5, 5.1, 5.2) und Source-Kontakt (7) verläuft.
  10. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung mit einer Kammstruktur ausgebildet ist.
  11. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung Feldplatten (9, 10) zur Verteilung von Feldspitzen umfasst.
  12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass in dem ersten Transistorbereich eine obere Feldplatte (10) mit dem Source-Kontakt (7) und dem Schottky-Reverse-Kontakt (2) leitend verbunden ist und eine untere Feldplatte (9) an dem Schottky-Reverse-Kontakt (2) angeordnet und leitend verbunden ist.
  13. Schaltungsanordnung nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, dass zumindest die untere Feldplatte die Schottky-Reverse-Kontakte (2) parallel zu der Verbindungslinie zwischen Drain-Kontakt und Source-Kontakt (7) überlappt, vorzugsweise dass die obere Feldplatte (10) die Schottky-Reverse-Kontakte (2) und die untere Feldplatte (9) parallel zu der Verbindungslinie zwischen Drain-Kontakt und Source-Kontakt überlappt.
  14. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung als GaN-basierte Schaltungsanordnung ausgebildet ist.
  15. Schaltungsanordnung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung eine Passivierung (8) umfasst, welche Passivierung (8) zumindest oberhalb einer Barriereschicht (20) zwischen Source-Kontakt und Drain-Kontakt sowie zwischen oberer Feldplatte (10) und Gate-Kontakt (6) ausgebildet ist.
DE102014203851.0A 2014-03-03 2014-03-03 Schaltungsanordnung Active DE102014203851B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014203851.0A DE102014203851B4 (de) 2014-03-03 2014-03-03 Schaltungsanordnung
US14/636,531 US9331193B2 (en) 2014-03-03 2015-03-03 Circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014203851.0A DE102014203851B4 (de) 2014-03-03 2014-03-03 Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE102014203851A1 true DE102014203851A1 (de) 2015-09-03
DE102014203851B4 DE102014203851B4 (de) 2021-11-04

Family

ID=53801447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014203851.0A Active DE102014203851B4 (de) 2014-03-03 2014-03-03 Schaltungsanordnung

Country Status (2)

Country Link
US (1) US9331193B2 (de)
DE (1) DE102014203851B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180331235A1 (en) * 2017-05-12 2018-11-15 Gpower Semiconductor, Inc. Schottky diode and manufacturing method thereof
DE102020121630A1 (de) 2020-08-18 2022-02-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Aktive diodenschaltung
FR3124022A1 (fr) * 2021-06-14 2022-12-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de commutation compact dote de transistors a heterojonction
EP4141958A1 (de) * 2021-08-26 2023-03-01 Infineon Technologies Austria AG Halbleiterbauelement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314666A1 (en) * 2009-06-11 2010-12-16 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20110260777A1 (en) * 2006-03-31 2011-10-27 Sanken Electric Co., Ltd. Monolithic integrated circuit
JP2012064672A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物系半導体装置
US20130292699A1 (en) * 2010-04-23 2013-11-07 Advanced Power Device Research Association Nitride semiconductor device
US8598937B2 (en) * 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840460A (en) 1987-11-13 1989-06-20 Honeywell Inc. Apparatus and method for providing a gray scale capability in a liquid crystal display unit
JPH064672A (ja) 1992-05-08 1994-01-14 Sanyo Electric Co Ltd パターンマッチング回路
US8836015B2 (en) * 2005-02-11 2014-09-16 Alpha And Omega Semiconductor Incorporated Planar SRFET using no additional masks and layout method
US8110869B2 (en) * 2005-02-11 2012-02-07 Alpha & Omega Semiconductor, Ltd Planar SRFET using no additional masks and layout method
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US9741851B2 (en) * 2013-05-13 2017-08-22 Alpha And Omega Semiconductor Incorporated Trench junction barrier controlled Schottky

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260777A1 (en) * 2006-03-31 2011-10-27 Sanken Electric Co., Ltd. Monolithic integrated circuit
US20100314666A1 (en) * 2009-06-11 2010-12-16 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20130292699A1 (en) * 2010-04-23 2013-11-07 Advanced Power Device Research Association Nitride semiconductor device
JP2012064672A (ja) * 2010-09-14 2012-03-29 Advanced Power Device Research Association 窒化物系半導体装置
US8598937B2 (en) * 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability

Also Published As

Publication number Publication date
US20150249151A1 (en) 2015-09-03
DE102014203851B4 (de) 2021-11-04
US9331193B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
DE102016105765B4 (de) Umgekehrt leitender igbt
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE112015005000B4 (de) Halbleitervorrichtung
DE102015221061A1 (de) Halbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE112005002852B4 (de) Passivierungsstruktur mit Spannungsausgleichschleifen
DE102016120955B4 (de) Schaltvorrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102017104716A1 (de) Schaltvorrichtung
DE102017216923A1 (de) Halbleitervorrichtung
DE112010005278T5 (de) Pin-diode
DE102014203851B4 (de) Schaltungsanordnung
DE102013213026A1 (de) Feldplatten-Trench-FET sowie ein Halbleiterbauelement
DE102015102569A1 (de) Halbleiterbauelement
DE102012113027A1 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102018131705A1 (de) Halbleitervorrichtung
DE112012005039B4 (de) Halbleitervorrichtung
DE102018128207A1 (de) Schaltelement und herstellungsverfahren desselben
DE102006060384A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur
DE2047342B2 (de) Zweirichtungs-Thyristortriode
DE2804165C2 (de) Halbleiteranordnung mit einem für die Stromführung geeigneten Kanal und Verfahren zum Betrieb dieser Halbleiteranordnung
DE10243743B4 (de) Quasivertikales Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final