DE102014117700A1 - Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur Download PDF

Info

Publication number
DE102014117700A1
DE102014117700A1 DE102014117700.2A DE102014117700A DE102014117700A1 DE 102014117700 A1 DE102014117700 A1 DE 102014117700A1 DE 102014117700 A DE102014117700 A DE 102014117700A DE 102014117700 A1 DE102014117700 A1 DE 102014117700A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
irradiation
annealing
charge compensation
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117700.2A
Other languages
English (en)
Other versions
DE102014117700B4 (de
Inventor
Hans-Joachim Schulze
Hans Weber
Wolfgang Jantscher
Helmut Strack
Werner Schustereder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014117700A1 publication Critical patent/DE102014117700A1/de
Application granted granted Critical
Publication of DE102014117700B4 publication Critical patent/DE102014117700B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Bilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleitersubstrat (105). Das Verfahren umfasst weiterhin ein Messen eines Wertes einer elektrischen Eigenschaft (αi), die auf die Ladungskompensationsvorrichtung bezogen ist. Wenigstens ein Parameter aus Protonenbestrahlungsund Ausheilparametern wird aufgrund des gemessenen Wertes eingestellt. Aufgrund des wenigstens einen Parameters der eingestellten Protonenbestrahlungs- und Ausheilparameter wird das Halbleitersubstrat (105) mit Protonen bestrahlt, und danach wird das Halbleitersubstrat (105) ausgeheilt.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die als Ladungskompensations- oder Superjunction-(SJ-)Halbleitervorrichtungen bekannt sind, beispielsweise SJ-Feldeffekttransistoren mit isoliertem Gate (SJ-IGFETs) beruhen auf wechselseitiger Raumladungskompensation von n- und p-dotierten Bereichen in einem Halbleitersubstrat, was einen verbesserten Abgleich zwischen einem geringflächigen spezifischen Einschaltwiderstand Ron × A und einer hohen Durchbruchspannung Vbr zwischen Lastanschlüssen, wie Source und Drain, erlaubt. Performance der Ladungskompensation oder der SJ-Halbleitervorrichtungen hängt von einem lateralen oder horizontalen Ausgleich zwischen den n-dotierten und p-dotierten Bereichen ab. Prozesstoleranzen führen zu Abweichungen eines Zielladungsausgleiches, die in einer unerwünschten Abnahme der Vorrichtungsperformance bzw. des Vorrichtungsbetriebsverhaltens, wie beispielsweise in einer Reduktion in einer Source-/Drain-Durchbruchspannung resultieren kann.
  • Es ist wünschenswert, den Abgleich zwischen dem flächenspezifischen Einschaltwiderstand und der Sperrspannung einer Halbleitervorrichtung zu verbessern und den Einfluss von Prozesstoleranzen auf diesen Abgleich zu reduzieren.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Halbleitervorrichtung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 16 bzw. 20 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Ein Ausführungsbeispiel bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Eine Ladungskompensationsvorrichtungsstruktur wird in einem Halbleitersubstrat gebildet. Ein Wert einer elektrischen Eigenschaft, die auf die Ladungskompensationsvorrichtung bezogen ist, wird gemessen. Wenigstens eine Größe aus Protonenbestrahlungs- und Ausheilparametern wird aufgrund des gemessenen Wertes eingestellt. Aufgrund bzw. basierend auf der wenigstens einen Größe aus den eingestellten Protonenbestrahlungs- und Ausheilparametern wird das Halbleitersubstrat mit Protonen bestrahlt, und danach wird das Halbleitersubstrat ausgeheilt.
  • Gemäß einem Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese eine Ladungskompensationsstruktur einschließlich p-dotierten und n-dotierten Bereichen, die nacheinander in einem Halbleitersubstrat längs einer lateralen Richtung angeordnet sind. Die Halbleitervorrichtung umfasst weiterhin eine erste Dotierstoffspezies, die ein Dotierungsprofil der p-dotierten Bereiche beherrscht, und eine zweite Dotierstoffspezies, die ein Dotierungsprofil der n-dotierten Bereiche beherrscht. Die Halbleitervorrichtung umfasst weiterhin auf Wasserstoff bezogene Donatoren in den p-dotierten und n-dotierten Bereichen. Die auf Wasserstoff bezogenen Donatoren unterscheiden sich von der zweiten Dotierstoffspezies.
  • Gemäß einem anderen Ausführungsbeispiel einer Halbleitervorrichtung umfasst diese eine Ladungskompensationsstruktur einschließlich p-dotierten und n-dotierten Bereichen, die nacheinander in einem Halbleitersubstrat längs einer lateralen Richtung angeordnet sind. Die Halbleitervorrichtung umfasst weiterhin eine n-dotierte Feldstoppzone zwischen der Ladungskompensationsstruktur und einer zweiten Seite des Halbleitersubstrates. Innerhalb eines Bereiches der n-dotierten Feldstoppzone ist ein End-of-range- bzw. Bereichsende-Spitzenprofil von auf Wasserstoff bezogenen Donatoren kleiner als ein Profil einer anderen n-Typ Dotierstoffspezies der n-dotierten Feldstoppzone.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A bis 1E sind schematische Darstellungen, die ein Ausführungsbeispiel einer Halbleitervorrichtung bezüglich verschiedenen Prozessmerkmalen veranschaulichen.
  • 2 ist ein schematisches Diagramm, das ein Beispiel eines Profils von Wasserstoff bezogenen Donatoren veranschaulicht, die durch Bestrahlung des in 1A gezeigten Halbleitersubstrates mit Protonen, gefolgt durch einen Ausheilprozess, erzeugt sind.
  • 3 ist ein schematisches Diagramm, das ein anderes Beispiel eines Profils von Wasserstoff bezogenen Donatoren veranschaulicht, die durch mehrfaches Bestrahlen des in 1A gezeigten Halbleitersubstrates mit Protonen, gefolgt durch einen Ausheilprozess, erzeugt sind.
  • 4A ist ein schematisches Diagramm, das Ausführungsbeispiele von n-Typ Dotierstoffprofilen veranschaulicht, die Wasserstoff bezogene Donatoren längs einer Linie B-B' des in 1B dargestellten Halbleitersubstrates umfassen.
  • 4B ist ein schematisches Diagramm, das Ausführungsbeispiele von n-Typ und p-Typ Dotierstoffprofilen veranschaulicht, die Wasserstoff bezogene Donatoren längs einer Linie C-C' des in 1B dargestellten Halbleitersubstrates umfassen.
  • 4C ist ein schematisches Diagramm, das Ausführungsbeispiele von n-Typ Dotierstoffprofilen veranschaulicht, die Wasserstoff bezogene Donatoren längs einer Linie D-D' des in 1B dargestellten Halbleitersubstrates umfassen.
  • 5 ist eine schematische Schnittdarstellung eines Ausführungsbeispiels einer lateralen Halbleitervorrichtung mit einer Ladungskompensationsstruktur, die Wasserstoff bezogene Donatoren in beiden p-Typ- und n-Typ-Bereichen der Ladungskompensationsstruktur umfasst.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikeln und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich nicht aus dem Zusammenhang klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegenden Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „–“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n–“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1E beziehen sich auf ein Ausführungsbeispiel zum Herstellen einer Halbleitervorrichtung.
  • Das Verfahren umfasst ein Bilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleitersubstrat. In der schematischen Draufsicht von 1A ist ein Teil eines Halbleitersubstrates 105 veranschaulicht. Das Halbleitersubstrat 105 kann ein Halbleiterwafer sein, der eine Vielzahl von Halbleiterdies bzw. -chips 107 umfasst. Jede einzelne der Halbleiterdies 107 umfasst die Ladungskompensationsvorrichtungsstruktur. Ein Gebiet zwischen den Halbleiterdies 107 kann für ein Waferzerteilen verwendet werden, das durch Schreiben und Brechen, durch mechanisches Sägen oder Laserschneiden als Beispiel vorgenommen ist. Teststrukturen zum Überwachen einer Prozessstabilität können in dem Gebiet 108 angeordnet sein. Die Teststrukturen können pn-Übergänge zwischen einigen oder irgendeiner Kombination von p-dotierten Bereichen und ndotierten Bereichen umfassen. Zusätzlich oder als eine Alternative können die Teststrukturen auch Widerstände zum Überwachen eines Schichtwiderstandes der p-dotierten Bereiche und der n-dotierten Bereiche umfassen. Wenn die Teststrukturen in dem Gebiet 108 angeordnet sind, kann eine Messung der Teststrukturen vor Zerteilen des Wafers 105 in vereinzelte Dies 107 ausgeführt werden.
  • 1B veranschaulicht ein Ausführungsbeispiel einer Schnittdarstellung längs eine Linie A-A' der in 1A gezeigten Halbleiterdie 107. Die Halbleiterdie 107 umfasst eine Ladungskompensationsvorrichtungsstruktur einschließlich abwechselnden n-dotierten und p-dotierten Bereichen 111, 112, die sich längs einer lateralen Richtung x abwechseln. Gemäß einem Ausführungsbeispiel erstrecken sich die n-dotierten Bereiche 111 und die p-dotierten Bereiche 112 parallel als Streifen längs einer lateralen Richtung senkrecht zu der Zeichenebene von 1B. Gemäß einem anderen Ausführungsbeispiel bilden die p-dotierten Bereiche 112 getrennte p-dotierte Pfeiler oder Inseln, die durch den n-dotierten Bereich 111 umgeben sind, welcher ein kontinuierlicher n-dotierter Bereich bezüglich einer Draufsicht von 1B ist. Gemäß einem anderen Ausführungsbeispiel sind die n-dotierten Bereiche 111 getrennte, n-dotierte Pfeiler oder Inseln, die durch den p-dotierten Bereich 112 umgeben sind, der ein kontinuierlicher p-dotierter Bereich bezüglich einer Draufsicht von 1B ist. Eine Draufsicht der p-dotierten Inseln oder der n-dotierten Inseln kann beispielsweise quadratisch gestaltet, rechteckig, kreisförmig oder polygonal sein. In dem in 1B gezeigten Ausführungsbeispiel umfasst die Halbleiterdie 107 einen vertikalen Superjunction-(SJ-) bzw. Superübergang-n-Kanal-Feldeffekttransistor (NFET). Der vertikale SJ NFET umfasst eine optionale n-dotierte Feldstoppzone 114 zwischen der Ladungskompensationsvorrichtungsstruktur und einem n+-dotierten Drainbereich 115. Jede einzelne der p-dotierten Bereiche 112 grenzt an eine Bodenseite eines p-dotierten Bodybereiches 117 an. Der p-dotierte Bodybereich 117 ist elektrisch mit einem Sourcekontakt 118 an einer ersten Seite 120 des Halbleitersubstrates 105 über einen optionalen p+-dotierten Bodykontaktbereich 121 gekoppelt. N+-dotierte Sourcebereiche 122 grenzen an die erste Seite 120 an und sind elektrisch mit dem Sourcekontakt 118 gekoppelt. Eine Gatestruktur einschließlich eines Gatedielektrikums 124 und einer Gateelektrode 125 ist auf dem Halbleitersubstrat 105 an der ersten Seite 120 angeordnet und gestaltet, um eine Leitfähigkeit in einem Kanalbereich 127 durch Feldeffekt zu steuern. Dadurch kann ein Stromfluss zwischen dem Sourcekontakt 118 an der ersten Seite 120 und einem Drainkontakt 127 an der zweiten Seite 128 gesteuert werden. Die Source- und Drainkontakte 118, 127 können leitende Materialien, wie beispielsweise Metall(e) und/oder hochdotierte(s) Halbleitermaterial(ien) umfassen. In dem in 1 gezeigten Ausführungsbeispiel sind die Source- und Drainkontakte 118, 127 vor den folgenden Verfahrensmerkmalen vorhanden, die unten bezüglich der 1C bis 1E beschrieben sind. Gemäß einem anderen Ausführungsbeispiel werden wenigstens ein Kontakt der Source- und Drainkontakte, beispielsweise der Sourcekontakt 118 oder der Drainkontakt 127 oder beide Kontakte 118, 127 nach den Verfahrensmerkmalen gebildet, die anhand der 1C bis 1E unten beschrieben sind.
  • Der vertikale SJ NFET, der in 1B gezeigt ist, ist ein Beispiel einer Halbleitervorrichtung, die die Ladungskompensationsvorrichtungsstruktur umfasst. Andere Ausführungsbeispiele können vertikale SJ p-Kanal-FETs, laterale SJ FETs einschließlich Source- und Drainkontakten an einer gemeinsamen Seite, laterale oder vertikale Bipolartransistoren mit isoliertem Gate (IGBTs) als Beispiel umfassen.
  • Unter Bezugnahme auf die schematische Darstellung, die in 1C veranschaulicht ist, umfasst das Verfahren weiterhin ein Messen eines Wertes einer elektrischen Eigenschaft αi, die auf die Ladungskompensationsvorrichtungsstruktur bezogen ist. In dem in 1C veranschaulichten Ausführungsbeispiel ist das Halbleitersubstrat 105 auf einem Träger 130 angeordnet, und die elektrische Eigenschaft αi wird über eine Messausrüstung 132 gemessen. Die Messausrüstung 132 kann einen Waferprober umfassen. Als ein Beispiel kann das Halbleitersubstrat auf einer Wafer-Einspannvorrichtung vakuummontiert und elektrisch über Sonden verbunden werden, die in elektrischem Kontakt mit dem Halbleitersubstrat 105 gebracht sind. Wenn die elektrische Eigenschaft αi einer Die gemessen wurde, fährt der Waferprober das Halbleitersubstrat 105 zu der nächsten Die, und eine Messung der elektrischen Eigenschaft der nächsten Die kann beginnen. Gemäß einem Ausführungsbeispiel entspricht die elektrische Eigenschaft αi einer Durchbruchspannung Vbd zwischen einer Source und Drain eines SJ FET oder zwischen einem Kollektor und einem Emitter eines IGBT als Beispiel. Die Durchbruchspannung Vbd kann zwischen jeweiligen Elektroden der SJ-Halbleitervorrichtung oder bezüglich einer Teststruktur gemessen werden, die innerhalb eines Gebietes einer Halbleiterdie 107 und/oder in dem in 1A veranschaulichten Gebiet 108 angeordnet ist. Gemäß einem Ausführungsbeispiel liefert eine Metallelektrode einen elektrischen Kontakt zu der Teststruktur, wobei jedoch jegliche Metallstrukturen in einem Gebiet der Ladungskompensationsvorrichtungsstruktur fehlen. Gemäß noch einem anderen Ausführungsbeispiel werden die Sonden in Kontakt mit hochdotierten Halbleiterbereichen des Halbleitersubstrates ohne jegliche dazwischen liegende Metallstrukturen gebracht. Gemäß noch einem anderen Ausführungsbeispiel werden Metallelektroden und/oder eine Kontaktträgerschicht, beispielsweise eine hochdotierte Polysiliziumschicht, auf dem Halbleitersubstrat angeordnet, um einen Kontaktwiderstand zwischen den Sonden und dem Halbleitersubstrat zu reduzieren, und können vor einer anhand von 1D beschriebenen Protonenbestrahlung entfernt werden.
  • Die elektrische Eigenschaft αi charakterisiert einen Ladungsausgleich der Ladungskompensationsvorrichtungsstruktur bezüglich eines Zielwertes. Da der Ladungsausgleich einen Referenzparameter für eine Korrektur der Gesamtladung in den n- und p-dotierten Bereichen 111, 112 bildet, kann die Genauigkeit der Korrektur bezüglich eines Korrekturprozesses verbessert werden, der die Gesamtladung in den n- und p-dotierten Bereichen 111, 112 als den Referenzparameter zur Korrektur hat.
  • Beruhend auf dem gemessenen Wert der elektrische Eigenschaft αi, die auf die Ladungskompensationsvorrichtungsstruktur bezogen ist, werden Protonenbestrahlungs- und/oder Ausheilparameter eingestellt. Gemäß einem Ausführungsbeispiel wird wenigstens eine Größe aus Anzahl, Dosis und Energie einer Protonenbestrahlung aufgrund des gemessenen Wertes der elektrischen Eigenschaft αi eingestellt. Gemäß einem Ausführungsbeispiel umfassen die eingestellten Protonenbestrahlungsparameter eine Implantationsdosis in einem Bereich von 2 × 1014 cm–2 und 8 × 1014 cm–2 und eine Implantationsenergie in einem Bereich von 1,0 MeV und 3,0 MeV. Gemäß einem Ausführungsbeispiel sind die eingestellten Protonenbestrahlungsparameter konfiguriert, um einen Ladungsausgleich der Ladungskompensationsvorrichtungsstruktur aufgrund des gemessenen Wertes der elektrischen Eigenschaft hin oder zu einem Zielladungsausgleich der Ladungskompensationsvorrichtungsstruktur zu schieben. Eine Bestrahlung des Halbleitersubstrates mit den eingestellten Protonenbestrahlungsparametern wird Wasserstoff bezogene Donatoren erzeugen, die zu einer Erhöhung einer n-Dotierung in beiden pund n-dotierten Bereichen 111, 112 der Ladungskompensationsvorrichtungsstruktur führen.
  • Unter Bezugnahme auf die schematische Darstellung von 1D umfasst das Verfahren weiterhin ein Bestrahlen des Halbleitersubstrates 105 mit Protonen aufgrund der eingestellten Protonenbestrahlungsparameter (siehe I2(αi) in 1D). Gemäß einem Ausführungsbeispiel wird das Halbleitersubstrat 105 von der ersten Seite, beispielsweise einer Vorderseite des Halbleitersubstrates 105, bestrahlt. An der ersten Seite 120 ist eine bzw. sind Steuerelektrode(n) angeordnet, beispielswiese können eine Gateelektrode bzw. Gateelektroden vorgesehen und elektrisch mit einem Verdrahtungsgebiet gekoppelt sein. Gemäß einem anderen Ausführungsbeispiel wird das Halbleitersubstrat 105 mit Protonen von der zweiten Seite 128 entgegengesetzt zu der ersten Seite 120 bestrahlt. An der zweiten Seite 128 kann eine Drainelektrode eines SJ FET oder eine Kollektorelektrode eines IGBT angeordnet sein. Gemäß noch einem anderen Ausführungsbeispiel wird das Halbleitersubstrat 105 mit Protonen von dem ersten und zweiten Seiten 120, 128 bestrahlt.
  • Gemäß der schematischen Darstellung von 1E umfasst das Verfahren weiterhin ein Ausheilen des Halbleitersubstrates 105. Gemäß einem Ausführungsbeispiel wird ein Ausheilen unter einer Inertatmosphäre oder Luft in einer Ausheilgerätschaft, wie einer Kammer oder einem Ofen ausgeführt. Ausheiltemperaturen liegen typischerweise zwischen 350°C und 550°C oder zwischen 380°C und 500°C. Die Dauer des Ausheilens liegt typischerweise zwischen 30 Minuten und 10 Stunden, beispielsweise zwischen 1 und 5 Stunden. Eine sich ergebende Donatorenkonzentration und vertikale Verteilung kann auch durch die Ausheiltemperatur und Ausheildauer eingestellt werden.
  • Die Dotierung wird hauptsächlich in dem sogenannten End-of-Range- bzw. Bereichsende-Bereich der Protonenimplantation und in geringerem Ausmaß in dem durchstrahlten Bereich bewirkt. Ein Ausheilen des Substrates 105 führt zu einer Diffusion des Wasserstoffs in das bestrahlte Gebiet und kann auch die durchstrahlte Oberfläche erreichen, wodurch die Bildung von Komplexen mit den Wasserstoffatomen und den strahlungsinduzierten Defekten, wie beispielsweise Leerstellen, in der Schaffung von Donatoren, beispielsweise sogenannten Wasserstoff bezogenen Donatoren in diesem Bereich, resultiert.
  • Da wenigstens ein Parameter der Protonenbestrahlungs- und Ausheilparameter auf dem gemessenen Wert der elektrischen Eigenschaft αi bezogen auf die Ladungskompensationsvorrichtung beruht, kann ein genauer Korrekturprozess eines Ladungsausgleiches in den n-dotierten und p-dotierten Bereichen 111, 112 der Ladungskompensationsvorrichtungsstruktur ausgeführt werden hinsichtlich einer gesamten Tiefe eines Spannung absorbierenden Volumens der Ladungskompensationsvorrichtungsstruktur, z.B. hinsichtlich einer gesamten Tiefe einer Driftzone der Ladungskompensationsvorrichtung. Gemäß einem Ausführungsbeispiel erstrecken sich die Wasserstoff bezogenen Donatoren über wenigstens 30% einer vertikalen Ausdehnung einer Driftzone zwischen einer ersten Seite und einer zweiten Seite des Halbleitersubstrates. Gemäß einem anderen Ausführungsbeispiel ist eine Konzentration der Wasserstoff bezogenen Donatoren in einem Bereich von 5 × 10 cm13 und 8 × 10 cm–3.
  • Wie durch eine Strichlinie 141 zwischen den 1E und 1C angezeigt ist, kann der oben beschriebene Korrekturprozess wiederholt werden. Gemäß einem Ausführungsbeispiel wird die elektrische Eigenschaft αi wieder gemessen, wie dies anhand von 1C beschrieben ist, und abhängig davon, ob die gemessene elektrische Eigenschaft αi außerhalb eines Toleranzbereiches ist, kann eine Protonenbestrahlung und ein Ausheilen, wie dies in den 1D und 1E veranschaulicht ist, ausgeführt werden, um die Anzahl von n-Ladungen in dem Ladungsausgleich der Ladungskompensationsvorrichtungsstruktur zu erhöhen. In einem Fall, in welchem der gemessene Wert der elektrischen Eigenschaft αi einen Überschuss an n-Typ-Ladungen bezüglich eines Zielladungsausgleiches in der Ladungskompensationsvorrichtungsstruktur ermittelt, kann auf eine Protonenbestrahlung, wie diese in 1D veranschaulicht ist, verzichtet werden, und die Anzahl an n-Typ-Ladungen in der Ladungskompensationsvorrichtungsstruktur kann durch einen zusätzlichen Prozess des Ausheilens des Halbleitersubstrates 105 abgesenkt werden, wie dies in 1E veranschaulicht ist. Somit kann abhängig davon, ob n-Typ-Ladungen oder p-Typ-Ladungen den Ladungsausgleich der Ladungskompensationsvorrichtungsstruktur dominieren, der Korrekturprozess zu einem Zielladungsausgleich entweder auf eine zusätzliche Protonenimplantation verzichten und die Anzahl von n-Typ-Ladungen in der Ladungskompensationsvorrichtungsstruktur durch einen zusätzlichen Ausheilprozess des Halbleitersubstrates absenken (siehe 1E) oder, in einem Fall von Überschuss-p-Typ Ladungen in der Ladungskompensationsvorrichtungsstruktur die Anzahl an n-Typ-Ladungen durch zusätzliche Protonenimplantation und Ausheilen erhöhen, wie dies in 1D, 1E veranschaulicht und oben beschrieben ist. Weiterhin kann gemäß einem Ausführungsbeispiel ein Ausheilen des Halbleitersubstrates mit einem thermischen Budget ausgeführt werden, das gestaltet ist, um wenigstens einen Teil an Donatoren zu deaktivieren, die durch Protonenbestrahlung und Ausheilen erzeugt sind. Dadurch kann auch eine Konzentration an Wasserstoff bezogenen Doatoren, die durch Protonenbestrahlung und Ausheilen erzeugt sind, vermindert werden.
  • 2 veranschaulicht ein gemessenes Profil einer Konzentration c1 von Wasserstoff bezogenen Donatoren in Abhängigkeit von einer Tiefe d eines Halbleitersubstrates. Eine Protonenbestrahlung trat von einer ersten Seite, beispielsweise längs einer Richtung von zunehmenden Werten von einer Tiefe d auf, die der Richtung y entsprechen kann, die beispielsweise in 1B veranschaulicht ist. Eine Diffusion des Wasserstoffes und die Bildung von Donatoren aufgrund der Schaffung von Wasserstoff/Leerstellen-Komplexen in einem End-of-range-Gebiet 151 durch thermisches Prozessieren führt zu einer nahezu homogenen Dotierung mit Wasserstoff bezogenen Donatoren in einem Gebiet 152. Durch geeignetes Einstellen von Parametern, wie beispielsweise Protonenbestrahlungsdosis, Protonenbestrahlungsenergie, Ausheiltemperatur und Ausheildauer kann das Endof-range-Gebiet 151 eingestellt werden, um in eine Feldstoppzone einer Ladungskompensationsvorrichtung zu fallen, und das Gebiet 152 der nahezu homogenen Dotierung mit Wasserstoff bezogenen Donatoren kann eingestellt werden, um in einen Spannung absorbierenden Bereich, beispielsweise eine Driftzone einer Ladungskompensationsvorrichtungsstruktur einer Ladungskompensationsvorrichtung zu fallen.
  • 3 veranschaulicht ein gemessenes Profil einer Konzentration c2 von Wasserstoff bezogenen Donatoren in Abhängigkeit von einer Tiefe d eines Halbleitersubstrates. Mehrfache Protonenbestrahlungen traten von der ersten Seite, beispielsweise längs einer Richtung von zunehmenden Werten der Tiefe d auf, die der Richtung y entsprechen kann, die beispielsweise in 1B veranschaulicht ist. Eine Diffusion des Wasserstoffes und die Bildung von Donatoren aufgrund der Schaffung von Wasserstoff/Leerstellen-Komplexen in und zwischen den End-of-range-Gebieten durch thermisches Prozessieren führt zu überlappenden Profilen der Wasserstoff bezogenen Donatoren, während jedes einzelne Gebiet von Spitzengebieten 1530, 1531, 1532, 1533 einem separaten Protonenimplantationsprozess zugeordnet ist. Die Sequenz von Protonenimplantationen, die in 3 bezüglich der Spitzengebiete veranschaulicht ist, ist beispielsweise 1530, 1531, 1532, 1533. Ein Verbreitern des Profils 1530 ist größer als in den Spitzengebieten 1531, 1532, 1533. In ähnlicher Weise ist ein Verbreitern des Profils in dem Spitzengebiet 1531 größer als in den Spitzengebieten 1532, 1533, und ein Verbreitern des Profils in dem Spitzengebiet 1532 ist größer als in den Spitzengebieten 1533 aufgrund größerer Bestrahlungsenergien, die aus einer vergrößerten Breite der End-of-range-Spitze resultieren.
  • Durch geeignetes Einstellen von Parametern wie Protonenbestrahlungsdosis, Protonenbestrahlungsenergie, Ausheiltemperatur und Ausheildauer können die Spitzengebiete 1530, 1531, 1532, 1533 bezüglich einer Spitzenhöhe, Verbreitern, Tiefe der Spitze, Überlappung mit benachbarten Spitzengebieten als Beispiel eingestellt werden.
  • Gemäß anderen Ausführungsbeispielen kann eine Protonenbestrahlung von entgegengesetzten Seiten, wie beispielsweise den ersten und zweiten Seiten 120, 128, die in 1B veranschaulicht sind, ausgeführt werden.
  • 4A ist ein schematisches Diagramm, das Ausführungsbeispiele von n-Typ Dotierstoffprofilen längs B-B‘ des in 1B dargestellten Halbleitersubstrates 105 zeigt.
  • Das dargestellte Dotierstoffprofil bezieht sich auf den n-Typ-Bereich 111. Der n-Typ-Bereich 111 umfasst eine erste Konzentration N1 von n-Typ Dotierstoffen. Die Dotierstoffkonzentration N1 kann durch ein in-situ-Dotieren gebildet werden, während die Ladungskompensationsvorrichtungsstruktur hergestellt wird, z.B. ein in-situ-Dotieren während eines epitaktischen Wachstums oder Auftragung bzw. Abscheidung. Zusätzlich oder als eine Alternative kann die Konzentration N1 durch Ionenimplantation von n-Typ Dotierstoffen gebildet werden, wenn die Ladungskompensationsvorrichtungsstruktur durch z.B. eine sogenannte Epitaxietechnologie hergestellt wird. Gemäß einem Ausführungsbeispiel kann eine Dotierstoffspezies der Dotierstoffkonzentration N1 einen Stoff oder mehrere Stoffe aus Phosphor (P), Antimon (SB) und Arsen (As) umfassen. Ein Profil der ersten Konzentration N1 der n-Typ Dotierstoffe kann nahezu konstant sein oder eine Undulation bzw. Wellung umfassen, die durch mehrfache Ionenimplantationsprozesse von n-Typ Dotierstoffen in der Mehrfach-Epitaxie-Technologie verursacht sein kann.
  • Zusätzlich zu der ersten Konzentration N1 der n-Typ Dotierstoffe umfasst der n-Typ-Bereich 111 weiterhin gemäß einem Ausführungsbeispiel eine zweite Konzentration N20 von Wasserstoff bezogenen Donatoren, die nahezu homogen und durch eine einzige Protonenimplantation gebildet ist, wie dies beispielsweise in 2 veranschaulicht ist.
  • Die zweite Konzentration N20 kann im Zusammenhang mit einem Korrigieren eines Ladungsausgleiches in der Ladungskompensationsvorrichtungsstruktur gebildet werden, wie dies in den 1C und 1D gezeigt ist, das heißt nach Messen der elektrischen Eigenschaft αi, die auf die Ladungskompensationsvorrichtungsstruktur bezogen ist, Einstellen der Protonenbestrahlungs- und Ausheilparameter aufgrund des gemessenen Wertes, Bestrahlen des Halbleitersubstrates mit Protonen und Ausheilen des Halbleitersubstrates aufgrund der eingestellten Protonenbestrahlungs- und Ausheilparameter.
  • Gemäß einem anderen Ausführungsbeispiel kann eine zweite Konzentration N21 der auf Wasserstoff bezogenen Donatoren mehrfache Spitzen aufgrund überlappender Profile von Wasserstoff bezogenen Donatoren in Folge mehrfacher Protonenbestrahlungen bei verschiedenen Energien umfassen, wie dies beispielsweise in 3 veranschaulicht ist.
  • Ähnlich zu der in 4A veranschaulichten zweiten Konzentration N20 kann auch die zweite Konzentration N21 im Zusammenhang mit einem Korrigieren eines Ladungsausgleiches in der Ladungskompensationsvorrichtungsstruktur, wie in den 1C und 1D veranschaulicht, gebildet werden, das heißt nach Messen der elektrischen Eigenschaft αi, die auf die Ladungskompensationsvorrichtungsstruktur bezogen ist, Einstellen von Protonenbestrahlungs- und Ausheilparametern aufgrund des gemessenen Wertes, Bestrahlen des Halbleitersubstrates mit Protonen und Ausheilen des Halbleitersubstrates aufgrund der eingestellten Protonenbestrahlungs- und Ausheilparameter.
  • 4B ist ein schematisches Diagramm, das Ausführungsbeispiele von p-Typ- und n-Typ-Dotierstoffprofilen längs einer Linie C-C' des in 1B gezeigten Halbleitersubstrates 105 darstellt. Eine Nettodotierung längs der Linie C-C' ist ein p-Typ und bezieht sich auf den p-Typ-Bereich 112. Der p-Typ-Bereich 112 umfasst eine erste Konzentration P1 von p-Typ-Dotierstoffen. Die Dotierstoffkonzentration P1 kann auf einem in-situ-Dotieren beruhen, während die Ladungskompensationsvorrichtungsstruktur hergestellt wird, beispielsweise einem insitu-Dotieren während eines epitaxialen Wachstums oder einer Auftragung bzw. Abscheidung. Zusätzlich oder als eine Alternative kann die Konzentration P1 auf eine Ionenimplantation von p-Typ-Dotierstoffen beruhen, beispielsweise wenn die Ladungskompensationsvorrichtungsstruktur durch eine sogenannte Mehrfach-Epitaxie-Technologie hergestellt wird. Gemäß einem Ausführungsbeispiel kann eine Dotierstoffspezies der Dotierstoffkonzentration P1 einen oder mehrere Stoffe aus Bor (B), Indium (In), Aluminium (Al), Gallium (Ga) umfassen. Ein Profil der ersten Konzentration P1 der p-Typ-Dotierstoffe kann nahezu konstant sein oder eine Undulation bzw. Wellung umfassen, die durch mehrfache Ionenimplantationsprozesse von p-Typ Dotierstoffen in der Mehrfach-Epitaxie-Technologie verursacht sein kann. Zusätzlich zu der ersten Konzentration P1 von p-Typ-Dotierstoffen umfasst der p-Typ-Bereich 112 weiterhin gemäß einem Ausführungsbeispiel ein Gegendotieren durch die zweite Konzentration N20 von Wasserstoff bezogenen Donatoren, die nahezu homogen und durch eine einzige Protonenimplantation verursacht ist, wie dies beispielsweise in 2 veranschaulicht ist. Die auf Wasserstoff bezogenen Donatoren, die die zweite Konzentration N20 bilden, können gleichzeitig in dem n-Typ- und p-Typ-Bereichen 111, 112 für den gleichen Zweck einer Ladungsausgleichkorrektur als Beispiel gebildet werden.
  • Gemäß einem anderem Ausführungsbeispiel umfasst der p-Typ-Bereich 112 weiterhin die zweite Konzentration N21 von Wasserstoff bezogenen Donatoren, die mehrfache Spitzen haben, welche durch überlappende Profile von Wasserstoff bezogenen Donatoren verursacht sind, die aus mehrfachen Protonenbestrahlungen bei verschiedenen Energien resultieren, wie dies beispielsweise in 3 veranschaulicht ist.
  • 4C ist ein schematisches Diagramm, das Ausführungsbeispiele von n-Typ-Dotierstoffprofilen längs einer Linie D-D' des in 1B dargestellten Halbleitersubstrates 105 darstellt. Das Profil längs der Linien D-D' ist eine Ausdehnung des Profils längs der Linie C-C' in die optionale Feldstoppzone 114.
  • Gemäß einem Ausführungsbeispiel sind die End-of-range-Spitzen der ersten Konzentrationen N20, N21 der Wasserstoff bezogenen Donatoren innerhalb der optionalen Feldstoppzone 114 gelegen.
  • Das Verfahren einer Ladungsausgleichkorrektur, das in 1A bis 1E gezeigt ist, bezieht sich auf eine vertikale Ladungskompensationsvorrichtung einschließlich Lastanschlüssen, z.B. Source und Drain an entgegengesetzten ersten und zweiten Seiten 120, 128 des Halbleitersubstrates 105.
  • Das Verfahren kann auch auf andere Vorrichtungsgestaltungen bzw. Layouts angewandt werden. Ein Beispiel eines anderem Vorrichtungslayouts ist eine laterale Ladungskompensation oder SJ FET 500, der in 5 gezeigt ist. Der laterale Ladungskompensation-FET 500 umfasst eine Ladungskompensationsvorrichtungsstruktur einschließlich n-Typ- und p-Typ-Bereichen 511, 512. Die n-Typ- und p-Typ-Bereiche 511, 512 bilden eine Sperrspannung absorbierende Driftzone, die zwischen einem n+-Typ Sourcebereich 522 und einem n+-Typ-Drainbereich 515 angeordnet ist. Der n+-Typ Sourcebereich 522 ist in einer p-Wanne 517 angeordnet. Eine Sourceelektrode 518 ist elektrisch mit der p-Wanne 517 über einen optionalen p+-Typ Kontaktbereich 521 und mit dem n+-Typ Sourcebereich 522 verbunden. Eine Drainelektrode 527 ist elektrisch mit dem n+-Typ Drainbereich 515 gekoppelt. Die n-Typ Bereiche 511 sind elektrisch mit dem n+-Typ Drainbereich 515 über einen optionalen n+-Typ Drainausdehnungsbereich 545 gekoppelt.
  • Eine planare Gatestruktur einschließlich eines Gatedielektrikums 524 und einer Gateelektrode 525 ist in der p-Wanne 517 zwischen dem n+-Typ Sourcebereich 522 und dem n-Typ- und p-Typ-Bereichen 511, 512 angeordnet. Ein Gateelektrodenkontakt 546 ist elektrisch mit der Gateelektrode 525 gekoppelt. In dem dargestellten Ausführungsbeispiel von 5 wird der Ladungskompensation-FET 500 auf einem p-Typ-Substrat 505 angeordnet. Eine Ladungsausgleichkorrektur in den n-Typ-und p-Typ-Bereichen 511, 512 kann ausgeführt werden, wie dies in den 1C und 1D veranschaulicht und oben beschrieben ist.
  • Obwohl spezifische Ausführungsbeispiele der Erfindung hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der spezifischen Ausführungsbeispiele abdecken, die hier diskutiert sind. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Ladungskompensationsvorrichtungsstruktur in einem Halbleitersubstrat (105), Messen eines Wertes einer auf die Ladungskompensationsvorrichtung bezogenen elektrischen Eigenschaft (αi), Einstellen wenigstens eines Parameters von Protonenbestrahlungs- und Ausheilparametern aufgrund des gemessenen Wertes, Bestrahlen des Halbleitersubstrates (105) mit Protonen und danach Ausheilen des Halbleitersubstrates (105) aufgrund des wenigstens einen Parameters der eingestellten Protonenbestrahlungs- und Ausheilparameter.
  2. Verfahren nach Anspruch 1, bei welchem ein Messen des Wertes der auf die Ladungskompensationsvorrichtung bezogenen elektrischen Eigenschaft (αi) ein Messen einer elektrischen Durchbruchspannung ist.
  3. Verfahren nach Anspruch 2, bei dem die elektrische Durchbruchspannung bezüglich einer Teststruktur in dem Halbleitersubstrat (105) gemessen wird.
  4. Verfahren nach Anspruch 2, bei dem die elektrische Durchbruchspannung auf einem Messen von elektrischen Durchbruchspannungen bezüglich einer Vielzahl von Teststrukturen über dem Halbleitersubstrat (105) beruht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Ausheilen des Halbleitersubstrates (105) in einem Temperaturbereich von 350°C bis 550°C für eine Zeitdauer zwischen 30 Minuten und 10 Stunden ausgeführt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Protonenbestrahlungs- und Ausheilparameter von einer ersten Seite des Halbleitersubstrates (105) ausgeführt wird, wo ein Steueranschluss der Ladungskompensationsvorrichtungsstruktur gelegen ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Bestrahlungs- und Ausheilparameter einmal ausgeführt wird.
  8. Verfahren nach Anspruch 7, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund der eingestellten Bestrahlungsparameter eine Implantationsdosis in einem Bereich von 2 × 10 cm–2 und 8 × 10 cm–2, eine Implantationsenergie in einem Bereich von 1,0 MeV und 3,0 MeV und Ausheiltemperatuten in einem Bereich von 380°C und 500°C umfasst.
  9. Verfahren nach Anspruch 7, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Bestrahlungs- und Ausheilparameter eine End-of-range-Spitze in eine Feldstoppzone (115) legt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Bestrahlungs- und Ausheilparameter mehrmals bei verschiedenen Implantationsenergien und/oder Implantationsdosen ausgeführt wird.
  11. Verfahren nach Anspruch 10, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Bestrahlungs- und Ausheilparameter Implantationsdosen in einem Bereich von 5 × 1013 cm–2 und 2 × 1014 cm–2 und Ausheiltemperaturen in einem Bereich von 380°C und 430°C umfasst.
  12. Verfahren nach Anspruch 10 oder 11, bei dem das Bestrahlen des Halbleitersubstrates (105) mit Protonen aufgrund des wenigstens einen Parameters der eingestellten Bestrahlungs- und Ausheilparameter zwischen zwei und sechs Mal ausgeführt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, weiterhin umfassend nach einer Protonenbestrahlung des Halbleitersubstrates (105): Bilden einer Metallisierung an einer ersten Seite des Halbleitersubstrats (105), wo ein Steueranschluss der Ladungskompensationsvorrichtungsstruktur gelegen ist, und danach Ausheilen des Halbleitersubstrates (105) in einem Temperaturbereich von 350°C und 550°C.
  14. Verfahren nach einem der Ansprüche 1 bis 12, weiterhin umfassend: Bilden einer Metallisierung an einer ersten Seite des Halbleitersubstrats (105), wo ein Steueranschluss der Ladungskompensationsvorrichtungsstruktur gelegen ist, danach Bestrahlen des Halbleitersubstrates (105) mit Protonen und danach Ausheilen des Halbleitersubstrates (105) in einem Temperaturbereich von 350°C und 550°C.
  15. Verfahren nach einem der Ansprüche 1 bis 14, weiterhin umfassend ein Ausheilen des Halbleitersubstrates (105) mit einem thermischen Budget, das gestaltet ist, um wenigstens einen Teil der durch die Protonenbestrahlung und das Ausheilen erzeugten Donatoren zu deaktivieren.
  16. Halbleitervorrichtung, umfassend: eine Ladungskompensationsstruktur, die p-dotierte und n-dotierte Bereiche (111, 112) umfasst, die nacheinander in einem Halbleitersubstrat (105) längs einer lateralen Richtung angeordnet sind, eine erste Dotierstoffspezies, die ein Dotierungsprofil der p-dotierten Bereiche (112) dominiert, eine zweite Dotierstoffspezies, die ein Dotierungsprofil der n-dotierten Bereiche (111) dominiert, und Wasserstoff bezogene Donatoren in den p-dotierten und n-dotierten Bereichen (112, 111), wobei die Wasserstoff bezogenen Donatoren von der zweiten Dotierstoffspezies verschieden sind.
  17. Halbleitervorrichtung nach Anspruch 16, weiterhin umfassend: eine n-dotierte Feldstoppzone (114) zwischen der Ladungskompensationsstruktur und einer zweiten Seite (128) des Halbleitersubstrates (105), wobei innerhalb eines Bereiches der n-dotierten Feldstoppzone (114) ein End-of-range-Spitzenprofil von Wasserstoff bezogenen Donatoren kleiner ist als ein Profil einer anderen n-Typ Dotierstoffspezies der n-dotierten Feldstoppzone (114).
  18. Halbleitervorrichtung nach Anspruch 16 oder 17, bei der sich die Wasserstoff bezogenen Donatoren über wenigstens 30% einer vertikalen Ausdehnung einer Driftzone zwischen einer ersten Seite (120) und einer zweiten Seite (128) des Halbleitersubstrates (105) erstrecken.
  19. Halbleitervorrichtung nach einen der Ansprüche 16 bis 18, bei der eine Konzentration der Wasserstoff bezogenen Donatoren in einen Bereich von 5 × 1013 cm–3 und 8 × 10 cm–3 ist.
  20. Halbleitervorrichtung, umfassend: eine Ladungskompensationsstruktur, die p-dotierte und n-dotierte Bereiche (111, 112) umfasst, die nacheinander in einem Halbleitersubstrat (105) längs einer lateralen Richtung angeordnet sind, und eine n-dotierte Feldstoppzone (114) zwischen der Ladungskompensationsstruktur und einer zweiten Seite (128) des Halbleitersubstrates (105), wobei innerhalb eines Bereiches der n-dotierten Feldstoppzone (114) ein End-of-range-Spitzenprofil von Wasserstoff bezogenen Donatoren kleiner ist als ein Profil einer anderen n-Typ Dotierstoffspezies der n-dotierten Feldstoppzone (114).
DE102014117700.2A 2013-12-04 2014-12-02 Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur Active DE102014117700B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/096,804 US9012980B1 (en) 2013-12-04 2013-12-04 Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure
US14/096,804 2013-12-04

Publications (2)

Publication Number Publication Date
DE102014117700A1 true DE102014117700A1 (de) 2015-06-11
DE102014117700B4 DE102014117700B4 (de) 2023-09-28

Family

ID=52822550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117700.2A Active DE102014117700B4 (de) 2013-12-04 2014-12-02 Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur

Country Status (3)

Country Link
US (1) US9012980B1 (de)
CN (1) CN104701147B (de)
DE (1) DE102014117700B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115173A1 (de) * 2015-09-09 2017-03-09 Infineon Technologies Austria Ag Ein Halbleiterwafer, eine Implantationsvorrichtung zum Implantieren von Protonen und ein Verfahren zum Bilden eines Halbleiterbauelements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102016118012A1 (de) 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
US6566201B1 (en) 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
CN103943672B (zh) 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
JP5532758B2 (ja) 2009-08-31 2014-06-25 富士電機株式会社 半導体装置の製造方法および半導体装置
CN102005383A (zh) * 2009-09-03 2011-04-06 复旦大学 一种赝反铁电薄膜的制备方法
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
CN102306659B (zh) * 2011-09-08 2013-06-19 浙江大学 一种基于体电场调制的ldmos器件
CN103137688B (zh) * 2011-11-25 2017-05-17 盛况 一种沟槽mos结构半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115173A1 (de) * 2015-09-09 2017-03-09 Infineon Technologies Austria Ag Ein Halbleiterwafer, eine Implantationsvorrichtung zum Implantieren von Protonen und ein Verfahren zum Bilden eines Halbleiterbauelements
US10074715B2 (en) 2015-09-09 2018-09-11 Infineon Technologies Austria Ag Semiconductor wafer, implantation apparatus for implanting protons and method for forming a semiconductor device

Also Published As

Publication number Publication date
CN104701147B (zh) 2018-04-24
DE102014117700B4 (de) 2023-09-28
CN104701147A (zh) 2015-06-10
US9012980B1 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
DE112013007772B3 (de) Halbleitervorrichtung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE112012004985T5 (de) Halbleitervorrichtung
DE112016005210T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012102341A1 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE202011111043U1 (de) Halbleiterbauteil
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102015106979B4 (de) Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE102015115173A1 (de) Ein Halbleiterwafer, eine Implantationsvorrichtung zum Implantieren von Protonen und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014117700B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit protonenbestrahlung und halbleitervorrichtung mit ladungskompensationsstruktur
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE112020002227T5 (de) Halbleitervorrichtung
DE102019105812B4 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE102016114913A1 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102011079768A1 (de) Halbleiterbauelement mit Driftgebieten und Kompensationsgebieten
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.
DE112022000087T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021660000

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division