DE102014112174A1 - Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern - Google Patents

Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern Download PDF

Info

Publication number
DE102014112174A1
DE102014112174A1 DE102014112174.0A DE102014112174A DE102014112174A1 DE 102014112174 A1 DE102014112174 A1 DE 102014112174A1 DE 102014112174 A DE102014112174 A DE 102014112174A DE 102014112174 A1 DE102014112174 A1 DE 102014112174A1
Authority
DE
Germany
Prior art keywords
leadframe
units
periphery
unit
perimeter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014112174.0A
Other languages
English (en)
Other versions
DE102014112174B4 (de
Inventor
Nee Wan Khoo
Lay Yeap Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014112174A1 publication Critical patent/DE102014112174A1/de
Application granted granted Critical
Publication of DE102014112174B4 publication Critical patent/DE102014112174B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Anschlussrahmenstreifen enthält verbundene Anschlussrahmeneinheiten, die jeweils einen Chipträger, einen Haltesteg, der den Chipträgerdirekt mit einem Umfang der Anschlussrahmeneinheit verbindet, Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen, und eine Öffnung im Umfang neben dem Haltesteg enthalten. Die Öffnungen im Umfang der Anschlussrahmeneinheiten sind mit einem elektrisch isolierenden Material überspannt, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet. Die direkten Verbindungen zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten werden vor einer anschließenden Bearbeitung so durchtrennt, dass die Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die Chipträger elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt sind.

Description

  • Die vorliegende Anmeldung betrifft Anschlussrahmenstreifen und insbesondere eine elektrische Isolierung von Anschlussrahmen-Chipträgern während der Anschlussrahmenbearbeitung.
  • Ein Anschlussrahmen (Leadframe) bildet die Basis oder das Skelett eines IC-Gehäuses und sorgt für eine mechanische Stütze von Halbleiterchips während des Zusammenbaus zu einem fertigen Gehäuse. Ein Anschlussrahmen enthält für gewöhnlich einen Chipträger (Die-Paddle) zur Befestigung eines Halbleiterchips und Anschlüsse (Leads), die ein Mittel für eine externe elektrische Verbindung mit dem Chip bereitstellen. Der Chip kann durch Drähte, z. B. durch Drahtbanden oder Tape-Automated-Bonds, mit den Anschlüssen verbunden sein. Anschlussrahmen werden üblicherweise aus flachen Metallblechen z. B. durch Prägen oder Ätzen gebildet. Das Metallblech wird üblicherweise chemischen Ätzmitteln ausgesetzt, die Flächen entfernen, die nicht von Fotolack bedeckt. sind. Nach dem Ätzverfahren werden die geätzten Rahmen zu Anschlussrahmenstreifen vereinzelt (getrennt). Jeder Anschlussrahmenstreifen enthält eine Anzahl von Anschlussrahmeneinheiten, die jeweils die oben beschriebene Chipträger- und Anschlusskonstruktion aufweisen.
  • Halbleiterchips, die an den Chipträgern nach Vollendung des Montageprozesses eines Anschlussrahmenstreifens befestigt werden, werden für gewöhnlich nach Trennung der Anschlussrahmeneinheit vom Anschlussrahmenstreifen, z. B. durch Stanzen, getestet. Alternativ bleiben die Anschlussrahmeneinheiten während der Chiptestung mit dem Anschlussrahmenstreifen durch Haltestege mechanisch verbunden. Dies wird allgemein als Anschlussrahmenstreifentestung bezeichnet. Die Trennung der Anschlussrahmeneinheiten vom Anschlussrahmenstreifen erfolgt nach elektrischer Testung. Die Chipträger bleiben während der Testung durch die Haltestege elektrisch mit dem Anschlussrahmenstreifen verbunden. Dies ist für Anwendungen problematisch, wo die Chipträger einer elektrischen Verbindungsfunktion dienen, z. B. in DSO (Dual Small Outline) Gehäusen, wo die freiliegenden Chipträger eine elektrische Verbindung mit der Rückseite von Halbleiterchips bereitstellen, die an den Chipträgern befestigt sind. In diesem Fall schließen die Haltestege die Chipträger zu dem Anschlussrahmenstreifen und zu anderen Chipträgern, die an demselben Anschlussrahmenstreifen befestigt sind, elektrisch kurz, wodurch der elektrische Testprozess komplizierter wird. Es ist auch eine elektrische Isolierung für andere Anschlussrahmenbearbeitungen wie Teilgalvanisierungs- und elektrische Ladeprozesse, erforderlich.
  • Ein Anschlussrahmenstreifen enthält mehrere verbundene Anschlussrahmeneinheiten, wobei jede Anschlussrahmeneinheit einen Chipträger, einen Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, mehrere Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen, und eine Öffnung im Umfang neben dem Haltesteg enthält. Gemäß einer Ausführungsform eines Verfahrens zum Bearbeiten des Anschlussrahmenstreifens umfasst das Verfahren: Befestigen eines Halbleiterchips an jedem der Chipträger; Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; Bedecken der Anschlussrahmeneinheiten mit einer Formmasse (engl. molding compound), so dass ein Teil jedes Haltestegs und Anschlusses von der Formmasse unbedeckt bleibt; Durchtrennen der direkten Verbindung zwischen den Anschlüssen und dem Umfang der Anschlussrahmeneinheiten und der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die Chipträger elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt sind; und Bearbeiten des Anschlussrahmenstreifens nach Durchtrennung der direkten Verbindungen.
  • Ein Anschlussrahmenstreifen enthält mehrere verbundene Anschlussrahmeneinheiten, wobei jede Anschlussrahmeneinheit einen Chipträger, einen Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, und mehrere Anschlüsse enthält, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen. Gemäß einer Ausführungsform eines Verfahrens zum Bearbeiten des Anschlussrahmenstreifens umfasst das Verfahren: Bilden einer Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem Haltesteg der Anschlussrahmeneinheit; Befestigen eines Halbleiterchips an jedem der Chipträger; Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; Bedecken der Anschlussrahmeneinheiten mit einer Formmasse, so dass ein Teil jedes Haltestegs und Anschlusses von der Formmasse unbedeckt bleibt; Durchtrennen der direkten Verbindung zwischen den Anschlüssen und dem Umfang der Anschlussrahmeneinheiten und der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die Chipträger elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt sind; und Bearbeiten des Anschlussrahmenstreifens nach Durchtrennung der direkten Verbindungen.
  • Gemäß einer Ausführungsform eines Anschlussrahmenstreifens weist der Anschlussrahmenstreifen mehrere verbundene Anschlussrahmeneinheiten auf. Jede Anschlussrahmeneinheit enthält einen Chipträger, einen ersten Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, einen zweiten Haltesteg, der benachbarte Chipträger direkt miteinander und mit dem Umfang der Anschlussrahmeneinheiten, die die benachbarten Chipträger enthalten, verbindet, und mehrere Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen. Der Anschlussrahmenstreifen weist ferner eine erste Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem ersten Haltesteg der Anschlussrahmeneinheit und eine zweite Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem zweiten Haltesteg der Anschlussrahmeneinheit auf.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden ausführlichen Beschreibung und bei Betrachtung der beiliegenden Zeichnungen erkennen.
  • Die Elemente der Zeichnungen sind nicht unbedingt relativ zueinander maßstabgetreu. Gleiche Bezugszeichen geben entsprechende gleiche Teile an. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, falls sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der folgenden Beschreibung ausführlich dargelegt.
  • 1, die 1A bis 1C enthält, zeigt eine Draufsicht eines Anschlussrahmenstreifens mit Öffnungen gemäß einer Ausführungsform.
  • 2, die 2A bis 2C enthält, zeigt den Anschlussrahmenstreifen von 1 nach dem Überspannen der Öffnungen mit einer Formmasse.
  • 3, die 3A bis 3C enthält, zeigt den Anschlussrahmenstreifen von 2 nach Durchtrennung der Haltestege und vor der Trennung der einzelnen Gehäuse.
  • 4, die 4A bis 4C enthält, zeigt eine Ansicht von oben nach unten einer Ausführungsform eines Anschlussrahmenstreifens mit Öffnungen, die mit einem elektrisch isolierenden Klebeband oder Klebstoff überspannt sind.
  • 5, die 5A und 5B enthält, zeigt eine Teilansicht von oben nach unten einer anderen Ausführungsform eines Anschlussrahmenstreifens mit Öffnungen, die mit einem elektrisch isolierenden Klebeband oder Klebstoff überspannt sind.
  • Hierin beschriebene Ausführungsformen stellen einen Anschlussrahmenstreifen bereit, der mehrere verbundene Anschlussrahmeneinheiten aufweist. Jede Anschlussrahmeneinheit enthält einen Chipträger zum Befestigen eines Halbleiterchips, einen Haltesteg, der den Chipträger mit einem Umfang (oder einer Peripherie) der Anschlussrahmeneinheit verbindet, und mehrere Anschlüsse, die vom Umfang zum Chipträger vorragen. Die Anschlussrahmeneinheiten werden später vom Anschlussrahmenstreifen in einzelne Einheiten getrennt, nachdem der Chip befestigt und bearbeitet wurde, z. B. durch Anschlussrahmenstreifentestung, Teilgalvanisierung, elektrisches Laden, usw. Der Anschlussrahmenstreifen enthält ferner eine Öffnung im Umfang der Anschlussrahmeneinheiten neben jedem der Haltestege. Vor der Testung der Halbleiterchips, die an den Chipträgern befestigt sind, einer Teilgalvanisierung, elektrischen Ladung, usw., werden die Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material überspannt, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet. Die Öffnungen im Umfang der Anschlussrahmeneinheiten sind so gestaltet, dass die direkte Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten durchtrennt werden kann und die durchtrennten Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben. Somit sind die Chipträger während der Anschlussrahmenstreifentestung, Teilgalvanisierung, elektrischen Ladung, usw. elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt.
  • 1, die 1A bis 1C enthält, zeigt eine Draufsicht eines Teils eines Anschlussrahmenstreifens 100 gemäß einer Ausführungsform. Der Anschlussrahmenstreifen 100 enthält mehrere verbundene Anschlussrahmeneinheiten 102, von welchen zwei in 1A dargestellt sind. 1B zeigt eine vergrößerte Draufsicht der Flächen mit der Bezeichnung 'A' in 1A, und 1C zeigt eine vergrößerte Draufsicht der Flächen mit der Bezeichnung 'B' in 1A. Jede Anschlussrahmeneinheit 102 hat einen Chipträger 104 zum Befestigen eines Halbleiterchip (in 1 nicht dargestellt), einen ersten Haltesteg 106, der den Chipträger 104 direkt mit dem Umfang 108 der Anschlussrahmeneinheit 102 verbindet, und mehrere Anschlüsse 110, die vom Umfang 108 zum Chipträger 104 vorragen. Gern der Ausführungsform, die in 1 dargestellt ist, verbindet ferner ein zweiter Haltesteg 112 einen Chipträger 104 direkt mit einem benachbarten Chipträger 104 und mit dem Umfang 108 der Anschlussrahmeneinheiten 102, die die benachbarten Chipträger 104 enthalten.
  • Der Anschlussrahmenstreifen 100 enthält ferner eine erste Öffnung 114 im Umfang 108 der Anschlussrahmeneinheiten 102 neben den ersten Haltestegen 106 und eine zweite Öffnung 116 im Umfang 108 der Anschlussrahmeneinheiten 102 neben den zweiten Haltestegen 112. In einer Ausführungsform ist die erste und/oder zweite Öffnung 114, 116 im Umfang 108 jeder Anschlussrahmeneinheit 102 von einem geschlossen Materialring des Anschlussrahmenstreifens 100 umgeben, wie in vergrößerten Ansichten von 1B und 1C dargestellt ist. In einer Ausführungsform erstreckt sich ein Fortsatz 118 vom Umfang 108 jeder Anschlussrahmeneinheit 102 in die zweite Öffnung 116 im Umfang 108 der Anschlussrahmeneinheit 102, wie in einer vergrößerten Ansicht von 1C dargestellt ist.
  • In einer Ausführungsform ist der Anschlussrahmenstreifen 100 aus einem flachen Metallblech, z. B. durch Prägen oder Ätzen gebildet. Zum Beispiel kann das Metallblech chemischen Ätzmitteln ausgesetzt werden, die Flächen entfernen, die nicht von Fotolack bedeckt sind. Eine andere Bearbeitung kann zur Strukturierung des Metallblechs durchgeführt werden, wie z. B. Laserätzen. Nach dem Strukturierungsprozess werden die strukturierten Rahmen zu Anschlussrahmenstreifen vereinzelt (getrennt). Ein solcher Anschlussrahmenstreifen 100 ist in 1 dargestellt. Die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102 können in das Metallblech als Teil des Strukturierungsprozesses strukturiert werden. Alternativ können die Öffnungen 114, 116 nach dem Strukturierungsprozess z. B. durch einen anschließenden Strukturierungsprozess gebildet werden. In jedem Fall hat jede der Anschlussrahmeneinheiten 102 eine oder mehr Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheit 102.
  • Vor der Testung von Halbleiterchips, die an den Chipträgern 104 befestigt sind, einer Teilgalvanisierung (oder Teilplattierung), elektrischen Ladung, usw. werden die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102 mit einem elektrisch isolierenden Material (in 1 nicht dargestellt) überspannt, das den Haltesteg 106, 112 jeder Anschlussrahmeneinheit 102 mit dem Umfang 108 der Anschlussrahmeneinheit 102 verbindet. Die Regionen der Anschlussrahmeneinheiten 102, die mit dem elektrisch isolierenden Material zum Überspannen der Öffnungen 114, 116 bedeckt sind, sind in 1A bis 1C mit 'C' bezeichnet. Die Regionen der Anschlussrahmeneinheiten 102, die mit einer Formmasse zur Bildung einzelner Gehäuse eingekapselt werden sollen, sind in 1A bis 10 mit 'D' bezeichnet. Es können mehr als ein Chipträger 104 in jedem einzelnen Gehäuse enthalten sein.
  • 2, die 2A bis 2C enthält, zeigt den Anschlussrahmenstreifen 100 nach dem Farmen (oder Molden). 2A entspricht der Ansicht von 1A nach dem Formen, 2B entspricht der Ansicht von 1B nach dem Formen, und 2C entspricht der Ansicht von 10 nach dem Formen. Ein Halbleiterchip 120 wird an jedem der Chipträger 104 vor dem Formen befestigt. Die Halbleiterchips 120 sind von Formmasse 122 bedeckt und in 2A durch gestrichelte Kästen dargestellt. Die Anschlussrahmeneinheiten 102 sind in den mit 'D' in 1 bezeichneten Regionen auch mit Formmasse 124 bedeckt, so dass ein Teil jedes Haltestegs 106, 112 und Anschlusses 110 von der Formmasse 122, 124 unbedeckt bleibt.
  • Zum Einkapseln der Halbleiterchips 120 und eines Teils der Anschluss 110 mit Formmasse 122 zur Bildung einzelner Gehäuse überspannt die Formmasse 124 zusätzlich auch die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102, d. h., in den Regionen, die in 1 mit 'C' bezeichnet sind. Die in 2B dargestellte Formmasse 124 verbindet den ersten Haltesteg 106 jeder Anschlussrahmeneinheit 102 mit dem Umfang 108 der Anschlussrahmeneinheit 102. Die in 2C dargestellte Formmasse 124 verbindet den zweiten Haltesteg 112 jeder Anschlussrahmeneinheit 102 mit dem Umfang 108 der Anschlussrahmeneinheit 102.
  • 3, die 3A bis 3C enthält, zeigt den Anschlussrahmenstreifen 100 von 2 nach Durchtrennung der Haltestege 106, 112 und Anschlüsse 110 vom Umfang 108 der Anschlussrahmeneinheiten 102. 3A entspricht der Ansicht von 2A nach dem Durchtrennungsprozess, 3B entspricht der Ansicht von 2B nach dem Durchtrennungsprozess, und 3C entspricht der Ansicht von 2C nach dem Durchtrennungsprozess. Die direkte Verbindung zwischen den Haltestegen 106, 112 und dem Umfang 108 der Anschlussrahmeneinheiten 102 und zwischen den Anschlüssen 110 und dem Umfang 108 der Anschlussrahmeneinheiten 10 kann durch jeden beständigen Durchtrennungsprozess wie Schneiden, chemisches oder Laserätzen, usw. durchtrennt werden. Falls die Öffnungen 114, 116 im Umfang 108 jeder Anschlussrahmeneinheit 102 von einem geschlossenen Materialring des Anschlussrahmenstreifens 100 umgeben sind, wird der geschlossene Ring entlang mindestens eines Teils des Rings durch Durchtrennen der direkten Verbindung zwischen den Haltestegen 106, 112 und dem Umfang 108 der Anschlussrahmeneinheiten 102 geöffnet, wie in den vergrößerten Ansichten von 3B und 3C dargestellt ist.
  • Nach dem Durchtrennen der direkten Verbindung zwischen den Haltestegen 106, 112 und dem Umfang 108 der Anschlussrahmeneinheiten 102 bleiben die Haltestege 106, 112 mit dem Umfang 108 der Anschlussrahmeneinheiten 102 durch die Formmasse 124 verbunden, die in Regionen 'C' von 1 gebildet ist. Die Chipträger 104 sind elektrisch vom Umfang 108 der Anschlussrahmeneinheiten 102 getrennt, nachdem die direkte Verbindung zwischen den Haltestegen 106, 112 und dem Umfang 108 der Anschlussrahmeneinheiten 102 durchtrennt wurde. Die Formmasse 124, die die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102 überspannt, stellt eine angemessene Stütze für die Chipträger 104 während der anschließenden Anschlussrahmenstreifentestung, Teilgalvanisierung, elektrischen Ladung, usw. bereit. Die Halbleiterchips 120 können mit jedem standardmäßigen Anschlussrahmenstreifentestungsprozess getestet werden, nachdem die Haltestege 106, 112 und Anschlüsse 110 vom Umfang 108 der Anschlussrahmeneinheiten 102 abgetrennt wurden. Die Anschlussrahmeneinheiten 102 können nach Testung der Halbleiterchips 120, Teilgalvanisierung, elektrischen Ladung, usw. getrennt werden.
  • In einer Ausführungsform werden die Anschlussrahmeneinheiten 102 nach einer Streifentestung der Halbleiterchips 120, Teilgalvanisierung, elektrischen Ladung, usw. durch Durchtrennung der ersten Haltestege 106 in einer Region 126 zwischen der Formmasse 124, die die ersten Haltestege 106 bedeckt, und der Formmasse 122, die die Halbleiterchips 120 einkapselt, getrennt. Die zweiten Haltestege 112 werden ähnlich in einer Region 128 zwischen der Formmasse 124, die die zweiten Haltestege 112 bedeckt, und der Formmasse 122, die die Halbleiterchips 120 einkapselt, durchtrennt.
  • 4, die 4A bis 4C enthält, zeigt eine Draufsicht eines Anschlussrahmenstreifens 200 gemäß einer anderen Ausführungsform. Der Anschlussrahmenstreifen 200 enthält mehrere verbundene Anschlussrahmeneinheiten 102, von welchen zwei in 4A dargestellt sind. 4B zeigt eine vergrößerte Draufsicht der Fläche, die in 4A mit 'A' bezeichnet ist, und 4C zeigt eine vergrößerte Draufsicht der Fläche, die in 4A mit 'B' bezeichnet ist. Die in 4 dargestellte Ausführungsform ist ähnlich der in 1 dargestellten, wobei jedoch das elektrisch isolierende Material, das die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102 überspannt, ein Klebeband oder Klebstoff 202 anstelle der Formmasse ist. Das Klebeband oder der Klebstoff 202 kann während der Herstellung des Anschlussrahmenstreifens 200 oder später z. B. als Teil des Chipbefestigungsprozesses aufgebracht werden. In jedem Fall werden die Öffnungen 114, 116, die im Umfang 108 der Anschlussrahmeneinheiten 102 gebildet sind, mit einem elektrisch isolierenden Material 202 überspannt, das jeden Haltesteg 106, 112 mit dem Umfang 108 der entsprechenden Anschlussrahmeneinheit 102 verbindet. Die Öffnungen 114, 116 im Umfang 108 der Anschlussrahmeneinheiten 102 sind so gestaltet, dass die direkte Verbindung zwischen den Haltestegen 106, 112 und dem Umfang 108 der Anschlussrahmeneinheiten 102 so durchtrennt werden kann, dass die durchtrennten Haltestege 106, 112 mit dem Umfang 108 der Anschlussrahmeneinheiten 102 durch das elektrisch isolierende Material 202 verbunden bleiben. Somit können die Chipträger 104 vom Umfang 108 der Anschlussrahmeneinheiten 102 während der Anschlussrahmenstreifentestung, Teilgalvanisierung, elektrischen Ladung, usw., elektrisch getrennt werden, aber weiterhin ausreichende mechanische Stütze haben.
  • 5, die 5A und 5B enthält, zeigt eine Draufsicht eines Teils eines Anschlussrahmenstreifens 300 gemäß einer anderen Ausführungsform. 5A zeigt einen Teil des Umfangs 108 des Anschlussrahmenstreifens 300 mit einem Haltesteg 106, der sich zum Umfang 108 erstreckt. Der Haltesteg 106 ist durch eine Öffnung 114 im Anschlussrahmenstreifen 300 vollständig vom Umfang 108 getrennt. 5B zeigt denselben Teil des Umfangs 108 des Anschlussrahmenstreifens 300 in 5A, wobei die Öffnung 114, die im Umfang 108 des Anschlussrahmenstreifens 300 gebildet ist, mit einem elektrisch isolierenden Material 302 wie einem Klebeband oder Klebstoff überspannt ist, das bzw. der den Haltesteg 106 mit dem Umfang 108 verbindet. Gemäß dieser Ausführungsform gibt es keine elektrische Verbindung zwischen dem Haltesteg 106 und dem Anschlussrahmenumfang 108, so dass kein zusätzliches Schneiden und Sichern des Chipträgers notwendig ist.
  • Räumliche Begriffe wie ”unter”, ”unterhalb”, ”unterer”, ”über”, ”oberer” und dergleichen werden der einfachen Beschreibung wegen zur Erklärung der Positionierung eines Elements relativ zu einem zweiten Element verwendet. Diese Begriffe sollen verschiedene Ausrichtungen der Vorrichtung zusätzlich zu anderen Ausrichtungen als jenen, die in den Figuren dargestellt sind, beinhalten. Ferner werden Begriffe, wie ”erster”, ”zweiter” und dergleichen auch zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind nicht als Beschränkung gedacht. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe ”haben”, ”beinhalten”, ”enthalten”, ”aufweisen” und dergleichen Begriffe mit offenem Ende, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”einer”, ”eine”, ”eines” und ”der, ”die”, ”das” sollen den Plural wie auch den Singular enthalten, falls der Zusammenhang nicht eindeutig anderes verlangt.
  • Unter Berücksichtigung des obengenannten Bereichs von Variationen und Anwendungen sollte klar sein, dass sie vorliegende Erfindung weder durch die vorangehende Beschreibung noch durch die beiliegenden Zeichnungen beschränkt ist. Die vorliegende Erfindung ist stattdessen nur durch die folgenden Ansprüche und deren gesetzmäßige Äquivalente beschränkt.

Claims (21)

  1. Verfahren zum Bearbeiten eines Anschlussrahmenstreifens, der mehrere verbundene Anschlussrahmeneinheiten enthält, wobei jede Anschlussrahmeneinheit einen Chipträger, einen Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, mehrere Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen, und eine Öffnung im Umfang neben dem Haltesteg enthält, wobei das Verfahren umfasst: Befestigen eines Halbleiterchips an jedem der Chipträger; überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; Bedecken der Anschlussrahmeneinheiten mit einer Formmasse, so dass ein Teil jedes Haltestegs und Anschlusses von der Formmasse unbedeckt bleibt; Durchtrennen der direkten Verbindung zwischen den Anschlüssen und dem Umfang der Anschlussrahmeneinheiten und der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die Chipträger elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt sind; und Bearbeiten des Anschlussrahmenstreifens nach der Durchtrennung der direkten Verbindungen.
  2. Verfahren nach Anspruch 1, wobei das Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einer Formmasse umfasst, die den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der Öffnungen im Umfang der Anschlussrahmeneinheiten mit mindestens einem von einem Klebeband und einem Klebstoff umfasst, das bzw. der den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Anschlussrahmenstreifen ferner einen zusätzlichen Haltesteg, der benachbarte Chipträger direkt miteinander und mit dem Umfang der Anschlussrahmeneinheiten, die die benachbarten Chipträger enthalten, verbindet, und eine zusätzliche Öffnung im Umfang der Anschlussrahmeneinheiten neben jedem zusätzlichen Haltesteg umfasst, wobei das Verfahren ferner umfasst: Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; und Durchtrennen der direkten Verbindung zwischen den zusätzlichen Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die zusätzlichen Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die benachbarten Chipträger elektrisch voneinander getrennt sind.
  5. Verfahren nach Anspruch 4, wobei ein Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit einer Formmasse umfasst, die den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  6. Verfahren nach Anspruch 4 oder 5, wobei ein Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit mindestens einem von einem Klebeband und einem Klebstoff umfasst, das bzw. der den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  7. Verfahren nach einem der Ansprüche 4 bis 6, ferner umfassend: Durchtrennen der Haltestege zwischen dem elektrisch isolierenden Material, das die Haltestege bedeckt, und der Formmasse, die die Anschlussrahmeneinheiten bedeckt, nach Durchtrennung der direkten Verbindungen; und Durchtrennen der zusätzlichen Haltestege zwischen dem elektrisch isolierenden Material, das die zusätzlichen Haltestege bedeckt, und der Formmasse, die die Anschlussrahmeneinheiten bedeckt, nach Durchtrennung der direkten Verbindungen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Öffnung im Umfang jeder Anschlussrahmeneinheit von einem geschlossenen Materialring des Anschlussrahmenstreifens umgeben ist, und wobei der geschlossene Ring entlang mindestens eines Teils des Rings durch Durchtrennen der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten geöffnet wird.
  9. Verfahren zum Bearbeiten eines Anschlussrahmenstreifens, der mehrere verbundene Anschlussrahmeneinheiten umfasst, wobei jede Anschlussrahmeneinheit einen Chipträger, einen Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, und mehrere Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen, enthält, wobei das Verfahren umfasst: Ausbilden einer Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem Haltesteg der Anschlussrahmeneinheit; Befestigen eines Halbleiterchips an jedem der Chipträger; Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; Bedecken der Anschlussrahmeneinheiten mit einer Formmasse, so dass ein Teil jedes Haltestegs und Anschlusses von der Formmasse unbedeckt bleibt; Durchtrennen der direkten Verbindung zwischen den Anschlüssen und dem Umfang der Anschlussrahmeneinheiten und der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die Chipträger elektrisch vom Umfang der Anschlussrahmeneinheiten getrennt sind; und Bearbeiten des Anschlussrahmenstreifens nach Durchtrennung der direkten Verbindungen.
  10. Verfahren nach Anspruch 9, wobei ein Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der Öffnungen im Umfang der Anschlussrahmeneinheiten mit einer Formmasse umfasst, die den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  11. Verfahren nach Anspruch 9 oder 10, wobei ein Überspannen der Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der Öffnungen im Umfang der Anschlussrahmeneinheiten mit mindestens einem von einem Klebeband und einem Klebstoff, das bzw. der den Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet, umfasst.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei der Anschlussrahmenstreifen ferner einen zusätzlichen Haltesteg, der benachbarte Chipträger miteinander und mit dem Umfang der Anschlussrahmeneinheiten, die die benachbarten Chipträger enthalten, verbindet, und eine zusätzliche Öffnung im Umfang der Anschlussrahmeneinheiten neben jedem zusätzlichen Haltesteg enthält, wobei des Verfahren ferner umfasst: Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit einem elektrisch isolierenden Material, das den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet; und Durchtrennen der direkten Verbindung zwischen den zusätzlichen Haltestegen und dem Umfang der Anschlussrahmeneinheiten, so dass die zusätzlichen Haltestege mit dem Umfang der Anschlussrahmeneinheiten durch das elektrisch isolierende Material verbunden bleiben und die benachbarten Chipträger elektrisch voneinander getrennt sind.
  13. Verfahren nach Anspruch 12, wobei ein Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit einer Formmasse umfasst, die den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  14. Verfahren nach Anspruch 12 oder 13, wobei ein Überspannen der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit dem elektrisch isolierenden Material ein Bedecken mindestens eines Teils der zusätzlichen Öffnungen im Umfang der Anschlussrahmeneinheiten mit mindestens einem von einem Klebeband und einem Klebstoff umfasst, das bzw. der den zusätzlichen Haltesteg jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  15. Verfahren nach einem der Ansprüche 12 bis 14, ferner umfassend: Durchtrennen der Haltestege zwischen dem elektrisch isolierenden Material, das die Haltestege bedeckt, und der Formmasse, die die Anschlussrahmeneinheiten bedeckt, nach Durchtrennung der direkten Verbindungen; und Durchtrennen der zusätzlichen Haltestege zwischen dem elektrisch isolierenden Material, das die zusätzlichen Haltestege bedeckt, und der Formmasse, die die Anschlussrahmeneinheiten bedeckt, nach Durchtrennung der direkten Verbindungen.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei die Öffnung im Umfang jeder Anschlussrahmeneinheit von einem geschlossenen Materialring des Anschlussrahmenstreifens umgeben ist, und wobei der geschlossene Ring entlang mindestens eines Teils des Rings durch Durchtrennen der direkten Verbindung zwischen den Haltestegen und dem Umfang der Anschlussrahmeneinheiten geöffnet wird.
  17. Anschlussrahmenstreifen, umfassend: mehrere verbundene Anschlussrahmeneinheiten, wobei jede Anschlussrahmeneinheit einen Chipträger, einen ersten Haltesteg, der den Chipträger direkt mit einem Umfang der Anschlussrahmeneinheit verbindet, einen zweiten Haltesteg, der benachbarte Chipträger direkt miteinander und mit dem Umfang der Anschlussrahmeneinheiten, die die benachbarten Chipträger enthalten, verbindet, und mehrere Anschlüsse, die direkt mit dem Umfang der Anschlussrahmeneinheit verbunden sind und zum Chipträger vorragen, enthält; eine erste Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem ersten Haltesteg der Anschlussrahmeneinheit; und eine zweite Öffnung im Umfang jeder Anschlussrahmeneinheit neben dem zweiten Haltesteg der Anschlussrahmeneinheit.
  18. Anschlussrahmenstreifen nach Anspruch 17, ferner umfassend ein elektrisch isolierendes Material, das die ersten und zweiten Öffnungen im Umfang jeder Anschlussrahmeneinheit überspannt und die ersten und zweiten Haltestege jeder Anschlussrahmeneinheit mit dem Umfang der Anschlussrahmeneinheit verbindet.
  19. Anschlussrahmenstreifen nach Anspruch 18, wobei das elektrisch isolierende Material ein Klebeband oder ein Klebstoff ist.
  20. Anschlussrahmenstreifen nach einem der Ansprüche 17 bis 19, ferner umfassend einen Fortsatz, der sich vom Umfang jeder Anschlussrahmeneinheit in die zweite Öffnung im Umfang der Anschlussrahmeneinheit erstreckt.
  21. Anschlussrahmenstreifen nach einem der Ansprüche 17 bis 20, wobei mindestens die erste Öffnung im Umfang jeder Anschlussrahmeneinheit von einem geschlossenen Materialring des Anschlussrahmenstreifens umgeben ist.
DE102014112174.0A 2013-08-30 2014-08-26 Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben Expired - Fee Related DE102014112174B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/015,148 US9263419B2 (en) 2013-08-30 2013-08-30 Lead frame strips with electrical isolation of die paddles
US14/015,148 2013-08-30

Publications (2)

Publication Number Publication Date
DE102014112174A1 true DE102014112174A1 (de) 2015-03-05
DE102014112174B4 DE102014112174B4 (de) 2021-06-10

Family

ID=52470602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014112174.0A Expired - Fee Related DE102014112174B4 (de) 2013-08-30 2014-08-26 Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben

Country Status (3)

Country Link
US (1) US9263419B2 (de)
CN (1) CN104425430B (de)
DE (1) DE102014112174B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118631B4 (de) 2014-11-05 2023-12-07 Infineon Technologies Ag Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324642B2 (en) 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip
US9437458B2 (en) 2013-11-12 2016-09-06 Infineon Technologies Ag Method of electrically isolating leads of a lead frame strip
US9252063B2 (en) * 2014-07-07 2016-02-02 Infineon Technologies Ag Extended contact area for leadframe strip testing
JP1537979S (de) * 2015-04-20 2015-11-16
JP1537981S (de) * 2015-04-20 2015-11-16

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605549A (ja) * 1983-06-24 1985-01-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPS6474733A (en) * 1987-09-17 1989-03-20 Toshiba Corp Method of reliability test for semiconductor device
JPH11307714A (ja) * 1998-04-23 1999-11-05 Nec Eng Ltd 半導体リードフレーム
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6797540B1 (en) * 2002-11-18 2004-09-28 National Semiconductor Corporation Dap isolation process
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
WO2008057770A2 (en) 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7479409B2 (en) 2006-12-13 2009-01-20 Stats Chippac Ltd. Integrated circuit package with elevated edge leadframe
US20080265923A1 (en) 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
US9171766B2 (en) * 2013-05-03 2015-10-27 Infineon Technologies Ag Lead frame strips with support members

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118631B4 (de) 2014-11-05 2023-12-07 Infineon Technologies Ag Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend

Also Published As

Publication number Publication date
CN104425430A (zh) 2015-03-18
US9263419B2 (en) 2016-02-16
DE102014112174B4 (de) 2021-06-10
CN104425430B (zh) 2017-07-21
US20150064849A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
DE102014112174B4 (de) Anschlussrahmenstreifen mit elektrischer Isolierung von Chipträgern und Verfahren zum Bearbeiten desselben
DE102015110859B4 (de) Vergrößerte Kontaktfläche für das Testen von Leiterrahmenstreifen
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE10147955A1 (de) Halbleitervorrichtung
DE102019125537B3 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
DE19712551A1 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
EP3048653B1 (de) Verfahren zur herstellung von stromsensoren
DE102012104882B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102010033550A1 (de) Verfahren zur Bildung von lötbaren Seitenflächen-Anschlüssen von QFN-(QUAD NO- LEAD FRAME)-Gehäusen für intregrierte Schaltungen
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102017129924A1 (de) Verkapseltes, anschlussleiterloses Package mit zumindest teilweise freiliegender Innenseitenwand eines Chipträgers
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102014117404A1 (de) Anschlussleiterloses Halbleitergehäuse mit optischer Überprüfungsmöglichkeit
DE102007036345A1 (de) Gekapselter integrierter Schaltkreis
DE102020109703A1 (de) Halbleitergehäuse und verfahren zu seiner herstellung
DE102010039156A1 (de) Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
DE102014116526B4 (de) Verfahren zur elektrischen Isolierung von Leitungen eines Leadframestreifens
WO2013159929A1 (de) Verfahren zur herstellung eines smartcard-körpers zur aufnahme eines halbleiter-chips sowie eine derartiger smartcard-körper
DE102019004050A1 (de) Halbleitervorrichtungsgehäuse mit clipverbindung und doppelseitiger kühlung
DE102015107232A1 (de) Verfahren zur Vereinzelung von Packages und Leadframe
DE102017209904A1 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee