DE102014106781B4

DE102014106781B4 - Verfahren für eine leistungsarme rauscharme eingangsruhestromkompensation

Info

Publication number: DE102014106781B4
Application number: DE102014106781.9A
Authority: DE
Inventors: Rayal Johnson; Mosche Gerstenhaber
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2013-05-20
Filing date: 2014-05-14
Publication date: 2019-06-27
Anticipated expiration: 2034-05-15
Also published as: US20140340149A1; CN104181965B; DE102014106781A1; US8970301B2; CN104181965A

Abstract

Verstärker, der Folgendes umfasst:
eine Eingangsschaltung, die ein emittergekoppeltes Differenztransistorpaar (1, 2) umfasst, das konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms an einem ersten Eingangsanschluss und eines zweiten Eingangssignals und eines zweiten Kompensationsstroms an einem zweiten Eingangsanschluss;
einen ersten Stromquellentransistor (4), der einen Kollektor in Stromflusskommunikation mit Emittern des emittergekoppelten Differenztransistorpaars und einen elektrisch mit einem ersten Anschluss eines Widerstands (19) verbundenen Emitter umfasst;
einen Lokalverstärker (40), der einen elektrisch mit dem ersten Anschluss des Widerstands verbundenen ersten Eingang und einen eine erste Spannung empfangenden zweiten Eingang umfasst;
einen ersten Strompuffertransistor (7), der eine elektrisch mit einem Ausgang des Lokalverstärkers verbundene Basis, einen elektrisch mit einer Basis des Stromquellentransistors verbundenen Emitter und einen Kollektor, der konfiguriert ist zum Liefern eines dritten Kompensationsstroms, umfasst; und
einen Stromspiegel (104), der konfiguriert ist zum Empfangen des dritten Kompensationsstroms und zum Liefern des ersten Kompensationsstroms und des zweiten Kompensationsstroms.

Description

ALLGEMEINER STAND DER TECHNIK
Idealerweise fließt kein Strom in den Eingangsanschluss eines Verstärkers. In der Praxis gibt es jedoch zwei Eingangsruheströme I_B+, I_B-. Diese Ströme mal der mit dem den Eingang ansteuernden Signal assoziierten externen Impedanz bewirken eine Spannung, die eine Fehlerspannung zwischen dem tatsächlichen Signal und dem, was der Verstärker sieht, ist.
Das Kompensieren des Eingangsruhestroms reduziert diese Fehlerspannung, erhöht aber in der Regel den Stehstrom, erhöht das Eingangsstromrauschen und begrenzt die Bandbreite des Verstärkers. Beispielsweise erhöht das Kompensieren des Eingangsruhestroms durch Liefern eines Stroms gleich der Hälfte des Deaktivierungsstroms des Differenzpaars des Verstärkers durch einen Transistor, der ähnlich den Eingangstransistoren ist, und Spiegeln des Basisstroms dieses sekundären Transistors zurück zu den Basen der Eingangstransistoren den Stehstrom und das Eingangsstromrauschen. Ein weiteres Verfahren puffert den Kollektorstrom der Differenzeingangstransistoren mit Kaskodentransistoren und spiegelt die Basisströme der Kaskodentransistoren zurück zum Eingang des Verstärkers, begrenzt aber die Bandbreite und den positiven Gleichtaktbereich des Verstärkers, weil sich die Kaskodentransistoren im Signalweg befinden.
Die US 4,855,684 A offenbart eine Schaltung, die den Eingangsruhestrom eines Operationsverstärkers mit einer NPN-PNP Kaskodeneingangsstufe im wesentlichen unterdrückt. Die Kompensationsschaltung umfasst 3 Transistoren. Ein erster NPN-Transistor ist mit der Eingangsstufe so gekoppelt, dass sein Kollektor mit der positiven Spannungsquelle des Operationsverstärkers gekoppelt ist und sein Emitter mit dem Emitter des Dual-Kollektor-Transistors der Eingangsstufe. Die Basis des zweiten Transistors, ein PNP-Transistor, ist mit der Basis des Dual-Kollektor-Transistors gekoppelt, und dessen Kollektor mit den beiden Basisanschlüssen der beiden NPN-Transistoren der Eingangsstufe, die die Eingänge des Operationsverstärkers bilden. Der Emitter des PNP-Transistors ist mit dem Kollektor eines dritten Transistors gekoppelt, der ein Dual-Kollektor PNP-Transistor ist. Der Emitter eines dritten Transistors ist mit der positiven Spannungsversorgung des Operationsverstärkers gekoppelt, und dessen Basis mit der der Basis des NPN-Transistors der Kompensationsschaltung. Die beiden Kollektorflächen des Dual-PNP-Transistors sind im Verhältnis 2:1. Durch diese Anordnung von drei Transistoren wird ein Strom an die Basen der Eingangstransistoren bereit gestellt, der dem des Ruhestroms, den diese benötigen im wesentlichen entspricht; damit wird nahezu kein externer Ruhestrom von den Eingangssignalen gezogen.
US 2005/0270100 A1 betrifft Differenzialverstärker, die Eingangsruheströme am Eingang von differenziellen Verstärkern im wesentlichen unterdrücken. Eine Schaltung liefert einen Kompensationsstrom, der eine im wesentlichen gleiche Größe aber ein entgegengesetztes Vorzeichen hat, wie die Eingangsruheströme an ersten und zweiten Eingängen des Differenzialverstärkers. Ein weiteres Paar von Transistoren wird verwendet, um den Kompensationsstrom zu replizieren, und um replizierte Kompensationsströme an die Eingänge des Differenzialverstärkers zu liefern, wodurch Eingangsruheströme an den Eingängen im wesentlichen unterdrückt werden.
KURZE DARSTELLUNG DER ERFINDUNG
Es werden Systeme und Verfahren für einen Verstärker mit einer leistungsarmen, rauscharmen Eingangsruhestromkompensation ohne Erhöhen der Leistungsanforderungen über die für das Eingangsrauschen verbrauchte hinaus bereitgestellt.
Eine Ausführungsform umfasst eine Differenzverstärkereingangsstufe mit einem Paar von Differenzeingangstransistoren und eine Kompensationsschaltung mit einer Stromquelle, einem Lokalverstärker und einem Stromspiegel. Die Kompensationsschaltung recycled den Deaktivierungsstrom der Differenzpaareingangsstufe durch negative Rückkopplung. Die Kompensationsschaltung spiegelt den Basisstrom des Deaktivierungsstroms über den Lokalverstärker zu den Basen der Eingangstransistoren. Da der Deaktivierungsstrom etwa das Doppelte dessen eines einzelnen Eingangstransistors ist, wird das Stromrauschen bei Spiegelung um einen Faktor von etwa der Hälfte im Vergleich zu einem Transistor mit etwa dem Halbstrom reduziert. Die Kompensationsschaltung befindet sich außerhalb des Differenzverstärkersignalwegs und beeinflusst deshalb nicht die Bandbreite. Der Lokalverstärker verbraucht wenig Leistung, da er sich nicht in dem Differenzsignalweg befindet. Mit Ausnahme eines kleinen Stroms für den Lokalverstärker gibt es ungefähr keine Erhöhung bei der Stehleistung des Operationsverstärkers. Außerdem ist der Lokalverstärker von dem Gleichtaktsignalweg isoliert. Für Eingänge mit sehr niedrigem Spannungsrauschen liefern Ausführungsformen eine Kompensation für den Verstärker unter Verwendung von sehr wenig Leistung ohne eine signifikante Erhöhung beim Stromrauschen und ohne Beeinträchtigung des Signalwegs.
Die vorliegende Offenbarung liefert Systeme und Verfahren zum Kompensieren eines Verstärkereingangsruhestroms. Bei einer Ausführungsform umfasst ein Verstärker eine Eingangsschaltung, einen ersten Stromquellentransistor, einen Lokalverstärker, einen ersten Strompuffertransistor und einen Stromspiegel. Bei einigen Ausführungsformen umfasst die Eingangsschaltung einen ersten Eingangstransistor und einen zweiten Eingangstransistor, wobei der erste Eingangstransistor einen Emitter, der elektrisch mit einem Emitter des zweiten Eingangstransistors verbunden ist, und eine Basis, die konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms, umfasst, und wobei der zweite Eingangstransistor eine Basis umfasst, die konfiguriert ist zum Empfangen eines zweiten Eingangssignals und eines zweiten Kompensationsstroms. Bei anderen Ausführungsformen umfasst die Eingangsschaltung ein emittergekoppeltes Differenztransistorpaar, das konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms an einem ersten Eingangsanschluss und eines zweiten Eingangssignals und eines zweiten Kompensationsstroms an einem zweiten Eingangsanschluss.
Bei einigen Ausführungsformen umfasst der erste Stromquellentransistor einen Kollektor, der elektrisch an die Emitter des ersten und zweiten Eingangstransistors gekoppelt ist, und einen Emitter, der elektrisch mit einem ersten Anschluss eines Widerstands verbunden ist. Bei anderen Ausführungsformen umfasst der erste Stromquellentransistor einen Kollektor, der elektrisch an Emitter des emittergekoppelten Differenztransistorpaars gekoppelt ist, und einen Emitter, der elektrisch an einen ersten Anschluss eines Widerstands gekoppelt ist. Der erste Eingangstransistor, der zweite Eingangstransistor und der Stromquellentransistor umfassen einen gleichen Typ von Transistor. Der Lokalverstärker umfasst einen ersten Eingang, der elektrisch mit dem ersten Anschluss des Widerstands verbunden ist, und einen zweiten Eingang, der eine erste Spannung empfängt. Der erste Strompuffertransistor umfasst eine Basis, die elektrisch mit einem Ausgang des Lokalverstärkers verbunden ist, einen Emitter, der elektrisch mit einer Basis des Stromquellentransistors verbunden ist, und einen Kollektor, der konfiguriert ist zum Liefern eines dritten Kompensationsstroms.
Der Stromspiegel ist konfiguriert zum Empfangen des dritten Kompensationsstroms und zum Liefern des ersten Kompensationsstroms und des zweiten Kompensationsstroms. Der Stromspiegel umfasst eine Stromspiegeldiode, die eine elektrisch mit dem Kollektor des Strompuffertransistors verbundene Kathode umfasst, einen ersten Stromspiegeltransistor, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines Teils des Kompensationsstroms und elektrisch mit der Basis des ersten Eingangstransistors verbunden ist, und einen zweiten Stromspiegeltransistor, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines anderen Teils des Kompensationsstroms und elektrisch mit der Basis des zweiten Eingangstransistors verbunden ist. Der zweite Stromspiegeltransistor umfasst weiterhin eine elektrisch mit einer Basis des ersten Stromspiegeltransistors und einer Kathode der ersten Stromspiegeldiode verbundene Basis.
Bei bestimmten Ausführungsformen wird ein Verstärker bereitgestellt, der eine Eingangsschaltung, eine Stromquelle, einen Lokalverstärker, einen ersten Strompuffertransistor und einen Stromspiegel umfasst. Bei einigen Ausführungsformen umfasst die Eingangsschaltung einen ersten Eingangstransistor und einen zweiten Eingangstransistor, wobei der ersten Eingangstransistor einen elektrisch mit einem Emitter des zweiten Transistors verbundenen Emitter und eine Basis, die konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms, umfasst und wobei der zweite Eingangstransistor eine Basis, die konfiguriert ist zum Empfangen eines zweiten Eingangssignals und eines zweiten Kompensationsstroms, umfasst. Bei anderen Ausführungsformen umfasst die Eingangsschaltung ein emittergekoppeltes Differenztransistorpaar, das konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms an einem ersten Eingangsanschluss und eines zweiten Eingangssignals und eines zweiten Kompensationsstroms an einem zweiten Eingangsanschluss.
Die Stromquelle ist konfiguriert zum Liefern des Deaktivierungsstroms des ersten und zweiten Eingangstransistors und umfasst einen Stromquellentransistor und einen Widerstand. Der Stromquellentransistor umfasst einen elektrisch mit den Emittern des ersten und zweiten Eingangstransistors verbundenen Kollektor und einen elektrisch mit dem ersten Anschluss des Widerstands verbundenen Emitter, wobei der erste Eingangstransistor, der zweite Eingangstransistor und der Stromquellentransistor einen gleichen Typ von Transistor umfassen.
Der Lokalverstärker umfasst einen ersten Verstärkertransistor, einen zweiten Verstärkertransistor, einen dritten Verstärkertransistor und einen vierten Verstärkertransistor. Der erste Verstärkertransistor umfasst eine elektrisch mit dem ersten Anschluss des Widerstands verbundene Basis und einen elektrisch an einen Emitter des zweiten Verstärkertransistors gekoppelten Emitter. Der zweite Verstärkertransistor umfasst eine Basis und einen elektrisch mit einer Basis des dritten Verstärkertransistors und mit einem ersten Anschluss einer Stromquelle verbundenen Kollektor. Der vierte Verstärkertransistor umfasst einen elektrisch mit einem Emitter des dritten Verstärkertransistors verbundenen Emitter und eine Basis, die konfiguriert ist zum Empfangen einer Stromversorgungsspannung und elektrisch mit einem Kollektor des vierten Verstärkertransistors verbunden ist, wobei eine Spannung an dem Widerstand mindestens teilweise auf den physikalischen Charakteristika des ersten, zweiten, dritten und vierten Verstärkertransistors basiert. Der erste Strompuffertransistor umfasst eine elektrisch mit einem Kollektor des dritten Verstärkertransistors verbundene Basis und einen elektrisch mit einer Basis des Stromquellentransistors verbundenen Emitter.
Der Stromspiegel ist konfiguriert zum Empfangen eines dritten Kompensationsstroms und Liefern des ersten Kompensationsstroms und des zweiten Kompensationsstroms. Der Stromspiegel umfasst einen ersten diodengeschalteten Stromspiegeltransistor, der einen elektrisch mit einem Kollektor des Strompuffertransistors verbundenen Kollektor umfasst, einen zweiten Stromspiegeltransistor, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines Teils des dritten Kompensationsstroms und elektrisch mit der Basis des ersten Eingangstransistors verbunden ist, und einen dritten Stromspiegeltransistor, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines anderen Teils des dritten Kompensationsstroms und elektrisch mit der Basis des zweiten Eingangstransistors verbunden ist. Der dritte Stromspiegeltransistor umfasst weiterhin eine elektrisch mit einer Basis des zweiten Stromspiegeltransistors und einer Basis des ersten Stromspiegeltransistors verbundene Basis.
Bei einigen Ausführungsformen wird ein Verfahren zum Kompensieren des Verstärkereingangsruhestroms bereitgestellt. Das Verfahren umfasst das Empfangen eines ersten Kompensationsstroms an einem ersten Eingang eines emittergekoppelten Differenzeingangstransistorpaars eines Verstärkers und Empfang eines zweiten Kompensationsstroms an einem zweiten Eingang des emittergekoppelten Differenzeingangstransistorpaars und Liefern eines Deaktivierungsstroms des emittergekoppelten Differenzeingangstransistorpaars von einer Stromquelle, die einen Stromquellentransistor und einen Degenerationswiderstand umfasst, wobei ein Kollektor des Stromquellentransistors konfiguriert ist zum Liefern des Deaktivierungsstroms.
Das Verfahren umfasst weiterhin das Regeln des Deaktivierungsstroms durch den Degenerationswiderstand durch Einstellen eines positiven Eingangs eines Lokalverstärkers auf eine Spannung, elektrisches Verbinden eines negativen Eingangs des Lokalverstärkers mit einem zwischen einem ersten Anschluss des Degenerationswiderstands und einem Emitter des Stromquellentransistors ausgebildeten Knoten und elektrisches Verbinden eines Ausgangs des Lokalverstärkers mit einer Basis eines Transistors in Basis-Grundschaltung. Ein Emitter des Transistors in Basis-Grundschaltung ist elektrisch mit einer Basis des Stromquellentransistors verbunden, und ein Kollektor des Transistors in Basis-Grundschaltung ist so konfiguriert, dass er einen dritten Kompensationsstrom an einen Stromspiegel liefert. Das Verfahren umfasst weiterhin das Spiegeln, unter Verwendung des Stromspiegels, des dritten Kompensationsstroms um etwa die Hälfte zu jedem des ersten und zweiten Eingangs des emittergekoppelten Differenzeingangstransistorpaars, um den ersten und zweiten Kompensationsstrom zu liefern. Das emittergekoppelte Differenzeingangstransistorpaar und der Stromquellentransistor umfassen dieselbe Art von Transistor.
Figurenliste
Eine allgemeine Architektur, die die verschiedenen Merkmale der Erfindung implementiert, wird nun unter Bezugnahme auf die Zeichnungen beschrieben. Die Zeichnungen und die assoziierten Beschreibungen werden vorgelegt, um Ausführungsformen der Erfindung zu veranschaulichen und nicht um den Schutzbereich der Erfindung zu beschränken. In den ganzen Zeichnungen werden Bezugszahlen wiederverwendet, um eine Entsprechung zwischen referenzierten Elementen anzuzeigen.

1 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung, die eine leistungsarme rauscharme Eingangsruhestromkompensationsschaltung umfasst, gemäß bestimmter Ausführungsformen.
2 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung, die eine leistungsarme rauscharme Eingangsruhestromkompensationsschaltung umfasst, gemäß anderen Ausführungsformen.

AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Ausführungsformen einer Verstärkerschaltung spiegeln den gepufferten Basisstrom der Deaktivierungsstromquelle eines Differenzpaars zurück zum Eingang über einen Lokalverstärker, der den gewünschten Strom in der Deaktivierungsstromquelle regelt und die Spannungsreferenz für den in Basisschaltung betriebenen Strompuffer bereitstellt. Der positive Eingang des Lokalverstärkers ist auf eine Sollspannung eingestellt, und der negative Eingang ist elektrisch mit dem Degenerationswiderstand der Deaktivierungsstromquelle verbunden. Der Ausgang des Lokalverstärkers ist elektrisch mit der Basis eines Transistors verbunden, der als eine Basisschaltungsstufe betrieben wird, und der Emitter der Basisschaltungsstufe ist elektrisch mit der Basis der Deaktivierungsstromquelle verbunden. Der Kollektor der Basisschaltungsstufe liefert etwa das Doppelte des Kompensationsstroms für das Differenzpaar. Der korrekte Deaktivierungsstrom wird durch negative Rückkopplung erzwungen, indem die Spannung an der Basis der Basisschaltungsstufe so eingestellt wird, dass die Spannung an dem Degenerationswiderstand etwa die des positiven Eingangs des Lokalverstärkers wird.
Der Lokalverstärker ist auf die gleiche Versorgung wie die Deaktivierungsstromschaltung referenziert und befindet sich außerhalb des Differenzsignalwegs. Da der Deaktivierungsstrom recycelt wird, wird von der Gesamtverstärkerschaltung kein zusätzlicher Stehstrom über das durch den Lokalverstärker verwendete kleine Ausmaß hinaus verbraucht. Der recycelte Strom liefert deshalb den Kompensationsstrom für die Verstärkerschaltung.
1 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung 100. Bei einer Ausführungsform umfasst die Verstärkerschaltung 100 eine Verstärkereingangsstufe mit leistungsarmer rauscharmer Eingangsruhestromkompensation. Die Verstärkerschaltung 100 ist so konfiguriert, dass sie ein Differenzeingangssignal V_IN+ , V_IN- empfängt und ein Differenzausgangssignal V_OUT+ , V_OUT- generiert, das eine Kompensation für den Eingangsruhestrom enthält. Das Differenzeingangssignal V_IN+ , V_IN- kann Informationen als eine Differenz zwischen einem ersten oder nichtinvertierten Eingangssignal V_IN+ und einem zweiten oder invertierten Eingangssignal V_IN- signalisieren. Außerdem kann das Differenzeingangssignal V_IN+ , V_IN- eine durch den Eingangsruhestrom I_B+ , I_B- verursachte Fehlerspannung enthalten. Das Differenzausgangssignal V_OUT+ , V_OUT- kann Informationen als eine Differenz zwischen einem ersten oder nichtinvertierten Ausgangssignal V_OUT+ und einem zweiten oder invertierten Ausgangssignal V_OUT- signalisieren, wobei das Differenzausgangssignal V_OUT+ , V_OUT- eine Kompensation für die durch den Eingangsruhestrom I_B+ , I_B- verursachte Fehlerspannung enthält. Eine allgemeine Verstärkerschaltung 20 empfängt das Differenzausgangssignal V_OUT+ , V_OUT- . Die allgemeine Verstärkerschaltung 20 stellt die Schaltung dar, die den Ausgang von der Verstärkereingangsstufe 100 empfängt.
Beispielsweise kann die allgemeine Verstärkerschaltung 20 eine zweite oder zusätzliche Verstärkerstufe, eine aktive Last wie etwa ein Stromspiegel für einen Differenz-Eintakt-Ausgang, eine Last, die das Differenzausgangssignal V_OUT+ , V_OUT- empfängt, oder dergleichen sein.
Die Verstärkerschaltung 100 enthält eine verstärkende Schaltung 101, eine Deaktivierungsstromquellenschaltung 102, eine Strompufferschaltung 103, eine Stromspiegelschaltung 104 und eine Lokalverstärkerschaltung 105. Die Verstärkerschaltung 100 enthält weiterhin eine erste Spannungsquelle 21, eine zweite Spannungsquelle 22, eine dritte Spannungsquelle 23, eine vierte Spannungsquelle 24, eine fünfte Spannungsquelle 25, einen ersten PNP-Strompuffertransistor 12 und einen zweiten PNP-Strompuffertransistor 13.
Die verstärkende Schaltung 101 enthält einen ersten NPN-Eingangstransistor 1, einen zweiten NPN-Eingangstransistor 2, einen ersten NPN-Kaskodentransistor 5 und einen zweiten NPN-Kaskodentransistor 6. Die Deaktivierungsstromquellenschaltung 102 enthält einen ersten NPN-Deaktivierungsstromtransistor 3, einen zweiten NPN-Deaktivierungsstromtransistor 4 und einen Degenerationswiderstand 19. Die Strompufferschaltung 103 enthält einen dritten NPN-Strompuffertransistor 7 und einen vierten NPN-Strompuffertransistor 8. Die Stromspiegelschaltung 104 enthält einen ersten PNP-Stromspiegeltransistor 9, einen zweiten PNP-Stromspiegeltransistor 10 und einen dritten PNP-Stromspiegeltransistor 11. Die Lokalverstärkerschaltung 105 enthält einen Lokalverstärker 40.
Die verstärkende Schaltung 101 ist konfiguriert zum Empfangen des Differenzeingangssignals V_IN+ , V_IN- und zum Ausgeben des Differenzausgangssignals V_OUT+ , V_OUT- , das eine Eingangsruhestromkompensation enthält. Bei einer Ausführungsform sind der erste NPN-Eingangstransistor 1 und der zweite NPN-Eingangstransistor 2 als emittergekoppeltes Differenzpaar 1, 2 der Verstärkereingangsstufe 100 konfiguriert.
Der erste NPN-Eingangstransistor 1 enthält eine Basis, die so konfiguriert ist, dass sie das nichtinvertierte Eingangssignal V_IN+ empfängt, und einen Emitter, der elektrisch mit einem ersten Anschluss der dritten Spannungsquelle 23 und mit einem Kollektor des ersten NPN-Deaktivierungsstromtransistors 3 an einem Knoten verbunden ist, der konfiguriert ist zum Liefern des Deaktivierungsstroms an den ersten und zweiten NPN-Eingangstransistor 1, 2. Der zweite NPN-Eingangstransistor 2 enthält eine Basis, die konfiguriert ist zum Empfangen des invertierten Eingangssignals V_IN- , und einen Emitter, der elektrisch mit dem ersten Anschluss der dritten Spannungsquelle 23 und mit dem Kollektor des ersten NPN-Deaktivierungsstromtransistors 3 an dem Knoten verbunden ist, der konfiguriert ist zum Liefern des Deaktivierungsstroms an den ersten und zweiten NPN-Eingangstransistor 1, 2.
Der erste NPN-Eingangstransistor 1 enthält weiterhin einen elektrisch mit einem Emitter des ersten NPN-Kaskodentransistors 5 verbundenen Kollektor. Der erste NPN-Kaskodentransistor 5 enthält weiterhin eine elektrisch mit einem zweiten Anschluss der dritten Spannungsquelle 23 und mit einer Basis des zweiten NPN-Kaskodentransistors 6 verbundene Basis und enthält weiterhin einen Kollektor, der elektrisch mit einem ersten Anschluss der allgemeinen Verstärkerschaltung 20 an einem Knoten verbunden ist, die konfiguriert ist zum Generieren des invertierten Ausgangssignals V_OUT- . Der zweite NPN-Kaskodentransistor 6 enthält weiterhin einen elektrisch mit einem Kollektor des zweiten NPN-Eingangstransistors 2 verbundenen Emitter und enthält weiterhin einen Kollektor, der elektrisch mit einem zweiten Anschluss der allgemeinen Verstärkerschaltung 20 an einem Knoten verbunden ist, der konfiguriert ist zum Generieren des nichtinvertierten Ausgangssignals V_OUT+ . Bei einer Ausführungsform kann die dritte Spannungsquelle 23 verwendet werden, um die Basen des ersten und zweiten NPN-Kaskodentransistors 5, 6 vorzuspannen. Bei einer weiteren Ausführungsform isoliert die dritte Spannungsquelle 23 den ersten und zweiten NPN-Eingangstransistor 1, 2 gegenüber Änderungen bei Gleichtaktspannungen.
Die Deaktivierungsstromquellenschaltung 102 ist konfiguriert, den Solldeaktivierungsstrom des Eingangsdifferenzpaars 1, 2 zu generieren.
Der Deaktivierungsstrom I_TAIL der Deaktivierungsstromquellenschaltung 102 beträgt etwa das Doppelte des Stroms, der entweder in den ersten oder zweiten NPN-Eingangstransistor 1, 2 fließt (d.h. I_TAIL /2). Für Bipolartransistoren, die typischerweise eine Stromverstärkung (β) in der Größenordnung von etwa 100 aufweisen, wie etwa 30 < β < 500, sind die Basisströme im Vergleich zu den Kollektor- oder Emitterströmen klein, wodurch der Kollektorstrom etwa gleich dem Emitterstrom gemacht wird.
Der Eingangsruhestrom I_IN+ , I_IN- , der der Basisstrom der Eingangstransistoren 1, 2 ohne die Kompensationsströme ist, beträgt das (1/β)-tel der in den Kollektoren des ersten und zweiten NPN-Eingangstransistors 1, 2 fließenden Ströme. Die Basisströme des ersten und zweiten NPN-Eingangstransistors 1, 2 betragen (I_TAIL /2)/β, und der Basisstrom des zweiten NPN-Deaktivierungsstromtransistors 4 in der Deaktivierungsstromquellenschaltung 102 ist die Summe des Basisstroms in jedem Eingangstransistor 1, 2 oder (I_TAIL )/β. Der Basisstrom der Deaktivierungsstromquellenschaltung 102 beträgt etwa das Doppelte der Basisströme des ersten und zweiten NPN-Eingangstransistors 1, 2, falls der erste und zweite NPN-Eingangstransistor 1, 2 und der zweite NPN-Deaktivierungsstromtransistor 4 der gleiche Transistortyp mit etwa dem gleichen Wert der Stromverstärkung (β) sind.
Bei einer Ausführungsform umfassen der erste und zweite NPN-Eingangstransistor 1, 2 und der zweite NPN-Deaktivierungsstromtransistor 4 Super-Beta-Transistoren (SB-Transistoren), die beispielsweise eine Stromverstärkung (β) von etwa dem Fünfzigfachen bis zu etwa dem Hundertfachen der eines typischen Bipolartransistors aufweisen. Bei einer anderen Ausführungsform umfassen der erste und zweite NPN-Eingangstransistor 1, 2 und der zweite NPN-Deaktivierungsstromtransistor 4 Bipolartransistoren. Bei einer weiteren Ausführungsform umfassen der erste und zweite NPN-Eingangstransistor 1, 2 und der zweite NPN-Deaktivierungsstromtransistor 4 den gleichen Transistortyp.
Ausführungsformen spiegeln den Basisstrom der Deaktivierungsstromquellenschaltung 102 nach dem Dividieren durch 2 zurück zu den Eingängen V_IN+ , V_IN- der Verstärkerschaltung 100, um den Basisstrom oder den Kompensationsstrom für den ersten und zweiten NPN-Eingangstransistor 1, 2 zu liefern. Somit gibt es bei Betrachtung von außerhalb der Verstärkerschaltung 100 keinen Eingangsruhestrom I_IN+ , I_IN- .
Die Deaktivierungsstromquellenschaltung 102 liefert den Deaktivierungsstrom I_TAIL an das Differenzeingangstransistorpaar 1, 2 am Kollektor des ersten NPN-Deaktivierungsstromtransistors. Der erste NPN-Deaktivierungsstromtransistor 3 enthält weiterhin eine elektrisch mit einem ersten Anschluss der ersten Spannungsquelle 21 verbundene Basis. Ein zweiter Anschluss der ersten Spannungsquelle 21 ist elektrisch mit einer ersten Stromversorgungsspannung VEE verbunden, die beispielsweise Masse oder Leistung-Niedrig-Versorgung sein kann. Bei einer Ausführungsform isoliert die erste Spannungsquelle 21 zusammen mit dem ersten NPN-Deaktivierungsstromtransistor 3 den zweiten NPN-Deaktivierungsstromtransistor 4 gegenüber Änderungen bei Gleichtakt-Eingangsspannungen, zum Beispiel V_IN+ und V_IN- , die miteinander verbunden sind und hinsichtlich Spannung erhöht oder gesenkt sind. Der erste NPN-Deaktivierungsstromtransistor 3 enthält weiterhin einen elektrisch mit einem Kollektor des zweiten NPN-Deaktivierungsstromtransistors 4 verbundenen Emitter. Der zweite NPN-Deaktivierungsstromtransistor 4 enthält weiterhin einen elektrisch mit einem ersten Anschluss des Degenerationswiderstands 19 verbundenen Emitter, und ein zweiter Anschluss des Degenerationswiderstands 19 ist elektrisch mit der ersten Stromversorgungsspannung VEE verbunden.
Die Lokalverstärkerschaltung 105 recycelt den Basisstrom der Deaktivierungsstromquellenschaltung. Bei einer Ausführungsform ist die Lokalverstärkerschaltung 105 so konfiguriert, dass sie den Wert des Stroms in der Deaktivierungsstromquelle 102 so regelt, dass er so ist, wie ihn der Benutzer zu sein wünscht. Weiterhin liefert die Lokalverstärkerschaltung 105 eine Vorspannung an den dritten NPN-Strompuffertransistor 7 in der Strompufferschaltung 103.
Falls beispielsweise die Lokalverstärkerschaltung 105 keine Rückkopplung an die Deaktivierungsstromquellenschaltung 102 geliefert hat und durch eine Gleichspannungsquelle ersetzt wurde, die die Basis des dritten NPN-Strompuffertransistors 7 an die erste Stromversorgungsspannung VEE koppelt, wäre der Deaktivierungsstrom unkontrolliert und hinge von der Stromverstärkung (β) des zweiten NPN-Deaktivierungsstromtransistors 4 ab. In einem derartigen Fall wäre die Ruhestromkompensation ungesteuert.
Der positive Eingang des Lokalverstärkers 40 ist auf eine Sollspannung gesetzt, und der negative Eingang ist elektrisch mit dem Degenerationswiderstand 19 der Deaktivierungsstromquellenschaltung 102 verbunden. Der Lokalverstärkerausgang ist elektrisch mit der Basis des dritten NPN-Strompuffertransistors 7 verbunden, der als eine Basisschaltungsstufe arbeitet, und der Emitter des dritten NPN-Strompuffertransistors 7 ist elektrisch mit der Basis des zweiten NPN-Deaktivierungsstromtransistors 4 verbunden. Der Emitter des dritten NPN-Strompuffertransistors 7, der als eine Basisschaltungsstufe arbeitet, enthält ungefähr das Doppelte des Kompensationsstroms.
Der Lokalverstärker 40 enthält einen negativen Eingang, der elektrisch mit einem Knoten verbunden ist, der zwischen dem Emitter des zweiten NPN-Deaktivierungsstromtransistors 4 und dem ersten Anschluss des Degenerationswiderstands 19 ausgebildet ist, und enthält weiterhin einen positiven Eingang, der elektrisch mit einem ersten Anschluss der vierten Spannungsquelle 24 verbunden ist. Ein zweiter Anschluss der vierten Spannungsquelle 24 ist elektrisch mit der ersten Stromversorgungsspannung VEE verbunden. Der Lokalverstärker 40 enthält weiterhin einen Ausgang, der elektrisch mit einer Basis des dritten NPN-Strompuffertransistors 7 verbunden ist. Bei einer Ausführungsform ist die vierte Spannungsquelle 24 die Spannung an dem Degenerationswiderstand 19 und wird von dem Benutzer gewählt. In einer Ausführungsform könnte sie niedrig gemacht werden, damit die Eingänge des Gesamtverstärkers näher an die negative Versorgung V_EE kommen. Wenn beispielsweise die Spannung ungefähr 50 mV beträgt, beträgt der Wert des Degenerationswiderstands 19 etwa 50mV/I_TAI , um den Solldeaktivierungsstrom zu liefern, um ein Eingangsspannungsrauschziel zu erreichen.
Die Strompufferschaltung 103 ist konfiguriert zum Empfangen und Puffern des dritten Kompensationsstroms, der etwa das Doppelte des ersten und zweiten Kompensationsstroms (2I_COMP ) ist, die am Emitter des dritten NPN-Strompuffertransistors 7 geliefert werden. Die Strompufferschaltung 103 ist weiterhin konfiguriert, als eine Basisschaltungsstufe zu arbeiten, die den Solldeaktivierungsstrom des Differenzpaars 1, 2 durch die Deaktivierungsstromquellenschaltung 102 zwingt. Der Solldeaktivierungsstrom umfasst die Summe der Sollemitterströme jedes Eingangstransistors 1, 2. Somit umfasst der durch die Strompufferschaltung 103 an die Stromspiegelschaltung 104 gelieferte Kompensationsstrom etwa das Doppelte des Kompensationsstroms für jeden des ersten und zweiten NPN-Eingangstransistors 1, 2.
Der dritte NPN-Strompuffertransistor 7 enthält weiterhin einen elektrisch mit einer Basis des zweiten NPN-Deaktivierungsstromtransistors 4 verbundenen Emitter und enthält weiterhin einen elektrisch mit einem Emitter des vierten NPN-Strompuffertransistors 8 verbundenen Kollektor. Der vierte NPN-Strompuffertransistor 8 enthält weiterhin eine elektrisch mit einem ersten Anschluss der fünften Spannungsquelle 25 verbundene Basis, und ein zweiter Anschluss der fünften Spannungsquelle 25 ist elektrisch mit der ersten Stromversorgungsspannung VEE verbunden. Der vierte NPN-Strompuffertransistor 8 enthält weiterhin einen elektrisch mit der Stromspiegelschaltung 104 verbundenen Kollektor. Bei einer Ausführungsform helfen die fünfte Spannungsquelle 25 und der vierte Strompuffertransistor 8 zu verhindern, dass der Kompensationsstrom I_COMP von Stromversorgungsspannungen V_CC , V_EE abhängt.
Die Stromspiegelschaltung 104 ist so konfiguriert, dass sie etwa das Doppelte des von der Strompufferschaltung 103 empfangenen Kompensationsstroms (2I_COMP ) liefert. Der Stromspiegel 104 ist weiterhin konfiguriert, den gespiegelten Kompensationsstrom durch etwa 2 zu teilen. Die Stromspiegelschaltung 104 umfasst drei Transistoren 9, 10, 11. Bei einer Ausführungsform beträgt die Fläche jedes des zweiten und dritten PNP-Stromspiegeltransistors 10, 11 etwa die Hälfte der Fläche des ersten PNP-Stromspiegeltransistors 9. Bei einer weiteren Ausführungsform beträgt das Seitenverhältnis (Breite/Länge) jedes des zweiten und dritten PNP-Stromspiegeltransistors 10, 11 etwa ½ des Seitenverhältnisses des ersten PNP-Stromspiegeltransistors 9. Somit beträgt der in jedem des zweiten und dritten PNP-Stromspiegeltransistors 10, 11 gespiegelte Strom etwa die Hälfte des Stroms von dem ersten PNP-Stromspiegeltransistor 9 oder mit anderen Worten etwa ½(2I_COMP ).
Der als Diode konfigurierte erste PNP-Stromspiegeltransistor 9 enthält eine elektrisch mit einem Kollektor des ersten PNP-Stromspiegeltransistors 9 verbundene Basis und kann als Stromspiegeldiode 9 bezeichnet werden. Die Basis/der Kollektor des Stromspiegeltransistors 9 oder die Kathode der Stromspiegeldiode 9 ist weiterhin elektrisch mit dem Kollektor des vierten NPN-Strompuffertransistors 8, mit einer Basis des zweiten PNP-Stromspiegeltransistors 10 und mit einer Basis des dritten PNP-Stromspiegeltransistors 11 verbunden. Jeder des ersten, zweiten und dritten PNP-Stromspiegeltransistors 9, 10, 11 enthält weiterhin einen elektrisch mit einer zweiten Stromversorgungsspannung Vcc verbundenen Emitter, die beispielsweise eine Leistung/Hoch-Versorgung sein kann. Der zweite PNP-Stromspiegeltransistor 10 enthält weiterhin einen elektrisch mit einem Emitter des ersten PNP-Strompuffertransistors 12 verbundenen Kollektor, und der dritte PNP-Stromspiegeltransistor 11 enthält weiterhin einen elektrisch mit einem Emitter des zweiten PNP-Strompuffertransistors 13 verbundenen Kollektor. Der erste Stromspiegeltransistor 9 empfängt etwa das Doppelte des Kompensationsstroms (2I_COMP ) von der Stompufferschaltung 103.
Der erste und zweite PNP-Strompuffertransistor 12, 13 sind konfiguriert, die Kompensationsströme von der Stromspiegelschaltung 104 jeweils zum ersten und zweiten NPN-Eingangstransistor 1, 2 zurückzupuffern.
Der erste PNP-Strompuffertransistor 12 enthält weiterhin eine elektrisch mit einer Basis des zweiten PNP-Strompuffertransistors 13 und mit einem ersten Anschluss der zweiten Spannungsquelle 22 verbundene Basis. Ein zweiter Anschluss der zweiten Spannungsquelle 22 ist elektrisch mit der zweiten Stromversorgungsspannung Vcc verbunden. Bei einer Ausführungsform trennt die zweite Spannungsquelle 22 zusammen mit dem ersten und zweiten PNP-Strompuffertransistor 12 und 13 den zweiten und dritten PNP-Stromspiegeltransistor 10, 11 von Gleichtakteingängen. Der erste PNP-Strompuffertransistor 12 enthält weiterhin einen an dem V_IN+ -Anschluss elektrisch mit der Basis des ersten NPN-Eingangstransistors 1 verbundenen Kollektor, und der zweite PNP-Strompuffertransistor 13 enthält weiterhin einen am V_IN--Anschluss elektrisch mit der Basis des zweiten NPN-Eingangstransistors 2 verbundenen Kollektor.
Unter Bezugnahme auf 1 ist

2I_COMP/V_DEGEN=[(Aβ₇/R_IN)/[1+(Aβ₄β₇R_DEGEN/R_IN)]≈1/β₄R_DEGEN | _A→∞; somit I_COMP = V_DEGEN/2 β₄ R_DEGEN
I_TAIL/V_DEGEN=(Aβ₄β₇/R_IN)/[1+(Aβ₄β₇R_DEGEN/R_IN)]≈1/R_DEGEN | _A→∞; somit I_TAIL = V_DEGEN/R_DEGEN;
Deshalb 2I_COMP = L_TAIL/β₄.

I_COMP

1

2

V_DEGEN die Spannung an dem Degenerationswiderstand 19 ist;
A die Verstärkung des Lokalverstärkers 40 ist;
β₇ die Stromverstärkung des dritten NPN-Strompuffertransistors 7 ist;
R_IN der beim Blick in die Basis des Transistors 7 gesehene Widerstand ist;
β₄ die Stromverstärkung des zweiten NPN-Stromtransistors 4 ist;
R_DEGEN der Widerstand des Degenerationswiderstands 19 ist und
I_TAIL der durch den zweiten NPN-Stromtransistor 4 fließende Deaktivierungsstrom ist.

Wenngleich 1 eine Implementierung einer Ausführungsform gemäß den hierin beschriebenen rauscharmen leistungsarmen Eingangsruhestromkompensationsverfahren darstellt, lassen sich die Lehren hierin auf andere Konfigurationen von Verstärkern anwenden. Beispielsweise lassen sich die Lehren hierin auf Verstärker anwenden, die eine andere Anordnung von Komponenten und/oder mehr oder weniger Komponenten enthalten. Wenngleich 1 die Ruhestromkompensationsschaltungsanordnung im Kontext eines Lokalsverstärkers veranschaulicht, sind andere Konfigurationen möglich. Beispielsweise lassen sich die Lehren hierin auf andere Implementierungen des Lokalverstärkers und komplementäre Schaltungskonfigurationen und/oder auf Konfigurationen, die andere Transistortypen verwenden, anwenden.
2 ist ein Schemadiagramm einer beispielhaften Verstärkerschaltung 200. In einer Ausführungsform umfasst die Verstärkerschaltung 200 eine Verstärkereingangsstufe mit leistungsarmer rauscharmer Eingangsruhestromkompensation. Die Verstärkerschaltung 200 ist konfiguriert zum Empfangen eines Differenzeingangssignals V_IN+ , V_IN- einschließlich einer durch das Eingangsruhestromsignal I_IN+ , I_IN - verursachten Fehlerspannung und zum Generieren eines Differenzausgangssignals V_OUT+ , V_OUT- einschließlich Kompensation für das Eingangsruhestromsignal I_IN+ , I_IN- . Das Differenzeingangssignal V_IN+ , V_IN- kann Informationen als eine Differenz zwischen einem ersten oder nichtinvertierten Eingangssignal V_IN+ und einem zweiten oder invertierten Eingangssignal V_IN- signalisieren. Außerdem kann das Differenzeingangssignal V_IN+ , V_IN- eine durch den Eingangsruhestrom I_B+ , I_B- verursachte Fehlerspannung enthalten. Das Differenzausgangssignal V_OUT+ , V_OUT- kann Informationen als eine Differenz zwischen einem ersten oder nichtinvertierten Ausgangssignal V_OUT+ und einem zweiten oder invertierten Ausgangssignal V_OUT- signalisieren, wobei das Differenzausgangssignal V_OUT+ , V_OUT- eine Kompensation für die durch den Eingangsruhestrom I_B+ , I_B- verursachte Fehlerspannung enthält, wie oben bezüglich 1 beschrieben. Die Verstärkerschaltung 200 enthält die verstärkende Schaltung 101, die Deaktivierungsstromquellenschaltung 102, die Strompufferschaltung 103, die Stromspiegelschaltung 104, die erste Spannungsquelle 21, die zweite Spannungsquelle 22 und die dritte Spannungsquelle 23, die so sein können, wie weiter oben beschrieben.
Die Verstärkerschaltung 200 enthält weiterhin eine Lokalverstärkerschaltung 205, eine erste Stromquelle 29, eine zweite Stromquelle 30 und einen ersten diodenkonfigurierten Transistor 18. Die Lokalverstärkerschaltung 205 umfasst einen einfachen Verstärker mit einem ersten PNP-Verstärkertransistor 14, einem zweiten NPN-Verstärkertransistor 15, einem dritten NPN-Verstärkertransistor 16 und einem vierten PNP-Verstärkertransistor 17. Der vierte PNP-Verstärkertransistor 17 kann ein diodenkonfigurierter Transistor 17 sein. Die Verstärkertransistoren 14-17 bilden eine translineare Schleife, und in anderen Ausführungsformen gibt es mehr oder weniger als vier Verstärkertransistoren in der Lokalverstärkerschaltung 205, solange die Anzahl an Verstärkertransistoren eine gerade Zahl ist. Bei einer Ausführungsform beträgt die Fläche jedes des ersten PNP-Verstärkertransistors 14 und des zweiten NPN-Verstärkertransistors 15 das m-fache der Fläche jedes des dritten NPN-Verstärkertransistors 16 und des vierten PNP-Verstärkertransistors 17. Bei einer anderen Ausführungsform beträgt das Seitenverhältnis (Breite/Länge) jedes des ersten PNP-Verstärkertransistors 14 und des zweiten NPN-Verstärkertransistors 15 das m-fache des Seitenverhältnisses jedes des dritten NPN-Verstärkertransistors 16 und des vierten PNP-Verstärkertransistors 17. Bei einer Ausführungsform ist m=16. Bei anderen Ausführungsformen ist m<16. Bei weiteren Ausführungsformen ist m>16.
Der erste PNP-Verstärkertransistor 14 enthält eine Basis, die elektrisch mit dem Knoten verbunden ist, der zwischen dem Emitter des zweiten NPN-Deaktivierungsstromtransistors 4 und dem ersten Anschluss des Degenerationswiderstands 19 ausgebildet ist. Der erste PNP-Verstärkertransistor 14 enthält weiterhin einen elektrisch mit einem Emitter des zweiten NPN-Verstärkertransistors 15 verbundenen Emitter und enthält weiterhin einen elektrisch mit der ersten Stromversorgungsspannung VEE verbundenen Kollektor. Der zweite NPN-Verstärkertransistor 15 enthält einen elektrisch mit einer Basis des zweiten NPN-Verstärkertransistors 15, mit einer Basis des dritten NPN-Verstärkertransistors 16 und mit einem ersten Anschluss der ersten Stromquelle 29 verbundenen Kollektor. Der dritte NPN-Verstärkertransistor 16 enthält einen elektrisch mit einem Emitter des vierten PNP-Verstärkertransistors 17 verbundenen Emitter. Der dritte NPN-Verstärkertransistor 16 enthält weiterhin einen elektrisch mit der Basis des dritten NPN-Strompuffertransistors 7 und mit einem Emitter des ersten diodenkonfigurierten Transistors 18 verbundenen Kollektor. Der erste diodenkonfigurierte Transistor 18 enthält weiterhin einen elektrisch mit einer Basis des ersten diodenkonfigurierten Transistors 18, mit der Basis des vierten NPN-Strompuffertransistors 8 und mit einem ersten Anschluss der zweiten Stromquelle 30 verbundenen Kollektor. Zweite Anschlüsse der ersten und zweiten Stromquelle 29, 30 sind elektrisch mit der zweiten Stromversorgungsspannung Vcc verbunden. Der vierte PNP-Verstärkertransistor 17 enthält weiterhin eine elektrisch mit einem Kollektor des vierten PNP-Verstärkertransistors 17 und mit der ersten Stromversorgungsspannung VEE verbundene Basis.
Die Flächen oder die Seitenverhältnisse der Verstärkertransistoren 14, 15, 16, 17 werden verwendet, um den Solldeaktivierungsstrom I_TAIL durch den Degenerationswiderstand 19 der Deaktivierungsstromquellenschaltung 102 zu bestimmen. Wie oben angedeutet, beträgt das Verhältnis mindestens eines des Seitenverhältnisses der Transistorfläche jedes des ersten PNP-Verstärkertransistors 14 und des zweiten NPN-Verstärkertransistors 15 zu jedem des dritten NPN-Verstärkertransistors 16 und des vierten PNP-Verstärkertransistors 17 m. Bei einer Ausführungsform wird die Spannung an dem Degenerationswiderstand 19 realisiert, indem die durch die Verstärkertransistoren 14-17 ausgebildete translineare Schleife betrachtet und angenommen wird, dass die erste und zweite Stromquelle 29, 30 ungefähr gleich sind. Die Spannung an dem Degenerationswiderstand 19 wird mindestens teilweise durch die gewählte Fläche/das gewählte Seitenverhältnis der Verstärkertransistoren 14-17 gesteuert und ist gegeben durch: $V = 2 * (kT/q) * In (m),$
wobei
k = Boltzman-Konstante;
T = Temperatur in Grad Kelvin;
q = Ladung eines Elektrons;
m = das Verhältnis der Fläche und/oder des Seitenverhältnisses der Verstärkertransistoren 14, 15 zu dem der Verstärkertransistoren 16, 17; und
In = natürlicher Logarithmus.
In der in 1 dargestellten Ausführungsform regelt die Lokalverstärkerschaltung 105 den Solldeaktivierungsstrom an der Deaktivierungsstromquellenschaltung 102 und liefert den Kompensationsstrom durch die Strompufferschaltung 103 zur Stromspiegelschaltung 104 durch Verwenden der an den Spannungsquellen 24, 25 eingestellten Spannungen. Bei der in 2 dargestellten Ausführungsform ist die Spannung [2 * (kT/q) * In (m)] analog zur vierten Spannungsquelle 24, da jede Spannung die Spannung an dem Degenerationswiderstand 19 ist. Die vierte Spannungsquelle 24 in 1 ist eine diskrete Spannungsquelle, während in 2 die Spannungsquelle in die Lokalverstärkerschaltung 205 integriert worden ist.
In 2 sind Summen der Spannung an dem Degenerationswiderstand 19 [2 * (kT/q) * In (m)], der Basis-Emitter-Spannung des zweiten NPN-Deaktivierungsstromtransistors 4, der Basis-Emitter-Spannung des dritten NPN-Strompuffertransistors 7 und der Basis-Emitter-Spannung des ersten diodenkonfigurierten Transistors 18 analog zur fünften Stromquelle 25.
Ähnlich zu dem oben bezüglich 1 Beschriebenen, liefert der Kollektor des vierten NPN-Strompuffertransistors 8 etwa das Doppelte des Kompensationsstroms (2I_COMP ) an die Stromspiegelschaltung 104. Der zweite PNP-Stromspiegeltransistor 10 liefert etwa die Hälfte des etwa Doppelten des Kompensationsstroms, oder als Gleichung ausgedrückt ½(2I_COMP ), an den ersten NPN-Eingangstransistor 1 über den ersten PNP-Strompuffertransistor 12, und der erste PNP-Stromspiegeltransistor 11 liefert etwa die Hälfte des etwa Doppelten des Kompensationsstroms, oder als Gleichung ½(2I_COMP ), an den zweiten NPN-Eingangstransistor 2 über den zweiten PNP-Strompuffertransistor 13. Somit kompensiert die Schaltung 200 den Eingangsruhestrom an den Differenzpfadtransistoren 1, 2 durch Recyceln des Basisstroms der Deaktivierungsstromquellenschaltung 102 durch die Verwendung der Lokalverstärkerschaltung 205, um den Kompensationsstrom zu generieren.
Die obigen Ausführungsformen liefern eine leistungsarme rauscharme Eingangsruhestromkompensation durch Recyceln des Deaktivierungsstroms der differentiell verstärkenden Transistoren. Da der Deaktivierungsstrom recycelt wird, wird in der Vorspannungsschaltung weniger Leistung verwendet, um die Eingangsruhestromkompensation zu liefern, als in Schaltungen verwendet wird, die eine Ruhestromkompensation ohne das Recyceln von Strom bereitstellen. Bei anderen Ausführungsformen wird die leistungsarme rauscharme Ruhestromkompensation bereitgestellt, indem Strom von anderer Stelle in dem Differenzverstärker recycelt wird. Bei einer Ausführungsform werden ein oder mehrere Kaskodentransistoren ähnlich den Eingangstransistoren zur zweiten Stufe eines Verstärkers hinzugefügt. Mit dem Basisstrom dieser zusätzlichen Transistoren wird der Eingangsruhestrom kompensiert.
Die 1 und 2 veranschaulichen beispielhafte Verstärkerschaltungen 100, 200 mit leistungsarmer, rauscharmer Eingangsruhestromkompensation. Bei anderen Ausführungsformen könnten die Verstärkerschaltungen 100, 200 auf unterschiedliche Weisen modifiziert werden. Beispielsweise können die Verstärkerschaltungen 100, 200 eine komplementäre Konfiguration verwenden, die unter Einsatz von Transistoren eines entgegengesetzten Polaritätstyps mit einer entsprechenden Verstellung bei den Stromversorgungen implementiert werden kann. Es versteht sich, dass jede Kombination aus unter Bezugnahme auf NPN-Bipolartransistoren beschriebenen Merkmalen alternativ oder zusätzlich in Verbindung mit PNP-Bipolartransistoren implementiert werden kann und dass analog jede Kombination von unter Bezugnahme auf PNP-Bipolartransistoren beschriebenen Merkmalen alternativ oder zusätzlich in Verbindung mit NPN-Bipolartransistoren implementiert werden kann. Dementsprechend sind die gezeigten Schaltungen für Darstellungszwecke gedacht und sollen Ausführungsformen nicht auf eine bestimmte Schaltungsanordnung beschränken.
Die Spannungsquellen 21-25 können einen beliebigen geeigneten Spannungspegel generieren. Bei einigen Konfigurationen können die Spannungen der Spannungsquellen 21-25 jeweils unter Verwendung einer Stromquelle und von diodengeschalteten Transistoren generiert werden. Außerdem kann sich, wie hierin verwendet, eine Stromquelle entweder auf eine Stromquelle oder auf eine Stromsenke beziehen.
Die oben beschriebenen Verfahren, Systeme und/oder Vorrichtungen können in verschiedenen Elektronikbauelementen implementiert werden.
Zu Beispielen der Elektronikbauelemente können unter anderem Verbraucherelektronikprodukte, Teile der Verbraucherelektronikprodukte, Elektroniktestgeräte usw. zählen. Zu Beispielen von Verbraucherelektronikprodukten können Verstärker, Gleichrichter, programmierbarer Filter, Dämpfungsglieder, Schaltungen mit variabler Frequenz usw. zählen. Zu Beispielen der Elektronikbauelemente können auch Speicherchips, Speichermodule, Schaltungen von optischen Netzwerken oder anderen Kommunikationsnetzwerken und Plattentreiberschaltungen zählen. Zu den Verbraucherelektronikprodukten können unter anderem drahtlose Einrichtungen, ein Mobiltelefon (beispielsweise ein Smartphone), zellenbasierte Stationen, ein Telefon, ein Fernsehgerät, ein Computermonitor, ein Computer, ein handgehaltener Computer, ein Tablet-Computer, ein Personal Digital Assistant (PDA), eine Mikrowelle, ein Kühlschrank, eine Stereoanalage, ein Kassettenrekorder oder -Player, ein DVD-Player, ein CD-Player, ein DVR (Digital Video Recorder), ein VCR, ein MP3-Player, ein Radio, ein Camcorder, eine Kamera, eine Digitalkamera, ein tragbarer Speicherchip, eine Waschmaschine, ein Trockner, eine Waschmaschine/Trockner, ein Kopiergerät, ein Faxgerät, ein Scanner, eine multifunktionale Peripherieeinrichtung, eine Armbanduhr, eine Uhr usw. zählen.
Sofern nicht der Kontext deutlich etwas anderes erfordert, sind in der Beschreibung und den Ansprüchen die Wörter „umfassen“, „umfassend“, „enthalten“, „enthaltend“ und dergleichen in einem inklusiven Sinne auszulegen, im Gegensatz zu einem exklusiven oder erschöpfenden Sinne; d.h. im Sinne von „einschließlich, aber nicht beschränkt auf“. Die Wörter „gekoppelt“ oder „verbunden“, wie sie hierin allgemein verwendet werden, beziehen sich auf zwei oder mehr Elemente, die entweder direkt oder über ein oder mehrere Zwischenelemente verbunden sein können. Außerdem sollen sich die Wörter „hierin“, „oben“, „unten“ und andere Wörter von ähnlicher Bedeutung, wenn sie in dieser Anwendung verwendet werden, auf die Anmeldung als Ganzes und nicht auf irgendwelche bestimmten Abschnitte dieser Anmeldung beziehen. Wo es der Kontext gestattet, können Wörter in der ausführlichen Beschreibung, die die Singular- oder Pluralzahl verwenden, auch die Plural- oder Singularzahl beinhalten. Das Wort „oder“ in Bezugnahme auf eine Liste von zwei oder mehr Elementen soll alle die folgenden Auslegungen des Worts abdecken: irgendeines der Elemente in der Liste, alle die Elemente in der Liste und eine beliebige Kombination der Elemente in der Liste.
Zudem soll konditionale Sprache, wie sie hierin verwendet wird, wie etwa unter anderem „kann“, „könnte“, „möchte“, „möglicherweise“, „z.B.“, „zum Beispiel“, „wie etwa“ und dergleichen, sofern hier nicht spezifisch etwas anderes angegeben ist oder innerhalb des Kontextes, wie er verwendet wird, etwas anderes verstanden wird, allgemein übermitteln, dass gewisse Ausführungsformen bestimmte Merkmale, Elemente und/oder Zustände beinhalten, während andere Ausführungsformen bestimmte Merkmale, Elemente und/oder Zustände nicht beinhalten. Somit soll eine derartige konditionale Sprache nicht allgemein implizieren, dass Merkmale, Elemente und/oder Zustände auf irgendeine Weise für eine oder mehrere Ausführungsformen erforderlich sind oder dass eine oder mehrere Ausführungsformen notwendigerweise eine Logik zum Entscheiden enthalten, mit oder ohne Autoreneingabe oder -aufforderung, ob diese Merkmale, Elemente und/oder Zustände enthalten sind oder in irgendeiner bestimmten Ausführungsform durchzuführen sind.
Die Lehren der hierin bereitgestellten Erfindungen können auf andere Systeme angewendet werden, nicht notwendigerweise die oben beschriebenen Systeme. Die Elemente und Handlungen der verschiedenen oben beschriebenen Ausführungsformen können kombiniert werden, um weitere Ausführungsformen bereitzustellen.
Wenngleich bestimmte Ausführungsformen der Erfindungen beschrieben worden sind, würden diese Ausführungsformen lediglich beispielhaft präsentiert und sollen den Schutzbereich der Offenbarung nicht beschränken. Weiterhin können verschiedene Auslassungen, Substitutionen und Änderungen an der Form der hierin beschriebenen Verfahren und Systeme vorgenommen werden, ohne von dem Gedanken der Offenbarung abzuweichen. Die beiliegenden Ansprüche und ihre Äquivalente sollen solche Formen oder Modifikationen abdecken, wie sie in den Schutzbereich und den Gedanken der Offenbarung fallen würden. Dementsprechend wird der Schutzbereich der vorliegenden Erfindungen nur durch Bezugnahme auf die beigelegten Ansprüche definiert.

Claims

Verstärker, der Folgendes umfasst: eine Eingangsschaltung, die ein emittergekoppeltes Differenztransistorpaar (1, 2) umfasst, das konfiguriert ist zum Empfangen eines ersten Eingangssignals und eines ersten Kompensationsstroms an einem ersten Eingangsanschluss und eines zweiten Eingangssignals und eines zweiten Kompensationsstroms an einem zweiten Eingangsanschluss; einen ersten Stromquellentransistor (4), der einen Kollektor in Stromflusskommunikation mit Emittern des emittergekoppelten Differenztransistorpaars und einen elektrisch mit einem ersten Anschluss eines Widerstands (19) verbundenen Emitter umfasst; einen Lokalverstärker (40), der einen elektrisch mit dem ersten Anschluss des Widerstands verbundenen ersten Eingang und einen eine erste Spannung empfangenden zweiten Eingang umfasst; einen ersten Strompuffertransistor (7), der eine elektrisch mit einem Ausgang des Lokalverstärkers verbundene Basis, einen elektrisch mit einer Basis des Stromquellentransistors verbundenen Emitter und einen Kollektor, der konfiguriert ist zum Liefern eines dritten Kompensationsstroms, umfasst; und einen Stromspiegel (104), der konfiguriert ist zum Empfangen des dritten Kompensationsstroms und zum Liefern des ersten Kompensationsstroms und des zweiten Kompensationsstroms.
Verstärker nach Anspruch 1, wobei das emittergekoppelte Differenztransistorpaar einen ersten Eingangstransistor (1) und einen zweiten Eingangstransistor (2) umfasst, wobei der erste Eingangstransistor einen elektrisch mit einem Emitter des zweiten Eingangstransistors verbundenen Emitter und eine Basis, die konfiguriert ist zum Empfangen des ersten Eingangssignals und des ersten Kompensationsstroms, umfasst, wobei der zweite Eingangstransistor eine Basis umfasst, die konfiguriert ist zum Empfangen des zweiten Eingangssignals und des zweiten Kompensationsstroms.
Verstärker nach Anspruch 1 oder 2, wobei der Stromspiegel einen ersten Stromspiegeltransistor (9), der einen Kollektor in Stromflusskommunikation mit dem Kollektor des Strompuffertransistors (7) umfasst, einen zweiten Stromspiegeltransistor (10), der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines Teils des Kompensationsstroms und elektrisch mit der Basis des ersten Eingangstransistors verbunden ist, und einen dritten Stromspiegeltransistor (11) umfasst, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines anderen Teils des Kompensationsstroms und elektrisch mit der Basis des zweiten Eingangstransistors verbunden ist, wobei der dritte Stromspiegeltransistor weiterhin eine elektrisch mit einer Basis des zweiten Stromspiegeltransistors und einer Basis des ersten Stromspiegeltransistors verbundene Basis umfasst.
Verstärker nach Ansprüchen 1, 2 oder 3, wobei die Stromverstärkung (β) des ersten Eingangstransistors (1), die Stromverstärkung des zweiten Eingangstransistors (2) und die Stromverstärkung des Stromquellentransistors (4) ungefähr gleich sind.
Verstärker nach Anspruch 4, wobei der erste Eingangstransistor (1), der zweite Eingangstransistor (2) und der Stromquellentransistor (4) Super-Beta-Transistoren umfassen.
Verstärker nach einem vorhergehenden Anspruch, weiterhin umfassend einen zweiten Strompuffertransistor (8), der einen elektrisch mit dem Kollektor des ersten Strompuffertransistors (7) verbundenen Emitter, einen elektrisch mit dem Kollektor des ersten Stromquellentransistors (9) verbundenen Kollektor und eine Basis, die konfiguriert ist zum Empfangen einer zweiten Spannung, umfasst.
Verstärker nach einem vorhergehenden Anspruch, weiterhin umfassend einen zweiten Stromquellentransistor (3), der einen elektrisch an die Emitter des ersten und zweiten Eingangstransistors gekoppelten Kollektor, einen elektrisch an den Kollektor des ersten Stromquellentransistors (4) gekoppelten Emitter und eine Basis, die konfiguriert ist zum Empfangen einer dritten Spannung, umfasst.
Verstärker nach einem vorhergehenden Anspruch, weiterhin umfassend einen ersten Kaskodentransistor (5) und einen zweiten Kaskodentransistor (6), wobei der erste Kaskodentransistor einen elektrisch mit einem Kollektor des ersten Eingangstransistors verbundenen Emitter, eine Basis, die konfiguriert ist zum Empfangen einer vierten Spannung und elektrisch mit einer Basis des zweiten Kaskodentransistors verbunden ist, und einen Kollektor, der konfiguriert ist zum Liefern eines ersten Ausgangssignals einschließlich Eingangsruhestromkompensation umfasst, wobei der zweite Kaskodentransistor einen elektrisch mit einem Kollektor des zweiten Eingangstransistors verbundenen Emitter und einen Kollektor, der konfiguriert ist zum Liefern eines zweiten Ausgangssignals einschließlich der Eingangsbasisstromkompensation, umfasst.
Verstärker nach Anspruch 1, wobei der Verstärker umfasst: eine Stromquelle, die konfiguriert ist zum Liefern eines Deaktivierungsstroms des emittergekoppelten Differenztransistorpaars (1, 2) und umfassend den Stromquellentransistor (4) und den Widerstand (19); den Lokalverstärker, der einen ersten Verstärkertransistor (14), einen zweiten Verstärkertransistor (15), einen dritten Verstärkertransistor (16) und einen vierten Verstärkertransistor (17) umfasst, wobei der erste Verstärkertransistor eine elektrisch mit dem ersten Anschluss des Widerstands verbundene Basis und einen elektrisch an einen Emitter des zweiten Verstärkertransistors gekoppelten Emitter umfasst, wobei der zweite Verstärkertransistor eine Basis und einen elektrisch mit einer Basis des dritten Verstärkertransistors und mit einem ersten Anschluss einer Stromquelle (29) verbundenen Kollektor umfasst, wobei der vierte Verstärkertransistor einen elektrisch mit einem Emitter des dritten Verstärkertransistors verbundenen Emitter und eine Basis, die konfiguriert ist zum Empfangen einer Stromversorgungsspannung und elektrisch mit einem Kollektor des vierten Verstärkertransistors verbunden ist, umfasst; und den ersten Strompuffertransistor (7), der eine elektrisch mit einem Kollektor des dritten Verstärkertransistors verbundene Basis umfasst.
Verstärker nach Anspruch 9, wobei das emittergekoppelte Differenztransistorpaar einen ersten Eingangstransistor (1) und einen zweiten Eingangstransistor (2) umfasst, wobei der erste Eingangstransistor einen elektrisch mit einem Emitter des zweiten Eingangstransistors verbundenen Emitter und eine Basis, die konfiguriert ist zum Empfangen des ersten Eingangssignals und des ersten Kompensationsstroms, umfasst, wobei der zweite Eingangstransistor eine Basis umfasst, die konfiguriert ist zum Empfangen des zweiten Eingangssignals und des zweiten Kompensationsstroms.
Verstärker nach Anspruch 9 oder 10, wobei der Stromspiegel einen ersten Stromspiegeltransistor (9), der einen elektrisch mit dem Kollektor des Strompuffertransistors (7) verbundenen Kollektor umfasst, einen zweiten Stromspiegeltransistor (10), der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines Teils des Kompensationsstroms und elektrisch mit der Basis des ersten Eingangstransistors verbunden ist, und einen dritten Stromspiegeltransistor (11) umfasst, der einen Kollektor umfasst, der konfiguriert ist zum Liefern mindestens eines anderen Teils des Kompensationsstroms und elektrisch mit der Basis des zweiten Eingangstransistors verbunden ist, wobei der dritte Stromspiegeltransistor weiterhin eine elektrisch mit einer Basis des zweiten Stromspiegeltransistors und einer Basis des ersten Stromspiegeltransistors verbundene Basis umfasst.
Verstärker nach Anspruch 9, 10 oder 11, wobei der erste Eingangstransistor (1), der zweite Eingangstransistor (2) und der Stromquellentransistor (4) Super-Beta-Transistoren mit ähnlichen Werten der Stromverstärkung (β) umfassen.
Verstärker nach Anspruch 9, 10, 11 oder 12, wobei eine Spannung an dem Widerstand (19) mindestens teilweise auf einem Verhältnis der Flächen des ersten, zweiten, dritten und vierten Verstärkertransistors (14, 15, 16, 17) basiert.
Verstärker nach Anspruch 9, 10, 11, 12 oder 13, wobei eine Spannung an dem Widerstand (19) mindestens teilweise auf einem Verhältnis der Seitenverhältnisse des ersten, zweiten, dritten und vierten Verstärkertransistors (14, 15, 16, 17) basiert.
Verstärker nach einem der Ansprüche 9 bis 14, der weiterhin Folgendes umfasst: einen diodenkonfigurierten Transistor (18), der einen Kollektor, der konfiguriert ist zum Empfangen eines Stroms von einer ersten Stromquelle und elektrisch mit einer Basis des diodenkonfigurierten Transistors verbunden ist, und einen elektrisch mit dem Kollektor des dritten Verstärkertransistors und der Basis des ersten Strompuffertransistors verbundenen Emitter umfasst; und einen zweiten Strompuffertransistor (8), der eine elektrisch mit der Basis des diodenkonfigurierten Transistors verbundene Basis, einen elektrisch mit dem Kollektor des ersten Strompuffertransistors (7) verbundenen Emitter und einen elektrisch mit dem Kollektor des ersten Stromspiegeltransistors (9) verbundenen Kollektor umfasst.
Verfahren zum Kompensieren eines Verstärkereingangsruhestroms, wobei das Verfahren Folgendes umfasst: Empfangen eines ersten Kompensationsstroms an einem ersten Eingang und Empfangen eines zweiten Kompensationsstroms an einem zweiten Eingang eines emittergekoppelten Differenzeingangstransistorpaars (1, 2) eines Verstärkers; Liefern eines Deaktivierungsstroms des emittergekoppelten Differenzeingangstransistorpaars von einer Stromquelle, die einen Stromquellentransistor (4) und einen Degenerationswiderstand (19) umfasst, wobei ein Kollektor des Stromquellentransistors konfiguriert ist zum Liefern des Deaktivierungsstroms; Regeln des Deaktivierungsstroms durch den Degenerationswiderstand durch Einstellen eines positiven Eingangs eines Lokalverstärkers (40) auf eine Spannung, elektrisches Verbinden eines negativen Eingangs des Lokalverstärkers mit einem zwischen einem ersten Anschluss des Degenerationswiderstands und einem Emitter des Stromquellentransistors ausgebildeten Knoten und elektrisches Verbinden eines Ausgangs des Lokalverstärkers mit einer Basis eines Transistors (7) in Basis-Grundschaltung, wobei ein Emitter des Transistors in Basis-Grundschaltung elektrisch mit einer Basis des Stromquellentransistors verbunden ist, wobei ein Kollektor des Transistors in Basis-Grundschaltung konfiguriert ist zum Liefern eines dritten Kompensationsstroms an einen Stromspiegel (104); und Spiegeln, unter Verwendung des Stromspiegels, des dritten Kompensationsstroms um etwa die Hälfte zu jedem des ersten und zweiten Eingangs des emittergekoppelten Differenzeingangstransistorpaars, um den ersten und zweiten Kompensationsstrom zu liefern.
Verfahren nach Anspruch 16, wobei die Spannung einen gewünschten Deaktivierungsstrom durch den Degenerationswiderstand (19) umfasst.
Verfahren nach Anspruch 16 oder 17, wobei das emittergekoppelte Differenzeingangstransistorpaar (1, 2) und der Stromquellentransistor (4) Super-Beta-Transistoren mit etwa ähnlichen Werten der Stromverstärkung (β) umfassen.
Verfahren nach Anspruch 16, 17 oder 18, weiterhin umfassend das Vorspannen der Stromquelle.
Verfahren nach Anspruch 16, 17, 18 oder 19, wobei der Kompensationsstrom mindestens teilweise auf der Stromverstärkung (β) des Stromquellentransistors (4) basiert.